JP2016158316A - 電源装置 - Google Patents

Abstract

【課題】ブリッジレスＰＦＣの基準電位に現れる高周波変動を低減する電源装置を提供する。
【解決手段】交流電源ＡＣから入力フィルタ回路２を介して受電する複数の電源回路５ａ、５ｂを備える電源装置１であって、複数の電源回路５ａ、５ｂは並列に接続され、電源回路５ａ、５ｂそれぞれはブリッジレス力率改善（ＰＦＣ）回路を有し、ブリッジレスＰＦＣそれぞれは、第一のコイルＬ１、Ｌ４の一方と高周波を低減させる第一のフィルタ素子Ｃ３、Ｃ６（Ｄ１３、Ｄ１５）の一方と、が接続され、第二のコイルＬ２、Ｌ５の一方と高周波を低減させる第二のフィルタ素子Ｃ４、Ｃ７（Ｄ１４、Ｄ１６）の一方と、が接続され、第一のフィルタ素子Ｃ３、Ｃ６（Ｄ１３、Ｄ１５）の他方と第二のフィルタ素子Ｃ４、Ｃ７（Ｄ１４、Ｄ１６）の他方と、がブリッジレスＰＦＣの基準電位に接続される、電源装置１である。
【選択図】図１

Description

本発明は、ブリッジレス力率改善回路を有する電源回路を備えた電源装置に関する。

入力フィルタ回路、ブリッジレス力率改善（Power Factor Correction）回路（以降ブリッジレスＰＦＣと呼ぶ）、ＤＣ−ＤＣコンバータ回路、出力フィルタ回路などを有する電源装置を大容量化する方法として、（１）電源装置の回路トポロジーはそのままに、回路に使用されている部品の定格を大きくする方法、（２）ブリッジレスＰＦＣ及びＤＣ−ＤＣコンバータ回路を有する電源回路を並列に接続する方法などがある。電源回路を並列に接続する方法では、入力フィルタ回路及び出力フィルタ回路を共用し、入力フィルタ回路の出力部とブリッジレスＰＦＣの入力部とを接続し、出力フィルタ回路の入力部とＤＣ−ＤＣコンバータ回路の出力部とを接続する。また、（３）並列に接続された電源回路をマルチフェーズ方式で制御する方法が知られている。マルチフェーズ方式を採用することで、ノイズを低減し、入力フィルタ回路及び出力フィルタ回路を小型化することができる。

しかしながら、（２）（３）の方法を採用した場合、ブリッジレスＰＦＣの基準電位に、すなわちＤＣ−ＤＣコンバータ回路に設けられているトランスの一次側の基準電位に、高周波変動がノイズとして現れ、電源装置の誤動作の要因となる。この高周波変動は、（ａ）電源装置のブリッジレスＰＦＣそれぞれの入力段に設けられているコイルのアンバランス、（ｂ）同期ズレ、及び、（ｃ）マルチフェーズ方式を採用したことによる位相差に基づく、電源回路に設けられたスイッチ素子のスイッチング制御のズレ、などが要因で発生する変動である。また、（ｄ）この高周波変動の影響を受けた高周波電流は、ノイズとなり、電源回路間の基準電位の電位差により、並列に接続された電源回路それぞれに設けられたスイッチ素子をスイッチング制御する制御回路を介して、基準電位の高い電源回路から基準電位の低い電源回路に流れる。そうすると、ノイズは、スイッチング制御をするための制御信号などに影響を与え、制御回路を誤動作させる要因となる。

関連する技術として、ブリッジレスＰＦＣにおいて、ブリッジレスＰＦＣの基準電位（グランド）と、交流入力（Ｌ及びＮ）と、の間に、ノイズを抑止することを目的とした整流素子を接続することが知られている。特許文献１を参照。しかし、特許文献１は並列接続やマルチフェーズ方式を用いたものではない。

また、特許文献２には関連する技術として、ＰＦＣ回路及びＤＣ−ＤＣコンバータ回路を有する電源回路を並列に接続した充電装置が示されている。

特開２０１４−０４２４３３号公報 特開２０１０−１８７４６８号公報

本発明の一側面に係る目的は、ブリッジレスＰＦＣの基準電位に現れる高周波変動を低減する電源装置を提供することである。

本発明に係る一つの形態である電源装置は、交流電源から入力フィルタ回路を介して交流電力を受電する複数の電源回路を備える。複数の電源回路は並列に接続され、電源回路それぞれはブリッジレス力率改善回路を有している。

ブリッジレス力率改善回路は、入力フィルタ回路の第一の出力端子が、第一のコイルの一方、及び、高周波を低減させる第一のフィルタ素子の一方、に接続され、入力フィルタ回路の第二の出力端子が、第二のコイルの一方、及び、高周波を低減させる第二のフィルタ素子の一方、に接続される。

第一のコイルの他方と第一の整流素子の一方と第一のスイッチ素子の一方と、が接続され、第二のコイルの他方と第二の整流素子の一方と第二のスイッチ素子の一方と、が接続され、第一の整流素子の他方と第二の整流素子の他方と、が接続される。

第一のスイッチ素子の他方と第二のスイッチ素子の他方と第一のフィルタ素子の他方と第二のフィルタ素子の他方と、がブリッジレス力率改善回路の基準電位に接続される。
なお、第一のフィルタ素子及び第二のフィルタ素子はコンデンサであってもよいし、ダイオードであってもよい。ダイオードを用いる場合、ダイオードのアノード側は基準電位に接続される。更に、複数の電源回路はマルチフェーズ方式で制御してもよい。

電源装置に備えられるブリッジレスＰＦＣの基準電位に現れる高周波変動を低減することで、電源装置の並列接続による大容量化やマルチフェーズ制御によるノイズ低減が可能となる。

図１は、実施形態１の電源装置の一例を示す図である。 図２は、フィルタ素子を設けた場合の基準電位の波形を示す図である。 図３は、実施形態２の電源装置の一例を示す図である。

以下図面に基づいて実施形態について詳細を説明する。
＜実施形態１＞
図１は、実施形態１の電源装置の一例を示す図である。図１の電源装置１は、入力フィルタ回路２、出力フィルタ回路３、制御回路４、電源回路５ａ、５ｂを備えている。電源回路５ａは、ブリッジレスＰＦＣ、コンデンサＣ５、ＤＣ−ＤＣコンバータ回路を有し、電源回路５ｂは、ブリッジレスＰＦＣ、コンデンサＣ８、ＤＣ−ＤＣコンバータ回路を有している。制御回路４は、並列に接続された電源回路５ａ、５ｂそれぞれを、位相差を設けてスイッチング制御するマルチフェーズ方式を用いて、電源回路５ａ、５ｂそれぞれを制御する。

ブリッジレスＰＦＣについて説明する。
電源回路５ａにおけるブリッジレスＰＦＣは、コンデンサＣ３（第一のフィルタ素子）、Ｃ４（第二のフィルタ素子）、コイルＬ１（第一のコイル）、Ｌ２（第二のコイル）、ダイオードＤ１（第一の整流素子）、Ｄ２（第二の整流素子）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）Ｑ１（第一のスイッチ素子）、Ｑ２（第二のスイッチ素子）を有している。

電源回路５ｂにおけるブリッジレスＰＦＣは、コンデンサＣ６（第一のフィルタ素子）、Ｃ７（第二のフィルタ素子）、コイルＬ４（第一のコイル）、Ｌ５（第二のコイル）、整流素子Ｄ７（第一の整流素子）、Ｄ８（第二の整流素子）、ＭＯＳＦＥＴ Ｑ７（第一のスイッチ素子）、Ｑ８（第二のスイッチ素子）を有している。

コンデンサＣ３、Ｃ４、Ｃ６、Ｃ７は、（ａ）電源装置ブリッジレスＰＦＣそれぞれの入力段に設けられているコイルのアンバランス、（ｂ）同期ズレ、及び、（ｃ）マルチフェーズ方式を採用したことによる位相差に基づく、電源回路に設けられたスイッチ素子のスイッチング制御のズレ、などが要因で発生する高周波を低減させる。

なお、コンデンサＣ１は電源回路５ａ、５ｂで共用する。
また、本例ではＭＯＳＦＥＴを用いているが限定されるものではなく、スイッチ素子であればよい。

入力フィルタ回路２の入力部は交流電源ＡＣの出力部に接続される。入力フィルタ回路２の入力部が有する一方の入力端子は、交流電源ＡＣの出力部が有する一方の電力供給端子に接続される。入力フィルタ回路２の入力部が有する他方の入力端子は、交流電源ＡＣの出力部が有する他方の電力供給端子に接続される。また、交流電源ＡＣの接地端子は電源装置１のフレームグランド（ＦＧ）に接続される。

入力フィルタ回路２の出力部（第一の出力端子及び第二の出力端子）は、電源回路５ａ、５ｂそれぞれのブリッジレスＰＦＣの入力部に接続される。すなわち、入力フィルタ回路２の出力部の第一の出力端子は、電源回路５ａ、５ｂそれぞれのブリッジレスＰＦＣのコイルＬ１、Ｌ４の一方とコンデンサＣ３、Ｃ６の一方と接続される。入力フィルタ回路２の出力部の第二の出力端子は、電源回路５ａ、５ｂそれぞれのブリッジレスＰＦＣのコイルＬ２、Ｌ５の一方とコンデンサＣ４、Ｃ７の一方と接続される。また、入力フィルタ回路２の出力部の第一の出力端子にはコンデンサＣ１の一方が接続され、該出力部の第二の出力端子にはコンデンサＣ１の他方が接続されている。

電源回路５ａにおけるコイルＬ１の他方は、ダイオードＤ１の一方（アノード）とＭＯＳＦＥＴ Ｑ１の一方（ドレイン）と、に接続され、コイルＬ２の他方とダイオードＤ２の一方（アノード）とＭＯＳＦＥＴ Ｑ２の一方（ドレイン）と、が接続され、ダイオードＤ１、Ｄ２の他方（カソード）がブリッジレスＰＦＣの基準電位ＴＰＡに対して高電位の母線に接続されている。ＭＯＳＦＥＴ Ｑ１、Ｑ２の他方（ソース）とコンデンサＣ３、Ｃ４の他方と、が接続されている。なお、この接続される箇所が電源回路５ａにおけるブリッジレスＰＦＣの基準電位ＴＰＡである。
電源回路５ｂにおけるコイルＬ４の他方は、ダイオードＤ７の一方（アノード）とＭＯＳＦＥＴ Ｑ７の一方（ドレイン）と、に接続され、コイルＬ５の他方とダイオードＤ８の一方（アノード）とＭＯＳＦＥＴ Ｑ８の一方（ドレイン）と、が接続され、ダイオードＤ１、Ｄ２の他方（カソード）がブリッジレスＰＦＣの基準電位ＴＰＢに対して高電位の母線に接続されている。ＭＯＳＦＥＴ Ｑ７、Ｑ８の他方（ソース）とコンデンサＣ６、Ｃ７の他方と、が接続されている。なお、この接続される箇所が電源回路５ｂにおけるブリッジレスＰＦＣの基準電位ＴＰＢである。

また、ＭＯＳＦＥＴ Ｑ１、Ｑ２、Ｑ７、Ｑ８のそれぞれの制御端子（ゲート）は、制御回路４に接続されている。
ＤＣ−ＤＣコンバータ回路について説明する。

ＤＣ−ＤＣコンバータ回路それぞれの出力部は、出力フィルタ回路３の入力部に接続される。
電源回路５ａにおけるＤＣ−ＤＣコンバータ回路は、スイッチ素子Ｑ３からＱ６、トランスＴ１、整流素子Ｄ３からＤ６、コイルＬ３を有している。電源回路５ｂにおけるＤＣ−ＤＣコンバータ回路は、ＭＯＳＦＥＴ Ｑ９からＱ１２、トランスＴ２、整流素子Ｄ９からＤ１２、コイルＬ６を有している。なお、コンデンサＣ２は電源回路５ａ、５ｂで共用する。なお、本例ではＭＯＳＦＥＴを用いているが限定されるものではなく、スイッチ素子であればよい。

電源回路５ａにおいて、ＭＯＳＦＥＴ Ｑ３、Ｑ４の一方（ドレイン）は、ダイオードＤ１、Ｄ２の他方とコンデンサＣ５の一方と、に接続されている。ＭＯＳＦＥＴ Ｑ３の他方（ソース）は、ＭＯＳＦＥＴ Ｑ５の一方（ドレイン）とトランスのＴ１の一次巻線の一方と、に接続されている。ＭＯＳＦＥＴ Ｑ４の他方（ソース）は、ＭＯＳＦＥＴ Ｑ６の一方（ドレイン）とトランスのＴ１の一次巻線の他方と、に接続されている。ＭＯＳＦＥＴ Ｑ５、Ｑ６の他方（ソース）は、コンデンサＣ５の他方と、ＭＯＳＦＥＴ Ｑ１、Ｑ２の他方（ソース）とコンデンサＣ３、Ｃ４の他方と、に接続されている。

トランスＴ１の二次巻線の一方は、ダイオードＤ３の一方（アノード）とダイオードＤ５の他方（カソード）と、に接続され、トランスＴ１の二次巻線の他方は、ダイオードＤ４の一方（アノード）とダイオードＤ６の他方（カソード）と、に接続されている。ダイオードＤ３、Ｄ４の他方（カソード）はコイルＬ３の一方に接続され、コイルＬ３の他方は、コンデンサＣ２の一方と出力フィルタ回路３の入力部の一方の端子と、に接続される。ダイオードＤ５、Ｄ６の一方（アノード）は、コンデンサＣ２の他方と出力フィルタ回路３の入力部の他方の端子と、に接続される。

電源回路５ｂにおいて、ＭＯＳＦＥＴ Ｑ９、Ｑ１０の一方（ドレイン）は、ダイオードＤ７、Ｄ８の他方とコンデンサＣ８の一方と、に接続されている。ＭＯＳＦＥＴ Ｑ９の他方（ソース）は、ＭＯＳＦＥＴ Ｑ１１の一方（ドレイン）とトランスのＴ２の一次巻線の一方と、に接続されている。ＭＯＳＦＥＴ Ｑ１０の他方（ソース）は、ＭＯＳＦＥＴ Ｑ１２の一方（ドレイン）とトランスのＴ２の一次巻線の他方と、に接続されている。ＭＯＳＦＥＴ Ｑ１１、Ｑ１２の他方（ソース）は、コンデンサＣ８の他方と、ＭＯＳＦＥＴ Ｑ７、Ｑ８の他方（ソース）とコンデンサＣ６、Ｃ７の他方と、に接続されている。

トランスＴ２の二次巻線の一方は、ダイオードＤ９の一方（アノード）とダイオードＤ１１の他方（カソード）と、に接続され、トランスＴ２の二次巻線の他方は、ダイオードＤ１０の一方（アノード）とダイオードＤ１２の他方（カソード）と、に接続されている。ダイオードＤ９、Ｄ１０の他方（カソード）はコイルＬ６の一方に接続され、コイルＬ６の他方は、コンデンサＣ２の一方と出力フィルタ回路３の入力部の一方の端子と、に接続される。ダイオードＤ１１、Ｄ１２の一方（アノード）は、コンデンサＣ２の他方と出力フィルタ回路３の入力部の他方の端子と、に接続される。

出力フィルタ回路３の出力部の一方の端子は電池ＢＴの正極側に接続され、出力フィルタ回路３の出力部の他方の端子は電池ＢＴの負極側に接続される。
また、ＭＯＳＦＥＴ Ｑ３からＱ６、Ｑ９からＱ１２のそれぞれの制御端子（ゲート）は、制御回路４に接続されている。

実施形態１における高周波の低減について説明する。
既に説明したように、高周波は（ａ）電源装置１のブリッジレスＰＦＣそれぞれの入力段に設けられているコイルＬ１、Ｌ２、Ｌ４、Ｌ５のアンバランス、（ｂ）同期ズレ、及び、（ｃ）マルチフェーズ方式を採用したことによる位相差に基づく、電源回路５ａ、５ｂに設けられたＭＯＳＦＴ Ｑ１、Ｑ２、Ｑ７、Ｑ８のスイッチング制御のズレ、などが要因で発生する。また、（ｄ）この高周波変動の影響を受けた高周波電流は、ノイズとなり、電源回路５ａ、５ｂ間の基準電位ＴＰＡ、ＴＰＢの電位差により、制御回路４を介して、基準電位ＴＰＡ、ＴＰＢのうち高い電源回路から基準電位の低い電源回路に流れ、スイッチング制御をするための制御信号などに影響を与え、制御回路４を誤動作させる要因となる。

ＰＦＣ動作にはスイッチオン期間とスイッチオフ期間が交互に存在する。図１の電源回路５ａのブリッジレスＰＦＣにコンデンサＣ３、Ｃ４が設けられていない場合、交流電源ＡＣが正側でスイッチオン期間には、交流電流（交流電源ＡＣの出力周波数の電流）とその交流電流に重畳して高周波電流が入力フィルタ回路２からコイルＬ１、ＭＯＳＦＥＴ Ｑ１、ＭＯＳＦＥＴ Ｑ２、コイルＬ２を介して流れる。交流電源ＡＣが正側でスイッチングオフ期間には、交流電流とその交流電流に重畳した高周波電流が入力フィルタ回路２からコイルＬ１、ダイオードＤ１、コンデンサＣ５、ＭＯＳＦＥＴ Ｑ２、コイルＬ２を介して流れる。また、交流電源ＡＣが負側でスイッチングオン期間には、交流電流とその交流電流に重畳して高周波電流が入力フィルタ回路２からコイルＬ２、ＭＯＳＦＥＴ Ｑ２、ＭＯＳＦＥＴ Ｑ１、コイルＬ１を介して流れる。交流電源ＡＣが負側でスイッチングオフ期間には、交流電流とその交流電流に重畳して高周波電流が入力フィルタ回路２からコイルＬ２、ダイオードＤ２、コンデンサＣ５、ＭＯＳＦＥＴ Ｑ１、コイルＬ１を介して流れる。

電源回路５ｂについても同様で、交流電源ＡＣが正側でスイッチングオン期間には交流電流とその交流電流に重畳した高周波電流が入力フィルタ回路２からコイルＬ４、ＭＯＳＦＥＴ Ｑ７、ＭＯＳＦＥＴ Ｑ８、コイルＬ５を介して流れる。交流電源ＡＣが正側でスイッチングオフ期間には、交流電流とその交流電流に重畳した高周波電流が入力フィルタ回路２からコイルＬ４、ダイオードＤ７、コンデンサＣ８、ＭＯＳＦＥＴ Ｑ８、コイルＬ５を介して流れる。また、交流電源ＡＣが負側でスイッチングオン期間には、交流電流とその交流電流に重畳して高周波電流が入力フィルタ回路２からコイルＬ５、ＭＯＳＦＥＴ Ｑ８、ＭＯＳＦＥＴ Ｑ７、コイルＬ４を介して流れる。交流電源ＡＣが負側でスイッチングオフ期間には、入力フィルタ回路２からコイルＬ５、ダイオードＤ８、コンデンサＣ８、ＭＯＳＦＥＴ Ｑ７、コイルＬ４を介して流れる。

このとき、フレームグランドを基準に基準電位ＴＰＡ及びＴＰＢの電圧を計測すると、高周波が計測される。
実施形態１の電源回路５ａにおいては、コンデンサＣ３、Ｃ４を設けることにより高周波を低減させる。すなわち、電源回路５ａにおいて、交流電源ＡＣが正側でスイッチングオン期間には、交流電流はコイルＬ１、ＭＯＳＦＥＴ Ｑ１、ＭＯＳＦＥＴ Ｑ２、コイルＬ２を介して流れるようにし、高周波電流はコイルＬ１、ＭＯＳＦＥＴ Ｑ１、コンデンサＣ４を介して流れるようにする。交流電源ＡＣが正側でスイッチングオフ期間には、交流電流はコイルＬ１、ダイオードＤ１、コンデンサＣ５、ＭＯＳＦＥＴ Ｑ２、コイルＬ２を介して流れるようにし、高周波電流は、コイルＬ１、ダイオードＤ１、コンデンサＣ５、コンデンサＣ４を介して流れるようにする。また、交流電源ＡＣが負側でスイッチングオン期間には、交流電流はコイルＬ２、ＭＯＳＦＥＴ Ｑ２、ＭＯＳＦＥＴ Ｑ１、コイルＬ１を介して流れるようにし、高周波電流はコイルＬ２、ＭＯＳＦＥＴ Ｑ２、コンデンサＣ３を介して流れるようにする。交流電源ＡＣが負側でスイッチングオフ期間には、交流電流はコイルＬ２、ダイオードＤ２、コンデンサＣ５、ＭＯＳＦＥＴ Ｑ１、コイルＬ１を介して流れるようにし、高周波電流は、コイルＬ２、ダイオードＤ２、コンデンサＣ５、コンデンサＣ３を介して流れるようにする。

また、電源回路５ｂにおいても、コンデンサＣ６、Ｃ７を設けることにより高周波を低減させる。すなわち、電源回路５ｂにおいて、交流電源ＡＣが正側でスイッチングオン期間には、交流電流はコイルＬ４、ＭＯＳＦＥＴ Ｑ７、ＭＯＳＦＥＴ Ｑ８、コイルＬ５を介して流れるようにし、高周波電流はコイルＬ４、ＭＯＳＦＥＴ Ｑ７、コンデンサＣ７を介して流れるようにする。交流電源ＡＣが正側でスイッチングオフ期間には、交流電流はコイルＬ４、ダイオードＤ７、コンデンサＣ８、ＭＯＳＦＥＴ Ｑ８、コイルＬ５を介して流れるようにし、高周波電流は、コイルＬ４、ダイオードＤ７、コンデンサＣ８、コンデンサＣ７を介して流れるようにする。また、交流電源ＡＣが負側でスイッチングオン期間には、交流電流はコイルＬ５、ＭＯＳＦＥＴ Ｑ８、ＭＯＳＦＥＴ Ｑ７、コイルＬ４を介して流れるようにし、高周波電流はコイルＬ５、ＭＯＳＦＥＴ Ｑ８、コンデンサＣ６を介して流れるようにする。交流電源ＡＣが負側でスイッチングオフ期間には、交流電流はコイルＬ５、ダイオードＤ８、コンデンサＣ８、ＭＯＳＦＥＴ Ｑ７、コイルＬ４を介して流れるようにし、高周波電流は、コイルＬ５、ダイオードＤ８、コンデンサＣ８、コンデンサＣ６を介して流れるようにする。

高周波電流は、インピーダンスの低い経路を通って流れるため、コンデンサＣ３、Ｃ４、Ｃ６、Ｃ７が設けられたインピーダンスの低い経路を介して流れ、高周波成分はコンデンサＣ３、Ｃ４、Ｃ６、Ｃ７によりフィルタリングされ、交流電流のノイズが低減される。

図２は、フィルタ素子（コンデンサＣ３、Ｃ４）を設けた場合の基準電位の波形を示す図である。コンデンサＣ３、Ｃ４を設けると、基準電位ＴＰＡには図２のＡに示す波形のように高周波成分がなくなり、コンデンサＣ６、Ｃ７を設けると基準電位ＴＰＢには図２のＢに示す波形のように高周波成分がなくなる。また、図２のＣに示すように、基準電位ＴＰＡと基準電位ＴＰＢとの電位差も略０［Ｖ］に近くなる。

そうすると、電源回路５ａ、５ｂ間の基準電位ＴＰＡ、ＴＰＢに電位差がなくなるため、制御回路４を介して、基準電位の高い電源回路から基準電位の低い電源回路に流れることがなくなる。また、高周波電流による制御信号などへの影響をなくすことができるので、制御回路４の誤動作を抑止することができる。

更に、マルチフェーズ方式を採用することにより発生する高周波（ノイズ）を低減できるとともに、マルチフェーズ方式を採用することの利点である、入力フィルタ回路２、出力フィルタ回路３を更に小型化することができる。
＜実施形態２＞
図３は、実施形態２の電源装置の一例を示す図である。実施形態２と実施形態１との違いは、コンデンサＣ３、Ｃ４、Ｃ６、Ｃ７をダイオードＤ１３（電源回路５ａの第一のフィルタ素子）、Ｄ１４（電源回路５ａの第二のフィルタ素子）、Ｄ１５（電源回路５ｂの第一のフィルタ素子）、Ｄ１６（電源回路５ｂの第二のフィルタ素子）に変更したことである。すなわち、実施形態２ではダイオードＤ１３からＤ１６を設けることにより、高周波を低減させる。

実施形態２では、ダイオードＤ１３の一方（カソード）をコイルＬ１の一方に接続させ、ダイオードＤ１４の一方（カソード）をコイルＬ２の一方に接続させ、ダイオードＤ１３、Ｄ１４の他方（アノード）は、ＭＯＳＦＥＴ Ｑ１、Ｑ２の他方（ソース）に接続されている。また、ダイオードＤ１５の一方（カソード）をコイルＬ４の一方に接続させ、ダイオードＤ１６の一方（カソード）をコイルＬ５の一方に接続させ、ダイオードＤ１５、Ｄ１６の他方（アノード）は、ＭＯＳＦＥＴ Ｑ７、Ｑ８の他方（ソース）に接続されている。

実施形態２では、図３の電源回路５ａにおいて、交流電源ＡＣが正側でスイッチングオン期間には、交流電流と高周波電流はコイルＬ１、ＭＯＳＦＥＴ Ｑ１、ダイオードＤ１４を介して流れる。交流電源ＡＣが正側でスイッチングオフ期間には、交流電流と高周波電流は、コイルＬ１、ダイオードＤ１、コンデンサＣ５、ダイオードＤ１４を介して流れるようにする。また、交流電源ＡＣが負側でスイッチングオン期間には、交流電流と高周波電流はコイルＬ２、ＭＯＳＦＥＴ Ｑ２、ダイオードＤ１３を介して流れる。交流電源ＡＣが負側でスイッチングオフ期間には、交流電流と高周波電流は、コイルＬ２、ダイオードＤ２、コンデンサＣ５、ダイオードＤ１３を介して流れるようにする。

また、電源回路５ｂにおいて、交流電源ＡＣが正側でスイッチングオン期間には、交流電流と高周波電流はコイルＬ４、ＭＯＳＦＥＴ Ｑ７、ダイオードＤ１６を介して流れる。交流電源ＡＣが正側でスイッチングオフ期間には、交流電流と高周波電流は、コイルＬ４、ダイオードＤ７、コンデンサＣ８、ダイオードＤ１６を介して流れるようにする。また、交流電源ＡＣが負側でスイッチングオン期間には、交流電流と高周波電流はコイルＬ５、ＭＯＳＦＥＴ Ｑ８、ダイオードＤ１５を介して流れる。交流電源ＡＣが負側でスイッチングオフ期間には、交流電流と高周波電流は、コイルＬ５、ダイオードＤ８、コンデンサＣ８、ダイオードＤ１５を介して流れるようにする。

高周波電流はダイオードＤ１３からＤ１６が設けられた経路を介して流れるため高周波成分は低減される。すなわち、ダイオードＤ１３からＤ１６により高周波の電圧が下げられる。例えば、高周波の電圧は順方向電圧１Ｖ付近に下げられる。

そうすると、実施形態１と同様に実施形態２においても、図３の電源回路５ａ、５ｂ間の基準電位ＴＰＡ、ＴＰＢに電位差がなくなるため、制御回路４を介して、基準電位の高い電源回路から基準電位の低い電源回路に流れることがなくなる。また、高周波電流による制御信号などへの影響をなくすことができるので、制御回路４の誤動作を抑止することができ、電源回路の並列接続が可能となり、出力電力の大容量化やマルチフェーズ方式が可能となる。

更に、マルチフェーズ方式を採用することにより発生する高周波（ノイズ）を低減できるとともに、マルチフェーズ方式を採用することの利点である、入力フィルタ回路２、出力フィルタ回路３を更に小型化することができる。

また、本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
例えば複数の電源回路を同じ出力で利用するだけでなく、出力電力を個別に設定した電源回路を並列接続して制御してもよい。また、電源回路のＤＣ−ＤＣコンバータ回路はいわゆるフルブリッジの絶縁型ＤＣ−ＤＣコンバータ回路を例示したが、他の形式のコンバータでもよい。

また、実施形態１、２で説明したブリッジレスＰＦＣを用いることにより、高効率の電源装置を利用することができる。
また、大容量化ができるため、充電時間を短縮することができる。

また、電気自動車やプラグインハイブリッド車などの車両に車載充電器として実施形態１、２で説明した電源装置を搭載した場合に、電源系統に出力されていた高周波（ノイズ）を低減でき好ましい。

また、電源回路の並列運転を安定して行えるため、電源回路の並列接続を増減させるだけで電源装置の容量を変えることができる。

１ 電源装置
２ 入力フィルタ回路
３ 出力フィルタ回路
４ 制御回路
５ａ、５ｂ 電源回路
ＡＣ 交流電源
ＢＴ 電池
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８ コンデンサ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８、Ｄ９、Ｄ１０、Ｄ１１、Ｄ１２、Ｄ１３、Ｄ１４、Ｄ１５、Ｄ１６ ダイオード
Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５，Ｌ６ コイル
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ９、Ｑ１０、Ｑ１１、Ｑ１２ ＭＯＳＦＴ
Ｔ１、Ｔ２ トランス

Claims (4)

1. 交流電源から入力フィルタ回路を介して交流電力を受電する複数の電源回路を備える電源装置であって、
   前記複数の電源回路は並列に接続され、前記電源回路それぞれはブリッジレス力率改善回路を有し、
   前記ブリッジレス力率改善回路それぞれは、
   前記入力フィルタ回路の第一の出力端子が、第一のコイルの一方、及び、高周波を低減させる第一のフィルタ素子の一方、に接続され、前記入力フィルタ回路の第二の出力端子が、第二のコイルの一方、及び、高周波を低減させる第二のフィルタ素子の一方、に接続され、前記第一のコイルの他方と第一の整流素子の一方と第一のスイッチ素子の一方と、が接続され、前記第二のコイルの他方と第二の整流素子の一方と第二のスイッチ素子の一方と、が接続され、前記第一の整流素子の他方と前記第二の整流素子の他方と、が接続され、前記第一のスイッチ素子の他方と前記第二のスイッチ素子の他方と前記第一のフィルタ素子の他方と前記第二のフィルタ素子の他方と、が前記ブリッジレス力率改善回路の基準電位に接続される、
   ことを特徴とする電源装置。
2. 請求項１に記載の電源装置であって、
   前記第一のフィルタ素子及び前記第二のフィルタ素子はコンデンサである、
   ことを特徴とする電源装置。
3. 請求項１に記載の電源装置であって、
   前記第一のフィルタ素子及び前記第二のフィルタ素子はダイオードでアノード側が前記基準電位に接続されている、
   ことを特徴とする電源装置。
4. 請求項１から３の何れか一つに記載の電源装置であって、
   前記複数の電源回路はマルチフェーズ方式で制御される、
   ことを特徴とする電源装置。