JP2016158199A - Digital temperature compensated oscillator - Google Patents

Digital temperature compensated oscillator Download PDF

Info

Publication number
JP2016158199A
JP2016158199A JP2015036232A JP2015036232A JP2016158199A JP 2016158199 A JP2016158199 A JP 2016158199A JP 2015036232 A JP2015036232 A JP 2015036232A JP 2015036232 A JP2015036232 A JP 2015036232A JP 2016158199 A JP2016158199 A JP 2016158199A
Authority
JP
Japan
Prior art keywords
temperature
digital
data
correction data
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015036232A
Other languages
Japanese (ja)
Other versions
JP6425581B2 (en
Inventor
裕一 林郷
Yuichi Ringo
裕一 林郷
稔 竹田
Minoru Takeda
稔 竹田
薫 兼八
Kaoru Kanehachi
薫 兼八
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2015036232A priority Critical patent/JP6425581B2/en
Publication of JP2016158199A publication Critical patent/JP2016158199A/en
Application granted granted Critical
Publication of JP6425581B2 publication Critical patent/JP6425581B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a digital temperature compensated oscillator, capable of precise temperature compensation over a wide temperature range.SOLUTION FOR THE PROBLEM: A digital temperature compensated oscillator includes a voltage controlled oscillator 1, a temperature-sensitive oscillator 2, a temperature digital data generation part 3, a temperature compensation circuit 4, a ΔΣ modulator 5, a passive multi-stage LPF 6, and a D/A converter 7. The temperature compensation circuit 4 preliminarily stores residual error correction data, which is a difference between correction data for intended temperature compensation and polynomial approximated correction data approximated with polynomial approximation, in a memory by extracting the residual error correction data by sampling at a discrete temperature within an operating temperature range, calculates residual error correction data corresponding to temperature digital data from a temperature digital data generation part 3 with a digital filter, based on residual error correction data corresponding to four anteroposterior sampling points of the temperature digital data, and obtains temperature compensation digital data by adding the calculated data to polynomial approximation correction data corresponding to the temperature digital data.SELECTED DRAWING: Figure 1

Description

本発明は、ディジタル化した温度情報に基づいて温度変化による周波数の変動を補償するディジタル温度補償発振器に関する。   The present invention relates to a digital temperature-compensated oscillator that compensates for frequency fluctuations due to temperature changes based on digitized temperature information.

近年、高機能携帯端末、例えばスマートフォンなどのモバイル環境が、フェムトセル、ピコセル、マイクロセルというスモールセルになるに応じて、それらの基地局側クロックの周波数安定度に対する要求が厳しくなっている。そして、この高い周波数安定度が要求されるアプリケーション向けのクロックには、温度補償発振器が用いられるのが一般的である。   In recent years, as mobile environments such as high-function mobile terminals, such as smartphones, become small cells such as femtocells, picocells, and microcells, demands for the frequency stability of these base station side clocks have become stricter. In general, a temperature compensated oscillator is used as a clock for an application that requires high frequency stability.

従来から、各種の温度補償発振器が知られているが、ディジタル温度補償発振器としては、温度による発振周波数の変動量が大きい温度センサを用い、温度センサによって検知された外部の温度変化情報をディジタル制御回路によってディジタルコード化するとともに、この温度ディジタルコードを基にディジタル温度補償回路によって生成されたディジタル温度補償コードをD/A変換器によってアナログ信号に変換して温度補償電圧(周波数制御電圧)を生成し、この温度補償電圧を電圧制御型発振器に入力して電圧制御型発振器の発振周波数を制御するようにした構成が知られている。そして、前記電圧制御型発振器で生成する発振周波数の環境温度に対する変化を補償するための温度補償ディジタルデータは、前記電圧制御型発振器の温度ドリフトによる発振周波数の変化をキャンセルするための補正データで、従来は多項式近似式で求めるのが一般的である。   Various temperature-compensated oscillators have been known, but as a digital temperature-compensated oscillator, a temperature sensor with a large variation in oscillation frequency due to temperature is used, and external temperature change information detected by the temperature sensor is digitally controlled. A digital temperature code is generated by a circuit, and a digital temperature compensation code generated by a digital temperature compensation circuit is converted into an analog signal by a D / A converter based on the temperature digital code to generate a temperature compensation voltage (frequency control voltage). A configuration is known in which the temperature compensation voltage is input to a voltage controlled oscillator to control the oscillation frequency of the voltage controlled oscillator. And the temperature compensation digital data for compensating for the change of the oscillation frequency generated by the voltage controlled oscillator with respect to the environmental temperature is correction data for canceling the change of the oscillation frequency due to the temperature drift of the voltage controlled oscillator. Conventionally, it is generally obtained by a polynomial approximation formula.

しかし、この多項式近似式による補正データは、本来の温度補償すべき補正データ、すなわち実測した補正データとは一致せず、補正しきれない差(以下、残差という。)を有するものである。例えば、図13に示すように、環境温度が−40〜100℃の範囲において、10次の多項式で近似した実線で表す多項式近似補正データでは、実測で求めた補正データに対する残差分を補正するために、実測補正データと多項式近似補正データとの差である点線で表す残差補正分を加える必要がある。なお、この図13において、多項式近似補正分の表示範囲は±25,000ppbであり、残差補正分の表示範囲はその10分の1の±2,500ppbである(この値は25℃の周波数で正規化した値である)。   However, the correction data based on this polynomial approximation equation does not match the original correction data to be temperature compensated, that is, the actually measured correction data, and has a difference that cannot be corrected (hereinafter referred to as a residual). For example, as shown in FIG. 13, in the case where the ambient temperature is in the range of −40 to 100 ° C., the polynomial approximation correction data represented by a solid line approximated by a 10th order polynomial is used to correct the residual difference with respect to the correction data obtained by actual measurement. In addition, it is necessary to add a residual correction amount represented by a dotted line which is a difference between the actually measured correction data and the polynomial approximation correction data. In FIG. 13, the display range for the polynomial approximation correction is ± 25,000 ppb, and the display range for the residual correction is one-tenth ± 2,500 ppb (this value is a frequency of 25 ° C. Normalized value).

この残差補正分を得るためには、ある温度間隔毎に補正データを実測で求める一方、環境温度が実測による補正データに対応しない場合に、実測による補正データに基づき演算によって環境温度に対応する残差補正データを求めているのが一般的である。そして、従来においては、この残差補正データを演算で求めるための方策として、近似式として一次関数を用いたり、2次以上の高次の多項式を利用したスプライン補間を用いたり、最小二乗法を利用した近似曲線を用いることが提案されている(特許文献1)。   In order to obtain the residual correction amount, correction data is obtained by actual measurement every certain temperature interval, and when the environmental temperature does not correspond to the correction data obtained by actual measurement, the correction is performed based on the correction data obtained by actual measurement. In general, the residual correction data is obtained. Conventionally, as a measure for calculating the residual correction data by calculation, a linear function is used as an approximate expression, spline interpolation using a higher-order polynomial of 2nd order or higher is used, or a least square method is used. It has been proposed to use the approximate curve utilized (Patent Document 1).

特開2013−98865号公報JP 2013-98865 A

ところが、この従来提案によると、近似式として一次関数を用いる場合には、実測する間隔を小さくしないと高精度に残差補正データを算出できないという不都合がある。また、2次以上の高次の多項式を利用したスプライン補間を用いた場合には、演算に用いる係数が各温度区間で異なるため、各係数を記憶しておく不揮発性メモリは多数必要となるという不都合がある。例えば、2次多項式によるスプライン補間の場合、温度区間数をMとすると不揮発性メモリのワード数は3M必要であり、3次多項式によるスプライン補間の場合は4M必要である。そして、最小二乗法を利用した近似曲線を用いた場合には、高精度に残差補正データを算出できないという不都合がある。   However, according to this conventional proposal, when a linear function is used as an approximate expression, there is an inconvenience that residual correction data cannot be calculated with high accuracy unless the measurement interval is reduced. In addition, when using spline interpolation using higher-order polynomials of the second or higher order, the coefficients used for the calculation are different in each temperature section, so a large number of non-volatile memories for storing the coefficients are required. There is an inconvenience. For example, in the case of spline interpolation using a quadratic polynomial, if the number of temperature intervals is M, the number of words in the nonvolatile memory is 3M, and in the case of spline interpolation using a cubic polynomial, 4M is required. When an approximate curve using the least square method is used, there is an inconvenience that residual correction data cannot be calculated with high accuracy.

本発明は、これらの不都合を解消して、広い温度範囲にわたって高精度な温度補償が可能なディジタル温度補償発振器を提供することを目的とする。   An object of the present invention is to provide a digital temperature-compensated oscillator that eliminates these disadvantages and enables highly accurate temperature compensation over a wide temperature range.

前記目的を達成するため本発明の請求項1に係るディジタル温度補償発振器は、環境温度の変化に対して周波数が変化する発振周波数(第1の発振周波数)を生成するとともに制御電圧によって前記第1の発振周波数の制御が可能な発振信号を生成する電圧制御型発振器と、前記環境温度の変化に対して前記電圧制御型発振器の第1の発振周波数よりも変化率が大きい発振周波数(第2の発振周波数)を生成する感温発振器と、前記電圧制御型発振器で生成された第1の発振周波数と前記感温発振器で生成された第2の発振周波数とを比較することで得られるディジタル情報を基に算出して、前記比較が行われたときの環境温度を温度ディジタルデータとして生成する温度ディジタルデータ生成部と、前記温度ディジタルデータに基づいて前記電圧制御型発振器で生成する第1の発振周波数の環境温度に対する変化を補償するための温度補償ディジタルデータを生成する温度補償回路と、ΔΣモジュレータと受動素子からなる受動型多段ローパスフィルタ(以下、LPFという。)によって構成されて前記温度補償ディジタルデータをアナログ電圧で表される前記制御電圧に変換するD/A変換器とを備え、前記温度補償回路は、本来温度補償すべき補正データと多項式近似で近似された多項式近似補正データとの差を残差補正データとし、ディジタル温度補償発振器の使用環境温度範囲内の離散する温度でサンプリング抽出し、このサンプリングした残差補正データを前記温度補償回路のメモリにあらかじめ記憶しておき、温度ディジタルデータ生成部から得られた温度ディジタルデータと、この温度ディジタルデータを挟む前後の4以上のサンプリング点に対応する残差補正データを基に、前記温度ディジタルデータにおける残差補正データをディジタルフィルタで演算し、その結果を前記温度ディジタルデータに対応する前記多項式近似補正データに加算して、温度補償ディジタルデータとするものである。   In order to achieve the above object, a digital temperature compensated oscillator according to claim 1 of the present invention generates an oscillation frequency (first oscillation frequency) whose frequency changes in response to a change in environmental temperature, and the first voltage is controlled by a control voltage. A voltage-controlled oscillator that generates an oscillation signal that can control the oscillation frequency of the oscillation circuit, and an oscillation frequency that has a larger rate of change than the first oscillation frequency of the voltage-controlled oscillator with respect to a change in the environmental temperature (second And a digital information obtained by comparing the first oscillation frequency generated by the voltage-controlled oscillator and the second oscillation frequency generated by the temperature-sensitive oscillator. A temperature digital data generation unit that generates an environmental temperature as temperature digital data calculated based on the temperature digital data. A temperature compensation circuit for generating temperature compensation digital data for compensating for a change of the first oscillation frequency generated by the voltage controlled oscillator with respect to the environmental temperature, and a passive multistage low-pass filter (hereinafter referred to as LPF) comprising a ΔΣ modulator and passive elements. D / A converter configured to convert the temperature compensation digital data into the control voltage represented by an analog voltage, and the temperature compensation circuit includes a correction data and a polynomial approximation that should originally be temperature compensated. The difference from the polynomial approximation correction data approximated in step (3) is used as residual correction data, sampled at discrete temperatures within the operating temperature range of the digital temperature compensated oscillator, and the sampled residual correction data is extracted from the temperature compensation circuit. Temperature digital data stored in memory and obtained from the temperature digital data generator Data, and residual correction data corresponding to four or more sampling points before and after the temperature digital data, the residual correction data in the temperature digital data is calculated by a digital filter, and the result is calculated as the temperature digital data. It is added to the polynomial approximation correction data corresponding to the data to obtain temperature compensation digital data.

同じく前記目的を達成するため本発明の請求項2に係るディジタル温度補償発振器は、前記請求項1発明の構成において、前記ディジタルフィルタとしてポリフェーズFIRフィルタを用いるとともに、ポリフェーズFIRフィルタ補間(以下、FIR補間という。)に直線補間を組み合わせて残差補正データを演算するものである。   Similarly, in order to achieve the above object, a digital temperature compensated oscillator according to claim 2 of the present invention uses a polyphase FIR filter as the digital filter in the configuration of the invention of claim 1, and also uses polyphase FIR filter interpolation (hereinafter referred to as the following). The residual correction data is calculated by combining linear interpolation with FIR interpolation.

同じく前記目的を達成するため本発明の請求項3に係るディジタル温度補償発振器は、前記請求項2発明の構成において、使用環境温度範囲を高温側と低温側に二分し、各部分毎にサンプリング点を最高温度値と最低温度値から反対側に向けて順次設定するとともに、各部分毎に異なるFIRフィルタ補間式で演算するものである。   Similarly, in order to achieve the above object, a digital temperature compensated oscillator according to claim 3 of the present invention, in the configuration of claim 2, the operating environment temperature range is divided into a high temperature side and a low temperature side, and a sampling point for each part. Are sequentially set from the maximum temperature value and the minimum temperature value toward the opposite side, and are calculated by different FIR filter interpolation formulas for each part.

本発明の請求項1に係るディジタル温度補償発振器によれば、多項式近似による温度補正データでは対応しきれない残差分についても高精度に対応することができるので、広い温度範囲での温度補償が可能になるという効果を奏する。   According to the digital temperature-compensated oscillator according to claim 1 of the present invention, it is possible to deal with the residual difference that cannot be dealt with by the temperature correction data by polynomial approximation with high accuracy, and thus temperature compensation in a wide temperature range is possible. Has the effect of becoming.

本発明の請求項2に係るディジタル温度補償発振器によれば、請求項1発明の奏する効果に加え、ポリフェーズFIRフィルタを用いることによって、残差分について効率的な演算が可能となるという効果を奏する。   According to the digital temperature compensated oscillator of claim 2 of the present invention, in addition to the effect of the invention of claim 1, the use of the polyphase FIR filter has the effect that the residual difference can be efficiently calculated. .

本発明の請求項3に係るディジタル温度補償発振器によれば、前記請求項2発明の奏する効果に加えて、使用環境温度範囲の最高温度側及び最低温度側に、それぞれ1個のサンプリング点を追加すれば足り、複数のサンプリング点を追加する必要はないので、効率的であるという効果を奏する。   According to the digital temperature compensated oscillator of claim 3 of the present invention, in addition to the effect of the invention of claim 2, one sampling point is added to each of the maximum temperature side and the minimum temperature side of the operating environment temperature range. This is sufficient, and it is not necessary to add a plurality of sampling points, so that an effect of being efficient can be obtained.

本発明に係るディジタル温度補償発振器の一実施形態の全体構成を示すブロック図。1 is a block diagram showing the overall configuration of an embodiment of a digital temperature compensated oscillator according to the present invention. 同じく温度補償回路のブロック図。The block diagram of a temperature compensation circuit similarly. 同じく残差補正データのサンプリング例を示すグラフ。The graph which similarly shows the example of a sampling of residual correction data. 同じくサンプリングした残差補正データのデータNo.、温度との対応関係を示すルックアップテーブルの概略説明図。Similarly, the data No. of the residual correction data sampled. The schematic explanatory drawing of the look-up table which shows the correspondence with temperature. 同じく温度ディジタル生成部から出力された温度ディジタルデータと残差補正データの関係を模式的に示すグラフ。The graph which shows typically the relationship between the temperature digital data similarly output from the temperature digital production | generation part, and residual correction data. 同じくFIR補間と直線補間による残差補正データを模式的に示すグラフ。The graph which shows typically the residual correction data by FIR interpolation and linear interpolation similarly. 同じくFIR補間演算用係数の一例を示す表。The table | surface which shows an example of the coefficient for FIR interpolation calculation similarly. 同じく図7の係数を示すグラフ。The graph which similarly shows the coefficient of FIG. 同じくFIR補間残差補正演算回路の一例を示すブロック図。The block diagram which similarly shows an example of a FIR interpolation residual correction arithmetic circuit. 高温側で2つの余分なサンプリング点が必要となる一例を模式的に示すグラフ。The graph which shows typically an example which requires two extra sampling points on the high temperature side. 高温側で1つの余分なサンプリング点で足りる一例を模式的に示すグラフ。The graph which shows typically an example in which one extra sampling point is enough on the high temperature side. 低温側で1つの余分なサンプリング点で足りる一例を模式的に示すグラフ。The graph which shows typically an example in which one extra sampling point is enough on the low temperature side. 同じく多項式近似補正分と残差補正分の関係を示すグラフ。Similarly, a graph showing the relationship between the polynomial approximation correction and the residual correction.

まず、添付図面の図1に基づいて、本発明に係るディジタル温度補償発振器の全体構成を説明する。ディジタル温度補償発振器は、電圧制御型発振器1と、感温発振器2と、温度ディジタルデータ生成部3と、温度補償回路4と、ΔΣモジュレータ5と受動型4段LPF6からなるD/A変換器7を備えている。   First, the overall configuration of a digital temperature compensated oscillator according to the present invention will be described with reference to FIG. 1 of the accompanying drawings. The digital temperature compensated oscillator is a D / A converter 7 comprising a voltage controlled oscillator 1, a temperature sensitive oscillator 2, a temperature digital data generator 3, a temperature compensation circuit 4, a ΔΣ modulator 5, and a passive 4-stage LPF 6. It has.

電圧制御型発振器1の電圧制御型発振回路12は公知の構成で、外付けの振動子11を有している。電圧制御型発振器1は、環境温度の変化に対して周波数が変化する発振周波数(第1の発振周波数)を生成するとともに、受動型4段LPF6から出力される制御電圧によって前記第1の発振周波数の制御が可能な発振信号を生成するものである。この生成された前記第1の発振周波数を有する発振信号は、バッファ8に出力されて、分周回路9を経て温度ディジタルデータ生成部3の第1のカウンタ31に入力する一方、前記バッファ8からバッファ10を介して外部に出力される。   The voltage controlled oscillator circuit 12 of the voltage controlled oscillator 1 has a known configuration and has an external vibrator 11. The voltage-controlled oscillator 1 generates an oscillation frequency (first oscillation frequency) whose frequency changes with a change in environmental temperature, and the first oscillation frequency by a control voltage output from the passive 4-stage LPF 6. An oscillation signal that can be controlled is generated. The generated oscillation signal having the first oscillation frequency is output to the buffer 8 and is input to the first counter 31 of the temperature digital data generation unit 3 via the frequency dividing circuit 9, while from the buffer 8. It is output to the outside via the buffer 10.

感温発振器2は、インバータを奇数個リング状に接続してなるリングオシレータからなり、環境温度の変化に対して前記電圧制御型発振器1で生成された第1の発振周波数よりも変化率が大きい発振周波数(第2の発振周波数)を生成するものである。この生成された前記第2の発振周波数を有する発振信号は、温度ディジタルデータ生成部3の第2のカウンタ32に出力される。   The temperature-sensitive oscillator 2 is a ring oscillator formed by connecting an odd number of inverters in a ring shape, and the rate of change is greater than the first oscillation frequency generated by the voltage-controlled oscillator 1 with respect to changes in environmental temperature. An oscillation frequency (second oscillation frequency) is generated. The generated oscillation signal having the second oscillation frequency is output to the second counter 32 of the temperature digital data generation unit 3.

温度ディジタルデータ生成部3は、前記各カウンタ31,32と制御回路・温度変換回路33からなり、前記各カウンタ31,32は、前記制御回路の制御信号で制御されるものである。前記カウンタ31は電圧制御型発振器1で生成された第1の発振周波数をカウントし、前記カウンタ32は感温発振器2で生成された第2の発振周波数をカウントするもので、これらカウントされた前記各発振周波数は、制御回路・温度変換回路33で比較され、感温発振器2の発振周波数から環境温度がディジタルデータとして算出されて、温度ディジタルデータが生成されるものである。そして、この温度ディジタルデータは、前記制御回路・温度変換回路33から温度補償回路4の演算回路41に出力される。   The temperature digital data generation unit 3 includes the counters 31 and 32 and a control circuit / temperature conversion circuit 33. The counters 31 and 32 are controlled by a control signal of the control circuit. The counter 31 counts the first oscillation frequency generated by the voltage-controlled oscillator 1, and the counter 32 counts the second oscillation frequency generated by the temperature-sensitive oscillator 2. Each oscillation frequency is compared by the control circuit / temperature conversion circuit 33, the environmental temperature is calculated as digital data from the oscillation frequency of the temperature-sensitive oscillator 2, and temperature digital data is generated. The temperature digital data is output from the control circuit / temperature conversion circuit 33 to the arithmetic circuit 41 of the temperature compensation circuit 4.

温度補償回路4は、演算回路41とメモリ42とからなり、電圧制御型発振器1で生成する第1の発振周波数の環境温度に対する変化を補償するための温度補償ディジタルデータを生成するものである。この温度補償ディジタルデータは、前記電圧制御型発振器1の温度ドリフトによる発振周波数の変化をキャンセルするための補正分であるディジタルデータで、多項式近似式で求める多項式近似補正データに、この多項式近似補正データでは補正しきれずに残る残差分をFIR補間と直線補間とにより求める残差補正データを加えて、求めるものである。   The temperature compensation circuit 4 includes an arithmetic circuit 41 and a memory 42, and generates temperature compensation digital data for compensating for the change of the first oscillation frequency generated by the voltage controlled oscillator 1 with respect to the environmental temperature. This temperature compensated digital data is digital data that is a correction for canceling a change in the oscillation frequency due to temperature drift of the voltage controlled oscillator 1, and this polynomial approximate correction data is obtained by a polynomial approximate expression obtained by a polynomial approximate expression. Then, residual correction data obtained by FIR interpolation and linear interpolation is added to the residual difference that remains uncorrected and is obtained.

図2に示すように、温度補償回路4の温度ディジタルデータが入力する演算回路41は、多項式近似補正データを演算する多項式補正演算回路41aと、残差補正データを求める縦列接続されたFIR補間残差補正演算回路41bと直線補間残差補正演算回路41cとからなり、前記回路41aで求められた多項式近似補正データと、前記各回路41b,41cで求められた残差補正データは、加算器41dで加算されて、温度補償ディジタルデータとして出力される。一方、メモリ42は、多項式近似式の演算に必要な係数が記憶された多項式係数用メモリ42aと、FIR補間に必要な残差データが記憶された残差データ用メモリ42bと、同じくFIR補間に必要な係数が記憶されたFIR係数用メモリ42cとからなる。   As shown in FIG. 2, an arithmetic circuit 41 to which temperature digital data of the temperature compensation circuit 4 is input includes a polynomial correction arithmetic circuit 41a for calculating polynomial approximation correction data, and cascade-connected FIR interpolation residuals for obtaining residual correction data. The difference correction calculation circuit 41b and the linear interpolation residual correction calculation circuit 41c are used. The polynomial approximation correction data obtained by the circuit 41a and the residual correction data obtained by the circuits 41b and 41c are added by an adder 41d. And output as temperature compensation digital data. On the other hand, the memory 42 includes a polynomial coefficient memory 42a that stores coefficients necessary for calculating polynomial approximation expressions, a residual data memory 42b that stores residual data necessary for FIR interpolation, and FIR interpolation. And an FIR coefficient memory 42c in which necessary coefficients are stored.

ここで、温度補償ディジタルデータの生成について、詳細に説明する。例えば、電圧制御型発振器1の使用環境温度範囲が−40〜100℃の範囲における多項式近似補正データは、誤差の目標値が±200ppb程度であれば、10次の多項式である、TC10=A+A(T−T)+A(T−T)+A(T−T)+A(T−T)+A(T−T)+A(T−T)+A(T−T)+A(T−T)+A(T−T)+A10(T−T)10によって演算することができる(図13参照)。ここで、TC10は多項式補正演算回路41aから出力される多項式近似補正データ、A〜A10は多項式係数用メモリにあらかじめ記憶されている係数、(T−T)は制御回路・温度変換回路33から出力される温度ディジタルデータである。 Here, generation of temperature compensation digital data will be described in detail. For example, the polynomial approximation correction data in the operating temperature range of the voltage controlled oscillator 1 in the range of −40 to 100 ° C. is a 10th order polynomial if the target value of error is about ± 200 ppb, TC 10 = A 0 + A 1 (T−T 0 ) + A 2 (T−T 0 ) 2 + A 3 (T−T 0 ) 3 + A 4 (T−T 0 ) 4 + A 5 (T−T 0 ) 5 + A 6 (T− T 0 ) 6 + A 7 (T−T 0 ) 7 + A 8 (T−T 0 ) 8 + A 9 (T−T 0 ) 9 + A 10 (T−T 0 ) 10 (see FIG. 13) ). Here, TC 10 is polynomial approximate correction data output from the polynomial correction arithmetic circuit 41a, A 0 to A 10 are coefficients stored in advance in a polynomial coefficient memory, and (T−T 0 ) is a control circuit / temperature conversion. This is temperature digital data output from the circuit 33.

図3は、残差補正データ(図13参照)を4℃の温度間隔でサンプリングして抽出した例を示すもので、このサンプリングした残差補正データは、あらかじめ残差データ用メモリ42bに記憶されている。図4は前記4℃間隔の残差補正データのデータNo.、温度との対応関係をルックアップテーブル(以下、LUTという。)として示したものである。前記残差データ用メモリ42bには、データNo.はアドレス、残差補正データはデータとして記憶されており、前記データNo.は温度に対応づけられている。なお、図4中のi,n,Nはすべて整数で、温度間隔ΔTは{T(N)−T(0)}/Nであり、この例ではΔT=4(℃)である。   FIG. 3 shows an example in which residual correction data (see FIG. 13) is sampled and extracted at a temperature interval of 4 ° C. The sampled residual correction data is stored in advance in the residual data memory 42b. ing. FIG. 4 shows the data No. of the residual correction data at 4 ° C. intervals. The correspondence relationship with temperature is shown as a look-up table (hereinafter referred to as LUT). In the residual data memory 42b, the data No. Is stored as an address and residual correction data is stored as data. Is associated with temperature. In FIG. 4, i, n, and N are all integers, and the temperature interval ΔT is {T (N) −T (0)} / N. In this example, ΔT = 4 (° C.).

制御回路・温度変換回路33から出力される温度ディジタルデータTが、前記残差補正データのアドレスに対応する温度の場合は、前記残差データ用メモリ42bに残差補正データが記憶されているが、例えば、前記温度ディジタルデータTが図4のLUTにおける温度T(n)と温度T(n+1) の間にある場合は、演算により残差補正データを求める必要がある。図5はあらかじめサンプリングした図4に示す温度ディジタルデータと残差補正データとの関係を、温度ディジタルデータがT(n−3)〜T(n+3)の範囲について模式的に示すもので、y(T)が求める残差補正データである。   When the temperature digital data T output from the control circuit / temperature conversion circuit 33 is a temperature corresponding to the address of the residual correction data, the residual correction data is stored in the residual data memory 42b. For example, if the temperature digital data T is between the temperature T (n) and the temperature T (n + 1) in the LUT of FIG. 4, it is necessary to obtain residual correction data by calculation. FIG. 5 schematically shows the relationship between the temperature digital data and the residual correction data shown in FIG. 4 sampled in advance in the range of the temperature digital data T (n−3) to T (n + 3). T) is the residual correction data to be obtained.

本実施形態においては、図5に示す残差補正データy(T)を、温度ディジタルデータTを挟む前後の4つの温度刻みであるT(n−1)、T(n)、T(n+1)、T(n+2)に対応する残差補正データを基に、4フェーズのFIR補間で演算し、その結果をさらに直線補間、換言すると1次関数による補間で演算することにより求めるものである。詳細には、FIR補間によって、図6に示すように、図5における温度ディジタルデータTを挟む前後のT(n)とT(n+1)の間を四分割して、3つの補間点を求める。ここで、補間点に対応するデータNo.はn+k/4、温度ディジタルデータはT(n+k/4)、残差補正データはy(n+k/4)であり、kは0<k≦4を満たす整数である。k=4の場合はT(n+1)となるので、補間点としては、3つの補間点T(n+1/4)、T(n+1/2)、T(n+3/4)を求めればよい。   In this embodiment, the residual correction data y (T) shown in FIG. 5 is converted into four temperature increments T (n−1), T (n), and T (n + 1) before and after the temperature digital data T is sandwiched. , T (n + 2) is calculated by 4-phase FIR interpolation, and the result is further calculated by linear interpolation, in other words, by linear function interpolation. More specifically, as shown in FIG. 6, FIR interpolation is performed to divide the portion between T (n) and T (n + 1) before and after the temperature digital data T in FIG. 5 into four to obtain three interpolation points. Here, the data No. corresponding to the interpolation point. Is n + k / 4, temperature digital data is T (n + k / 4), residual correction data is y (n + k / 4), and k is an integer satisfying 0 <k ≦ 4. Since k (4) is T (n + 1), three interpolation points T (n + 1/4), T (n + 1/2), and T (n + 3/4) may be obtained as interpolation points.

そして、これら3つの補間点T(n+1/4)、T(n+1/2)、T(n+3/4)のそれぞれの残差補正データy(n+1/4)、y(n+1/2)、y(n+3/4)のうち、温度ディジタルデータTが位置する前後の温度ディジタルデータの残差補正データ、図6の例ではT(n+1/2)とT(n+3/4)の残差補正データを直線補間して、温度ディジタルデータTに対応する残差補正データy(T)を求めるものである。したがって、この例では、補間点T(n+1/4)に対応する残差補正データを求めなくても、残差補正データy(T)を求めることが可能である。   Then, residual correction data y (n + 1/4), y (n + 1/2), y () of the three interpolation points T (n + 1/4), T (n + 1/2), and T (n + 3/4), respectively. n + 3/4), the residual correction data of the temperature digital data before and after the temperature digital data T is located. In the example of FIG. 6, the residual correction data of T (n + 1/2) and T (n + 3/4) is a straight line. Interpolation is performed to obtain residual correction data y (T) corresponding to the temperature digital data T. Therefore, in this example, the residual correction data y (T) can be obtained without obtaining the residual correction data corresponding to the interpolation point T (n + 1/4).

具体的には、図5に示すように、温度ディジタルデータTを挟む前後4つ、すなわち低温側2つ、高温側2つの各温度ディジタルデータT(n−1)、T(n)、T(n+1)、T(n+2)の各残差補正データy(n−1)、y(n)、y(n+1)、y(n+2)と4フェーズのポリフェーズFIRフィルタ係数c(i,j)を、以下に示す演算式に代入してFIR補間データを求める。
y(n+1/4)=c(3,1)*y(n−1)+c(3,2)*y(n)+c(3,3)*y(n+1)+c(3,4)*y(n+2)
y(n+1/2)=c(2,1)*y(n−1)+c(2,2)*y(n)+c(2,3)*y(n+1)+c(2,4)*y(n+2)
y(n+3/4)=c(1,1)*y(n−1)+c(1,2)*y(n)+c(1,3)*y(n+1)+c(1,4)*y(n+2)
y(n+1)=c(0,1)*y(n−1)+c(0,2)*y(n)+c(0,3)*y(n+1)+c(0,4)*y(n+2)
上記演算式は、上から順に、FIRフィルタ3(フェーズ3)、FIRフィルタ2(フェーズ2)、FIRフィルタ1(フェーズ1)、FIRフィルタ0(フェーズ0)にそれぞれ対応している。また、前記係数c(i,j)は、残差補正データの温度領域での遮断周波数、通過域、阻止域のフィルタ特性を考慮して求めるものであり、16タップのポリフェーズFIRフィルタにおける、上記演算式に用いた例を図7及び図8に示す。
Specifically, as shown in FIG. 5, the temperature digital data T (n−1), T (n), T (4) before and after the temperature digital data T, that is, two low temperature sides and two high temperature sides are inserted. n + 1), T (n + 2) residual correction data y (n−1), y (n), y (n + 1), y (n + 2) and 4-phase polyphase FIR filter coefficients c (i, j) The FIR interpolation data is obtained by substituting into the following equation.
y (n + 1/4) = c (3,1) * y (n-1) + c (3,2) * y (n) + c (3,3) * y (n + 1) + c (3,4) * y (n + 2)
y (n + 1/2) = c (2,1) * y (n-1) + c (2,2) * y (n) + c (2,3) * y (n + 1) + c (2,4) * y (n + 2)
y (n + 3/4) = c (1,1) * y (n-1) + c (1,2) * y (n) + c (1,3) * y (n + 1) + c (1,4) * y (n + 2)
y (n + 1) = c (0,1) * y (n-1) + c (0,2) * y (n) + c (0,3) * y (n + 1) + c (0,4) * y (n + 2 )
The above arithmetic expressions correspond to the FIR filter 3 (phase 3), the FIR filter 2 (phase 2), the FIR filter 1 (phase 1), and the FIR filter 0 (phase 0) in order from the top. The coefficient c (i, j) is obtained in consideration of the filter characteristics of the cutoff frequency, the pass band, and the stop band in the temperature region of the residual correction data. In the 16-tap polyphase FIR filter, Examples used in the above arithmetic expressions are shown in FIGS.

図9は、上述した温度ディジタルデータTが位置する前後の補間点T(n+1/2)、T(n+3/4)の残差補正データy(n+1/2)、y(n+3/4)を演算するための回路構成の一例を示す。ここで、FIRフィルタA(フェーズA)及びFIRフィルタB(フェーズB)は、FIRフィルタ0〜3(フェーズ0〜3)から選択される2つのFIRフィルタを示すものであり、この例ではFIRフィルタ1(フェーズ1)とFIRフィルタ2(フェーズ2)が対応する。補間温度位置計算回路411は、温度ディジタルデータTが入力すると、このデータTに対応する温度位置(図5における温度Tの位置)を計算し、残差データアドレス計算回路412とFIR係数アドレス計算回路413に出力する。前記残差データアドレス計算回路412は、補間に必要な残差補正データを残差データ用メモリ42bから読み出すためのデータNo.に対応するアドレスを計算する。一方、これと同時に前記FIR係数アドレス計算回路413は、前記温度位置の前後の2つのフェーズのFIRフィルタ係数を読み出すためのアドレスを計算する。   FIG. 9 calculates residual correction data y (n + 1/2) and y (n + 3/4) at interpolation points T (n + 1/2) and T (n + 3/4) before and after the above-described temperature digital data T is located. An example of a circuit configuration for doing this will be shown. Here, the FIR filter A (phase A) and the FIR filter B (phase B) indicate two FIR filters selected from the FIR filters 0 to 3 (phases 0 to 3). In this example, the FIR filter 1 (phase 1) corresponds to FIR filter 2 (phase 2). When the temperature digital data T is input, the interpolation temperature position calculation circuit 411 calculates a temperature position (position of the temperature T in FIG. 5) corresponding to the data T, and a residual data address calculation circuit 412 and an FIR coefficient address calculation circuit. It outputs to 413. The residual data address calculation circuit 412 receives a data No. for reading out residual correction data necessary for interpolation from the residual data memory 42b. The address corresponding to is calculated. Meanwhile, at the same time, the FIR coefficient address calculation circuit 413 calculates an address for reading the FIR filter coefficients of two phases before and after the temperature position.

これらのアドレス計算の結果に基づき、残差データ用メモリ42bからは対応する残差補正データであるy(n−1)、y(n)、y(n+1)、y(n+2)が呼び出され、FIR係数用メモリ42cからは対応するフェーズ1とフェーズ2のFIR係数が呼び出される。そして、これらFIR係数に対応する2つのフェーズで上述の演算式に基づいてそれぞれ補間データy(n+1/2),y(n+3/4)が計算され、各補間データy(n+1/2),y(n+3/4)が加算器416で加算されて、直線補間残差補正演算回路41c(図2参照)に出力される。   Based on the results of these address calculations, corresponding residual correction data y (n−1), y (n), y (n + 1), and y (n + 2) are called from the residual data memory 42b. Corresponding phase 1 and phase 2 FIR coefficients are called from the FIR coefficient memory 42c. Then, interpolation data y (n + 1/2) and y (n + 3/4) are respectively calculated in the two phases corresponding to these FIR coefficients based on the above-described arithmetic expressions, and each interpolation data y (n + 1/2), y is calculated. (n + 3/4) is added by the adder 416 and output to the linear interpolation residual correction calculation circuit 41c (see FIG. 2).

図2に示す直線補間残差補正演算回路41cは、2つの補間データy(n+1/2),y(n+3/4)に基づいて、1次近似式により温度ディジタルデータTに対応する残差補正データy(T)を求め、この残差補正データy(T)を加算器41dに出力する。そして、前記加算器41dにおいて、多項式補正演算回路41aで求められた多項式近似補正データと前記残差補正データy(T)が加算され、温度補償ディジタルデータが生成されるのである。   The linear interpolation residual correction calculation circuit 41c shown in FIG. 2 corrects the residual corresponding to the temperature digital data T by a linear approximation expression based on the two interpolation data y (n + 1/2) and y (n + 3/4). Data y (T) is obtained, and this residual correction data y (T) is output to the adder 41d. The adder 41d adds the polynomial approximation correction data obtained by the polynomial correction calculation circuit 41a and the residual correction data y (T) to generate temperature compensation digital data.

上述のようにして温度補償回路4で生成された温度補償ディジタルデータが入力するΔΣモジュレータ5は、図1に示すように、乗算器51と、加算器52a,52b,52cと、遅延回路53a,53b,53cと、乗算器54a,54bと、量子化器55と、PWM変調器56とからなる。前記加算器52bにはディザ信号が入力されるもので、このディザ信号は、感温発振器2の出力を受けたカウンタ32の出力の下位ビットのデータからなるものである。例えば、前記感温発振器2の出力を受けたカウンタ32の出力が18ビットのデータとすると、下位の4ビット程度のデータをディザ信号とすると好適である。   As shown in FIG. 1, the ΔΣ modulator 5 to which the temperature compensation digital data generated by the temperature compensation circuit 4 as described above is input includes a multiplier 51, adders 52a, 52b, 52c, a delay circuit 53a, 53b and 53c, multipliers 54a and 54b, a quantizer 55, and a PWM modulator 56. A dither signal is input to the adder 52b, and this dither signal is composed of lower-order bit data of the output of the counter 32 that has received the output of the temperature-sensitive oscillator 2. For example, if the output of the counter 32 that receives the output of the temperature-sensitive oscillator 2 is 18-bit data, it is preferable that the lower 4-bit data is the dither signal.

また、量子化器55は3値以上の多値量子化器であり、例えば、「00」、「01」、「10」、「11」の4つのレベルで量子化した4値のPDM信号を、PWM変調器56に出力するとともに、加算器52cに出力する。前記PWM変調器56は、3レベル以上の多レベルのパルス幅で2値のPWM信号を出力するもので、例えば、前記量子化器55が4値(4レベル)であれば、同様に「0」、「1」、「2」、「3」の4つのレベルのパルス幅のうち、入力したPDM信号のレベルに対応するレベルのパルス幅を有する2値のPWM信号に変換して、受動型4段LPF6に出力する。一方、加算器52cには、量子化器55の出力とともに、加算器52bに入力する信号も入力し、前記加算器52cからは量子化器55による量子化誤差が出力される。   The quantizer 55 is a multi-value quantizer with three or more values. For example, a quantized PDM signal quantized with four levels of “00”, “01”, “10”, and “11” is used. And output to the PWM modulator 56 and to the adder 52c. The PWM modulator 56 outputs a binary PWM signal with a multi-level pulse width of 3 levels or more. For example, if the quantizer 55 has 4 values (4 levels), “0” is similarly applied. ”,“ 1 ”,“ 2 ”,“ 3 ”of four levels of pulse width, converted into a binary PWM signal having a pulse width of a level corresponding to the level of the input PDM signal, and passive type Output to the 4-stage LPF 6. On the other hand, the adder 52c receives a signal input to the adder 52b as well as the output of the quantizer 55, and the adder 52c outputs a quantization error by the quantizer 55.

遅延回路53a,53b,53cは、量子化誤差を1サイクル、2サイクル、3サイクル遅延させる。前記遅延回路53aの出力は、乗算器54aによって所定の係数が乗じられたうえ、加算器52aに入力される。前記遅延回路53bの出力は、乗算器54bによって所定の係数が乗じられて前記加算器52aに入力される。一方、前記遅延回路53cの出力は、直接前記加算器52aに入力される。そして、前記加算器52aには、これらの各入力に加えて、乗算器51の出力が入力され、前記各入力が加算されて各加算器52b、52cに出力されるのである。   The delay circuits 53a, 53b, and 53c delay the quantization error by one cycle, two cycles, and three cycles. The output of the delay circuit 53a is multiplied by a predetermined coefficient by the multiplier 54a and then input to the adder 52a. The output of the delay circuit 53b is multiplied by a predetermined coefficient by a multiplier 54b and input to the adder 52a. On the other hand, the output of the delay circuit 53c is directly input to the adder 52a. In addition to these inputs, the output of the multiplier 51 is input to the adder 52a, and the inputs are added and output to the adders 52b and 52c.

受動型4段LPF6は、抵抗素子と容量素子からなるLPFを4段で構成したものである。各抵抗素子の抵抗値は、例えば、抵抗値の総和が1GΩであり、1段目の抵抗素子が700MΩで、他の3個の抵抗素子はそれぞれ100MΩに設定している。また、各容量素子の容量値は、例えば、容量値の総和が100pFであり、最終段目である4段目の容量素子が70pFで、他の3個の容量素子はそれぞれ10pFに設定している。このように、1段目の抵抗値と、最終段目の容量値を他の抵抗値あるいは容量値よりも大きく設定すると、低周波域での減衰量を大きく取れる。PWM信号はこの受動型4段LPF6を通ることでアナログ信号に変換され、このアナログ信号は、制御電圧信号として電圧制御型発振器1の電圧制御型発振回路12に入力される。   The passive four-stage LPF 6 is configured by four stages of LPFs composed of a resistance element and a capacitance element. For example, the total resistance value is 1 GΩ, the first-stage resistance element is 700 MΩ, and the other three resistance elements are each set to 100 MΩ. The capacitance value of each capacitive element is set, for example, such that the sum of the capacitance values is 100 pF, the capacitive element of the fourth stage as the final stage is 70 pF, and the other three capacitive elements are each set to 10 pF. Yes. In this way, if the first-stage resistance value and the final-stage capacitance value are set larger than other resistance values or capacitance values, the amount of attenuation in the low frequency region can be increased. The PWM signal is converted into an analog signal by passing through the passive four-stage LPF 6, and this analog signal is input to the voltage controlled oscillator circuit 12 of the voltage controlled oscillator 1 as a control voltage signal.

続いて、上述したディジタル温度補償発振器の動作について説明する。
電圧制御型発振器1が環境温度に応じた周波数(第1の発振周波数)の発振信号を生成して出力すると、この発振信号は、バッファ8からバッファ10を介して外部機器に出力される一方、前記バッファ8から分周回路9に入力される。前記分周回路9は、入力した発振周波数を分周して、カウンタ31に出力する。一方、感温発振器2は、環境温度に対して前記第1の周波数よりも変化率の大きい周波数(第2の発振周波数)の発振信号を生成して、カウンタ32に出力する。
Next, the operation of the above-described digital temperature compensation oscillator will be described.
When the voltage controlled oscillator 1 generates and outputs an oscillation signal having a frequency (first oscillation frequency) corresponding to the environmental temperature, the oscillation signal is output from the buffer 8 to the external device via the buffer 10. Input from the buffer 8 to the frequency divider 9. The frequency divider 9 divides the input oscillation frequency and outputs it to the counter 31. On the other hand, the temperature-sensitive oscillator 2 generates an oscillation signal having a frequency (second oscillation frequency) having a change rate larger than the first frequency with respect to the environmental temperature, and outputs the oscillation signal to the counter 32.

これら各カウンタ31,32でカウントされた各発振周波数は、制御回路・温度変換回路33で比較され、制御回路・温度変換回路33は、比較することで得られたディジタル情報から比較が行われたときの環境温度を温度ディジタルデータとして生成して、この温度ディジタルデータを演算回路41に出力する。   The oscillation frequencies counted by the counters 31 and 32 are compared by the control circuit / temperature conversion circuit 33. The control circuit / temperature conversion circuit 33 compares the digital information obtained by the comparison. The ambient temperature is generated as temperature digital data, and this temperature digital data is output to the arithmetic circuit 41.

多項式補正演算回路41a、FIR補間残差補正演算回路41b及び直線補間残差演算回路41cからなる演算回路41は、入力された温度ディジタルデータから、上述したように、あらかじめ多項式係数用メモリ42a、残差データ用メモリ42b及びFIR係数用メモリからなるメモリ42に記憶されている各演算式、データ及び係数値に基づいて演算し、電圧制御型発振回路12の発振周波数の環境温度に対する変化を補償するための温度補償ディジタルデータを生成し、ΔΣモジュレータ5に出力する。   The arithmetic circuit 41 including the polynomial correction arithmetic circuit 41a, the FIR interpolation residual correction arithmetic circuit 41b, and the linear interpolation residual arithmetic circuit 41c is preliminarily configured from the input temperature digital data, as described above, in the polynomial coefficient memory 42a, the residual Calculations are made based on the respective arithmetic expressions, data and coefficient values stored in the memory 42 comprising the difference data memory 42b and the FIR coefficient memory to compensate for changes in the oscillation frequency of the voltage controlled oscillation circuit 12 with respect to the environmental temperature. Temperature compensation digital data is generated and output to the ΔΣ modulator 5.

ΔΣモジュレータ5に入力された温度補償ディジタルデータは、量子化器55で4値(4レベル)のPDM信号に変換され、さらにPWM変調器56で4レベルのパルス幅で2値のPWM信号に変換される。そして、このPWM信号は、受動型4段LPF6によってアナログ化されることで、前記温度補償ディジタルデータがアナログ電圧で表される制御電圧に変換されて電圧制御型発振回路12に入力し、電圧制御型発振器1の発振周波数を制御するものである。   The temperature compensated digital data input to the ΔΣ modulator 5 is converted into a four-level (4-level) PDM signal by the quantizer 55, and further converted into a binary PWM signal by a PWM modulator 56 with a 4-level pulse width. Is done. The PWM signal is converted into an analog signal by a passive four-stage LPF 6 so that the temperature compensated digital data is converted into a control voltage represented by an analog voltage and input to the voltage controlled oscillation circuit 12 for voltage control. The oscillation frequency of the type oscillator 1 is controlled.

なお、上述の実施形態では、−40℃〜100℃の使用環境温度範囲を140の約数である4℃間隔でサンプリングしたので、使用環境温度範囲の最低温値の−40℃から高温側に向けて順次サンプリング点を決めても、あるいは最高温値の100℃から低温側に向けて順次サンプリング点を決めても、両温度値はともにサンプリング点となる。このため、温度ディジタルデータTが最低温値または最高温値とその1つ手前のサンプリング点の間にある場合には、前後4つの残差補正値を利用してFIR補間によって温度データTに対応する残差補正データを求めるには、低温側でも高温側でも使用環境温度範囲より1つ先のサンプリング点があれば足りる。すなわち、図5でいえば、T(n+1)を最高温値とすると、高温側にはT(n+2)があれば足り、T(n+3)以上は不要である。また、T(n)を最低温値とすると、低温側にはT(n−1)があれば足り、T(n−2)以下は不要である。   In the above-described embodiment, since the use environment temperature range of −40 ° C. to 100 ° C. is sampled at intervals of 4 ° C., which is a divisor of 140, the lowest temperature value in the use environment temperature range is −40 ° C. Even if the sampling points are determined sequentially toward the low temperature side from the maximum temperature value of 100 ° C., both temperature values become sampling points. For this reason, when the temperature digital data T is between the lowest temperature value or the highest temperature value and the previous sampling point, it corresponds to the temperature data T by FIR interpolation using four residual correction values. In order to obtain the residual correction data to be obtained, it suffices if there is a sampling point that is one point ahead of the operating environment temperature range on either the low temperature side or the high temperature side. That is, in FIG. 5, if T (n + 1) is the maximum temperature value, T (n + 2) is sufficient on the high temperature side, and T (n + 3) or more is unnecessary. If T (n) is the lowest temperature value, T (n-1) is sufficient on the low temperature side, and T (n-2) or less is unnecessary.

しかしながら、−40℃〜100℃の使用環境温度範囲を140の約数でない3℃間隔や8℃間隔でサンプリングする場合には、使用環境温度範囲の最低温値である−40℃をサンプリング点とすると、高温側では3℃間隔であれば98℃、8℃間隔であれば96℃が最高温のサンプリング点となり、最高温値である100℃はサンプリング点とはならない(図10参照)。反対に使用環境温度範囲の最高温値である100℃をサンプリング点とすると、低温側では3℃間隔であれば−38℃、8℃間隔であれば−36℃が最低温のサンプリング点となり、最低温値である−40℃はサンプリング点にはならない。   However, when the operating environment temperature range of −40 ° C. to 100 ° C. is sampled at intervals of 3 ° C. or 8 ° C. which are not divisors of 140, −40 ° C., which is the lowest temperature in the operating environment temperature range, is set as the sampling point. Then, on the high temperature side, if it is 3 ° C. intervals, 98 ° C., and if it is 8 ° C., 96 ° C. is the highest temperature sampling point, and the highest temperature value 100 ° C. is not the sampling point (see FIG. 10). On the other hand, if the sampling temperature is 100 ° C, which is the highest temperature value in the operating environment temperature range, the lowest temperature sampling point is -38 ° C at 3 ° C intervals on the low temperature side, and -36 ° C at 8 ° C intervals. The minimum temperature of −40 ° C. is not a sampling point.

このため、例えば図10に示すように、温度ディジタルデータTがサンプリング点でない使用環境温度範囲の最高温値とその1つ手前のサンプリング点T(n)の間にある場合には、前後4つの残差補正データを利用してFIR補間によって温度データTに対応する残差補正データを求めるには、最高温値より2つ先までのサンプリング点T(n+1)、T(n+2)が必要となる。したがって、余分なサンプリング点を設定して、その残差補正データを実測から求める必要があり、上の例では、最低温値をサンプリング点とすると、3℃間隔では−43℃〜104℃の範囲、また、8℃間隔では−46℃〜112℃の範囲、がそれぞれ実測範囲となるので、実測温度範囲が必要以上に広がってしまうという不都合がある。   For this reason, for example, as shown in FIG. 10, when the temperature digital data T is between the maximum temperature value in the operating environment temperature range that is not the sampling point and the sampling point T (n) immediately before, the four digital data T In order to obtain residual correction data corresponding to the temperature data T by FIR interpolation using the residual correction data, sampling points T (n + 1) and T (n + 2) up to two points after the maximum temperature value are required. . Therefore, it is necessary to set an extra sampling point and obtain the residual correction data from the actual measurement. In the above example, if the lowest temperature value is the sampling point, the range is -43 ° C to 104 ° C at 3 ° C intervals. In addition, since the range of −46 ° C. to 112 ° C. is an actual measurement range at 8 ° C. intervals, there is an inconvenience that the actual temperature range is unnecessarily widened.

この不都合を解消するためには、最低温値と最高温値とをサンプリング点とし、これらサンプリング点から所定の温度間隔で反対側に向けてサンプリング点を決定していき、使用環境温度範囲のほぼ中央、使用環境温度範囲が−40℃〜100℃であれば25℃付近で互いに交錯する状態とし、例えば、一方側のサンプリング点は中央部から他方側に2つ設け、他方側のサンプリング点は中央部から一方側に1つ設けるようにする。そして、図11に示す高温側では上述した演算式を用いて、残差補正データy(n+1)と等しい補間データ0はFIRフィルタ0(フェーズ0)に対応する式、補間データ1はFIRフィルタ1(フェーズ1)、に対応する式、補間データ2はFIRフィルタ2(フェーズ2)に対応する式、補間データ3はFIRフィルタ3(フェーズ3)に対応する式、によってそれぞれ求めることができる。   In order to eliminate this inconvenience, the lowest temperature value and the highest temperature value are used as sampling points, and the sampling points are determined from the sampling points toward the opposite side at a predetermined temperature interval, so that the temperature is almost within the operating environment temperature range. If the operating temperature range is -40 ° C to 100 ° C in the center, it is in a state of crossing each other around 25 ° C. For example, two sampling points on one side are provided on the other side from the center, and the sampling point on the other side is One is provided on one side from the center. On the high temperature side shown in FIG. 11, using the above-described arithmetic expression, interpolation data 0 equal to the residual correction data y (n + 1) is an expression corresponding to the FIR filter 0 (phase 0), and interpolation data 1 is the FIR filter 1 (Phase 1), the interpolation data 2 can be obtained by an expression corresponding to the FIR filter 2 (Phase 2), and the interpolation data 3 can be obtained by an expression corresponding to the FIR filter 3 (Phase 3).

一方、図12に示す低温側では、上述の演算式とは異なる次の演算式を用いて計算する。
y(n+1)=c(0,4)*y(n−1)+c(0,3)*y(n)+c(0,2)*y(n+1)+c(0,1)*y(n+2)
y(n+1/4)=c(1,4)*y(n−1)+c(1,3)*y(n)+c(1,2)*y(n+1)+c(1,1)*y(n+2)
y(n+1/2)=c(2,4)*y(n−1)+c(2,3)*y(n)+c(2,2)*y(n+1)+c(2,1)*y(n+2)
y(n+3/4)=c(3,4)*y(n−1)+c(3,3)*y(n)+c(3,2)*y(n+1)+c(3,1)*y(n+2)
この演算式は、上から順に、残差補正データy(n)と等しい補間データ0を求めるFIRフィルタ0(フェーズ0)、補間データ1を求めるFIRフィルタ1(フェーズ1)、補間データ2を求めるFIRフィルタ2(フェーズ2)、補間データ3を求めるFIRフィルタ3(フェーズ3)に、それぞれ対応している。また、係数c(i,j)は、図7及び図8に示したものを用いればよい。
なお、各演算式との関係で、説明の便宜上、図11ではT(n+1)を最高温値、図12ではT(n)を最低温値としている。
On the other hand, on the low temperature side shown in FIG. 12, calculation is performed using the following arithmetic expression different from the above-described arithmetic expression.
y (n + 1) = c (0,4) * y (n-1) + c (0,3) * y (n) + c (0,2) * y (n + 1) + c (0,1) * y (n + 2 )
y (n + 1/4) = c (1,4) * y (n-1) + c (1,3) * y (n) + c (1,2) * y (n + 1) + c (1,1) * y (n + 2)
y (n + 1/2) = c (2,4) * y (n-1) + c (2,3) * y (n) + c (2,2) * y (n + 1) + c (2,1) * y (n + 2)
y (n + 3/4) = c (3,4) * y (n-1) + c (3,3) * y (n) + c (3,2) * y (n + 1) + c (3,1) * y (n + 2)
This calculation formula calculates FIR filter 0 (phase 0) for obtaining interpolation data 0 equal to residual correction data y (n), FIR filter 1 (phase 1) for obtaining interpolation data 1 and interpolation data 2 in order from the top. This corresponds to the FIR filter 2 (phase 2) and the FIR filter 3 (phase 3) for obtaining the interpolation data 3, respectively. The coefficient c (i, j) may be the one shown in FIGS.
For convenience of explanation, T (n + 1) is the highest temperature value in FIG. 11 and T (n) is the lowest temperature value in FIG.

このように、上述の実施形態においては、最高温値、最低温値をともにサンプリング点にして、高温側の演算式と低温側の演算式は、各フェーズの係数の順番を反対にし、かつ、フェーズ1〜3に対応する順番も反対にした異なる式を用いることにより、温度ディジタルデータTが使用環境温度範囲の最高温値、または最低温値とその1つ手前のサンプリング点T(n)の間にあっても、前後4つの残差補正データを利用してFIR補間によって温度データTに対応する残差補正データを求める際に、使用環境温度範囲外の余分に必要なサンプリング点は、高温側でも低温側でも1つで足りるものである。   As described above, in the above-described embodiment, the highest temperature value and the lowest temperature value are both sampling points, the high temperature side arithmetic expression and the low temperature side arithmetic expression reverse the order of the coefficients of each phase, and By using different formulas in which the order corresponding to the phases 1 to 3 is reversed, the temperature digital data T is the highest temperature value in the operating environment temperature range, or the lowest temperature value and the sampling point T (n) immediately before that. Even when there is a gap, when the residual correction data corresponding to the temperature data T is obtained by FIR interpolation using the four residual correction data before and after, the extra sampling points outside the operating environment temperature range are also on the high temperature side. One is sufficient on the low temperature side.

なお、本発明は上述した実施形態に限定されるものではなく、例えば、ディジタルフィルタでの演算に用いる残差補正データのサンプリング点は、温度ディジタルデータを挟む前後の4つに限らない。また、多項式近似補正データを求める多項式は、10次に限らず、例えば、7次〜9次の多項式でも精度的に問題ない。
さらに、FIR補間演算式に使用する係数も上述のものに限らない。さらに、高温側と低温側で異なった演算式を使う場合に使用環境温度範囲を二分する位置は、中央部分に限らない。
Note that the present invention is not limited to the above-described embodiment. For example, the number of sampling points of residual correction data used for calculation in a digital filter is not limited to four before and after the temperature digital data is sandwiched. Further, the polynomial for obtaining the polynomial approximation correction data is not limited to the 10th order, and, for example, a 7th to 9th order polynomial has no problem in terms of accuracy.
Furthermore, the coefficients used in the FIR interpolation calculation formula are not limited to those described above. Furthermore, when using different arithmetic expressions on the high temperature side and the low temperature side, the position that bisects the operating environment temperature range is not limited to the central portion.

1 電圧制御型発振器
2 感温発振器
3 温度ディジタルデータ生成部
4 温度補償回路
5 ΔΣモジュレータ
6 受動型4段LPF
7 D/A変換器
11 振動子
12 電圧制御型発振回路
31,32 カウンタ
33 制御回路・温度変換回路
41 演算回路
41a 多項式補正演算回路
41b FIR補間残差補正演算回路
41c 直線補間残差補正演算回路
41d 加算器
42 メモリ
42a 多項式係数用メモリ
42b 残差データ用メモリ
42c FIR係数用メモリ
51 乗算器
52a,52b,52c 加算器
53a,53b,53c 遅延回路
54a,54b 乗算器
55 量子化器
56 PWM変調器
411 補間温度位置計算回路
412 残差データアドレス計算回路
413 FIR係数アドレス計算回路
414 FIRフィルタA演算回路
415 FIRフィルタB演算回路
416 加算器
1 Voltage Control Oscillator 2 Temperature Sensitive Oscillator 3 Temperature Digital Data Generation Unit 4 Temperature Compensation Circuit 5 ΔΣ Modulator 6 Passive 4-Stage LPF
7 D / A Converter 11 Vibrator 12 Voltage Control Oscillation Circuit 31, 32 Counter 33 Control Circuit / Temperature Conversion Circuit 41 Operation Circuit 41a Polynomial Correction Operation Circuit 41b FIR Interpolation Residual Correction Operation Circuit 41c Linear Interpolation Residual Correction Operation Circuit 41d adder 42 memory 42a polynomial coefficient memory 42b residual data memory 42c FIR coefficient memory 51 multipliers 52a, 52b, 52c adders 53a, 53b, 53c delay circuits 54a, 54b multiplier 55 quantizer 56 PWM modulation 411 Interpolation temperature position calculation circuit 412 Residual data address calculation circuit 413 FIR coefficient address calculation circuit 414 FIR filter A calculation circuit 415 FIR filter B calculation circuit 416 Adder

Claims (3)

環境温度の変化に対して周波数が変化する発振周波数(第1の発振周波数)を生成するとともに制御電圧によって前記第1の発振周波数の制御が可能な発振信号を生成する電圧制御型発振器と、
前記環境温度の変化に対して前記電圧制御型発振器の第1の発振周波数よりも変化率が大きい発振周波数(第2の発振周波数)を生成する感温発振器と、
前記電圧制御型発振器で生成された第1の発振周波数と前記感温発振器で生成された第2の発振周波数とを比較することで得られるディジタル情報を基に算出して、前記比較が行われたときの環境温度を温度ディジタルデータとして生成する温度ディジタルデータ生成部と、
前記温度ディジタルデータに基づいて前記電圧制御型発振器で生成する第1の発振周波数の環境温度に対する変化を補償するための温度補償ディジタルデータを生成する温度補償回路と、
ΔΣモジュレータと受動素子からなる受動型多段ローパスフィルタによって構成されて前記温度補償ディジタルデータをアナログ電圧で表される前記制御電圧に変換するD/A変換器とを備え、
前記温度補償回路は、本来温度補償すべき補正データと多項式近似で近似された多項式近似補正データとの差を残差補正データとし、ディジタル温度補償発振器の使用環境温度範囲内の離散する温度でサンプリング抽出してメモリにあらかじめ記憶しておき、前記温度ディジタルデータ生成部から得られた温度ディジタルデータと、この温度ディジタルデータを挟む前後の4以上のサンプリング点に対応する残差補正データを基に、前記温度ディジタルデータにおける残差補正データをディジタルフィルタで演算し、その結果を前記温度ディジタルデータに対応する前記多項式近似補正データに加算して、温度補償ディジタルデータとすることを特徴とするディジタル温度補償発振器。
A voltage controlled oscillator that generates an oscillation frequency (first oscillation frequency) whose frequency changes in response to a change in environmental temperature and generates an oscillation signal capable of controlling the first oscillation frequency by a control voltage;
A temperature-sensitive oscillator that generates an oscillation frequency (second oscillation frequency) having a rate of change larger than the first oscillation frequency of the voltage-controlled oscillator with respect to a change in the environmental temperature;
The comparison is performed by calculating based on digital information obtained by comparing the first oscillation frequency generated by the voltage-controlled oscillator and the second oscillation frequency generated by the temperature-sensitive oscillator. A temperature digital data generator for generating the ambient temperature as temperature digital data,
A temperature compensation circuit for generating temperature compensation digital data for compensating for a change in environmental temperature of a first oscillation frequency generated by the voltage controlled oscillator based on the temperature digital data;
A D / A converter configured by a ΔΣ modulator and a passive multi-stage low-pass filter composed of passive elements and converting the temperature-compensated digital data into the control voltage represented by an analog voltage;
The temperature compensation circuit uses the difference between the correction data that should be compensated for temperature and the polynomial approximation correction data approximated by polynomial approximation as residual correction data, and is sampled at discrete temperatures within the operating temperature range of the digital temperature compensated oscillator. Based on the temperature digital data obtained from the temperature digital data generation unit and residual correction data corresponding to four or more sampling points before and after sandwiching the temperature digital data, extracted and stored in the memory in advance, Digital temperature compensation characterized in that residual correction data in the temperature digital data is calculated by a digital filter and the result is added to the polynomial approximation correction data corresponding to the temperature digital data to obtain temperature compensated digital data Oscillator.
前記温度補償回路におけるディジタルフィルタとしてポリフェーズFIRフィルタを用いるとともに、ポリフェーズFIRフィルタ補間に直線補間を組み合わせて残差補正データを演算することを特徴とする請求項1記載のディジタル温度補償発振器。   2. The digital temperature compensation oscillator according to claim 1, wherein a polyphase FIR filter is used as a digital filter in the temperature compensation circuit, and residual correction data is calculated by combining linear interpolation with polyphase FIR filter interpolation. 使用環境温度範囲を高温側と低温側に二分し、各部分毎にサンプリング点を最高温度値と最低温度値から反対側に向けて順次設定するとともに、各部分毎に異なるFIRフィルタ補間式で演算することを特徴とする請求項2記載のディジタル温度補償発振器。
The operating environment temperature range is divided into high and low temperatures, and sampling points are set for each part in order from the highest temperature value and the lowest temperature value to the opposite side, and calculated with different FIR filter interpolation formulas for each part. 3. The digital temperature compensated oscillator according to claim 2, wherein:
JP2015036232A 2015-02-26 2015-02-26 Digital temperature compensated oscillator Active JP6425581B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015036232A JP6425581B2 (en) 2015-02-26 2015-02-26 Digital temperature compensated oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015036232A JP6425581B2 (en) 2015-02-26 2015-02-26 Digital temperature compensated oscillator

Publications (2)

Publication Number Publication Date
JP2016158199A true JP2016158199A (en) 2016-09-01
JP6425581B2 JP6425581B2 (en) 2018-11-21

Family

ID=56826804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015036232A Active JP6425581B2 (en) 2015-02-26 2015-02-26 Digital temperature compensated oscillator

Country Status (1)

Country Link
JP (1) JP6425581B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819712A (en) * 2016-09-12 2018-03-20 中兴通讯股份有限公司 Local-oscillator leakage automatic calibrating method and device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7122747B2 (en) 2018-10-01 2022-08-22 株式会社日邦バルブ Intake/exhaust valve and method for removing foreign matter from intake/exhaust valve

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473823A (en) * 1987-09-14 1989-03-20 Toyo Communication Equip Temperature compensation type digital oscillator
JPH04115722A (en) * 1990-09-05 1992-04-16 Yamaha Corp D/a converter
JPH05327409A (en) * 1992-05-22 1993-12-10 Sony Corp Rate conversion method and its conversion circuit
JP2003526979A (en) * 2000-03-04 2003-09-09 クゥアルコム・インコーポレイテッド Digital-to-analog conversion interface circuit with adjustable time response
JP2005217837A (en) * 2004-01-30 2005-08-11 Sony Corp Sampling rate conversion apparatus and method thereof, and audio apparatus
JP2008300978A (en) * 2007-05-29 2008-12-11 Sony Corp Temperature compensation crystal oscillator and method for compensating temperature of oscillator
JP2013098865A (en) * 2011-11-02 2013-05-20 Nippon Dempa Kogyo Co Ltd Oscillation device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473823A (en) * 1987-09-14 1989-03-20 Toyo Communication Equip Temperature compensation type digital oscillator
JPH04115722A (en) * 1990-09-05 1992-04-16 Yamaha Corp D/a converter
JPH05327409A (en) * 1992-05-22 1993-12-10 Sony Corp Rate conversion method and its conversion circuit
JP2003526979A (en) * 2000-03-04 2003-09-09 クゥアルコム・インコーポレイテッド Digital-to-analog conversion interface circuit with adjustable time response
JP2005217837A (en) * 2004-01-30 2005-08-11 Sony Corp Sampling rate conversion apparatus and method thereof, and audio apparatus
JP2008300978A (en) * 2007-05-29 2008-12-11 Sony Corp Temperature compensation crystal oscillator and method for compensating temperature of oscillator
JP2013098865A (en) * 2011-11-02 2013-05-20 Nippon Dempa Kogyo Co Ltd Oscillation device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819712A (en) * 2016-09-12 2018-03-20 中兴通讯股份有限公司 Local-oscillator leakage automatic calibrating method and device

Also Published As

Publication number Publication date
JP6425581B2 (en) 2018-11-21

Similar Documents

Publication Publication Date Title
JP4453719B2 (en) Temperature compensated crystal oscillator
US20200212918A1 (en) Adaptive Non-linearity Identification and Compensation Using Orthogonal Functions in a Mixed Signal Circuit
Ngo A new approach for the design of wideband digital integrator and differentiator
US20080122496A1 (en) Generation of an Oscillation Signal
US8963651B2 (en) Frequency temperature offset compensation
JP2009005362A (en) Digital frequency detector and digital pll using the same
JP6504561B2 (en) Digital temperature voltage compensated oscillator
JP6110036B2 (en) Error correction method and apparatus for signal using delta-sigma modulation
JP6460458B2 (en) Digital temperature compensated oscillator
JP6425581B2 (en) Digital temperature compensated oscillator
JP2969530B2 (en) Digital temperature compensated oscillator
JP6570915B2 (en) Digital temperature-voltage compensated oscillator
JP6258722B2 (en) Time digital converter and calibration method used therefor
JP2017212637A (en) Adjustment device, adjustment method, and oscillation device
JP6308796B2 (en) Digital temperature compensated oscillator
JP5883705B2 (en) Signal generator
US11923857B1 (en) DTC nonlinearity correction
JP2016213599A (en) Data weighted averaging circuit, incremental digital sigma ad converter, and data weighted averaging method
JP2012216963A (en) Function generation circuit, control signal generation method, and curve fitting method
JP6576666B2 (en) Correction arithmetic circuit, signal processing device
JP6591780B2 (en) Data weighted averaging circuit, incremental delta-sigma AD converter, and data weighted averaging method
JP5424473B2 (en) Oscillator circuit
JP6017233B2 (en) Term generation circuit and function generation circuit
JP2019054390A (en) Digital-to-analog converter and adpll circuit
JP5638354B2 (en) Frequency synthesizer and phase-amplitude conversion method for frequency synthesizer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181023

R150 Certificate of patent or registration of utility model

Ref document number: 6425581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250