JP2016157726A - Manufacturing device and manufacturing method of impurity semiconductor layer - Google Patents
Manufacturing device and manufacturing method of impurity semiconductor layer Download PDFInfo
- Publication number
- JP2016157726A JP2016157726A JP2015032857A JP2015032857A JP2016157726A JP 2016157726 A JP2016157726 A JP 2016157726A JP 2015032857 A JP2015032857 A JP 2015032857A JP 2015032857 A JP2015032857 A JP 2015032857A JP 2016157726 A JP2016157726 A JP 2016157726A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- impurity semiconductor
- layer
- type impurity
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、不純物半導体層の製造装置及び製造方法に関する。 The present invention relates to an impurity semiconductor layer manufacturing apparatus and manufacturing method.
p型不純物又はn型不純物が半導体膜中に添加された不純物半導体層を製造する製造方法としては、例えば基板上に形成されたシリコンなどの半導体膜に、例えばホウ素などのp型不純物や、ヒ素などのn型不純物をイオン化して注入するイオン注入法が知られている。 As a manufacturing method for manufacturing an impurity semiconductor layer in which a p-type impurity or an n-type impurity is added to a semiconductor film, for example, a p-type impurity such as boron or arsenic is formed on a semiconductor film such as silicon formed on a substrate. An ion implantation method is known in which n-type impurities such as those are ionized and implanted.
例えば、特許文献1に開示されるイオン注入法により不純物半導体層を製造する製造方法では、まず始めに、イオン源ガスと、カソードフィラメントから放出された電子とを衝突させて、イオン源チャンバ内に複数種のイオンを生成し、引出電極によってイオン源チャンバから複数のイオンを引き出してイオンビームを生成する。
For example, in a manufacturing method for manufacturing an impurity semiconductor layer by an ion implantation method disclosed in
次いで、この従来の製造方法では、質量分離法によって、イオンビーム内に含まれる複数種のイオンを単一種のイオンに分離し、当該イオンを加速器で加速した後、四極レンズで収束させたイオンを、真空チャンバ内に設置した半導体膜に照射する。このようにして従来の製造方法では、p型不純物又はn型不純物が半導体膜内にイオン注入された不純物半導体層を製造し得る。 Next, in this conventional manufacturing method, a plurality of types of ions contained in the ion beam are separated into a single type of ions by mass separation, and the ions are accelerated by an accelerator, and then focused by a quadrupole lens. Irradiate the semiconductor film installed in the vacuum chamber. In this way, the conventional manufacturing method can manufacture an impurity semiconductor layer in which p-type impurities or n-type impurities are ion-implanted into the semiconductor film.
しかしながら、このような従来の製造方法では、p型不純物又はn型不純物が半導体膜内に添加された不純物半導体層を製造する際、半導体膜に直接イオンを打ち込んでいるため、当該半導体膜が設置される真空チャンバ内を高真空状態に維持する必要があり、製造工程が煩雑であるという問題があった。 However, in such a conventional manufacturing method, when manufacturing an impurity semiconductor layer in which a p-type impurity or an n-type impurity is added to the semiconductor film, ions are directly implanted into the semiconductor film. There is a problem that the inside of the vacuum chamber to be maintained must be maintained in a high vacuum state, and the manufacturing process is complicated.
そこで、本発明は、上記のような問題に鑑みてなされたものであり、大気雰囲気下での簡易な製造工程によって不純物半導体層を容易に製造できる不純物半導体層の製造装置及び製造方法を提供することを目的とする。 Therefore, the present invention has been made in view of the above problems, and provides an impurity semiconductor layer manufacturing apparatus and a manufacturing method that can easily manufacture an impurity semiconductor layer by a simple manufacturing process in an air atmosphere. For the purpose.
本発明による不純物半導体層の製造装置は、p型不純物イオン又はn型不純物イオンのいずれか一方と、半導体イオンとを含有した電解液が貯留された貯留部と、前記貯留部内にて前記電解液に浸漬された作用電極と、前記貯留部内にて前記電解液に浸漬され、前記作用電極と対向配置された対電極と、前記作用電極と前記対電極との間に電流を流し、前記作用電極の電極層表面に、p型又はn型の不純物半導体を電解析出させ、該電極層表面に不純物半導体層を形成させる定電位電解部とを備えることを特徴とする。 An apparatus for manufacturing an impurity semiconductor layer according to the present invention includes a storage part in which an electrolytic solution containing either p-type impurity ions or n-type impurity ions and semiconductor ions is stored, and the electrolytic solution in the storage part. A working electrode immersed in the storage portion, a counter electrode immersed in the electrolytic solution in the reservoir, and disposed opposite to the working electrode, and passing a current between the working electrode and the counter electrode, and the working electrode And a constant-potential electrolysis unit for electrolytically depositing a p-type or n-type impurity semiconductor on the surface of the electrode layer and forming the impurity semiconductor layer on the surface of the electrode layer.
本発明による不純物半導体層の製造方法は、p型不純物イオン又はn型不純物イオンのいずれか一方と、半導体イオンとを含有した電解液が貯留された貯留部内に、前記電解液に浸漬させるように作用電極と対電極とを対向配置させ、定電位電解部によって、前記作用電極と前記対電極との間に電流を流し、前記作用電極の電極層表面に、p型又はn型の不純物半導体を電解析出させ、該電極層表面に不純物半導体層を形成することを特徴とする。 In the method of manufacturing an impurity semiconductor layer according to the present invention, the electrolytic solution is immersed in a storage part in which an electrolytic solution containing either p-type impurity ions or n-type impurity ions and semiconductor ions is stored. A working electrode and a counter electrode are arranged opposite to each other, and a current is passed between the working electrode and the counter electrode by a constant-potential electrolysis unit, and a p-type or n-type impurity semiconductor is formed on the electrode layer surface of the working electrode. An impurity semiconductor layer is formed on the surface of the electrode layer by electrolytic deposition.
本発明によれば、貯留部内にて電解液に浸漬させた作用電極と対電極との間に電流を流すだけで、電解液に含有しているp型不純物イオン又はn型不純物イオンと、半導体イオンとの還元反応により、電極層の表面に不純物半導体を電解析出させて不純物半導体層を形成でき、かくして、従来のような真空状態を維持する煩雑な製造工程が不要となり、大気雰囲気下での簡易な製造工程によって不純物半導体層を容易に形成できる。 According to the present invention, the p-type impurity ions or the n-type impurity ions contained in the electrolytic solution and the semiconductor can be obtained by simply passing a current between the working electrode and the counter electrode immersed in the electrolytic solution in the reservoir. Due to the reduction reaction with ions, an impurity semiconductor can be electrolytically deposited on the surface of the electrode layer to form an impurity semiconductor layer, thus eliminating the need for a complicated manufacturing process for maintaining a vacuum state as in the prior art. The impurity semiconductor layer can be easily formed by this simple manufacturing process.
1.不純物半導体素子の構成
図1において1は、本発明による製造方法によって製造された不純物半導体層3を備える不純物半導体素子を示す。この場合、不純物半導体素子1は、例えば石英ガラスなどにより板状に形成された基板4と、当該基板4の表面に設けられた層状の電極層2と、当該電極層2の表面に形成された所定パターンの不純物半導体層3とを有する。電極層2は、例えばAuやCrなどの金属で形成されており、不純物半導体層3を形成するために後述する製造装置に設置された際に、当該製造装置の電極として機能し得る。不純物半導体層3は、電極層2の表面に配置された複数の不純物半導体部3aにより構成されている。
1. Configuration of Impurity Semiconductor Element In FIG. 1,
これら複数の不純物半導体部3aは、全て同一構成を有しており、例えばSiなどの半導体と、Alなどのp型不純物とが混在した不純物半導体により形成されており、外郭が所定形状に形成されている。なお、この実施の形態の場合、不純物半導体部3aは、例えば円柱形状に形成されており、その底面が電極層2の表面に固着され、当該電極層2の表面に対して立設するように配置されている。また、この実施の形態の場合、不純物半導体層3は、互いに隣接する不純物半導体部3a同士が所定間隔を空けて規則的に配置され、所定のパターンを形成している。そして、このような複数の不純物半導体部3aからなる不純物半導体層3は後述する製造装置により形成し得る。
The plurality of
2.本発明の製造装置の構成
次に、不純物半導体層3を電極層2の表面に形成する本発明の製造装置について説明する。図2に示すように、本発明の製造装置11は、容器状の貯留部12を有しており、当該貯留部12内に所定量の電解液13が貯留されている。
2. Next, the manufacturing apparatus of the present invention for forming the impurity semiconductor layer 3 on the surface of the
貯留部12内には、作用電極14と対電極15と参照電極16とが電解液13に浸漬され得るように配置されている。この場合、対電極15は、例えばPtなどの金属で針金状に形成されており、貯留部12内にて作用電極14と対向配置されている。また、参照電極16は、例えばPtやAgなどの金属で針金状に形成されており、作用電極14及び対電極15間に配置されている。
In the
作用電極14には、基板4の一方の表面に層状の電極層2が形成されており、当該電極層2の表面に所定パターンのフォトレジスト層14aが配置されている。この実施の形態の場合、フォトレジスト層14aは、厚みを貫通するように複数の貫通孔14bが穿設されており、各貫通孔14b内にて電極層2が外部に露出している。
In the working
因みに、この実施の形態の場合、フォトレジスト層14aは、各貫通孔14bが全て同一の形状を有しており、隣接する貫通孔14b同士が所定間隔を空けて規則的に配置された構成を有する。なお、この実施の形態の場合、貫通孔14bは、フォトレジスト層14aを表面から見たとき、孔形状が円形状に形成されており、フォトレジスト層14aに円柱状の空間を形成し得るようになされている。
Incidentally, in the case of this embodiment, the
因みに、このような作用電極14は、電子ビーム蒸着法などにより電極層2を基板4上に形成した後、UVナノインプリント法などのリソグラフィ技術を用いてフォトレジスト層14aを電極層2上に形成することで作製できる。例えばUVナノインプリント法を用いた場合は、まず表面に円柱形状の凸部が所定の間隔をあけて規則的に配置された原版を用意する。次に、電極層2の表面にフォトレジストを塗布した後、原版の凸部の先端が電極層2の表面に接触するまで原版を電極層2に押し付ける。この際、電極層2の表面と原版の表面との間は、フォトレジストで充満した状態となる。最後に、紫外線を、原版を介してフォトレジストに照射して、電極層2の表面と原版の表面との間のフォトレジストを固化させることで、原版の凸部形状に対応した形状の貫通孔14bが規則的に配置されたフォトレジスト層14aを形成できる。
Incidentally, in such a working
これに加えて、この製造装置11には、定電位電解部17が設けられており、作用電極14の電極層2に接続された導線18aと、対電極15に接続された導線18bと、参照電極16に接続された導線18cとが、当該定電位電解部17にそれぞれ接続されている。定電位電解部17は、導線18a及び導線18bを介して電解液13内の作用電極14と対電極15との間に電流を流すとともに、導線18a及び導線18cを介して作用電極14と参照電極16との間の電位差を測定し得るようになされている。これにより、定電位電解部17は、参照電極16を基準としたときの作用電極14及び参照電極16間の電位差を、作用電極14の電位と見なし、当該電位が所定の値となるように、電解液13内にて作用電極14と対電極15との間に流す電流を調整し得る。
In addition to this, the
ここで、作用電極14、対電極15及び参照電極16が浸漬される電解液13は、例えば、p型の不純物半導体層3を形成する場合、半導体イオン(Siイオン)とp型不純物イオン(Alイオン)とがイオン液体内に溶解された電解液13が用いられる。これにより、作用電極14には、作用電極14と対電極15との間に電流が流れることで、フォトレジスト層14aの各貫通孔14b内で電解液13に露出している電極層2の表面に、半導体イオン及びp型不純物イオンの還元反応によって、半導体及びp型不純物が混在したp型の不純物半導体が電解析出し得る。
Here, the
かくして、作用電極14には、フォトレジスト層14aの貫通孔14bごとに、p型の不純物半導体でなる不純物半導体部3aが形成され、これら複数の不純物半導体部3aが所定間隔で配置された不純物半導体層3が電極層2の表面に形成され得る。
Thus, in the working
なお、この実施の形態の場合、電解液13は、例えば、トリメチルヘキシルアンモニウム‐ビス(トリフルオロメタンスルホニル)イミド(TMHA‐TFSI)などのイオン液体に、SiCl4などの半導体化合物と、AlCl3などのp型不純物化合物とを溶解することにより生成し得る。これにより、電解液13は、半導体化合物とp型不純物化合物とがイオン液体に溶解する過程でイオン化され、半導体イオンとp型不純物イオンとがイオン液体内に存在した状態となり得る。因みに、イオン液体へのp型不純物の添加量を調整することで、電解析出する不純物半導体でのp型不純物の含有量を調整できる。
In the case of this embodiment, the
ここで、p型不純物化合物としては、例えば塩化、臭化、フッ化又はよう化したAl、Ga、B、Tlを適用することができ、この場合、p型不純物イオンとして、Alイオン、Gaイオン、Bイオン、Tlイオンを電解液内に含有させることができる。 Here, as the p-type impurity compound, for example, chlorinated, brominated, fluorinated or iodide Al, Ga, B, Tl can be applied. In this case, as the p-type impurity ions, Al ions, Ga ions are used. , B ions, and Tl ions can be contained in the electrolyte.
また、半導体化合物としては塩化、臭化、フッ化又はよう化した、Si、Geを適用することができ、この場合、半導体イオンとしてSiイオン、Geイオンを電解液内に含有させることができる。 Further, as the semiconductor compound, Si or Ge that is chlorinated, brominated, fluorinated, or iodide can be applied. In this case, Si ions and Ge ions can be contained in the electrolyte as semiconductor ions.
因みに、上述した実施の形態においては、溶媒としてのイオン液体にp型不純物化合物を添加して、p型不純物イオンがイオン液体内に溶解した電解液13を適用する場合について述べたが、本発明はこれに限らず、イオン液体にn型不純物化合物を添加して、n型不純物イオンがイオン液体内に溶解した電解液を適用してもよい。
Incidentally, in the above-described embodiment, the case where the p-type impurity compound is added to the ionic liquid as the solvent and the
このようなn型不純物イオンがイオン液体内に溶解した電解液を用いた場合には、フォトレジスト層14aの各貫通孔14b内の電極層2に、n型の不純物半導体を電解析出させることができ、かくして、n型の不純物半導体でなる複数の不純物半導体部が所定間隔で配置されたn型の不純物半導体層を電極層2の表面に形成できる。
When an electrolytic solution in which such n-type impurity ions are dissolved in an ionic liquid is used, an n-type impurity semiconductor is electrolytically deposited on the
因みに、この場合、n型不純物化合物としては、塩化、臭化、フッ化又はよう化したP、Sb、Biを適用することができ、これにより、n型不純物イオンとして、Pイオン、Sbイオン、Biイオンを電解液内に含有させることができる。 Incidentally, in this case, as the n-type impurity compound, it is possible to apply P, Sb, Bi that is chlorinated, brominated, fluorinated, or iodide, and as a result, P ions, Sb ions, Bi ions can be contained in the electrolytic solution.
なお、上述した実施の形態のように、イオン液体としてTMHA‐TFSIを適用し、半導体化合物としてSiCl4を適用し、p型不純物化合物としてAlCl3を適用した場合には、TMHA‐TFSIに対して、SiCl4を0.5Mの濃度で混合し、AlCl3を8.8×10-4Mの濃度で混合することが好ましい。 As in the embodiment described above, when TMHA-TFSI is applied as the ionic liquid, SiCl 4 is applied as the semiconductor compound, and AlCl 3 is applied as the p-type impurity compound, the TMHA-TFSI is It is preferable to mix SiCl 4 at a concentration of 0.5M and AlCl 3 at a concentration of 8.8 × 10 −4 M.
3.本発明による不純物半導体層の製造方法
次に、上述の製造装置11を用いて不純物半導体層3を製造する製造方法について説明する。この場合、定電位電解部17により、貯留部12内の電解液13に浸漬された作用電極14及び対電極15間に流す電流を調整し、作用電極14の電位を負の所定の値にする。当該作用電極14の電位を所定時間維持し、フォトレジスト層14aの貫通孔14b内にて電解液13に露出している電極層2の表面に、半導体イオン及びp型不純物イオンの還元反応によって、半導体及びp型不純物が混在したp型の不純物半導体を電解析出させる。これにより、製造装置11では、作用電極14の貫通孔14bごとに不純物半導体部3aが形成され、これら複数の不純物半導体部3aが所定パターンで配置された不純物半導体層3を作製できる。
3. Next, a manufacturing method for manufacturing the impurity semiconductor layer 3 using the
上述の実施の形態の場合、作用電極14の電位を-4V以上-1V以下となるようにし、当該作用電極14の電位を0.01時間以上1時間以下の間維持する。因みに、作用電極14の電位の値を調整することで、不純物半導体層3のp型不純物の含有量を調整できる。
In the case of the above-described embodiment, the potential of the working
次いで、製造装置11の貯留部12から作用電極14を取り出した後、例えばプラズマアッシャーによって、作用電極14のフォトレジスト層14aを除去することにより、基板4上の電極層2の表面に、複数の不純物半導体部3aでなる不純物半導体層3が形成された不純物半導体素子1を製造できる。
Next, after the working
また、この実施の形態に場合、最後に、真空中、又は例えばArなどの不活性ガス中に不純物半導体素子1を置き、不純物半導体素子1を100℃以上1500℃以下で0.1時間以上加熱して熱処理を行う。このような熱処理によって、不純物半導体素子1における不純物半導体層3の結晶性を向上できると共に、当該不純物半導体層3に含まれているCの量を低減できる。
In this embodiment, finally, the
4.作用及び効果
以上の構成において、本発明の製造装置11では、溶媒としてのイオン液体中にp型不純物イオン及び半導体イオンを含有した電解液13が貯留された貯留部12と、貯留部12内で電解液13に浸漬されて対向配置された作用電極14及び対電極15と、作用電極14及び対電極15間に電流を流す定電位電解部17とを設けるようにした。
4). Operation and Effect In the above-described configuration, in the
そして、この製造装置11では、電解液13内に浸漬させた作用電極14と対電極15との間に、定電位電解部17により電流を流して作用電極14の電位を所定の値に設定するようにしたことにより、作用電極14に設けたフォトレジスト層14aの各貫通孔14b内にそれぞれ露出した電極層2の表面に、p型の不純物半導体が電解析出してゆき、当該電極層2の表面に不純物半導体層3を形成できる。
In this
このように、本発明の製造装置11では、貯留部12内にて電解液13に浸漬させた作用電極14と対電極15との間に電流を流すだけで、電解液13に含有しているp型不純物イオンと、半導体イオンとの還元反応により、電極層2の表面に不純物半導体を電解析出させて不純物半導体層3を形成でき、かくして、従来のような真空状態を維持する煩雑な製造工程が不要となり、大気雰囲気下での簡易な製造工程によって不純物半導体層3を容易に形成できる。
Thus, in the
また、本発明の製造装置11では、複数の貫通孔14bを所定パターンで形成したフォトレジスト層14aを、電極層2の表面に設け、各貫通孔14b内に露出した電極層2の表面に、電解析出により不純物半導体部3aをそれぞれ形成するようにした。これにより、本発明の製造装置11では、フォトレジスト層14aの貫通孔14bに対応した位置にそれぞれ不純物半導体部3aを形成し得、これら複数の不純物半導体部3aが所望のパターンで配置された不純物半導体層3を電極層2上に形成できる。
Further, in the
従って、本発明の製造装置11では、最終的に形成したい不純物半導体層3の所望パターンに合わせて、複数の貫通孔14bを配置させたフォトレジスト層14aを単に電極層2の表面に形成しておくだけで、不純物半導体部3aが所望パターンに配置された不純物半導体層3を形成できるので、不純物半導体層3の形成工程と同時に、不純物半導体層3のパターニング工程をも行うことができ、その分、従来のように層状の不純物半導体層を形成した後にエッチング技術により層状の不純物半導体層を別途パターニングする場合に比して、製造工程を簡略化できる。
Therefore, in the
また、この製造装置11では、フォトレジスト層14aに形成する貫通孔14bの形状を変えるだけで、所望する形状の不純物半導体部3aを容易に形成できる。
Further, in this
5.検証試験
次に、上述の本発明による製造装置11を用いて不純物半導体層3を作製し、作製した不純物半導体層の特性について評価した。この検証試験では、半導体化合物としてSiCl4を用い、p型不純物化合物としてAlCl3を用い、溶媒としてTMHA‐TFSIを用いて電解液13を作製した。具体的には、SiCl4とAlCl3とをそれぞれ0.5M,8.8×10-4Mの濃度でTMHA‐TFSIに溶解させて、半導体イオンとしてSiイオンを含有し、かつp型不純物イオンとしてAlイオンを含有した電解液13を作製した。
5. Verification Test Next, the impurity semiconductor layer 3 was produced using the
また、この検証試験では、石英ガラスでなる板状の基板4を用意し、電子ビーム蒸着によって、厚さ0.01μmのCr層と、厚さ0.2μmのAu層とを基板4上に順に積層して電極層2を作製した。次いで、UVナノインプリント法により、貫通孔14bが所定パターンで形成されたフォトレジスト層14aを、電極層2の表面に形成し、これを作用電極14として貯留部12内に設置した。
In this verification test, a plate-
なお、この場合、フォトレジスト層14aには、直径が0.3μmで、孔形状が円形状でなる複数の貫通孔を、1μmの間隔をあけて規則的に配置させた。なお、各貫通孔14b内には電極層2が露出している。さらに、この検証試験では、Ptでなる対電極15と、Agでなる参照電極16とを用意し、対電極15と作用電極14とを貯留部12内で対向配置させ、さらに、対電極15及び作用電極14間に参照電極16を配置させた。
In this case, in the
なお、これら作用電極14、対電極15及び参照電極16には、導線18a、18b、18cを用いて定電位電解部17を接続させた。そして、作用電極14と対電極15との間に流す電流を、定電位電解部17によって制御して作用電極14の電位を-2.5Vとし、0.1時間、当該電位を維持した。
In addition, the constant
これにより、作用電極14には、フォトレジスト層14aの各貫通孔14b内に電解析出物が出現していることが確認できた。その後、作用電極14を電解液13から取り出し、フォトレジスト層14aを除去した。これにより、電極層2の表面には、フォトレジスト層14aの各貫通孔14bの位置に、当該貫通孔14bの形状と同じ形状でなる電解析出物が形成されていることが確認できた。次に、電極層2の表面に形成された電解析出物のゼーベック係数をゼーベック係数測定装置を用いて測定した。その結果、電極層2の表面に形成された電解析出物は、ゼーベック係数が500〜700/μVK-1であり、正の値であった。よって、電極層2の表面に形成された電解析出物は、p型の不純物半導体層であることが確認できた。
Thereby, it was confirmed that electrolytic deposits appeared on the working
次に、このように電極層2上に不純物半導体層3を有した不純物半導体素子1に対して熱処理を行い、熱処理前と熱処理後での不純物半導体層3の炭素の量を調べた。なお、ここでは、熱処理として、Ar雰囲気中において250℃で1時間、不純物半導体素子1を加熱した。そして、炭素の量は、XPSにより測定した。これにより熱処理した不純物半導体層3では、炭素の量が低減していることが確認できた。また、熱処理後の不純物半導体層3は結晶性も向上することが確認できた。
Next, heat treatment was performed on the
6.変形例
なお、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能であり、例えば、電極層2、対電極15、参照電極16、及び基板4を形成する材料を適宜変更することができる。
6). The present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the present invention. For example, the
上述した実施の形態では、溶媒として、TMHA‐TFSIを用いて電解液13を作製した場合について説明したが、本発明はこれに限られず、TMHA‐TFSIにかえて1-butyl-1-methylpyrrolidiniumbis(trifluoromethylsulfonyl)amide、1-butyl-1-methylpyrrolidiniumtrifluoromethylsulfonate、1-butyl-1-methylpyrrolidiniumtris(pentafluoroethyl)-trifluorophosphateなどのイオン液体や、プロピレンカーボネート(PC)などの有機溶媒を、溶媒として用いて電解液を作製してもよい。
In the above-described embodiment, the case where the
上述した実施の形態では、本発明の製造装置11及び製造方法を用いて、p型の不純物半導体層3、又はn型の不純物半導体層を製造する場合について説明したが、本発明はこれに限られず、本発明の製造装置11及び製造方法を用いて、pn接合を有する不純物半導体層を製造するようにしてもよい。この場合、製造装置11では、先ず始めにp型の不純物半導体を電極層2の表面に電解析出させてp型の不純物半導体部3aを形成し、次いで、貯留部12に貯留されているp型不純物イオンを含有した電解液13を、p型不純物イオンとは導電型が異なるn型不純物イオンを含有した別の電解液にかえて、n型の不純物半導体をp型の不純物半導体部3a上に電解析出させる。これにより、製造装置11は、電極層2上にあるp型の不純物半導体層3上に、n型の不純物半導体層を積層させた、pn接合の不純物半導体層を作製できる。
In the above-described embodiment, the case where the p-type impurity semiconductor layer 3 or the n-type impurity semiconductor layer is manufactured using the
上述した実施の形態では、基板4上に電極層2を設けた作用電極14を適用した場合について説明したが、本発明はこれに限られず、基板4を設けずに、板状の電極層2を用いた作用電極を適用してもよい。
In the embodiment described above, the case where the working
上述した実施の形態では、所定の間隔をあけて規則的に配置させた円柱形状の不純物半導体部3aを電極層2上に形成する場合について説明したが、本発明はこれに限られず、フォトレジスト層14aに形成した貫通孔14bの形状や配置を変えることで、不純物半導体部3aの形状や配置を適宜変更するようにしてもよい。また、本発明の製造装置11及び製造方法では、フォトレジスト層14aを形成せずに、基板4上に電極層2のみが設けられた作用電極を用いて、電極層2上に層状の不純物半導体層を形成するようにしてもよい。
In the above-described embodiment, the case where the columnar
上述した実施の形態では、フォトレジスト層14aを除去した後、不純物半導体層3を熱処理した場合について説明したが、本発明はこれに限られず、不純物半導体層3を熱処理しなくてもよい。
In the above-described embodiment, the case where the impurity semiconductor layer 3 is heat treated after removing the
1 不純物半導体素子
2 電極層
3 不純物半導体層
11 製造装置
12 貯留部
13 電解液
14 作用電極
15 対電極
17 定電位電解部
DESCRIPTION OF
Claims (6)
前記貯留部内にて前記電解液に浸漬された作用電極と、
前記貯留部内にて前記電解液に浸漬され、前記作用電極と対向配置された対電極と、
前記作用電極と前記対電極との間に電流を流し、前記作用電極の電極層表面に、p型又はn型の不純物半導体を電解析出させ、該電極層表面に不純物半導体層を形成させる定電位電解部と
を備えることを特徴とする不純物半導体層の製造装置。 a reservoir in which an electrolyte containing either p-type impurity ions or n-type impurity ions and semiconductor ions is stored;
A working electrode immersed in the electrolyte in the reservoir;
A counter electrode immersed in the electrolyte in the reservoir and disposed opposite the working electrode;
A current is passed between the working electrode and the counter electrode, and a p-type or n-type impurity semiconductor is electrolytically deposited on the surface of the electrode layer of the working electrode, thereby forming an impurity semiconductor layer on the surface of the electrode layer. An apparatus for producing an impurity semiconductor layer, comprising: a potential electrolysis unit.
複数の貫通孔を有するフォトレジスト層が前記電極層表面に形成されており、各前記貫通孔内で外部に露出している前記電極層表面に前記不純物半導体を電解析出させる
ことを特徴とする請求項1に記載の不純物半導体層の製造装置。 The working electrode includes
A photoresist layer having a plurality of through holes is formed on the surface of the electrode layer, and the impurity semiconductor is electrolytically deposited on the surface of the electrode layer exposed to the outside in each of the through holes. The apparatus for manufacturing an impurity semiconductor layer according to claim 1.
ことを特徴とする不純物半導体層の製造方法。 A working electrode and a counter electrode are arranged opposite to each other so as to be immersed in the electrolytic solution in a storage part in which an electrolytic solution containing either p-type impurity ions or n-type impurity ions and semiconductor ions is stored, A constant-potential electrolysis unit allows a current to flow between the working electrode and the counter electrode, electrolytically deposits a p-type or n-type impurity semiconductor on the surface of the electrode layer of the working electrode, and impurities on the surface of the electrode layer A method for producing an impurity semiconductor layer, comprising forming a semiconductor layer.
ことを特徴とする請求項3に記載の不純物半導体層の製造方法。 In the working electrode, a photoresist layer having a plurality of through holes is formed on the surface of the electrode layer, and the impurity semiconductor is electrolytically deposited on the surface of the electrode layer exposed to the outside in each of the through holes. The method of manufacturing an impurity semiconductor layer according to claim 3.
ことを特徴とする請求項3又は4に記載の不純物半導体層の製造方法。 After electrolytically depositing the p-type or n-type impurity semiconductor on the electrode layer using the p-type impurity ion or the n-type impurity ion-containing one electrolyte solution, The n-type impurity ions or the p-type impurity ions that are different in conductivity type from the p-type impurity ions or the n-type impurity ions contained in the one electrolytic solution, 5. The method for producing an impurity semiconductor layer according to claim 3, wherein the other impurity semiconductor of a p-type or the p-type is electrolytically deposited on the one impurity semiconductor.
ことを特徴とする請求項3〜5のいずれか1項に記載の不純物半導体層の製造方法。 The method for manufacturing an impurity semiconductor layer according to claim 3, wherein the impurity semiconductor layer is heat-treated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015032857A JP6525136B2 (en) | 2015-02-23 | 2015-02-23 | Apparatus and method for manufacturing impurity semiconductor layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015032857A JP6525136B2 (en) | 2015-02-23 | 2015-02-23 | Apparatus and method for manufacturing impurity semiconductor layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016157726A true JP2016157726A (en) | 2016-09-01 |
JP6525136B2 JP6525136B2 (en) | 2019-06-05 |
Family
ID=56826310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015032857A Active JP6525136B2 (en) | 2015-02-23 | 2015-02-23 | Apparatus and method for manufacturing impurity semiconductor layer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6525136B2 (en) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60148110A (en) * | 1984-01-12 | 1985-08-05 | Matsushita Electric Ind Co Ltd | Manufacture of amorphous silicon |
JPH01308075A (en) * | 1988-06-06 | 1989-12-12 | Fujitsu Ltd | Thin film transistor and manufacture thereof |
JPH0555257A (en) * | 1991-08-29 | 1993-03-05 | Hitachi Ltd | Thin film transistor element, manufacture thereof and liquid crystal display |
JP2001156321A (en) * | 1999-03-09 | 2001-06-08 | Fuji Xerox Co Ltd | Semiconductor device and its manufacturing method |
JP2004285415A (en) * | 2003-03-24 | 2004-10-14 | Canon Inc | Method of depositing zinc oxide film, and method of producing photovoltaic element using the same |
JP2007250663A (en) * | 2006-03-14 | 2007-09-27 | Sharp Corp | Thin film transistor structure, display device and method of manufacturing same |
JP2007260896A (en) * | 2006-03-29 | 2007-10-11 | Samsung Electronics Co Ltd | Production method for silicon nanowire using porous glass template, and element including silicon nanowire formed thereby |
WO2008149548A1 (en) * | 2007-06-06 | 2008-12-11 | Panasonic Corporation | Semiconductor nanowire and its manufacturing method |
WO2011067893A1 (en) * | 2009-12-04 | 2011-06-09 | パナソニック株式会社 | Substrate, and method for producing same |
JP2012524402A (en) * | 2009-04-14 | 2012-10-11 | イルミネックス コーポレイション | Semiconductor nanowire array for photovoltaic device application and method for manufacturing the same |
JP2012216647A (en) * | 2011-03-31 | 2012-11-08 | Tdk Corp | Semiconductor layer manufacturing method and solar cell manufacturing method |
US20120319083A1 (en) * | 2009-12-22 | 2012-12-20 | Dongguk University Industry-Academic Cooperation F | Nanorod semiconductor device having a contact structure, and method for manufacturing same |
-
2015
- 2015-02-23 JP JP2015032857A patent/JP6525136B2/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60148110A (en) * | 1984-01-12 | 1985-08-05 | Matsushita Electric Ind Co Ltd | Manufacture of amorphous silicon |
JPH01308075A (en) * | 1988-06-06 | 1989-12-12 | Fujitsu Ltd | Thin film transistor and manufacture thereof |
JPH0555257A (en) * | 1991-08-29 | 1993-03-05 | Hitachi Ltd | Thin film transistor element, manufacture thereof and liquid crystal display |
JP2001156321A (en) * | 1999-03-09 | 2001-06-08 | Fuji Xerox Co Ltd | Semiconductor device and its manufacturing method |
JP2004285415A (en) * | 2003-03-24 | 2004-10-14 | Canon Inc | Method of depositing zinc oxide film, and method of producing photovoltaic element using the same |
JP2007250663A (en) * | 2006-03-14 | 2007-09-27 | Sharp Corp | Thin film transistor structure, display device and method of manufacturing same |
JP2007260896A (en) * | 2006-03-29 | 2007-10-11 | Samsung Electronics Co Ltd | Production method for silicon nanowire using porous glass template, and element including silicon nanowire formed thereby |
WO2008149548A1 (en) * | 2007-06-06 | 2008-12-11 | Panasonic Corporation | Semiconductor nanowire and its manufacturing method |
JP2012524402A (en) * | 2009-04-14 | 2012-10-11 | イルミネックス コーポレイション | Semiconductor nanowire array for photovoltaic device application and method for manufacturing the same |
WO2011067893A1 (en) * | 2009-12-04 | 2011-06-09 | パナソニック株式会社 | Substrate, and method for producing same |
US20120319083A1 (en) * | 2009-12-22 | 2012-12-20 | Dongguk University Industry-Academic Cooperation F | Nanorod semiconductor device having a contact structure, and method for manufacturing same |
JP2012216647A (en) * | 2011-03-31 | 2012-11-08 | Tdk Corp | Semiconductor layer manufacturing method and solar cell manufacturing method |
Non-Patent Citations (1)
Title |
---|
T. HOMMA ET AL.: "Templated Electrodeposition of Silicon Nanowires from Ionic Liquid", ECS TRANSACTIONS, vol. 第41巻第46号, JPN7018004084, 2012, US, pages 9 - 15, ISSN: 0003930980 * |
Also Published As
Publication number | Publication date |
---|---|
JP6525136B2 (en) | 2019-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3118785C2 (en) | ||
KR101132706B1 (en) | Method for growing graphene layer | |
JP4528302B2 (en) | How to classify carbon nanotubes | |
JP2007112653A (en) | Method for manufacturing diamond having acicular protrusion array structure on the surface, diamond material, electrode, and electronic device | |
CN104124141B (en) | The method using the dopant gas component of isotope enrichment grade in ion implantation technology | |
TW201703863A (en) | System and method for controlling particle trajectory, and electrostatic filter | |
DE102009011371A1 (en) | Apparatus for etching a substrate and method for etching a substrate using the same | |
JP2019110185A (en) | Manufacturing method of solar battery | |
JP2016177870A (en) | Ion beam device, ion injection device and ion beam discharge method | |
JP2013125640A (en) | Ion milling device | |
CN108140523A (en) | For the ion source liner with antelabium of ion implant systems | |
US11245014B2 (en) | Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state imaging device | |
JP6525136B2 (en) | Apparatus and method for manufacturing impurity semiconductor layer | |
JP6497590B2 (en) | Method of decomposing water, water splitting device and anode electrode for oxygen generation | |
US9922800B2 (en) | System and method for generating ions in an ion source | |
TWI478201B (en) | Ion implantation apparatus, ion implantation equipment system, and ion generation method in a process of ion implantation | |
TW201414672A (en) | Compositions for extending ion source life and improving ion source performance during carbon implantation | |
US10221476B2 (en) | Coating insulating materials for improved life | |
US9321633B2 (en) | Process for producing 3-dimensional structure assembled from nanoparticles | |
KR102344878B1 (en) | Cleaning apparatus for removing oxide and method of cleaning using the same | |
JP2006253659A (en) | Doping method and method of manufacturing field effect transistor | |
RU2716825C1 (en) | Device and method for formation of multicharged ion beams | |
Martins | Compact Ion-source Based on Superionic Rubidium Silver Iodide (RbAg4I5) Solid Electrolyte | |
JP5699065B2 (en) | Cleaning method of transparent electrode film | |
JP2016516889A (en) | Method for optimizing a deposition process, apparatus for setting up a deposition system, and deposition system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6525136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |