JP2016152488A - Time synchronization method and time synchronization device - Google Patents

Time synchronization method and time synchronization device Download PDF

Info

Publication number
JP2016152488A
JP2016152488A JP2015028645A JP2015028645A JP2016152488A JP 2016152488 A JP2016152488 A JP 2016152488A JP 2015028645 A JP2015028645 A JP 2015028645A JP 2015028645 A JP2015028645 A JP 2015028645A JP 2016152488 A JP2016152488 A JP 2016152488A
Authority
JP
Japan
Prior art keywords
time
delay
time synchronization
master device
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015028645A
Other languages
Japanese (ja)
Other versions
JP6058713B2 (en
Inventor
健 坂入
Takeru Sakairi
健 坂入
晋平 栗林
Shimpei Kuribayashi
晋平 栗林
祥生 須田
Sachio Suda
祥生 須田
一也 桜井
Kazuya Sakurai
一也 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015028645A priority Critical patent/JP6058713B2/en
Publication of JP2016152488A publication Critical patent/JP2016152488A/en
Application granted granted Critical
Publication of JP6058713B2 publication Critical patent/JP6058713B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electric Clocks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a time synchronization device and a time synchronization method capable of performing highly-accurate time synchronization.SOLUTION: A first time synchronization unit of a slave device transmits and receives time synchronization packets (PTP packets) including time information between itself and a first master device, and calculates a first offset using a first time path without delay fluctuation and link-asymmetric delay time difference between uplink delay time and downlink delay time. A second time synchronization unit of the slave device transmits and receives time synchronization packets including time information between itself and a second master device, measures an amount of delay fluctuation of the time synchronization packets, calculates a second offset between itself and a second master device using a second time path with delay fluctuation and link-asymmetric delay time difference on the basis of corrected time, and synchronizes time of the second time synchronization unit with time of the second master device on the basis of the time error obtained by subtracting the first offset from the second offset and removing the link-asymmetric delay time difference.SELECTED DRAWING: Figure 5

Description

本発明は、パケット網を介して接続される装置間の時刻同期を実現する技術に関する。   The present invention relates to a technique for realizing time synchronization between devices connected via a packet network.

パケット網を経由して接続される装置間で時刻同期パケット(PTP(Precision Time Protocol)パケット)を送受信して時刻同期を行う技術が規格化されている(非特許文献1参照)。ところが、パケット網で発生する遅延揺らぎによって時刻誤差が生じるため、例えばμsオーダの高精度な時刻精度を得ることが困難であった。そこで、高精度な時刻同期を実現するために、遅延分布測定用の試験パケット(リファレンスパケット(以降、Refパケットと称する))を送受信して、PTPパケット(Syncパケット、DelayReqパケットなど)の遅延揺らぎを補正する技術が検討されている(特許文献1参照)。例えば、スレーブ(Slave)装置は、マスター(Master)装置から受信した1つ目のRefパケットを基準タイミングとして、以降のRefパケットの受信タイミングと基準タイミングとの差分を受信周期毎に測定して遅延分布を計測する。ここで、Master装置およびSlave装置は、周波数同期された同じクロックで動作するため、Slave装置で送信周期を正確にカウントでき、遅延分布を精度良く計測することができる。そして、Slave装置は、Refパケットの遅延分布の最小値をベースにPTPパケットの遅延揺らぎを補正する。   A technique for performing time synchronization by transmitting and receiving time synchronization packets (PTP (Precision Time Protocol) packets) between devices connected via a packet network has been standardized (see Non-Patent Document 1). However, since a time error occurs due to delay fluctuations that occur in the packet network, it is difficult to obtain a highly accurate time accuracy on the order of μs, for example. Therefore, in order to achieve highly accurate time synchronization, delay distribution measurement test packets (reference packets (hereinafter referred to as Ref packets)) are sent and received, and delay fluctuations in PTP packets (Sync packets, DelayReq packets, etc.) A technique for correcting the above has been studied (see Patent Document 1). For example, the slave device uses the first Ref packet received from the master device as the reference timing, measures the difference between the reception timing of the subsequent Ref packet and the reference timing for each reception period, and delays it. Measure the distribution. Here, since the Master device and the Slave device operate with the same frequency-synchronized clock, the Slave device can accurately count the transmission cycle and can accurately measure the delay distribution. Then, the Slave device corrects the delay fluctuation of the PTP packet based on the minimum value of the delay distribution of the Ref packet.

一方、波長多重システム等において、Master装置からSlave装置への下り方向のPTPパケットの遅延時間と、Slave装置からMaster装置への上り方向のPTPパケットの遅延時間とが異なる非対称性(リンク非対称)の問題があり、リンク非対称の遅延時間差を補正する技術が考えられている(非特許文献2参照)。   On the other hand, in wavelength multiplexing systems, etc., the asymmetry (link asymmetry) in which the delay time of the downstream PTP packet from the master device to the slave device and the delay time of the upstream PTP packet from the slave device to the master device are different. There is a problem, and a technique for correcting a link asymmetric delay time difference has been considered (see Non-Patent Document 2).

IEEE1588-2008IEEE1588-2008 電子情報通信学会総合大会(2013年)、B-8-69、遅延時間の非対称性を考慮した時刻同期方式に関する検討、須田 他IEICE General Conference (2013), B-8-69, Study on time synchronization method considering delay time asymmetry, Suda et al.

特許第5518805号公報Japanese Patent No. 5518805

ところが、リンク非対称の遅延時間差がある場合は遅延揺らぎの補正処理を実施しても時刻誤差が生じるため、時刻同期サービスの利用者は時刻誤差の要求精度を満足できないという問題がある。   However, when there is a link asymmetric delay time difference, a time error occurs even if the delay fluctuation correction process is performed, and thus there is a problem that the user of the time synchronization service cannot satisfy the required accuracy of the time error.

また、GPS(Global Positioning System)の使用やMaster装置とSlave装置との間を芯線直結で接続する方法などによる高精度の時刻同期が可能な時刻パスに対し、これらの高精度の時刻パスの冗長系としてパケット網を介した時刻パスを構築する場合、高精度の時刻パスとパケット網の時刻パスとの冗長系間で時刻誤差が生じてしまう。そして、Slave装置が冗長系間の切り替えを実施した場合、切り替え時に時刻跳躍が発生するという問題がある。   In addition, the use of GPS (Global Positioning System) and the method of connecting the Master device and the Slave device by direct connection of the core wire, etc., for time paths that can be synchronized with high accuracy, these high accuracy time paths are redundant. When constructing a time path through a packet network as a system, a time error occurs between redundant systems of a highly accurate time path and a time path of the packet network. When the Slave device performs switching between redundant systems, there is a problem that time jump occurs at the time of switching.

本発明は、遅延揺らぎの補正とリンク非対称の補正とを実施することにより、高精度な時刻同期を行うことができる時刻同期方法および時刻同期装置を提供することを目的とする。   It is an object of the present invention to provide a time synchronization method and a time synchronization apparatus capable of performing highly accurate time synchronization by performing delay fluctuation correction and link asymmetry correction.

第1の発明は、基準時刻を有する複数のマスター装置と複数の時刻同期部を有するスレーブ装置との間で時刻情報を含む時刻同期パケットを送受信してスレーブ装置の時刻をマスター装置の時刻に同期させる時刻同期方法において、スレーブ装置の第1の時刻同期部は、遅延揺らぎが無く、かつ、上りリンクの遅延時間と下りリンクの遅延時間とのリンク非対称の遅延時間差が無い第1の時刻パスを利用し、第1のマスター装置との間で時刻情報を含む時刻同期パケットを送受信して第1のオフセットを求め、スレーブ装置の第2の時刻同期部は、遅延揺らぎとリンク非対称の遅延時間差とが有る第2の時刻パスを利用し、第2のマスター装置との間で時刻情報を含む時刻同期パケットを送受信して時刻同期パケットの遅延揺らぎ量を測定し、遅延揺らぎ量を補正した時刻に基づいて第2のマスター装置との間の時刻の第2のオフセットを求め、第2のオフセットから第1のオフセットを減算してリンク非対称の遅延時間差を除去した時刻誤差に基づいて第2の時刻同期部の時刻を第2のマスター装置の時刻に同期させることを特徴とする。   The first invention synchronizes the time of the slave device with the time of the master device by transmitting and receiving a time synchronization packet including time information between the plurality of master devices having the reference time and the slave device having the plurality of time synchronization units. In the time synchronization method, the first time synchronization unit of the slave device uses the first time path that has no delay fluctuation and has no link asymmetric delay time difference between the uplink delay time and the downlink delay time. The second time synchronization unit of the slave device obtains a first offset by transmitting and receiving a time synchronization packet including time information to and from the first master device, and the second time synchronization unit of the slave device Using the second time path with the time, the time synchronization packet including the time information is transmitted to and received from the second master device, and the delay fluctuation amount of the time synchronization packet is measured. Time at which the second offset of the time with the second master device is obtained based on the time at which the delay fluctuation amount is corrected, and the first offset is subtracted from the second offset to remove the link asymmetric delay time difference. Based on the error, the time of the second time synchronization unit is synchronized with the time of the second master device.

第2の発明は、測定基準に対する時刻同期パケットの受信時刻のずれとして遅延揺らぎ量を測定する場合、リンク非対称の遅延時間差を測定基準に含めて遅延揺らぎ量を測定することを特徴とする。   The second invention is characterized in that when the delay fluctuation amount is measured as a shift of the reception time of the time synchronization packet with respect to the measurement reference, the delay fluctuation amount is measured by including a link asymmetric delay time difference in the measurement reference.

第3の発明は、スレーブ装置は、マスター装置との間の時刻同期の精度を測定し、時刻同期の精度が予め設定した閾値以上であるか否かを監視し、閾値以上である場合に保守端末への通知または時刻同期の精度が変化する特徴を判別して故障箇所を推定することを特徴とする。   In the third invention, the slave device measures the accuracy of time synchronization with the master device, monitors whether the accuracy of time synchronization is equal to or higher than a preset threshold value, and performs maintenance if the accuracy is higher than the threshold value. It is characterized in that a failure location is estimated by discriminating characteristics that change the accuracy of notification to the terminal or time synchronization.

第4の発明は、基準時刻を有する複数のマスター装置と時刻情報を含む時刻同期パケットを送受信してマスター装置の時刻に同期させる時刻同期装置において、遅延揺らぎが無く、かつ、上りリンクの遅延時間と下りリンクの遅延時間とのリンク非対称の遅延時間差が無い第1の時刻パスを利用し、第1のマスター装置との間で時刻情報を含む時刻同期パケットを送受信して第1のオフセットを求める第1の時刻同期部と、遅延揺らぎとリンク非対称の遅延時間差とが有る第2の時刻パスを利用し、第2のマスター装置との間で時刻情報を含む時刻同期パケットを送受信すると共に、第2時刻パスの遅延揺らぎ量を測定して補正した時刻に基づいて第2のオフセットを求める第2の時刻同期部と、第2のオフセットから第1のオフセットを減算してリンク非対称の遅延時間差を除去した時刻誤差に基づいて第2の時刻同期部の時刻を第2のマスター装置の時刻に同期させるリンク非対称補正部とを有することを特徴とする。   According to a fourth aspect of the present invention, there is provided a time synchronization device that transmits and receives a time synchronization packet including time information to and synchronizes with a plurality of master devices having a reference time to synchronize with the time of the master device. The first offset is obtained by transmitting / receiving a time synchronization packet including time information to / from the first master device using a first time path that has no link asymmetric delay time difference between the link time and the downlink delay time. The first time synchronizer uses the second time path having delay fluctuation and link asymmetric delay time difference, and transmits / receives a time synchronization packet including time information to / from the second master device. A second time synchronization unit for obtaining a second offset based on a time corrected by measuring a delay fluctuation amount of the two-time path; and a first offset is subtracted from the second offset. And having a link asymmetry correction unit for synchronizing to the time of the time of the second time synchronization unit based on the time error delay removing the time difference of the link asymmetry second master device to.

第5の発明は、第2の時刻同期部は、測定基準に対する時刻同期パケットの受信時刻のずれとして遅延揺らぎ量を測定する場合、リンク非対称の遅延時間差を測定基準に含めて遅延揺らぎ量を測定することを特徴とする。   In the fifth invention, when the second time synchronization unit measures the delay fluctuation amount as a deviation of the reception time of the time synchronization packet with respect to the measurement reference, the delay time difference is measured by including the link asymmetric delay time difference in the measurement reference. It is characterized by doing.

第6の発明は、マスター装置との間の時刻同期の精度を測定し、時刻同期の精度が予め設定した閾値以上であるか否かを監視し、閾値以上である場合に保守端末への通知または時刻同期の精度が変化する特徴を判別して故障箇所を推定する監視部をさらに有することを特徴とする。   The sixth invention measures the accuracy of time synchronization with the master device, monitors whether the accuracy of time synchronization is equal to or higher than a preset threshold value, and notifies the maintenance terminal when the accuracy is higher than the threshold value. Or it has further the monitoring part which discriminate | determines the characteristic from which the precision of time synchronization changes, and estimates a failure location.

本発明に係る時刻同期方法および時刻同期装置は、遅延揺らぎの補正とリンク非対称の補正とを実施することにより、高精度な時刻同期を行うことができる。   The time synchronization method and time synchronization apparatus according to the present invention can perform highly accurate time synchronization by performing delay fluctuation correction and link asymmetry correction.

ネットワーク構成の一例を示す図である。It is a figure which shows an example of a network structure. パケットシーケンスの一例を示す図である。It is a figure which shows an example of a packet sequence. パケットの送受信間隔の一例を示す図である。It is a figure which shows an example of the transmission / reception space | interval of a packet. Master装置の機能ブロックの一例を示す図である。It is a figure which shows an example of the functional block of a Master apparatus. 第1の実施形態のSlave装置の機能ブロックの一例を示す図である。It is a figure which shows an example of the functional block of the Slave apparatus of 1st Embodiment. 第2の実施形態のSlave装置の機能ブロックの一例を示す図である。It is a figure which shows an example of the functional block of the Slave apparatus of 2nd Embodiment. 第3の実施形態のSlave装置の機能ブロックの一例を示す図である。It is a figure which shows an example of the functional block of the Slave apparatus of 3rd Embodiment. 故障した場合のTIEの波形の一例を示す図である。It is a figure which shows an example of the waveform of TIE at the time of failure. 故障回復の処理例を示すフローチャートである。It is a flowchart which shows the example of a process of failure recovery.

以下、図面を参照して本発明に係る時刻同期方法および時刻同期装置の実施形態について説明する。先ず、各実施形態に共通の構成および動作について説明する。   Hereinafter, embodiments of a time synchronization method and a time synchronization apparatus according to the present invention will be described with reference to the drawings. First, a configuration and operation common to each embodiment will be described.

図1は、ネットワーク構成の一例を示す。図1において、Master装置101(0)およびMaster装置101(1)の2台のマスター装置101と、1台のSlave装置102とが接続される。Slave装置102は、Slave部112(0)およびSlave部112(1)の2つのブロックを有し、それぞれSlave装置の機能を持っている。そして、Master装置101(0)とSlave部112(0)とが伝送路104を介して接続され、Master装置101(1)とSlave部112(1)とがパケット網103を介して接続される。   FIG. 1 shows an example of a network configuration. In FIG. 1, two master devices 101, a master device 101 (0) and a master device 101 (1), and a slave device 102 are connected. The slave device 102 has two blocks, a slave unit 112 (0) and a slave unit 112 (1), and each has a function of the slave device. The master device 101 (0) and the slave unit 112 (0) are connected via the transmission path 104, and the master device 101 (1) and the slave unit 112 (1) are connected via the packet network 103. .

以降で説明する各実施形態では、パケット網103を介してPTPパケットを送受信して時刻同期を図る場合のPTPパケットの遅延揺らぎ量を測定して補正処理を行うと共に、リンク非対称な遅延時間差の補正処理を行って装置間の時刻同期を図ることができる。なお、各実施形態で説明する時刻同期方法は、図1に示した点線で囲んだ部分(Master装置101(1)およびSlave装置102のSlave部112(1))に適用可能である。ここで、パケット網103は、ネットワーク装置(スイッチ等)におけるパケットの遅延揺らぎやリンク非対称な遅延が発生する。なお、パケット網103を利用しない伝送路104で接続されるMaster装置101(0)とSlave部112(0)との間は、遅延揺らぎが無く、且つリンク非対称による遅延時間差も無い経路なので、パケット網103を介してPTPパケットを送受信する場合に比べて高精度に時刻同期を図ることができる。   In each embodiment described below, correction processing is performed by measuring the amount of delay fluctuation of a PTP packet when time synchronization is achieved by transmitting and receiving PTP packets via the packet network 103, and correction of a link asymmetric delay time difference is performed. Processing can be performed to achieve time synchronization between apparatuses. Note that the time synchronization method described in each embodiment can be applied to the portions surrounded by the dotted line (Master device 101 (1) and Slave unit 112 (1) of the Slave device 102) shown in FIG. Here, in the packet network 103, packet delay fluctuation and link asymmetric delay occur in a network device (switch or the like). Since there is no delay fluctuation and there is no delay time difference due to link asymmetry between the Master apparatus 101 (0) and the Slave unit 112 (0) connected by the transmission path 104 not using the packet network 103, the packet Time synchronization can be achieved with higher accuracy than when transmitting and receiving PTP packets via the network 103.

このように、Slave装置102は、2系統のマスター装置に接続する冗長化された時刻パスを有する。そして、以降の実施形態では、遅延揺らぎが無く、且つ、リンク非対称による遅延時間差も無い時刻パスで求めた時刻オフセットを利用することを前提とする。   In this way, the Slave device 102 has redundant time paths that connect to the two systems of master devices. In the following embodiments, it is assumed that a time offset obtained by a time path that has no delay fluctuation and no delay time difference due to link asymmetry is used.

図1において、Master装置101(0)、Master装置101(1)、Slave装置102のSlave部112(0)およびSlave部112(1)は、IEEE1588-2008の規格に記載されたPTPパケットによる時刻同期の機能を有する。Slave装置102(0)のSlave部112(0)は、Master装置101(0)から取得した時刻、もしくは外部装置に時刻同期せず自走状態で生成された時刻に基づき動作する。また、Master装置101(0)は、GNSS(Global Navigation Satellite System)に同期する時刻に基づき動作する。或いはMaster装置101(0)は、Master装置101(1)と同様にパケットベースの時刻同期機能を具備してもよい。なお、以降の実施形態では、Master装置101(0)およびMaster装置101(1)の時刻情報の取得形態はいずれの方法であっても構わない。   In FIG. 1, the Master device 101 (0), the Master device 101 (1), the Slave unit 112 (0), and the Slave unit 112 (1) of the Slave device 102 are timed by the PTP packet described in the IEEE 1588-2008 standard. Has the function of synchronization. The slave unit 112 (0) of the slave device 102 (0) operates based on the time acquired from the master device 101 (0) or the time generated in a self-running state without being synchronized with the external device. The Master device 101 (0) operates based on the time synchronized with the Global Navigation Satellite System (GNSS). Alternatively, the Master device 101 (0) may have a packet-based time synchronization function, similar to the Master device 101 (1). In the following embodiments, the time information acquisition form of the Master device 101 (0) and the Master device 101 (1) may be any method.

図2は、Master装置101(1)とSlave装置102のSlave部112(1)との間で送受信されるパケットシーケンスの一例を示す。   FIG. 2 shows an example of a packet sequence transmitted / received between the Master device 101 (1) and the Slave unit 112 (1) of the Slave device 102.

ここで、以降で説明するパラメータを以下の通り定義する。なお、Master装置101とSlave装置102との間の中継伝送路に中継装置を有するものとする。
tm:Master装置側の時刻
ts:Slave装置側の時刻
Tms,Tsm:中継伝送路における伝送路遅延(固定値)
Pms,Psm:中継装置の処理遅延(固定値)
ΔJms,ΔJsm:中継装置でのパケット衝突による遅延揺らぎ量(可変値)
Dms,Dsm:遅延量
A:上り方向の遅延時間と下り方向の遅延時間との差(リンク非対称の遅延時間差)
なお、パラメータの末尾のmはMaster装置101、sはSlave装置102を意味し、Tms、Pms、ΔJmsおよびDmsの各パラメータは、Master装置101からSlave装置102への下り方向のパラメータであることを示す。逆に、Tsm、Psm、ΔJsmおよびDsmの各パラメータは、Slave装置102からMaster装置101への上り方向のパラメータであることを示す。同様に、tmはMaster装置101側の時刻、tsはSlave装置102側の時刻をそれぞれ示す。以降で説明する各パラメータについても同様のルールで符号を付加する。
Here, parameters described below are defined as follows. It is assumed that a relay device is included in the relay transmission path between the Master device 101 and the Slave device 102.
tm: Master device time
ts: Slave device time
Tms, Tsm: Transmission line delay in the relay transmission line (fixed value)
Pms, Psm: Processing delay of relay device (fixed value)
ΔJms, ΔJsm: Delay fluctuation amount due to packet collision in relay device (variable value)
Dms, Dsm: Delay amount
A: Difference between uplink delay time and downlink delay time (link asymmetric delay time difference)
Note that m at the end of the parameter means the master device 101, s means the slave device 102, and Tms, Pms, ΔJms, and Dms parameters are parameters in the downward direction from the master device 101 to the slave device 102. Show. Conversely, the Tsm, Psm, ΔJsm, and Dsm parameters indicate parameters in the upstream direction from the Slave device 102 to the Master device 101. Similarly, tm represents the time on the Master device 101 side, and ts represents the time on the Slave device 102 side. For each parameter described below, a symbol is added according to the same rule.

図2において、Master装置101(1)とSlave部112(1)との時刻が同期している場合、Master装置101(1)の時刻tm1は、Slave部112(1)の時刻ts1に対応する。そして、例えば、Master装置101(1)が時刻tm1に送信したパケット(Syncパケット151やRefパケット161)は、時刻ts1にSlave部112(1)により受信される。ここで、Master装置101からSlave装置102への経路には、伝送路遅延Tmsと中継装置の処理遅延Pmsと遅延揺らぎ量ΔJmsとが存在し、これらの合計時間は、ts2とts1との時間差に相当する。   In FIG. 2, when the times of the Master device 101 (1) and the Slave unit 112 (1) are synchronized, the time tm1 of the Master device 101 (1) corresponds to the time ts1 of the Slave unit 112 (1). . Then, for example, a packet (Sync packet 151 or Ref packet 161) transmitted by the master device 101 (1) at time tm1 is received by the slave unit 112 (1) at time ts1. Here, the path from the Master apparatus 101 to the Slave apparatus 102 includes a transmission path delay Tms, a processing delay Pms of the relay apparatus, and a delay fluctuation amount ΔJms, and the total time of these is the time difference between ts2 and ts1. Equivalent to.

同様に、Master装置101(1)とSlave部112(1)との時刻が同期している場合、Slave部112(1)の時刻ts3は、Master装置101(1)の時刻tm3に対応する。そして、例えば、Slave部112(1)が時刻ts3に送信したパケット(DelayReqパケット152やRefパケット161)は、時刻tm4にMaster装置101(1)により受信される。ここで、Slave部112(1)からMaster装置101(1)への経路には、伝送路遅延Tsmと中継装置の処理遅延Psmと遅延揺らぎ量ΔJsmとが存在し、これらの合計時間は、tm4とtm3との時間差に相当する。   Similarly, when the times of the Master device 101 (1) and the Slave unit 112 (1) are synchronized, the time ts3 of the Slave unit 112 (1) corresponds to the time tm3 of the Master device 101 (1). Then, for example, a packet (DelayReq packet 152 or Ref packet 161) transmitted by the slave unit 112 (1) at time ts3 is received by the master device 101 (1) at time tm4. Here, the path from the slave unit 112 (1) to the master apparatus 101 (1) includes a transmission path delay Tsm, a processing delay Psm of the relay apparatus, and a delay fluctuation amount ΔJsm, and the total time thereof is tm4. Is equivalent to the time difference between and tm3.

このように、Master装置101(1)とSlave部112(1)との間で送受信されるSyncパケット151、DelayReqパケット152、DelayRespパケット153などのPTPパケットやRefパケット161などの各パケットは、遅延揺らぎによる影響を受ける。   As described above, each packet such as the PTP packet such as the Sync packet 151, DelayReq packet 152, and DelayResp packet 153, and the Ref packet 161 transmitted / received between the Master apparatus 101 (1) and the Slave unit 112 (1) is delayed. Influenced by fluctuations.

ここで、遅延揺らぎ量ΔJmsは、例えば、Master装置101(1)からSlave装置102のSlave部112(1)方向に送信されるRefパケット161の遅延分布を測定することにより求めることができる。なお、遅延揺らぎ量の測定方法は、特許文献1などに記載されている従来の方法で測定する。例えば図2において、Master装置101は、Syncパケット151とRefパケット161とを併せて一定の送信間隔でSyncパケット151とRefパケット161とを送信する。このとき、送信間隔の値を判別可能な識別値をRefパケット161に付与して送信することにより、受信側のSlave装置102は送信間隔を把握することができる。同様に、図2において、Slave装置102のSlave部112(1)は、DelayReqパケット152とRefパケット161とを併せて一定の送信間隔で送信し、受信側のMaster装置101でDelayReqパケット152を含むRefパケット161の遅延分布を測定する。なお、図2に示した各パラメータについては後で詳しく説明する。   Here, the delay fluctuation amount ΔJms can be obtained, for example, by measuring the delay distribution of the Ref packet 161 transmitted from the Master device 101 (1) toward the Slave unit 112 (1) of the Slave device 102. The delay fluctuation amount is measured by a conventional method described in Patent Document 1 or the like. For example, in FIG. 2, the Master apparatus 101 transmits the Sync packet 151 and the Ref packet 161 at a constant transmission interval together with the Sync packet 151 and the Ref packet 161. At this time, by giving the Ref packet 161 with an identification value that can determine the value of the transmission interval, the receiving-side slave device 102 can grasp the transmission interval. Similarly, in FIG. 2, the slave unit 112 (1) of the slave device 102 transmits the DelayReq packet 152 and the Ref packet 161 together at a constant transmission interval, and the receiving-side master device 101 includes the DelayReq packet 152. The delay distribution of the Ref packet 161 is measured. The parameters shown in FIG. 2 will be described in detail later.

図3は、横軸を時間軸としてMaster装置101(1)とSlave装置102のSlave部112(1)との間で送受信される各パケットの送受信間隔の一例を示す。図3(a)は、送信方向がMaster装置101(1)からSlave装置102への各パケットの送受信間隔の一例を示し、図3(b)は、送信方向がSlave装置102からMaster装置101への各パケットの送受信間隔の一例を示す。図3(a)において、Master装置101(1)は、Refパケット161およびSyncパケット151を一定の間隔Trで送信するが、Slave部112(1)が受信する間隔は、遅延揺らぎが生じるため一定にはならない。そこで、図3(a)に示すように、Syncパケット151およびRefパケット161の受信タイミングtr1と基準タイミングtrs1との差分ΔJmsを受信周期毎に測定して遅延分布(確率密度分布)を計測する。そして、Slave部112(1)は、Syncパケット151を含むRefパケットの遅延分布の最小値をベースにPTPパケットの遅延揺らぎを補正する。   FIG. 3 shows an example of a transmission / reception interval of each packet transmitted / received between the Master device 101 (1) and the Slave unit 112 (1) of the Slave device 102 with the horizontal axis as a time axis. 3A shows an example of a transmission / reception interval of each packet from the Master device 101 (1) to the Slave device 102 in the transmission direction, and FIG. 3B shows an example in which the transmission direction is from the Slave device 102 to the Master device 101. An example of the transmission / reception interval of each packet is shown. In FIG. 3A, the Master device 101 (1) transmits the Ref packet 161 and the Sync packet 151 at a constant interval Tr, but the interval at which the Slave unit 112 (1) receives is constant because of delay fluctuation. It will not be. Therefore, as shown in FIG. 3A, the delay distribution (probability density distribution) is measured by measuring the difference ΔJms between the reception timing tr1 of the Sync packet 151 and the Ref packet 161 and the reference timing trs1 for each reception period. Then, the Slave unit 112 (1) corrects the delay fluctuation of the PTP packet based on the minimum value of the delay distribution of the Ref packet including the Sync packet 151.

同様に、図3(b)において、Slave装置102のSlave部112(1)は、Refパケット161およびDelayReqパケット152を一定の間隔Trで送信するが、Master装置101(1)が受信する間隔は、遅延揺らぎが生じるため一定にはならない。そこで、図3(a)と同様に、DelayReqパケット152およびRefパケット161の受信タイミングtr1と基準タイミングtrs1との差分ΔJsmを受信周期毎に測定して遅延分布を計測する。そして、Master装置101(1)は、DelayReqパケット152を含むRefパケットの遅延分布の最小値をベースにPTPパケットの遅延揺らぎを補正する。   Similarly, in FIG. 3B, the slave unit 112 (1) of the slave device 102 transmits the Ref packet 161 and the DelayReq packet 152 at a constant interval Tr, but the interval at which the master device 101 (1) receives is as follows. Because of delay fluctuation, it is not constant. Therefore, as in FIG. 3A, the delay distribution is measured by measuring the difference ΔJsm between the reception timing tr1 of the DelayReq packet 152 and the Ref packet 161 and the reference timing trs1 for each reception period. Then, the Master apparatus 101 (1) corrects the delay fluctuation of the PTP packet based on the minimum value of the delay distribution of the Ref packet including the DelayReq packet 152.

ここで、上記の説明では、Syncパケット151を含むRefパケット161の送信間隔が一定になるようにしたが、Master装置101(1)はRefパケット161だけを一定間隔で送信して、Slave部112(1)がRefパケット161の遅延分布を計測するようにしてもよい。或いは、計測に時間は掛かるが、Refパケット161を用いずに、Master装置101(1)から一定間隔で送信されるSyncパケット151の遅延分布をSlave部112(1)が計測してもよい。同様に、上記の説明では、DelayReqパケット152を含むRefパケット161の送信間隔が一定になるようにしたが、Slave部112(1)はRefパケット161だけを一定間隔で送信して、Master装置101(1)がRefパケット161の遅延分布を計測するようにしてもよい。或いは、計測に時間は掛かるが、Refパケット161を用いずに、Slave部112(1)からDelayReqパケット152を一定間隔で送信してMaster装置101(1)が遅延分布を計測してもよい。   Here, in the above description, the transmission interval of the Ref packet 161 including the Sync packet 151 is made constant, but the Master device 101 (1) transmits only the Ref packet 161 at a constant interval, and the Slave unit 112 (1) may measure the delay distribution of the Ref packet 161. Alternatively, although the measurement takes time, the slave unit 112 (1) may measure the delay distribution of the Sync packet 151 transmitted from the master device 101 (1) at regular intervals without using the Ref packet 161. Similarly, in the above description, the transmission interval of the Ref packet 161 including the DelayReq packet 152 is made constant. However, the Slave unit 112 (1) transmits only the Ref packet 161 at a constant interval, and the master device 101 (1) may measure the delay distribution of the Ref packet 161. Alternatively, although the measurement takes time, the Master apparatus 101 (1) may measure the delay distribution by transmitting the DelayReq packet 152 from the slave unit 112 (1) at regular intervals without using the Ref packet 161.

なお、送信間隔が一定で遅延揺らぎが無い場合、且つ、固定遅延だけの場合、受信周期が一定となるが、遅延揺らぎが有る場合は受信周期が一定にならないので、送信間隔と同じ受信間隔のタイミングと実際の受信タイミングとの差を遅延分布として測定することができる。そして、遅延分布の最小値を基に、PTPパケットの遅延揺らぎ測定基準を設定する。なお、PTPパケットの遅延揺らぎ測定基準は設定後に固定される。そして、PTPパケットの遅延揺らぎ測定基準を基にして、Master装置101およびSlave装置102でPTPパケットの遅延揺らぎ量ΔJを算出することができる。   If the transmission interval is constant and there is no delay fluctuation, and if there is only a fixed delay, the reception period is constant, but if there is delay fluctuation, the reception period is not constant, so the reception interval is the same as the transmission interval. The difference between the timing and the actual reception timing can be measured as a delay distribution. Based on the minimum value of the delay distribution, a PTP packet delay fluctuation measurement standard is set. Note that the PTP packet delay fluctuation metric is fixed after setting. Then, based on the delay fluctuation measurement standard of the PTP packet, the master apparatus 101 and the slave apparatus 102 can calculate the delay fluctuation amount ΔJ of the PTP packet.

ここで、各パケットが対向装置に到達するまでの遅延時間Dは、(式1)の関係がある。
遅延時間D=伝送路遅延T+装置処理遅延P+遅延揺らぎΔJ … (式1)
(式1)において、遅延時間Dは、Master装置101からSlave装置102への方向、Slave装置102からMaster装置101への方向でそれぞれ値が異なる。
Here, the delay time D until each packet reaches the opposite device has a relationship of (Equation 1).
Delay time D = transmission path delay T + device processing delay P + delay fluctuation ΔJ (Equation 1)
In (Expression 1), the delay time D has a different value in the direction from the Master device 101 to the Slave device 102 and in the direction from the Slave device 102 to the Master device 101.

ここで、Master装置101とSlave装置102との間で送受信されるパケットの遅延量DmsおよびDsmは、(式2)および(式3)の関係がある。
Dms = Tms + Pms + ΔJms … (式2)
Dsm = Tsm + Psm + ΔJsm … (式3)
また、遅延揺らぎ量を補正した後の遅延量Dms’およびDsm’は、(式4)および(式5)で表され、上り方向の遅延時間と下り方向の遅延時間との遅延時間差Aは(式6)で表される。
Dms’= Tms + Pms … (式4)
Dsm’= Tsm + Psm … (式5)
A = Dms’- Dsm’
= (Tms + Pms) - (Tsm + Psm) … (式6)
次に、Slave装置102側におけるMaster装置101との時刻のずれ(オフセット:offset)の算出およびリンク非対称の遅延時間差の補正方法について説明する。なお、offsetは(式7)で表される。
offset = ts - tm … (式7)
ここで、図1の0系の時刻パスにおいて、Master装置101(0)の時計に対するSlave装置102のSlave部112(0)の時計の時刻のずれをoffset(0)とすると、(式8)および(式9)の関係を有し、offset(0)は(式10)により導出される。
ts2(0) - tm1(0) = Tms(0) + offset(0) … (式8)
tm4(0) - ts3(0) = Tsm(0) - offset(0) … (式9)
offset(0) = [(ts2(0) - tm1(0)) - (tm4(0) - ts3(0)) - (Tms(0) - Tsm(0))] / 2 … (式10)
一方、図1の1系の時刻パスにおいて、Master装置101(1)の時計に対するSlave装置102のSlave部112(1)の時計の時刻のずれをoffset(1)とすると、(式11)および(式12)の関係を有し、offset(1)は(式13)により導出される。
ts2(1) - tm1(1) = Dms’(1) + ΔJms(1) + offset(1) … (式11)
tm4(1) - ts3(1) = Dsm’(1) + ΔJsm(1) - offset(1) … (式12)
offset(1) = [(ts2(1) - ΔJms(1) - tm1(1)) - (tm4(1) - ΔJsm(1) - ts3(1)) - (A(1))] / 2 … (式13)
ここで、リンク非対称の遅延時間差Aは未知量であるため、Slave部112(1)の1系の時刻パスでは時刻誤差A(1)/2が生じる。このとき、リンク非対称の遅延時間差Aに起因する時刻誤差ΔTは、0系の時刻パスと1系の時刻パスとの差分として(式14)により算出できる。
ΔT = ts(1) - ts(0)
= tm(1) - tm(0) + offset(1) - offset(0) … (式14)
そして、(式15)に示すように、時刻誤差ΔTを1系の時刻パスの時刻(ts(1))に加算することで、リンク非対称による遅延時間差を除去した時刻(ts(1)')を求めることができる。
ts(1)’ = ts(1) - ΔT … (式15)
このように、遅延揺らぎ量やリンク非対称の遅延時間差が無い0系の時刻パスの時刻誤差と同程度に、遅延揺らぎ量やリンク非対称の遅延時間差が有る1系の時刻パスの時刻を同期させることができる。これにより、0系の時刻パスと1系の時刻パスとの時刻誤差を解消することができ、0系の時刻パスの冗長系として1系の時刻パスに切り替えた場合でも、切り替え時の時刻跳躍などの問題を防止することができる。また、一旦、Slave部112(1)の1系の時刻パスの時刻を1系のMaster装置101(1)に合せてしまえば、その後の固定的な時刻誤差は解消できる。そして、可変的な時刻誤差は随時補正が可能であるため、リンク非対称の遅延時間差を補正後に0系の時刻パスを廃止した場合でも、Slave装置102は、1系の時刻パス単独で高精度な時刻を維持することができる。
Here, the delay amounts Dms and Dsm of packets transmitted and received between the Master device 101 and the Slave device 102 have the relationship of (Equation 2) and (Equation 3).
Dms = Tms + Pms + ΔJms (Equation 2)
Dsm = Tsm + Psm + ΔJsm (Formula 3)
The delay amounts Dms ′ and Dsm ′ after correcting the delay fluctuation amount are expressed by (Equation 4) and (Equation 5), and the delay time difference A between the upstream delay time and the downstream delay time is ( It is expressed by equation 6).
Dms' = Tms + Pms (Formula 4)
Dsm '= Tsm + Psm (Formula 5)
A = Dms'- Dsm '
= (Tms + Pms)-(Tsm + Psm) (Formula 6)
Next, a method for calculating a time lag (offset: offset) with respect to the master device 101 on the slave device 102 side and correcting a link asymmetric delay time difference will be described. Note that offset is expressed by (Expression 7).
offset = ts-tm (Formula 7)
Here, in the 0-system time path of FIG. 1, when the time difference of the clock of the slave unit 112 (0) of the slave device 102 with respect to the clock of the master device 101 (0) is offset (0), (Equation 8) And (Equation 9), and offset (0) is derived from (Equation 10).
ts2 (0)-tm1 (0) = Tms (0) + offset (0) ... (Formula 8)
tm4 (0)-ts3 (0) = Tsm (0)-offset (0) ... (Formula 9)
offset (0) = [(ts2 (0)-tm1 (0))-(tm4 (0)-ts3 (0))-(Tms (0)-Tsm (0))] / 2 ... (Equation 10)
On the other hand, when the time difference of the clock of the slave unit 112 (1) of the slave device 102 with respect to the clock of the master device 101 (1) in the 1-system time path of FIG. (Equation 12) has the relationship, and offset (1) is derived from (Equation 13).
ts2 (1)-tm1 (1) = Dms' (1) + ΔJms (1) + offset (1) (Equation 11)
tm4 (1)-ts3 (1) = Dsm '(1) + ΔJsm (1)-offset (1) ... (Formula 12)
offset (1) = [(ts2 (1)-ΔJms (1)-tm1 (1))-(tm4 (1)-ΔJsm (1)-ts3 (1))-(A (1))] / 2… (Formula 13)
Here, since the link asymmetric delay time difference A is an unknown amount, a time error A (1) / 2 occurs in the time path of the 1 system of the Slave unit 112 (1). At this time, the time error ΔT caused by the link asymmetric delay time difference A can be calculated by (Equation 14) as a difference between the 0-system time path and the 1-system time path.
ΔT = ts (1)-ts (0)
= tm (1)-tm (0) + offset (1)-offset (0) ... (Formula 14)
Then, as shown in (Equation 15), by adding the time error ΔT to the time (ts (1)) of the 1-system time path, the time (ts (1) ′) from which the delay time difference due to link asymmetry is removed. Can be requested.
ts (1) ′ = ts (1) −ΔT (Equation 15)
As described above, the time of the 1-system time path having the delay fluctuation amount and the link asymmetric delay time difference is synchronized with the time error of the 0-system time path having no delay fluctuation amount and the link asymmetric delay time difference. Can do. As a result, the time error between the 0-system time path and the 1-system time path can be eliminated, and even when switching to the 1-system time path as a redundant system of the 0-system time path, the time jump at the time of switching Etc. can be prevented. Further, once the time of the 1-system time path of the Slave unit 112 (1) is matched with the 1-system Master apparatus 101 (1), the subsequent fixed time error can be eliminated. Since the variable time error can be corrected at any time, even when the time path of the 0-system is abolished after correcting the link asymmetric delay time difference, the Slave device 102 is highly accurate with the time path of the 1-system alone. The time can be maintained.

図4は、以降の実施形態で説明するSlave装置102に接続されるMaster装置101(1)の機能ブロックの一例を示す。図4において、Master装置101(1)は、Master時計105、PTP処理部106、遅延揺らぎ補正部107および送受信部108を有する。   FIG. 4 shows an example of functional blocks of the Master device 101 (1) connected to the Slave device 102 described in the following embodiments. In FIG. 4, the master device 101 (1) includes a master clock 105, a PTP processing unit 106, a delay fluctuation correction unit 107, and a transmission / reception unit 108.

Master時計105は、送受信部108に接続されるSlave装置102が従属すべき時刻情報を保持する。   The master clock 105 holds time information to which the slave device 102 connected to the transmission / reception unit 108 should depend.

PTP処理部106は、IEEE1588-2008の規格に準拠した各種パケットの生成、シーケンス処理およびオフセット演算処理などを行う。例えばPTP処理部106は、遅延揺らぎ補正部107および送受信部108を介してSlave装置102のSlave部112(1)との間でPTPパケット(Syncパケット151、DelayReqパケット152およびDelayRespパケット153など)を送受信して、Slave部112(1)がMaster時計105の時刻に同期するための時刻情報などを提供する。   The PTP processing unit 106 performs various packet generation, sequence processing, offset calculation processing, and the like in accordance with the IEEE 1588-2008 standard. For example, the PTP processing unit 106 transmits PTP packets (Sync packet 151, DelayReq packet 152, DelayResp packet 153, etc.) to and from the slave unit 112 (1) of the slave device 102 via the delay fluctuation correcting unit 107 and the transmitting / receiving unit 108. By transmitting and receiving, the slave unit 112 (1) provides time information and the like for synchronizing with the time of the master clock 105.

遅延揺らぎ補正部107は、図2で説明したRefパケット161の生成や終端を行い、予め決められた所定の時間間隔でSlave部112(1)から受信するRefパケット161の遅延分布を測定し、DelayReqパケット152の遅延揺らぎ量の算出などを行う。そして、遅延揺らぎ補正部107は、算出した遅延揺らぎ量からDelayReqパケット152の受信時刻tm4を補正する。また、遅延揺らぎ補正部107は、補正後の受信時刻tm4をPTP処理部106に通知する。   The delay fluctuation correction unit 107 generates and terminates the Ref packet 161 described with reference to FIG. 2, measures the delay distribution of the Ref packet 161 received from the Slave unit 112 (1) at a predetermined time interval, The delay fluctuation amount of the DelayReq packet 152 is calculated. Then, the delay fluctuation correction unit 107 corrects the reception time tm4 of the DelayReq packet 152 from the calculated delay fluctuation amount. The delay fluctuation correcting unit 107 notifies the corrected reception time tm4 to the PTP processing unit 106.

送受信部108は、PTPパケット、Refパケット161等のデータパケットの送受信や、クロック信号の送受信を行う。   The transmission / reception unit 108 performs transmission / reception of data packets such as PTP packets and Ref packets 161 and transmission / reception of clock signals.

このように、Master装置101(1)は、Slave装置102のSlave部112(1)との間でPTPパケットを送受信して、Slave部112(1)がMaster時計105の時刻に同期できるように時刻情報を提供すると共に、DelayReqパケット152の遅延揺らぎ量を算出し、DelayReqパケット152の受信時刻を補正する。   In this way, the master device 101 (1) transmits and receives PTP packets to and from the slave unit 112 (1) of the slave device 102, so that the slave unit 112 (1) can synchronize with the time of the master clock 105. In addition to providing time information, the delay fluctuation amount of the DelayReq packet 152 is calculated, and the reception time of the DelayReq packet 152 is corrected.

ここで、図1に示したMaster装置101(0)は、遅延揺らぎが無い伝送路104を介してSlave装置102のSlave部112(0)とPTPパケットを送受信して時刻同期を行うので、図4に示したMaster装置101(1)のブロックにおいて、遅延揺らぎ補正部107の処理を行わない構成となる。そのため、Master装置101(0)の機能ブロックの図示は省略する。
(第1の実施形態)
図5は、第1の実施形態に係るSlave装置102の機能ブロックの一例を示す。Slave装置102は、Slave部112(0)、Slave部112(1)、リンク非対称補正値算出部113およびSlave時計114とを有する。
Here, the Master device 101 (0) shown in FIG. 1 performs time synchronization by transmitting and receiving PTP packets to and from the Slave unit 112 (0) of the Slave device 102 via the transmission path 104 without delay fluctuation. In the block of the Master device 101 (1) shown in FIG. 4, the delay fluctuation correction unit 107 is not processed. Therefore, illustration of the functional blocks of the Master device 101 (0) is omitted.
(First embodiment)
FIG. 5 shows an example of functional blocks of the Slave device 102 according to the first embodiment. The slave device 102 includes a slave unit 112 (0), a slave unit 112 (1), a link asymmetric correction value calculation unit 113, and a slave clock 114.

また、Slave部112(0)は、送受信部121(0)、PTP処理部122(0)およびSlave時計123(0)を有する。Slave部112(0)は、送受信部121(0)により、遅延揺らぎ量やリンク非対称の遅延時間差が無い0系の時刻パスでMaster装置101(0)に接続される。PTP処理部122(0)は、IEEE1588-2008の規格に準拠した各種パケットの生成、シーケンス処理およびオフセット演算処理などを行う。例えばPTP処理部122(0)は、送受信部121(0)を介してMaster装置101(0)との間でPTPパケットを送受信して、Slave時計123(0)の時刻をMaster装置101(0)が有するMaster時計の時刻に同期させる。Slave時計123(0)は、PTP処理部122(0)から入力された時刻オフセットを基に時刻を補正し、Master装置101(0)の時刻に同期させる。   The slave unit 112 (0) includes a transmission / reception unit 121 (0), a PTP processing unit 122 (0), and a slave clock 123 (0). The slave unit 112 (0) is connected to the master device 101 (0) by the transmission / reception unit 121 (0) through a 0-system time path that has no delay fluctuation amount or link asymmetric delay time difference. The PTP processing unit 122 (0) performs various packet generation, sequence processing, offset calculation processing, and the like in accordance with the IEEE 1588-2008 standard. For example, the PTP processing unit 122 (0) transmits / receives a PTP packet to / from the master device 101 (0) via the transmission / reception unit 121 (0), and sets the time of the slave clock 123 (0) to the master device 101 (0). ) Synchronize with the time of the Master clock. The slave clock 123 (0) corrects the time based on the time offset input from the PTP processing unit 122 (0) and synchronizes with the time of the master device 101 (0).

Slave部112(1)は、送受信部121(1)、PTP処理部122(1)、Slave時計123(1)および遅延揺らぎ補正部124を有する。Slave部112(1)は、送受信部121(1)により、遅延揺らぎ量およびリンク非対称の遅延時間差が有る1系の時刻パスで図1、図4に示したMaster装置101(1)に接続される。そして、遅延揺らぎ補正部124は、Slave部112(1)とMaster装置101(1)との間でRefパケット161を送受信して遅延揺らぎ量を求める。PTP処理部122(1)は、IEEE1588-2008の規格に準拠した各種パケットの生成、シーケンス処理およびオフセット演算処理などを行う。また、PTP処理部122(1)は、遅延揺らぎ補正部124から通知された遅延揺らぎ量に基づいてPTPパケットの時刻情報を補正した時刻オフセットを算出する。そして、PTP処理部122(1)は、送受信部121(1)を介してMaster装置101(1)との間でPTPパケットを送受信して、送受信する時刻情報からSlave時計123(1)とMaster装置101(1)との時刻のオフセットを求め、Slave時計123(1)の時刻をMaster時計105の時刻に同期させる。Slave時計123(1)は、PTP処理部122(1)から入力された時刻オフセットを基に時刻を補正し、Master時計105の時刻に同期する。   The slave unit 112 (1) includes a transmission / reception unit 121 (1), a PTP processing unit 122 (1), a slave clock 123 (1), and a delay fluctuation correction unit 124. The slave unit 112 (1) is connected to the master device 101 (1) shown in FIG. 1 and FIG. 4 by a transmission / reception unit 121 (1) through a one-time time path having a delay fluctuation amount and a delay time difference that is asymmetric to the link. The Then, the delay fluctuation correcting unit 124 transmits and receives the Ref packet 161 between the Slave unit 112 (1) and the Master apparatus 101 (1) to obtain the delay fluctuation amount. The PTP processing unit 122 (1) performs various packet generation, sequence processing, offset calculation processing, and the like in accordance with the IEEE 1588-2008 standard. In addition, the PTP processing unit 122 (1) calculates a time offset in which the time information of the PTP packet is corrected based on the delay fluctuation amount notified from the delay fluctuation correction unit 124. Then, the PTP processing unit 122 (1) transmits / receives a PTP packet to / from the master device 101 (1) via the transmission / reception unit 121 (1), and from the time information to be transmitted / received, the slave clock 123 (1) and the master The offset of the time with the device 101 (1) is obtained, and the time of the slave clock 123 (1) is synchronized with the time of the master clock 105. The slave clock 123 (1) corrects the time based on the time offset input from the PTP processing unit 122 (1) and synchronizes with the time of the master clock 105.

リンク非対称補正値算出部113は、(式8)から(式15)で説明したように、Slave部112(0)が求めた時刻のオフセット(offset(0))と、Slave部112(1)が求めた時刻のオフセット(offset(1))とを用いてリンク非対称の遅延時間差を補正したSlave時計123(0)とSlave時計123(1)との時刻誤差を算出し、Slave時計114の時刻を合わせる。   As described in (Equation 8) to (Equation 15), the link asymmetric correction value calculation unit 113 calculates the time offset (offset (0)) obtained by the Slave unit 112 (0) and the Slave unit 112 (1). Is used to calculate the time error between the slave clock 123 (0) and the slave clock 123 (1), in which the delay time difference of the link asymmetric is corrected using the offset (offset (1)) obtained by Adjust.

Slave時計114は、リンク非対称補正値算出部113が出力する時刻誤差に基づいて時刻が補正され、Master装置101(1)のMaster時計105の時刻に同期する。これにより、Slave装置102は、Master装置101(1)とSlave部112(1)との間のリンク非対称の遅延時間差を除去することができる。   The slave clock 114 is time-corrected based on the time error output by the link asymmetric correction value calculation unit 113 and is synchronized with the time of the master clock 105 of the master device 101 (1). As a result, the Slave device 102 can remove the link asymmetric delay time difference between the Master device 101 (1) and the Slave unit 112 (1).

このようにして、遅延揺らぎ量およびリンク非対称の遅延時間差が有る1系の時刻パスと遅延揺らぎ量およびリンク非対称の遅延時間差が無い0系の時刻パスとを有するSlave装置102は、遅延揺らぎ量およびリンク非対称の遅延時間差を補正することにより、0系の時刻パスの時刻に同期するSlave時計123(0)と同程度の時刻精度で、Master装置101(1)の時刻に同期するSlave時計114の時刻を合わせることができる。
(第2の実施形態)
図6は、第2の実施形態に係るSlave装置102aの一例を示す。なお、図6において、図5と同符号のブロックは、同一又は同様の機能を有する。図6のSlave装置102aが図5のSlave装置102と異なる部分は、図5に示したSlave時計114が無いことと、リンク非対称補正値算出部113および遅延揺らぎ補正部124の代わりに、リンク非対称補正値算出部113aおよび遅延揺らぎ補正部124aが設けられており、リンク非対称補正値算出部113aが出力するリンク非対称の遅延時間差が遅延揺らぎ補正部124aに入力されていることである。以下、図5に示したSlave装置102と異なる部分について説明する。
In this way, the Slave device 102 having the time path of the 1 system having the delay fluctuation amount and the link asymmetric delay time difference and the time path of the 0 system having no delay fluctuation amount and the link asymmetric delay time difference can By correcting the link asymmetric delay time difference, the slave clock 114 synchronized with the time of the master device 101 (1) with the same time accuracy as the slave clock 123 (0) synchronized with the time of the 0-system time path. The time can be adjusted.
(Second Embodiment)
FIG. 6 shows an example of the Slave device 102a according to the second embodiment. In FIG. 6, blocks having the same reference numerals as those in FIG. 5 have the same or similar functions. The slave device 102a in FIG. 6 differs from the slave device 102 in FIG. 5 in that the slave clock 114 shown in FIG. 5 is not provided, and the link asymmetry correction value calculation unit 113 and the delay fluctuation correction unit 124 are replaced with a link asymmetry. The correction value calculation unit 113a and the delay fluctuation correction unit 124a are provided, and the link asymmetric delay time difference output from the link asymmetric correction value calculation unit 113a is input to the delay fluctuation correction unit 124a. Hereinafter, a different part from the Slave apparatus 102 shown in FIG. 5 is demonstrated.

リンク非対称補正値算出部113aは、上り下りの遅延時間差Aを把握して、遅延時間差Aを遅延揺らぎ補正部124aに出力する。   The link asymmetric correction value calculation unit 113a grasps the uplink / downlink delay time difference A and outputs the delay time difference A to the delay fluctuation correction unit 124a.

遅延揺らぎ補正部124aは、PTPパケットの遅延揺らぎの測定基準をリンク非対称の遅延時間差Aを含めて予め補正しておき、補正された測定基準に対してPTPパケットの遅延揺らぎ量を測定する。つまり、PTPパケット(例えばSyncパケット151)の受信時刻がリンク非対称の遅延時間差Aを含む時刻誤差分だけ、予め補正されていることになる。   The delay fluctuation correction unit 124a corrects the measurement standard of the delay fluctuation of the PTP packet including the link asymmetric delay time difference A in advance, and measures the delay fluctuation amount of the PTP packet with respect to the corrected measurement standard. That is, the reception time of the PTP packet (for example, the Sync packet 151) is corrected in advance by the time error including the link asymmetric delay time difference A.

このようにして、第2の実施形態に係るSlave装置102aは、遅延揺らぎ量の補正と同時にリンク非対称の遅延時間差の補正を行うことができる。これにより、第2の実施形態に係るSlave装置102aでは、リンク非対称補正値算出部113aが故障した場合に、図5に示すSlave装置102でSlave時計114の制御が実施出来なくなることを防止することができる。或いは、第2の実施形態に係るSlave装置102aでは、図5に示すSlave装置102のSlave時計114が不要となる。
(第3の実施形態)
図7は、第3の実施形態に係るSlave装置102bの一例を示す。なお、図7において、図5と同符号のブロックは、同一又は同様の機能を有する。図7のSlave装置102bが図5のSlave装置102と異なる部分は、時刻精度監視部115を有することと、リンク非対称補正値算出部113、Slave時計114および遅延揺らぎ補正部124の代わりに、リンク非対称補正値算出部113b、Slave時計114bおよび遅延揺らぎ補正部124bが設けられていることである。また、Slave装置102bにはネットワーク131を介して保守端末132が接続されている。以下、図5に示したSlave装置102と異なる部分について説明する。
In this way, the slave device 102a according to the second embodiment can correct the delay time difference that is asymmetric to the link simultaneously with the correction of the delay fluctuation amount. Thus, in the slave device 102a according to the second embodiment, when the link asymmetric correction value calculation unit 113a fails, the slave device 102 illustrated in FIG. 5 is prevented from being unable to control the slave clock 114. Can do. Alternatively, the slave device 102a according to the second embodiment does not require the slave clock 114 of the slave device 102 shown in FIG.
(Third embodiment)
FIG. 7 shows an example of the Slave device 102b according to the third embodiment. In FIG. 7, blocks having the same reference numerals as those in FIG. 5 have the same or similar functions. The slave device 102b in FIG. 7 differs from the slave device 102 in FIG. 5 in that it has a time accuracy monitoring unit 115, and a link asymmetric correction value calculation unit 113, a slave clock 114, and a delay fluctuation correction unit 124 instead of a link. That is, an asymmetric correction value calculation unit 113b, a slave clock 114b, and a delay fluctuation correction unit 124b are provided. A maintenance terminal 132 is connected to the slave device 102b via a network 131. Hereinafter, a different part from the Slave apparatus 102 shown in FIG. 5 is demonstrated.

図7において、遅延揺らぎ補正部124bは、遅延揺らぎ補正部124と同様に、遅延揺らぎ量の補正を行うが、後述する時刻精度監視部115の制御により、回復動作(遅延揺らぎ量を求め直すなど)を行う。リンク非対称補正値算出部113bは、リンク非対称補正値算出部113と同様に、リンク非対称の遅延時間差の補正を行うが、後述する時刻精度監視部115の制御により、回復動作(リンク非対称の遅延時間差を求め直すなど)を行う。時刻精度監視部115は、Slave時計114bの時刻をモニタして遅延揺らぎ量の補正とリンク非対称の遅延時間差の補正が各々正しく実施できているか否かを監視する。   In FIG. 7, the delay fluctuation correction unit 124b corrects the delay fluctuation amount in the same manner as the delay fluctuation correction unit 124. However, the recovery operation (such as re-determining the delay fluctuation amount) is controlled by the control of the time accuracy monitoring unit 115 described later. )I do. The link asymmetric correction value calculation unit 113b corrects the link asymmetric delay time difference in the same manner as the link asymmetric correction value calculation unit 113, but the recovery operation (link asymmetric delay time difference is controlled by the time accuracy monitoring unit 115 described later. For example). The time accuracy monitoring unit 115 monitors the time of the slave clock 114b to monitor whether or not the correction of the delay fluctuation amount and the correction of the link asymmetric delay time difference are correctly performed.

時刻精度監視部115は、Slave時計114bが出力する時刻の変動値(例えばTIE(Time Interval Error))を測定する。そして、時刻精度監視部115は、TIEが予め設定された閾値を超えているか否かを監視する。TIEが閾値を超過した場合、時刻精度監視部115は、ネットワーク131を介して保守端末132に警報を通知し、Slave装置102の異常を保守者に知らせる。また、時刻精度監視部115は、測定したTIEを予め設定された期間保存し、保守者が保守端末132から読み出して確認することができる。   The time accuracy monitoring unit 115 measures a time fluctuation value (for example, TIE (Time Interval Error)) output from the slave clock 114b. Then, the time accuracy monitoring unit 115 monitors whether the TIE exceeds a preset threshold value. When the TIE exceeds the threshold, the time accuracy monitoring unit 115 notifies the maintenance terminal 132 of an alarm via the network 131 and notifies the maintenance person of the abnormality of the slave device 102. In addition, the time accuracy monitoring unit 115 stores the measured TIE for a preset period, and the maintenance person can read it from the maintenance terminal 132 and check it.

図8(a)は、遅延揺らぎ補正部124bが故障した場合のTIEの波形の一例を示す。図8(a)において、横軸は時間(time)、縦軸はTIE値を示す。そして、図8(a)の時刻Txにおいて、遅延揺らぎ補正部124bが故障して正常状態から異常状態になると、TIEは正常状態と比べて時々刻々激しく変動する傾向を示し、TIEは閾値を超える。   FIG. 8A shows an example of a TIE waveform when the delay fluctuation correcting unit 124b fails. In FIG. 8A, the horizontal axis represents time, and the vertical axis represents the TIE value. At time Tx in FIG. 8A, when the delay fluctuation correction unit 124b fails and changes from the normal state to the abnormal state, the TIE tends to fluctuate more and more momentarily as compared with the normal state, and the TIE exceeds the threshold value. .

一方、図8(b)は、リンク非対称補正値算出部113bが故障した場合のTIEの波形の一例を示す。図8(b)において、横軸は時間(time)、縦軸はTIE値を示す。そして、図8(b)の時刻Txにおいて、リンク非対称補正値算出部113bが故障して正常状態から異常状態になると、TIEはステップ的に変動し、TIEは閾値を超える。   On the other hand, FIG. 8B shows an example of a TIE waveform when the link asymmetric correction value calculation unit 113b fails. In FIG. 8B, the horizontal axis represents time and the vertical axis represents the TIE value. Then, at time Tx in FIG. 8B, when the link asymmetry correction value calculation unit 113b fails and changes from the normal state to the abnormal state, the TIE fluctuates stepwise and the TIE exceeds the threshold value.

保守者は、図8(a)および図8(b)に示したようなTIEの測定結果の傾向から、遅延揺らぎ補正部124bの故障(周波数同期異常などにより基準タイミングが変動したケースなど)であるか、リンク非対称補正値算出部113bの故障(メモリ故障などによりリンク非対称補正値が消失したケースなど)であるか、を判別することができる。但し、いずれの場合も上流側のMaster装置101(0)およびMaster装置101(1)の故障が原因である可能性もあるため、保守者はSlave装置102だけでなく上流のMaster装置101の状態も確認する。   The maintenance person determines that the delay fluctuation correction unit 124b has a failure (such as a case where the reference timing fluctuates due to an abnormality in frequency synchronization, etc.) from the tendency of the TIE measurement results as shown in FIGS. 8A and 8B. It is possible to determine whether there is a failure in the link asymmetric correction value calculation unit 113b (such as a case where the link asymmetric correction value has disappeared due to a memory failure or the like). However, in any case, there is a possibility that the master device 101 (0) and the master device 101 (1) on the upstream side are at fault, so that the maintenance person is in a state of not only the slave device 102 but also the upstream master device 101. Also check.

また、保守者ではなく、Slave装置102は、測定したTIEから故障の傾向をソフトウェア処理によって自動的に判別することが可能である。これにより、Slave装置102が自律して故障の回復を試みることができる。   In addition, not the maintenance person, the slave device 102 can automatically determine the tendency of failure from the measured TIE by software processing. Thereby, the Slave device 102 can autonomously try to recover from the failure.

図9は、Slave装置102が自律して故障回復を実施する場合のフローチャートの一例を示す。   FIG. 9 shows an example of a flowchart when the slave device 102 autonomously performs failure recovery.

ステップS101において、時刻精度監視部115は、Slave時計114bの時刻のTIEを測定する。   In step S101, the time accuracy monitoring unit 115 measures the TIE of the time of the slave clock 114b.

ステップS102において、時刻精度監視部115は、TIEが予め設定された閾値を超過したか否かを判別し、TIE値が閾値未満の場合はステップS101の処理に戻ってTIE測定を継続して行い、TIE値が閾値以上の場合はステップS103の処理に進む。   In step S102, the time accuracy monitoring unit 115 determines whether or not the TIE exceeds a preset threshold. If the TIE value is less than the threshold, the process returns to step S101 to continue the TIE measurement. If the TIE value is greater than or equal to the threshold, the process proceeds to step S103.

ステップS103において、時刻精度監視部115は、TIEの変動が図8(b)に示したステップ状の変動であり、且つ、発生回数累計が1回であるという条件を満たすか否かを判別する。そして、時刻精度監視部115は、当該条件を満たしている場合はリンク非対称補正の処理に問題があると判断してステップS104の処理に進み、当該条件を満たさない場合はステップS105の処理に進む。   In step S103, the time accuracy monitoring unit 115 determines whether or not the condition that the variation in TIE is the step-shaped variation illustrated in FIG. 8B and the total number of occurrences is one is satisfied. . When the condition is satisfied, the time accuracy monitoring unit 115 determines that there is a problem in the link asymmetry correction process and proceeds to the process of step S104. When the condition is not satisfied, the time accuracy monitoring unit 115 proceeds to the process of step S105. .

ステップS104において、時刻精度監視部115は、リンク非対称の補正処理(リンク非対称補正値算出部113b)の回復動作を行い、ステップS101の処理に戻る。例えば回復動作として、時刻精度監視部115は、リンク非対称補正値算出部113bの処理をリセットし、再起動する。   In step S104, the time accuracy monitoring unit 115 performs a recovery operation of the link asymmetric correction process (link asymmetric correction value calculation unit 113b), and returns to the process of step S101. For example, as the recovery operation, the time accuracy monitoring unit 115 resets the processing of the link asymmetry correction value calculation unit 113b and restarts.

ステップS105において、時刻精度監視部115は、TIEの変動が図8(a)に示した継続的に激しい変動があり、且つ、発生回数累計が1回であるという条件を満たすか否かを判別する。そして、時刻精度監視部115は、当該条件を満たしている場合は遅延揺らぎ補正の処理に問題があると判断してステップS106の処理に進み、当該条件を満たさない場合はステップS107の処理に進む。   In step S105, the time accuracy monitoring unit 115 determines whether or not the condition that the TIE fluctuation is continuously severe as shown in FIG. 8A and the cumulative occurrence count is 1 is satisfied. To do. Then, the time accuracy monitoring unit 115 determines that there is a problem in the delay fluctuation correction process when the condition is satisfied, and proceeds to the process of step S106. If the condition is not satisfied, the time accuracy monitoring unit 115 proceeds to the process of step S107. .

ステップS106において、時刻精度監視部115は、遅延揺らぎの補正処理(遅延揺らぎ補正部124b)の回復動作を行い、ステップS101の処理に戻る。例えば回復動作として、時刻精度監視部115は、遅延揺らぎ補正部124bの処理をリセットし、再起動する。   In step S106, the time accuracy monitoring unit 115 performs a recovery operation of the delay fluctuation correction process (delay fluctuation correction unit 124b), and returns to the process of step S101. For example, as the recovery operation, the time accuracy monitoring unit 115 resets the processing of the delay fluctuation correction unit 124b and restarts.

ステップS107において、時刻精度監視部115は、リンク非対称補正値算出部113bおよび遅延揺らぎ補正部124b以外の故障であると判断し、保守端末132に故障の発生を通知する。   In step S107, the time accuracy monitoring unit 115 determines that the failure is other than the link asymmetry correction value calculation unit 113b and the delay fluctuation correction unit 124b, and notifies the maintenance terminal 132 of the occurrence of the failure.

このようにして、時刻精度監視部115は、TIEが閾値を超過するまで時間経過と共に変動するTIEの変動量を積算していくことで、変動が継続的に発生しているか、一時的な変動かを判別する。これによって、Slave装置102は、遅延揺らぎ補正部124bの故障であるか、リンク非対称補正値算出部113bの故障であるかを判断できる。そして、リンク非対称補正値算出部113bの故障の可能性が有る場合、時刻精度監視部115は、メモリ故障によりリンク非対称の遅延時間差(補正値)が消失したケースなどの故障原因を推定する。この場合、時刻精度監視部115は、リンク非対称補正値算出部113bによるリンク非対称の遅延時間差の算出処理を再起動し、リンク非対称の補正対象の系(図1の例では1系)に改めて補正処理を行うことにより故障回復を試みる。一方、遅延揺らぎ補正部124bの故障の場合、時刻精度監視部115は、周波数同期の異常による基準タイミングの変動などの故障原因を推定する。この場合、時刻精度監視部115は、周波数同期の異常の回復を待って、基準タイミングを改めて設定し直し、故障回復を試みる。そして、時刻精度監視部115は、リンク非対称補正値算出部113bおよび遅延揺らぎ補正部124b以外の故障であると判断した場合、保守端末132に故障の発生を通知する。   In this way, the time accuracy monitoring unit 115 accumulates the variation amount of the TIE that varies with time until the TIE exceeds the threshold value, so that the variation continuously occurs or the temporary variation Is determined. As a result, the Slave device 102 can determine whether the delay fluctuation correction unit 124b is faulty or the link asymmetric correction value calculation unit 113b is faulty. When there is a possibility of failure of the link asymmetric correction value calculation unit 113b, the time accuracy monitoring unit 115 estimates a cause of failure such as a case where the link asymmetric delay time difference (correction value) disappears due to a memory failure. In this case, the time accuracy monitoring unit 115 restarts the calculation process of the link asymmetric delay time difference by the link asymmetry correction value calculation unit 113b, and corrects the link asymmetry correction target system (system 1 in the example of FIG. 1) again. Try to recover from the failure by processing. On the other hand, in the case of a failure in the delay fluctuation correction unit 124b, the time accuracy monitoring unit 115 estimates a cause of the failure such as a change in reference timing due to an abnormality in frequency synchronization. In this case, the time accuracy monitoring unit 115 waits for recovery of the frequency synchronization abnormality, resets the reference timing, and tries to recover from the failure. When the time accuracy monitoring unit 115 determines that the failure is other than the link asymmetry correction value calculation unit 113b and the delay fluctuation correction unit 124b, the time accuracy monitoring unit 115 notifies the maintenance terminal 132 of the occurrence of the failure.

以上、説明したように、各実施形態に係る時刻同期方法および時刻同期装置は、PTPパケットにリンク非対称の遅延時間差がある場合でも、高精度な時刻同期が可能である。また、GPSや芯線直結による高精度な時刻同期が可能な時刻パスの冗長系としてパケット網を介した時刻パスを用いることができる。そして、パケット網を介した時刻パスで得られる時刻精度は、GPSや芯線直結による時刻同期の精度と同程度の品質を維持できるので、冗長系間で時刻誤差が解消し、冗長系間の切り替えを行った場合でも時刻跳躍などが生じることなく、時刻同期サービスの利用者に影響を与えることがなくなる。   As described above, the time synchronization method and the time synchronization apparatus according to each embodiment can perform highly accurate time synchronization even when there is a link asymmetric delay time difference in the PTP packet. In addition, a time path via a packet network can be used as a time path redundancy system capable of highly accurate time synchronization by GPS or direct connection with a core wire. And the time accuracy obtained by the time path through the packet network can maintain the same quality as the time synchronization accuracy by GPS or direct connection of the core wire, so the time error is eliminated between redundant systems and switching between redundant systems Even if it is performed, no time jump occurs, and the user of the time synchronization service is not affected.

101(0),101(1)・・・Master装置;102,102a,102b・・・Slave装置;103・・・パケット網;104・・・伝送路;105・・・Master時計;106・・・PTP処理部;107・・・遅延揺らぎ補正部;108・・・送受信部;112(0),112(1)・・・Slave部;113,113a・・・リンク非対称補正値算出部;121(0),121(1)・・・送受信部;122(0),122(1)・・・PTP処理部;123(0),123(1),114,114a・・・Slave時計;124,124a・・・遅延揺らぎ補正部;115・・・時刻精度監視部;131・・・ネットワーク;132・・・保守端末 101 (0), 101 (1) ... Master device; 102, 102a, 102b ... Slave device; 103 ... Packet network; 104 ... Transmission path; 105 ... Master clock; PTP processing unit; 107 ... delay fluctuation correction unit; 108 ... transmission / reception unit; 112 (0), 112 (1) ... Slave unit; 113, 113a ... link asymmetric correction value calculation unit; (0), 121 (1)... Transceiver unit; 122 (0), 122 (1)... PTP processing unit; 123 (0), 123 (1), 114, 114a. , 124a, delay fluctuation correction unit, 115, time accuracy monitoring unit, 131, network, 132, maintenance terminal

第1の発明は、基準時刻を有する複数のマスター装置と複数の時刻同期部を有するスレーブ装置との間で時刻情報を含む時刻同期パケットを送受信してスレーブ装置の時刻をマスター装置の時刻に同期させる時刻同期方法において、スレーブ装置の第1の時刻同期部は、遅延揺らぎが無く、かつ、上りリンクの遅延時間と下りリンクの遅延時間とのリンク非対称の遅延時間差が無い第1の時刻パスを利用し、第1のマスター装置との間で時刻情報を含む時刻同期パケットを送受信して第1のオフセットを求め、スレーブ装置の第2の時刻同期部は、遅延揺らぎとリンク非対称の遅延時間差とが有る第2の時刻パスを利用し、第2のマスター装置との間で時刻情報を含む時刻同期パケットを送受信して上り方向および下り方向のそれぞれの時刻同期パケットの遅延揺らぎ量を測定し、上り方向および下り方向の遅延揺らぎ量を補正した時刻に基づいて第2のマスター装置との間の時刻の第2のオフセットを求め、第2のオフセットから第1のオフセットを減算してリンク非対称の遅延時間差を除去した時刻誤差に基づいて第2の時刻同期部の時刻を第2のマスター装置の時刻に同期させることを特徴とする。 The first invention synchronizes the time of the slave device with the time of the master device by transmitting and receiving a time synchronization packet including time information between the plurality of master devices having the reference time and the slave device having the plurality of time synchronization units. In the time synchronization method, the first time synchronization unit of the slave device uses the first time path that has no delay fluctuation and has no link asymmetric delay time difference between the uplink delay time and the downlink delay time. The second time synchronization unit of the slave device obtains a first offset by transmitting and receiving a time synchronization packet including time information to and from the first master device, and the second time synchronization unit of the slave device utilizing the second time pass there, each time in the uplink direction and the downlink direction to transmit and receive time synchronization packet including the time information with the second master device Measuring the delay fluctuation amount in the period packet, obtains a second time offset between the second master device based on the time obtained by correcting the delay fluctuation amount of the uplink and downlink direction, the second offset The time of the second time synchronization unit is synchronized with the time of the second master device based on the time error obtained by subtracting the offset of 1 to remove the link asymmetric delay time difference.

第4の発明は、基準時刻を有する複数のマスター装置と時刻情報を含む時刻同期パケットを送受信してマスター装置の時刻に同期させる時刻同期装置において、遅延揺らぎが無く、かつ、上りリンクの遅延時間と下りリンクの遅延時間とのリンク非対称の遅延時間差が無い第1の時刻パスを利用し、第1のマスター装置との間で時刻情報を含む時刻同期パケットを送受信して第1のオフセットを求める第1の時刻同期部と、遅延揺らぎとリンク非対称の遅延時間差とが有る第2の時刻パスを利用し、第2のマスター装置との間で時刻情報を含む時刻同期パケットを送受信して第2時刻パスの上り方向および下り方向のそれぞれの時刻同期パケットの遅延揺らぎ量を測定し、上り方向および下り方向の遅延揺らぎ量を補正した時刻に基づいて第2のオフセットを求める第2の時刻同期部と、第2のオフセットから第1のオフセットを減算してリンク非対称の遅延時間差を除去した時刻誤差に基づいて第2の時刻同期部の時刻を第2のマスター装置の時刻に同期させるリンク非対称補正部とを有することを特徴とする。 According to a fourth aspect of the present invention, there is provided a time synchronization device that transmits and receives a time synchronization packet including time information to and synchronizes with a plurality of master devices having a reference time to synchronize with the time of the master device. The first offset is obtained by transmitting / receiving a time synchronization packet including time information to / from the first master device using a first time path that has no link asymmetric delay time difference between the link time and the downlink delay time. Using the second time path having the first time synchronizer and the delay fluctuation and the link asymmetric delay time difference, the time synchronization packet including the time information is transmitted / received to / from the second master device. the delay fluctuation amount of the respective time synchronization packet uplink and downlink time path is measured, based on the time obtained by correcting the delay fluctuation amount of the uplink and downlink A second time synchronizer for obtaining an offset of 2 and a second time synchronizer based on a time error obtained by subtracting the first offset from the second offset to remove a link asymmetric delay time difference. And a link asymmetry correction unit synchronized with the time of the master device.

Claims (6)

基準時刻を有する複数のマスター装置と複数の時刻同期部を有するスレーブ装置との間で時刻情報を含む時刻同期パケットを送受信して前記スレーブ装置の時刻を前記マスター装置の時刻に同期させる時刻同期方法において、
前記スレーブ装置の第1の時刻同期部は、遅延揺らぎが無く、かつ、上りリンクの遅延時間と下りリンクの遅延時間とのリンク非対称の遅延時間差が無い第1の時刻パスを利用し、第1の前記マスター装置との間で時刻情報を含む前記時刻同期パケットを送受信して第1のオフセットを求め、
前記スレーブ装置の第2の時刻同期部は、前記遅延揺らぎと前記リンク非対称の遅延時間差とが有る第2の時刻パスを利用し、第2の前記マスター装置との間で時刻情報を含む前記時刻同期パケットを送受信して前記時刻同期パケットの遅延揺らぎ量を測定し、前記遅延揺らぎ量を補正した時刻に基づいて前記第2のマスター装置との間の時刻の第2のオフセットを求め、前記第2のオフセットから前記第1のオフセットを減算して前記リンク非対称の遅延時間差を除去した時刻誤差に基づいて前記第2の時刻同期部の時刻を前記第2のマスター装置の時刻に同期させる
ことを特徴とする時刻同期方法。
A time synchronization method for transmitting and receiving a time synchronization packet including time information between a plurality of master devices having a reference time and a slave device having a plurality of time synchronization units to synchronize the time of the slave device with the time of the master device In
The first time synchronization unit of the slave device uses a first time path that has no delay fluctuation and has no link asymmetric delay time difference between the uplink delay time and the downlink delay time. Sending and receiving the time synchronization packet including time information to and from the master device to obtain a first offset,
The second time synchronization unit of the slave device uses the second time path having the delay fluctuation and the link asymmetric delay time difference, and includes the time information including time information with the second master device. Transmitting and receiving a synchronization packet, measuring a delay fluctuation amount of the time synchronization packet, obtaining a second offset of time with the second master device based on a time when the delay fluctuation amount is corrected, Subtracting the first offset from the offset of 2 and removing the link asymmetric delay time difference to synchronize the time of the second time synchronizer with the time of the second master device. A characteristic time synchronization method.
請求項1に記載の時刻同期方法において、
測定基準に対する前記時刻同期パケットの受信時刻のずれとして前記遅延揺らぎ量を測定する場合、前記リンク非対称の遅延時間差を前記測定基準に含めて前記遅延揺らぎ量を測定する
ことを特徴とする時刻同期方法。
The time synchronization method according to claim 1,
When measuring the delay fluctuation amount as a deviation of the reception time of the time synchronization packet with respect to a measurement reference, the delay fluctuation amount is measured by including the link asymmetric delay time difference in the measurement reference. .
請求項1または請求項2に記載の時刻同期方法において、
前記スレーブ装置は、前記マスター装置との間の時刻同期の精度を測定し、前記時刻同期の精度が予め設定した閾値以上であるか否かを監視し、閾値以上である場合に保守端末への通知または時刻同期の精度が変化する特徴を判別して故障箇所を推定する
ことを特徴とする時刻同期方法。
In the time synchronization method according to claim 1 or 2,
The slave device measures the accuracy of time synchronization with the master device, and monitors whether the accuracy of the time synchronization is equal to or higher than a preset threshold value. A time synchronization method characterized in that a failure location is estimated by distinguishing a feature whose accuracy of notification or time synchronization changes.
基準時刻を有する複数のマスター装置と時刻情報を含む時刻同期パケットを送受信して前記マスター装置の時刻に同期させる時刻同期装置において、
遅延揺らぎが無く、かつ、上りリンクの遅延時間と下りリンクの遅延時間とのリンク非対称の遅延時間差が無い第1の時刻パスを利用し、第1の前記マスター装置との間で時刻情報を含む前記時刻同期パケットを送受信して第1のオフセットを求める第1の時刻同期部と、
前記遅延揺らぎと前記リンク非対称の遅延時間差とが有る第2の時刻パスを利用し、第2の前記マスター装置との間で時刻情報を含む前記時刻同期パケットを送受信すると共に、前記第2時刻パスの遅延揺らぎ量を測定して補正した時刻に基づいて第2のオフセットを求める第2の時刻同期部と、
前記第2のオフセットから前記第1のオフセットを減算して前記リンク非対称の遅延時間差を除去した時刻誤差に基づいて前記第2の時刻同期部の時刻を前記第2のマスター装置の時刻に同期させるリンク非対称補正部と
を有することを特徴とする時刻同期装置。
In a time synchronization device that transmits and receives a time synchronization packet including time information with a plurality of master devices having a reference time to synchronize with the time of the master device,
Uses a first time path that has no delay fluctuation and has no link asymmetric delay time between the uplink delay time and the downlink delay time, and includes time information with the first master device. A first time synchronization unit for transmitting and receiving the time synchronization packet to obtain a first offset;
Using the second time path having the delay fluctuation and the link asymmetric delay time difference, the time synchronization packet including time information is transmitted to and received from the second master device, and the second time path A second time synchronization unit for obtaining a second offset based on the time corrected by measuring the amount of delay fluctuation of
The time of the second time synchronization unit is synchronized with the time of the second master device based on a time error obtained by subtracting the first offset from the second offset to remove the link asymmetric delay time difference. A time synchronization apparatus comprising: a link asymmetric correction unit.
請求項4に記載の時刻同期装置において、
前記第2の時刻同期部は、測定基準に対する前記時刻同期パケットの受信時刻のずれとして前記遅延揺らぎ量を測定する場合、前記リンク非対称の遅延時間差を前記測定基準に含めて前記遅延揺らぎ量を測定する
ことを特徴とする時刻同期装置。
In the time synchronizer of Claim 4,
The second time synchronization unit measures the delay fluctuation amount by including the link asymmetric delay time difference in the measurement reference when measuring the delay fluctuation amount as a deviation of the reception time of the time synchronization packet with respect to the measurement reference. A time synchronization apparatus characterized by:
請求項4または請求項5に記載の時刻同期装置において、
前記マスター装置との間の時刻同期の精度を測定し、前記時刻同期の精度が予め設定した閾値以上であるか否かを監視し、閾値以上である場合に保守端末への通知または時刻同期の精度が変化する特徴を判別して故障箇所を推定する監視部をさらに有する
ことを特徴とする時刻同期装置。
In the time synchronizer of Claim 4 or Claim 5,
Measure the accuracy of time synchronization with the master device and monitor whether the accuracy of the time synchronization is above a preset threshold value. A time synchronization apparatus, further comprising a monitoring unit that discriminates a feature whose accuracy changes and estimates a fault location.
JP2015028645A 2015-02-17 2015-02-17 Time synchronization method and time synchronization apparatus Active JP6058713B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015028645A JP6058713B2 (en) 2015-02-17 2015-02-17 Time synchronization method and time synchronization apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015028645A JP6058713B2 (en) 2015-02-17 2015-02-17 Time synchronization method and time synchronization apparatus

Publications (2)

Publication Number Publication Date
JP2016152488A true JP2016152488A (en) 2016-08-22
JP6058713B2 JP6058713B2 (en) 2017-01-11

Family

ID=56696867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015028645A Active JP6058713B2 (en) 2015-02-17 2015-02-17 Time synchronization method and time synchronization apparatus

Country Status (1)

Country Link
JP (1) JP6058713B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078351A (en) * 2016-11-07 2018-05-17 株式会社明電舎 Measuring method of time precision
WO2019163680A1 (en) * 2018-02-22 2019-08-29 日本電信電話株式会社 Time path selection device and time path selection method
WO2020154199A1 (en) 2019-01-21 2020-07-30 Hoptroff London Limited Systems and methods for testing time distribution
WO2020195573A1 (en) * 2019-03-28 2020-10-01 日本電気株式会社 Time synchronization system, relay device, time synchronization method, and non-transitory computer-readable medium
JP2021072056A (en) * 2019-11-01 2021-05-06 オムロン株式会社 Control system, control system communication control method, and controller
WO2022244154A1 (en) * 2021-05-19 2022-11-24 日本電信電話株式会社 Measuring instrument, measurement method, and time synchronization system
WO2023100299A1 (en) * 2021-12-01 2023-06-08 日本電信電話株式会社 Time synchronization device, time synchronization method, and program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065579A (en) * 2007-09-10 2009-03-26 Nec Corp Time synchronizing system, time synchronizing method, node, and program
JP2011196770A (en) * 2010-03-18 2011-10-06 Nec Corp Time synchronizing system, time information supply device, and response information transmission method
WO2014016993A1 (en) * 2012-07-27 2014-01-30 日本電気株式会社 Communication apparatus, time synchronization system, and time synchronization method
WO2014083640A1 (en) * 2012-11-28 2014-06-05 三菱電機株式会社 Communication apparatus, communication system and time synchronization method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065579A (en) * 2007-09-10 2009-03-26 Nec Corp Time synchronizing system, time synchronizing method, node, and program
JP2011196770A (en) * 2010-03-18 2011-10-06 Nec Corp Time synchronizing system, time information supply device, and response information transmission method
WO2014016993A1 (en) * 2012-07-27 2014-01-30 日本電気株式会社 Communication apparatus, time synchronization system, and time synchronization method
WO2014083640A1 (en) * 2012-11-28 2014-06-05 三菱電機株式会社 Communication apparatus, communication system and time synchronization method

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078351A (en) * 2016-11-07 2018-05-17 株式会社明電舎 Measuring method of time precision
WO2019163680A1 (en) * 2018-02-22 2019-08-29 日本電信電話株式会社 Time path selection device and time path selection method
JP2019146052A (en) * 2018-02-22 2019-08-29 日本電信電話株式会社 Time path selection device and time path selection method
US11240141B2 (en) 2018-02-22 2022-02-01 Nippon Telegraph And Telephone Corporation Time path selection device and time path selection method
US20220006547A1 (en) * 2019-01-21 2022-01-06 Hoptroff London Limited Systems and methods for testing time distribution
WO2020154199A1 (en) 2019-01-21 2020-07-30 Hoptroff London Limited Systems and methods for testing time distribution
EP3915207A4 (en) * 2019-01-21 2022-11-09 Hoptroff London Limited Systems and methods for testing time distribution
WO2020195573A1 (en) * 2019-03-28 2020-10-01 日本電気株式会社 Time synchronization system, relay device, time synchronization method, and non-transitory computer-readable medium
US11799624B2 (en) 2019-03-28 2023-10-24 Nec Corporation Time-synchronization system, relay apparatus, time-synchronization method, and non-transitory computer readable medium
WO2021084771A1 (en) * 2019-11-01 2021-05-06 オムロン株式会社 Control system, communication control method of control system, and control device
JP2021072056A (en) * 2019-11-01 2021-05-06 オムロン株式会社 Control system, control system communication control method, and controller
JP7404789B2 (en) 2019-11-01 2023-12-26 オムロン株式会社 Control system, communication control method for control system, and control device
US12009914B2 (en) 2019-11-01 2024-06-11 Omron Corporation Control system, communication control method of control system, and control device
WO2022244154A1 (en) * 2021-05-19 2022-11-24 日本電信電話株式会社 Measuring instrument, measurement method, and time synchronization system
JP7506351B2 (en) 2021-05-19 2024-06-26 日本電信電話株式会社 Measuring instrument, measuring method and time synchronization system
WO2023100299A1 (en) * 2021-12-01 2023-06-08 日本電信電話株式会社 Time synchronization device, time synchronization method, and program

Also Published As

Publication number Publication date
JP6058713B2 (en) 2017-01-11

Similar Documents

Publication Publication Date Title
JP6058713B2 (en) Time synchronization method and time synchronization apparatus
JP5561426B2 (en) Synchronization system, synchronization method, first synchronization device, second synchronization device, and computer program
US9923656B2 (en) Methods, systems, and computer readable media for testing recovered clock quality
EP2675102B1 (en) Communication system time synchronization method, slave station apparatus, master station apparatus, control apparatus, and program
US8427963B2 (en) Method and system for analyzing and qualifying routes in packet networks
US8953645B2 (en) Communication system, communication apparatus and time synchronization method
EP2725728B1 (en) Method and device for assessing the performance of one or more packet synchronization services in a packet data transmission network
JP5804086B2 (en) Node device and time synchronization method
US20120250704A1 (en) Network node, time synchronization method and network system
JP6452427B2 (en) Time synchronization monitoring method, communication system, and master device
JP2016152489A (en) Time synchronization method and time synchronization device
JP6392180B2 (en) Time synchronization method and time synchronization apparatus
JP5650072B2 (en) Frequency / time synchronization method and frequency / time synchronization apparatus
WO2013075307A1 (en) Method, device and system for monitoring output time of network node
JP6385849B2 (en) Time synchronization method and time synchronization apparatus
JP7070387B2 (en) Time comparison device and time quality monitoring method
JP5391964B2 (en) Clock synchronization method and packet communication system
JPH10142361A (en) Time synchronization system of transmission network
WO2013069176A1 (en) Transmitter, transmission method, and non-temporary computer-readable medium in which program is stored
EP3812716B1 (en) Dynamic weighing device
EP3068076A1 (en) Automatic determination of asymmetrical delay in transmission networks
WO2017150306A1 (en) Communication system, backup communication device, main communication device, time synchronization method, and non-transitory computer-readable medium
JP6208712B2 (en) Time synchronization method and time synchronization apparatus
JP7506784B1 (en) Time distribution device, synchronization system, and program
JP6395407B2 (en) Receiver

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161207

R150 Certificate of patent or registration of utility model

Ref document number: 6058713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150