JP2016149386A - Semiconductor device, electronic device and semiconductor device manufacturing method - Google Patents
Semiconductor device, electronic device and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2016149386A JP2016149386A JP2015023983A JP2015023983A JP2016149386A JP 2016149386 A JP2016149386 A JP 2016149386A JP 2015023983 A JP2015023983 A JP 2015023983A JP 2015023983 A JP2015023983 A JP 2015023983A JP 2016149386 A JP2016149386 A JP 2016149386A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- resin
- semiconductor device
- shield
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
Description
本発明は、半導体装置、電子装置、及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device, an electronic device, and a method for manufacturing a semiconductor device.
一部の半導体装置では、半導体チップが発光素子(例えば、LED:Light−Emitting Diode)又は受光素子(例えば、フォトダイオード)を有している。このような半導体装置では、半導体チップを外部の領域から遮断するために半導体チップを封止する必要がある。 In some semiconductor devices, a semiconductor chip includes a light emitting element (for example, LED: Light-Emitting Diode) or a light receiving element (for example, a photodiode). In such a semiconductor device, it is necessary to seal the semiconductor chip in order to shield the semiconductor chip from the external region.
特許文献1には、受光素子を有する半導体チップを封止する方法の一例が記載されている。この例では、配線基板に搭載された半導体チップが封止樹脂で封止されている。さらに、配線基板には、成型された樹脂枠が搭載されている。この樹脂枠は、封止樹脂を覆っており、絶縁性樹脂枠及び導電性樹脂枠を含んでいる。絶縁性樹脂枠は、平面視で封止樹脂を囲んでいる。導電性樹脂枠は、絶縁性樹脂枠が囲む領域を覆っており、一部が絶縁性樹脂枠の外側面を覆っている。そして導電性樹脂枠は、半導体チップの上方に開口を有している。 Patent Document 1 describes an example of a method for sealing a semiconductor chip having a light receiving element. In this example, the semiconductor chip mounted on the wiring board is sealed with a sealing resin. Furthermore, a molded resin frame is mounted on the wiring board. The resin frame covers the sealing resin and includes an insulating resin frame and a conductive resin frame. The insulating resin frame surrounds the sealing resin in plan view. The conductive resin frame covers a region surrounded by the insulating resin frame, and a part covers the outer surface of the insulating resin frame. The conductive resin frame has an opening above the semiconductor chip.
特許文献2には、受光素子を有する半導体チップを封止する方法の一例が記載されている。この例では、配線基板に搭載された半導体チップが透光性の封止樹脂で封止されている。封止樹脂は、半導体チップの上方に凸部を有している。封止樹脂の表面は、凸部の上面が露出されるように遮光性樹脂で封止されている。 Patent Document 2 describes an example of a method for sealing a semiconductor chip having a light receiving element. In this example, the semiconductor chip mounted on the wiring board is sealed with a translucent sealing resin. The sealing resin has a convex portion above the semiconductor chip. The surface of the sealing resin is sealed with a light-shielding resin so that the upper surface of the convex portion is exposed.
発光素子及び受光素子の少なくとも一方を有する半導体チップでは、電磁ノイズから半導体チップを遮断する必要がある。本発明者は、新規な構造で、電磁ノイズから半導体チップを遮断することを検討した。 In a semiconductor chip having at least one of a light emitting element and a light receiving element, it is necessary to shield the semiconductor chip from electromagnetic noise. The inventor of the present invention has studied to cut off a semiconductor chip from electromagnetic noise with a novel structure.
本発明が解決しようとする課題としては、新規な構造で、電磁ノイズから半導体チップを遮断することが一例として挙げられる。 An example of a problem to be solved by the present invention is to cut off a semiconductor chip from electromagnetic noise with a novel structure.
請求項1に記載の発明は、
配線基板と、
前記配線基板に搭載され、前記配線基板とは逆側の面に光電変換部を有する半導体チップと、
前記半導体チップを封止し、透光性を有する封止樹脂と、
前記封止樹脂の表面を封止し、遮光性及び導電性を有するシールド樹脂と、
前記シールド樹脂に形成され、前記配線基板に垂直な方向から見た場合に少なくとも一部が前記光電変換部と重なる開口と、
前記配線基板に設けられ、前記シールド樹脂に電気的に接続している第1電極と、
を備える半導体装置である。
The invention described in claim 1
A wiring board;
A semiconductor chip mounted on the wiring board and having a photoelectric conversion portion on a surface opposite to the wiring board;
A sealing resin that seals the semiconductor chip and has translucency;
Sealing the surface of the sealing resin, and a shielding resin having a light shielding property and conductivity;
An opening that is formed in the shield resin and at least partially overlaps the photoelectric conversion unit when viewed from a direction perpendicular to the wiring board;
A first electrode provided on the wiring board and electrically connected to the shield resin;
It is a semiconductor device provided with.
請求項7に記載の発明は、
半導体装置と、
前記半導体装置を実装している実装基板と、
を備え、
前記半導体装置は、
配線基板と、
前記配線基板に搭載され、前記配線基板とは逆側の面に光電変換部を有する半導体チップと、
前記半導体チップを封止し、透光性を有する封止樹脂と、
前記封止樹脂の表面を封止し、遮光性及び導電性を有するシールド樹脂と、
前記シールド樹脂に形成され、前記配線基板に垂直な方向から見た場合に少なくとも一部が前記光電変換部と重なる開口と、
前記配線基板に設けられ、前記シールド樹脂に電気的に接続している第1電極と、
を備える電子装置である。
The invention described in claim 7
A semiconductor device;
A mounting substrate on which the semiconductor device is mounted;
With
The semiconductor device includes:
A wiring board;
A semiconductor chip mounted on the wiring board and having a photoelectric conversion portion on a surface opposite to the wiring board;
A sealing resin that seals the semiconductor chip and has translucency;
Sealing the surface of the sealing resin, and a shielding resin having a light shielding property and conductivity;
An opening that is formed in the shield resin and at least partially overlaps the photoelectric conversion unit when viewed from a direction perpendicular to the wiring board;
A first electrode provided on the wiring board and electrically connected to the shield resin;
Is an electronic device.
請求項11に記載の発明は、
第1電極を有する配線基板、及び光電変換部を有する半導体チップを準備する工程と、
前記半導体チップのうち前記光電変換部とは逆側の面が前記配線基板と対向する向きに前記半導体チップを前記配線基板に搭載する工程と、
透光性を有する封止樹脂で前記半導体チップを封止する工程と、
前記第1電極の一部が除去されるように前記封止樹脂に溝を形成することにより、前記第1電極の表面の一部を前記封止樹脂から露出させる工程と、
遮光性及び導電性を有するシールド樹脂を前記溝に充填する工程と、
前記シールド樹脂を充填した後、前記溝に沿って前記配線基板を個片化する工程と、
を備える半導体装置の製造方法である。
The invention according to claim 11
Preparing a wiring board having a first electrode and a semiconductor chip having a photoelectric conversion unit;
Mounting the semiconductor chip on the wiring substrate in a direction in which the surface opposite to the photoelectric conversion portion of the semiconductor chip faces the wiring substrate;
Sealing the semiconductor chip with a sealing resin having translucency;
Exposing a part of the surface of the first electrode from the sealing resin by forming a groove in the sealing resin so that a part of the first electrode is removed;
Filling the groove with a shielding resin having light shielding properties and conductivity;
After filling the shield resin, separating the wiring board along the groove,
A method for manufacturing a semiconductor device comprising:
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
図1は、実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、配線基板100、半導体チップ200、ボンディングワイヤ300、封止樹脂400、及びシールド樹脂500を備えている。
FIG. 1 is a cross-sectional view illustrating a configuration of a semiconductor device according to an embodiment. This semiconductor device includes a
半導体チップ200は、配線基板100の第1面102に搭載されている。半導体チップ200は、裏面(第4面204)が配線基板100の第1面102に対向する向きに搭載されている。本図に示す例では、半導体チップ200は、ダイパッド120上に配置されている。半導体チップ200の第4面204は、例えば銀ペーストによってダイパッド120に固定されている。
The
半導体チップ200は、裏面(第4面204)とは逆側の面である第3面202(能動面)側に光電変換部を有している。これにより、半導体チップ200は、光信号(例えば、可視光、赤外線、又は紫外線)を電気信号に変換することができ、又は電気信号を光信号に変換することができる。具体的には、光電変換部は、受光素子(例えば、フォトダイオード)及び発光素子(例えば、LED:Light Emitting Diode)の少なくとも一方を有している。これらの素子は、例えば、半導体チップ200に用いられる基板(例えば、シリコン基板)を用いて形成されている。
The
半導体チップ200は、第3面202に光学面210を有している。半導体チップ200が受光素子として機能する場合、光信号は、光学面210を介して半導体チップ200(光電変換部)に入力される。一方、半導体チップ200が発光素子として機能する場合、光信号は、光学面210を介して半導体チップ200(光電変換部)から出力される。
The
封止樹脂400は、半導体チップ200及び配線基板100の第1面102を封止している。封止樹脂400は、透光性を有する樹脂(例えば、エポキシ樹脂又はシリコン樹脂)を用いて形成されている。これにより、半導体チップ200に入力される光信号及び半導体チップ200から出力される光信号は、封止樹脂400を透過することができる。
The sealing
封止樹脂400は、半導体チップ200の第3面202(光学面210)の上方に凸部410を有している。凸部410の上面は、シールド樹脂500(詳細は後述)によって覆われておらず、露出している。言い換えると、シールド樹脂500は、凸部410が位置する領域において、開口を有している。この開口は、平面視において、少なくとも一部が半導体チップ200の光学面210と重なっている。これにより、封止樹脂400の外側からの光信号は、凸部410から封止樹脂400の内側に入り込むことができる。一方、封止樹脂400の内側からの光信号は、凸部410から封止樹脂400の外側に出ることができる。なお、本図に示す例において、凸部410の上面は平坦である。そして凸部410の側面は、上側に向かうにつれて凸部410の幅が狭くなる方向に傾斜している。さらに、凸部410の上面は、シールド樹脂500の上面と同一面を形成している。
The sealing
シールド樹脂500は、凸部410の上面が露出した状態で封止樹脂400の表面を封止している。詳細には、シールド樹脂500は、凸部410の側面、封止樹脂400の上面、及び封止樹脂400の側面を封止している。シールド樹脂500は、遮光性を有している。これにより、シールド樹脂500の外側からの光信号は、シールド樹脂500によって遮断される。さらに、シールド樹脂500は、導電性を有している。これにより、外部からの電磁ノイズがシールド樹脂500を流れることができる。言い換えると、シールド樹脂500は、外部からの電磁ノイズが半導体チップ200(特に、光学面210)に入り込むことを抑制している。なお、シールド樹脂500は、例えば、遮光性を有する樹脂(例えば、エポキシ樹脂又はシリコン樹脂)に導電性フィラー(例えば、カーボン)を分散させることで形成されている。
The
本図に示す例において、配線基板100は、コア層110を用いて形成されている。コア層110は、絶縁層であり、例えば樹脂(より具体的には、例えばエポキシ樹脂)を用いて形成されている。配線基板100(コア層110)は、第1面102に、ダイパッド120及び複数の電極130を有している。さらに、配線基板100は、第1面102とは逆側の面である第2面104(裏面)に、複数の外部接続電極140を有している。詳細を後述するように、複数の電極130は、互いに異なる外部接続電極140に電気的に接続している。
In the example shown in this figure, the
本図に示す例では、電極130及び外部接続電極140は、金属層150(例えば、Cu層)、金属層160(例えば、Au層)、及び絶縁部材170(例えば、エポキシ樹脂)を用いて、一体として形成されている。詳細には、コア層110に形成されたスルーホールの内壁に金属層150の一部(ホール部分)が形成されている。このスルーホールには、絶縁部材170の一部が埋め込まれている。絶縁部材170は、上端がスルーホールの上端(第1面102)から上側に突出し、かつ下端がスルーホールの下端(第2面104)から下側に突出している。絶縁部材170の上端は、金属層150の一部によって覆われている。金属層150のこの一部には、金属層160が積層している。絶縁部材170の下端は、金属層150の一部によって覆われている。金属層150のこの一部には、金属層160が積層している。このように、金属層150は、スルーホールの上端(第1面102)よりも上側に位置する部分(上側部分)が電極130の一部となり、かつスルーホールの下端(第2面104)よりも下側に位置する部分(下側部分)が外部接続電極140の一部となっている。そして金属層150のこれら上側部分及び下側部分は、金属層150の上記したホール部分を介して繋がっている。これにより、電極130及び外部接続電極140は、電気的に互いに接続している。
In the example shown in this figure, the
さらに、本図に示す例では、ダイパッド120は、金属層150及び金属層160を用いて形成されている。詳細には、ダイパッド120では、金属層150及び金属層160がこの順で積層している。
Furthermore, in the example shown in this drawing, the
一部の電極130は、接続電極132であり、ボンディングワイヤ300を介して半導体チップ200に電気的に接続している。一方、他の一部の電極130は、シールド電極134(第1電極)であり、詳細を後述するようにシールド樹脂500に電気的に接続している。シールド電極134は、半導体チップ200から電気的に分離している。本図に示す例では、シールド電極134には、半導体チップ200に電気的に接続する部材(例えば、ボンディングワイヤ)が取り付けられていない。
Some of the
本図に示すように、シールド電極134は、封止樹脂400の側面から露出する側面を有している。シールド電極134のこの側面は、封止樹脂400の側面と同一面を形成し、かつシールド樹脂500に接している。これにより、シールド電極134は、シールド樹脂500に電気的に接続している。そしてシールド電極134は、外部接続電極140(シールド外部接続電極144)に電気的に接続している。これにより、外部からの電磁ノイズは、シールド樹脂500及びシールド電極134を介して、シールド外部接続電極144に流れることができる。
As shown in the figure, the
本図に示す例において、配線基板100は、シールド電極134の上記した側面(封止樹脂400の側面から露出している側面)と同一面を形成している面を側面に有している。さらに、シールド樹脂500は、一部(第1部分)が上記した同一面に沿って形成されている。配線基板100の厚さ方向において、シールド樹脂500のこの第1部分の下端は、配線基板100の第1面102よりも下に位置している。
In the example shown in this figure, the
本図に示す例において、配線基板100は、側面に凸部112を有している。シールド樹脂500の上記した第1部分の下端は、凸部112に達している。なお、本図に示す例において、凸部112は、配線基板100の厚さ方向で下側に向かうにつれて配線基板100の幅が広がる方向に傾斜する傾斜面を有している。さらに、凸部112は、下側の端面が配線基板100の第2面104と同一面を形成している。さらに、凸部112は、上面がシールド樹脂500の表面と同一面を形成している。
In the example shown in this figure, the
図2は、図1に示した半導体装置の構成を示す上面図である。図3は、図1に示した半導体装置の構成を示す下面図である。図2に示すように、配線基板100は、第1面102に、ダイパッド120及び複数の電極130を有している。ダイパッド120は、配線基板100の中心に位置している。複数の電極130は、ダイパッド120の周囲に位置している。図3に示すように、配線基板100は、第2面104に複数の外部接続電極140を有している。
FIG. 2 is a top view showing the configuration of the semiconductor device shown in FIG. FIG. 3 is a bottom view showing the configuration of the semiconductor device shown in FIG. As shown in FIG. 2, the
図2に示すように、配線基板100の平面形状及び半導体チップ200の平面形状は、いずれも矩形である。そして平面視において、配線基板100と半導体チップ200は、中心が重なっている。なお、本図に示す例では、光学面210の平面形状も矩形である。そして光学面210は、中心が半導体チップ200の中心と重なっている。
As shown in FIG. 2, the planar shape of the
本図に示す例において、複数の電極130は、配線基板100の縁に沿って配置されている。詳細には、本図に示す例において、配線基板100は、5つの電極130を有している。そして5つの電極130のうち3つの電極130(接続電極132)は、配線基板100(矩形)の第1辺に沿って配置されている。そして5つの電極130のうち2つの電極130(シールド電極134)は、配線基板100のうち第1辺に対向する第2辺に沿って配置されている。ただし、複数の電極130の平面レイアウトは、本図に示す例に限定されるものではない。なお、本図に示す例において、複数の電極130は、平面形状がいずれも矩形である。
In the example shown in the drawing, the plurality of
3つの接続電極132は、1つが電源電位供給用の電極であり、もう1つが接地電位供給用の電極であり、残りの1つが信号入出力用の電極である。本図に示す例では、接地電位供給用の接続電極132が配線122を介してダイパッド120と電気的に接続している。接地電極用の接続電極132は、ダイパッド120及び配線122と一体として形成されている。なお、これら3つの接続電極132は、例えば、接地電位供給用の電極、電源電位供給用の電極、及び信号入出力用の電極の順で並んでいる。
Of the three
接続電極132は、ボンディングワイヤ300を介して半導体チップ200のパッド220に電気的に接続している。これに対して、シールド電極134は、半導体チップ200から電気的に分離されている。本図に示す例では、シールド電極134には、半導体チップ200に電気的に接続する部材(例えば、ボンディングワイヤ)が取り付けられていない。一方、シールド電極134は、縁の一部がシールド樹脂500に接している。これにより、シールド電極134は、シールド樹脂500に電気的に接続している。
The
図3に示すように、複数の外部接続電極140は、配線基板100の縁に沿って配置されている。図1〜図3に示す例では、複数の外部接続電極140は、コア層110を介して互いに異なる電極130に対向するように配置されている。
As shown in FIG. 3, the plurality of
図4〜図18の各図は、図1に示した半導体装置の製造方法を説明するための図である。まず、図4に示すように、配線基板100を準備する。本図に示す例において、配線基板100は、コア層110(例えば、樹脂層)の両面それぞれに金属層150(例えば、Cu層)を有している。
4 to 18 are views for explaining a method of manufacturing the semiconductor device shown in FIG. First, as shown in FIG. 4, a
次いで、図5に示すように、配線基板100にスルーホール114を形成する。スルーホール114が形成された領域には、後述する工程で、電極130及び外部接続電極140(図1)が形成される。
Next, as shown in FIG. 5, a through
次いで、図6に示すように、配線基板100に金属メッキ(例えば、Cuメッキ)を行う。これにより、スルーホール114の内壁に金属層150が形成される。さらに、コア層110の両面それぞれでは、金属層150の膜厚が増加する。
Next, as shown in FIG. 6, the
次いで、図7に示すように、スルーホール114に絶縁部材170を埋め込む。本図に示す例では、絶縁部材170の上面は、配線基板100の上面と同一面を形成している。同様にして、絶縁部材170の下面は、配線基板100の下面と同一面を形成している。絶縁部材170は、例えば、次のようにして形成される。まず、液状又はゲル状の絶縁材料(例えば、エポキシインク)をスルーホール114に埋め込む。次いで、この材料を乾燥させることで、この材料を固化する。次いで、この材料のうちスルーホール114からはみ出ている部分を研磨する。これにより、この材料の上面及び下面は、それぞれ、配線基板100の上面及び下面と同一面を形成するようになる。このようにして、本図に示すように絶縁部材170が形成される。
Next, as shown in FIG. 7, an insulating
次いで、図8に示すように、配線基板100に金属メッキ(例えば、Cuメッキ)を行う。これにより、絶縁部材170の上面及び下面が金属層150によって覆われる。さらに、コア層110の両面それぞれでは、金属層150の膜厚が増加する。
Next, as shown in FIG. 8, the
次いで、図9に示すように、配線基板100の上面の一部の領域及び配線基板100の下面の一部の領域をマスク膜710(例えば、レジスト膜)で覆う。本図に示す例では、ダイパッド120(図1)が形成される領域(ダイパッド領域)、電極130(図1)が形成される領域、及び外部接続電極140(図1)が形成される領域をマスク膜710が覆っている。さらに、本図に示す例では、シールド電極134(図1)が形成される領域を覆うマスク膜710は、シールド外部接続電極144(図1)が形成される領域を覆うマスク膜710よりも、ダイパッド領域から遠くに達している。
Next, as shown in FIG. 9, a partial region on the upper surface of the
次いで、図10に示すように、マスク膜710をマスクとして金属層150をエッチングする。これにより、ダイパッド120(図1)の一部となるパターン、電極130(図1)の一部となるパターン、及び外部接続電極140(図1)の一部となるパターンが形成される。次いで、マスク膜710を除去する。
Next, as shown in FIG. 10, the
次いで、図11に示すように、金属層150に金属めっき(例えば、Auメッキ)を行う。これにより、金属層150に金属層160が積層する。そしてダイパッド120、電極130、及び外部接続電極140が形成される。
Next, as shown in FIG. 11, the
次いで、図12に示すように、半導体チップ200をダイパッド120に搭載する。半導体チップ200は、例えば銀ペーストによってダイパッド120に固定される。
Next, as shown in FIG. 12, the
次いで、図13に示すように、ボンディングワイヤ300を用いて配線基板100と半導体チップ200を接続する。
Next, as shown in FIG. 13, the
次いで、図14に示すように、封止樹脂400で半導体チップ200及び配線基板100の第1面102を封止する。
Next, as shown in FIG. 14, the
次いで、図15に示すように、ダイシングブレード722を用いて封止樹脂400の上面に凹部420を形成する。これにより、半導体チップ200の第3面202の上方において封止樹脂400に凸部410が形成される。なお、本図に示す例では、ダイシングブレード722は、先端に向かうにつれて幅が狭くなっている。これにより、凸部410の側面は、上側に向かうにつれて凸部410の幅が狭くなる方向に傾斜している。
Next, as shown in FIG. 15, a
次いで、図16に示すように、ダイシングブレード724を用いて封止樹脂400の凹部420の底面に溝430を形成する。溝430を形成する際、ダイシングブレード724は、シールド電極134の一部を除去する。これにより、シールド電極134の表面の一部が封止樹脂400の表面から露出する。そしてシールド電極134のこの一部は、封止樹脂400の表面と同一面を形成するようになる。なお、接続電極132は溝430から離間している。このため、接続電極132がダイシングブレード724によって除去されることはない。
Next, as shown in FIG. 16, a
本図に示す例では、ダイシングブレード724の先端は、封止樹脂400を貫通する。そしてダイシングブレード724の先端は、配線基板100の第1面102よりも下、かつ配線基板100の第2面104よりも上に達する。言い換えると、ダイシングブレード724の先端は、配線基板100を貫通しない。これにより、溝430の下端の下方には、配線基板100の一部が残る。配線基板100のこの一部は、配線基板100を個片化する工程(詳細は後述)で、凸部112(図1)となる。なお、本図に示す例では、ダイシングブレード724は、先端に向かうにつれて幅が狭くなっている。これにより、溝430の下端の側面は、下側に向かうにつれて溝430の幅が狭くなる方向に傾斜している。
In the example shown in this figure, the tip of the
次いで、図17に示すように、封止樹脂400の凹部420及び封止樹脂400の溝430にシールド樹脂500を充填する。上記したように、シールド電極134は、一部が封止樹脂400の表面から露出している。これにより、シールド電極134のこの一部は、シールド樹脂500と接することができる。なお、シールド樹脂500を充填する際、シールド樹脂500が封止樹脂400の凸部410の上面を覆わないようにする。
Next, as shown in FIG. 17, the shielding
シールド樹脂500は、例えば、次のようにして充填される。まず、液状又はゲル状の樹脂を凹部420及び溝430に充填する。この場合、この樹脂が凸部410の上面と同一面を形成するようにする。次いで、この樹脂を加熱する。これにより、この樹脂が硬化する。このようにして、本図に示すように、凸部410の上面が露出するように凹部420及び溝430にシールド樹脂500が充填される。
The
次いで、図18に示すように、ダイシングブレード726を用いて溝430に沿って配線基板100を個片化する。これにより、図1に示した半導体装置が製造される。なお、この場合、配線基板100は、図16に示した工程で溝430の下端の下方に残った部分が凸部112となる。なお、本図に示す例では、シールド樹脂500の側面及び凸部112の上面は、ダイシングブレード726の側面に沿って形成される。このため、シールド樹脂500の側面及び凸部112の上面は、同一面を形成している。
Next, as shown in FIG. 18, the
図19は、図1の変形例を示す図である。本変形例に係る半導体装置は、以下の点を除いて、実施形態に係る半導体装置と同様の構成である。本図に示す例において、シールド樹脂500は、半導体チップ200の上方において開口を有している。そしてシールド樹脂500のこの開口には、封止樹脂400は入り込んでいない。言い換えると、本図に示す例において、封止樹脂400は、凸部410(図1)を有していない。
FIG. 19 is a diagram showing a modification of FIG. The semiconductor device according to this modification has the same configuration as that of the semiconductor device according to the embodiment except for the following points. In the example shown in the drawing, the
図20〜図22の各図は、図19に示した半導体装置の製造方法を説明するための図である。まず、実施形態と同様にして、図4〜図14に示した工程を行う。 20 to 22 are views for explaining a method of manufacturing the semiconductor device shown in FIG. First, similarly to the embodiment, the steps shown in FIGS. 4 to 14 are performed.
次いで、図20に示すように、半導体チップ200の上方にマスク膜712(例えば、レジスト膜)を形成する。
Next, as shown in FIG. 20, a mask film 712 (for example, a resist film) is formed above the
次いで、図21に示すように、ダイシングブレード724を用いて封止樹脂400に溝430を形成する。図16に示した例と同様にして、溝430を形成する際、ダイシングブレード724は、シールド電極134の一部を除去する。これにより、シールド電極134の表面の一部が封止樹脂400の表面から露出する。
Next, as shown in FIG. 21, a
次いで、図22に示すように、溝430(図21)をシールド樹脂500で埋め込むとともに、封止樹脂400の上面をシールド樹脂500で封止する。この場合、半導体チップ200の上方には、マスク膜712が位置する。このため、マスク膜712が位置する領域では、封止樹脂400の上面は、シールド樹脂500で封止されない。
Next, as shown in FIG. 22, the groove 430 (FIG. 21) is embedded with the
次いで、マスク膜712を除去する。これにより、シールド樹脂500は、半導体チップ200の上方において開口を有するようになる。次いで、図18に示した例と同様にして、配線基板100を個片化する。これにより、図19に示した半導体装置が製造される。
Next, the
以上、本実施形態によれば、シールド樹脂500は、導電性を有している。シールド電極134は、シールド樹脂500に電気的に接続している。これにより、外部からの電磁ノイズは、シールド樹脂500を介してシールド電極134に流れることができる。これにより、このノイズが半導体チップ200に入り込むことが抑制される。
As described above, according to the present embodiment, the
(実施例1)
図23は、実施例1に係る半導体装置の構成を示す断面図であり、実施形態の図1に対応する。図24は、図23に示した半導体装置の構成を示す上面図であり、実施形態の図2に対応する。図25は、図23に示した半導体装置の構成を示す下面図であり、実施形態の図3に対応する。本実施例に係る半導体装置は、以下の点を除いて、実施形態に係る半導体装置の構成と同様である。
Example 1
FIG. 23 is a cross-sectional view illustrating the configuration of the semiconductor device according to Example 1, and corresponds to FIG. 1 of the embodiment. FIG. 24 is a top view showing the configuration of the semiconductor device shown in FIG. 23, and corresponds to FIG. 2 of the embodiment. FIG. 25 is a bottom view showing the configuration of the semiconductor device shown in FIG. 23, and corresponds to FIG. 3 of the embodiment. The semiconductor device according to this example is the same as the configuration of the semiconductor device according to the embodiment except for the following points.
図25に示すように、平面視において、シールド外部接続電極144は、半導体チップ200を内側に含んでいる。ただし、平面視において、シールド外部接続電極144は、半導体チップ200の一部のみと重なっていてもよい。シールド外部接続電極144は、シールド樹脂500に電気的に接続している。これにより、本図に示す例においては、半導体チップ200の裏面(第4面204)をシールド外部接続電極144によってシールドすることができる。
As shown in FIG. 25, the shield
詳細には、図25に示すように、配線基板100には、シールド外部接続電極144が1つのみ設けられている。シールド外部接続電極144は、平面形状が矩形である。そして配線基板100(矩形)の第1辺に沿って、3つの外部接続電極142が配置されている。シールド外部接続電極144は、3つの外部接続電極142が並んでいる方向から見た場合に3つの外部接続電極142とは重ならない領域のほぼ全体に設けられている。図24に示すように、配線基板100の第1面102には、2つのシールド電極134が設けられている。これら2つのシールド電極134は、同一の外部接続電極144(図25)に電気的に接続している。なお、図23に示す例では、シールド外部接続電極144は、一部が凸部112を介してシールド樹脂500の下端の下方に位置している。
Specifically, as shown in FIG. 25, the
(実施例2)
図26は、実施例2に係る電子装置の構成を示す断面図であり、実施形態の図1に対応する。本実施例に係る電子装置は、図1に示した半導体装置を搭載している実装基板600を備えている。
(Example 2)
FIG. 26 is a cross-sectional view illustrating the configuration of the electronic device according to the second embodiment, and corresponds to FIG. 1 of the embodiment. The electronic device according to the present embodiment includes a mounting
本図に示す例では、配線基板100は、実装基板600の実装面(第5面602)に搭載されている。実装基板600は、例えば、マザーボードである。本図に示す例では、実装基板600は、実装基板600の第5面602と配線基板100の第2面104が対向する向き(具体的には、第5面602と第2面104が平行になる向き)に半導体装置を実装している。配線基板100は、ハンダボール610を介して実装基板600に固定されている。ハンダボール610は、外部接続電極140(外部接続電極142及びシールド外部接続電極144)に形成されている。このため、ハンダボール610を介してシールド外部接続電極144を接地することで、外部からの電磁ノイズをシールド樹脂500、シールド電極134、シールド外部接続電極144、ハンダボール610、及び実装基板600を介してグラウンドに流すことができる。
In the example shown in this drawing, the
(実施例3)
図27は、実施例3に係る電子装置の構成を示す断面図であり、実施例2の図26に対応する。図28は、図27に示した電子装置に用いられる配線基板100の下面図であり、実施例1の図25に対応する。本実施例に係る電子装置は、以下の点を除いて、実施例2に係る電子装置の構成と同様である。
(Example 3)
FIG. 27 is a cross-sectional view illustrating the configuration of the electronic device according to the third embodiment and corresponds to FIG. 26 of the second embodiment. FIG. 28 is a bottom view of the
図28に示すように、配線基板100に垂直な方向から見た場合、シールド外部接続電極144は、半導体チップ200を内側に含んでいる。そして図27に示すように、実装基板600は、実装基板600の第5面602と配線基板100の第2面104が交わる向き(具体的には、第5面602と第2面104が直交する向き)に半導体装置を搭載している。そして配線基板100及び封止樹脂400は、シールド樹脂500を介さず実装基板600に対向している。本実施例によれば、半導体チップ200の裏面(第4面204)を実装基板600で覆わなくても、半導体チップ200の裏面(第4面204)をシールド外部接続電極144によってシールドすることができる。さらに、配線基板100及び封止樹脂400は、実装基板600と対向する部分がシールド樹脂500によって覆われていなくても、この部分は実装基板600によってシールドすることができる。
As shown in FIG. 28, when viewed from a direction perpendicular to the
図28に示すように、配線基板100は、第1辺に沿って配置された3つの外部接続電極142を有している。配線基板100は、この第1辺に繋がる側面が実装基板600に対向する向きに実装基板600に搭載されている。これにより、実装基板600の第5面602に近い位置に3つの外部接続電極142を配置させることができる。これにより、図27に示すように、外部接続電極142は、ハンダフィレット620を介して実装基板600に電気的に接続することができる。なお、本図に示す例では、ハンダフィレット620は、一部が外部接続電極142と第5面602の間に形成された空間に入り込んでいる。
As shown in FIG. 28, the
図28に示すように、配線基板100は、第2面104(裏面)に外部接続電極146を有している。外部接続電極146は、上記した第1辺に沿って3つの外部接続電極142から離間して配置されている。3つの外部接続電極142及び外部接続電極146を介して実装基板600の反対側には、シールド外部接続電極144が設けられている。シールド外部接続電極144は、配線148を介して外部接続電極146に電気的に接続している。外部接続電極146は、外部接続電極142と同様にして、実装基板600の第5面602に近い位置に配置されている。これにより、外部接続電極142と同様にして、ハンダフィレットを介して外部接続電極146を実装基板600に電気的に接続させることができる。このようにして、シールド外部接続電極144は、実装基板600に電気的に接続する。
As shown in FIG. 28, the
図29〜図31の各図は、図27に示した電子装置の製造方法を説明するための図である。まず、図4〜図15に示した工程を行う。ただし、本実施例では、互いに隣り合う2つの半導体チップ200の一方に接続する各電極(接続電極132及びシールド電極134)と2つの半導体チップ200の他方に接続する各電極(接続電極132及びシールド電極134)は、これら2つの半導体チップ200の間を通過する直線に関して対称に配置されている。具体的には、接続電極132は、互いに隣り合う2つの半導体チップ200の間に配置されている。これに対して、シールド電極134は、互いに隣り合う2つの半導体チップ200の外側に配置されている。
Each of FIGS. 29 to 31 is a view for explaining a method of manufacturing the electronic device shown in FIG. First, the steps shown in FIGS. 4 to 15 are performed. However, in this embodiment, each electrode (
次いで、図29に示すように、ダイシングブレード724を用いて封止樹脂400の凹部420の底面に溝430を形成する。本図に示す例では、互いに隣り合う2つの半導体チップ200の間には、溝430を形成しない。
Next, as shown in FIG. 29, a
次いで、図30に示すように、封止樹脂400の凹部420及び封止樹脂400の溝430にシールド樹脂500を充填する。
Next, as shown in FIG. 30, the shielding
次いで、図31に示すように、ダイシングブレード726を用いて溝430に沿って配線基板100を個片化する。さらに、本図に示す例では、互いに隣り合う2つの半導体チップ200の間でもダイシングブレード726によってダイシングを行う。これにより、配線基板100は、2つの半導体チップ200の一方を含む単位と2つの半導体チップ200の他方を含む単位に個片化される。そしてこの場合、2つの単位は、互いに対向する面にシールド樹脂500を有しない。
Next, as shown in FIG. 31, the
次いで、図27に示すように、シールド樹脂500が形成されていない面と実装基板600の第5面602を対向する方向に配線基板100を実装基板600に搭載する。これにより、本図に示す電子装置が製造される。
Next, as shown in FIG. 27, the
本実施例においても、シールド電極134は、シールド樹脂500に電気的に接続している。これにより、外部からの電磁ノイズを、シールド樹脂500を介してシールド電極134に流すことができる。さらに、本実施例では、半導体チップ200の裏面(第4面204)をシールド外部接続電極144によってシールドすることができる。さらに、本実施例では、配線基板100及び封止樹脂400は、実装基板600と対向する部分がシールド樹脂500によって覆われていなくても、この部分は実装基板600によってシールドすることができる。
Also in this embodiment, the
以上、図面を参照して実施形態及び実施例について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 As mentioned above, although embodiment and the Example were described with reference to drawings, these are illustrations of this invention and can also employ | adopt various structures other than the above.
100 配線基板
102 第1面
104 第2面
110 コア層
112 凸部
114 スルーホール
120 ダイパッド
122 配線
130 電極
132 接続電極
134 シールド電極
140 外部接続電極
142 外部接続電極
144 シールド外部接続電極
146 外部接続電極
148 配線
150 金属層
160 金属層
170 絶縁部材
200 半導体チップ
202 第3面
204 第4面
210 光学面
220 パッド
300 ボンディングワイヤ
400 封止樹脂
410 凸部
420 凹部
430 溝
500 シールド樹脂
600 実装基板
602 第5面
610 ハンダボール
620 ハンダフィレット
710 マスク膜
712 マスク膜
722 ダイシングブレード
724 ダイシングブレード
726 ダイシングブレード
DESCRIPTION OF
Claims (14)
前記配線基板に搭載され、前記配線基板とは逆側の面に光電変換部を有する半導体チップと、
前記半導体チップを封止し、透光性を有する封止樹脂と、
前記封止樹脂の表面を封止し、遮光性及び導電性を有するシールド樹脂と、
前記シールド樹脂に形成され、前記配線基板に垂直な方向から見た場合に少なくとも一部が前記光電変換部と重なる開口と、
前記配線基板に設けられ、前記シールド樹脂に電気的に接続している第1電極と、
を備える半導体装置。 A wiring board;
A semiconductor chip mounted on the wiring board and having a photoelectric conversion portion on a surface opposite to the wiring board;
A sealing resin that seals the semiconductor chip and has translucency;
Sealing the surface of the sealing resin, and a shielding resin having a light shielding property and conductivity;
An opening that is formed in the shield resin and at least partially overlaps the photoelectric conversion unit when viewed from a direction perpendicular to the wiring board;
A first electrode provided on the wiring board and electrically connected to the shield resin;
A semiconductor device comprising:
前記第1電極は、
前記配線基板のうち前記半導体チップ側を向いている第1面に形成されており、かつ
前記封止樹脂の側面から露出する側面を有しており、
前記第1電極の前記側面は、前記封止樹脂の前記側面と同一面を形成し、かつ前記シールド樹脂に接している半導体装置。 The semiconductor device according to claim 1,
The first electrode is
It is formed on the first surface of the wiring board facing the semiconductor chip side, and has a side surface exposed from the side surface of the sealing resin,
The semiconductor device wherein the side surface of the first electrode forms the same surface as the side surface of the sealing resin and is in contact with the shield resin.
前記配線基板は、前記第1電極の前記側面と前記同一面を形成している面を側面に有しており、
前記シールド樹脂は、前記同一面に沿って形成されている第1部分を有しており、
前記配線基板の厚さ方向において、前記シールド樹脂の前記第1部分の下端は、前記配線基板の前記第1面よりも下に位置する半導体装置。 The semiconductor device according to claim 2,
The wiring substrate has a side surface forming the same surface as the side surface of the first electrode,
The shield resin has a first portion formed along the same surface,
A semiconductor device in which a lower end of the first portion of the shielding resin is located below the first surface of the wiring board in a thickness direction of the wiring board.
前記配線基板は、前記側面に凸部を有しており、
前記配線基板の厚さ方向において、前記シールド樹脂の前記第1部分の前記下端は、前記凸部に達している半導体装置。 The semiconductor device according to claim 3.
The wiring board has a convex portion on the side surface,
The semiconductor device in which the lower end of the first portion of the shield resin reaches the convex portion in the thickness direction of the wiring board.
前記配線基板のうち前記第1面とは逆側に位置する第2面に形成され、前記第1電極と電気的に接続している外部接続電極を備え、
前記配線基板に垂直な方向から見た場合、前記外部接続電極は、前記半導体チップの少なくとも一部と重なる半導体装置。 In the semiconductor device according to any one of claims 2 to 4,
An external connection electrode that is formed on a second surface of the wiring board opposite to the first surface and is electrically connected to the first electrode;
The semiconductor device, wherein the external connection electrode overlaps at least a part of the semiconductor chip when viewed from a direction perpendicular to the wiring board.
前記配線基板に垂直な方向から見た場合、前記外部接続電極は、前記半導体チップを内側に含む半導体装置。 The semiconductor device according to claim 5,
When viewed from a direction perpendicular to the wiring board, the external connection electrode includes the semiconductor chip inside.
前記半導体装置を実装している実装基板と、
を備え、
前記半導体装置は、
配線基板と、
前記配線基板に搭載され、前記配線基板とは逆側の面に光電変換部を有する半導体チップと、
前記半導体チップを封止し、透光性を有する封止樹脂と、
前記封止樹脂の表面を封止し、遮光性及び導電性を有するシールド樹脂と、
前記シールド樹脂に形成され、前記配線基板に垂直な方向から見た場合に少なくとも一部が前記光電変換部と重なる開口と、
前記配線基板に設けられ、前記シールド樹脂に電気的に接続している第1電極と、
を備える電子装置。 A semiconductor device;
A mounting substrate on which the semiconductor device is mounted;
With
The semiconductor device includes:
A wiring board;
A semiconductor chip mounted on the wiring board and having a photoelectric conversion portion on a surface opposite to the wiring board;
A sealing resin that seals the semiconductor chip and has translucency;
Sealing the surface of the sealing resin, and a shielding resin having a light shielding property and conductivity;
An opening that is formed in the shield resin and at least partially overlaps the photoelectric conversion unit when viewed from a direction perpendicular to the wiring board;
A first electrode provided on the wiring board and electrically connected to the shield resin;
An electronic device comprising:
前記配線基板は、前記配線基板のうち前記半導体チップとは逆側の面が前記実装基板の表面に対向する向きに前記実装基板に搭載されている電子装置。 The electronic device according to claim 7.
The electronic device is mounted on the mounting substrate in a direction in which a surface of the wiring substrate opposite to the semiconductor chip faces the surface of the mounting substrate.
前記配線基板は、前記配線基板のうち前記半導体チップとは逆側の面が前記実装基板の表面に交わる向きに前記実装基板に搭載されている電子装置。 The electronic device according to claim 7.
The wiring board is an electronic device mounted on the mounting board such that a surface of the wiring board opposite to the semiconductor chip intersects the surface of the mounting board.
前記封止樹脂と前記実装基板は、前記シールド樹脂を介さず互いに対向している電子装置。 The electronic device according to claim 9.
The electronic device in which the sealing resin and the mounting substrate are opposed to each other without the shield resin.
前記半導体チップのうち前記光電変換部とは逆側の面が前記配線基板と対向する向きに前記半導体チップを前記配線基板に搭載する工程と、
透光性を有する封止樹脂で前記半導体チップを封止する工程と、
前記第1電極の一部が除去されるように前記封止樹脂に溝を形成することにより、前記第1電極の表面の一部を前記封止樹脂から露出させる工程と、
遮光性及び導電性を有するシールド樹脂を前記溝に充填する工程と、
前記シールド樹脂を充填した後、前記溝に沿って前記配線基板を個片化する工程と、
を備える半導体装置の製造方法。 Preparing a wiring board having a first electrode and a semiconductor chip having a photoelectric conversion unit;
Mounting the semiconductor chip on the wiring substrate in a direction in which the surface opposite to the photoelectric conversion portion of the semiconductor chip faces the wiring substrate;
Sealing the semiconductor chip with a sealing resin having translucency;
Exposing a part of the surface of the first electrode from the sealing resin by forming a groove in the sealing resin so that a part of the first electrode is removed;
Filling the groove with a shielding resin having light shielding properties and conductivity;
After filling the shield resin, separating the wiring board along the groove,
A method for manufacturing a semiconductor device comprising:
前記配線基板は、前記配線基板のうち前記半導体チップ側を向いている第1面に、前記第1電極を有しており、
前記溝を形成する工程では、前記配線基板の厚さ方向において、前記溝の下端を前記配線基板の前記第1面よりも下に位置させる半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 11,
The wiring board has the first electrode on the first surface of the wiring board facing the semiconductor chip side,
In the step of forming the groove, a method of manufacturing a semiconductor device in which a lower end of the groove is positioned below the first surface of the wiring board in the thickness direction of the wiring board.
前記溝を形成する工程では、前記配線基板の厚さ方向において、前記溝の下端を、前記配線基板のうち前記第1面の逆側に位置する第2面よりも上に位置させる半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 12,
In the step of forming the groove, in the thickness direction of the wiring substrate, a lower end of the groove is positioned above a second surface located on the opposite side of the first surface of the wiring substrate. Production method.
前記半導体チップを前記配線基板に搭載する工程では、互いに隣り合う2つの前記半導体チップを前記配線基板に搭載し、
前記溝を形成する工程では、前記2つの半導体チップの間に前記溝を形成せず、
前記配線基板を個片化する工程では、前記配線基板を、前記2つの半導体チップの一方を含む単位と前記2つの半導体チップの他方を含む単位に個片化する半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 11 to 13,
In the step of mounting the semiconductor chip on the wiring board, the two semiconductor chips adjacent to each other are mounted on the wiring board,
In the step of forming the groove, the groove is not formed between the two semiconductor chips,
In the step of dividing the wiring substrate into pieces, the method of manufacturing a semiconductor device, wherein the wiring substrate is divided into a unit including one of the two semiconductor chips and a unit including the other of the two semiconductor chips.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015023983A JP2016149386A (en) | 2015-02-10 | 2015-02-10 | Semiconductor device, electronic device and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015023983A JP2016149386A (en) | 2015-02-10 | 2015-02-10 | Semiconductor device, electronic device and semiconductor device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016149386A true JP2016149386A (en) | 2016-08-18 |
Family
ID=56688482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015023983A Pending JP2016149386A (en) | 2015-02-10 | 2015-02-10 | Semiconductor device, electronic device and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016149386A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018084143A1 (en) * | 2016-11-02 | 2018-05-11 | 株式会社村田製作所 | Electronic component package, circuit module, and method for producing electronic component package |
WO2018143437A1 (en) * | 2017-02-02 | 2018-08-09 | シチズン電子株式会社 | Led package and method for manufacturing same |
EP3557636A1 (en) * | 2018-04-19 | 2019-10-23 | InnoLux Corporation | Light emitting element and electronic device |
CN110391324A (en) * | 2018-04-19 | 2019-10-29 | 群创光电股份有限公司 | Light-emitting component and electronic device |
JP7381619B2 (en) | 2021-02-08 | 2023-11-15 | 隆達電子股▲ふん▼有限公司 | Display device and display device manufacturing method |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167724A (en) * | 1994-12-14 | 1996-06-25 | Sharp Corp | Surface mount remote control photoreceiving unit and manufacture thereof |
JPH11154758A (en) * | 1997-11-20 | 1999-06-08 | Citizen Electronics Co Ltd | Manufacture of infrared remote-control optical receiver unit |
JP2006114879A (en) * | 2004-09-16 | 2006-04-27 | Sharp Corp | Optical semiconductor device and electronic apparatus |
JP2007059533A (en) * | 2005-08-23 | 2007-03-08 | Murata Mfg Co Ltd | Circuit module |
JP2008147452A (en) * | 2006-12-11 | 2008-06-26 | Sharp Corp | Optical communication device |
US20090244878A1 (en) * | 2008-03-31 | 2009-10-01 | Apple Inc. | Conforming, electro-magnetic interference reducing cover for circuit components |
JP2014146624A (en) * | 2013-01-25 | 2014-08-14 | Murata Mfg Co Ltd | Module and manufacturing method of the same |
JP2014203881A (en) * | 2013-04-02 | 2014-10-27 | 太陽誘電株式会社 | Circuit module and manufacturing method of the same |
-
2015
- 2015-02-10 JP JP2015023983A patent/JP2016149386A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167724A (en) * | 1994-12-14 | 1996-06-25 | Sharp Corp | Surface mount remote control photoreceiving unit and manufacture thereof |
JPH11154758A (en) * | 1997-11-20 | 1999-06-08 | Citizen Electronics Co Ltd | Manufacture of infrared remote-control optical receiver unit |
JP2006114879A (en) * | 2004-09-16 | 2006-04-27 | Sharp Corp | Optical semiconductor device and electronic apparatus |
JP2007059533A (en) * | 2005-08-23 | 2007-03-08 | Murata Mfg Co Ltd | Circuit module |
JP2008147452A (en) * | 2006-12-11 | 2008-06-26 | Sharp Corp | Optical communication device |
US20090244878A1 (en) * | 2008-03-31 | 2009-10-01 | Apple Inc. | Conforming, electro-magnetic interference reducing cover for circuit components |
JP2014146624A (en) * | 2013-01-25 | 2014-08-14 | Murata Mfg Co Ltd | Module and manufacturing method of the same |
JP2014203881A (en) * | 2013-04-02 | 2014-10-27 | 太陽誘電株式会社 | Circuit module and manufacturing method of the same |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018084143A1 (en) * | 2016-11-02 | 2018-05-11 | 株式会社村田製作所 | Electronic component package, circuit module, and method for producing electronic component package |
WO2018143437A1 (en) * | 2017-02-02 | 2018-08-09 | シチズン電子株式会社 | Led package and method for manufacturing same |
JPWO2018143437A1 (en) * | 2017-02-02 | 2019-11-07 | シチズン電子株式会社 | LED package and manufacturing method thereof |
JP2021061416A (en) * | 2017-02-02 | 2021-04-15 | シチズン電子株式会社 | Led package and manufacturing method thereof |
JP7164586B2 (en) | 2017-02-02 | 2022-11-01 | シチズン電子株式会社 | LED package and manufacturing method thereof |
US11626546B2 (en) | 2017-02-02 | 2023-04-11 | Citizen Electronics Co., Ltd. | LED package and method for manufacturing same |
EP3557636A1 (en) * | 2018-04-19 | 2019-10-23 | InnoLux Corporation | Light emitting element and electronic device |
CN110391324A (en) * | 2018-04-19 | 2019-10-29 | 群创光电股份有限公司 | Light-emitting component and electronic device |
US11018284B2 (en) | 2018-04-19 | 2021-05-25 | Innolux Corporation | Light emitting element and electronic device |
JP7381619B2 (en) | 2021-02-08 | 2023-11-15 | 隆達電子股▲ふん▼有限公司 | Display device and display device manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8017436B1 (en) | Thin substrate fabrication method and structure | |
JP5802695B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5524322B2 (en) | Leadless integrated circuit package having high density contacts and method of manufacturing the same | |
JP5400094B2 (en) | Semiconductor package and mounting method thereof | |
JP5385411B2 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
KR20170019023A (en) | Semiconductor package including EMI shielding and manufacturing method for the same | |
KR101149645B1 (en) | Optocoupler devices | |
JP2016149386A (en) | Semiconductor device, electronic device and semiconductor device manufacturing method | |
JP6239147B2 (en) | Semiconductor package | |
US9537019B2 (en) | Semiconductor device | |
JP2013197209A (en) | Semiconductor device and method for manufacturing the same | |
JP2013161903A (en) | Semiconductor device and method of manufacturing the same | |
TWI559464B (en) | Package module and its substrate structure | |
KR102459651B1 (en) | Light emitting device package and method of manufacturing light emitting device package | |
KR20100069007A (en) | Semiconductor package and fabricating method thereof | |
JP2016167577A (en) | Resin sealed semiconductor device and manufacturing method of the same | |
JP2011258801A (en) | Light-emitting diode | |
KR101070799B1 (en) | Semiconductor package and method for manufacturing the same | |
CN104916599A (en) | Chip packaging method and chip packaging structure | |
TWI734109B (en) | A package structure and a fabrication method thereof | |
JP7022510B2 (en) | Manufacturing method of semiconductor light emitting device and semiconductor light emitting device | |
JP2012104542A (en) | Lead frame for led light-emitting element, led package using the same and manufacturing method therefor | |
JP2008187144A (en) | Circuit device and its manufacturing method | |
JP2007053196A (en) | Photodetector module and its manufacturing method | |
JP2019201121A (en) | Premold substrate and manufacturing method thereof, and hollow semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190312 |