JP2016146404A - 基板処理システム、欠陥検査方法、プログラム及びコンピュータ記憶媒体 - Google Patents
基板処理システム、欠陥検査方法、プログラム及びコンピュータ記憶媒体 Download PDFInfo
- Publication number
- JP2016146404A JP2016146404A JP2015022498A JP2015022498A JP2016146404A JP 2016146404 A JP2016146404 A JP 2016146404A JP 2015022498 A JP2015022498 A JP 2015022498A JP 2015022498 A JP2015022498 A JP 2015022498A JP 2016146404 A JP2016146404 A JP 2016146404A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- processing
- image
- defect inspection
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 247
- 239000000758 substrate Substances 0.000 title claims abstract description 198
- 238000007689 inspection Methods 0.000 title claims abstract description 163
- 230000007547 defect Effects 0.000 title claims abstract description 145
- 238000000034 method Methods 0.000 title claims description 33
- 238000003860 storage Methods 0.000 title claims description 6
- 238000012546 transfer Methods 0.000 claims abstract description 67
- 238000003384 imaging method Methods 0.000 claims abstract description 25
- 239000011248 coating agent Substances 0.000 claims description 22
- 238000000576 coating method Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 20
- 230000007723 transport mechanism Effects 0.000 claims description 20
- 230000002950 deficient Effects 0.000 claims description 8
- 230000007246 mechanism Effects 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 abstract description 269
- 230000002093 peripheral effect Effects 0.000 abstract description 80
- 238000011161 development Methods 0.000 abstract description 10
- 239000007788 liquid Substances 0.000 description 41
- 238000010438 heat treatment Methods 0.000 description 40
- 230000005856 abnormality Effects 0.000 description 12
- 238000005286 illumination Methods 0.000 description 11
- 230000032258 transport Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- 230000002452 interceptive effect Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】基板に対して塗布現像処理を行う基板処理システムは、ウェハWに所定の処理を行う処理装置を備えた複数の処理ユニットA1〜A3と、処理ユニットA1〜A3で処理されたウェハWを撮像してそれぞれ欠陥検査を行う周辺露光検査装置41と、処理ユニット内の処理装置間でウェハWを搬送するウェハ搬送装置を有している。ウェハWの欠陥検査においては、各周辺露光検査装置41の間で最先に取得された基板画像を基準画像として設定し、この基準画像に基づいて、各処理ユニットで別個に処理された全てのウェハについて欠陥の有無を判定する。
【選択図】図11
Description
(1)前記各処理ユニットで処理された基板を予め定められた前記各欠陥検査装置に搬送するように前記基板搬送機構は制御される
(2)前記各欠陥検査装置に搬入された基板は撮像部で撮像されて基板画像が取得される
(3)同一ロットの基板の基板画像のうち、前記各欠陥検査装置の間で最先に取得された基板画像に基づいて基準画像が生成され、当該基準画像が全ての前記欠陥検査装置に共通の基準画像として設定される
(4)前記各欠陥検査装置で取得された基板画像と前記基準画像とが比較されて欠陥の有無が判定される
(1)前記各処理ユニットで処理された基板は、前記各基板搬送機構により、予め定められた前記欠陥検査装置に搬送される
(2)前記各欠陥検査装置に搬入された基板は撮像部で撮像されて基板画像が取得される
(3)同一ロットの基板の基板画像のうち、前記各欠陥検査装置の間で最先に取得された基板画像に基づいて基準画像が生成され、当該基準画像が全ての前記欠陥検査装置に共通の基準画像として設定される
(4)前記各欠陥検査装置で取得された基板画像と前記基準画像とが比較されて欠陥の有無が判定される
したがって、複数の処理ユニットA1〜A3及び複数の周辺露光検査装置41を備えた基板処理システム1において、欠陥検査を適正に行うことができる。
30 現像処理装置
31 下部反射防止膜形成装置
32 レジスト塗布装置
33 上部反射防止膜形成装置
34 裏面洗浄装置
40 熱処理装置
41 周辺露光検査装置
42 アドヒージョン装置
70 ウェハ搬送装置
110 処理容器
150 撮像部
200 制御装置
A1〜A3 処理ユニット
M1〜M6 液処理ユニット
T1〜T6 熱処理ユニット
L 光路
P1 受渡位置
P2 周辺露光位置
W ウェハ
Claims (9)
- 基板に対して塗布現像処理を行う基板処理システムであって、
基板に所定の処理を施す複数の処理装置を備えた処理ユニットと、
前記処理ユニット内の前記各処理装置間で基板を搬送する基板搬送機構と、
前記処理ユニットで処理された基板の表面を撮像する撮像部を備えた欠陥検査装置と、
以下(1)〜(4)の規則に従って欠陥検査を行うように前記欠陥検査装置及び前記基板搬送機構を制御する制御装置と、を有し、
前記処理ユニット、前記基板搬送機構及び前記欠陥検査装置は複数設けられ、
前記各基板搬送機構による基板の搬送ルートは互いに独立していることを特徴とする、基板処理システム。
(1)前記各処理ユニットで処理された基板を予め定められた前記各欠陥検査装置に搬送するように前記基板搬送機構は制御される
(2)前記各欠陥検査装置に搬入された基板は撮像部で撮像されて基板画像が取得される
(3)同一ロットの基板の基板画像のうち、前記各欠陥検査装置の間で最先に取得された基板画像に基づいて基準画像が生成され、当該基準画像が全ての前記欠陥検査装置に共通の基準画像として設定される
(4)前記各欠陥検査装置で取得された基板画像と前記基準画像とが比較されて欠陥の有無が判定される - 前記制御装置では、
前記基準画像が生成される前に、前記基準画像の元となる基板画像以外の基板画像が前記欠陥検査装置で取得された場合は、前記基板画像の画素値の平均値を算出し、前記基準画像の元となる基板画像の画素値の平均値と、前記基準画像の元となる基板画像以外の基板画像の画素値の平均値とが比較され、当該平均値の差分が閾値を超えた場合に欠陥有りと判定され、
前記基準画像が生成された後は、当該基準画像と前記各欠陥検査装置で取得された基板画像とが比較されて欠陥の有無が判定されることを特徴とする、請求項1に記載の基板処理システム。 - 前記基板搬送機構は、横方向に延伸する搬送路上を移動し、
前記処理ユニット内の前記各処理装置は、前記搬送路上を移送する前記基板搬送機構の搬送経路に沿って配置されていることを特徴とする、請求項1または2のいずれか一項に記載の基板処理システム。 - 前記処理ユニットは、上下方向に多段に積層して設けられていることを特徴とする、請求項3に記載の基板処理システム。
- 前記欠陥検査装置は、前記処理ユニットの設置数と同数設けられていることを特徴とする、請求項1〜4のいずれか一項に記載の基板処理システム。
- 基板に対して塗布現像処理を行う基板処理システムにおける欠陥検査方法であって、
前記基板処理システムは、
基板に所定の処理を施す複数の処理装置を備えた処理ユニットと、
前記処理ユニット内の前記各処理装置間で基板を搬送する基板搬送機構と、
前記処理ユニットで処理された基板の表面を撮像する撮像部を備えた欠陥検査装置と、を有し、
前記処理ユニット、前記基板搬送機構及び前記欠陥検査装置は複数設けられ、
前記各基板搬送機構による基板の搬送ルートは互いに独立しており、
前記欠陥検査方法は、以下(1)〜(4)の規則に従って行われることを特徴とする、欠陥検査方法。
(1)前記各処理ユニットで処理された基板は、前記各基板搬送機構により、予め定められた前記欠陥検査装置に搬送される
(2)前記各欠陥検査装置に搬入された基板は撮像部で撮像されて基板画像が取得される
(3)同一ロットの基板の基板画像のうち、前記各欠陥検査装置の間で最先に取得された基板画像に基づいて基準画像が生成され、当該基準画像が全ての前記欠陥検査装置に共通の基準画像として設定される
(4)前記各欠陥検査装置で取得された基板画像と前記基準画像とが比較されて欠陥の有無が判定される - 前記基準画像が生成される前に、前記基準画像の元となる基板画像以外の基板画像が前記欠陥検査装置で取得された場合は、前記基板画像の画素値の平均値を算出し、前記基準画像の元となる基板画像の画素値の平均値と、前記基準画像の元となる基板画像以外の基板画像の画素値の平均値とが比較され、当該平均値の差分が閾値を超えた場合に欠陥有りと判定され、
前記基準画像が生成された後は、当該基準画像と前記各欠陥検査装置で取得された基板画像とが比較されて欠陥の有無が判定されることを特徴とする、請求項6に記載の欠陥検査方法。 - 請求項6または7のいずれかに一項に記載の欠陥検査方法を、基板処理システムによって実行させるように、当該基板処理システムを制御する制御装置のコンピュータ上で動作するプログラム。
- 請求項8に記載のプログラムを格納した読み取り可能なコンピュータ記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015022498A JP6209546B2 (ja) | 2015-02-06 | 2015-02-06 | 基板処理システム、欠陥検査方法、プログラム及びコンピュータ記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015022498A JP6209546B2 (ja) | 2015-02-06 | 2015-02-06 | 基板処理システム、欠陥検査方法、プログラム及びコンピュータ記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016146404A true JP2016146404A (ja) | 2016-08-12 |
JP6209546B2 JP6209546B2 (ja) | 2017-10-04 |
Family
ID=56686467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015022498A Active JP6209546B2 (ja) | 2015-02-06 | 2015-02-06 | 基板処理システム、欠陥検査方法、プログラム及びコンピュータ記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6209546B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019021747A (ja) * | 2017-07-14 | 2019-02-07 | 東京エレクトロン株式会社 | 基板位置調整方法、記憶媒体及び基板処理システム |
CN109411379A (zh) * | 2017-08-15 | 2019-03-01 | 东京毅力科创株式会社 | 基板处理装置 |
CN110838453A (zh) * | 2018-08-17 | 2020-02-25 | 东京毅力科创株式会社 | 处理条件修正方法和基片处理系统 |
CN112334764A (zh) * | 2018-06-21 | 2021-02-05 | 东京毅力科创株式会社 | 基片的缺陷检查方法、存储介质和基片的缺陷检查装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335221A (ja) * | 1997-05-30 | 1998-12-18 | Tokyo Electron Ltd | 膜厚評価方法および処理装置 |
JPWO2006025386A1 (ja) * | 2004-08-31 | 2008-05-08 | 株式会社ニコン | 位置合わせ方法、処理システム、基板の投入再現性計測方法、位置計測方法、露光方法、基板処理装置、計測方法及び計測装置 |
JP2014132672A (ja) * | 2014-02-12 | 2014-07-17 | Tokyo Electron Ltd | 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体 |
JP2014160869A (ja) * | 2010-07-09 | 2014-09-04 | Tokyo Electron Ltd | 塗布、現像装置 |
JP2014195122A (ja) * | 2014-06-17 | 2014-10-09 | Tokyo Electron Ltd | 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体 |
-
2015
- 2015-02-06 JP JP2015022498A patent/JP6209546B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335221A (ja) * | 1997-05-30 | 1998-12-18 | Tokyo Electron Ltd | 膜厚評価方法および処理装置 |
JPWO2006025386A1 (ja) * | 2004-08-31 | 2008-05-08 | 株式会社ニコン | 位置合わせ方法、処理システム、基板の投入再現性計測方法、位置計測方法、露光方法、基板処理装置、計測方法及び計測装置 |
JP2014160869A (ja) * | 2010-07-09 | 2014-09-04 | Tokyo Electron Ltd | 塗布、現像装置 |
JP2014132672A (ja) * | 2014-02-12 | 2014-07-17 | Tokyo Electron Ltd | 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体 |
JP2014195122A (ja) * | 2014-06-17 | 2014-10-09 | Tokyo Electron Ltd | 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019021747A (ja) * | 2017-07-14 | 2019-02-07 | 東京エレクトロン株式会社 | 基板位置調整方法、記憶媒体及び基板処理システム |
CN109411379A (zh) * | 2017-08-15 | 2019-03-01 | 东京毅力科创株式会社 | 基板处理装置 |
CN109411379B (zh) * | 2017-08-15 | 2024-02-20 | 东京毅力科创株式会社 | 基板处理装置 |
CN112334764A (zh) * | 2018-06-21 | 2021-02-05 | 东京毅力科创株式会社 | 基片的缺陷检查方法、存储介质和基片的缺陷检查装置 |
CN112334764B (zh) * | 2018-06-21 | 2024-05-24 | 东京毅力科创株式会社 | 基片的缺陷检查方法、存储介质和基片的缺陷检查装置 |
CN110838453A (zh) * | 2018-08-17 | 2020-02-25 | 东京毅力科创株式会社 | 处理条件修正方法和基片处理系统 |
Also Published As
Publication number | Publication date |
---|---|
JP6209546B2 (ja) | 2017-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6244329B2 (ja) | 基板の検査方法、基板処理システム及びコンピュータ記憶媒体 | |
JP5479253B2 (ja) | 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体 | |
JP6329923B2 (ja) | 基板の検査方法、コンピュータ記憶媒体及び基板検査装置 | |
JP5566265B2 (ja) | 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法 | |
JP6209546B2 (ja) | 基板処理システム、欠陥検査方法、プログラム及びコンピュータ記憶媒体 | |
JP2008277528A (ja) | 基板の処理方法、基板の処理システム及びコンピュータ読み取り可能な記憶媒体 | |
KR102560788B1 (ko) | 주변 노광 장치, 주변 노광 방법, 프로그램, 및 컴퓨터 기억 매체 | |
WO2014091928A1 (ja) | 基板の欠陥検査方法、基板の欠陥検査装置及びコンピュータ記憶媒体 | |
JP5837649B2 (ja) | 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体 | |
JP5766316B2 (ja) | 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体 | |
JP5702263B2 (ja) | 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体 | |
JP2014109436A (ja) | 基板の欠陥検査方法、基板の欠陥検査装置、プログラム及びコンピュータ記憶媒体 | |
JP2013098477A (ja) | 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体 | |
JP6423064B2 (ja) | 基板処理システム | |
JP6524185B2 (ja) | 基板処理システム | |
JP2013098478A (ja) | 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体 | |
JP5567919B2 (ja) | 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体 | |
JP5752827B2 (ja) | 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体 | |
JP2017092306A (ja) | 基板処理装置および基板処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6209546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |