JP2016146377A - 電子装置及び電子装置の製造方法 - Google Patents

電子装置及び電子装置の製造方法 Download PDF

Info

Publication number
JP2016146377A
JP2016146377A JP2015021951A JP2015021951A JP2016146377A JP 2016146377 A JP2016146377 A JP 2016146377A JP 2015021951 A JP2015021951 A JP 2015021951A JP 2015021951 A JP2015021951 A JP 2015021951A JP 2016146377 A JP2016146377 A JP 2016146377A
Authority
JP
Japan
Prior art keywords
layer
solder
electrode
electronic device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015021951A
Other languages
English (en)
Other versions
JP6439472B2 (ja
Inventor
泰紀 上村
Taiki Uemura
泰紀 上村
作山　誠樹
Seiki Sakuyama
誠樹 作山
浩三 清水
Kozo Shimizu
浩三 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015021951A priority Critical patent/JP6439472B2/ja
Priority to US14/994,529 priority patent/US20160233181A1/en
Publication of JP2016146377A publication Critical patent/JP2016146377A/ja
Application granted granted Critical
Publication of JP6439472B2 publication Critical patent/JP6439472B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】電子部品の電極と半田が互いの成分を含有する金属間化合物を介して接合されることを抑制する。【解決手段】電子装置１Ａは、電極１１を有する電子部品１０と、電極１１の上方に設けられた半田４０と、電極１１と半田４０との間に設けられ、Ｐｄ、Ａｇ及びＩｎを含有する接合層３０Ａとを含む。接合層３０Ａは、例えば、Ｐｄ及びＡｇを含有する第１層３１と、Ｉｎを含有する第２層３２とを備える構造とされる。電極１１と半田４０の間に、Ｐｄ、Ａｇ及びＩｎを含有する接合層３０Ａを介在させることで、電極１１と半田４０の隣接を抑え、それらの互いの成分を含有する金属間化合物の生成を抑える。【選択図】図１

Description

本発明は、電子装置及び電子装置の製造方法に関する。
半導体素子や回路基板等の電子部品群を、半田を用いて接合する技術が知られている。また、電子部品の電極とそれに接合される半田との間の接合強度を高めるために、電極と半田の接合部に、それらの互いの成分を含有する金属間化合物を形成する技術が知られている。例えば、銅（Ｃｕ）等のパッド上にニッケル（Ｎｉ）を用いて形成されたバリアメタル膜と、スズ（Ｓｎ）を含有する半田バンプとの間に、Ｎｉ3Ｓｎ4の金属間化合物を形成する手法が提案されている。
特開平１１−３０７５６５号公報
しかし、半田を用いて接合された電子部品群を含む電子装置において、上記のように電極と半田が互いの成分を含有する金属間化合物を介して強固に接合されていると、力が加わった際、半田のほか、電極やその周辺に破壊が生じる恐れがある。破壊が半田のみで生じた場合は、その半田を溶融、交換することでリペアが可能であるが、破壊が電極やその周辺で生じた場合には、その電極を備えた電子部品の交換、或いは更にその電子部品と接合される電子部品の交換を要することが起こり得る。このような電子部品の交換は、電子装置のリペアコストの増大を招き得る。
本発明の一観点によれば、電極を有する電子部品と、前記電極の上方に設けられた半田と、前記電極と前記半田との間に設けられ、パラジウム（Ｐｄ）、銀（Ａｇ）及びインジウム（Ｉｎ）を含有する接合層とを含む電子装置が提供される。
また、本発明の一観点によれば、電子部品の電極の上方に設けられた、Ｐｄを含有する層の上方に、Ｉｎ及びＡｇを含有する半田を設ける工程と、加熱により前記半田を溶融し、前記電極と前記半田の間に、Ｐｄ、Ａｇ及びＩｎを含有する接合層を形成する工程とを含む電子装置の製造方法が提供される。
また、本発明の一観点によれば、電子部品の電極の上方に、Ｐｄ及びＡｇを含有する層を介して設けられた、Ｉｎを含有する層の上方に、半田を設ける工程と、加熱により前記半田を溶融し、前記電極と前記半田の間に、Ｐｄ、Ａｇ及びＩｎを含有する接合層を形成する工程とを含む電子装置の製造方法が提供される。
開示の技術によれば、電子部品の電極と半田が互いの成分を含有する金属間化合物を介して接合されることを抑制し、力が加わった際の電極やその周辺での破壊を抑制することのできる電子装置が実現可能になる。
第１の実施の形態に係る電子装置の第１例を示す図である。 第１の実施の形態に係る電子装置の第２例を示す図である。 第２の実施の形態に係る電子装置の一例を示す図である。 第２の実施の形態に係る電子装置の製造方法の第１例を示す図である。 第２の実施の形態に係る電子装置の製造方法の第２例を示す図である。 第２の実施の形態に係る電子装置の別例を示す図である。 第２の実施の形態に係る半導体チップの製造方法の一例を示す図である。 接合部の断面組織の一例を示す図である。 接合部の断面組織の別例を示す図である。 高速シェア試験後の破断面の一例を示す図である。 高速シェア試験の結果の一例を示す図である。 第３の実施の形態に係る電子装置の一例を示す図である。 第３の実施の形態に係る電子装置の製造方法の第１例を示す図である。 第３の実施の形態に係る電子装置の製造方法の第２例を示す図である。
まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る電子装置の第１例を示す図である。図１には、第１の実施の形態に係る電子装置の第１例の要部断面を模式的に図示している。
図１に示す電子装置１Ａは、電子部品１０、電子部品２０、接合層３０Ａ、及び半田４０を有している。
電子部品１０は、電極１１を有している。電極１１には、例えば、銅（Ｃｕ）若しくはＣｕを含む材料、又は、ニッケル（Ｎｉ）若しくはＮｉを含む材料が用いられる。尚、電極１１には、単層構造又は積層構造の電極層、そのような電極層上にバリアメタル層を設けた積層構造を用いることができる。
接合層３０Ａは、電子部品１０の電極１１上に設けられている。図１には、電極１１上に設けられた第１層３１、及び、この第１層３１上に設けられた第２層３２を含む接合層３０Ａを例示している。
接合層３０Ａの第１層３１は、パラジウム（Ｐｄ）及び銀（Ａｇ）を含有する層（ＰｄＡｇ含有層）である。ＰｄＡｇ含有層は、Ｐｄを主成分とし、Ａｇを含有する層である。ＰｄＡｇ含有層は、合金（固溶体又は金属間化合物）の結晶構造を採る。
接合層３０Ａの第２層３２は、Ｉｎを含有する層（Ｉｎ含有層）である。Ｉｎ含有層は、Ｉｎを主成分とする層である。Ｉｎ含有層は、例えば、Ｉｎ及び金（Ａｕ）を含有する。Ｉｎ含有層は、合金（固溶体又は金属間化合物）の結晶構造を採る。
半田４０は、接合層３０Ａ上に設けられている。半田４０には、例えば、スズ（Ｓｎ）が含有されている。
電子部品２０は、電子部品１０と対向するように設けられ、半田４０及び接合層３０Ａを介して電子部品１０（その電極１１）に電気的に接続されている。
上記のような構成を有する電子装置１Ａでは、電子部品１０の電極１１と半田４０との間に介在する接合層３０Ａによって、電極１１と半田４０との間での成分の相互拡散を抑制し、且つ、電極１１と半田４０との間の一定の接合強度を確保する。
接合層３０Ａの、電極１１側に設けられる第１層３１のＰｄＡｇ含有層は、電極１１の成分であるＣｕやＮｉが、半田４０に拡散することを抑制する機能を有する。更に、この第１層３１のＰｄＡｇ含有層は、半田４０との間に、第２層３２のＩｎ含有層を安定的に存在させる機能を有する。
接合層３０Ａの、半田４０側に設けられる第２層３２のＩｎ含有層は、半田４０の成分であるＳｎが、電極１１に拡散することを抑制する機能を有する。更に、この第２層３２のＩｎ含有層は、第１層３１のＰｄＡｇ含有層に含有されるＰｄが、半田４０に拡散することを抑制する機能、即ち、電極１１との間に、第１層３１のＰｄＡｇ含有層を安定的に存在させる機能を有する。
電極１１と半田４０との間に、このような第１層３１及び第２層３２を有する接合層３０Ａを設けることで、電極１１と半田４０の成分（ＣｕとＳｎ或いはＮｉとＳｎ）の相互拡散を抑制することができる。これにより、電極１１と半田４０との間に、互いの成分を含有するような金属間化合物（Ｃｕ6Ｓｎ5、Ｃｕ3Ｓｎ、Ｎｉ3Ｓｎ4等）が生成されることを抑制することができる。そのため、電極１１と半田４０とが、そのような金属間化合物を介して接合されることを抑制することができる。
電極と半田とが互いの成分を含有する金属間化合物を介して接合されていると、衝撃や応力等で半田に力が加わった時に、その半田に金属間化合物で強固に接合された電極に力が伝わり、電極やその周辺に破壊が生じてしまうことが起こり得る。これに対し、上記電子装置１Ａでは、電極１１と半田４０との間に接合層３０Ａを介在させ、電極１１と半田４０の互いの成分を含有する金属間化合物の生成を抑制する。これにより、半田４０から電極１１に過剰な力が伝わるのを抑制し、電極１１やその周辺の破壊を抑制する。例えば、電極１１やその周辺に破壊が生じてしまう前に、半田４０自体、半田４０と接合層３０Ａの界面、接合層３０Ａの第１層３１と第２層３２の界面、接合層３０Ａと電極１１との界面等で破断を生じさせ、電極１１やその周辺に破壊が生じることを抑制する。
一方、電極と半田との間に合金、金属間化合物が生成されないと、半田が電極に接合されない、或いは半田の接合強度が著しく低下してしまうことが起こり得る。これに対し、上記電子装置１Ａでは、接合層３０Ａ（特にその第２層３２との合金形成）によって半田４０の接合が達成され、電極１１と半田４０との間の一定の接合強度が確保される。
ところで、半田を用いて電子部品群を一旦接合した後、一部の電子部品に故障が生じた際や一部の電極間の半田（接合部）に破断等の不良が生じた際、該当電子部品の半田接合部を加熱溶融し、新しい電子部品や半田に交換する技術（リペア技術）がある。例えば、回路基板上に半田を用いて搭載（接合）された電子部品群（半導体チップ、半導体パッケージ、その他各種電子部品）のうち、一部の電子部品や半田をリペアするような場合がある。
この場合、電極間の半田のみの破壊であれば、その半田を溶融、交換することでリペアが可能であり、その半田に繋がる電子部品は再利用することもできる。
しかし、電極と半田とが互いの成分を含有する金属間化合物を介して強固に接合され、衝撃や応力等の力によって電極やその周辺に破壊が生じていると、少なくともその電極を備えた電子部品の交換を要する。このような電極の部分の破壊が、電子部品群が搭載される回路基板側で生じている場合には、回路基板の交換、或いは回路基板とそれに搭載される電子部品群を含めた電子装置全体の交換を要することが起こり得る。このような交換は、電子装置のリペアコストの増大を招く可能性がある。
リペアを実施するうえでは、電子装置に含まれる電子部品群の電極間の半田に破壊が生じていたとしても、電極やその周辺の破壊は抑制されていることが好ましい。
ここで、上記図１に示した電子装置１Ａでは、電極１１と半田４０との間に接合層３０Ａを介在させ、電極１１と半田４０との間に、一定の接合強度を確保しながら、互いの成分を含有する金属間化合物が生成されることを抑制する。これにより、半田４０に力が加わった際に、比較的半田４０で破壊が生じ易くなるようにし、半田４０から電極１１に過剰な力が伝わることを抑制して、電極１１やその周辺に破壊が生じることを抑制する。このようにすることで、電子装置１Ａにリペアを要するような故障が生じた場合にも、リペアコストの増大を抑えて、リペアを実施することが可能になる。
以上、ＰｄＡｇ含有層である第１層３１と、ＩｎＡｕ等のＩｎ含有層である第２層３２とを有する接合層３０Ａを含む電子装置１Ａを例示した。この電子装置１Ａにおいて、接合層３０Ａの第１層３１と第２層３２との間では、加熱により、それらの成分が僅かに相互拡散する場合もある。即ち、Ｐｄを主成分とし、Ａｇ及びＩｎを含有する第１層３１と、Ｉｎを主成分とし、Ｐｄを含有する第２層３２との２層構造を有する接合層３０Ａが形成される場合がある。このような相互拡散が生じる場合でも、電極１１と半田４０との間に、Ｐｄ、Ａｇ及びＩｎを含有する接合層３０Ａが介在することで、電極１１と半田４０との間の成分の相互拡散を抑制することができる。これにより、上記のように、電極１１と半田４０との互いの成分を含有する金属間化合物の生成が抑制され、電極１１やその周辺での破壊が抑制される。
上記図１には、電子装置の第１例として、Ｐｄ及びＡｇを含有する第１層３１と、Ｉｎを含有する第２層３２の２層構造の接合層３０Ａを含む電子装置１Ａを例示した。続いて、単層構造の接合層を含む電子装置を第２例として説明する。
図２は第１の実施の形態に係る電子装置の第２例を示す図である。図２には、第１の実施の形態に係る電子装置の第２例の要部断面を模式的に図示している。
図２に示す電子装置１Ｂは、電子部品１０の電極１１と半田４０との間に、単層構造の接合層３０Ｂを有している点で、上記電子装置１Ａと相違する。
接合層３０Ｂは、Ｐｄ、Ａｇ及びＩｎを含有する。接合層３０Ｂは、Ｐｄを主成分とし、Ａｇ及びＩｎを含有する層であって、合金（固溶体又は金属間化合物）の結晶構造を採る。接合層３０Ｂは、例えば、上記電子装置１Ａにおける接合層３０Ａの第１層３１と第２層３２との間の加熱による成分の相互拡散が進行することで、形成される。
電極１１と半田４０との間に、このような単層構造の接合層３０Ｂが設けられる場合も、電極１１と半田４０との間の成分の相互拡散を抑制することができる。これにより、電極１１と半田４０との互いの成分を含有する金属間化合物の生成が抑制され、電極１１やその周辺での破壊が抑制される。
尚、上記電子装置１Ａ，１Ｂにおける電子部品１０には、半導体素子（半導体チップ）、回路基板上に搭載された半導体チップを備える半導体装置（半導体パッケージ）、回路基板等を用いることができる。上記電子装置１Ａ，１Ｂにおける電子部品２０にも同様に、半導体チップ、半導体パッケージ、回路基板等を用いることができる。
接合する電子部品１０と電子部品２０の組合せとしては、例えば、半導体チップと回路基板の組合せ、半導体パッケージと回路基板の組合せ、半導体チップと半導体パッケージの組合せがある。また、接合する電子部品１０と電子部品２０の組合せとして、例えば、半導体チップ同士の組合せ、半導体パッケージ同士の組合せ、回路基板同士の組合せもある。
以上述べたような電子装置について、以下、第２及び第３の実施の形態として、より具体的に説明する。
まず、第２の実施の形態について説明する。
図３は第２の実施の形態に係る電子装置の一例を示す図である。図３には、第２の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
図３に示す電子装置１００Ａは、電子部品である回路基板１１０及び半導体チップ１２０、並びに、接合層１３０及び半田１４０を有している。
回路基板１１０は、基板１１２、電極１１１、及び保護膜１１３を有している。
基板１１２には、ガラスエポキシやポリイミド等の有機絶縁材料、又は、ガラスやセラミック等の無機絶縁材料、シリコン（Ｓｉ）等の半導体材料が用いられる。基板１１２には、ここでは図示を省略するが、配線、ビア等の導体部が設けられ、この導体部に、電極１１１が電気的に接続されている。
電極１１１は、電極層１１１ａと、電極層１１１ａ上に設けられたバリアメタル層１１１ｂとを含む。
電極層１１１ａには、例えば、Ｃｕが用いられる。電極層１１１ａには、Ｃｕのほか、Ｎｉ、アルミニウム（Ａｌ）等を用いることもできる。電極層１１１ａは、単層構造のほか、同種又は異種の材料を積層した積層構造とすることもできる。
バリアメタル層１１１ｂには、例えば、Ｎｉが用いられる。バリアメタル層１１１ｂには、Ｎｉのほか、Ａｌ、タンタル（Ｔａ）、チタン（Ｔｉ）若しくはタングステン（Ｗ）、又はＮｉを含めたこれらの材料のうち２種以上を含む材料を用いることができる。バリアメタル層１１１ｂは、単層構造のほか、同種又は異種の材料を積層した積層構造とすることもできる。
保護膜１１３は、基板１１２上に、電極１１１の少なくとも一部が露出するように設けられている。ここでは一例として、電極１１１の電極層１１１ａの縁部が保護膜１１３で被覆され、保護膜１１３で被覆されていない部分の電極層１１１ａ上に、バリアメタル層１１１ｂが形成されている場合を図示している。保護膜１１３には、ソルダーレジスト等の絶縁膜が用いられる。
接合層１３０は、回路基板１１０の電極１１１（そのバリアメタル層１１１ｂ）上に設けられている。接合層１３０は、電極１１１のバリアメタル層１１１ｂ上に設けられた第１層１３１、及び、この第１層１３１上に設けられた第２層１３２を含む。
第１層１３１は、Ｐｄを主成分とし、Ａｇを含有するＰｄＡｇ含有層であり、例えば、ＰｄＡｇ層である。第２層１３２は、Ｉｎを含有するＩｎ含有層であり、例えば、Ｉｎを主成分とし、Ａｕを含有するＩｎＡｕ層、ＩｎＡｕ含有層である。第１層１３１のＰｄＡｇ含有層、第２層１３２のＩｎ含有層は、いずれも合金（固溶体又は金属間化合物）の結晶構造を採る。
半田１４０は、接合層１３０上に設けられている。半田１４０には、Ｓｎが含有されている。
半導体チップ１２０は、電極１２１を有している。半導体チップ１２０は、ここでは図示を省略するが、半導体基板を用いて形成されたトランジスタ等の回路素子、及び、回路素子に電気的に接続された配線、ビア等の導体部を含み、このような導体部に電極１２１が電気的に接続されている。半導体チップ１２０は、回路基板１１０と対向するように設けられ、半田１４０及び接合層１３０を介して、電極１２１と電極１１１とが電気的に接続されている。
尚、図３には、一対の電極１１１と電極１２１を例示するが、回路基板１１０及び半導体チップ１２０には、複数の電極１１１及び電極１２１が、互いに対応する位置に、設けられ得る。また、図３には、一対の回路基板１１０と半導体チップ１２０を例示するが、１枚の回路基板１１０上には、複数の半導体チップ１２０が搭載され得る。
図３に示す電子装置１００Ａにおいて、接合層１３０の、電極１１１側に設けられる第１層１３１のＰｄＡｇ含有層は、電極１１１に含まれるＣｕやＮｉ等の成分が、半田１４０に拡散することを抑制する。接合層１３０の、半田１４０側に設けられる第２層１３２のＩｎ含有層は、半田１４０の成分であるＳｎが、電極１１１に拡散することを抑制する。第２層１３２のＩｎ含有層は、第１層１３１に含有されるＰｄが、半田１４０に拡散することを抑制する。
電極１１１のバリアメタル層１１１ｂと半田１４０との間に、このような第１層１３１及び第２層１３２を有する接合層１３０を設けることで、バリアメタル層１１１ｂと半田１４０の成分（ＮｉとＳｎ等）の相互拡散を抑制することができる。これにより、電極１１１（バリアメタル層１１１ｂ）と半田１４０とが、互いの成分を含有するような金属間化合物（Ｎｉ3Ｓｎ4等）を介して接合されることを抑制することができる。半田１４０の、電極１１１側との接合は、接合層１３０（特にその第２層１３２との合金形成）によって達成され、電極１１１と半田１４０との間の一定の接合強度が確保される。
このように、電極１１１と半田１４０との間に接合層１３０を介在させ、電極１１１と半田１４０との間に、一定の接合強度を確保しながら、互いの成分を含有する金属間化合物が生成されるのを抑制する。これにより、衝撃等で半田１４０に力が加わった際に、半田１４０で破壊が生じずに電極１１１やその周辺に過剰な力が加わって破壊が生じてしまうのを抑制することが可能になる。
続いて、上記のような電子装置１００Ａの製造方法の一例について説明する。
図４は第２の実施の形態に係る電子装置の製造方法の第１例を示す図である。図４（Ａ）には、接合前の回路基板と半導体チップの一例の要部断面を模式的に図示している。図４（Ｂ）には、接合時の回路基板と半導体チップの一例の要部断面を模式的に図示している。図４（Ｃ）には、接合後の回路基板と半導体チップの一例の要部断面を模式的に図示している。
まず、図４（Ａ）に示すような回路基板１１０及び半導体チップ１２０を準備する。
回路基板１１０は、図４（Ａ）に示すように、基板１１２、電極１１１（電極層１１１ａ及びバリアメタル層１１１ｂ）、並びに、保護膜１１３を有する。電極１１１の電極層１１１ａ上に設けるバリアメタル層１１１ｂにＮｉを用いる場合には、電極層１１１ａ上に、例えば、無電解めっきにより、厚さ４μｍ〜６μｍ程度のバリアメタル層１１１ｂが形成される。尚、この場合、バリアメタル層１１１ｂには、Ｎｉと共に、めっき液に含まれるリン（Ｐ）が僅かに含有され得る。
このような回路基板１１０のバリアメタル層１１１ｂ上には、図４（Ａ）に示すように、Ｐｄ層１３３及びＡｕ層１３４がこの順で積層される。Ｐｄ層１３３は、例えば、無電解めっきにより、厚さ０．０５μｍ〜０．１μｍ程度で形成される。Ａｕ層１３４は、例えば、無電解めっきにより、厚さ０．０１μｍ〜０．０５μｍ程度で形成される。
半導体チップ１２０は、図４（Ａ）に示すように、電極１２１を有する。電極１２１上には、半田１４１が搭載される。半田１４１には、Ｉｎ、Ａｇ及びＳｎを含有する半田材料が用いられる。半田１４１には、例えば、Ｉｎを４５重量％以上含有し、Ａｇを０．５重量％以上含有し、残部がＳｎである半田材料が用いられる。
このように電極１１１のバリアメタル層１１１ｂ上にＰｄ層１３３及びＡｕ層１３４が設けられた回路基板１１０と、電極１２１上に半田１４１が設けられた半導体チップ１２０とを、図４（Ａ）に示すように、対向させて配置する。
次いで、回路基板１１０及び半導体チップ１２０の、一方を他方に接近させ、図４（Ｂ）に示すように、半田１４１をＡｕ層１３４に接触させ、半田１４１を加熱により溶融する。半田１４１の溶融は、２００℃以下の比較的低温の条件で行い、好ましくは１５０℃以下の条件で行う。例えば、１２５℃〜１５０℃の温度範囲での加熱により、Ａｕ層１３４に接触する半田１４１を溶融する。
半田１４１を溶融すると、まず、半田１４１に含有されるＩｎがＡｕ層１３４上を表面拡散する。Ａｕ層１３４上を表面拡散するＩｎ中にはＡｇが含まれており、ＩｎとＡｕ層１３４が反応してＩｎＡｕ含有層が形成されると共に、ＡｇがＰｄ層１３３に拡散してＰｄＡｇ含有層が形成される。回路基板１１０の電極１１１上方の最表面にＡｕ層１３４があることによって、表面拡散したＩｎをＡｕと反応させ、そのＩｎ中に含まれていたＡｇをＰｄ層１３３に拡散させることが可能になっている。
半田１４１の溶融に伴うこのような成分の拡散、反応により、図４（Ｃ）に示すように、ＩｎＡｕ含有層を第２層１３２とし、ＰｄＡｇ含有層を第１層１３１とする接合層１３０が形成される。
上記のようにＩｎ及びＡｇが拡散した半田１４１は、冷却により凝固され、それにより、接合層１３０と接合された半田１４０が形成される。
この図４に示すような方法により、電極１１１のバリアメタル層１１１ｂと、半田１４０との間に、ＰｄＡｇ含有層の第１層１３１とＩｎＡｕ含有層の第２層１３２とを含む接合層１３０が設けられた、電子装置１００Ａが得られる。
上記方法では、半田１４１に、Ｉｎが４５重量％以上、Ａｇが０．５重量％以上、残部がＳｎである半田材料を用い、電極１１１の表面には、Ｐｄ層１３３及びＡｕ層１３４を設ける。
ここで、半田１４１に含有されるＩｎが４５重量％よりも少ない場合には、半田１４１をＡｕ層１３４に接触させて溶融した時に、ＩｎがＡｕ層１３４上を十分に表面拡散せず、ＩｎＡｕ含有層の形成が難しくなる恐れがある。
半田１４１に含有されるＡｇが０．５重量％よりも少ない場合には、Ａｕ層１３４上を表面拡散するＩｎ中に含まれるＡｇの量が少なくなり、ＰｄＡｇ含有層の形成が難しくなる恐れがある。
また、２００℃を上回る比較的高温の条件で半田１４１を溶融した場合には、Ａｕ層１３４及びＰｄ層１３３から半田１４１にＡｕ及びＰｄが拡散してしまい、ＩｎＡｕ含有層とＰｄＡｇ含有層の２層構造を有する接合層１３０の形成が難しくなる恐れがある。
電子装置１００Ａは、次の図５に示すような方法を用いて製造することもできる。
図５は第２の実施の形態に係る電子装置の製造方法の第２例を示す図である。図５（Ａ）には、接合前の回路基板と半導体チップの一例の要部断面を模式的に図示している。図５（Ｂ）には、接合時の回路基板と半導体チップの一例の要部断面を模式的に図示している。図５（Ｃ）には、接合後の回路基板と半導体チップの一例の要部断面を模式的に図示している。
この方法では、図５（Ａ）に示すように、半導体チップ１２０と接合される前の回路基板１１０のバリアメタル層１１１ｂ上に、ＰｄＡｇ層１３５及びＩｎＡｕ層１３６がこの順で積層される。ＰｄＡｇ層１３５及びＩｎＡｕ層１３６は、例えば、無電解めっきにより形成される。
図５（Ａ）に示すように、半導体チップ１２０には、その電極１２１上に半田１４２が搭載される。半田１４２には、Ｓｎを含有する半田材料が用いられる。この半田１４２には、必ずしもＩｎ及びＡｇが含有されていることを要しない。
このように電極１１１のバリアメタル層１１１ｂ上にＰｄＡｇ層１３５及びＩｎＡｕ層１３６が設けられた回路基板１１０と、電極１２１上に半田１４２が設けられた半導体チップ１２０とを、図５（Ａ）に示すように、対向させて配置する。
次いで、回路基板１１０及び半導体チップ１２０の、一方を他方に接近させ、図５（Ｂ）に示すように、半田１４２をＩｎＡｕ層１３６に接触させ、半田１４２を加熱により溶融する。半田１４２の溶融は、ＩｎＡｕ層１３６のＩｎ、ＰｄＡｇ層１３５のＰｄの、半田１４２への拡散が抑えられるような温度条件で行う。
所定温度条件で半田１４２を溶融し、ＩｎＡｕ層１３６に接合することで、図５（Ｃ）に示すように、ＩｎＡｕ層１３６を第２層１３２とし、ＰｄＡｇ層１３５を第１層１３１とする接合層１３０が形成される。尚、半田１４２を溶融してＩｎＡｕ層１３６に接合する際には、ＩｎＡｕ層１３６とＰｄＡｇ層１３５との間の成分の相互拡散が起こり得る。このような拡散により、ＩｎＡｕ含有層を第２層１３２とし、ＰｄＡｇ含有層を第１層１３１とする接合層１３０が形成されてもよい。
半田１４２は冷却により凝固され、それにより、接合層１３０と接合された半田１４０が形成される。
この図５に示すような方法によっても、電極１１１のバリアメタル層１１１ｂと、半田１４０との間に、ＰｄＡｇ含有層の第１層１３１とＩｎＡｕ含有層の第２層１３２とを含む接合層１３０が設けられた、電子装置１００Ａが得られる。
尚、図５には、回路基板１１０のバリアメタル層１１１ｂ上にＰｄＡｇ層１３５及びＩｎＡｕ層１３６を積層する場合を例示したが、バリアメタル層１１１ｂ上にＰｄ層、Ａｇ層、Ｉｎ層及びＡｕ層を積層し、半田１４２の接合を行うこともできる。このような方法によっても、バリアメタル層１１１ｂと半田１４０との間に、ＰｄＡｇ含有層及びＩｎＡｕ含有層を含む接合層１３０を形成することが可能である。
また、半導体チップ１２０の電極１２１と、半田１４０との間に、ＰｄＡｇ含有層及びＩｎＡｕ含有層を含む接合層を設けることもできる。
図６は第２の実施の形態に係る電子装置の別例を示す図である。図６には、第２の実施の形態に係る電子装置の別例の要部断面を模式的に図示している。
図６に示す電子装置１００Ｂは、半導体チップ１２０の電極１２１と、半田１４０との間に、ＰｄＡｇ含有層の第１層１５１とＩｎＡｕ含有層の第２層１５２とを含む接合層１５０を有している点で、上記図３に示した電子装置１００Ａと相違する。
電極１２１下の第１層１５１は、Ｐｄを主成分とし、Ａｇを含有するＰｄＡｇ含有層であり、例えば、ＰｄＡｇ層である。第１層１５１下の第２層１５２は、Ｉｎを含有するＩｎ含有層であり、例えば、Ｉｎを主成分とし、Ａｕを含有するＩｎＡｕ層、ＩｎＡｕ含有層である。第１層１３１のＰｄＡｇ含有層、第２層１３２のＩｎ含有層は、いずれも合金（固溶体又は金属間化合物）の結晶構造を採る。
電極１２１と半田１４０との間に、このような第１層１５１及び第２層１５２を含む接合層１５０を介在させることで、電極１２１と半田１４０との間に、一定の接合強度を確保しながら、互いの成分を含有する金属間化合物が生成されるのを抑制する。これにより、衝撃等で半田１４０に力が加わった際に、半田１４０で破壊が生じずに電極１２１やその周辺に過剰な力が加わって破壊が生じてしまうのを抑制することが可能になる。
図７は第２の実施の形態に係る半導体チップの製造方法の一例を示す図である。図７（Ａ）には、接合前の半導体チップの一例の要部断面を模式的に図示している。図７（Ｂ）には、接合時の半導体チップの一例の要部断面を模式的に図示している。図７（Ｃ）には、接合後の半導体チップの一例の要部断面を模式的に図示している。
まず、図７（Ａ）に示すような、電極１２１を有する半導体チップ１２０を準備する。半導体チップ１２０の電極１２１上には、上記図４（Ａ）の例に従い、図７（Ａ）に示すように、Ｐｄ層１５３及びＡｕ層１５４がこの順で積層される。
このような半導体チップ１２０のＡｕ層１５４上に、図７（Ｂ）に示すように、所定の組成条件の半田１４１ａａを接触させ、加熱により溶融する。半田１４１ａａには、Ｉｎ、Ａｇ及びＳｎを含有する半田材料が用いられ、例えば、Ｉｎが４５重量％以上、Ａｇが０．５重量％以上、残部がＳｎである半田材料が用いられる。半田１４１ａａの溶融は、２００℃以下の比較的低温の条件、好ましくは１５０℃以下の条件で行う。
半田１４１ａａを溶融すると、まず、半田１４１ａａに含有されるＩｎがＡｕ層１５４上を表面拡散する。Ａｕ層１５４上を表面拡散するＩｎ中にはＡｇが含まれており、ＩｎとＡｕ層１５４が反応してＩｎＡｕ含有層が形成されると共に、ＡｇがＰｄ層１５３に拡散してＰｄＡｇ含有層が形成される。
半田１４１ａａの溶融に伴うこのような成分の拡散、反応により、図７（Ｃ）に示すように、ＩｎＡｕ含有層を第２層１５２とし、ＰｄＡｇ含有層を第１層１５１とする接合層１５０が形成される。上記のようにＩｎ及びＡｇが拡散した半田１４１ａａは、冷却により凝固され、それにより、接合層１５０と接合された半田１４１ａが形成される。
このような方法により、図７（Ｃ）に示すような、電極１２１上に接合層１５０を介して半田１４１ａが搭載された半導体チップ１２０が得られる。
このようにして半田１４１ａが搭載された半導体チップ１２０を用い、例えば、上記図４の例に従い、電極１１上にＰｄ層１３３及びＡｕ層１３４を設けた回路基板１１０との接合を行うことで、上記図６のような電子装置１００Ｂを得ることができる。
尚、この図７のような方法のほか、上記図５（Ａ）の例に従い、半導体チップ１２０の電極１２１上にＰｄＡｇ層及びＩｎＡｕ層を積層し、その上に所定の半田（必ずしもＩｎＳｎＡｇ半田であることを要しない）を接触させ、加熱により溶融する方法を用いてもよい。或いは、半導体チップ１２０の電極１２１上にＰｄ層、Ａｇ層、Ｉｎ層及びＡｕ層を積層し、その上に所定の半田を接触させ、加熱により溶融する方法を用いてもよい。このような方法によっても、電極１２１上に、ＩｎＡｕ含有層を第２層１５２とし、ＰｄＡｇ含有層を第１層１５１とする接合層１５０を介して半田が搭載された、半導体チップ１２０を得ることが可能である。
また、ここでは回路基板１１０との接合前に予め半導体チップ１２０側に半田（１４１ａ等）を搭載する場合を例示したが、上記図７の例に従い、半導体チップ１２０との接合前に予め回路基板１１０側に半田を搭載することもできる。このように予め半田を搭載した回路基板１１０を準備しておき、この回路基板１１０と、半田を搭載していない或いは半田を搭載している半導体チップ１２０とを接合することもできる。
続いて、電極と半田の接合部の断面組織を評価した結果について述べる。
図８は接合部の断面組織の一例を示す図である。
図８には、ＮｉＰｄＡｕ電極上に上記組成条件のＩｎＳｎＡｇ半田を１５０℃で接合した時における電極と半田の接合部の断面について元素分析を行った結果を示している。図８において、指定の元素が含有されていない場合は黒く表示されており、指定の元素が含有されている場合はその含有量に応じて白く表示されている。図８（Ａ）はＡｇの分析結果、図８（Ｂ）はＰｄの分析結果、図８（Ｃ）はＩｎの分析結果、図８（Ｄ）はＡｕの分析結果、図８（Ｅ）はＳｎの分析結果、図８（Ｆ）はＮｉの分析結果である。
図８（Ｆ）のＮｉが存在する領域２００ｆの上側に沿うような形で、図８（Ｂ）のようにＰｄが存在する領域２００ｂがあり、この領域２００ｂに対応して、図８（Ａ）のように僅かにＡｇが存在する領域２００ａがある。電極と半田の接合部には、ＰｄＡｇ含有層が形成されていることが分かる。
このＰｄＡｇ含有層（図８（Ａ）及び図８（Ｂ））の上側に沿うような形で、図８（Ｄ）のようにＡｕが存在する領域２００ｄがあり、この領域２００ｄに対応して、図８（Ｃ）のようにＩｎが存在している。図８（Ｄ）のＡｕが存在する領域２００ｄの下側と、図８（Ｃ）のＩｎが存在する領域２００ｃの下側とは、ほぼ一致した形状となっている。電極と半田の接合部には、ＰｄＡｇ含有層と共に、ＩｎＡｕ含有層が形成されていることが分かる。
そして、図８（Ｄ）のＡｕが存在する領域２００ｄの上側に沿うような形で、図８（Ｅ）のようにＳｎが存在する領域２００ｅがあり、ＩｎＡｕ含有層（図８（Ｃ）及び図８（Ｄ））が存在する領域には、Ｓｎが存在しないことが分かる。
図８（Ａ）〜図８（Ｆ）より、電極と半田の接合部では、ＰｄＡｇ含有層及びＩｎＡｕ含有層が形成され、電極成分であるＮｉと半田成分であるＳｎとの隣接、相互拡散が抑えられ、ＮｉとＳｎを含有する金属間化合物の生成が抑えられると言うことができる。
尚、図８（Ａ）、図８（Ｃ）及び図８（Ｅ）より、半田側のＡｇが存在する領域２００ａには、Ｉｎは存在するものの、Ｓｎは存在しない。上記図４で述べた製造方法では、Ａｇと共にＩｎがＡｕと接触し、ＩｎとＡｕが反応してＩｎＡｕ含有層が形成され、それによって余剰となったＡｇがＰｄと反応してＰｄＡｇ含有層が形成されると言うことができる。
以上述べたように、電極と半田の接合部に、Ｐｄ、Ａｇ及びＩｎを含有する接合層を設けることで、電極と半田の成分を含有する金属間化合物の生成が抑制される。ここで、電極と半田の接合部に、Ｐｄ、Ａｇ及びＩｎの３種の元素を含有する接合層を設けなかった場合について、考察する。
図９は接合部の断面組織の別例を示す図である。
図９には、ＮｉＡｕ電極上に上記組成条件のＩｎＳｎＡｇ半田を１５０℃で接合した時における電極と半田の接合部の断面について元素分析を行った結果を示している。図９において、指定の元素が含有されていない場合は黒く表示されており、指定の元素が含有されている場合はその含有量に応じて白く表示されている。図９（Ａ）及び図９（Ｂ）はそれぞれ接合初期のＳｎ（図９（Ａ））及びＮｉ（図９（Ｂ））の分析結果、図９（Ｃ）及び図９（Ｄ）はそれぞれ接合後期のＳｎ（図９（Ｃ））及びＮｉ（図９（Ｄ））の分析結果である。
ＮｉＡｕ電極上に所定のＩｎＳｎＡｇ半田を接合した場合、Ａｕは半田内部に拡散し、検出されなかった。このように電極側にＰｄを設けなかった場合には、電極と半田の接合部にＩｎＡｕ含有層が形成されない。そのため、図９（Ａ）及び図９（Ｂ）に示すように、電極成分であるＮｉと半田成分であるＳｎとが隣接してしまうようになる。このように電極成分であるＮｉと半田成分であるＳｎとが隣接してしまうと、図９（Ｃ）及び図９（Ｄ）に示すように、Ｎｉが半田側に拡散してしまい、その結果、ＮｉとＳｎを含有する金属間化合物が生成される。
Ｐｄは、Ａｕの半田内部への拡散を抑え、ＩｎＡｕ含有層を形成するのに寄与する。そして、ＩｎＡｕ含有層の形成の結果として、ＰｄＡｇ含有層が形成される。
一方、電極と半田の接合部にＰｄＡｇ含有層のみを設けようとしても、Ｐｄは半田内部に拡散してしまうことが知られており、電極と半田の接合部にはＰｄＡｇ含有層を安定的に存在させることができない。ＩｎＡｕ含有層は、Ｐｄの半田内部への拡散を抑え、ＰｄＡｇ含有層を形成するのに寄与する。
このように、ＰｄＡｇ含有層は、電極と半田の接合部にＩｎＡｕ含有層を安定的に存在させるのに寄与し、ＩｎＡｕ含有層は、電極と半田の接合部にＰｄＡｇ含有層を安定的に存在させるのに寄与している。尚、形成後のＰｄＡｇ含有層とＩｎＡｕ含有層との間では成分の相互拡散が起こり得る。電極と半田の接合部に、Ｐｄ、Ａｇ及びＩｎを含有する接合層が設けられることで、電極と半田の互いの成分を含有する金属間化合物の生成が抑制される。
図１０は高速シェア試験後の破断面の一例を示す図である。
図１０には、高速シェア試験後の破断面の走査型電子顕微鏡（Scanning Electron Microscope；ＳＥＭ）像を例示している。高速シェア試験は、ＮｉＰｄＡｕ電極上にＩｎＳｎＡｇ半田、ＩｎＳｎ共晶半田、ＳｎＡｇＣｕ半田をそれぞれ接合した試料について、３０００ｍｍ／ｓのシェア速度で行った。図１０（Ａ）はＮｉＰｄＡｕ電極上にＩｎＳｎＡｇ半田を接合した試料の破断面のＳＥＭ像である。図１０（Ｂ）はＮｉＰｄＡｕ電極上にＩｎＳｎ共晶半田を接合した試料の破断面のＳＥＭ像である。図１０（Ｃ）はＮｉＰｄＡｕ電極上にＳｎＡｇＣｕ半田を接合した試料の破断面のＳＥＭ像である。
ＮｉＰｄＡｕ電極上にＩｎＳｎＡｇ半田を接合した試料では、電極と半田の接合部にＰｄＡｇ含有層及びＩｎＡｕ含有層が形成される。この試料の高速シェア試験後には、図１０（Ａ）に示すように、電極周辺に亀裂等の破壊は認められなかった。
一方、ＮｉＰｄＡｕ電極上にＩｎＳｎ共晶半田、ＳｎＡｇＣｕ半田を接合した試料では、電極と半田の接合部にＰｄＡｇ含有層及びＩｎＡｕ含有層が形成されない。これらの試料の高速シェア試験後には、図１０（Ｂ）及び図１０（Ｃ）に示すように、電極周辺に亀裂２５０ｂ、亀裂２５０ｃが認められた。
電極と半田の接合部にＰｄＡｇ含有層及びＩｎＡｕ含有層が形成されることで、電極周辺で破壊が生じ難い接合部を形成することができる。
図１１は高速シェア試験の結果の一例を示す図である。
図１１の縦軸はシェア強度［ｇ］、横軸は変位量［μｍ］を示している。図１１には、ＮｉＰｄＡｕ電極上にＩｎＳｎＡｇ半田（Ｓｎ４８ｗｔ％，Ａｇ１ｗｔ％）を１５０℃で２分以上保持して接合した試料の高速シェア試験の結果を例示している。また、図１１には比較のため、ＩｎＳｎ半田（Ｓｎ４８ｗｔ％）をＣｕ電極、ＮｉＡｕ電極、ＮｉＰｄＡｕ電極上にそれぞれ接合した試料の高速シェア試験の結果を併せて例示している。尚、接合後の半田（半田バンプ）の直径は６００μｍ程度である。
ＮｉＰｄＡｕ電極上にＩｎＳｎＡｇ半田を接合した試料ａでは、電極と半田の接合部にＰｄＡｇ含有層及びＩｎＡｕ含有層が形成される。一方、ＩｎＳｎ半田をＣｕ電極に接合した試料ｂ、ＩｎＳｎ半田をＮｉＡｕ電極に接合した試料ｃ、ＩｎＳｎ半田をＮｉＰｄＡｕ電極上に接合した試料ｄでは、電極と半田の接合部にＰｄＡｇ含有層及びＩｎＡｕ含有層が形成されない。試料ｂ、試料ｃ、試料ｄでは、電極と半田の接合部に、それらの成分、即ちＣｕとＳｎ或いはＮｉとＳｎを含有する金属間化合物が形成される。
電極と半田の成分を含有する金属間化合物が形成される試料ｂ（□）、試料ｃ（△）、試料ｄ（○）のシェア強度は、ＰｄＡｇ含有層及びＩｎＡｕ含有層が形成される試料ａ（実線）のシェア強度に比べ、ピークまでの立ち上がりが急峻になる。また、ＰｄＡｇ含有層及びＩｎＡｕ含有層が形成される試料ａ（実線）のシェア強度は、電極と半田の成分を含有する金属間化合物が形成される試料ｂ（□）、試料ｃ（△）、試料ｄ（○）のうち最もシェア強度の低い試料ｂ程度のレベルは確保される。
シェア強度がピークに達するまでの範囲において、試料ｂ（□）、試料ｃ（△）、試料ｄ（○）では、試料ａ（実線）と同じ変位でも、より大きな力が接合部にかかり、強固な金属間化合物により、接合部の土台となる電極にも過剰な力がかかってしまう。一方、試料ａ（実線）では、ピークに達するまでの範囲において、変位に対するシェア強度の上昇が、試料ｂ（□）、試料ｃ（△）、試料ｄ（○）に比べて緩やかになり、電極にかかる力が抑えられる。しかも、試料ａ（実線）では、一定のピークのシェア強度まで耐え得る接合部が実現され、一定の接合強度が確保される。
電極と半田の接合部にＰｄＡｇ含有層及びＩｎＡｕ含有層を設けることで、一定の接合強度を確保しながら、電極と半田の成分を含有する金属間化合物の生成を抑え、電極周辺での破壊を生じ難くすることができる。
次に、第３の実施の形態について説明する。
図１２は第３の実施の形態に係る電子装置の一例を示す図である。図１２には、第３の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
図１２に示す電子装置３００は、半導体チップ３１０、インターポーザ３２０、及び回路基板３３０を有している。
半導体チップ３１０は、半導体基板を用いて形成されたトランジスタ等の回路素子（図示せず）を含み、その回路素子に電気的に接続された導体部である配線３１４及びビア３１５、並びに、そのような導体部に電気的に接続された複数の電極３１１を有している。半導体チップ３１０の表面には、各電極３１１の少なくとも一部が露出するように保護膜３１３が設けられている。
インターポーザ３２０は、基板３２２、並びに、基板３２２の内部に設けられた導体部である配線３２４及びビア３２５、基板３２２の表裏面に設けられ内部の導体部に電気的に接続された複数の電極３２１ａ及び電極３２１ｂを有している。インターポーザ３２０の表裏面には、電極３２１ａ及び電極３２１ｂの各々の少なくとも一部が露出するように保護膜３２３が設けられている。尚、インターポーザ３２０には、プリント基板を用いることができるが、Ｓｉインターポーザのような半導体材料を用いたものを用いることも可能である。
回路基板３３０は、基板３３２、並びに、基板３３２の内部に設けられた導体部である配線３３４及びビア３３５、基板３３２の表裏面に設けられ内部の導体部に電気的に接続された複数の電極３３１を有している。回路基板３３０の表面には、各電極３３１の少なくとも一部が露出するように保護膜３３３が設けられている。尚、回路基板３３０には、その表面側と同様に、裏面側にも電極及び保護膜が設けられてもよい。
電子装置３００では、半導体チップ３１０の各電極３１１と、インターポーザ３２０の表面側の各電極３２１ａとが、半田３４０によって電気的に接続されている。また、インターポーザ３２０の裏面側の各電極３２１ｂと、回路基板３３０の各電極３３１とが、半田３５０によって電気的に接続されている。
図１２には便宜上、回路基板３３０の電極３３１と半田３５０の接合部に設けられた、ＰｄＡｇ含有層の第１層３６１とＩｎＡｕ含有層の第２層３６２とを含む接合層３６０のみを図示するが、他の接合部にも同様の接合層が設けられ得る。即ち、半導体チップ３１０の電極３１１と半田３４０の接合部、インターポーザ３２０の電極３２１ａと半田３４０の接合部、インターポーザ３２０の電極３２１ｂと半田３５０の接合部にも同様に、ＰｄＡｇ含有層及びＩｎＡｕ含有層を含む接合層が設けられ得る。
電子装置３００を製造する場合には、例えば、半導体チップ３１０をインターポーザ３２０に実装し、このように半導体チップ３１０を実装したインターポーザ３２０を回路基板３３０に実装する。
ここで、半導体チップ３１０への半田の搭載は、例えば、上記図７に示した半導体チップ１２０への半田１４１ａの搭載の例に従って行うことができる。半田を搭載した半導体チップ３１０とインターポーザ３２０の接合は、例えば、上記図４又は図５に示した半導体チップ１２０と回路基板１１０の接合の例に従って行うことができる。インターポーザ３２０への半田の搭載は、例えば、上記図７に示した半導体チップ１２０への半田１４１ａの搭載の例に従って行うことができる。このような方法を用いると、半導体チップ３１０の電極３１１と半田３４０の接合部、インターポーザ３２０の電極３２１ａと半田３４０の接合部、及び電極３２１ｂと半田３５０の接合部に、ＰｄＡｇ含有層及びＩｎＡｕ含有層を含む接合層が形成される。
半導体チップ３１０を実装したインターポーザ３２０と回路基板３３０の接合は、例えば、上記図４又は図５の例に従い、次の図１３又は図１４に示すようにして行うことができる。
図１３は第３の実施の形態に係る電子装置の製造方法の第１例を示す図である。図１３には、半導体チップを実装したインターポーザと回路基板とを接合する工程の一例の要部断面を模式的に図示している。
例えば、この図１３に示すように、回路基板３３０の電極３３１上に、Ｐｄ層３６３及びＡｕ層３６４をこの順で積層する。そして、表裏面にそれぞれ半導体チップ３１０及び半田３５１を搭載したインターポーザ３２０と、電極３３１上にＰｄ層３６３及びＡｕ層３６４を積層した回路基板３３０とを、対向させて配置する。半田３５１には、Ｉｎ、Ａｇ及びＳｎを含有する半田材料、例えば、Ｉｎが４５重量％以上、Ａｇが０．５重量％以上、残部がＳｎである半田材料を用いる。
以後は、上記図４の例と同様に、Ａｕ層３６４上に半田３５１を接触させ、２００℃以下、好ましくは１５０℃以下の温度での加熱により、半田３５１を溶融し、その後冷却する。これにより、上記図１２に示したような、ＩｎＡｕ含有層を第２層３６２とし、ＰｄＡｇ含有層を第１層３６１とする接合層３６０、及びその接合層３６０と接合された半田３５０が形成される。
この図１３のような方法により、上記図１２に示したような構成を有する電子装置３００を得ることができる。
図１４は第３の実施の形態に係る電子装置の製造方法の第２例を示す図である。図１４には、半導体チップを実装したインターポーザと回路基板とを接合する工程の別例の要部断面を模式的に図示している。
例えば、この図１４に示すように、回路基板３３０の電極３３１上に、ＰｄＡｇ層３６５及びＩｎＡｕ層３６６をこの順で積層する。そして、表裏面にそれぞれ半導体チップ３１０及び半田３５２を搭載したインターポーザ３２０と、電極３３１上にＰｄＡｇ層３６５及びＩｎＡｕ層３６６を積層した回路基板３３０とを、対向させて配置する。半田３５２には、Ｓｎを含有する半田材料を用い、この方法の場合には、必ずしもＩｎ及びＡｇが含有されていることを要しない。
以後は、上記図５の例と同様に、ＩｎＡｕ層３６６上に半田３５２を接触させ、ＩｎＡｕ層３６６のＩｎ、ＰｄＡｇ層３６５のＰｄの、半田１４２への拡散が抑えられるような温度での加熱により、半田３５２を溶融し、その後冷却する。これにより、上記図１２に示したような、ＩｎＡｕ含有層を第２層３６２とし、ＰｄＡｇ含有層を第１層３６１とする接合層３６０、及びその接合層３６０と接合された半田３５０が形成される。
この図１４のような方法によっても、上記図１２に示したような構成を有する電子装置３００を得ることができる。
尚、電極３３１上にＰｄＡｇ層３６５及びＩｎＡｕ層３６６を積層する方法に替えて、Ｐｄ層、Ａｇ層、Ｉｎ層及びＡｕ層を積層する方法を用いることもできる。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 第１電極を有する第１電子部品と、
前記第１電極の上方に設けられた半田と、
前記第１電極と前記半田との間に設けられ、Ｐｄ、Ａｇ及びＩｎを含有する第１接合層と
を含むことを特徴とする電子装置。
（付記２） 前記第１接合層は、
前記第１電極の上方に設けられ、Ｐｄ及びＡｇを含有する第１層と、
前記第１層の上方に設けられ、Ｉｎを含有する第２層と
を含むことを特徴とする付記１に記載の電子装置。
（付記３） 前記第１層は、Ｐｄを主成分とすることを特徴とする付記２に記載の電子装置。
（付記４） 前記第１層は、ＰｄＡｇ合金層又はＰｄＡｇＩｎ合金層であることを特徴とする付記２又は３に記載の電子装置。
（付記５） 前記第２層は、Ｉｎを主成分とすることを特徴とする付記２乃至４のいずれかに記載の電子装置。
（付記６） 前記第２層は、ＩｎＡｕ合金層又はＩｎＡｕＰｄ合金層であることを特徴とする付記２乃至５のいずれかに記載の電子装置。
（付記７） 前記第１電極は、Ｃｕ又はＮｉを含有し、
前記半田は、Ｓｎを含有することを特徴とする付記１乃至６のいずれかに記載の電子装置。
（付記８） 前記第１電極は、
電極層と、
前記電極層の上方に設けられたバリアメタル層と
を含むことを特徴とする付記１乃至７のいずれかに記載の電子装置。
（付記９） 前記半田を介して前記第１電極に対向する第２電極を有する第２電子部品と、
前記半田と前記第２電極との間に設けられ、Ｐｄ、Ａｇ及びＩｎを含有する第２接合層と
を更に含むことを特徴とする付記１乃至８のいずれかに記載の電子装置。
（付記１０） 電子部品の電極の上方に設けられた、Ｐｄを含有する層の上方に、Ｉｎ及びＡｇを含有する半田を設ける工程と、
加熱により前記半田を溶融し、前記電極と前記半田の間に、Ｐｄ、Ａｇ及びＩｎを含有する接合層を形成する工程と
を含むことを特徴とする電子装置の製造方法。
（付記１１） 前記半田を設ける工程は、前記Ｐｄを含有する層の上方に、Ａｕを含有する層を介して、前記半田を設ける工程を含むことを特徴とする付記１０に記載の電子装置の製造方法。
（付記１２） 電子部品の電極の上方に、Ｐｄ及びＡｇを含有する層を介して設けられた、Ｉｎを含有する層の上方に、半田を設ける工程と、
加熱により前記半田を溶融し、前記電極と前記半田の間に、Ｐｄ、Ａｇ及びＩｎを含有する接合層を形成する工程と
を含むことを特徴とする電子装置の製造方法。
（付記１３） 前記Ｉｎを含有する層は、Ｉｎ及びＡｕを含有することを特徴とする付記１２に記載の電子装置の製造方法。
（付記１４） 前記接合層は、
前記電極の上方に設けられ、Ｐｄ及びＡｇを含有する第１層と、
前記第１層の上方に設けられ、Ｉｎを含有する第２層と
を含むことを特徴とする付記１０乃至１３のいずれかに記載の電子装置の製造方法。
１Ａ，１Ｂ，１００Ａ，１００Ｂ，３００ 電子装置
１０，２０ 電子部品
１１，１１１，１２１，３１１，３２１ａ，３２１ｂ，３３１ 電極
３０Ａ，３０Ｂ，１３０，１５０，３６０ 接合層
３１，１３１，１５１，３６１ 第１層
３２，１３２，１５２，３６２ 第２層
４０，１４０，１４１，１４１ａ，１４１ａａ，１４２，３４０，３５０，３５１，３５２ 半田
１１０，３３０ 回路基板
１１１ａ 電極層
１１１ｂ バリアメタル層
１１２，３２２，３３２ 基板
１１３，３１３，３２３，３３３ 保護膜
１２０，３１０ 半導体チップ
１３３，１５３，３６３ Ｐｄ層
１３４，１５４，３６４ Ａｕ層
１３５，３６５ ＰｄＡｇ層
１３６，３６６ ＩｎＡｕ層
２００ａ，２００ｂ，２００ｃ，２００ｄ，２００ｅ，２００ｆ 領域
２５０ｂ，２５０ｃ 亀裂
３１４，３２４，３３４ 配線
３１５，３２５，３３５ ビア
３２０ インターポーザ

Claims (7)

  1. 第１電極を有する第１電子部品と、
    前記第１電極の上方に設けられた半田と、
    前記第１電極と前記半田との間に設けられ、Ｐｄ、Ａｇ及びＩｎを含有する第１接合層と
    を含むことを特徴とする電子装置。
  2. 前記第１接合層は、
    前記第１電極の上方に設けられ、Ｐｄ及びＡｇを含有する第１層と、
    前記第１層の上方に設けられ、Ｉｎを含有する第２層と
    を含むことを特徴とする請求項１に記載の電子装置。
  3. 前記第１層は、Ｐｄを主成分とすることを特徴とする請求項２に記載の電子装置。
  4. 前記第２層は、Ｉｎを主成分とすることを特徴とする請求項２又は３に記載の電子装置。
  5. 前記半田を介して前記第１電極に対向する第２電極を有する第２電子部品と、
    前記半田と前記第２電極との間に設けられ、Ｐｄ、Ａｇ及びＩｎを含有する第２接合層と
    を更に含むことを特徴とする請求項１乃至４のいずれかに記載の電子装置。
  6. 電子部品の電極の上方に設けられた、Ｐｄを含有する層の上方に、Ｉｎ及びＡｇを含有する半田を設ける工程と、
    加熱により前記半田を溶融し、前記電極と前記半田の間に、Ｐｄ、Ａｇ及びＩｎを含有する接合層を形成する工程と
    を含むことを特徴とする電子装置の製造方法。
  7. 電子部品の電極の上方に、Ｐｄ及びＡｇを含有する層を介して設けられた、Ｉｎを含有する層の上方に、半田を設ける工程と、
    加熱により前記半田を溶融し、前記電極と前記半田の間に、Ｐｄ、Ａｇ及びＩｎを含有する接合層を形成する工程と
    を含むことを特徴とする電子装置の製造方法。
JP2015021951A 2015-02-06 2015-02-06 電子装置及び電子装置の製造方法 Expired - Fee Related JP6439472B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015021951A JP6439472B2 (ja) 2015-02-06 2015-02-06 電子装置及び電子装置の製造方法
US14/994,529 US20160233181A1 (en) 2015-02-06 2016-01-13 Electronic device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015021951A JP6439472B2 (ja) 2015-02-06 2015-02-06 電子装置及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016146377A true JP2016146377A (ja) 2016-08-12
JP6439472B2 JP6439472B2 (ja) 2018-12-19

Family

ID=56566166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015021951A Expired - Fee Related JP6439472B2 (ja) 2015-02-06 2015-02-06 電子装置及び電子装置の製造方法

Country Status (2)

Country Link
US (1) US20160233181A1 (ja)
JP (1) JP6439472B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020203135A1 (ja) * 2019-03-29 2021-04-30 株式会社村田製作所 伸縮性実装基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6659950B2 (ja) * 2016-01-15 2020-03-04 富士通株式会社 電子装置及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054360A (ja) * 2004-08-13 2006-02-23 Toshiba Corp 半導体装置とその製造方法
JP2008172189A (ja) * 2007-01-05 2008-07-24 National Taiwan Univ Of Science & Technology ハンダボールと基板とのボンディング方法、及びそのボンディング方法を使用したパッケージ構造体の製造方法
JP2013189703A (ja) * 2011-10-04 2013-09-26 Jx Nippon Mining & Metals Corp 電子部品用金属材料及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5303127B2 (ja) * 2007-08-03 2013-10-02 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 黒色バス電極用導電組成物およびプラズマディスプレイパネルの前面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054360A (ja) * 2004-08-13 2006-02-23 Toshiba Corp 半導体装置とその製造方法
JP2008172189A (ja) * 2007-01-05 2008-07-24 National Taiwan Univ Of Science & Technology ハンダボールと基板とのボンディング方法、及びそのボンディング方法を使用したパッケージ構造体の製造方法
JP2013189703A (ja) * 2011-10-04 2013-09-26 Jx Nippon Mining & Metals Corp 電子部品用金属材料及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020203135A1 (ja) * 2019-03-29 2021-04-30 株式会社村田製作所 伸縮性実装基板

Also Published As

Publication number Publication date
JP6439472B2 (ja) 2018-12-19
US20160233181A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
KR101704030B1 (ko) 구리 첨가에 의한 솔더 인터커넥트의 개선
US9607936B2 (en) Copper bump joint structures with improved crack resistance
US20090297879A1 (en) Structure and Method for Reliable Solder Joints
KR101574911B1 (ko) 실장 구조 및 그 제조 방법
JP2002289768A (ja) 半導体装置およびその製法
CN1738039A (zh) 半导体器件及其制造方法
JPH07302797A (ja) 半導体素子ならびにその製造および使用方法
US20240335912A1 (en) Method of forming a layer structure, chip package and chip arrangement
JP6439472B2 (ja) 電子装置及び電子装置の製造方法
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP6659950B2 (ja) 電子装置及び電子機器
JP4011214B2 (ja) 半導体装置及び半田による接合方法
JP2001060760A (ja) 回路電極およびその形成方法
WO2011030517A1 (ja) 接続材料、半導体装置及びその製造方法
JP2017107955A (ja) 電子装置及び電子装置の製造方法
JP4438837B2 (ja) 破壊試験装置
JP2008166432A (ja) クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法
JP6455091B2 (ja) 電子装置及び電子装置の製造方法
JP2007194630A (ja) はんだ接合層
JP6543890B2 (ja) 高温はんだ合金
JP4369643B2 (ja) はんだ接合層
JP6447155B2 (ja) 電子装置及び電子装置の製造方法
WO2024090143A1 (ja) 装置、電気装置および基板
US20070166875A1 (en) Method of forming a microelectronic package and microelectronic package formed according to the method
JP2004289113A (ja) 金属電極とこれを用いた接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181105

R150 Certificate of patent or registration of utility model

Ref document number: 6439472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees