JP2016139818A - 固体撮像装置、及び、電子機器 - Google Patents

Abstract

【課題】画質の向上が可能な構成の固体撮像装置を提供する。
【解決手段】第１の半導体基体と第１の多層配線層とを有する第１の半導体チップ部と、第２の半導体基体と第２の多層配線層とを有する第２の半導体チップ部とを備え、第１の配線、第２の配線、及び、第３の配線が並行して配列され、第１の配線は、少なくとも一部が第２の配線と平面位置で重なり合い、且つ、第２の配線と第３の配線との間に設けられた間隔と平面位置で重なり合う位置に配置されている固体撮像装置。
【選択図】図３

Description

本技術は、固体撮像装置及び電子機器に係わる。

固体撮像装置として知られているＣＭＯＳ（Complementary Metal Oxide Semiconductor）固体撮像装置は、電源電圧が低く、低消費電力である。このため、デジタルスチルカメラ、デジタルビデオカメラ、さらにカメラ付き携帯電話等の各種携帯端末機器等に使用されている。
ＣＭＯＳ固体撮像装置は、光電変換部であるフォトダイオードと複数の画素トランジスタとからなる画素を備える。そして、複数の画素が規則性をもって２次元アレイ状に配列された画素部と、画素部の周辺に配置された周辺回路部とを有して構成される。

また、最近は裏面照射型ＣＭＯＳ固体撮像装置が注目されている（特許文献１、特許文献２参照）。裏面照射型ＣＭＯＳ固体撮像装置は、配線を配置した側（基体表面）とは反対側（基体裏面）が光入射面となる。このため、画素部の配線をフォトダイオード上にも配置することが可能になり、レイアウト自由度が飛躍的に向上する。
さらに、画素サイズの微細化に伴い、複数のフォトダイオードに転送トランジスタを除く他の１つの画素トランジスタ群を共有させた画素共有方式のＣＭＯＳ固体撮像装置も知られている（特許文献３、特許文献４参照）。

特開２００７−１１５９９４号公報 特開２００３−３１７８５号公報 特開２００８−２９４２１８号公報 特開２００９−１３５３１９号公報

上述の裏面照射型ＣＭＯＳ固体撮像装置では、画素サイズの微細化に伴い、隣接配線同士の間隔が小さくなってくると配線間の容量結合が無視できなくなる。転送配線では、他の配線の影響により、転送ゲートに供給するパルス電圧が変動する。特に、転送ゲートに供給するオフ時電圧が変動すると、転送ゲート下の基体内のポテンシャルが変動する。このポテンシャル変動で、フォトダイオードに蓄積されている電荷がフローティングディフュージョン（ＦＤ）に漏れ出してしまい、飽和信号量（Ｑｓ）が変化し、また、各フォトダイオード間の飽和信号量のばらつきが大きくなる等の問題がある。このように、画素毎に飽和信号量のばらつきが大きいと、固体撮像装置の画質が低下する。

本技術においては、画質の向上が可能な構成の固体撮像装置及び電子機器を提供するものである。

本技術の固体撮像装置は、光電変換素子を含む画素が複数配列された画素領域を有する第１の半導体基体と、第１の半導体基体上に設けられた第１の多層配線層とを有する第１の半導体チップ部と、ロジック回路が形成された第２の半導体基体と、第２の半導体基体上に設けられた第２の多層配線層とを有する第２の半導体チップ部と、を備え、第１の半導体チップの第１の多層配線層側と、第２の半導体チップの第２の多層配線層側とが貼り合わされ、第１の多層配線層が、第１の配線層と、第２の配線層と、を有し、第１の配線層が、第１の配線を有し、第２の配線層が、第２の配線と、第２の配線と間隔を開けて配置された第３の配線とを有し、第１の配線、第２の配線、及び、第３の配線が、並行して配列され、第１の配線は、少なくとも一部が第２の配線と平面位置で重なり合い、且つ、第２の配線と第３の配線との間に設けられた間隔と平面位置で重なり合う位置に配置されている。

上述の固体撮像装置によれば、転送配線が均一な開口幅で並列して配置される。このため、転送配線間の結合容量が一定となり、画素間の飽和信号量の変化が一定となる。従って、画素間の飽和信号量が均一となり、固体撮像装置の高画質化が可能となる。
さらに、この固体撮像装置を用いることにより、電子機器の高画質化が可能となる。

本技術によれば、高画質化が可能な固体撮像装置及び電子機器を提供することができる。

実施形態の固体撮像装置の構成を示す平面図である。 Ａ，Ｂは、固体撮像装置の構造を示す模式図である。 実施形態の固体撮像装置の構成を示す断面図である。 Ａは、配線層の断面構造である。Ｂは、配線層の平面構造である。 ４画素共有単位の画素構造の構成を示す図である。 Ａは、第１実施形態の固体撮像装置の遮光構造の構成を示す平面図である。Ｂは、遮光構造を構成する配線層の断面図である。 Ａは、第２実施形態の固体撮像装置の遮光構造の構成を示す平面図である。Ｂは、遮光構造を構成する配線層の断面図である。 Ａは、第３実施形態の固体撮像装置の遮光構造の構成を示す平面図である。Ｂは、遮光構造を構成する配線層の断面図である。 Ａは、第４実施形態の固体撮像装置の遮光構造の構成を示す平面図である。Ｂは、遮光構造を構成する配線層の断面図である。 電子機器の構成を示す図である。

以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．固体撮像装置の概要
２．固体撮像装置の第１実施形態
３．固体撮像装置の第２実施形態
４．固体撮像装置の第３実施形態
５．固体撮像装置の第４実施形態
６．電子機器

〈１．固体撮像装置の概要〉
以下、固体撮像装置の概要について説明する。
裏面照射型ＣＭＯＳ固体撮像装置では、ブルーミング対策として、横型オーバーフロー構造を形成することが一般的である。横型オーバーフロー構造は、転送ゲート下からフローティングディフュージョンを通じて電荷を逃がすようにしている。このため、裏面照射型ＣＭＯＳ固体撮像装置では、横型オーバーフロー構造の影響で転送ゲートの電位変動が起こりやい。このように、転送ゲートにパルス電圧を供給する転送配線では、配線間の容量結合の影響を受け、飽和信号量（Ｑｓ）の変化や、各フォトダイオード間の飽和信号量のばらつきが大きくなる等の可能性がある。

飽和信号量のばらつきを抑制するために、転送ゲートの電位変動を均一にすることが必要となる。転送ゲートの電位変動が均一であれば、転送ゲート下の基体内ポテンシャルの変動が同じになり、飽和信号量のばらつきがなくなる。

転送ゲートの電位変動を均一にするためには、画素部における配線配置という視点からの対応が必要になる。そこで、画素部における配線の配置を工夫することで、転送配線と他配線との結合容量を均一化する。このように、結合容量を均一化することができれば、転送配線の電位変動が、各転送ゲートで同じになる。従って、飽和信号量のばらつきを抑制することが可能になる。

一方、 固体撮像装置において、複数の機能、複数のチップを小型化していくための手法のひとつとして、複数のチップ同士を貼り合わせて接合することで高速伝送できるようにするという取り組みが始まっている。この場合、光電変換素子部と周辺回路部が非常に近い位置に形成されるため、イメージセンサ特有の課題が発生する。光電変換素子は微少なキャリア（電子）を信号として扱うため、周辺にある回路からの熱や電磁場の影響が雑音として混入しやすい。加えて、トランジスタやダイオードの通常の回路動作ではほとんど問題にならない、微少なホットキャリア発光もイメージセンサ特性に大きな影響を与える。

ホットキャリア発光はソース・ドレイン間で加速されたキャリアがドレイン端で衝突電離するときに出る電子とホールの生成再結合、或いはそのどちらかの状態遷移によって起きる発光である。この発光は、特性上何の問題もないトランジスタであっても微少であるが定常的に発生している。発光は四方に拡散するため、トランジスタから離れると影響は非常に小さくなるが、光電変換素子と回路を非常に近くに配置した場合、発光はそれほど拡散せずに光電変換素子に光子が相当数注入される。

このように、ホットキャリア発光の拡散が不十分であることから、回路のトランジスタ配置密度やアクティブ率の違いによるホットキャリア発光の発生分布が２次元情報として画像に写り込む。このため、光電変換素子への注入量を検出限界以下に抑えるための、遮光用の構成が必要である。

従来技術においては、飽和信号量のばらつきの抑制を目的として、画素部における配線の配置を工夫し、転送配線と他配線との結合容量の均一化を図っている。
しかし、従来技術の配線配置を用いた場合、隣接する配線間には少なくとも１箇所以上の隙間が生じてしまい、上記のようなホットキャリア発光の影響を抑えるためには遮光用の構造を別途用意する必要がある。
遮光膜を追加して遮光構造を形成する場合、例えばＷ、Ｃｕ、Ｔｉ、ＴｉＮ、Ｃといった材質で遮光膜を形成する。遮光膜ではなく、光を吸収する材料を使って吸収膜を形成しても良いが、どの場合においてもコスト等の面でデメリットが生じる。
そこで、本実施形態では、遮光用の新たな構成を追加することなく、結合容量の均一化と遮光構造とを両立することができる配線構造を構成する。

〈２．半導体装置の第１実施形態〉
［固体撮像装置の概略構成］
図１に、本実施形態の固体撮像装置に適用されるＭＯＳ型固体撮像装置の概略構成を示す。このＭＯＳ型固体撮像装置は、各実施の形態の固体撮像装置に適用される。本例の固体撮像装置１は、図示しない半導体基体、例えばシリコン基体に複数の光電変換部を含む画素２が規則的に２次元アレイ状に配列された画素領域（いわゆる画素アレイ）３と、周辺回路部とを有して構成される。画素２は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有して成る。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタを追加して４つのトランジスタで構成することもできる。単位画素の等価回路は通常と同様であるので、詳細説明は省略する。画素２は、１つの単位画素として構成することができる。また、画素２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードが、転送トランジスタを構成するフローティングディフュージョン、及び転送トランジスタ以外の他のトランジスタを共有する構造である。

周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
制御回路８は、入力クロックと、動作モード等を指令するデータを受け取り、また固体撮像装置の内部情報等のデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。

垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換部となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路５に供給する。

カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号に対して画素列ごとにノイズ除去等の信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。

水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。

出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等が行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。

次に、本実施形態に係るＭＯＳ型固体撮像装置の構造について説明する。図２Ａ及び図２Ｂは、本実施形態に係るＭＯＳ型固体撮像装置の構造を示す概略構成図である。

本実施形態例のＭＯＳ型固体撮像装置２１は、図２Ａに示すように、第１の半導体チップ部２２に画素領域２３を搭載し、第２の半導体チップ部２６に制御回路２４、信号処理回路を含むロジック回路２５を搭載する。この第１の半導体チップ部２２と第２の半導体チップ部２６を相互に電気的に接続して１つの半導体チップとしてＭＯＳ型固体撮像装置２１が構成される。

また、実施形態例におけるＭＯＳ型固体撮像装置２７は、図２Ｂに示すように、第１の半導体チップ部２２に画素領域２３と制御回路２４を搭載し、第２の半導体チップ部２６に信号処理するための信号処理回路を含むロジック回路２５を搭載する。この第１の半導体チップ部２２と第２の半導体チップ部２６を相互に電気的に接続して１つの半導体チップとしてＭＯＳ型固体撮像装置２７が構成される。

さらに図示しないが、他の実施形態例におけるＭＯＳ型固体撮像装置は、第１の半導体チップ部２２に、画素領域２３と、制御回路の一部となる画素領域の制御に適した制御回路部とを搭載する。また、第２の半導体チップ部２６に、ロジック回路２５と、制御回路の他部となるロジック回路の制御に適した制御回路部とを搭載する。この第１の半導体チップ部２２と第２の半導体チップ部２６を相互に電気的に接続して１つの半導体チップとしてＭＯＳ型固体撮像装置２７が構成される。
上述の実施形態例に係るＭＯＳ型固体撮像装置は、異種の半導体チップが積層した構造を有しており、後述する構成に特徴を有している。

［固体撮像装置の断面構成］
図３に、本実施形態の固体撮像装置、特にＭＯＳ型固体撮像装置の第１実施の形態を示す。本実施の形態のＭＯＳ型固体撮像装置は、裏面照射型の固体撮像装置である。本実施の形態のＭＯＳ型固体撮像装置は、図２Ｂの構成を適用したが、他の図２Ａの構成あるいは、制御回路をそれぞれの第１及び第２の半導体チップ部に分けて搭載した構成にも適用できる。第２実施の形態以下の各実施の形態においても、同様に、上記構成を適用できる。

第１実施の形態に係る固体撮像装置は、第１の半導体チップ部３１と、第２の半導体チップ部４５とが貼り合わされて構成される。第１の半導体チップ部３１には、光電変換部となるフォトダイオードＰＤと、複数の画素トランジスタとからなる画素が２次元的に複数配列された画素アレイ（以下、画素領域２３という）と、制御回路２４とが形成される。

フォトダイオードＰＤは、半導体ウェル領域３２内にｎ型半導体領域３４と基体表面側のｐ型半導体領域３５を有して形成される。画素を構成する基体表面上にはゲート絶縁膜を介してゲート電極３６を形成し、ゲート電極３６と対のソース／ドレイン領域３３により画素トランジスタＴｒ１、Ｔｒ２が形成される。図３では、複数の画素トランジスタを、２つの画素トランジスタＴｒ１，Ｔｒ２で代表して示す。フォトダイオードＰＤに隣接する画素トランジスタＴｒ１が転送トランジスタに相当し、そのソース／ドレイン領域がフローティングディフュージョンＦＤに相当する。各単位画素が素子分離領域３８で分離される。

一方、制御回路２４は、半導体ウェル領域３２に形成した複数のＭＯＳトランジスタで構成される。図３では制御回路２４を構成する複数のＭＯＳトランジスタを、ＭＯＳトランジスタＴｒ３、Ｔｒ４で代表して示す。各ＭＯＳトランジスタＴｒ３、Ｔｒ４は、ｎ型のソース／ドレイン領域３３と、ゲート絶縁膜を介して形成したゲート電極３６とにより形成される。

基体表面側には、層間絶縁膜３９を介して複数層の配線４０を配置してなる多層配線層４１が形成される。配線４０は例えば銅配線で形成される。画素トランジスタ及び制御回路のＭＯＳトランジスタは、第１絶縁膜４３ａ及び第２絶縁膜４３ｂを貫通する接続導体４４を介して所要の配線４０に接続される。第１絶縁膜４３ａは例えばシリコン酸化膜で形成され、第２絶縁膜４３ｂはエッチングストッパとなる例えばシリコン窒化膜で形成される。

半導体ウェル領域３２の裏面上には反射防止膜６１が形成される。反射防止膜６１上の各フォトダイオードＰＤに対応する領域には、導波路材料膜（例えばＳｉＮ膜等）６９による導波路７０が形成される。半導体ウェル領域３２の裏面上の例えばＳｉＯ膜による絶縁膜６２内には、所要領域を遮光する遮光膜６３が形成される。さらに、平坦化膜７１を介して、各フォトダイオードＰＤに対応するように、カラーフィルタ７３及びオンチップマイクロレンズ７４が形成される。

一方、第２の半導体チップ部４５には、信号処理するための信号処理回路を含むロジック回路２５が形成される。ロジック回路２５は、例えばｐ型の半導体ウェル領域４６に、素子分離領域５０で分離されるように複数のＭＯＳトランジスタを形成して構成される。ここでは、複数のＭＯＳトランジスタを、ＭＯＳトランジスタＴｒ６、Ｔｒ７、Ｔｒ８で代表する。各ＭＯＳトランジスタＴｒ６、Ｔｒ７、Ｔｒ８は、夫々１対のｎ型のソース／ドレイン領域４７と、ゲート絶縁膜を介して形成されたゲート電極４８を有して形成される。

半導体ウェル領域４６上には、層間絶縁膜４９を介して複数層の配線５３、バリアメタル層５８を有する配線５７を配置してなる多層配線層５５が形成される。各ＭＯＳトランジスタＴｒ６、Ｔｒ７、Ｔｒ８は、第１絶縁膜４３ａ及び第２絶縁膜４３ｂを貫通する接続導体５４を介して所要の配線５３に接続される。

第１の半導体チップ部３１と第２の半導体チップ部４５は、互いの多層配線層４１及び５５が向かい合うようにして、例えば接着剤層６０を介して貼り合わされる。第２の半導体チップ部４５側の多層配線層５５の貼り合わせ面には、貼り合わせのストレスを軽減するためのストレス補正膜５９が形成されている。貼り合わせは、この他、プラズマ接合で貼り合わせることもできる。

さらに、第１の半導体チップ部３１と第２の半導体チップ部４５は、接続導体６８を介して電気的に接続される。すなわち、第１の半導体チップ部３１の半導体ウェル領域３２を貫通して多層配線層４１の所要の配線４０に達する接続孔が形成される。また、第１の半導体チップ部３１の半導体ウェル領域３２及び多層配線層４１を貫通し、第２の半導体チップ部４５の多層配線層５５の所要の配線５３に達する接続孔が形成される。これらの接続孔に互いに連結する接続導体６８が埋め込まれて第１の半導体チップ部３１及び第２の半導体チップ部４５間が電気的に接続される。接続導体６８の周りは、半導体ウェル領域３２と絶縁するために、絶縁膜６７で覆われる。接続導体６８に接続された配線４０及び５７は、垂直信号線に相当する。接続導体６８は、電極パッド（図示せず）に接続され、あるいは電極パッドとすることもできる。

接続導体６８の形成は、第１の半導体チップ部３１及び第２の半導体チップ部４５を貼り合わせた後、第１の半導体チップ部３１の半導体ウェル領域３２を薄膜化した後に行われる。その後にキャップ膜７２、平坦化膜７１、カラーフィルタ７３及びオンチップマイクロレンズ７４が形成される。半導体ウェル領域３２には、接続導体６８を囲む領域に絶縁スペーサ層４２が形成される。

本実施の形態においては、画素領域２３のフォトダイオードＰＤと、周辺回路部のロジック回路２５の間の領域であり、且つ画素領域を隙間なく被覆する領域に配線による遮光構造を形成する。
例えば、固体撮像装置において、画素領域の光電変換素子の多層配線層４１に、画素領域を隙間なく被覆するように配線４０ を配置する。このとき、２層以上の配線層を用いて、配線４０が互いにある程度重なり合うように配置することで、光の回折の影響を防ぎ、下部からの光の入射を抑制できる。

また、遮光構造には、結合容量の均一化のため、同じ層に等間隔に配置された転送配線と、転送配線と一定の重なりを持つように異なる層に配置された他の配線とを組み合わせて構成する。この構成により、新たに遮光用の層を追加することなく配線層のみで、周辺回路部の能動素子の動作時に放射される光を遮る遮光構造を形成することが可能となる。この構造により、画素のフォトダイオードＰＤへのホットキャリア発光の入射を防ぐことができる。能動素子としては、ＭＯＳトランジスタ、及び、保護用のダイオード等である。

［配線による遮光構造］
配線による遮光構造の構成例を図４Ａ，Ｂに示す。図４Ａは、配線層の断面構造を示す図であり、図４Ｂ は、配線層の平面構造を示す図である。
少なくとも２層の配線４０Ａ及び配線４０Ｂにより、遮光構造が構成される。
この遮光構造において、下層の配線４０Ａと上層の配線４０Ｂとの積層間隔を、配線間の距離８１とする。同様に、下層の配線４０Ａと上層の配線４０Ｂとが平面方向で重なり合う長さを、重なり量８２とする。下層の配線４０Ａ同士の間隔を、開口幅８３とする。

重なり量８２は、配線間の距離８１と開口幅８３から定まる。ホットキャリア光は点光源として発生するため、斜めから来る光も遮光する必要がある。このため、重なり量８２を、少なくとも配線間の距離８１より大きくすることにより、斜め方向からのホットキャリア光の遮光性が向上する。
また、各配線の同一層に形成される配線４０Ａ同士の開口幅８３は、すべて同等になるように配置する。さらに、重なり量８２が均一に形成される。この構成により、各配線４０Ａ，４０Ｂの位置関係を均一にすることができ、結合容量を均一化することが可能となる。

［画素共有単位：画素構成］
次に、本実施形態の固体撮像装置に適用する画素部の構成について説明する。図５に、本実施形態に適用する４画素共有単位からなる画素部の構成を示す。図５に示すように、４画素のフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］を配列した４画素共有単位が、２次元アレイ状に配列されて画素部が構成される。

４画素共有単位は、横２×縦２の計４つのフォトダイオードＰＤに対して１つのフローティングディフュージョンＦＤを共有する構成である。そして、４つのフォトダイオードＰＤ１〜ＰＤ４と、この４つのフォトダイオードＰＤ１〜ＰＤ４に対して４つの転送ゲート電極７５〜７８と、１つのフローティングディフュージョンＦＤを有して構成される。各フォトダイオードＰＤ１〜ＰＤ４と、フローティングディフュージョンＦＤと、各転送ゲート電極７５〜７８とにより、転送トランジスタＴｒ１１〜Ｔｒ１４が構成される。フローティングディフュージョンＦＤは、４つのフォトダイオードＰＤ１〜ＰＤ４に囲まれた中央部に配置され、各転送ゲート電極７５〜７８は、各フォトダイオードＰＤ１〜ＰＤ４の中央部側の角部に対応する位置に配置される。

また、図５では、４画素共有単位の上方に選択トランジスタＴｒ２３及び増幅トランジスタＴｒ２２が配置される。そして、４画素共有単位の下方にリセットトランジスタＴｒ２１が配置される。選択トランジスタＴｒ２３は、一対のソース／ドレイン領域９４及び９５と、選択ゲート電極７９を有して構成される。増幅トランジスタＴｒ２２は、一対のソース／ドレイン領域９５及び９６と、増幅ゲート電極８０を有して構成される。リセットトランジスタＴｒ２１は、一対のソース／ドレイン領域９７及び９８と、リセットゲート電極９９を有して構成される。上記各ゲート電極は、例えばポリシリコン膜で形成される。ＦＤ１は、増幅トランジスタＴｒ２３の増幅ゲート電極８０及びリセットトランジスタＴｒ２１のソース領域に接続される。

フォトダイオードＰＤが形成されている領域の配線層に、上述の遮光構造を形成する。配線層による遮光領域は、フォトダイオードＰＤが形成された領域を全て覆うことが好ましい。
但し、フォトダイオードＰＤ領域を全て覆わなくても、遮光構造による効果を得ることができる。例えば、図５に示す遮光領域１００のように、フォトダイオードＰＤ１上において、少なくともフォトダイオードＰＤ１の短辺を１辺とする正方形の領域を遮光することが好ましい。同様に、フォトダイオードＰＤ１〜４においても、フォトダイオードＰＤ２〜４の短辺を１辺とする正方形の領域を遮光する。この 遮光領域１００上に配線による遮光構造を形成することにより、充分な遮光効果を得ることができる。このように、フォトダイオードＰＤが形成された領域を全て覆わずに、フォトダイオードＰＤ領域の一部を覆う遮光層が設けられた場合にも、遮光構造による効果を得ることができる。

［配線の構成：遮光構造の構成例］
次に、上述の４画素共有単位が構成されている画素部上に設けられる、配線層による遮光構造について説明する。
裏面照射型ＣＭＯＳ固体撮像装置では、上述の図３に示すように、半導体基体の表面側に画素トランジスタが形成され、その上方に層間絶縁膜を介してメタル層による複数層の配線を配置した配線層が形成される。半導体基体の裏面側にカラーフィルタ層及びオンチップレンズが形成され、基体裏面側から光入射される。すなわち、裏面照射型は、配線層が光入射面と反対側に形成された構成を有する。

図６に、画素部上に形成する遮光構造の第１実施形態を示す。図６Ａ は、４画素共有単位上に形成された各種配線の構成を示す平面図である。図６Ｂは、図６Ａに示す配線構造のＡ−Ａ線断面図である。また、図６Ａに示す４画素共有単位の画素部は、上述の図５に示す構成と同様の構成であり、同様の構成には同じ符号を付して詳細な説明を省略する。

画素部上に遮光構造を構成する配線は、転送配線と、転送配線に並行して配列されるその他の配線とからなる。本実施形態では、転送配線に並行して配列される配線として、パルス配線、及び、ダミー配線を用いる。転送配線以外の配線については、特に限定することなく、ＣＭＯＳ固体撮像装置に設けられる各種配線や、ダミー配線等を適宜使用することができる。

図６Ａに示すように、画素部では、上面から見て水平方向に延長し、且つ垂直方向に並行して配列された転送配線８４〜８７が、所要の間隔をもって配列されている。例えば、４本の転送配線８４〜８７のうち、少なくとも１本以上がフォトダイオードＰＤの上を横切るように並行して配置される。本例では、フォトダイオードＰＤの中心付近を転送配線８４、８７が横切るように形成されている。
転送配線８４〜８７は、４画素共有単位の各転送トランジスタＴｒ１１〜１４の転送ゲート電極７５〜７８に接続される。このとき、４本の転送配線８４〜８７は、配線幅と配線間の間隔がそれぞれ同一であることが好ましい。

さらに、図６Ａに示すように、転送配線８４〜８７に隣接して、パルス配線８８〜９１が設けられる。図６では、外側に設けられた転送配線８４及び８７に対して、それぞれ２本のパルス配線８８，８９及び９０，９１が配置されている。パルス配線８８〜９１は、転送配線８４〜８７と並行して配列されている。パルス配線８８〜９１と転送配線８４〜８７とは、配線幅と配線間の間隔がそれぞれ同一であることが好ましい。
図６Ｂに示すように、第１実施形態では、転送配線８４〜８７及びパルス配線８８〜９１等の配線はすべて同じ配線層に形成されている。

また、図６Ａ，Ｂに示すように、転送配線８４〜８７及びパルス配線８８〜９１と異なる配線層に、ダミー配線９２が形成されている。ダミー配線９２は、上述の図４に示すように、転送配線８４〜８７及びパルス配線８８〜９１と、それぞれ一部が重なり合う位置に配置される。ダミー配線９２は、電気的にフローティングでもよく、また、電源電圧及びグランドに固定してもよい。

第１実施形態の遮光構造では、多層配線層において、下層の配線層に転送配線８４〜８７、及び、パルス配線８８〜９１が設けられ、上層の配線層にダミー配線９２が設けられている。
下層の転送配線８４〜８７、及び、パルス配線８８〜９１と、上層のダミー配線９２とは、上述の図４に示す配線４０Ａ，４０Ｂのように、配線層の配線間の距離８１よりも大きな重なり量８２を有して配置されている。
さらに、転送配線８４〜８７、及び、パルス配線８８〜９１の開口幅８３が、それぞれ均一な長さで形成されている。また、ダミー配線９２の開口幅８３が一定の長さで形成されている。

転送配線８４〜８７、パルス配線８８〜９１、及び、ダミー配線９２を上述のように配置することにより、フォトダイオードＰＤと、フォトダイオードＰＤの至近距離に位置するロジック回路等の能動素子との間に遮光構造が構成される。このため、ロジック回路等のＭＯＳトランジスタで発生するホットキャリア光が、遮光構造を構成する配線層により遮ることができる。また、保護用のダイオードの動作時に発生する光についても、遮光構造を構成する配線層により遮ることができる。従って、画素部のフォトダイオードＰＤへのホットキャリア発光の入射を防ぐことができる。

特に、転送配線８４〜８７、及び、パルス配線８８〜９１と、ダミー配線９２とが配線間の距離８１よりも大きな重なり量８２を有して配置されることにより、光の回折の影響による斜めからのホットキャリア光を遮ることができる。このため、フォトダイオードＰＤへのホットキャリア光の入射を、さらに抑制することが可能な遮光構造とすることができる。
従って、ホットキャリア光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。

また、転送配線８４〜８７、パルス配線８８〜９１、及び、ダミー配線９２の開口幅８３が、それぞれ均一な長さで形成されていることにより、配線間の位置関係を同一にすることができる。このため、配線間の結合容量を均一化することができ、転送ゲートの電位変動を均一化することができる。従って、転送配線の電位変動が、各転送ゲートで同じになり、各画素の飽和信号量のばらつきを抑制することできる。

〈３．固体撮像装置の第２実施形態〉
次に、第２実施形態の固体撮像装置の構成について説明する。第２実施形態においても、遮光構造を形成する配線の構成を除き、上述の第１実施形態と同様の固体撮像装置を適用することができる。このため、以下の説明では、遮光構造を形成する配線の構成について説明する。

［配線：遮光構造の構成例］
図７に、画素共有単位が構成されている画素部上に設けられる、遮光構造を構成する配線構造を示す。図７Ａは、上述の図５に示す４画素共有単位上に形成された各種配線の構成を示す平面図である。図７Ｂは、図７Ａに示す配線構造のＡ−Ａ線断面図である。

転送配線８４〜８７、及び、パルス配線８８〜９１は、上述の第１実施形態と同じ配置で構成されている。そして、転送配線８４〜８７、及び、パルス配線８８〜９１が形成された配線層の上層に、ダミー配線９２が形成された配線層を備える。

ダミー配線９２は、転送配線８４〜８７、及び、パルス配線８８〜９１を覆うように、４画素共有単位のフォトダイオードＰＤを覆って形成されている。ダミー配線９２の形成領域は、図５に示す遮光領域以上とすることが好ましい。特に、画素部全面に形成することが好ましい。ダミー配線９２は、電気的にフローティングでもよく、また、電源電圧及びグランドに固定してもよい。

また、転送配線８４〜８７、及び、パルス配線８８〜９１は、上述の図４に示す配線間の開口幅８３が一定に形成される。ダミー配線９２は、転送配線８４〜８７、及び、パルス配線８８〜９１の全体を覆って形成されているため、重なり量８２は、全ての配線で均一となる。また、配線間の距離８１よりも、転送配線８４〜８７、及び、パルス配線８８〜９１の幅を大きくすることにより、重なり量８２が配線間の距離８１よりも大きくなる。

上述のように、転送配線８４〜８７、パルス配線８８〜９１、及び、ダミー配線９２が配置されることにより、配線間の位置関係を同一にすることができる。このため、配線間の結合容量を均一化することができ、転送ゲートの電位変動を均一化することができる。従って、転送配線の電位変動影響が、各転送ゲートで同じになり、各フォトダイオード間の飽和信号量のばらつきを抑制することができる。

また、転送配線８４〜８７、及び、パルス配線８８〜９１を覆うダミー配線９２が形成されることにより、画素部上に配線間の距離８１よりも大きな重なり量８２を有した遮光構造が形成される。このため、画素部のフォトダイオードＰＤへのホットキャリア発光の入射を防ぐことができる。特に、光の回折の影響による斜めからのホットキャリア光の入射防止に効果的な構成となる。

〈４．固体撮像装置の第３実施形態〉
次に、第３実施形態の固体撮像装置の構成について説明する。第３実施形態においても、遮光構造を形成する配線の構成を除き、上述の第１実施形態と同様の固体撮像装置を適用することができる。このため、以下の説明では、遮光構造を形成する配線の構成について説明する。

［配線：遮光構造の構成例］
図８に、画素共有単位が構成されている画素部上に設けられる、遮光構造を構成する配線構造を示す。図８Ａは、上述の図５に示す４画素共有単位上に形成された各種配線の構成を示す平面図である。図８Ｂは、図８Ａに示す配線構造のＡ−Ａ線断面図である。

図８に示すように、転送配線８４〜８７、及び、パルス配線８８〜９１は、上述の第１実施形態と同じ配置で構成されている。そして、転送配線８４〜８７、及び、パルス配線８８〜９１が形成された配線層の上層に、ダミー配線９２が形成された配線層を備える。

第３実施形態の配線による遮光構造は、遮光構造の一部に開口部が設けられた例である。このため、図８に示す構成は、上述の第２実施形態の遮光構造に加えて、画素部上であってフォトダイオードＰＤの遮光領域外に、開口部が設けられた構成である。
このように、配線による遮光構造では、画素部上に開口部が設けられていてもよい。

ダミー配線９２は、転送配線８４〜８７、及び、パルス配線８８〜９１を覆うように、４画素共有単位のフォトダイオードＰＤを覆って形成されている。ダミー配線９２の形成領域は、図５に示す遮光領域以上とすることが好ましい。特に、画素部全面に形成することが好ましい。ダミー配線９２は、電気的にフローティングでもよく、また、電源電圧及びグランドに固定してもよい。

また、ダミー配線９２には、配線の一部が除去された開口部１０１が設けられている。配線による遮光構造では、上層の配線層と、下層の配線層とが重なりを有していない領域が、開口部１０１となる。 つまり、第３実施形態の例では、下層の配線層に形成された転送配線８４〜８７及びパルス配線８８〜９１と、上層に形成されたダミー配線９２が形成されていない領域が、配線による遮光構造の開口部１０１である。
転送配線８４〜８７及びパルス配線８８〜９１を部分的に除去することは難しいため、ダミー配線９２の一部を除去することにより、開口部１０１を形成する。

開口部１０１は、至近距離に位置するＭＯＳトランジスタで発生するホットキャリア発光を遮光するために、画素部のフォトダイオードＰＤ上を除く位置に形成することが好ましい。但し、固体撮像装置の取得画像に影響がない程度の開口、例えば、フォトダイオードＰＤ上に検出限界以下のホットキャリア発光しか入射しない程度で開口が形成されている分には、開口部１０１がフォトダイオードＰＤ上に設けられていてもよい。

例えば、上述の図５において示す、フォトダイオードＰＤ上において、少なくともフォトダイオードＰＤの短辺を１辺とする正方形の領域が、遮光領域１００ である。
また、例えば、開口部１０１は、開口中心がフォトダイオードＰＤ上でなければ、形成位置及び形成個数は限定されない。

但し、転送配線８４〜８７、及び、パルス配線８８〜９１の位置関係は、上述の図４に示す配線間の開口幅８３が一定に形成される。転送配線８４〜８７、及び、パルス配線８８〜９１の配置に均一性があれば、ダミー配線との均一性については、特に問題とならない。 開口部１０１が設けられている領域では、転送配線とダミー配線との位置関係が、他の領域との均一性が保たれていないが、転送配線とダミー配線との均一性については、結合容量への影響がほとんどないため、無視してよい。

上述のように、転送配線８４〜８７、及び、パルス配線８８〜９１が配置されることにより、配線間の位置関係を同一にすることができる。このため、配線間の結合容量を均一化することができ、転送ゲートの電位変動を均一化することができる。従って、転送配線の電位変動影響が、各転送ゲートで同じになり、各フォトダイオード間の飽和信号量のばらつきを抑制することができる。

また、転送配線８４〜８７、及び、パルス配線８８〜９１を覆うダミー配線９２が形成されることにより、画素部上に配線間の距離８１よりも大きな重なり量８２を有した遮光構造が形成される。このため、画素部のフォトダイオードＰＤへのホットキャリア発光の入射を防ぐことができる。特に、光の回折の影響による斜めからのホットキャリア光の入射防止に効果的な構成となる。

なお、上述の第１実施形態においても、ダミー配線９２の一部を除去し、上層のダミー配線９２と、下層の転送配線８４〜８７、及び、パルス配線８８〜９１とが重ならない領域を設けることにより、任意の位置に開口部を設けることができる。

〈５．固体撮像装置の第４実施形態〉
次に、第４実施形態の固体撮像装置の構成について説明する。第４実施形態においても、遮光構造を形成する配線の構成を除き、上述の第１実施形態と同様の固体撮像装置を適用することができる。このため、以下の説明では、遮光構造を形成する配線の構成について説明する。

［配線：遮光構造の構成例］
図９に、画素共有単位が構成されている画素部上に設けられる、遮光構造を構成する配線構造を示す。図９Ａは、上述の図５に示す４画素共有単位上に形成された各種配線の構成を示す平面図である。図９Ｂは、図９Ａに示す配線構造のＡ−Ａ線断面図である。

下層の配線層に、転送配線８４〜８７と、ダミー配線９２が形成されている。そして、上層の配線層に、パルス配線８８〜９１と、ダミー配線９３が形成されている。

下層の配線層では、上面から見て水平方向に延長し、且つ垂直方向に並行して配列された転送配線８４〜８７とダミー配線９２とが、交互に所要の間隔をもって配列されている。
上層の配線層では、上面から見て水平方向に延長し、且つ垂直方向に並行して配列されたパルス配線８８〜９１とダミー配線９３とが、交互に所要の間隔をもって配列されている。

転送配線８４〜８７とダミー配線９３、及び、転送配線８４〜８７とパルス配線８８〜９１は、上述の図４に示す配線４０Ａ，４０Ｂのように、配線層の配線間の距離８１よりも大きな重なり量８２を有して配置されている。同様に、ダミー配線９２とパルス配線８８〜９１、及び、ダミー配線９２とダミー配線９３は、上述の図４に示す配線４０Ａ，４０Ｂのように、配線層の配線間の距離８１よりも大きな重なり量８２を有して配置されている。このように、上下の配線層において、各配線の重なり量８２は、一定の長さで形成されている。

さらに、転送配線８４〜８７とダミー配線９２との開口幅８３、及び、パルス配線８８〜９１とダミー配線９３との開口幅８３が一定の長さで形成されている。さらに、下層の転送配線８４〜８７と、上層のパルス配線８８〜９１との間隔が一定に配置されている。

上述のように、転送配線８４〜８７、パルス配線８８〜９１、及び、ダミー配線９２，９３が配置されることにより、配線間の位置関係を同一にすることができる。このため、配線間の結合容量を均一化することができ、転送ゲートの電位変動を均一化することができる。従って、転送配線の電位変動影響が、各転送ゲートで同じになり、各フォトダイオード間の飽和信号量のばらつきを抑制することができる。

また、転送配線８４〜８７、パルス配線８８〜９１、及び、ダミー配線９２，９３が形成されることにより、画素部上に配線間の距離８１よりも大きな重なり量８２を有した遮光構造が形成される。このため、画素部のフォトダイオードＰＤへのホットキャリア発光の入射を防ぐことができる。特に、光の回折の影響による斜めからのホットキャリア光の入射防止に効果的な構成となる。

上述のように、遮光構造を構成する２層の配線層において、転送配線８４〜８７と、パルス配線８８〜９１とを異なる配線層に形成してもよい。そして、転送配線８４〜８７とパルス配線８８〜９１とが重なり合う構成の遮光構造を形成してもよい。また、ダミー配線を両方の配線層に形成してもよい。そして、上下層のダミー配線同士が重なることにより、遮光構造が形成されていてもよい。
このように、上述の第１〜３実施形態のような、転送配線８４〜８７及びパルス配線８８〜９１と、ダミー配線９２との重なりによる遮光構造以外にも、配線による遮光構造を構成することができる。

〈６．電子機器〉
次に、上述の固体撮像装置を備える電子機器の実施形態について説明する。
上述の固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。図１０に、電子機器の一例として、固体撮像装置を静止画像又は動画を撮影が可能なカメラに適用した場合の概略構成を示す。

この例のカメラ１１０は、固体撮像装置１１１と、固体撮像装置１１１の受光センサ部に入射光を導く光学系１１２と、固体撮像装置１１１及び光学系１１２間に設けられたシャッタ装置１１３と、固体撮像装置１１１を駆動する駆動回路１１４とを備える。さらに、カメラ１１０は、固体撮像装置１１１の出力信号を処理する信号処理回路１１５を備える。

固体撮像装置１１１には、上述の第１実施形態から第４実施形態に示す固体撮像装置を適用することができる。光学系（光学レンズ）１１２は、被写体からの像光（入射光）を固体撮像装置１１１の撮像面（不図示）上に結像させる。これにより、固体撮像装置１１１内に、一定期間、信号電荷が蓄積される。なお、光学系１１２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置１１３は、入射光の固体撮像装置１１１への光照射期間及び遮光期間を制御する。

駆動回路１１４は、固体撮像装置１１１及びシャッタ装置１１３に駆動信号を供給する。そして、駆動回路１１４は、供給した駆動信号により、固体撮像装置１１１の信号処理回路１１５への信号出力動作、及び、シャッタ装置１１３のシャッタ動作を制御する。すなわち、この例では、駆動回路１１４から供給される駆動信号（タイミング信号）により、固体撮像装置１１１から信号処理回路１１５への信号転送動作を行う。

信号処理回路１１５は、固体撮像装置１１１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。

上述のカメラ１１０等の電子機器によれば、固体撮像装置１１１において、画素サイズの微細化に伴う飽和信号量のばらつきを抑制することができる。さらに、固体撮像装置において、周辺回路部における動作時のＭＯＳトランジスタ、ダイオード等の能動素子からのホットキャリア光などの光のフォトダイオードへの入射を抑制することができる。従って、画質が向上した高品質の電子機器を提供することができる。

なお、上述の各実施形態では、遮光構造を２層の配線層により構成する例について説明したが、遮光構造に使用する配線層の数は、３層以上であってもよい。この場合にも、配線層の配線間の距離よりも配線の重なり量を大きくすることで、遮光構造を構成することができる。また、遮光構造を３層以上の配線層から構成する場合にも、遮光構造を構成する転送配線と他の配線とで、配線幅と配線間隔を均一に形成すれば、結合容量の均一化ができる。

また、上述の実施形態では、画素領域と制御領域及びロジック回路とを別々の基体に作製して、これらの基体を接合した場合について説明しているが、画素領域と制御領域、ロジック回路を同一の基体内に形成してもよい。また、画素領域と制御領域、ロジック回路は垂直方向にある必要はなく、同一面内にあってもよい。 いずれの場合も、画素領域と制御領域、ロジック回路が至近距離にあるような構造の場合に適用することができる。

なお、本開示は以下のような構成も取ることができる。
（１）光電変換素子を含む画素が複数配列された画素領域と、前記画素領域上に均一な開口幅で並列して形成された転送配線と、前記転送配線の上層の配線層に形成され、少なくとも一部が前記転送配線と平面位置で重なり合う位置に設けられた他の配線と、を備え、前記転送配線と前記他の配線とにより前記画素領域に遮光構造が形成されている固体撮像装置。
（２）前記基体の第１面側の表面に前記光電変換素子が設けられ、前記基体の第２面上に前記配線層が設けられている（１）に記載の固体撮像装置。
（３）前記基体の第２面側に前記配線層を介して貼り合わされた第２の基体を備え、前記第２の基体に周辺回路部を有し、前記画素領域と前記周辺回路部との間に前記遮光構造が形成されている（２）に記載の固体撮像装置。
（４）前記光電変換素子の近距離に信号処理のための能動素子を備える（１）から（３）のいずれかに記載の固体撮像装置。
（５）前記能動素子として、少なくとも電界効果型トランジスタ又はダイオードのいずれかを含む（４）に記載の固体撮像装置。
（６）前記他の配線としてパルス配線及びダミー配線を含む（１）から（５）のいずれかに記載の固体撮像装置。
（７）（１）から（６）のいずれかに記載の固体撮像装置と、前記固体撮像装置の出力信号を処理する信号処理回路と、を備える電子機器。

１，１１１ 固体撮像装置、２ 画素、３，２３ 画素領域、４ 垂直駆動回路、５ カラム信号処理回路、６ 水平駆動回路、７ 出力回路、８，２４ 制御回路、９ 垂直信号線、１０ 水平信号線、１２ 入出力端子、２１，２７ ＭＯＳ型固体撮像装置、２２，３１ 第１の半導体チップ部、２５ ロジック回路、２６，４５ 第２の半導体チップ部、３２，４６ 半導体ウェル領域、３３，４７，９４，９５，９７ ソース／ドレイン領域、３４ ｎ型半導体領域、３５ ｐ型半導体領域、３６，４８ ゲート電極、３８，５０ 素子分離領域、３９，４９ 層間絶縁膜、４０，４０Ａ，４０Ｂ，５３，５７ 配線、４１，５５ 多層配線層、４２ 絶縁スペーサ層、４３ａ 第１絶縁膜、４３ｂ 第２絶縁膜、４４，５４，６８ 接続導体、５８ バリアメタル層、５９ ストレス補正膜、６０ 接着剤層、６１ 反射防止膜、６２，６７ 絶縁膜、６３ 遮光膜、６９ 導波路材料膜、７０ 導波路、７１ 平坦化膜、７２ キャップ膜、７３ カラーフィルタ、７４ オンチップマイクロレンズ、７５ 転送ゲート電極、７９ 選択ゲート電極、８０ 増幅ゲート電極、８１ 配線間の距離、８２ 重なり量、８３ 開口幅、８４ 転送配線、８８ パルス配線、９２，９３ ダミー配線、９９ リセットゲート電極、１００ 遮光領域、１０１ 開口部、１１０ カメラ、１１２ 光学系、１１３ シャッタ装置、１１４ 駆動回路、１１５ 信号処理回路、ＦＤ フローティングディフュージョン、ＰＤ１，ＰＤ２，ＰＤ１，ＰＤ４ フォトダイオード、Ｔｒ１ 画素トランジスタ、Ｔｒ１１，Ｔｒ１２，Ｔｒ１３，Ｔｒ１４ 転送トランジスタ、Ｔｒ２１ リセットトランジスタ、Ｔｒ２２ 増幅トランジスタ、Ｔｒ２３ 選択トランジスタ

Claims (18)

1. 光電変換素子を含む画素が複数配列された画素領域を有する第１の半導体基体と、前記第１の半導体基体上に設けられた第１の多層配線層とを有する第１の半導体チップ部と、
   ロジック回路が形成された第２の半導体基体と、前記第２の半導体基体上に設けられた第２の多層配線層とを有する第２の半導体チップ部と、を備え、
   前記第１の半導体チップ部の前記第１の多層配線層側と、前記第２の半導体チップ部の前記第２の多層配線層側とが貼り合わされ、
   前記第１の多層配線層が、第１の配線層と、第２の配線層と、を有し、
   前記第１の配線層が、第１の配線を有し、
   前記第２の配線層が、第２の配線と、前記第２の配線と間隔を開けて配置された第３の配線とを有し、
   前記第１の配線、前記第２の配線、及び、前記第３の配線が、並行して配列され、
   前記第１の配線は、少なくとも一部が前記第２の配線と平面位置で重なり合い、且つ、前記第２の配線と前記第３の配線との間に設けられた間隔と平面位置で重なり合う位置に配置されている
   固体撮像装置。
2. 前記第１の配線層と前記第２の配線層とが、隣接する配線層である請求項１に記載の固体撮像装置。
3. 前記第１の配線、前記第２の配線、及び、前記第３の配線が、前記画素領域内に配置されている請求項１又は２に記載の固体撮像装置。
4. 前記第１の配線の幅が、前記第２の配線の幅よりも大きい請求項１から３のいずれかに記載の固体撮像装置。
5. 前記第１の半導体チップ部と前記第２の半導体チップ部とが、接着剤層を介して貼り合わされている請求項１から４のいずれかに記載の固体撮像装置。
6. 前記第１の半導体チップ部と前記第２の半導体チップ部との間に、ストレス補正膜を有する請求項１から５のいずれかに記載の固体撮像装置。
7. 前記第１の多層配線層に設けられた配線と、前記第２の多層配線層に設けられた配線とが、前記第１の半導体基体を貫通する接続導体によって電気的に接続されている請求項１から６のいずれかに記載の固体撮像装置。
8. 前記接続導体が、前記第１の半導体基体から前記第２の多層配線層に設けられた配線まで連続して設けられた接続孔内に形成されている請求項７に記載の固体撮像装置。
9. 前記接続孔の側壁を覆う絶縁層を有する請求項８に記載の固体撮像装置。
10. 固体撮像装置と、前記固体撮像装置の出力信号を処理する信号処理回路と、を含み、
    前記固体撮像装置は、
    光電変換素子を含む画素が複数配列された画素領域を有する第１の半導体基体と、前記第１の半導体基体上に設けられた第１の多層配線層とを有する第１の半導体チップ部と、
    ロジック回路が形成された第２の半導体基体と、前記第２の半導体基体上に設けられた第２の多層配線層とを有する第２の半導体チップ部と、を備え、
    前記第１の半導体チップ部の前記第１の多層配線層側と、前記第２の半導体チップ部の前記第２の多層配線層側とが貼り合わされ、
    前記第１の多層配線層が、第１の配線層と、第２の配線層と、を有し、
    前記第１の配線層が、第１の配線を有し、
    前記第２の配線層が、第２の配線と、前記第２の配線と間隔を開けて配置された第３の配線とを有し、
    前記第１の配線、前記第２の配線、及び、前記第３の配線が、並行して配列され、
    前記第１の配線は、少なくとも一部が前記第２の配線と平面位置で重なり合い、且つ、前記第２の配線と前記第３の配線との間に設けられた間隔と平面位置で重なり合う位置に配置されている
    電子機器。
11. 前記第１の配線層と前記第２の配線層とが、隣接する配線層である請求項１０に記載の電子機器。
12. 前記第１の配線、前記第２の配線、及び、前記第３の配線が、前記画素領域内に配置されている請求項１０又は１１に記載の電子機器。
13. 前記第１の配線の幅が、前記第２の配線の幅よりも大きい請求項１０から１２のいずれかに記載の電子機器。
14. 前記第１の半導体チップ部と前記第２の半導体チップ部とが、接着剤層を介して貼り合わされている請求項１０から１３のいずれかに記載の電子機器。
15. 前記第１の半導体チップ部と前記第２の半導体チップ部との間に、ストレス補正膜を有する請求項１０から１４のいずれかに記載の電子機器。
16. 前記第１の多層配線層に設けられた配線と、前記第２の多層配線層に設けられた配線とが、前記第１の半導体基体を貫通する接続導体によって電気的に接続されている請求項１０から１５のいずれかに記載の電子機器。
17. 前記接続導体が、前記第１の半導体基体から前記第２の多層配線層に設けられた配線まで連続して設けられた接続孔内に形成されている請求項１６に記載の電子機器。
18. 前記接続孔の側壁を覆う絶縁層を有する請求項１７に記載の電子機器。

Images