JP2016139737A - Substrate processing apparatus - Google Patents

Substrate processing apparatus Download PDF

Info

Publication number
JP2016139737A
JP2016139737A JP2015014446A JP2015014446A JP2016139737A JP 2016139737 A JP2016139737 A JP 2016139737A JP 2015014446 A JP2015014446 A JP 2015014446A JP 2015014446 A JP2015014446 A JP 2015014446A JP 2016139737 A JP2016139737 A JP 2016139737A
Authority
JP
Japan
Prior art keywords
substrate
timing
wafer
detection mechanism
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015014446A
Other languages
Japanese (ja)
Other versions
JP6244317B2 (en
Inventor
栄一 磧本
Eiichi Sekimoto
栄一 磧本
賢治 福島
Kenji Fukushima
賢治 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015014446A priority Critical patent/JP6244317B2/en
Priority to KR1020160005491A priority patent/KR102526303B1/en
Publication of JP2016139737A publication Critical patent/JP2016139737A/en
Application granted granted Critical
Publication of JP6244317B2 publication Critical patent/JP6244317B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a substrate processing apparatus which can detect a mounting condition of a substrate by a simple constitution.SOLUTION: A substrate processing apparatus has a heat treatment unit U2 which includes: a supporter 28 for supporting a wafer W; and a lifting mechanism 30 which has a plurality of lifting pins 31 and in which the wafer W on the supporter 28 is lifted up and lowered by the plurality of lifting pins 31; and a detection mechanism 60 for detecting a mounting condition of the wafer W based on information relevant to timing of switching between a contact condition and a non-contact condition of at least one of the plurality of lifting pins 31 with the wafer W.SELECTED DRAWING: Figure 4

Description

本発明は、基板処理装置に関する。   The present invention relates to a substrate processing apparatus.

半導体製造工程は、例えば熱処理など、基板を載置した状態にて行う処理を含む。このような処理においては、基板の載置状態が処理に影響を及ぼす場合がある。例えば熱処理において基板が傾いて載置されると、基板の面内温度分布が不均一となる場合がある。これに対し特許文献1には、熱処理プレートの表面温度と設定温度との積分値が所定の閾値以下であるときに異常が発生したものとする異常検知手段を備えた熱処理装置が開示されている。   The semiconductor manufacturing process includes a process performed in a state where the substrate is placed, such as a heat treatment. In such processing, the substrate mounting state may affect the processing. For example, when the substrate is tilted during heat treatment, the in-plane temperature distribution of the substrate may become non-uniform. On the other hand, Patent Document 1 discloses a heat treatment apparatus including abnormality detection means that an abnormality occurs when an integral value between the surface temperature of a heat treatment plate and a set temperature is equal to or less than a predetermined threshold value. .

特開2009−123816号公報JP 2009-123816 A

特許文献1に記載される熱処理装置は、載置状態の影響により生じた異常を検知するものであり、載置状態を検出するものではない。異常の要因を特定し、処理の安定性を向上させるためには、載置状態を検出することが望まれる。しかしながら、載置状態を検出する機構を付加すると装置の構成が複雑化するおそれがある。そこで本開示は、単純な構成にて基板の載置状態を検出できる基板処理装置を提供することを目的とする。   The heat treatment apparatus described in Patent Document 1 detects an abnormality caused by the effect of the placement state, and does not detect the placement state. In order to identify the cause of the abnormality and improve the stability of the processing, it is desired to detect the mounting state. However, adding a mechanism for detecting the mounting state may complicate the configuration of the apparatus. Therefore, an object of the present disclosure is to provide a substrate processing apparatus that can detect the mounting state of a substrate with a simple configuration.

本開示に係る基板処理装置は、基板を支持する支持台と、複数の昇降ピンを有し、複数の昇降ピンにより支持台上において基板を昇降させる昇降機構と、複数の昇降ピンの少なくとも一つと基板との接触状態及び非接触状態の切り替わりのタイミングに関する情報に基づいて基板の載置状態を検出する検出機構と、を備える。   A substrate processing apparatus according to the present disclosure includes a support base that supports a substrate, a plurality of lift pins, a lift mechanism that lifts and lowers the substrate on the support base by the plurality of lift pins, and at least one of the plurality of lift pins. And a detection mechanism that detects the mounting state of the substrate based on information related to the timing of switching between the contact state and the non-contact state with the substrate.

複数の昇降ピンの少なくとも一つと基板との接触状態及び非接触状態の切り替わりのタイミングは、当該接触部分と支持台との間隔に相関する。このため、当該切り替わりのタイミングに関する情報に基づくことで基板の載置状態を検出できる。また、この検出機構によれば、基板を昇降させるための昇降ピンが基板の載置状態の検出に活用されるので、装置構成の複雑化が抑制される。従って、本開示に係る基板処理装置によれば、単純な構成にて基板の載置状態を検出できる。   The timing of switching between the contact state and the non-contact state between at least one of the plurality of lift pins and the substrate correlates with the distance between the contact portion and the support base. For this reason, the mounting state of the substrate can be detected based on the information regarding the switching timing. Moreover, according to this detection mechanism, since the raising / lowering pin for raising / lowering a board | substrate is utilized for the detection of the mounting state of a board | substrate, complication of an apparatus structure is suppressed. Therefore, according to the substrate processing apparatus according to the present disclosure, the mounting state of the substrate can be detected with a simple configuration.

検出機構は、一つの昇降ピンにおける切り替わりのタイミングと、他の昇降ピンにおける切り替わりのタイミングとのずれに関する情報に基づいて載置状態を検出してもよい。一つの昇降ピンにおける上記切り替わりのタイミングと、他の昇降ピンにおける上記切り替わりのタイミングとのずれに関する情報は、当該一つの昇降ピン及び他の昇降ピンの間における基板の傾きに相関する。このため、基板の載置状態として、基板の傾きを検出できる。   The detection mechanism may detect the mounting state based on information regarding a difference between a switching timing of one lifting pin and a switching timing of another lifting pin. Information on the difference between the switching timing of one lifting pin and the switching timing of another lifting pin correlates with the inclination of the substrate between the one lifting pin and the other lifting pin. For this reason, the inclination of the substrate can be detected as the mounting state of the substrate.

検出機構は、一つの昇降ピンにおける切り替わりのタイミングと、他の昇降ピンにおける切り替わりのタイミングとの差分を切り替わりのタイミングのずれに関する情報として用い、当該差分に基づいて載置状態を検出してもよい。この場合、基板の傾きをより高い精度で検出できる。   The detection mechanism may use a difference between a switching timing of one lifting pin and a switching timing of another lifting pin as information regarding a shift in switching timing, and detect the mounting state based on the difference. . In this case, the tilt of the substrate can be detected with higher accuracy.

検出機構は、複数の昇降ピンの少なくとも一つにおける切り替わりのタイミングと、予め設定された基準タイミングとに関する情報に基づいて載置状態を検出してもよい。この場合、上記基準タイミングとの関係に基づいて切り替わりのタイミングを評価し、基板の載置状態をより明確に検出できる。   The detection mechanism may detect the mounting state based on information regarding a switching timing in at least one of the plurality of lifting pins and a preset reference timing. In this case, it is possible to evaluate the switching timing based on the relationship with the reference timing and more clearly detect the substrate mounting state.

検出機構は、複数の昇降ピンの少なくとも一つにおける切り替わりのタイミングと、基準タイミングとの差分を、当該切り替わりのタイミングと基準タイミングとに関する情報として用い、当該差分に基づいて載置状態を検出してもよい。上記切り替わりのタイミングと基準タイミングとの差分を求めることにより、上記切り替わりのタイミングから基板の載置状態に相関する成分のみを抽出することが可能となる。このため、基板の載置状態をより明確に検出できる。   The detection mechanism uses the difference between the switching timing of at least one of the plurality of lifting pins and the reference timing as information about the switching timing and the reference timing, and detects the mounting state based on the difference. Also good. By obtaining the difference between the switching timing and the reference timing, it is possible to extract only the component correlated with the substrate mounting state from the switching timing. For this reason, the mounting state of the substrate can be detected more clearly.

検出機構は、非接触状態から接触状態への切り替わりのタイミングに基づいて基板の載置状態を検出してもよい。非接触状態から接触状態に切り替わる際には昇降ピンが基板に衝突するので、接触状態から非接触状態に切り替わる際に比べて、昇降ピンに大きな変化が生じ易い。このため、上記切り替わりのタイミングをより確実に検出できる。   The detection mechanism may detect the mounting state of the substrate based on the switching timing from the non-contact state to the contact state. When the switching from the non-contact state to the contact state, the elevating pins collide with the substrate, so that a large change is likely to occur in the elevating pins compared to when switching from the contact state to the non-contact state. For this reason, the timing of the switching can be detected more reliably.

基板を支持台上に載置した後に当該基板を再度上昇させ、当該基板を支持台上に再度載置する昇降制御部を更に備え、検出機構は、昇降機構が基板を再度上昇させるときにおける切り替わりのタイミングに基づいて基板の載置状態を検出してもよい。この場合、非接触状態から接触状態への切り替わりのタイミングに基づく基板の載置状態の検出を自動化できる。   After the substrate is placed on the support table, the substrate is lifted again, and further includes a lift control unit for placing the substrate on the support table again, and the detection mechanism is switched when the lift mechanism lifts the substrate again. The placement state of the substrate may be detected based on the timing. In this case, the detection of the substrate mounting state based on the switching timing from the non-contact state to the contact state can be automated.

検出機構は、昇降ピンにて生じた振動を検出可能な振動センサを有し、振動に基づいて切り替わりのタイミングを検出してもよい。昇降ピンと基板との接触状態及び非接触状態が切り替わる際には、昇降ピンに振動が生じる。このため、振動センサを用いた単純な構成にて上記切り替わりのタイミングを検出できる。   The detection mechanism may include a vibration sensor that can detect vibration generated by the elevating pins, and may detect a switching timing based on the vibration. When the contact state and non-contact state between the lift pins and the substrate are switched, vibration occurs in the lift pins. Therefore, the switching timing can be detected with a simple configuration using a vibration sensor.

振動センサは、固体を介して振動を検出するように設けられていてもよい。この場合、昇降ピンに生じた振動が固体の媒介により高い感度で検出されるので、上記切り替わりのタイミングをより確実に検出できる。   The vibration sensor may be provided so as to detect vibration through a solid. In this case, the vibration generated in the elevating pin is detected with high sensitivity by the medium of the solid, so that the switching timing can be detected more reliably.

昇降機構は、複数の昇降ピンを支持するピン支持部を有し、振動センサは、ピン支持部に設けられていてもよい。この場合、一つの振動センサによって複数の昇降ピンにおける振動を検出することが可能となる。このため、装置構成を更に単純化できる。   The elevating mechanism may have a pin support portion that supports a plurality of elevating pins, and the vibration sensor may be provided in the pin support portion. In this case, it is possible to detect vibrations at a plurality of lifting pins with a single vibration sensor. For this reason, the apparatus configuration can be further simplified.

検出機構は、複数の昇降ピンのそれぞれに対応する複数の振動センサを有してもよい。この場合、検出した切り替わりのタイミングがいずれの昇降ピンにおいて生じたものなのかを特定することが可能となる。このため、基板の載置状態をより詳細に検出することができる。   The detection mechanism may have a plurality of vibration sensors corresponding to each of the plurality of lifting pins. In this case, it is possible to specify in which lifting pin the detected switching timing has occurred. For this reason, the mounting state of the substrate can be detected in more detail.

検出機構は、複数の昇降ピンにおける切り替わりのタイミングをそれぞれ検出する複数のセンサを有してもよい。この場合、検出した切り替わりのタイミングがいずれの昇降ピンにおけるものなのかを特定することが可能となる。このため、基板の載置状態をより詳細に検出することができる。   The detection mechanism may include a plurality of sensors that respectively detect switching timings of the plurality of lift pins. In this case, it is possible to specify which lifting pin the detected switching timing is. For this reason, the mounting state of the substrate can be detected in more detail.

検出機構は、昇降ピンにて生じた振動を検出可能な振動センサを有し、振動センサにより検出される振動の強度が第1の閾値よりも大きくなった期間の合計値を切り替わりのタイミングのずれに関する情報として用い、当該期間の合計値に基づいて載置状態を検出してもよい。上記合計値は、切り替わりのタイミングのずれに相関する。具体的に、切り替わりのタイミングのずれが大きくなると上記合計値も大きくなる。このため、上記合計値に基づくことによっても基板の傾きを検出できる。なお、一つの昇降ピンにおける切り替わりのタイミングに伴って生じる振動と、他の昇降ピンにおける切り替わりのタイミングに伴って生じる振動とが重なり合っている場合、これらの切り替わりのタイミングを個別に検出し難くなる可能性がある。このような場合であっても、上記合計値は検出可能である。このため、上記合計値を切り替わりのタイミングのずれの代用特性として用いることで、基板の傾きをより高い感度で検出できる。   The detection mechanism has a vibration sensor that can detect vibration generated by the lifting pins, and the total difference of the period when the intensity of vibration detected by the vibration sensor is greater than the first threshold is shifted in switching timing. It may be used as information regarding the mounting state, and the mounting state may be detected based on the total value of the period. The total value correlates with a shift in switching timing. Specifically, the total value increases as the shift in switching timing increases. For this reason, the inclination of the substrate can also be detected based on the total value. In addition, when the vibration generated with the switching timing of one lifting pin overlaps with the vibration generated with the switching timing of another lifting pin, it is difficult to individually detect the switching timing. There is sex. Even in such a case, the total value can be detected. For this reason, the tilt of the substrate can be detected with higher sensitivity by using the total value as a substitute characteristic for the shift of the switching timing.

検出機構は、合計値が第2の閾値よりも小さいか否かに基づいて載置状態が正常であるか否かを検出してもよい。   The detection mechanism may detect whether or not the mounting state is normal based on whether or not the total value is smaller than the second threshold value.

本開示によれば、単純な構成にて基板の載置状態を検出できる。   According to the present disclosure, it is possible to detect the mounting state of the substrate with a simple configuration.

基板処理システムの概略構成を示す斜視図である。It is a perspective view which shows schematic structure of a substrate processing system. 図1中のII−II線に沿う断面図である。It is sectional drawing which follows the II-II line | wire in FIG. 図2中のIII−III線に沿う断面図である。It is sectional drawing which follows the III-III line | wire in FIG. 熱処理ユニットの概略構成を示す模式図である。It is a schematic diagram which shows schematic structure of the heat processing unit. ウエハの加熱手順のフローチャートである。It is a flowchart of the heating procedure of a wafer. ウエハの載置状態と切り替わりのタイミングとの関係を示す模式図である。It is a schematic diagram which shows the relationship between the mounting state of a wafer, and the timing of switching. ウエハの載置状態と切り替わりのタイミングとの関係を示す模式図である。It is a schematic diagram which shows the relationship between the mounting state of a wafer, and the timing of switching. 熱処理ユニットの変形例を示す模式図である。It is a schematic diagram which shows the modification of a heat processing unit.

〔基板処理システム〕
まず、図1、図2及び図3を参照して、本実施形態に係る基板処理システム1の概要を説明する。図1に示されるように、基板処理システム1は、塗布・現像装置2と露光装置3とを備える。露光装置3は、レジスト膜(感光性被膜)の露光処理を行う。塗布・現像装置2は、露光装置3による露光処理の前に、ウエハW(基板)の表面にレジスト膜を形成する処理を行い、露光処理後にレジスト膜の現像処理を行う。
[Substrate processing system]
First, an outline of the substrate processing system 1 according to the present embodiment will be described with reference to FIGS. 1, 2, and 3. As shown in FIG. 1, the substrate processing system 1 includes a coating / developing device 2 and an exposure device 3. The exposure apparatus 3 performs an exposure process for a resist film (photosensitive film). The coating / developing apparatus 2 performs a process of forming a resist film on the surface of the wafer W (substrate) before the exposure process by the exposure apparatus 3, and performs the development process of the resist film after the exposure process.

塗布・現像装置2は、図2及び図3に更に示されるように、キャリアブロック4と、処理ブロック5と、インターフェースブロック6とを備える。キャリアブロック4、処理ブロック5及びインターフェースブロック6は、水平方向に並んでいる。   As further shown in FIGS. 2 and 3, the coating / developing apparatus 2 includes a carrier block 4, a processing block 5, and an interface block 6. The carrier block 4, the processing block 5, and the interface block 6 are arranged in the horizontal direction.

キャリアブロック4は、キャリアステーション12と搬入・搬出部13とを有する。搬入・搬出部13はキャリアステーション12と処理ブロック5との間に介在する。キャリアステーション12は、複数のキャリア11を支持する。キャリア11は、例えば円形の複数枚のウエハWを密封状態で収容する。キャリア11は、一つの側面11a側に、ウエハWを出し入れするための開閉扉を有している。キャリア11は、側面11aが搬入・搬出部13側に面するように、キャリアステーション12上に着脱自在に設置される。   The carrier block 4 includes a carrier station 12 and a carry-in / carry-out unit 13. The loading / unloading unit 13 is interposed between the carrier station 12 and the processing block 5. The carrier station 12 supports a plurality of carriers 11. The carrier 11 accommodates, for example, a plurality of circular wafers W in a sealed state. The carrier 11 has an open / close door for loading and unloading the wafer W on the side surface 11a side. The carrier 11 is detachably installed on the carrier station 12 so that the side surface 11a faces the loading / unloading unit 13 side.

搬入・搬出部13は、キャリアステーション12上の複数のキャリア11にそれぞれ対応する複数の開閉扉13aを有する。側面11aの開閉扉と開閉扉13aとを同時に開放することで、キャリア11内と搬入・搬出部13内とが連通する。搬入・搬出部13は受け渡しアームA1を内蔵している。受け渡しアームA1は、キャリア11からウエハWを取り出して処理ブロック5に渡し、処理ブロック5からウエハWを受け取ってキャリア11内に戻す。   The carry-in / carry-out unit 13 has a plurality of opening / closing doors 13 a corresponding to the plurality of carriers 11 on the carrier station 12. By opening the open / close door and the open / close door 13a on the side surface 11a at the same time, the inside of the carrier 11 and the inside of the carry-in / out unit 13 are communicated. The carry-in / carry-out unit 13 includes a delivery arm A1. The transfer arm A1 takes out the wafer W from the carrier 11 and transfers it to the processing block 5, receives the wafer W from the processing block 5, and returns it to the carrier 11.

処理ブロック5は、複数の処理モジュール14,15,16,17を有する。処理モジュール14,15,16,17は、複数の塗布ユニットU1と、複数の熱処理ユニットU2と、これらのユニットにウエハWを搬送する搬送アームA3とを内蔵している(図3参照)。処理モジュール17は、塗布ユニットU1及び熱処理ユニットU2を経ずにウエハWを搬送する直接搬送アームA6を更に内蔵している(図2参照)。塗布ユニットU1は、レジスト液をウエハWの表面に塗布する。熱処理ユニットU2は、例えば熱板によりウエハWを加熱し、加熱後のウエハWを例えば冷却板により冷却して熱処理を行う。   The processing block 5 has a plurality of processing modules 14, 15, 16, and 17. The processing modules 14, 15, 16, and 17 contain a plurality of coating units U1, a plurality of heat treatment units U2, and a transfer arm A3 that transfers the wafer W to these units (see FIG. 3). The processing module 17 further includes a direct transfer arm A6 that transfers the wafer W without passing through the coating unit U1 and the heat treatment unit U2 (see FIG. 2). The coating unit U1 applies a resist solution to the surface of the wafer W. The heat treatment unit U2 performs the heat treatment by heating the wafer W with, for example, a hot plate and cooling the heated wafer W with, for example, a cooling plate.

処理モジュール14は、塗布ユニットU1及び熱処理ユニットU2によりウエハWの表面上に下層膜を形成するBCTモジュールである。処理モジュール14の塗布ユニットU1は、下層膜形成用の液体をウエハW上に塗布する。処理モジュール14の熱処理ユニットU2は、下層膜の形成に伴う各種熱処理を行う。   The processing module 14 is a BCT module that forms a lower layer film on the surface of the wafer W by the coating unit U1 and the heat treatment unit U2. The coating unit U1 of the processing module 14 applies a liquid for forming a lower layer film on the wafer W. The heat treatment unit U2 of the processing module 14 performs various heat treatments associated with the formation of the lower layer film.

処理モジュール15は、塗布ユニットU1及び熱処理ユニットU2により下層膜上にレジスト膜を形成するCOTモジュールである。処理モジュール15の塗布ユニットU1は、レジスト膜形成用の液体を下層膜の上に塗布する。処理モジュール15の熱処理ユニットU2は、レジスト膜の形成に伴う各種熱処理を行う。   The processing module 15 is a COT module that forms a resist film on a lower layer film by the coating unit U1 and the heat treatment unit U2. The coating unit U1 of the processing module 15 applies a resist film forming liquid on the lower layer film. The heat treatment unit U2 of the processing module 15 performs various heat treatments accompanying the formation of the resist film.

処理モジュール16は、塗布ユニットU1及び熱処理ユニットU2により、レジスト膜上に上層膜を形成するTCTモジュールである。処理モジュール16の塗布ユニットU1は、上層膜形成用の液体をレジスト膜の上に塗布する。処理モジュール16の熱処理ユニットU2は、上層膜の形成に伴う各種熱処理を行う。   The processing module 16 is a TCT module that forms an upper layer film on a resist film by the coating unit U1 and the heat treatment unit U2. The coating unit U1 of the processing module 16 applies a liquid for forming an upper layer film on the resist film. The heat treatment unit U2 of the processing module 16 performs various heat treatments accompanying the formation of the upper layer film.

処理モジュール17は、塗布ユニットU1及び熱処理ユニットU2により、露光後のレジスト膜の現像処理を行うDEVモジュールである。現像ユニットは、露光済みのウエハWの表面上に現像液を塗布した後、これをリンス液によって洗い流すことで、レジスト膜の現像処理を行う。熱処理ユニットは、現像処理に伴う各種熱処理を行う。熱処理は、例えば、現像処理前の加熱処理(PEB:PostExposure Bake)、または、現像処理後の加熱処理(PB:Post Bake)等である。   The processing module 17 is a DEV module that develops the resist film after exposure by the coating unit U1 and the heat treatment unit U2. The developing unit applies a developing solution onto the exposed surface of the wafer W, and then rinses the developing solution with a rinsing solution to develop the resist film. The heat treatment unit performs various heat treatments associated with the development processing. The heat treatment is, for example, heat treatment before development processing (PEB: Post Exposure Bake) or heat treatment after development processing (PB: Post Bake).

処理ブロック5内において、キャリアブロック4側には棚ユニットU10が設けられており、インターフェースブロック6側には棚ユニットU11が設けられている(図2及び図3参照)。棚ユニットU10は、床面から処理モジュール16に亘るように設けられており、上下方向に並ぶ複数のセルに区画されている。棚ユニットU10の近傍には昇降アームA7が設けられている。昇降アームA7は、棚ユニットU10のセル同士の間でウエハWを昇降させる。棚ユニットU11は床面から処理モジュール17の上部に亘るように設けられており、上下方向に並ぶ複数のセルに区画されている。   In the processing block 5, a shelf unit U10 is provided on the carrier block 4 side, and a shelf unit U11 is provided on the interface block 6 side (see FIGS. 2 and 3). The shelf unit U10 is provided so as to extend from the floor surface to the processing module 16, and is partitioned into a plurality of cells arranged in the vertical direction. An elevating arm A7 is provided in the vicinity of the shelf unit U10. The raising / lowering arm A7 raises / lowers the wafer W between the cells of the shelf unit U10. The shelf unit U11 is provided so as to extend from the floor surface to the upper part of the processing module 17, and is partitioned into a plurality of cells arranged in the vertical direction.

インターフェースブロック6は、受け渡しアームA8を内蔵しており、露光装置3に接続される。受け渡しアームA8は、棚ユニットU11に配置されたウエハWを露光装置3に渡し、露光装置3からウエハWを受け取って棚ユニットU11に戻す。   The interface block 6 incorporates a delivery arm A8 and is connected to the exposure apparatus 3. The delivery arm A8 delivers the wafer W arranged on the shelf unit U11 to the exposure apparatus 3, receives the wafer W from the exposure apparatus 3, and returns it to the shelf unit U11.

基板処理システム1は、次に示す手順で塗布・現像処理を実行する。まず、受け渡しアームA1がキャリア11内のウエハWを棚ユニットU10に搬送する。このウエハWを、昇降アームA7が処理モジュール14用のセルに配置し、搬送アームA3が処理モジュール14内の各ユニットに搬送する。処理モジュール14の塗布ユニットU1及び熱処理ユニットU2は、搬送アームA3によって搬送されたウエハWの表面上に下層膜を形成する。下層膜の形成が完了すると、搬送アームA3がウエハWを棚ユニットU10に戻す。   The substrate processing system 1 performs the coating / developing process according to the following procedure. First, the transfer arm A1 transports the wafer W in the carrier 11 to the shelf unit U10. The wafer W is placed in the cell for the processing module 14 by the elevating arm A7, and the transfer arm A3 is transferred to each unit in the processing module 14. The coating unit U1 and the heat treatment unit U2 of the processing module 14 form a lower layer film on the surface of the wafer W transferred by the transfer arm A3. When the formation of the lower layer film is completed, the transfer arm A3 returns the wafer W to the shelf unit U10.

次に、棚ユニットU10に戻されたウエハWを、昇降アームA7が処理モジュール15用のセルに配置し、搬送アームA3が処理モジュール15内の各ユニットに搬送する。処理モジュール15の塗布ユニットU1及び熱処理ユニットU2は、搬送アームA3によって搬送されたウエハWの下層膜上にレジスト膜を形成する。レジスト膜の形成が完了すると、搬送アームA3がウエハWを棚ユニットU10に戻す。   Next, the lifting arm A7 places the wafer W returned to the shelf unit U10 in the cell for the processing module 15, and the transfer arm A3 transfers it to each unit in the processing module 15. The coating unit U1 and the heat treatment unit U2 of the processing module 15 form a resist film on the lower layer film of the wafer W transferred by the transfer arm A3. When the formation of the resist film is completed, the transfer arm A3 returns the wafer W to the shelf unit U10.

次に、棚ユニットU10に戻されたウエハWを、昇降アームA7が処理モジュール16用のセルに配置し、搬送アームA3が処理モジュール16内の各ユニットに搬送する。処理モジュール16の塗布ユニットU1及び熱処理ユニットU2は、搬送アームA3によって搬送されたウエハWのレジスト膜上に上層膜を形成する。上層膜の形成が完了すると、搬送アームA3がウエハWを棚ユニットU10に戻す。   Next, the lift arm A7 places the wafer W returned to the shelf unit U10 in the cell for the processing module 16, and the transfer arm A3 transfers it to each unit in the processing module 16. The coating unit U1 and the heat treatment unit U2 of the processing module 16 form an upper layer film on the resist film of the wafer W transferred by the transfer arm A3. When the formation of the upper layer film is completed, the transfer arm A3 returns the wafer W to the shelf unit U10.

次に、棚ユニットU10に戻されたウエハWを、昇降アームA7が処理モジュール17用のセルに配置し、直接搬送アームA6が棚ユニットU11に搬送する。このウエハWを受け渡しアームA8が露光装置3に送り出す。露光装置3における露光処理が完了すると、受け渡しアームA8がウエハWを露光装置3から受け入れ、棚ユニットU11に戻す。   Next, the lift arm A7 places the wafer W returned to the shelf unit U10 in the cell for the processing module 17, and the transfer arm A6 directly transfers it to the shelf unit U11. The transfer arm A8 delivers the wafer W to the exposure apparatus 3. When the exposure process in the exposure apparatus 3 is completed, the transfer arm A8 receives the wafer W from the exposure apparatus 3 and returns it to the shelf unit U11.

次に、棚ユニットU11に戻されたウエハWを、処理モジュール17の搬送アームA3が処理モジュール17内の各ユニットに搬送する。処理モジュール17の塗布ユニットU1及び熱処理ユニットU2は、搬送アームA3によって搬送されたウエハWのレジスト膜の現像処理及びこれに伴う熱処理を行う。レジスト膜の現像が完了すると、搬送アームA3はウエハWを棚ユニットU10に搬送する。   Next, the transfer arm A3 of the processing module 17 transfers the wafer W returned to the shelf unit U11 to each unit in the processing module 17. The coating unit U1 and the heat treatment unit U2 of the processing module 17 perform development processing of the resist film on the wafer W transferred by the transfer arm A3 and heat treatment associated therewith. When the development of the resist film is completed, the transfer arm A3 transfers the wafer W to the shelf unit U10.

次に、棚ユニットU10に搬送されたウエハWを、昇降アームA7が受け渡し用のセルに配置し、受け渡しアームA1がキャリア11内に戻す。以上で、塗布・現像処理が完了する。   Next, the wafer W transferred to the shelf unit U10 is placed in the transfer cell by the lifting arm A7, and the transfer arm A1 returns to the carrier 11. Thus, the coating / developing process is completed.

〔基板処理装置〕
続いて、基板処理装置の一例として、熱処理ユニットU2の構成について詳細に説明する。図4に示されるように、熱処理ユニットU2は、熱板20と、熱板保持部23と、昇降機構30と、制御部50とを有する。
[Substrate processing equipment]
Next, the configuration of the heat treatment unit U2 will be described in detail as an example of the substrate processing apparatus. As shown in FIG. 4, the heat treatment unit U <b> 2 includes a hot plate 20, a hot plate holding unit 23, an elevating mechanism 30, and a control unit 50.

熱板20は円板状を呈し、ヒータ21を内蔵している。熱板20上には複数のプロキシミティピン22が設けられている。複数のプロキシミティピン22は熱板20上に載置されるウエハWを支持する。これにより、熱板20とウエハWとの間に空隙が確保される。   The hot plate 20 has a disk shape and incorporates a heater 21. A plurality of proximity pins 22 are provided on the hot plate 20. The plurality of proximity pins 22 support the wafer W placed on the hot plate 20. Thereby, a gap is secured between the hot plate 20 and the wafer W.

熱板保持部23は底板24と周壁25とを有する。底板24は熱板20に対向している。周壁25は底板24の周縁に沿って設けられている。周壁25は熱板20の外周部分を保持している。熱板20及び熱板保持部23は、ウエハを支持する支持台28として機能する。   The hot plate holder 23 includes a bottom plate 24 and a peripheral wall 25. The bottom plate 24 faces the hot plate 20. The peripheral wall 25 is provided along the periphery of the bottom plate 24. The peripheral wall 25 holds the outer peripheral portion of the hot plate 20. The hot plate 20 and the hot plate holder 23 function as a support base 28 that supports the wafer.

昇降機構30は、複数本(例えば3本)の昇降ピン31と、複数の昇降ピン31を支持するピン支持部32と、ピン支持部32を昇降させる昇降駆動部33とを有する。   The elevating mechanism 30 includes a plurality of (for example, three) elevating pins 31, a pin support portion 32 that supports the plurality of elevating pins 31, and an elevating drive portion 33 that elevates and lowers the pin support portion 32.

昇降駆動部33は、モータやエアシリンダ等の駆動源を内蔵している。昇降駆動部33がピン支持部32を昇降させることにより、昇降ピン31が昇降する。これにより、昇降ピン31が底板24及び熱板20を貫通して昇降する。昇降ピン31の上部は、昇降ピン31の上昇に伴って熱板20上に突出し、昇降ピン31の下降に伴って支持台28内に収容される。このため、昇降機構30は、複数の昇降ピン31を昇降させることで、支持台28上においてウエハWを昇降させるように機能する。   The raising / lowering drive part 33 incorporates drive sources, such as a motor and an air cylinder. As the elevating drive unit 33 moves the pin support unit 32 up and down, the elevating pin 31 moves up and down. As a result, the elevating pins 31 move up and down through the bottom plate 24 and the hot plate 20. The upper part of the elevating pins 31 protrudes on the hot plate 20 as the elevating pins 31 are raised, and is accommodated in the support base 28 as the elevating pins 31 are lowered. For this reason, the elevating mechanism 30 functions to elevate the wafer W on the support base 28 by elevating the plurality of elevating pins 31.

ピン支持部32には、振動センサ40が設けられている。振動センサ40は、例えばピエゾセラミックマイクロフォン等の圧電変換型のセンサであり、昇降ピン31からピン支持部32に伝播した振動を検出するように配置されている。すなわち、振動センサ40は、昇降ピン31にて生じた振動を、固体を介して検出する骨伝導式センサとして機能する。   The pin support portion 32 is provided with a vibration sensor 40. The vibration sensor 40 is a piezoelectric conversion type sensor such as a piezoceramic microphone, for example, and is arranged to detect vibration propagated from the lift pins 31 to the pin support portion 32. That is, the vibration sensor 40 functions as a bone conduction sensor that detects vibration generated by the elevating pins 31 through a solid.

制御部50は、ウエハ搬送制御部51と、昇降制御部52と、タイミング検出部53と、データ格納部55と、差分算出部57と、載置状態検出部59とを有する。   The control unit 50 includes a wafer transfer control unit 51, a lift control unit 52, a timing detection unit 53, a data storage unit 55, a difference calculation unit 57, and a placement state detection unit 59.

ウエハ搬送制御部51は、熱板20上へのウエハWを搬入と、熱板20上からのウエハWの搬出とを行うように、搬送アームA3を制御する。   The wafer transfer control unit 51 controls the transfer arm A3 so as to carry in the wafer W onto the hot plate 20 and carry out the wafer W from the hot plate 20.

昇降制御部52は、支持台28上においてウエハWを昇降させるように昇降機構30を制御する。   The raising / lowering control unit 52 controls the raising / lowering mechanism 30 to raise / lower the wafer W on the support table 28.

タイミング検出部53は、振動センサ40により検出された振動データに基づいて、昇降ピン31とウエハWとの接触状態(互いに接触した状態)及び非接触状態(互いに離間した状態)の切り替わりのタイミングを検出する。一例として、タイミング検出部53は、昇降ピン31とウエハWとの非接触状態が接触状態に切り替わるタイミング(以下、「接触タイミング」という。)を検出する。接触タイミングにおいては、昇降ピン31がウエハWに衝突するので、振動センサ40に伝わる振動の振幅が急上昇する。そこで、例えば上記振幅が所定の閾値(第1の閾値)を超えた時点を接触タイミングとして検出することが可能である。第1の閾値は、例えば振動の実測データに基づいて予め設定可能である。タイミング検出部53は、検出した接触タイミングをデータ格納部55に格納する。   Based on the vibration data detected by the vibration sensor 40, the timing detection unit 53 determines the timing of switching between the contact state (contact state) and the non-contact state (separate state) between the lift pins 31 and the wafer W. To detect. As an example, the timing detection unit 53 detects timing (hereinafter referred to as “contact timing”) at which the non-contact state between the lift pins 31 and the wafer W is switched to the contact state. At the contact timing, since the elevating pins 31 collide with the wafer W, the amplitude of vibration transmitted to the vibration sensor 40 rapidly increases. Therefore, for example, it is possible to detect the time when the amplitude exceeds a predetermined threshold (first threshold) as the contact timing. The first threshold value can be set in advance based on, for example, measured vibration data. The timing detection unit 53 stores the detected contact timing in the data storage unit 55.

差分算出部57は、データ格納部55に格納された接触タイミングと、基準タイミングとに関する情報の一例として、当該接触タイミングと基準タイミングとの差分を算出する。基準タイミングは、例えば反りのない平坦なウエハWがプロキシミティピン22上に浮き上がりなく載置された場合の接触タイミングである。基準タイミングは、例えば実測データに基づいて予め設定され、データ格納部55に格納されている。差分算出部57は、一つの昇降ピン31における接触タイミングと、他の昇降ピン31における接触タイミングとのずれに関する情報の一例として、一つの昇降ピン31における接触タイミングと、他の昇降ピン31における接触タイミングとの差分も検出する。   The difference calculation unit 57 calculates a difference between the contact timing and the reference timing as an example of information regarding the contact timing stored in the data storage unit 55 and the reference timing. The reference timing is, for example, a contact timing when a flat wafer W without warp is placed on the proximity pins 22 without being lifted. The reference timing is set in advance based on measured data, for example, and stored in the data storage unit 55. The difference calculation unit 57 is an example of information on the difference between the contact timing at one lift pin 31 and the contact timing at another lift pin 31, and the contact timing at one lift pin 31 and the contact at another lift pin 31. Differences from timing are also detected.

載置状態検出部59は、差分算出部57によって算出される差分に基づいて、ウエハWの載置状態を検出する。具体的には、支持台28上におけるウエハWの浮き上がりまたはウエハWの傾き等をウエハWの載置状態として検出する。載置状態検出部59は、ウエハWの浮き上がりまたはウエハWの傾き等に基づいて、ウエハWの載置状態が正常であるか否かを更に検出してもよい。   The mounting state detection unit 59 detects the mounting state of the wafer W based on the difference calculated by the difference calculation unit 57. Specifically, the rising of the wafer W or the tilt of the wafer W on the support table 28 is detected as the mounting state of the wafer W. The mounting state detection unit 59 may further detect whether or not the mounting state of the wafer W is normal based on the rising of the wafer W or the inclination of the wafer W.

このように、振動センサ40、タイミング検出部53、差分算出部57及び載置状態検出部59は、昇降ピン31とウエハWとの接触状態及び非接触状態の切り替わりのタイミングに基づいてウエハWの載置状態を検出する検出機構60として機能する。   As described above, the vibration sensor 40, the timing detection unit 53, the difference calculation unit 57, and the placement state detection unit 59 are based on the switching timing of the contact state and the non-contact state between the lift pins 31 and the wafer W. It functions as a detection mechanism 60 that detects the mounting state.

このような制御部50は、例えば一つまたは複数の制御用コンピュータにより構成される。この場合、制御部50の各要素は、制御用コンピュータのプロセッサ、メモリ及びモニタ等の協働により構成される。制御用コンピュータを制御部50として機能させるためのプログラムは、コンピュータ読み取り可能な記録媒体に記録されていてもよい。この場合、記録媒体は、後述の基板熱処理方法を装置に実行させるためのプログラムを記録する。コンピュータ読み取り可能な記録媒体としては、例えばハードディスク、コンパクトディスク、フラッシュメモリ、フレキシブルディスク、メモリーカード等が挙げられる。   Such a control unit 50 includes, for example, one or a plurality of control computers. In this case, each element of the control unit 50 is configured by cooperation of a processor, a memory, a monitor, and the like of the control computer. A program for causing the control computer to function as the control unit 50 may be recorded on a computer-readable recording medium. In this case, the recording medium records a program for causing the apparatus to execute a substrate heat treatment method described later. Examples of the computer-readable recording medium include a hard disk, a compact disk, a flash memory, a flexible disk, and a memory card.

なお、制御部50の各要素を構成するハードウェアは、必ずしもプロセッサ、メモリ及びモニタに限られない。例えば、制御部50の各要素は、その機能に特化した電気回路により構成されていてもよいし、当該電気回路を集積したASIC(Application Specific Integrated Circuit)により構成されていてもよい。   Note that the hardware configuring each element of the control unit 50 is not necessarily limited to the processor, the memory, and the monitor. For example, each element of the control unit 50 may be configured by an electric circuit specialized for its function, or may be configured by an ASIC (Application Specific Integrated Circuit) in which the electric circuit is integrated.

〔基板熱処理方法〕
続いて、基板熱処理方法の一例として、熱処理ユニットU2によるウエハWの加熱手順について説明する。
[Substrate heat treatment method]
Subsequently, as an example of the substrate heat treatment method, a procedure for heating the wafer W by the heat treatment unit U2 will be described.

図5に示されるように、まず、制御部50はステップS01を実行する。ステップS01では、昇降ピン31を上昇させてその端部を熱板20上に突出させるように昇降制御部52が昇降駆動部33を制御し、昇降ピン31上にウエハWを載置するようにウエハ搬送制御部51が搬送アームA3を制御する。   As shown in FIG. 5, first, the control unit 50 executes step S01. In step S <b> 01, the lift control unit 52 controls the lift drive unit 33 so as to raise the lift pins 31 and project their ends onto the hot plate 20, so that the wafer W is placed on the lift pins 31. The wafer transfer control unit 51 controls the transfer arm A3.

次に、制御部50はステップS02を実行する。ステップS02では、ウエハWを下降させて支持台28上に載置するように、昇降制御部52が昇降駆動部33を制御する。   Next, the control part 50 performs step S02. In step S <b> 02, the lifting control unit 52 controls the lifting drive unit 33 so that the wafer W is lowered and placed on the support base 28.

次に、制御部50はステップS03を実行する。ステップS03では、昇降制御部52が、昇降ピン31の再上昇を開始するように昇降駆動部33を制御する。   Next, the control part 50 performs step S03. In step S <b> 03, the lifting control unit 52 controls the lifting drive unit 33 so as to start re-raising of the lifting pins 31.

次に、制御部50はステップS04を実行する。ステップS04では、タイミング検出部53が、上記接触タイミングを検出する。   Next, the control part 50 performs step S04. In step S04, the timing detection unit 53 detects the contact timing.

次に、制御部50はステップS05を実行する。ステップS05では、昇降制御部52が、ウエハWを下降させて支持台28上に再度載置するように昇降駆動部33を制御する。このように、昇降制御部52は、ウエハWを支持台28上に載置した後にウエハWを再度上昇させ、当該ウエハWを支持台28上に再度載置する。   Next, the control part 50 performs step S05. In step S <b> 05, the lifting control unit 52 controls the lifting drive unit 33 so that the wafer W is lowered and placed on the support base 28 again. In this way, the elevation controller 52 raises the wafer W again after placing the wafer W on the support table 28, and places the wafer W on the support table 28 again.

次に、制御部50はステップS06を実行する。ステップS06では、差分算出部57が、接触タイミングと基準タイミングとの差分を算出する。また、差分算出部57は、一つの昇降ピン31における接触タイミングと、他の昇降ピン31における接触タイミングとの差分も検出する。   Next, the control part 50 performs step S06. In step S06, the difference calculation unit 57 calculates the difference between the contact timing and the reference timing. The difference calculation unit 57 also detects the difference between the contact timing of one lifting pin 31 and the contact timing of another lifting pin 31.

次に、制御部50はステップS07を実行する。ステップS07では、ステップS06において算出された差分に基づいて、載置状態検出部59が支持台28に対するウエハWの載置状態を検出する。   Next, the control unit 50 executes Step S07. In step S07, the mounting state detection unit 59 detects the mounting state of the wafer W on the support base 28 based on the difference calculated in step S06.

例えば図6の(a)に示されるように、反りのない平坦なウエハWがプロキシミティピン22上に浮き上がりなく載置された状態(以下、これを「正常な載置状態」という。)においては、接触タイミングは基準タイミングに一致する。また、各昇降ピン31における接触タイミング同士も互いに一致する。このため、ステップS06においていずれの差分もゼロとなる。この場合、載置状態検出部59は、ウエハWが浮き上がりなく正常に載置されていること検出する。   For example, as shown in FIG. 6A, in a state where a flat wafer W without warp is placed on the proximity pins 22 without being lifted (hereinafter referred to as “normal placement state”). The contact timing matches the reference timing. Further, the contact timings of the elevating pins 31 also coincide with each other. For this reason, any difference becomes zero in step S06. In this case, the placement state detection unit 59 detects that the wafer W is placed normally without being lifted.

図6の(b)は、裏面が凹状となるように反ったウエハWがプロキシミティピン22上に載置された状態を例示している。このような状態では、プロキシミティピン22に囲まれる領域内において、正常な載置状態に比較してウエハWが浮き上がった状態となる。このため、接触タイミングが基準タイミングに対して遅れ、接触タイミングと基準タイミングとの差分が大きくなる。この場合、載置状態検出部59は、ウエハWの載置状態としてウエハWの浮き上がりを検出する。載置状態検出部59は、接触タイミングと基準タイミングとの差分の大きさに基づいて、ウエハWの浮き上がりの程度を更に検出してもよい。   FIG. 6B illustrates a state in which the wafer W warped so that the back surface is concave is placed on the proximity pins 22. In such a state, in the region surrounded by the proximity pins 22, the wafer W is lifted as compared to the normal placement state. For this reason, the contact timing is delayed with respect to the reference timing, and the difference between the contact timing and the reference timing becomes large. In this case, the mounting state detection unit 59 detects the lifting of the wafer W as the mounting state of the wafer W. The mounting state detection unit 59 may further detect the degree of lifting of the wafer W based on the magnitude of the difference between the contact timing and the reference timing.

図7の(a)は、異物Tに乗り上げることでウエハWが傾いて載置された状態を例示している。この場合、傾斜の下側に位置する昇降ピン31Aが最初にウエハWに接触し、その後他の昇降ピン31B,31CがウエハWに接触する(図7の(b)参照)。このため、昇降ピン31B,31Cにおける接触タイミングと、昇降ピン31Aにおける接触タイミングとの差分が大きくなる。この場合、載置状態検出部59は、ウエハWの載置状態としてウエハWの傾きを検出する。載置状態検出部59は、昇降ピン31B,31Cにおける接触タイミングと、昇降ピン31Aにおける接触タイミングとの差分の大きさに基づいて、ウエハWの傾きの程度を更に検出してもよい。   FIG. 7A illustrates a state in which the wafer W is tilted and placed on the foreign matter T. In this case, the lifting pins 31A located on the lower side of the inclination first contact the wafer W, and then the other lifting pins 31B and 31C contact the wafer W (see FIG. 7B). For this reason, the difference of the contact timing in the raising / lowering pins 31B and 31C and the contact timing in the raising / lowering pin 31A becomes large. In this case, the mounting state detection unit 59 detects the tilt of the wafer W as the mounting state of the wafer W. The mounting state detection unit 59 may further detect the degree of inclination of the wafer W based on the magnitude of the difference between the contact timing at the lift pins 31B and 31C and the contact timing at the lift pins 31A.

次に、制御部50は図5に示すようにステップS08を実行する。ステップS08では、制御部50は所定時間の経過を待機する。これにより、ウエハWが熱板20によって所定時間加熱される。   Next, the control unit 50 executes Step S08 as shown in FIG. In step S08, the controller 50 waits for a predetermined time. Thereby, the wafer W is heated by the hot plate 20 for a predetermined time.

次に、制御部50はステップS09を実行する。ステップS09では、ウエハ搬送制御部51が、ウエハWを搬出するように、搬送アームA3を制御する。   Next, the control part 50 performs step S09. In step S09, the wafer transfer control unit 51 controls the transfer arm A3 so as to unload the wafer W.

以上説明したように、熱処理ユニットU2は、ウエハWを支持する支持台28と、複数の昇降ピン31を有し、複数の昇降ピン31により支持台28上においてウエハWを昇降させる昇降機構30と、複数の昇降ピン31の少なくとも一つとウエハWとの接触状態及び非接触状態の切り替わりのタイミングに関する情報に基づいてウエハWの載置状態を検出する検出機構60とを備える。   As described above, the heat treatment unit U2 includes the support base 28 that supports the wafer W and the plurality of lift pins 31, and the lift mechanism 30 that lifts and lowers the wafer W on the support base 28 using the plurality of lift pins 31. And a detection mechanism 60 that detects the mounting state of the wafer W based on information about the timing of switching between the contact state and the non-contact state between at least one of the plurality of lift pins 31 and the wafer W.

複数の昇降ピン31の少なくとも一つとウエハWとの接触状態及び非接触状態の切り替わりのタイミングは、当該接触部分と支持台28との間隔に相関する。このため、当該切り替わりのタイミングに基づくことで、ウエハWの載置状態を検出できる。また、この検出機構60によれば、ウエハWを昇降させるための昇降ピン31がウエハWの載置状態の検出に活用されるので、装置構成の複雑化が抑制される。従って、熱処理ユニットU2によれば、単純な構成にてウエハWの載置状態を検出できる。   The timing of switching between the contact state and the non-contact state between at least one of the plurality of lift pins 31 and the wafer W correlates with the distance between the contact portion and the support base 28. For this reason, the mounting state of the wafer W can be detected based on the switching timing. Further, according to the detection mechanism 60, since the raising / lowering pins 31 for raising and lowering the wafer W are utilized for detecting the mounting state of the wafer W, the complexity of the apparatus configuration is suppressed. Therefore, according to the heat treatment unit U2, the mounting state of the wafer W can be detected with a simple configuration.

検出機構60は、一つの昇降ピン31における切り替わりのタイミングと、他の昇降ピン31における切り替わりのタイミングとのずれに関する情報に基づいて、載置状態を検出してもよい。一つの昇降ピン31における上記切り替わりのタイミングと、他の昇降ピン31における上記切り替わりのタイミングとのずれに関する情報は、当該一つの昇降ピン31及び他の昇降ピン31の間におけるウエハWの傾きに相関する。このため、ウエハWの載置状態として、ウエハWの傾きを検出できる。   The detection mechanism 60 may detect the mounting state based on information regarding the difference between the switching timing of one lifting pin 31 and the switching timing of another lifting pin 31. Information regarding the difference between the switching timing of one lifting pin 31 and the switching timing of another lifting pin 31 correlates with the inclination of the wafer W between the one lifting pin 31 and the other lifting pin 31. To do. For this reason, the inclination of the wafer W can be detected as the mounting state of the wafer W.

検出機構60は、一つの昇降ピン31における切り替わりのタイミングと、他の昇降ピン31における切り替わりのタイミングとの差分を切り替わりのタイミングのずれに関する情報として用い、当該差分に基づいて載置状態を検出してもよい。この場合、ウエハWの傾きをより高い精度で検出できる。   The detection mechanism 60 uses the difference between the switching timing of one lifting pin 31 and the switching timing of the other lifting pins 31 as information relating to a shift in switching timing, and detects the mounting state based on the difference. May be. In this case, the tilt of the wafer W can be detected with higher accuracy.

検出機構60は、複数の昇降ピン31の少なくとも一つにおける切り替わりのタイミングと、予め設定された基準タイミングとに関する情報に基づいて載置状態を検出してもよい。この場合、上記基準タイミングとの関係に基づいて切り替わりのタイミングを評価し、ウエハWの載置状態をより明確に検出できる。   The detection mechanism 60 may detect the mounting state based on information regarding the switching timing of at least one of the plurality of lifting pins 31 and a preset reference timing. In this case, the switching timing is evaluated based on the relationship with the reference timing, and the mounting state of the wafer W can be detected more clearly.

検出機構60は、複数の昇降ピン31の少なくとも一つにおける切り替わりのタイミングと、予め設定された基準タイミングとの差分を、当該切り替わりのタイミングと基準タイミングとに関する情報として用い、当該差分に基づいて載置状態を検出してもよい。上記切り替わりのタイミングと基準タイミングとの差分を求めることにより、上記切り替わりのタイミングからウエハWの載置状態に相関する成分のみを抽出することが可能となる。このため、ウエハWの載置状態をより明確に検出できる。   The detection mechanism 60 uses the difference between the switching timing of at least one of the plurality of lifting pins 31 and a preset reference timing as information regarding the switching timing and the reference timing, and loads the detection mechanism 60 based on the difference. The installation state may be detected. By obtaining the difference between the switching timing and the reference timing, it is possible to extract only the component correlated with the mounting state of the wafer W from the switching timing. For this reason, the mounting state of the wafer W can be detected more clearly.

検出機構60は、非接触状態から接触状態への切り替わりのタイミングに基づいてウエハWの載置状態を検出してもよい。非接触状態から接触状態に切り替わる際には昇降ピン31がウエハWに衝突するので、接触状態から非接触状態に切り替わる際に比べて、昇降ピン31に大きな変化が生じ易い。このため、上記切り替わりのタイミングをより確実に検出できる。但し、非接触状態から接触状態への切り替わりのタイミングに基づいてウエハWの載置状態を検出することは必須ではない。検出機構60は、接触状態から非接触状態への切り替わりのタイミングに基づいてウエハWの載置状態を検出してもよい。   The detection mechanism 60 may detect the mounting state of the wafer W based on the switching timing from the non-contact state to the contact state. When switching from the non-contact state to the contact state, the elevating pins 31 collide with the wafer W, so that a large change is likely to occur in the elevating pins 31 compared to when switching from the contact state to the non-contact state. For this reason, the timing of the switching can be detected more reliably. However, it is not essential to detect the mounting state of the wafer W based on the switching timing from the non-contact state to the contact state. The detection mechanism 60 may detect the mounting state of the wafer W based on the switching timing from the contact state to the non-contact state.

ウエハWを支持台28上に載置した後に当該ウエハWを再度上昇させ、当該ウエハWを支持台28上に再度載置する昇降制御部52を更に備え、検出機構60は、昇降機構30がウエハWを再度上昇させるときにおける切り替わりのタイミングに基づいてウエハWの載置状態を検出してもよい。この場合、非接触状態から接触状態への切り替わりのタイミングに基づくウエハWの載置状態の検出を自動化できる。   After the wafer W is placed on the support table 28, the wafer W is moved up again, and is further provided with a lift control unit 52 that places the wafer W on the support table 28 again. The mounting state of the wafer W may be detected based on the switching timing when the wafer W is raised again. In this case, the detection of the mounting state of the wafer W based on the switching timing from the non-contact state to the contact state can be automated.

検出機構60は、昇降ピン31にて生じた振動を検出可能な振動センサ40を有し、振動に基づいて切り替わりのタイミングを検出してもよい。昇降ピン31とウエハWとの接触状態及び非接触状態が切り替わる際には、昇降ピン31に振動が生じる。このため、振動センサを用いた単純な構成にて上記切り替わりのタイミングを検出できる。   The detection mechanism 60 may include a vibration sensor 40 that can detect vibration generated by the elevating pins 31 and may detect a switching timing based on the vibration. When the contact state and the non-contact state between the lift pins 31 and the wafer W are switched, vibration occurs in the lift pins 31. Therefore, the switching timing can be detected with a simple configuration using a vibration sensor.

振動センサ40は、固体を介して振動を検出するように設けられていてもよい。この場合、昇降ピン31に生じた振動が固体の媒介により高い感度で検出されるので、上記切り替わりのタイミングをより確実に検出できる。   The vibration sensor 40 may be provided so as to detect vibration through a solid. In this case, since the vibration generated in the elevating pin 31 is detected with high sensitivity by solid mediation, the switching timing can be detected more reliably.

昇降機構30は、複数の昇降ピン31を支持するピン支持部32を有し、振動センサ40は、ピン支持部32に設けられていてもよい。この場合、一つの振動センサ40によって複数の昇降ピン31における振動を検出することが可能となる。このため、装置構成を更に単純化できる。   The elevating mechanism 30 has a pin support portion 32 that supports a plurality of elevating pins 31, and the vibration sensor 40 may be provided on the pin support portion 32. In this case, it is possible to detect vibrations at the plurality of lifting pins 31 by one vibration sensor 40. For this reason, the apparatus configuration can be further simplified.

図8に示されるように、検出機構60は、複数の昇降ピン31のそれぞれに対応する複数の振動センサ40を有していてもよい。この場合、検出した切り替わりのタイミングがいずれの昇降ピンにおいて生じたものなのかを特定することが可能となる。このため、ウエハWの載置状態をより詳細に検出することができる。例えば、ウエハWの傾きを検出する場合において、ウエハWがいずれの方向に傾いているのかをも検出することができる。   As shown in FIG. 8, the detection mechanism 60 may include a plurality of vibration sensors 40 corresponding to the plurality of lifting pins 31. In this case, it is possible to specify in which lifting pin the detected switching timing has occurred. For this reason, the mounting state of the wafer W can be detected in more detail. For example, when detecting the tilt of the wafer W, it is possible to detect in which direction the wafer W is tilted.

なお、本実施形態では、一つの昇降ピン31における切り替わりのタイミングと、他の昇降ピン31における切り替わりのタイミングとの差分を切り替わりのタイミングのずれに関する情報として用いる場合を示したが、これに限られない。例えば検出機構60は、振動センサ40により検出される振動の強度が上記第1の閾値よりも大きくなった期間の合計値を切り替わりのタイミングのずれに関する情報として用い、当該期間の合計値に基づいて載置状態を検出してもよい。   In the present embodiment, the case where the difference between the switching timing of one lifting pin 31 and the switching timing of another lifting pin 31 is used as information regarding the switching timing shift is shown, but the present invention is not limited to this. Absent. For example, the detection mechanism 60 uses the total value of the period in which the intensity of vibration detected by the vibration sensor 40 is larger than the first threshold as information regarding the shift in switching timing, and based on the total value of the period. You may detect a mounting state.

例えば、全ての昇降ピン31における切り替わりのタイミングに伴って生じる振動が互いに重なり合って一つの振動波形をなしている場合、当該一つの振動波形が上記第1の閾値よりも大きくなった期間が上記合計値となる。上記振動が互いに重なり合うことなく複数の振動波形をなしている場合には、それぞれの振動波形が上記第1の閾値よりも大きくなった期間の総和が上記合計値となる。   For example, when the vibrations generated with the switching timings of all the lifting pins 31 overlap with each other to form one vibration waveform, the period during which the one vibration waveform is larger than the first threshold is the total. Value. When the vibrations form a plurality of vibration waveforms without overlapping each other, the sum of the periods in which the respective vibration waveforms are larger than the first threshold value is the total value.

上記合計値は、切り替わりのタイミングのずれに相関する。具体的に、切り替わりのタイミングのずれが大きくなると上記合計値も大きくなる。このため、上記合計値に基づくことによってもウエハWの傾きを検出できる。なお、一つの昇降ピン31における切り替わりのタイミングに伴って生じる振動と、他の昇降ピン31における切り替わりのタイミングに伴って生じる振動とが重なり合っている場合、これらの切り替わりのタイミングを個別に検出し難くなる可能性がある。このような場合であっても、上記合計値は検出可能である。このため、上記合計値を切り替わりのタイミングのずれの代用特性として用いることで、ウエハWの傾きをより高い感度で検出できる。   The total value correlates with a shift in switching timing. Specifically, the total value increases as the shift in switching timing increases. For this reason, the inclination of the wafer W can also be detected based on the total value. In addition, when the vibration which arises with the switching timing in one raising / lowering pin 31 and the vibration which arises with the switching timing in the other raising / lowering pin 31 overlap, it is difficult to detect these switching timing separately. There is a possibility. Even in such a case, the total value can be detected. For this reason, the tilt of the wafer W can be detected with higher sensitivity by using the total value as a substitute characteristic for the shift of the switching timing.

検出機構60は、合計値が第2の閾値よりも小さいか否かに基づいて載置状態が正常であるか否かを検出してもよい。第2の閾値は、例えば振動の実測データとウエハWの載置状態とを対比することにより予め設定可能である。   The detection mechanism 60 may detect whether or not the mounting state is normal based on whether or not the total value is smaller than the second threshold value. The second threshold value can be set in advance, for example, by comparing the vibration measurement data with the mounting state of the wafer W.

以上、実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で様々な変更が可能である。   Although the embodiment has been described above, the present invention is not necessarily limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the invention.

例えば、切り替わりのタイミングを検出するためのセンサは振動センサ40に限られない。切り替わりのタイミングを検出するための他のセンサとしては、例えば歪みゲージ式の力センサ、静電容量式の接触センサ等が挙げられる。   For example, the sensor for detecting the switching timing is not limited to the vibration sensor 40. Examples of other sensors for detecting the switching timing include a strain gauge type force sensor and a capacitance type contact sensor.

また、例えば、処理対象の基板は半導体ウエハに限られず、例えばガラス基板、マスク基板、FPD(Flat Panel Display)であってもよい。   Further, for example, the substrate to be processed is not limited to a semiconductor wafer, and may be, for example, a glass substrate, a mask substrate, or an FPD (Flat Panel Display).

20…熱板、22…プロキシミティピン、28…支持台、30…昇降機構、31…昇降ピン、32…ピン支持部、33…昇降駆動部、40…振動センサ、50…制御部、60…検出機構、U2…熱処理ユニット、W…ウエハ。   DESCRIPTION OF SYMBOLS 20 ... Hot plate, 22 ... Proximity pin, 28 ... Support stand, 30 ... Lifting mechanism, 31 ... Lifting pin, 32 ... Pin support part, 33 ... Lifting drive part, 40 ... Vibration sensor, 50 ... Control part, 60 ... Detection mechanism, U2 ... heat treatment unit, W ... wafer.

Claims (14)

基板を支持する支持台と、
複数の昇降ピンを有し、前記複数の昇降ピンにより前記支持台上において前記基板を昇降させる昇降機構と、
前記複数の昇降ピンの少なくとも一つと前記基板との接触状態及び非接触状態の切り替わりのタイミングに関する情報に基づいて前記基板の載置状態を検出する検出機構と、を備える基板処理装置。
A support for supporting the substrate;
An elevating mechanism having a plurality of elevating pins, and elevating and lowering the substrate on the support base by the plurality of elevating pins;
A substrate processing apparatus comprising: a detection mechanism that detects a mounting state of the substrate based on information related to a timing of switching between a contact state and a non-contact state between at least one of the plurality of lift pins and the substrate.
前記検出機構は、一つの前記昇降ピンにおける前記切り替わりのタイミングと、他の前記昇降ピンにおける前記切り替わりのタイミングとのずれに関する情報に基づいて前記載置状態を検出する、請求項1に記載の基板処理装置。   2. The substrate according to claim 1, wherein the detection mechanism detects the placement state based on information regarding a shift between the switching timing of one lifting pin and the switching timing of another lifting pin. 3. Processing equipment. 前記検出機構は、一つの前記昇降ピンにおける前記切り替わりのタイミングと、他の前記昇降ピンにおける前記切り替わりのタイミングとの差分を前記切り替わりのタイミングのずれに関する情報として用い、当該差分に基づいて前記載置状態を検出する、請求項2に記載の基板処理装置。   The detection mechanism uses a difference between the switching timing of one lifting pin and the switching timing of another lifting pin as information regarding a shift in the switching timing. The substrate processing apparatus according to claim 2, wherein the state is detected. 前記検出機構は、前記複数の昇降ピンの少なくとも一つにおける前記切り替わりのタイミングと、予め設定された基準タイミングとに関する情報に基づいて前記載置状態を検出する、請求項1〜3のいずれか一項に記載の基板処理装置。   4. The detection mechanism according to claim 1, wherein the detection mechanism detects the placement state based on information related to the switching timing of at least one of the plurality of lift pins and a preset reference timing. The substrate processing apparatus according to item. 前記検出機構は、前記複数の昇降ピンの少なくとも一つにおける前記切り替わりのタイミングと、前記基準タイミングとの差分を、当該切り替わりのタイミングと前記基準タイミングとに関する情報として用い、当該差分に基づいて前記載置状態を検出する、請求項4に記載の基板処理装置。   The detection mechanism uses a difference between the switching timing and the reference timing in at least one of the plurality of lifting pins as information on the switching timing and the reference timing, and based on the difference, The substrate processing apparatus according to claim 4, wherein the mounting state is detected. 前記検出機構は、前記非接触状態から前記接触状態への前記切り替わりのタイミングに基づいて前記基板の載置状態を検出する、請求項1〜5のいずれか一項に記載の基板処理装置。   The substrate processing apparatus according to claim 1, wherein the detection mechanism detects a mounting state of the substrate based on a timing of the switching from the non-contact state to the contact state. 前記基板を前記支持台上に載置した後に当該基板を再度上昇させ、当該基板を前記支持台上に再度載置する昇降制御部を更に備え、
前記検出機構は、前記昇降機構が前記基板を再度上昇させるときにおける前記切り替わりのタイミングに基づいて前記基板の載置状態を検出する、請求項6に記載の基板処理装置。
After the substrate is placed on the support table, the substrate is lifted again, and further includes an elevation control unit that places the substrate again on the support table,
The substrate processing apparatus according to claim 6, wherein the detection mechanism detects the mounting state of the substrate based on the switching timing when the lifting mechanism raises the substrate again.
前記検出機構は、前記昇降ピンにて生じた振動を検出可能な振動センサを有し、前記振動に基づいて前記切り替わりのタイミングを検出する、請求項1〜7のいずれか一項に記載の基板処理装置。   The substrate according to claim 1, wherein the detection mechanism includes a vibration sensor capable of detecting vibration generated by the elevating pin, and detects the switching timing based on the vibration. Processing equipment. 前記振動センサは、固体を介して前記振動を検出するように設けられている、請求項8に記載の基板処理装置。   The substrate processing apparatus according to claim 8, wherein the vibration sensor is provided so as to detect the vibration through a solid. 前記昇降機構は、前記複数の昇降ピンを支持するピン支持部を有し、
前記振動センサは、前記ピン支持部に設けられている、請求項9に記載の基板処理装置。
The elevating mechanism has a pin support portion that supports the plurality of elevating pins,
The substrate processing apparatus according to claim 9, wherein the vibration sensor is provided on the pin support portion.
前記検出機構は、前記複数の昇降ピンのそれぞれに対応する複数の前記振動センサを有する、請求項10に記載の基板処理装置。   The substrate processing apparatus according to claim 10, wherein the detection mechanism includes a plurality of the vibration sensors corresponding to the plurality of lifting pins. 前記検出機構は、前記複数の昇降ピンにおける前記切り替わりのタイミングをそれぞれ検出する複数のセンサを有する、請求項1〜7のいずれか一項に記載の基板処理装置。   The substrate processing apparatus according to claim 1, wherein the detection mechanism includes a plurality of sensors that respectively detect the switching timings of the plurality of lift pins. 前記検出機構は、前記昇降ピンにて生じた振動を検出可能な振動センサを有し、前記振動センサにより検出される振動の強度が第1の閾値よりも大きくなった期間の合計値を前記切り替わりのタイミングのずれに関する情報として用い、当該期間の合計値に基づいて前記載置状態を検出する、請求項2に記載の基板処理装置。   The detection mechanism has a vibration sensor capable of detecting vibration generated by the elevating pin, and switches the total value of periods during which the intensity of vibration detected by the vibration sensor is greater than a first threshold. The substrate processing apparatus according to claim 2, wherein the placement state is detected based on a total value of the period and is used as information relating to the timing deviation. 前記検出機構は、前記合計値が第2の閾値よりも小さいか否かに基づいて前記載置状態が正常であるか否かを検出する、請求項13に記載の基板処理装置。   The substrate processing apparatus according to claim 13, wherein the detection mechanism detects whether the placement state is normal based on whether the total value is smaller than a second threshold value.
JP2015014446A 2015-01-28 2015-01-28 Substrate processing equipment Active JP6244317B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015014446A JP6244317B2 (en) 2015-01-28 2015-01-28 Substrate processing equipment
KR1020160005491A KR102526303B1 (en) 2015-01-28 2016-01-15 Substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015014446A JP6244317B2 (en) 2015-01-28 2015-01-28 Substrate processing equipment

Publications (2)

Publication Number Publication Date
JP2016139737A true JP2016139737A (en) 2016-08-04
JP6244317B2 JP6244317B2 (en) 2017-12-06

Family

ID=56560436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015014446A Active JP6244317B2 (en) 2015-01-28 2015-01-28 Substrate processing equipment

Country Status (2)

Country Link
JP (1) JP6244317B2 (en)
KR (1) KR102526303B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04193951A (en) * 1990-11-28 1992-07-14 Tokyo Electron Ltd Holding device
JP2004319833A (en) * 2003-04-17 2004-11-11 Toshiba Corp Baking apparatus, and heat treatment method of substrate used therefor and manufacturing method of semiconductor device
JP2009152575A (en) * 1997-10-10 2009-07-09 Akt Kk Automated substrate processing system and method
JP2010109369A (en) * 2008-10-31 2010-05-13 Asml Netherlands Bv Calibration method and lithographic apparatus for calibrating optimum take over height of substrate
JP2014165439A (en) * 2013-02-27 2014-09-08 Tokyo Electron Ltd Substrate conveyance device, substrate delivery position confirmation method and substrate processing system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123816A (en) 2007-11-13 2009-06-04 Sokudo:Kk Heat treatment apparatus, and heat treatment method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04193951A (en) * 1990-11-28 1992-07-14 Tokyo Electron Ltd Holding device
JP2009152575A (en) * 1997-10-10 2009-07-09 Akt Kk Automated substrate processing system and method
JP2004319833A (en) * 2003-04-17 2004-11-11 Toshiba Corp Baking apparatus, and heat treatment method of substrate used therefor and manufacturing method of semiconductor device
JP2010109369A (en) * 2008-10-31 2010-05-13 Asml Netherlands Bv Calibration method and lithographic apparatus for calibrating optimum take over height of substrate
JP2014165439A (en) * 2013-02-27 2014-09-08 Tokyo Electron Ltd Substrate conveyance device, substrate delivery position confirmation method and substrate processing system

Also Published As

Publication number Publication date
KR102526303B1 (en) 2023-04-27
KR20160092922A (en) 2016-08-05
JP6244317B2 (en) 2017-12-06

Similar Documents

Publication Publication Date Title
TWI610387B (en) Substrate heat treatment device, substrate heat treatment method, storage medium and device for detecting heat treatment status
JP3333135B2 (en) Heat treatment apparatus and heat treatment method
US8138456B2 (en) Heat processing method, computer-readable storage medium, and heat processing apparatus
JP3581303B2 (en) Discrimination method and processing device
JP6308967B2 (en) Heat treatment apparatus, abnormality detection method in heat treatment, and readable computer storage medium
JP5174098B2 (en) Heat treatment method, recording medium recording program for executing heat treatment method, and heat treatment apparatus
US10049905B2 (en) Substrate heat treatment apparatus, substrate heat treatment method, storage medium and heat-treatment-condition detecting apparatus
JP6751775B2 (en) Substrate processing equipment, substrate processing method and storage medium
TW201608606A (en) Thermal treatment device, thermal treatment method and recording medium
JP2000252181A (en) Apparatus and method for heat treatment and processing apparatus
KR102502024B1 (en) Heat treatment apparatus, heat treatment method and storage medium
KR101018574B1 (en) Heat treatment device and heat treatment method and storage medium
JP6244317B2 (en) Substrate processing equipment
JP2006237262A (en) Heat treatment apparatus
TWI809127B (en) Substrate processing device, substrate processing method, and storage medium
JP6994424B2 (en) Substrate processing equipment, substrate processing method, and storage medium
JP2008294155A (en) Heat treatment device, heat treatment method, and storage medium
JP2020047860A (en) Inspection device and inspection method
JP6937906B2 (en) Board processing equipment
JP3621804B2 (en) Substrate heat treatment equipment
KR20210004844A (en) Substrate heat treatment apparatus, substrate heat treatment method and storage medium
TW201941324A (en) Heat treatment device and heat treatment method
JP2007258303A (en) Substrate heat-treatment device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171113

R150 Certificate of patent or registration of utility model

Ref document number: 6244317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250