JP2016129189A - Infrared light emission element - Google Patents

Infrared light emission element Download PDF

Info

Publication number
JP2016129189A
JP2016129189A JP2015003262A JP2015003262A JP2016129189A JP 2016129189 A JP2016129189 A JP 2016129189A JP 2015003262 A JP2015003262 A JP 2015003262A JP 2015003262 A JP2015003262 A JP 2015003262A JP 2016129189 A JP2016129189 A JP 2016129189A
Authority
JP
Japan
Prior art keywords
layer
electrode
infrared light
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015003262A
Other languages
Japanese (ja)
Inventor
石崎 順也
Junya Ishizaki
順也 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2015003262A priority Critical patent/JP2016129189A/en
Priority to PCT/JP2015/006374 priority patent/WO2016110916A1/en
Priority to TW104143729A priority patent/TW201635585A/en
Publication of JP2016129189A publication Critical patent/JP2016129189A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an infrared light emission element that can suppress radiation of wavelengths of a visible light region.SOLUTION: In an infrared light emission element that has a light emission part in which a first conduction type first semiconductor layer, an active layer and a second conduction type second semiconductor layer are successively formed in this order on a substrate, and a first electrode and a second electrode for injecting current to the light emission part, a visible light reflection layer having a function of reflecting visible light is provided in the second semiconductor layer or adjacently to the second semiconductor layer.SELECTED DRAWING: Figure 2

Description

本発明は、赤外発光素子に関する。   The present invention relates to an infrared light emitting device.

近年、防犯カメラ等のセキュリティ撮像デバイスの照明やモバイル機器の撮影用照明用途として赤外領域で発光する発光ダイオード(LED)の採用が進んでいる。赤外発光照明は、その特性から発光波長が人間の目にとって不可視であることが必要である。   In recent years, light emitting diodes (LEDs) that emit light in the infrared region have been increasingly used for illumination of security imaging devices such as security cameras and illumination for photographing of mobile devices. Infrared light emission requires that the emission wavelength is invisible to the human eye due to its characteristics.

しかしながら、赤外発光LEDの発光スペクトルは短波長側にブロードな形状を有しており、照明用途のように高輝度・高出力デバイスに赤外デバイスを採用した場合、短波長側のブロードなスペクトル部分が人間に可視可能な発光強度を有することになり、赤色の発光が人間の目に認知できるようになる。人間にとって不可視であることがセキュリティ撮像デバイスの商品特性であることから、可視光が発光されることは、その商品特性が損なわれることを意味し問題であった。   However, the emission spectrum of infrared light emitting LEDs has a broad shape on the short wavelength side. When an infrared device is used for a high-brightness / high-power device as in lighting applications, the broad spectrum on the short wavelength side. The portion has a light emission intensity that is visible to humans, and red light emission can be recognized by human eyes. Since it is a product characteristic of a security imaging device that is invisible to humans, the emission of visible light has been a problem, meaning that the product characteristic is impaired.

この問題を解決するために、可視光を吸収するフィルターを入れる方法の採用も可能だが、照明が大型化し、可搬性も大きく減ずることになり、軽量が求められるモバイル機器への採用は難しくなる。従って、機器重量を大きくすることなく、可視光をカットできる小型軽量の赤外発光LEDが求められている。   In order to solve this problem, it is possible to adopt a method of inserting a filter that absorbs visible light, but the illumination becomes larger and the portability is greatly reduced, making it difficult to adopt it for mobile devices that require light weight. Therefore, there is a need for a small and lightweight infrared light emitting LED that can cut visible light without increasing the weight of the device.

照明用の赤外発光LEDは、撮像デバイス(CCDやCIS)の感光感度が最も優れる860nm付近にピーク波長を有する波長が選ばれるため、活性層にAlGa1―zAs(0≦z≦0.6)系材料を用いるのが一般的である。通常、LEDからの発光波長は、状態密度に従って、発光スペクトルは短波長側に裾を引く形状を示す。 In the infrared light emitting LED for illumination, a wavelength having a peak wavelength near 860 nm where the photosensitivity of the imaging device (CCD or CIS) is most excellent is selected, so that Al z Ga 1-z As (0 ≦ z ≦ 0.6) It is common to use a system material. Usually, the emission wavelength from the LED shows a shape in which the emission spectrum has a tail on the short wavelength side according to the state density.

例えば、発光ピーク波長が860nmの場合、発光ピーク波長より長波長側は不可視だが、短波長側の発光成分、特に780nmより短い波長域の発光成分は可視光として認識される。この780nmより短い可視光を発生させないため、活性層の材料系のAl組成を増大する、あるいは多重量子井戸(MQW)を利用する、あるいはInGa1−tAs(0≦t≦0.3)系材料を利用するといった方法で、ピーク波長をより長波長側にシフトさせ、発光スペクトルの裾を長波長側にシフトさせる方法もある。しかし、例えば950nm帯といったような長波長側に大きくシフトさせすぎると撮像デバイス(CCDやCIS)に対する感度が落ちるため、照明用途としての赤外発光LEDとして望ましい対策ではない。従って、ピーク波長が860nm付近を維持しつつ、780nmより短い波長成分の放射防止を、デバイスサイズを大きくすることなく実現することが求められる。 For example, when the emission peak wavelength is 860 nm, the longer wavelength side than the emission peak wavelength is invisible, but the emission component on the shorter wavelength side, particularly the emission component in the wavelength range shorter than 780 nm, is recognized as visible light. In order not to generate visible light shorter than 780 nm, the Al composition of the active layer material system is increased, a multiple quantum well (MQW) is used, or In t Ga 1-t As (0 ≦ t ≦ 0.3). There is also a method of shifting the peak wavelength to the longer wavelength side and shifting the tail of the emission spectrum to the longer wavelength side by a method of using a system material. However, since the sensitivity to the imaging device (CCD or CIS) is lowered if it is shifted too much to the long wavelength side such as the 950 nm band, it is not a desirable measure as an infrared light emitting LED for illumination use. Therefore, it is required to realize radiation prevention of a wavelength component shorter than 780 nm without increasing the device size while maintaining the peak wavelength near 860 nm.

照明用赤外発光LEDで可視光が放射される問題を解決するために、光源より放射された光のうち、可視光成分をフィルターによりカットする方法は、例えば特許文献1に示されている。LEDを光源に用いた場合、LED自身は点光源だが、照明として利用する性質上、光が一定の角度に広がるように設計される。特許文献1に開示された技術に従えば、光源器具より放射される光放出窓全面にフィルターを設ける必要がある。防犯用照明器具は屋外で使用される場合が大半であり、対候性があることが不可欠だが、フィルム状物質を放射口に設けることは物理的摩擦や温湿度の変化による破損を招きやすく、防犯用照明に適用する方法としては向いていない。また、広がりを持った光源全面にフィルターを設けるため、点光源であるLED自身で可視光をカットする方法より大型化しやすく重量増を招きやすい。また、小型化も難しい。赤外発光LEDを組み込んだ照明器具の可視光成分をカットし、かつ、重量増を招かず小型化を達成するためには、LED素子内部にカットフィルターの機能を設けるのが良いが、LED素子内部にカットフィルターを設ける開示技術はない。   In order to solve the problem that visible light is emitted by the infrared light emitting LED for illumination, for example, Patent Document 1 discloses a method of cutting a visible light component of light emitted from a light source using a filter. When an LED is used as a light source, the LED itself is a point light source, but is designed so that light spreads at a certain angle due to the nature of use as illumination. According to the technique disclosed in Patent Document 1, it is necessary to provide a filter on the entire surface of the light emission window radiated from the light source device. Most of the lighting fixtures for crime prevention are used outdoors, and it is indispensable to have weather resistance. However, providing a film-like substance at the radiation opening tends to cause physical friction and damage due to changes in temperature and humidity. It is not suitable as a method applied to crime prevention lighting. In addition, since the filter is provided on the entire surface of the light source having a spread, it is easy to increase the size and increase the weight as compared with the method of cutting visible light with the LED itself as the point light source. Also, miniaturization is difficult. In order to cut the visible light component of a lighting fixture incorporating an infrared light emitting LED and achieve miniaturization without causing an increase in weight, it is preferable to provide a function of a cut filter inside the LED element. There is no disclosed technique in which a cut filter is provided inside.

一方、活性層から発した光を反射する方法として、例えば特許文献2で開示される技術がある。特許文献2では活性層から放射した主たる光を反射する機能を有する層として、活性層の光取り出しと反対側の下側の方向に分布型ブラッグ反射(DBR)膜を設ける技術が開示されている。ここで開示された技術は、吸収基板側への光吸収を抑止するため、DBR膜を設けており、光反射の対象は活性層から放射される光全てである。   On the other hand, as a method of reflecting light emitted from the active layer, there is a technique disclosed in Patent Document 2, for example. Patent Document 2 discloses a technique of providing a distributed Bragg reflection (DBR) film in a lower direction opposite to the light extraction of the active layer as a layer having a function of reflecting main light emitted from the active layer. . In the technique disclosed here, a DBR film is provided in order to suppress light absorption to the absorption substrate side, and the object of light reflection is all the light emitted from the active layer.

特許文献3では、金属反射膜とDBRを組み合わせた技術が開示されている。異なる性質の反射機能を有する膜を組み合わせているが、特許文献2と同様に光反射の対象は活性層から放射される光全てであり、光取り出しを行う意図が無い光も全て反射する点では同じである。従って、発光層から発光された光のうち、取り出したくない光をカットする機能を有する発光素子の構造を開示した技術はこれまでになされていない。   Patent Document 3 discloses a technique in which a metal reflective film and DBR are combined. Although films having reflective functions of different properties are combined, the object of light reflection is all the light emitted from the active layer as in Patent Document 2, and all the light that is not intended to extract light is also reflected. The same. Therefore, no technology has been disclosed so far that discloses a structure of a light-emitting element having a function of cutting light that is not desired to be extracted from light emitted from the light-emitting layer.

特開2011−180172号公報JP 2011-180172 A 特許5590829号Japanese Patent No. 559029 特表2014−524674号公報Special table 2014-524673

赤外光を発光する発光素子において、通電し赤外光を発光させる際にピーク波長より短い波長の可視領域の光を放射する課題があった。この課題は照明用途のような高輝度、高出力になるほど顕著であった。このような問題はフィルターを挿入することで回避可能ではあるが、フィルターを設けることによる重量及び容積の増加を招き、小型化には向かない。また、フィルターを設けることは物理的摩擦や温湿度変化により破損しやすい課題があった。   In a light-emitting element that emits infrared light, there is a problem of emitting light in the visible region having a wavelength shorter than the peak wavelength when energized to emit infrared light. This problem becomes more conspicuous as the brightness and output become higher as in lighting applications. Although such a problem can be avoided by inserting a filter, it causes an increase in weight and volume due to the provision of the filter and is not suitable for miniaturization. In addition, the provision of a filter has a problem that it is easily damaged due to physical friction or changes in temperature and humidity.

本発明は上記の問題に鑑みてなされたものであって、可視光領域の波長の放射を抑止した赤外発光素子を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide an infrared light-emitting element that suppresses emission of wavelengths in the visible light region.

上記目的を達成するために、本発明によれば、基板上に、第一導電型の第一半導体層、活性層、第二導電型の第二半導体層が順次形成された発光部を有し、該発光部に電流注入するための第一電極及び第二電極を有する赤外発光素子において、
前記第二半導体層中、もしくは前記第二半導体層に隣接して、可視光を反射する機能を有する可視光反射層が設けられたものであることを特徴とする赤外発光素子を提供する。
In order to achieve the above-described object, according to the present invention, a light emitting unit is provided, in which a first conductive type first semiconductor layer, an active layer, and a second conductive type second semiconductor layer are sequentially formed on a substrate. In an infrared light emitting device having a first electrode and a second electrode for injecting current into the light emitting part,
There is provided an infrared light emitting element characterized in that a visible light reflecting layer having a function of reflecting visible light is provided in the second semiconductor layer or adjacent to the second semiconductor layer.

このような赤外発光素子であれば、可視光領域の波長の放射を抑止することができる。   With such an infrared light emitting element, it is possible to suppress the emission of wavelengths in the visible light region.

このとき、前記可視光反射層がさらに、
前記第一半導体層中、もしくは前記第一半導体層に隣接して設けられたものであることが好ましい。
このようなものであれば、例えば透明な基板の場合であっても、可視光領域の波長の放射を抑止することができる。
At this time, the visible light reflection layer further includes:
It is preferable that it is provided in the first semiconductor layer or adjacent to the first semiconductor layer.
If it is such, even if it is the case of a transparent board | substrate, for example, the radiation | emission of the wavelength of visible light region can be suppressed.

または、さらに、赤外光を反射する機能を有する赤外光反射層が、
前記第一半導体層中、もしくは前記第一半導体層に隣接して設けられたものであることが好ましい。
このようなものであれば、例えば基板に吸収される赤外光を有効に取り出すことができるため発光効率の高い赤外発光素子とすることができる。
Or, further, an infrared light reflection layer having a function of reflecting infrared light,
It is preferable that it is provided in the first semiconductor layer or adjacent to the first semiconductor layer.
With such a configuration, for example, infrared light absorbed by the substrate can be effectively extracted, so that an infrared light emitting element with high luminous efficiency can be obtained.

このとき、前記赤外光反射層が分布ブラッグ反射(DBR)層から成るものであることが好ましい。
このようなものであれば、比較的容易に赤外光を反射させる層を形成することができる。
At this time, it is preferable that the infrared light reflection layer is a distributed Bragg reflection (DBR) layer.
If it is such, the layer which reflects infrared light can be formed comparatively easily.

前記赤外光反射層は、
AlGa1―zAs(0≦z≦1)とAlz’Ga1−z’As(0≦z’<1)の交互積層構造から構成されるものであることが好ましい。
このようなものであれば、赤外光を確実に反射させることができる。
The infrared light reflection layer is
It is preferable to be composed of an alternating layered structure of Al z Ga 1-z As (0 ≦ z ≦ 1) and Al z ′ Ga 1-z ′ As (0 ≦ z ′ <1).
If it is such, infrared light can be reliably reflected.

前記可視光反射層が分布ブラッグ反射(DBR)層から成るものであることが好ましい。
このようなものであれば、比較的容易に可視光を反射させる層を形成することができる。
The visible light reflection layer is preferably a distributed Bragg reflection (DBR) layer.
If it is such, the layer which reflects visible light can be formed comparatively easily.

前記可視光反射層は、
(AlGa1―xIn1―yP(0≦x≦1、0.4≦y≦0.6)と(Alx’Ga1―x’y’In1―y’P(0≦x’≦1、0.4≦y’≦0.6)から成る交互積層構造、
もしくは、(AlGa1―xIn1―yP(0≦x≦1、0.4≦y≦0.6)とAlGa1―zAs(0≦z≦1)から成る交互積層構造のいずれかから構成されるものであることが好ましい。
このようなものであれば、確実に可視光を反射することができる。
The visible light reflecting layer is
(Al x Ga 1-x) y In 1-y P (0 ≦ x ≦ 1,0.4 ≦ y ≦ 0.6) and (Al x 'Ga 1-x ') y 'In 1-y' P Alternating layered structure consisting of (0 ≦ x ′ ≦ 1, 0.4 ≦ y ′ ≦ 0.6),
Alternatively, it is composed of (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) and Al z Ga 1-z As (0 ≦ z ≦ 1). It is preferable that it is comprised from either of alternate lamination structure.
If it is such, visible light can be reflected reliably.

前記発光部と反対側の前記基板上に前記第二電極が形成され、
前記基板と前記発光部の間に、金属層と、導電性材料が充填された開口部が設けられた誘電体膜とが順次形成されたものであることが好ましい。
このようなものであれば、本発明に好適に適用することができる。
The second electrode is formed on the substrate opposite to the light emitting unit;
It is preferable that a metal layer and a dielectric film provided with an opening filled with a conductive material are sequentially formed between the substrate and the light emitting portion.
Anything like this can be suitably applied to the present invention.

前記発光部と反対側の前記基板上に前記第二電極が形成され、
前記基板と前記発光部の間に、金属層、透明導電膜が順次形成されたものであることが好ましい。
このようなものであれば、本発明に好適に適用することができる。
The second electrode is formed on the substrate opposite to the light emitting unit;
It is preferable that a metal layer and a transparent conductive film are sequentially formed between the substrate and the light emitting portion.
Anything like this can be suitably applied to the present invention.

前記発光部が形成された側の前記基板上の一部の領域に前記第二電極が形成され、
該第二電極が形成された領域以外の部分の前記基板上に、前記発光部、前記第一電極が順次形成され、
前記発光部で発光した光に対して、前記基板が透明なものであることが好ましい。
このようなものであれば、本発明に好適に適用することができる。
The second electrode is formed in a partial region on the substrate on the side where the light emitting unit is formed,
The light emitting unit and the first electrode are sequentially formed on the substrate in a portion other than the region where the second electrode is formed,
It is preferable that the substrate is transparent with respect to light emitted from the light emitting unit.
Anything like this can be suitably applied to the present invention.

前記第一半導体層は、
AlGa1−zAs(0≦z≦0.6)あるいは、(AlGa1―xIn1―yP(0≦x≦1、0.4≦y≦0.6)から成り、
前記第二半導体層は、
AlGa1―zAs(0≦z≦0.6)あるいは、(AlGa1―xIn1―yP(0≦x≦1、0.4≦y≦0.6)から成り、
前記活性層は、
AlGa1―zAs(0≦z≦0.6)あるいは、InGa1―tAs(0≦t≦0.3)から成る層、
及び、AlGa1―zAs(0≦z≦0.6)あるいは、InGa1―tAs(0≦t≦0.3)を井戸層とする多重量子井戸(MQW)構造の層のいずれかから成るものであることが好ましい。
このようなものであれば、本発明に好適に適用することができる。
The first semiconductor layer is
Al z Ga 1-z As ( 0 ≦ z ≦ 0.6) or from (Al x Ga 1-x) y In 1-y P (0 ≦ x ≦ 1,0.4 ≦ y ≦ 0.6) Consisting of
The second semiconductor layer is
From Al z Ga 1-z As (0 ≦ z ≦ 0.6) or (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) Consisting of
The active layer is
A layer made of Al z Ga 1-z As (0 ≦ z ≦ 0.6) or In t Ga 1-t As (0 ≦ t ≦ 0.3),
And a layer having a multiple quantum well (MQW) structure in which Al z Ga 1-z As (0 ≦ z ≦ 0.6) or In t Ga 1-t As (0 ≦ t ≦ 0.3) is a well layer. It is preferable that it consists of either of these.
Anything like this can be suitably applied to the present invention.

本発明の赤外発光素子は、可視光領域の波長の放射を抑止することができる。   The infrared light emitting device of the present invention can suppress the emission of wavelengths in the visible light region.

本発明の第一の実施形態における、エピタキシャル基板の構成を示した概略図である。It is the schematic which showed the structure of the epitaxial substrate in 1st embodiment of this invention. 本発明の第一の実施形態の発光素子を示した概略図である。It is the schematic which showed the light emitting element of 1st embodiment of this invention. 本発明の第二の実施形態における、エピタキシャル基板の構成を示した概略図である。It is the schematic which showed the structure of the epitaxial substrate in 2nd embodiment of this invention. 本発明の第二の実施形態の発光素子を示した概略図である。It is the schematic which showed the light emitting element of 2nd embodiment of this invention. 本発明の第三の実施形態における、エピタキシャル基板の構成を示した概略図である。It is the schematic which showed the structure of the epitaxial substrate in 3rd embodiment of this invention. 本発明の第三の実施形態における、エピタキシャル基板の構造を示した概略図である。It is the schematic which showed the structure of the epitaxial substrate in 3rd embodiment of this invention. 本発明の第三の実施形態において、永久基板上に第二金属膜を設けた際の概略図である。In 3rd embodiment of this invention, it is the schematic at the time of providing the 2nd metal film on the permanent substrate. 本発明の第三の実施形態の発光素子における、接合基板を示した概略図である。It is the schematic which showed the joining board | substrate in the light emitting element of 3rd embodiment of this invention. 本発明の第三の実施形態の発光素子の一例を示した概略図である。It is the schematic which showed an example of the light emitting element of 3rd embodiment of this invention. 本発明の第四の実施形態における、エピタキシャル基板の構造を示した概略図である。It is the schematic which showed the structure of the epitaxial substrate in 4th embodiment of this invention. 本発明の第四の実施形態の発光素子における、接合基板を示した概略図である。It is the schematic which showed the joining board | substrate in the light emitting element of the 4th embodiment of this invention. 本発明の第四の実施形態の発光素子を示した概略図である。It is the schematic which showed the light emitting element of 4th embodiment of this invention. 本発明の第五の実施形態の発光素子を示した概略図である。It is the schematic which showed the light emitting element of 5th embodiment of this invention. 本発明の第六の実施形態の発光素子を示した概略図である。It is the schematic which showed the light emitting element of the 6th embodiment of this invention. 実施例1における第一半導体層内の構成を示した概略図である。3 is a schematic diagram illustrating a configuration in a first semiconductor layer in Example 1. FIG. 実施例1における第二半導体層内の構成を示した概略図である。3 is a schematic diagram illustrating a configuration in a second semiconductor layer in Example 1. FIG. 実施例1と比較例1の測定結果を示すグラフである。4 is a graph showing measurement results of Example 1 and Comparative Example 1. 実施例2と比較例2の測定結果を示すグラフである。It is a graph which shows the measurement result of Example 2 and Comparative Example 2. 実施例3における第一半導体層内の構成を示した概略図である。6 is a schematic diagram illustrating a configuration in a first semiconductor layer in Example 3. FIG. 実施例3における第二半導体層内の構成を示した概略図である。6 is a schematic diagram showing a configuration in a second semiconductor layer in Example 3. FIG. 実施例3と比較例3の測定結果を示すグラフである。6 is a graph showing measurement results of Example 3 and Comparative Example 3. 実施例4と比較例4の測定結果を示すグラフである。6 is a graph showing measurement results of Example 4 and Comparative Example 4. 実施例5と比較例5の測定結果を示すグラフである。6 is a graph showing measurement results of Example 5 and Comparative Example 5. 実施例6と比較例6の測定結果を示すグラフである。6 is a graph showing measurement results of Example 6 and Comparative Example 6.

以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
前述のように、赤外発光素子に通電して発光させた場合、発光スペクトルはブロードであり、短波長側にスペクトルの裾を引くことから、可視領域の光が赤外発光素子より放射され、赤外発光素子を高輝度にすればするほど、スペクトルの裾、すなわち可視光成分の放射強度が増大するため、可視光発光が認知されるという問題があった。
Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to this.
As described above, when the infrared light emitting element is energized to emit light, the emission spectrum is broad and the spectrum tail is drawn on the short wavelength side, so that light in the visible region is emitted from the infrared light emitting element, The higher the intensity of the infrared light emitting element, the higher the base of the spectrum, that is, the radiant intensity of the visible light component.

そこで、本発明者は、赤外発光素子からの可視光放射を抑止するため、鋭意検討を重ねた。その結果、光取り出し面側に、赤外光に対して略透明で、可視光に対して反射性を有する可視光反射層を設けることで、発光素子からの可視光の放射が抑止されることを見出し、本発明を成すに至った。なお本発明において、波長が780nmより短いものを可視光、波長が780nm以上のものを赤外光とする。   Therefore, the present inventor has made extensive studies in order to suppress visible light emission from the infrared light emitting element. As a result, by providing a visible light reflecting layer that is substantially transparent to infrared light and reflective to visible light on the light extraction surface side, emission of visible light from the light emitting element is suppressed. The present invention has been found. In the present invention, a light having a wavelength shorter than 780 nm is visible light, and a light having a wavelength of 780 nm or more is infrared light.

以下、図を参照しながら、本発明の発光素子の実施態様の一例を説明する。   Hereinafter, an example of an embodiment of the light emitting device of the present invention will be described with reference to the drawings.

(第一の実施形態)
図1に示すように、まず、出発基板401を準備する。
出発基板401は、結晶軸が[001]方向のものを用いることができるが、結晶軸が[001]方向より[110]方向に傾斜したものを好適に用いることができる。出発基板401としては、GaAsまたはGeを好適に用いることができる。出発基板401を上記材料から選択すれば、後述する活性層404の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層の品質を向上させやすく、発光素子の輝度上昇や寿命特性向上を実現することができる。
(First embodiment)
As shown in FIG. 1, first, a starting substrate 401 is prepared.
As the starting substrate 401, one having a crystal axis in the [001] direction can be used, but one having a crystal axis inclined in the [110] direction from the [001] direction can be preferably used. As the starting substrate 401, GaAs or Ge can be preferably used. If the starting substrate 401 is selected from the above materials, the material of the active layer 404 described later can be epitaxially grown in a lattice matching system, so that the quality of the active layer can be easily improved, and the luminance of the light emitting element can be increased and the life characteristics can be improved. Can be realized.

次に、出発基板401上に、出発基板401と格子定数が略同一の第一導電型の第一半導体層403、活性層404、第二導電型の第二半導体層405、電流拡散層406をMOVPE法(有機金属気相成長法)やMBE(分子線エピタキシー法)、CBE(化学線エピタキシー法)によりエピタキシャル成長させることにより順次形成する。
このように、第一半導体層403、活性層404、第二半導体層405によって発光部410が形成される。
Next, a first conductive type first semiconductor layer 403, an active layer 404, a second conductive type second semiconductor layer 405, and a current diffusion layer 406 having substantially the same lattice constant as the starting substrate 401 are formed on the starting substrate 401. The layers are sequentially formed by epitaxial growth using MOVPE (metal organic vapor phase epitaxy), MBE (molecular beam epitaxy), or CBE (chemical beam epitaxy).
As described above, the light emitting portion 410 is formed by the first semiconductor layer 403, the active layer 404, and the second semiconductor layer 405.

なお、図示しないが、第一半導体層403あるいは第二半導体層405は単一条件膜ではなく、寿命や輝度設計の観点から2層以上の条件で積層されるのが一般的である。従って、第一半導体層403あるいは第二半導体層405は一種類以上の組成、ドーピング濃度の積層構造であることを概念として含む。   Although not shown in the drawing, the first semiconductor layer 403 or the second semiconductor layer 405 is not a single condition film, but is generally stacked under two or more conditions from the viewpoint of life and luminance design. Therefore, the first semiconductor layer 403 or the second semiconductor layer 405 includes the concept of a stacked structure having one or more kinds of compositions and doping concentrations.

本発明における第一半導体層403、第二半導体層405、及び活性層404の組成は具体的には以下のようなものとすることができる。
第一半導体層403は、AlGa1−zAs(0≦z≦0.6)あるいは、(AlGa1―xIn1―yP(0≦x≦1、0.4≦y≦0.6)から成るものとすることができる。
第二半導体層405は、AlGa1―zAs(0≦z≦0.6)あるいは、(AlGa1―xIn1―yP(0≦x≦1、0.4≦y≦0.6)から成るものとすることができる。
Specifically, the composition of the first semiconductor layer 403, the second semiconductor layer 405, and the active layer 404 in the present invention can be as follows.
The first semiconductor layer 403 includes Al z Ga 1-z As (0 ≦ z ≦ 0.6) or (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6).
The second semiconductor layer 405 is made of Al z Ga 1-z As (0 ≦ z ≦ 0.6) or (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6).

活性層404は、AlGa1―zAs(0≦z≦0.6)あるいは、InGa1―tAs(0≦t≦0.3)から成る層、及び、AlGa1―zAs(0≦z≦0.6)あるいは、InGa1―tAs(0≦t≦0.3)を井戸層とする多重量子井戸(MQW)構造の層のいずれかから成るものとすることができる。
活性層の設計に関しては、多重量子井戸(MQW)に代表される超格子等の利用により、波長は材料組成に起因する波長以外に調整可能であるため、上記の材料に限られず、例えばMQW構造における障壁層は(AlGa1−xIn1−yP(0≦x≦1、0.4≦y≦0.6)やAlGa1−zAs(0<z≦0.45)などの利用が可能である。
The active layer 404 is composed of Al z Ga 1-z As (0 ≦ z ≦ 0.6) or In t Ga 1-t As (0 ≦ t ≦ 0.3), and Al z Ga 1− z As (0 ≦ z ≦ 0.6) or a layer of a multiple quantum well (MQW) structure having a well layer of In t Ga 1-t As (0 ≦ t ≦ 0.3) can do.
Regarding the design of the active layer, the wavelength can be adjusted other than the wavelength resulting from the material composition by using a superlattice represented by a multiple quantum well (MQW). barrier layer in the (Al x Ga 1-x) y in 1-y P (0 ≦ x ≦ 1,0.4 ≦ y ≦ 0.6) or Al z Ga 1-z As ( 0 <z ≦ 0. 45) and the like can be used.

第一半導体層403、第二半導体層405は例えば、AlInGaPもしくはAlGaAsを選択することができるが、その選択は活性層404と必ずしも同一の材料でなくともよい。   For example, AlInGaP or AlGaAs can be selected for the first semiconductor layer 403 and the second semiconductor layer 405, but the selection is not necessarily performed using the same material as that of the active layer 404.

また、電流拡散層406は半導体層または透明導電膜から構成されるものとすることができる。赤外発光素子に設ける電流注入用の電極の形状または配置によって電流分散が十分に担保されれば、電流拡散層406は設けなくてもよい。なお、電流拡散層406は、前述した成長法の他、HVPE法(ハイドライド気相成長法)により形成してもよい。
このようにしてエピタキシャル基板411を作製することができる。
Further, the current diffusion layer 406 can be composed of a semiconductor layer or a transparent conductive film. The current diffusion layer 406 may not be provided if current dispersion is sufficiently ensured by the shape or arrangement of the current injection electrode provided in the infrared light emitting element. Note that the current diffusion layer 406 may be formed by the HVPE method (hydride vapor phase epitaxy) in addition to the above-described growth method.
In this way, the epitaxial substrate 411 can be manufactured.

このとき、図1に示すように、第二半導体層405中に可視光反射層430を設ける。
本発明において、可視光反射層430を設ける位置は、第二半導体層405中、もしくは第二半導体層405に隣接していればよく、図1のように、第二半導体層405の絶対中間位置に限定したものではない。
このように、可視光反射層430は第二半導体層405中のいずれの位置に設けても良いので、例えば、第二半導体層405と接する出発基板401側の位置、あるいは、第二半導体層405と接する出発基板401側と反対側の位置に設けてもよい。
また、図1では、可視光反射層430を第二半導体層405中の全域に設けているが、可視光反射層430を第二半導体層405中の一部の領域に設けても良い。
At this time, as shown in FIG. 1, a visible light reflection layer 430 is provided in the second semiconductor layer 405.
In the present invention, the visible light reflecting layer 430 may be provided in the second semiconductor layer 405 or adjacent to the second semiconductor layer 405. As shown in FIG. 1, the absolute intermediate position of the second semiconductor layer 405 is used. It is not limited to.
As described above, the visible light reflecting layer 430 may be provided at any position in the second semiconductor layer 405. For example, the position on the starting substrate 401 side in contact with the second semiconductor layer 405 or the second semiconductor layer 405 is provided. You may provide in the position on the opposite side to the starting board | substrate 401 side which touches.
In FIG. 1, the visible light reflection layer 430 is provided in the entire region of the second semiconductor layer 405, but the visible light reflection layer 430 may be provided in a partial region of the second semiconductor layer 405.

可視光反射層430は、主に可視光を反射するものであればよく、例えば、可視光反射層430は、分布ブラッグ反射(DBR)層から成るものとすることができる。
このようなものであれば、比較的容易に赤外光を反射させる層を形成することができる。
The visible light reflection layer 430 may be any layer that mainly reflects visible light. For example, the visible light reflection layer 430 may be a distributed Bragg reflection (DBR) layer.
If it is such, the layer which reflects infrared light can be formed comparatively easily.

より具体的には、可視光反射層430は、(AlGa1−xIn1−yP(0≦x≦1、0.4≦y≦0.6)と(Alx’Ga1−x’y’In1−y’P(0≦x’≦1、0.4≦y’≦0.6)から成る交互積層構造(ただし、x≒x’)、もしくは(AlGa1−xIn1−yP(0≦x≦1、0.4≦y≦0.6)とAlGa1−zAs(0≦z≦0.6)から成る交互積層構造のいずれかから構成されるものとすることができる。
このようなものであれば、確実に可視光を反射することができる。
なお、上記した可視光反射層430は、後述する本発明の他の実施形態においても同様の構成から成るものとすることができる。
More specifically, the visible light reflection layer 430 includes (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) and (Al x ′ Ga 1-x ′ ) y ′ In 1-y ′ P (0 ≦ x ′ ≦ 1, 0.4 ≦ y ′ ≦ 0.6) (where x≈x ′), or (Al x Al 1 Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) and Al z Ga 1-z As (0 ≦ z ≦ 0.6) It can be comprised from either of these.
If it is such, visible light can be reflected reliably.
The visible light reflection layer 430 described above can be configured in the same manner in other embodiments of the present invention described later.

次に、赤外発光素子への電位供給用の第一電極440及び第二電極441を形成する(図2参照)。
第一電極440は、電流拡散層406上もしくは、電流拡散層406を設けない場合には、第二半導体層405上に設けることができる。
第二電極441は、発光部410と反対側の出発基板401上に設けることができる。また、図示しないが、第二電極441は、電流拡散層406、第二半導体層405、活性層404を少なくとも除去し、第一半導体層403あるいは出発基板401に接するように、第一電極440と同じ面側に設けても良い。
Next, a first electrode 440 and a second electrode 441 for supplying a potential to the infrared light emitting element are formed (see FIG. 2).
The first electrode 440 can be provided on the current diffusion layer 406 or on the second semiconductor layer 405 when the current diffusion layer 406 is not provided.
The second electrode 441 can be provided on the starting substrate 401 opposite to the light emitting unit 410. Although not shown, the second electrode 441 includes at least the current diffusion layer 406, the second semiconductor layer 405, and the active layer 404, and the first electrode 440 and the first electrode 440 so as to be in contact with the first semiconductor layer 403 or the starting substrate 401. You may provide in the same surface side.

第一電極440、第二電極441形成後、スクライブもしくはブレードダイシングで個々のダイスに分割することができる。
光取り出し面となる第一電極440側には、ダイスからの光取り出し効率を向上させるために、粗面あるいは、テキスチャー構造、モスアイ構造、誘電体反射防止膜を設けることができる。
第一電極440側表面にはダイスの耐候性向上のため誘電体保護膜を形成することができる。
After the first electrode 440 and the second electrode 441 are formed, they can be divided into individual dies by scribing or blade dicing.
A rough surface, a texture structure, a moth-eye structure, or a dielectric antireflection film can be provided on the first electrode 440 side, which is the light extraction surface, in order to improve the light extraction efficiency from the die.
A dielectric protective film can be formed on the surface of the first electrode 440 to improve the weather resistance of the die.

(第二の実施形態)
次に、本発明の第二の実施形態における赤外発光素子について説明する。
(Second embodiment)
Next, the infrared light emitting device in the second embodiment of the present invention will be described.

第二の実施形態の発光素子(図4)は、第一半導体層403と出発基板401との間に、赤外光反射層200を設ける点で、第一の実施形態の発光素子(図2)と異なる。   The light emitting device of the second embodiment (FIG. 4) is different from the light emitting device of the first embodiment (FIG. 2) in that an infrared light reflection layer 200 is provided between the first semiconductor layer 403 and the starting substrate 401. ) Is different.

図3に示すように、出発基板401上に、出発基板401と格子定数が略同一の第一導電型の赤外光反射層200、第一導電型の第一半導体層403、活性層404、第二導電型の第二半導体層405から成る発光部410と、電流拡散層406をエピタキシャル成長により順次形成したエピタキシャル基板511を作製する。
第二半導体層405中には可視光反射層430が設けられる。なお、電流拡散層406は必ずしも設けなくても良い。
As shown in FIG. 3, on the starting substrate 401, a first conductive type infrared light reflecting layer 200, a first conductive type first semiconductor layer 403, an active layer 404, having substantially the same lattice constant as the starting substrate 401, An epitaxial substrate 511 is produced in which a light emitting portion 410 composed of a second semiconductor layer 405 of the second conductivity type and a current diffusion layer 406 are sequentially formed by epitaxial growth.
A visible light reflection layer 430 is provided in the second semiconductor layer 405. Note that the current diffusion layer 406 is not necessarily provided.

本発明において、赤外光反射層200を設ける位置は、第一半導体層403中、もしくは第一半導体層403に隣接して設けられたものであればよく、図3に示したような位置に限定されるものではない。
このようなものであれば、出発基板401に吸収される赤外光を有効に取り出すことができるため発光効率の高い赤外発光素子とすることができる。
In the present invention, the infrared light reflection layer 200 may be provided at any position in the first semiconductor layer 403 or provided adjacent to the first semiconductor layer 403, as shown in FIG. It is not limited.
In such a case, since infrared light absorbed by the starting substrate 401 can be effectively extracted, an infrared light-emitting element with high emission efficiency can be obtained.

赤外反射層200は、主に赤外光を反射するものであればよく、例えば、赤外反射層200は、分布ブラッグ反射(DBR)層から成るものとすることができる。
このようなものであれば、比較的容易に赤外光を反射させる層を形成することができる。
The infrared reflection layer 200 may be any layer that mainly reflects infrared light. For example, the infrared reflection layer 200 may be a distributed Bragg reflection (DBR) layer.
If it is such, the layer which reflects infrared light can be formed comparatively easily.

より具体的には、赤外反射層200は、AlGa1―zAs(0≦z≦1)とAlz’Ga1−z’As(0≦z’<1)の交互積層構造(ただし、z≒z’)から構成されるものとすることができる。
このようなものであれば、赤外光を確実に反射させることができる。
More specifically, the infrared reflective layer 200 includes an Al z Ga 1-z As (0 ≦ z ≦ 1) and Al z ′ Ga 1-z ′ As (0 ≦ z ′ <1) alternating layered structure ( However, it can be constituted by z≈z ′).
If it is such, infrared light can be reliably reflected.

このとき、可視光反射層430は、上述した第一の実施形態と同様に、第二半導体層405中のいずれの位置に設けても良い。また、可視光反射層430も、上述した第一の実施形態と同様の組成を選択することができる。   At this time, the visible light reflection layer 430 may be provided at any position in the second semiconductor layer 405 as in the first embodiment described above. The visible light reflecting layer 430 can also be selected from the same composition as in the first embodiment described above.

次に、赤外発光素子への電位供給用の第一電極440及び第二電極441を形成する(図4参照)。
第一電極440は、電流拡散層406上もしくは、電流拡散層406を設けない場合には、第二半導体層405上に設けることができる。
第二電極441は、発光部410と反対側の出発基板401上に設けることができる。また、図示しないが、第二電極441は、電流拡散層406、第二半導体層405、活性層404を少なくとも除去し、第一半導体層403あるいは出発基板401に接するように、第一電極440と同じ面側に設けても良い。
Next, a first electrode 440 and a second electrode 441 for supplying a potential to the infrared light emitting element are formed (see FIG. 4).
The first electrode 440 can be provided on the current diffusion layer 406 or on the second semiconductor layer 405 when the current diffusion layer 406 is not provided.
The second electrode 441 can be provided on the starting substrate 401 opposite to the light emitting unit 410. Although not shown, the second electrode 441 includes at least the current diffusion layer 406, the second semiconductor layer 405, and the active layer 404, and the first electrode 440 and the first electrode 440 so as to be in contact with the first semiconductor layer 403 or the starting substrate 401. You may provide in the same surface side.

第一電極440、第二電極441形成後、スクライブもしくはブレードダイシングで個々のダイスに分割することができる。
光取り出し面となる第一電極440側には、ダイスからの光取り出し効率を向上させるために、粗面あるいは、テキスチャー構造、モスアイ構造、誘電体反射防止膜を設けることができる。
第一電極440側表面にはダイスの耐候性向上のため誘電体保護膜を形成することができる。
After the first electrode 440 and the second electrode 441 are formed, they can be divided into individual dies by scribing or blade dicing.
A rough surface, a texture structure, a moth-eye structure, or a dielectric antireflection film can be provided on the first electrode 440 side, which is the light extraction surface, in order to improve the light extraction efficiency from the die.
A dielectric protective film can be formed on the surface of the first electrode 440 to improve the weather resistance of the die.

(第三の実施形態)
次に、第三の実施形態における赤外発光素子の形態を示す。
(Third embodiment)
Next, the form of the infrared light emitting element in the third embodiment is shown.

図5に示すように、出発基板401上にエピタキシャル成長により、出発基板401と格子定数が略同一のエッチストップ層300を形成し、第二導電型の第二半導体層405、活性層404、第一導電型の第一半導体層403、電流拡散層406を形成したエピタキシャル基板611を作製する。
第二半導体層405中には、可視光反射層430が設けられる。電流拡散層406は、形成しなくとも良い。
As shown in FIG. 5, an etch stop layer 300 having substantially the same lattice constant as that of the starting substrate 401 is formed on the starting substrate 401 by epitaxial growth, and the second conductive type second semiconductor layer 405, the active layer 404, the first layer is formed. An epitaxial substrate 611 on which a conductive first semiconductor layer 403 and a current diffusion layer 406 are formed is manufactured.
A visible light reflection layer 430 is provided in the second semiconductor layer 405. The current diffusion layer 406 may not be formed.

エッチストップ層300は、例えば、AlGa1―zAs(0≦z≦0.6)から成るものとすることができる。 The etch stop layer 300 can be made of, for example, Al z Ga 1-z As (0 ≦ z ≦ 0.6).

このとき、可視光反射層430は、上述した第一の実施形態と同様に、第二半導体層405中のいずれの位置に設けても良い。また、可視光反射層430は、上述した第一の実施形態と同様の組成を選択することができる。   At this time, the visible light reflection layer 430 may be provided at any position in the second semiconductor layer 405 as in the first embodiment described above. Moreover, the visible light reflection layer 430 can select the same composition as 1st embodiment mentioned above.

次に、図6に示すように、誘電体膜701を、電流拡散層406の表面、又は、電流拡散406を設けない場合には、第一半導体層403の表面に形成する。誘電体膜701の一部に開口部分702を設け、開口部702に導電性材料を充填した第三電極703を設ける。
第三電極に充填する導電性材料としては、例えば、AuBe層、Ni層、Au層を順次積層したものを好適に用いることができる。
Next, as shown in FIG. 6, the dielectric film 701 is formed on the surface of the current diffusion layer 406 or on the surface of the first semiconductor layer 403 when the current diffusion 406 is not provided. An opening 702 is provided in part of the dielectric film 701, and a third electrode 703 filled with a conductive material is provided in the opening 702.
As the conductive material filled in the third electrode, for example, a material in which an AuBe layer, a Ni layer, and an Au layer are sequentially stacked can be suitably used.

誘電体膜701及び第三電極703の上部に第一金属膜710を設ける。
第一金属膜710は反射機能を保持させるため、一種類以上の金属、一種類以上の層構造から成るものとすることができる。
第一金属膜710は、例えば、Au/Ti/Auの積層構造から成るものとすることができる。Tiに代えてNi、Pt、Moなどの金属とAuとの多層構造としても良い。
A first metal film 710 is provided on the dielectric film 701 and the third electrode 703.
The first metal film 710 may be composed of one or more kinds of metals and one or more kinds of layer structures in order to maintain a reflection function.
For example, the first metal film 710 may have a laminated structure of Au / Ti / Au. Instead of Ti, a multilayer structure of a metal such as Ni, Pt, and Mo and Au may be used.

図7に示すように、永久基板720を準備し、永久基板720上に第二金属膜721を設ける。
永久基板720は平坦で導電性を有する基板ならどのような材料でも選択可能である。例えば、入手の容易で安価なSi基板を用いることができる。
第二金属膜721は、一種類以上の金属、一種類以上の層構造から成るものとすることができる。第二金属膜721は、例えば、Au/Pt/Au/Tiの積層構造から成るものとすることができる。Tiに代えてNi、Pt、Moなどの金属とAuとの多層構造としても良い。
As shown in FIG. 7, a permanent substrate 720 is prepared, and a second metal film 721 is provided on the permanent substrate 720.
The permanent substrate 720 can be any material as long as it is a flat and conductive substrate. For example, an easily available and inexpensive Si substrate can be used.
The second metal film 721 can be made of one or more kinds of metals and one or more kinds of layer structures. For example, the second metal film 721 may have a stacked structure of Au / Pt / Au / Ti. Instead of Ti, a multilayer structure of a metal such as Ni, Pt, and Mo and Au may be used.

図8に示すように、第一金属膜710と第二金属膜721を対向させて接合し、エピタキシャル基板611と永久基板720が接合した接合基板730を作製する。   As shown in FIG. 8, a first metal film 710 and a second metal film 721 are bonded to face each other, and a bonded substrate 730 in which an epitaxial substrate 611 and a permanent substrate 720 are bonded is manufactured.

接合基板730から、出発基板401をウェットエッチングにより除去し、図9に示すように、発光素子基板740を作製する。   The starting substrate 401 is removed from the bonding substrate 730 by wet etching, and a light emitting element substrate 740 is manufactured as shown in FIG.

エッチストップ層300をオーミックコンタクト層として利用しない場合、エッチストップ層300をウェットエッチング等で除去し、図9に示すように、第二半導体層405上に第一電極440を形成する。
図示しないが、エッチストップ層300をコンタクト層として利用する場合、エッチストップ層300上に第一電極440を形成し、第一電極440以外の領域のエッチストップ層300をウェットエッチング等で除去する。
When the etch stop layer 300 is not used as an ohmic contact layer, the etch stop layer 300 is removed by wet etching or the like, and a first electrode 440 is formed on the second semiconductor layer 405 as shown in FIG.
Although not shown, when the etch stop layer 300 is used as a contact layer, the first electrode 440 is formed on the etch stop layer 300, and the etch stop layer 300 in a region other than the first electrode 440 is removed by wet etching or the like.

次に、永久基板720の第一電極440と対向する面側に第二電極441を形成する。
第一電極440、第二電極441形成後、スクライブもしくはブレードダイシングで個々のダイスに分割する。光取り出し面の第二電極440側にはダイスからの光取り出し効率を向上させるため、粗面あるいはテキスチャー構造、モスアイ構造、誘電体反射防止膜を設けることができる。第二電極441側にはダイスの耐候性向上のため誘電体保護膜を形成することができる。
Next, the second electrode 441 is formed on the surface of the permanent substrate 720 that faces the first electrode 440.
After the formation of the first electrode 440 and the second electrode 441, it is divided into individual dies by scribing or blade dicing. In order to improve the light extraction efficiency from the die on the second electrode 440 side of the light extraction surface, a rough surface, a texture structure, a moth-eye structure, or a dielectric antireflection film can be provided. A dielectric protective film can be formed on the second electrode 441 side in order to improve the weather resistance of the die.

図9では第一電極440と第二電極441が対向する面に設ける例を図示したが、第二電極441を第一半導体層403あるいは電流拡散層406あるいは第一金属膜710に接触させて、第一電極440と同じ側に設けることもできる。   FIG. 9 illustrates an example in which the first electrode 440 and the second electrode 441 are provided on opposite surfaces, but the second electrode 441 is brought into contact with the first semiconductor layer 403, the current diffusion layer 406, or the first metal film 710, It can also be provided on the same side as the first electrode 440.

(第四の実施形態)
次に、本発明の第四の実施形態の説明をする。
第三の実施形態と同様にして、図5に示すようなエピタキシャル基板611を作製する。
(Fourth embodiment)
Next, the fourth embodiment of the present invention will be described.
Similar to the third embodiment, an epitaxial substrate 611 as shown in FIG. 5 is produced.

その後、図10に示すように、電流拡散層406表面、電流拡散層406を設けない場合は第一半導体層403表面に透明導電膜851を形成する。
この際、エピタキシャル基板611を作製する際に、コンタクト層807を別途設けておき、必要な面積、配置に応じてパターンを形成し、透明導電膜851と電流拡散層406あるいは第一半導体層403の間に、コンタクト層807を残留させても良い。
コンタクト層807が極薄膜である等、光吸収の影響が十分小さければ、パターン形成をせず、一様に残してもかまわない。
After that, as shown in FIG. 10, when the current diffusion layer 406 surface and the current diffusion layer 406 are not provided, a transparent conductive film 851 is formed on the first semiconductor layer 403 surface.
At this time, when the epitaxial substrate 611 is manufactured, a contact layer 807 is separately provided, a pattern is formed according to a required area and arrangement, and the transparent conductive film 851 and the current diffusion layer 406 or the first semiconductor layer 403 are formed. The contact layer 807 may be left in between.
If the influence of light absorption is sufficiently small, such as the contact layer 807 being a very thin film, the pattern may not be formed and may be left uniformly.

さらに、透明導電膜851上に第一金属膜710を設ける。
第一金属膜710は第三の実施形態と同様のものを用いることができる。
Further, a first metal film 710 is provided on the transparent conductive film 851.
The first metal film 710 can be the same as that of the third embodiment.

第三の実施形態と同様にして、図7に示すように、永久基板720を準備し、永久基板720上に第二金属膜721を設ける。
永久基板720、第二金属膜721は第三の実施形態と同様のものを用いることができる。
As in the third embodiment, as shown in FIG. 7, a permanent substrate 720 is prepared, and a second metal film 721 is provided on the permanent substrate 720.
The permanent substrate 720 and the second metal film 721 can be the same as those in the third embodiment.

図11に示すように、第一金属膜710と第二金属膜721を対向させて接合し、エピタキシャル基板611と永久基板720が接合した接合基板880を作製する。   As shown in FIG. 11, the first metal film 710 and the second metal film 721 are bonded to face each other, and a bonded substrate 880 in which the epitaxial substrate 611 and the permanent substrate 720 are bonded is manufactured.

接合基板880から出発基板401をウェットエッチングにより除去し、図12に示すように発光素子基板890を作製する。   The starting substrate 401 is removed from the bonding substrate 880 by wet etching, and a light emitting element substrate 890 is manufactured as shown in FIG.

エッチストップ層300をオーミックコンタクト層として利用しない場合、エッチストップ層300をウェットエッチング等で除去し、図12に示すように、第二半導体層405上に第一電極440を形成する。
図示しないが、エッチストップ層300をコンタクト層として利用する場合、エッチストップ層300上に第一電極440を形成し、第一電極440以外の領域のエッチストップ層300をウェットエッチング等で除去する。
When the etch stop layer 300 is not used as an ohmic contact layer, the etch stop layer 300 is removed by wet etching or the like, and a first electrode 440 is formed on the second semiconductor layer 405 as shown in FIG.
Although not shown, when the etch stop layer 300 is used as a contact layer, the first electrode 440 is formed on the etch stop layer 300, and the etch stop layer 300 in a region other than the first electrode 440 is removed by wet etching or the like.

永久基板720の第一電極440と反対面側に第二電極441を形成する。   A second electrode 441 is formed on the surface of the permanent substrate 720 opposite to the first electrode 440.

第一電極440、第二電極441形成後、スクライブもしくはブレードダイシングで個々のダイスに分割される。光取り出し面側にはダイスからの光取り出し効率を向上させるため、粗面あるいはテキスチャー構造、モスアイ構造、誘電体反射防止膜を設けることができる。第二電極441側にはダイスの耐候性向上のため誘電体保護膜を形成することができる。   After the first electrode 440 and the second electrode 441 are formed, they are divided into individual dies by scribing or blade dicing. In order to improve the light extraction efficiency from the die on the light extraction surface side, a rough surface, a texture structure, a moth-eye structure, or a dielectric antireflection film can be provided. A dielectric protective film can be formed on the second electrode 441 side in order to improve the weather resistance of the die.

図12では第一電極440と第二電極441が対向する面に設ける例を図示したが、第二電極441を第一半導体層403あるいは電流拡散層406あるいは第一金属膜710に接触させて、第一電極440と同じ面側に設けることもできる。   FIG. 12 illustrates an example in which the first electrode 440 and the second electrode 441 are provided on the opposing surfaces, but the second electrode 441 is brought into contact with the first semiconductor layer 403, the current diffusion layer 406, or the first metal film 710, It can also be provided on the same surface side as the first electrode 440.

(第五の実施形態)
次に、本発明の第五の実施形態を説明する。
出発基板上に、出発基板と格子定数が略同一のエッチストップ層600、第二導電型の第二半導体層405、活性層404、第一導電型の第一半導体層403、緩衝層906、支持基板兼窓層907をエピタキシャル成長により順次形成したエピタキシャル基板911を作製する。
第一半導体層403、第二半導体層405にはそれぞれ可視光反射層430が設けられる。
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described.
On the starting substrate, an etch stop layer 600 having substantially the same lattice constant as the starting substrate, a second conductivity type second semiconductor layer 405, an active layer 404, a first conductivity type first semiconductor layer 403, a buffer layer 906, a support An epitaxial substrate 911 in which the substrate / window layer 907 is sequentially formed by epitaxial growth is produced.
A visible light reflection layer 430 is provided on each of the first semiconductor layer 403 and the second semiconductor layer 405.

出発基板をウェットエッチング等により除去後、第一電極950を形成する。
エッチストップ層600をコンタクト層として利用する場合は、図13に示すように、エッチストップ層600上に第一電極950を形成し、第一電極950以外の領域をウェットエッチング等で除去する。
図示しないが、エッチストップ層600をコンタクト層として利用しない場合は、ウェットエッチング等でエッチストップ層600を除去し、第二半導体層405上に第一電極950を形成する。
After removing the starting substrate by wet etching or the like, the first electrode 950 is formed.
When the etch stop layer 600 is used as a contact layer, as shown in FIG. 13, a first electrode 950 is formed on the etch stop layer 600, and a region other than the first electrode 950 is removed by wet etching or the like.
Although not shown, when the etch stop layer 600 is not used as a contact layer, the etch stop layer 600 is removed by wet etching or the like, and the first electrode 950 is formed on the second semiconductor layer 405.

第一電極950の有る面の一部をウェットエッチングあるいはドライエッチングで切り欠き、第一半導体層403あるいは緩衝層906あるいは支持基板兼窓層907が露出した開口領域951を形成し、開口領域951の一部に第二電極952を形成する。   A part of the surface having the first electrode 950 is cut away by wet etching or dry etching to form an opening region 951 in which the first semiconductor layer 403, the buffer layer 906, or the supporting substrate / window layer 907 is exposed. A second electrode 952 is formed in part.

第一電極950、第二電極952形成後、スクライブもしくはブレードダイシングで個々のダイスに分割する。光取り出し面側にはダイスからの光取り出し効率を向上させるため、粗面あるいはテキスチャー構造、モスアイ構造を設けることができる。
第一電極950及び第二電極952が設けられている面側にはダイスの耐候性向上のため誘電体保護膜を形成することができる。
After the formation of the first electrode 950 and the second electrode 952, the wafer is divided into individual dies by scribing or blade dicing. A rough surface, a texture structure, or a moth-eye structure can be provided on the light extraction surface side in order to improve the light extraction efficiency from the die.
A dielectric protective film can be formed on the surface side on which the first electrode 950 and the second electrode 952 are provided in order to improve the weather resistance of the die.

(第六の実施形態)
次に、本発明の第六の実施形態を説明する。
(Sixth embodiment)
Next, a sixth embodiment of the present invention will be described.

出発基板上に、出発基板と格子定数が略同一のエッチストップ層600、第二導電型の第二半導体層405、活性層404、第一導電型の第一半導体層403、電流拡散層406をエピタキシャル成長により順次形成したエピタキシャル基板1011を作製する。
第一半導体層403、第二半導体層405にはそれぞれ可視光反射層430が設けられる。電流拡散層406は設けなくても良い。
An etch stop layer 600, a second conductivity type second semiconductor layer 405, an active layer 404, a first conductivity type first semiconductor layer 403, and a current diffusion layer 406 having substantially the same lattice constant as the start substrate are formed on the start substrate. An epitaxial substrate 1011 formed sequentially by epitaxial growth is produced.
A visible light reflection layer 430 is provided on each of the first semiconductor layer 403 and the second semiconductor layer 405. The current diffusion layer 406 is not necessarily provided.

電流拡散層406表面、又は、電流拡散層406を設けない場合は第一半導体層403表面に、発光波長に対して透明な接着剤を塗布し、接着剤層1040を形成する(図14参照)。
接着剤層1040には、熱硬化性のBCB接着剤等を用いることができる。
A transparent adhesive with respect to the emission wavelength is applied to the surface of the current diffusion layer 406 or, if the current diffusion layer 406 is not provided, to form an adhesive layer 1040 (see FIG. 14). .
For the adhesive layer 1040, a thermosetting BCB adhesive or the like can be used.

発光波長に対して透明な永久基板1020を準備し、発光波長に対して透明な接着剤を塗布し、接着剤層1041を形成する。例示ではエピタキシャル基板1011と永久基板1020の両者に接着剤層を形成する方法を示しているが、どちらか一方の面のみを形成する方法であっても良い。
接着剤層1041にも、熱硬化性のBCB接着剤等を用いることができる。
永久基板1020には、例えば、サファイア、石英、GaPなどを用いることができる。
A permanent substrate 1020 that is transparent to the emission wavelength is prepared, and an adhesive that is transparent to the emission wavelength is applied to form an adhesive layer 1041. In the example, a method of forming an adhesive layer on both the epitaxial substrate 1011 and the permanent substrate 1020 is shown, but a method of forming only one of the surfaces may be used.
A thermosetting BCB adhesive or the like can also be used for the adhesive layer 1041.
For the permanent substrate 1020, for example, sapphire, quartz, GaP, or the like can be used.

接着剤層1040を設けたエピタキシャル基板1011と、接着剤層1041を設けた永久基板1020を、接着剤層1040及び接着剤層1041を対向させて接合し、接合基板を作製する。
例示では接合基板を得る方法として接着剤を介する方法を示したが、エピタキシャル基板1011表面と永久基板1020の表面に化学処理によってOH基を形成させ、その後接合する直接接合法を選択しても良い。
The epitaxial substrate 1011 provided with the adhesive layer 1040 and the permanent substrate 1020 provided with the adhesive layer 1041 are joined with the adhesive layer 1040 and the adhesive layer 1041 facing each other to produce a joined substrate.
In the example, a method using an adhesive is shown as a method for obtaining a bonded substrate. However, a direct bonding method in which OH groups are formed on the surface of the epitaxial substrate 1011 and the surface of the permanent substrate 1020 by chemical treatment and then bonded may be selected. .

出発基板をウェットエッチング等により接合基板より除去し、発光素子基板1060を作製する。発光素子基板1060の、出発基板を除去した面に第一電極1050を形成する。
第一電極1050は、例えば、第二半導体層405の導電型がN型の場合、AuGe等を含む金属で構成されるものとすることができる。より具体的には、AuGe/Ni/Auの積層構造から成るものとすることができる。
The starting substrate is removed from the bonding substrate by wet etching or the like, so that the light-emitting element substrate 1060 is manufactured. A first electrode 1050 is formed on the surface of the light emitting element substrate 1060 from which the starting substrate is removed.
For example, when the conductivity type of the second semiconductor layer 405 is N-type, the first electrode 1050 can be made of a metal containing AuGe or the like. More specifically, it can be made of a laminated structure of AuGe / Ni / Au.

エッチストップ層600をコンタクト層として利用する場合は、図14に示すように、エッチストップ層600上に第一電極1050を形成し、第一電極1050以外の領域をウェットエッチング等で除去する。
図示しないが、エッチストップ層600をコンタクト層として利用しない場合は、ウェットエッチング等でエッチストップ層600を除去し、第二半導体層405上に第一電極1050を形成する。
When the etch stop layer 600 is used as a contact layer, as shown in FIG. 14, a first electrode 1050 is formed on the etch stop layer 600, and a region other than the first electrode 1050 is removed by wet etching or the like.
Although not shown, when the etch stop layer 600 is not used as a contact layer, the etch stop layer 600 is removed by wet etching or the like, and the first electrode 1050 is formed on the second semiconductor layer 405.

第一電極1050の有る面の一部をウェットエッチングあるいはドライエッチングで切り欠き、第一半導体層403あるいは電流拡散層406が露出した開口領域1051を形成し、開口領域1051の一部に第二電極1052を形成する。
第二電極1052は、例えば、第一半導体層403の導電型がP型の場合AuBe等を含む金属で構成されるものとすることができる。より具体的には、AuBe/Ti/Auの積層構造から成るものとすることができる。
A part of the surface having the first electrode 1050 is cut out by wet etching or dry etching to form an opening region 1051 in which the first semiconductor layer 403 or the current diffusion layer 406 is exposed, and the second electrode is formed in part of the opening region 1051. 1052 is formed.
For example, when the conductivity type of the first semiconductor layer 403 is P type, the second electrode 1052 can be made of a metal containing AuBe or the like. More specifically, it can be made of a laminated structure of AuBe / Ti / Au.

第一電極1050、第二電極1052形成後、スクライブもしくはブレードダイシングで個々のダイスに分割する。光取り出し面側にはダイスからの光取り出し効率を向上させるため、粗面あるいはテキスチャー構造、モスアイ構造、誘電体反射防止膜を設けることができる。第一電極1050及び第二電極1052が設けられている面側にはダイスの耐候性向上のため誘電体保護膜を形成することができる。   After the formation of the first electrode 1050 and the second electrode 1052, the wafer is divided into individual dies by scribing or blade dicing. In order to improve the light extraction efficiency from the die on the light extraction surface side, a rough surface, a texture structure, a moth-eye structure, or a dielectric antireflection film can be provided. A dielectric protective film can be formed on the surface side where the first electrode 1050 and the second electrode 1052 are provided in order to improve the weather resistance of the die.

以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples of the present invention, but the present invention is not limited to these.

(実施例1)
結晶軸が[001]方向より[110]方向に15°傾斜した厚さ280μmのN型GaAs基板の出発基板401を準備した(図1参照)。出発基板401上にMOVPE法でN型GaAsバッファ層(不図示)を0.5μm、AlGaInPから成るN型クラッド層の第一半導体層403を2μm、GaAsあるいはAlGaAsから成る活性層404を1μm、AlGaAsから成るP型クラッド層の第二半導体層405を2μm、AlGaAsから成る電流拡散層406を2μm順次積層し、エピタキシャル基板411を作製した。ここではN型クラッド層をAlGaInPとして例示しているがAlGaAsとしても同様の効果が得られる。
Example 1
A starting substrate 401 of an N-type GaAs substrate having a thickness of 280 μm with a crystal axis inclined by 15 ° in the [110] direction from the [001] direction was prepared (see FIG. 1). On the starting substrate 401, an N-type GaAs buffer layer (not shown) of 0.5 μm, a first semiconductor layer 403 of an N-type clad layer made of AlGaInP is 2 μm by an MOVPE method, an active layer 404 made of GaAs or AlGaAs is 1 μm, and AlGaAs. An epitaxial substrate 411 was fabricated by sequentially laminating a second semiconductor layer 405 of P-type clad layer composed of 2 μm and a current diffusion layer 406 composed of AlGaAs in an order of 2 μm. Here, the N-type cladding layer is exemplified as AlGaInP, but the same effect can be obtained with AlGaAs.

第一半導体層403内には、図15に示すように、活性層404に近い側にAl組成が低い、低Al組成層403Aと、活性層404から遠い側にAl組成が高い、高Al組成層403Bを配置した。   In the first semiconductor layer 403, as shown in FIG. 15, the Al composition is low on the side close to the active layer 404, the low Al composition layer 403A, and the Al composition is high on the side far from the active layer 404. Layer 403B was placed.

低Al組成層403Aは、(AlGa1−xIn1−yP(x=0.4、y≒0.5)の組成にて0.1μm厚で形成した。また、低Al組成層403Aはノンドープで形成した。 The low Al composition layer 403A was formed with a composition of (Al x Ga 1-x ) y In 1-y P (x = 0.4, y≈0.5) and a thickness of 0.1 μm. The low Al composition layer 403A was formed without doping.

高Al組成層403Bは、(AlGa1−xIn1−yP(x=0.85、y≒0.5)の組成にて1.9μm厚で形成した。
高Al組成層403B内には、低Al組成層403Aに隣接する領域に、ドーピング濃度が低い、低ドーピング領域403AAを配置し、低Al組成層403Aより遠い領域に、ドーピング濃度が高い、高ドーピング領域403ABを配置した。
本実施例では低ドーピング領域403AAのドーピング濃度は1E+17/cmで、厚さは0.5μmで形成した。また、403ABのドーピング濃度は8E+17/cmで、厚さは1.4μmで形成した。
The high Al composition layer 403B was formed with a composition of (Al x Ga 1-x ) y In 1-y P (x = 0.85, y≈0.5) and a thickness of 1.9 μm.
In the high Al composition layer 403B, a low doping region 403AA having a low doping concentration is disposed in a region adjacent to the low Al composition layer 403A, and a high doping concentration is provided in a region far from the low Al composition layer 403A. Region 403AB was placed.
In this embodiment, the low doping region 403AA is formed with a doping concentration of 1E + 17 / cm 3 and a thickness of 0.5 μm. The doping concentration of 403AB was 8E + 17 / cm 3 and the thickness was 1.4 μm.

第二半導体層405内には、図16に示すように、活性層404に近い側にAl組成が低い、低Al組成層405Aと、活性層404より遠い側にAl組成が高い、高Al組成層405Bを配置した。   In the second semiconductor layer 405, as shown in FIG. 16, the Al composition is low on the side close to the active layer 404, the low Al composition layer 405A, and the Al composition is high on the side far from the active layer 404, and the high Al composition is high. Layer 405B was placed.

低Al組成層405Aは、AlGa1−zAs(z=0.3)の組成にて0.1μm厚で形成した。また、低Al組成層405Aはノンドープで形成した。 The low Al composition layer 405A was formed with a composition of Al z Ga 1-z As (z = 0.3) and a thickness of 0.1 μm. The low Al composition layer 405A was formed without doping.

高Al組成層405Bは、AlGa1−zAs(z=0.45)の組成にて1.9μm厚で形成した。
高Al組成層405B内には、低Al組成層405Aに隣接する領域に、ドーピング濃度が低い、低ドーピング領域405AAを配置し、低Al組成層405Aより遠い領域に、ドーピング濃度が高い、高ドーピング領域405ABを配置した。
本実施例では低ドーピング領域405AAのドーピング濃度は1E+17/cmで、厚さは0.5μmで形成した。また、405ABのドーピング濃度は8E+17/cmで、厚さは1.4μmで形成した。
The high Al composition layer 405B was formed with a composition of Al z Ga 1-z As (z = 0.45) and a thickness of 1.9 μm.
In the high Al composition layer 405B, a low doping region 405AA having a low doping concentration is disposed in a region adjacent to the low Al composition layer 405A, and a high doping concentration is provided in a region far from the low Al composition layer 405A. Region 405AB was placed.
In this embodiment, the low doping region 405AA has a doping concentration of 1E + 17 / cm 3 and a thickness of 0.5 μm. Further, the doping concentration of 405AB was 8E + 17 / cm 3 and the thickness was 1.4 μm.

活性層404は井戸層をGaAs、障壁層をAlGa1−zAs(z=0.3)とした多重量子井戸(MQW)とし、障壁層厚を7nm、井戸層を7nm、9周期とした。ここでは障壁層をAlGaAsとして例示しているが、AlGaInPとしても同様の効果が得られる。 The active layer 404 is a multiple quantum well (MQW) in which the well layer is GaAs and the barrier layer is Al z Ga 1-z As (z = 0.3), the barrier layer thickness is 7 nm, the well layer is 7 nm, and the period is 9 cycles. did. Here, the barrier layer is exemplified as AlGaAs, but the same effect can be obtained even when AlGaInP is used.

次に、図2に示すように発光素子への電位供給用の第一電極440及び第二電極441を形成した。
第一電極440は、電流拡散層406上にAuBe/Ti/Auから成るものを形成した。
第二電極441は、発光部410と反対側の出発基板401上に、AuGe/Ni/Auから成るものを設けた。AuGe厚は100nm、Ni厚は10nm、Au厚は200nmで成膜した。
Next, a first electrode 440 and a second electrode 441 for supplying a potential to the light emitting element were formed as shown in FIG.
The first electrode 440 was formed of AuBe / Ti / Au on the current diffusion layer 406.
The second electrode 441 was made of AuGe / Ni / Au on the starting substrate 401 opposite to the light emitting unit 410. The AuGe thickness was 100 nm, the Ni thickness was 10 nm, and the Au thickness was 200 nm.

可視光反射層430は、第二半導体層405中に形成し、可視光領域の光を効果的に反射するため、(AlGa1−xIn1−yP(0≦x≦1、0.4≦y≦0.6)とAlGa1−zAs(0≦z≦0.6)の交互積層構造を用い、x=1、y≒0.5、z=0.1とした。 The visible light reflection layer 430 is formed in the second semiconductor layer 405 and effectively reflects light in the visible light region, so that (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1). , 0.4 ≦ y ≦ 0.6) and Al z Ga 1-z As (0 ≦ z ≦ 0.6), x = 1, y≈0.5, z = 0.1 It was.

第一電極440、第二電極441形成後、スクライブもしくはブレードダイシングで個々のダイスに分割した。
さらに、光取り出し面の第一電極440側はダイスからの光取り出し効率を向上させるため粗面化した。
第一電極440側の表面には、ダイスの耐候性向上のため、SiOから成る誘電体保護膜を500nmの厚さで被覆した。
After the formation of the first electrode 440 and the second electrode 441, it was divided into individual dies by scribing or blade dicing.
Furthermore, the first electrode 440 side of the light extraction surface was roughened to improve the light extraction efficiency from the die.
The surface of the first electrode 440 side was coated with a dielectric protective film made of SiO 2 with a thickness of 500 nm in order to improve the weather resistance of the die.

上記のようにして作製したダイスから測定用の素子を作製した。測定用の素子は、ダイスを、TO−18上にAgペーストで固定し、Auワイヤーで結線して作製した。そして、IF=20mAでスペクトルを測定し、図17に結果を示した。図17には、後述する比較例1の測定結果も併せて示した。   An element for measurement was produced from the die produced as described above. The element for measurement was manufactured by fixing a die on TO-18 with Ag paste and connecting with a Au wire. The spectrum was measured at IF = 20 mA, and the results are shown in FIG. In FIG. 17, the measurement result of the comparative example 1 mentioned later was also shown collectively.

図17に示すように、780nmより短波長の領域では、比較例1と比べて、ほとんどの波長がELスペクトルとして検知されていないことが分かる。
また、目視ではほとんど発光を認識できなかった。
As shown in FIG. 17, it can be seen that in the wavelength region shorter than 780 nm, most wavelengths are not detected as the EL spectrum as compared with Comparative Example 1.
Further, almost no luminescence was visually recognized.

(実施例2)
図3に示すように、出発基板401と、第一半導体層403との間に、赤外光反射層200を設けた以外は、実施例1と同様にしてエピタキシャル基板511を作製した。
その後、実施例1と同様にして、第一電極440、第二電極441を形成し、図4に示すような発光素子を製造した。
(Example 2)
As shown in FIG. 3, an epitaxial substrate 511 was produced in the same manner as in Example 1 except that the infrared light reflection layer 200 was provided between the starting substrate 401 and the first semiconductor layer 403.
Then, the 1st electrode 440 and the 2nd electrode 441 were formed like Example 1, and the light emitting element as shown in FIG. 4 was manufactured.

赤外光反射層200は、AlAs及びGaAsの交互積層構造から成り、赤外光(850〜860nm)の波長を主として反射する機能を有するものとした。   The infrared light reflection layer 200 has an alternately laminated structure of AlAs and GaAs and has a function of mainly reflecting the wavelength of infrared light (850 to 860 nm).

上記のようにして作製したダイスで、実施例1と同様にして測定用の素子を作製して測定を行った。そして、後述する比較例2の測定結果と共に図18に示した。   With the die produced as described above, a measurement element was produced and measured in the same manner as in Example 1. And it showed in FIG. 18 with the measurement result of the comparative example 2 mentioned later.

図18に示すように、780nmより短波長の領域では、比較例2と比べて、ほとんどの波長がELスペクトルとして検知されていないことが分かる。
また、目視ではほとんど発光を認識できなかった。
As shown in FIG. 18, it can be seen that in the wavelength region shorter than 780 nm, most wavelengths are not detected as the EL spectrum as compared with Comparative Example 2.
Further, almost no luminescence was visually recognized.

(実施例3)
実施例1と同様の出発基板401を準備した(図5参照)。
出発基板401上にMOVPE法でN型GaAsバッファ層(不図示)を0.5μm、基板と格子定数が略同一のAlInPから成るエッチストップ層300を形成し、AlGaInPから成るN型クラッド層の第二半導体層405を2μm、AlGaAsから成る活性層404を1μm、AlGaAsから成るP型クラッド層の第一半導体層403を2μm、AlGaAsから成る電流拡散層406を2μm順次積層し、エピタキシャル基板611を作製した(図5参照)。
Example 3
A starting substrate 401 similar to that in Example 1 was prepared (see FIG. 5).
An N-type GaAs buffer layer (not shown) of 0.5 μm is formed on the starting substrate 401 by MOVPE, an etch stop layer 300 made of AlInP having substantially the same lattice constant as that of the substrate is formed, and an N-type cladding layer made of AlGaInP is formed. Two semiconductor layers 405, 2 μm of active layer 404 made of AlGaAs, 1 μm of P-type clad first semiconductor layer 403 made of AlGaAs, and 2 μm of current spreading layer 406 made of AlGaAs are sequentially laminated to produce an epitaxial substrate 611. (See FIG. 5).

第一半導体層403内には、図19に示すように、活性層404に近い側にAl組成が低い、低Al組成層403Aと、活性層404より遠い側にAl組成が高い、高Al組成層403Bを配置した。   In the first semiconductor layer 403, as shown in FIG. 19, the Al composition is low on the side close to the active layer 404, the low Al composition layer 403A, and the Al composition is high on the side far from the active layer 404. Layer 403B was placed.

低Al組成層403Aは、AlGa1−zAs(z=0.3)の組成にて0.1μm厚で形成した。また、低Al組成層403Aはノンドープで形成した。 The low Al composition layer 403A was formed with a composition of Al z Ga 1-z As (z = 0.3) and a thickness of 0.1 μm. The low Al composition layer 403A was formed without doping.

高Al組成層403Bは、AlGa1−zAs(z=0.45)の組成にて1.9μm厚で形成した。
高Al組成層403B内には、低Al組成層403Aに隣接する領域に、ドーピング濃度が低い、低ドーピング領域403AAを配置し、低Al組成層403Aより遠い領域に、ドーピング濃度が高い、高ドーピング領域403ABを配置した。
本実施例では低ドーピング領域403AAのドーピング濃度は1E+17/cmで、厚さは0.5μmで形成した。また、403ABのドーピング濃度は8E+17/cmで、厚さは1.4μmで形成した。
The high Al composition layer 403B was formed with a composition of Al z Ga 1-z As (z = 0.45) and a thickness of 1.9 μm.
In the high Al composition layer 403B, a low doping region 403AA having a low doping concentration is disposed in a region adjacent to the low Al composition layer 403A, and a high doping concentration is provided in a region far from the low Al composition layer 403A. Region 403AB was placed.
In this embodiment, the low doping region 403AA is formed with a doping concentration of 1E + 17 / cm 3 and a thickness of 0.5 μm. The doping concentration of 403AB was 8E + 17 / cm 3 and the thickness was 1.4 μm.

第二半導体層405内には、図20に示すように、活性層404に近い側にAl組成が低い、低Al組成層405Aと、活性層404から遠い側にAl組成が高い、高Al組成層405Bを配置した。   In the second semiconductor layer 405, as shown in FIG. 20, the Al composition is low on the side close to the active layer 404, the low Al composition layer 405A, and the Al composition is high on the side far from the active layer 404. Layer 405B was placed.

低Al組成層405Aは、(AlGa1−xIn1−yP(x=0.4、y≒0.5)の組成にて0.1μm厚で形成した。また、低Al組成層405Aはノンドープで形成した。 The low Al composition layer 405A was formed with a composition of (Al x Ga 1-x ) y In 1-y P (x = 0.4, y≈0.5) and a thickness of 0.1 μm. The low Al composition layer 405A was formed without doping.

高Al組成層405Bは、(AlGa1−xIn1−yP(x=0.85、y≒0.5)の組成にて1.9μm厚で形成した。
高Al組成層405B内には、低Al組成層405Aに隣接する領域に、ドーピング濃度が低い、低ドーピング領域405AAを配置し、低Al組成層405Aより遠い領域に、ドーピング濃度が高い、高ドーピング領域405ABを配置した。
本実施例では低ドーピング領域405AAのドーピング濃度は1E+17/cmで、厚さは0.5μmで形成した。また、405ABのドーピング濃度は8E+17/cmで、厚さは1.4μmで形成した。
The high Al composition layer 405B was formed with a composition of (Al x Ga 1-x ) y In 1-y P (x = 0.85, y≈0.5) and a thickness of 1.9 μm.
In the high Al composition layer 405B, a low doping region 405AA having a low doping concentration is disposed in a region adjacent to the low Al composition layer 405A, and a high doping concentration is provided in a region far from the low Al composition layer 405A. Region 405AB was placed.
In this embodiment, the low doping region 405AA has a doping concentration of 1E + 17 / cm 3 and a thickness of 0.5 μm. Further, the doping concentration of 405AB was 8E + 17 / cm 3 and the thickness was 1.4 μm.

第二半導体層405中には、可視光反射層430を設けた。
なお、可視光反射層430、活性層404は、実施例1と同じ構成のものを用いた。
A visible light reflection layer 430 is provided in the second semiconductor layer 405.
The visible light reflecting layer 430 and the active layer 404 have the same configuration as in Example 1.

次に、図6に示すように、エピタキシャル基板611の電流拡散層406表面に誘電体膜701を形成した。誘電体膜701はSiOで、厚さは発光波長の半数程度の430nmとした。 Next, as shown in FIG. 6, a dielectric film 701 was formed on the surface of the current diffusion layer 406 of the epitaxial substrate 611. The dielectric film 701 is made of SiO 2 and has a thickness of 430 nm, which is about half of the emission wavelength.

誘電体膜701の一部にフォトリソグラフィーでパターンを形成後、弗酸等によるエッチング処理にて開口部分702を設け、開口部702に第三電極703を設けた。
第三電極703はAuBe層を200nm、Ni層を20nm、Au層を210nm順次積層した構造を採用した。
After a pattern was formed on a part of the dielectric film 701 by photolithography, an opening portion 702 was provided by etching treatment with hydrofluoric acid or the like, and a third electrode 703 was provided in the opening 702.
The third electrode 703 employs a structure in which an AuBe layer is 200 nm, an Ni layer is 20 nm, and an Au layer is 210 nm sequentially stacked.

誘電体膜701及び第三電極703の上部に第一金属膜710を設けた。
第一金属膜710は反射機能を保持させるため、Au/Ti/Auの積層構造から成るものとした。厚さはそれぞれ600nm、100nm、600nmとした。
A first metal film 710 was provided on the dielectric film 701 and the third electrode 703.
The first metal film 710 has a laminated structure of Au / Ti / Au in order to maintain a reflection function. The thicknesses were 600 nm, 100 nm, and 600 nm, respectively.

図7に示すように、永久基板720を準備し、永久基板720上に第二金属膜721を設けた。永久基板720は、入手が容易で、安価な点からSi基板を用いた。
第二金属膜721はAu/Pt/Au/Tiから成るものとした。厚さはそれぞれ600nm、10nm、600nm、10nmとした。
As shown in FIG. 7, a permanent substrate 720 was prepared, and a second metal film 721 was provided on the permanent substrate 720. The permanent substrate 720 is an Si substrate because it is easily available and inexpensive.
The second metal film 721 was made of Au / Pt / Au / Ti. The thicknesses were 600 nm, 10 nm, 600 nm, and 10 nm, respectively.

図8に示すように、第一金属膜710と第二金属膜721を対向させて接合し、エピタキシャル基板611と永久基板720が接合した接合基板730を作製した。
接合基板730から出発基板401をアンモニア過水等のエッチング液により除去し、発光素子基板740を作製した(図9参照)。
As shown in FIG. 8, a first metal film 710 and a second metal film 721 are bonded to face each other, and a bonded substrate 730 in which an epitaxial substrate 611 and a permanent substrate 720 are bonded is manufactured.
The starting substrate 401 was removed from the bonding substrate 730 with an etching solution such as ammonia water, so that a light-emitting element substrate 740 was manufactured (see FIG. 9).

エッチストップ層300をウェットエッチングで除去し、図9に示すように第二半導体層405上に第一電極440を形成した。第一電極440は、AuGe層を200nm、Ti層を100nm、Au層を1700nm積層して形成した。   The etch stop layer 300 was removed by wet etching, and a first electrode 440 was formed on the second semiconductor layer 405 as shown in FIG. The first electrode 440 was formed by laminating an AuGe layer of 200 nm, a Ti layer of 100 nm, and an Au layer of 1700 nm.

永久基板720の、第一電極440と反対の面側に、第二電極441を形成した。
第二電極441はSiの永久基板720にオーミックコンタクトを形成するため、Ti/Auから成るものとした。厚さはそれぞれ100nm、200nmとした。
A second electrode 441 was formed on the surface of the permanent substrate 720 opposite to the first electrode 440.
The second electrode 441 is made of Ti / Au in order to form an ohmic contact with the Si permanent substrate 720. The thickness was 100 nm and 200 nm, respectively.

第一電極440、第二電極441形成後、スクライブもしくはブレードダイシングで個々のダイスに分割した。光取り出し面側である第一電極440側を、ダイスからの光取り出し効率を向上させるために、粗面化した。
第一電極440側表面には、ダイスの耐候性向上のため、SiOから成る誘電体保護膜を500nmの厚さで被覆した。
After the formation of the first electrode 440 and the second electrode 441, it was divided into individual dies by scribing or blade dicing. The first electrode 440 side, which is the light extraction surface side, was roughened in order to improve the light extraction efficiency from the die.
The surface of the first electrode 440 side was covered with a dielectric protective film made of SiO 2 with a thickness of 500 nm in order to improve the weather resistance of the die.

上記のようにして作製したダイスで、実施例1と同様にして測定用の素子を作製して測定を行った。そして、後述する比較例3の測定結果と共に図21に示した。   With the die produced as described above, a measurement element was produced and measured in the same manner as in Example 1. And it showed in FIG. 21 with the measurement result of the comparative example 3 mentioned later.

図21に示すように、780nmより短波長の領域では、比較例3と比べて、ほとんどの波長がELスペクトルとして検知されていないことが分かる。
また、目視ではほとんど発光を認識できなかった。
As shown in FIG. 21, it can be seen that in the wavelength region shorter than 780 nm, most wavelengths are not detected as the EL spectrum as compared with Comparative Example 3.
Further, almost no luminescence was visually recognized.

(実施例4)
図12に示すように、電流拡散層406上に、GaPから成るコンタクト層807を設けて、パターンを形成して、透明導電膜851と電流拡散層406の間にコンタクト層807を残留させた以外は実施例3と同様にして図12に示すような赤外発光素子を製造し、ダイスを作製した。
なお、透明導電膜851はITOを採用した。
Example 4
As shown in FIG. 12, a contact layer 807 made of GaP is provided on the current diffusion layer 406, a pattern is formed, and the contact layer 807 is left between the transparent conductive film 851 and the current diffusion layer 406. Produced an infrared light emitting device as shown in FIG. 12 in the same manner as in Example 3 to produce a die.
Note that ITO was used for the transparent conductive film 851.

上記のようにして作製したダイスで、実施例1と同様にして測定用の素子を作製して測定を行った。そして、後述する比較例4の測定結果と共に図22に示した。   With the die produced as described above, a measurement element was produced and measured in the same manner as in Example 1. And it showed in FIG. 22 with the measurement result of the comparative example 4 mentioned later.

図22に示すように、780nmより短波長の領域では、比較例4と比べて、ほとんどの波長がELスペクトルとして検知されていないことが分かる。
また、目視ではほとんど発光を認識できなかった。
As shown in FIG. 22, it can be seen that in the wavelength region shorter than 780 nm, most wavelengths are not detected as the EL spectrum as compared with Comparative Example 4.
Further, almost no luminescence was visually recognized.

(実施例5)
結晶軸が[001]方向より[110]方向に15°傾斜した厚さ280μmのN型GaAsの出発基板上にMOVPE法でN型GaAsバッファ層(不図示)を0.5μm、出発基板と格子定数が略同一のAlInPから成るエッチストップ層300、AlGaInPから成るN型クラッド層の第二半導体層405を2μm、AlGaAsから成る活性層404を1μm、AlGaAsから成るP型クラッド層の第一半導体層403を2μm、GaPから成る緩衝層906を0.1μm、GaPから成る支持基板兼窓層907をエピタキシャル成長により100μm順次形成したエピタキシャル基板911を作製した(図13参照)。
(Example 5)
An N-type GaAs buffer layer (not shown) of 0.5 μm is formed on the starting substrate of N-type GaAs having a thickness of 280 μm whose crystal axis is inclined by 15 ° in the [110] direction from the [001] direction by the MOVPE method. The etch stop layer 300 made of AlInP having substantially the same constant, the second semiconductor layer 405 of the N-type cladding layer made of AlGaInP is 2 μm, the active layer 404 made of AlGaAs is 1 μm, and the first semiconductor layer of the P-type cladding layer made of AlGaAs An epitaxial substrate 911 was produced in which 403 was formed in a thickness of 2 μm, GaP buffer layer 906 was formed in a thickness of 0.1 μm, and GaP support window / window layer 907 was formed in an order of 100 μm by epitaxial growth (see FIG. 13).

第一半導体層403中、第二半導体層405中の両方に可視光反射層430を設けた。   A visible light reflection layer 430 is provided on both the first semiconductor layer 403 and the second semiconductor layer 405.

第一半導体層403内、第二半導体層405内の構成は、実施例3と同様に、図19、図20に示すような構成とした。
また、活性層404も、実施例3と同様に、井戸層をGaAs、障壁層をAlGa1−zAs(z=0.3)とした多重量子井戸(MQW)とし、障壁層厚を7nm、井戸層を7nm、9周期とした。
The configurations in the first semiconductor layer 403 and the second semiconductor layer 405 are as shown in FIGS. 19 and 20 as in the third embodiment.
Similarly to the third embodiment, the active layer 404 is a multiple quantum well (MQW) in which the well layer is GaAs and the barrier layer is Al z Ga 1-z As (z = 0.3), and the barrier layer thickness is 7 nm, the well layer was 7 nm, and 9 periods.

出発基板をアンモニア過水で除去後、第一電極950を形成した。
第一電極950は導電型がN型の半導体層にオーミックコンタクトを形成するため、AuGe等を含む金属で構成した。本実施例ではAuGe/Ni/Auの積層構造とし、それぞれの厚さを200nm、20nm、1780nmとした。
A first electrode 950 was formed after the starting substrate was removed with ammonia perwater.
The first electrode 950 is made of a metal containing AuGe or the like in order to form an ohmic contact with a semiconductor layer having an N conductivity type. In this example, a stacked structure of AuGe / Ni / Au was used, and the thicknesses thereof were 200 nm, 20 nm, and 1780 nm.

第一電極950の有る面の一部をウェットエッチング切り欠き、支持基板兼窓層907が露出した開口領域951を形成し、開口領域951の一部に第二電極952を形成した。   Part of the surface with the first electrode 950 was cut away by wet etching to form an opening region 951 in which the supporting substrate / window layer 907 was exposed, and a second electrode 952 was formed in part of the opening region 951.

第二電極952は導電型がP型の半導体層にオーミックコンタクトを形成するため、AuBe等を含む金属で構成した。本実施例ではAuBe/Ti/Auの積層構造とし、それぞれの厚さを200nm、100nm、1700nmとした。   The second electrode 952 was made of a metal containing AuBe or the like in order to form an ohmic contact in the semiconductor layer having a P conductivity type. In this embodiment, a laminated structure of AuBe / Ti / Au is used, and the thicknesses are 200 nm, 100 nm, and 1700 nm, respectively.

第一電極950、第二電極952形成後、スクライブもしくはブレードダイシングで個々のダイスに分割した。光取り出し面側はダイスからの光取り出し効率を向上させるため粗面化した。
第一電極950及び第二電極952が設けられている面側にはダイスの耐候性向上のためSiOから成る誘電体保護膜を形成した。誘電体保護膜は500nm程度の厚さで被覆した。
After the formation of the first electrode 950 and the second electrode 952, each of the dice was divided by scribing or blade dicing. The light extraction surface side was roughened to improve the light extraction efficiency from the die.
A dielectric protective film made of SiO 2 was formed on the surface side where the first electrode 950 and the second electrode 952 were provided in order to improve the weather resistance of the die. The dielectric protective film was coated with a thickness of about 500 nm.

上記のようにして作製したダイスで、実施例1と同様にして測定用の素子を作製して測定を行った。そして、後述する比較例5の測定結果と共に図23に示した。   With the die produced as described above, a measurement element was produced and measured in the same manner as in Example 1. And it showed in FIG. 23 with the measurement result of the comparative example 5 mentioned later.

図23に示すように、780nmより短波長の領域では、比較例5と比べて、ほとんどの波長がELスペクトルとして検知されていないことが分かる。また、目視ではほとんど発光を認識できなかった。   As shown in FIG. 23, it can be seen that most wavelengths are not detected as EL spectra in the region shorter than 780 nm compared to Comparative Example 5. Further, almost no luminescence was visually recognized.

(実施例6)
結晶軸が[001]方向より[110]方向に15°傾斜した厚さ280μmのN型GaAs基板上にMOVPE法でN型GaAsバッファ層(不図示)を0.5μm、出発基板と格子定数が略同一のAlInPから成るエッチストップ層600、AlGaInPから成るN型クラッド層の第二半導体層405を2μm、AlGaAsから成る活性層404を1μm、AlGaAsから成るP型クラッド層の第一半導体層403を2μm、AlGaInPから成る電流拡散層406を2μm順次形成したエピタキシャル基板1011を作製した。
(Example 6)
An N-type GaAs buffer layer (not shown) is 0.5 μm by a MOVPE method on a 280 μm thick N-type GaAs substrate whose crystal axis is inclined by 15 ° from the [001] direction to the [110] direction. An etch stop layer 600 made of substantially the same AlInP, an N-type clad layer second semiconductor layer 405 made of AlGaInP is 2 μm, an active layer 404 made of AlGaAs is 1 μm, and a P-type clad first semiconductor layer 403 made of AlGaAs is made. An epitaxial substrate 1011 in which a current diffusion layer 406 made of 2 μm and AlGaInP was sequentially formed by 2 μm was produced.

実施例5と同様にして、第一半導体層403中、第二半導体層405中の両方に可視光反射層430を設けた。   In the same manner as in Example 5, the visible light reflecting layer 430 was provided in both the first semiconductor layer 403 and the second semiconductor layer 405.

電流拡散層406表面に発光波長に対して透明な熱硬化性のBCB接着剤を塗布し、接着剤層1040を形成した。
発光波長に対して透明な永久基板1020を準備し、発光波長に対して透明な熱硬化性のBCB接着剤を塗布し、接着剤層1041を形成した。
永久基板1020にはサファイアを用いた。
A thermosetting BCB adhesive transparent to the emission wavelength was applied to the surface of the current diffusion layer 406 to form an adhesive layer 1040.
A permanent substrate 1020 transparent to the emission wavelength was prepared, and a thermosetting BCB adhesive transparent to the emission wavelength was applied to form an adhesive layer 1041.
Sapphire was used for the permanent substrate 1020.

接着剤層1040を設けたエピタキシャル基板1011と、接着剤層1041を設けた永久基板1020を、接着剤層1040及び接着剤層1041を対向させて接合し、接合基板を作製した(図14参照)。   The epitaxial substrate 1011 provided with the adhesive layer 1040 and the permanent substrate 1020 provided with the adhesive layer 1041 were joined with the adhesive layer 1040 and the adhesive layer 1041 facing each other to produce a joined substrate (see FIG. 14). .

出発基板をアンモニア過水でエッチングして接合基板より除去し、発光素子基板1060を作製した。発光素子基板1060の、出発基板を除去した面に第一電極1050を形成した。   The starting substrate was removed from the bonding substrate by etching with ammonia water, whereby a light-emitting element substrate 1060 was manufactured. A first electrode 1050 was formed on the surface of the light-emitting element substrate 1060 from which the starting substrate was removed.

第一電極1050はN型の半導体層にオーミックコンタクトを形成するため、AuGe等を含む金属で構成した。本実施例ではAuGe/Ni/Auの積層構造とし、それぞれの厚さを200nm、20nm、1780nmとした。   The first electrode 1050 is made of a metal containing AuGe or the like in order to form an ohmic contact in the N-type semiconductor layer. In this example, a stacked structure of AuGe / Ni / Au was used, and the thicknesses thereof were 200 nm, 20 nm, and 1780 nm.

第一電極1050の有る面の一部をウェットエッチングで切り欠き、電流拡散層406が露出した開口領域1051を形成し、開口領域1051の一部に第二電極1052を形成した。   A part of the surface having the first electrode 1050 was cut out by wet etching to form an opening region 1051 in which the current diffusion layer 406 was exposed, and a second electrode 1052 was formed in a part of the opening region 1051.

第二電極1052は、P型の半導体層にオーミックコンタクトを形成するため、AuBe等を含む金属で構成した。本実施例ではAuBe/Ti/Auの積層構造とし、それぞれの厚さを200nm、100nm、1700nmとした。   The second electrode 1052 was made of a metal containing AuBe or the like in order to form an ohmic contact in the P-type semiconductor layer. In this embodiment, a laminated structure of AuBe / Ti / Au is used, and the thicknesses are 200 nm, 100 nm, and 1700 nm, respectively.

第一電極1050、第二電極1052形成後、スクライブもしくはブレードダイシングで個々のダイスに分割した。
光取り出し面側はダイスからの光取り出し効率を向上させるため粗面化した。第一電極1050及び第二電極1052が設けられている面側にはダイスの耐候性向上のためSiOから成る誘電体保護膜を500nmの厚さで被覆した。
After the formation of the first electrode 1050 and the second electrode 1052, each of the dies was divided by scribing or blade dicing.
The light extraction surface side was roughened to improve the light extraction efficiency from the die. On the surface side where the first electrode 1050 and the second electrode 1052 are provided, a dielectric protective film made of SiO 2 is coated with a thickness of 500 nm in order to improve the weather resistance of the die.

上記のようにして作製したダイスで、実施例1と同様にして測定用の素子を作製して測定を行った。そして、後述する比較例6の測定結果と共に図24に示した。   With the die produced as described above, a measurement element was produced and measured in the same manner as in Example 1. And it showed in FIG. 24 with the measurement result of the comparative example 6 mentioned later.

図24に示すように、780nmより短波長の領域では、比較例6と比べて、ほとんどの波長がELスペクトルとして検知されていないことが分かる。また、目視ではほとんど発光を認識できなかった。   As shown in FIG. 24, it can be seen that, in the region having a wavelength shorter than 780 nm, most wavelengths are not detected as the EL spectrum as compared with Comparative Example 6. Further, almost no luminescence was visually recognized.

このように、実施例1〜6では可視スペクトル反射することができる可視光反射層を、光が放射される方向の層に挿入することで、赤外発光素子から放射された光の内、可視光領域の部分の波長の大半をカットすることできた。   As described above, in Examples 1 to 6, a visible light reflecting layer capable of reflecting the visible spectrum is inserted into a layer in a direction in which light is emitted, so that visible light in the light emitted from the infrared light emitting element is visible. Most of the wavelength in the light region could be cut.

(比較例1)
可視光反射層430を積層しないことを除いて実施例1と同じ構造の発光素子を製造した(図2参照)。
その後、実施例1と同様にして発光スペクトルの測定を行った。上記したように、測定の結果を実施例1と共に図17に示した。
(Comparative Example 1)
A light-emitting element having the same structure as that of Example 1 was manufactured except that the visible light reflection layer 430 was not laminated (see FIG. 2).
Thereafter, the emission spectrum was measured in the same manner as in Example 1. As described above, the measurement results are shown in FIG.

図17に示したように、比較例1では、780nmより短波長の可視光領域の波長が、実施例1に比べて強く測定された。その結果、比較例1では、赤色の発光が観察された。   As shown in FIG. 17, in Comparative Example 1, the wavelength in the visible light region shorter than 780 nm was measured more strongly than in Example 1. As a result, in Comparative Example 1, red light emission was observed.

(比較例2)
可視光反射層430を積層しないことを除いて実施例2と同じ構造の発光素子を製造した(図4参照)。
その後、実施例2と同様にして発光スペクトルの測定を行った。上記したように、測定の結果を実施例2と共に図18に示した。
(Comparative Example 2)
A light emitting device having the same structure as that of Example 2 was manufactured except that the visible light reflection layer 430 was not laminated (see FIG. 4).
Thereafter, the emission spectrum was measured in the same manner as in Example 2. As described above, the measurement results are shown in FIG.

図18に示したように、比較例2では、780nmより短波長の可視光領域の波長が、実施例2に比べて強く測定された。その結果、比較例2では、赤色の発光が観察された。   As shown in FIG. 18, in Comparative Example 2, the wavelength in the visible light region shorter than 780 nm was measured more strongly than in Example 2. As a result, in Comparative Example 2, red light emission was observed.

(比較例3)
可視光反射層430を積層しないことを除いて実施例3と同じ構造の発光素子を製造した(図9参照)。
その後、実施例3と同様にして発光スペクトルの測定を行った。上記したように、測定の結果を実施例3と共に図21に示した。
(Comparative Example 3)
A light emitting device having the same structure as that of Example 3 was manufactured except that the visible light reflecting layer 430 was not laminated (see FIG. 9).
Thereafter, the emission spectrum was measured in the same manner as in Example 3. As described above, the measurement results are shown in FIG.

図21に示したように、比較例3では、780nmより短波長の可視光領域の波長が、実施例1に比べて強く測定された。その結果、比較例3では、赤色の発光が観察された。   As shown in FIG. 21, in Comparative Example 3, the wavelength in the visible light region shorter than 780 nm was measured more strongly than in Example 1. As a result, in Comparative Example 3, red light emission was observed.

(比較例4)
可視光反射層430を積層しないことを除いて実施例4と同じ構造の発光素子を製造した(図12参照)。
その後、実施例4と同様にして発光スペクトルの測定を行った。上記したように、測定の結果を実施例4と共に図22に示した。
(Comparative Example 4)
A light emitting device having the same structure as that of Example 4 was manufactured except that the visible light reflecting layer 430 was not laminated (see FIG. 12).
Thereafter, the emission spectrum was measured in the same manner as in Example 4. As described above, the measurement results are shown in FIG.

図22に示したように、比較例4では、780nmより短波長の可視光領域の波長が、実施例4に比べて強く測定された。その結果、比較例4では、赤色の発光が観察された。   As shown in FIG. 22, in Comparative Example 4, the wavelength in the visible light region shorter than 780 nm was measured more strongly than in Example 4. As a result, in Comparative Example 4, red light emission was observed.

(比較例5)
図13の二つの可視光反射層430を積層しないことを除いて実施例5と同じ構造の発光素子を製造した。
その後、実施例5と同様にして発光スペクトルの測定を行った。上記したように、測定の結果を実施例5と共に図23に示した。
(Comparative Example 5)
A light emitting device having the same structure as that of Example 5 was manufactured except that the two visible light reflecting layers 430 of FIG. 13 were not laminated.
Thereafter, the emission spectrum was measured in the same manner as in Example 5. As described above, the measurement results are shown in FIG.

図23に示したように、比較例5では、780nmより短波長の可視光領域の波長が、実施例5に比べて強く測定された。その結果、比較例5では、赤色の発光が観察された。   As shown in FIG. 23, in the comparative example 5, the wavelength in the visible light region shorter than 780 nm was measured more strongly than in the example 5. As a result, in Comparative Example 5, red light emission was observed.

(比較例6)
図14の二つの可視光反射層430を積層しないことを除いて実施例6と同じ構造の発光素子を製造した。
その後、実施例6と同様にして発光スペクトルの測定を行った。上記したように、測定の結果を実施例6と共に図24に示した。
(Comparative Example 6)
A light emitting device having the same structure as that of Example 6 was manufactured except that the two visible light reflecting layers 430 in FIG. 14 were not laminated.
Thereafter, the emission spectrum was measured in the same manner as in Example 6. As described above, the measurement results are shown in FIG.

図24に示したように、比較例6では、780nmより短波長の可視光領域の波長が、実施例6に比べて強く測定された。その結果、比較例6では、赤色の発光が観察された。   As shown in FIG. 24, in Comparative Example 6, the wavelength in the visible light region shorter than 780 nm was measured more strongly than in Example 6. As a result, in Comparative Example 6, red light emission was observed.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

200…赤外光反射層、 401…出発基板、 403…第一半導体層、
404…活性層、 405…第二半導体層、 406…電流拡散層、
410…発光部、
411、511、611、911、1011…エピタキシャル基板、
430…可視光反射層、 440、950、1050…第一電極、
300、600…エッチストップ層、 441、952、1052…第二電極、
701…誘電体膜、 702…開口部分、 703…第三電極、
710…第一金属膜、 720、1020…永久基板、 721…第二金属膜、
740、890、1060…発光素子基板、 807…コンタクト層、
851…透明導電膜、 880…発光素子基板、 906…緩衝層、
907…支持基板兼窓層、 951、1051…開口領域、
1040、1041…接着剤層。
200 ... Infrared light reflection layer, 401 ... Starting substrate, 403 ... First semiconductor layer,
404 ... active layer, 405 ... second semiconductor layer, 406 ... current spreading layer,
410 ... light emitting part,
411, 511, 611, 911, 1011 ... epitaxial substrate,
430 ... Visible light reflection layer, 440, 950, 1050 ... First electrode,
300, 600 ... etch stop layer, 441, 952, 1052 ... second electrode,
701 ... Dielectric film, 702 ... Opening part, 703 ... Third electrode,
710 ... first metal film, 720, 1020 ... permanent substrate, 721 ... second metal film,
740, 890, 1060 ... light emitting element substrate, 807 ... contact layer,
851 ... Transparent conductive film, 880 ... Light emitting element substrate, 906 ... Buffer layer,
907 ... supporting substrate and window layer, 951 and 1051 ... opening region,
1040, 1041 ... Adhesive layer.

(実施例5)
結晶軸が[001]方向より[110]方向に15°傾斜した厚さ280μmのN型GaAsの出発基板上にMOVPE法でN型GaAsバッファ層(不図示)を0.5μm、出発基板と格子定数が略同一のAlInPから成るエッチストップ層600、AlGaInPから成るN型クラッド層の第二半導体層405を2μm、AlGaAsから成る活性層404を1μm、AlGaAsから成るP型クラッド層の第一半導体層403を2μm、GaPから成る緩衝層906を0.1μm、GaPから成る支持基板兼窓層907をエピタキシャル成長により100μm順次形成したエピタキシャル基板911を作製した(図13参照)。
(Example 5)
An N-type GaAs buffer layer (not shown) of 0.5 μm is formed on the starting substrate of N-type GaAs having a thickness of 280 μm whose crystal axis is inclined by 15 ° in the [110] direction from the [001] direction by the MOVPE method. An etch stop layer 600 made of AlInP having substantially the same constant, a second semiconductor layer 405 of an N-type cladding layer made of AlGaInP, 2 μm, an active layer 404 made of AlGaAs 1 μm, and a first semiconductor layer made of an AlGaAs P-type cladding layer An epitaxial substrate 911 was produced in which 403 was formed in a thickness of 2 μm, GaP buffer layer 906 was formed in a thickness of 0.1 μm, and GaP support window / window layer 907 was formed in an order of 100 μm by epitaxial growth (see FIG. 13).

Claims (11)

基板上に、第一導電型の第一半導体層、活性層、第二導電型の第二半導体層が順次形成された発光部を有し、該発光部に電流注入するための第一電極及び第二電極を有する赤外発光素子において、
前記第二半導体層中、もしくは前記第二半導体層に隣接して、可視光を反射する機能を有する可視光反射層が設けられたものであることを特徴とする赤外発光素子。
A first electrode for injecting current into the light emitting part, having a light emitting part in which a first conductive type first semiconductor layer, an active layer, and a second conductive type second semiconductor layer are sequentially formed on a substrate; In the infrared light emitting device having the second electrode,
An infrared light emitting element, wherein a visible light reflecting layer having a function of reflecting visible light is provided in the second semiconductor layer or adjacent to the second semiconductor layer.
前記可視光反射層がさらに、
前記第一半導体層中、もしくは前記第一半導体層に隣接して設けられたものであることを特徴とする請求項1に記載の赤外発光素子
The visible light reflection layer further includes
The infrared light-emitting element according to claim 1, wherein the infrared light-emitting element is provided in the first semiconductor layer or adjacent to the first semiconductor layer.
さらに、赤外光を反射する機能を有する赤外光反射層が、
前記第一半導体層中、もしくは前記第一半導体層に隣接して設けられたものであることを特徴とする請求項1に記載の赤外発光素子。
In addition, an infrared light reflection layer having a function of reflecting infrared light,
The infrared light-emitting element according to claim 1, wherein the infrared light-emitting element is provided in the first semiconductor layer or adjacent to the first semiconductor layer.
前記赤外光反射層が分布ブラッグ反射(DBR)層から成るものであることを特徴とする請求項3に記載の赤外発光素子。   The infrared light-emitting element according to claim 3, wherein the infrared light reflection layer is a distributed Bragg reflection (DBR) layer. 前記赤外光反射層は、
AlGa1―zAs(0≦z≦1)とAlz’Ga1−z’As(0≦z’<1)の交互積層構造から構成されるものであることを特徴とする請求項3又は請求項4に記載の赤外発光素子。
The infrared light reflection layer is
Claims, characterized in that the Al z Ga 1-z As ( 0 ≦ z ≦ 1) and the Al z 'Ga 1-z' As (0 ≦ z '<1) alternate stacked structure of are those composed The infrared light emitting device according to claim 3.
前記可視光反射層が分布ブラッグ反射(DBR)層から成るものであることを特徴とする請求項1から請求項5のいずれか一項に記載の赤外発光素子。   The infrared light-emitting element according to claim 1, wherein the visible light reflection layer is a distributed Bragg reflection (DBR) layer. 前記可視光反射層は、
(AlGa1―xIn1―yP(0≦x≦1、0.4≦y≦0.6)と(Alx’Ga1―x’y’In1―y’P(0≦x’≦1、0.4≦y’≦0.6)から成る交互積層構造、
もしくは、(AlGa1―xIn1―yP(0≦x≦1、0.4≦y≦0.6)とAlGa1―zAs(0≦z≦1)から成る交互積層構造のいずれかから構成されるものであることを特徴とする請求項1から請求項6のいずれか一項に記載の赤外発光素子。
The visible light reflecting layer is
(Al x Ga 1-x) y In 1-y P (0 ≦ x ≦ 1,0.4 ≦ y ≦ 0.6) and (Al x 'Ga 1-x ') y 'In 1-y' P Alternating layered structure consisting of (0 ≦ x ′ ≦ 1, 0.4 ≦ y ′ ≦ 0.6),
Alternatively, it is composed of (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) and Al z Ga 1-z As (0 ≦ z ≦ 1). The infrared light-emitting element according to claim 1, wherein the infrared light-emitting element is formed of any one of an alternately laminated structure.
前記発光部と反対側の前記基板上に前記第二電極が形成され、
前記基板と前記発光部の間に、金属層と、導電性材料が充填された開口部が設けられた誘電体膜とが順次形成されたものであることを特徴とする請求項1から請求項7のいずれか一項に記載の赤外発光素子。
The second electrode is formed on the substrate opposite to the light emitting unit;
The metal layer and a dielectric film provided with an opening filled with a conductive material are sequentially formed between the substrate and the light emitting portion. The infrared light-emitting device according to any one of 7.
前記発光部と反対側の前記基板上に前記第二電極が形成され、
前記基板と前記発光部の間に、金属層、透明導電膜が順次形成されたものであることを特徴とする請求項1から請求項7のいずれか一項に記載の赤外発光素子。
The second electrode is formed on the substrate opposite to the light emitting unit;
The infrared light emitting device according to any one of claims 1 to 7, wherein a metal layer and a transparent conductive film are sequentially formed between the substrate and the light emitting portion.
前記発光部が形成された側の前記基板上の一部の領域に前記第二電極が形成され、
該第二電極が形成された領域以外の部分の前記基板上に、前記発光部、前記第一電極が順次形成され、
前記発光部で発光した光に対して、前記基板が透明なものであることを特徴とする請求項1から請求項7のいずれか一項に記載の赤外発光素子。
The second electrode is formed in a partial region on the substrate on the side where the light emitting unit is formed,
The light emitting unit and the first electrode are sequentially formed on the substrate in a portion other than the region where the second electrode is formed,
The infrared light-emitting element according to claim 1, wherein the substrate is transparent with respect to light emitted from the light-emitting portion.
前記第一半導体層は、
AlGa1−zAs(0≦z≦0.6)あるいは、(AlGa1―xIn1―yP(0≦x≦1、0.4≦y≦0.6)から成り、
前記第二半導体層は、
AlGa1―zAs(0≦z≦0.6)あるいは、(AlGa1―xIn1―yP(0≦x≦1、0.4≦y≦0.6)から成り、
前記活性層は、
AlGa1―zAs(0≦z≦0.6)あるいは、InGa1―tAs(0≦t≦0.3)から成る層、
及び、AlGa1―zAs(0≦z≦0.6)あるいは、InGa1―tAs(0≦t≦0.3)を井戸層とする多重量子井戸(MQW)構造の層のいずれかから成るものであることを特徴とする請求項1から請求項10のいずれか一項に記載の赤外発光素子。
The first semiconductor layer is
Al z Ga 1-z As ( 0 ≦ z ≦ 0.6) or from (Al x Ga 1-x) y In 1-y P (0 ≦ x ≦ 1,0.4 ≦ y ≦ 0.6) Consisting of
The second semiconductor layer is
From Al z Ga 1-z As (0 ≦ z ≦ 0.6) or (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) Consisting of
The active layer is
A layer made of Al z Ga 1-z As (0 ≦ z ≦ 0.6) or In t Ga 1-t As (0 ≦ t ≦ 0.3),
And a layer having a multiple quantum well (MQW) structure in which Al z Ga 1-z As (0 ≦ z ≦ 0.6) or In t Ga 1-t As (0 ≦ t ≦ 0.3) is a well layer. The infrared light-emitting element according to claim 1, wherein the infrared light-emitting element is any one of the following.
JP2015003262A 2015-01-09 2015-01-09 Infrared light emission element Pending JP2016129189A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015003262A JP2016129189A (en) 2015-01-09 2015-01-09 Infrared light emission element
PCT/JP2015/006374 WO2016110916A1 (en) 2015-01-09 2015-12-22 Infrared light-emitting element
TW104143729A TW201635585A (en) 2015-01-09 2015-12-25 Infrared light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015003262A JP2016129189A (en) 2015-01-09 2015-01-09 Infrared light emission element

Publications (1)

Publication Number Publication Date
JP2016129189A true JP2016129189A (en) 2016-07-14

Family

ID=56355645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015003262A Pending JP2016129189A (en) 2015-01-09 2015-01-09 Infrared light emission element

Country Status (3)

Country Link
JP (1) JP2016129189A (en)
TW (1) TW201635585A (en)
WO (1) WO2016110916A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6255555B1 (en) * 2017-06-29 2018-01-10 フェニックス電機株式会社 Light emitting diode lamp
WO2018070120A1 (en) * 2016-10-12 2018-04-19 信越半導体株式会社 Light-emitting element and method for manufacturing light-emitting element
US10295152B2 (en) 2017-06-29 2019-05-21 Phoenix Electric Co., Ltd. LED lamp
JP2021114594A (en) * 2019-08-27 2021-08-05 株式会社東芝 Optical semiconductor element
JP2021521644A (en) * 2018-05-01 2021-08-26 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーFacebook Technologies, Llc Micron size light emitting diode design
US11114822B2 (en) 2019-08-27 2021-09-07 Kabushiki Kaisha Toshiba Optical semiconductor element

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019006099B4 (en) * 2019-08-29 2022-03-17 Azur Space Solar Power Gmbh Stacked multi-junction solar cell with metallization comprising a multi-layer system
CN113471342B (en) * 2021-06-30 2022-12-02 厦门士兰明镓化合物半导体有限公司 LED epitaxial structure and LED chip
CN115602769B (en) * 2022-12-16 2023-03-24 南昌凯捷半导体科技有限公司 Reverse-polarity infrared LED epitaxial wafer with light filtering structure and preparation method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57169282A (en) * 1981-04-13 1982-10-18 Mitsubishi Electric Corp Light emitting diode
JPS5928394A (en) * 1982-08-10 1984-02-15 Nec Corp Light emitting element
JPH0794781A (en) * 1993-09-24 1995-04-07 Toshiba Corp Surface emission type semiconductor light emitting diode
US20050127352A1 (en) * 2002-07-31 2005-06-16 Lambkin John D. Light emitting diode
JP2005347714A (en) * 2004-06-07 2005-12-15 Shin Etsu Handotai Co Ltd Light emitting device and its manufacturing method
JP2006013415A (en) * 2003-10-27 2006-01-12 Matsushita Electric Works Ltd Infrared radiating element and gas sensor using the same
JP2012160665A (en) * 2011-02-02 2012-08-23 Toshiba Corp Semiconductor light emitting device
JP2012199293A (en) * 2011-03-18 2012-10-18 Toshiba Corp Semiconductor light-emitting element and optical coupling device
WO2014203458A1 (en) * 2013-06-19 2014-12-24 信越半導体株式会社 Light-emitting element

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57169282A (en) * 1981-04-13 1982-10-18 Mitsubishi Electric Corp Light emitting diode
JPS5928394A (en) * 1982-08-10 1984-02-15 Nec Corp Light emitting element
JPH0794781A (en) * 1993-09-24 1995-04-07 Toshiba Corp Surface emission type semiconductor light emitting diode
US20050127352A1 (en) * 2002-07-31 2005-06-16 Lambkin John D. Light emitting diode
JP2006013415A (en) * 2003-10-27 2006-01-12 Matsushita Electric Works Ltd Infrared radiating element and gas sensor using the same
JP2005347714A (en) * 2004-06-07 2005-12-15 Shin Etsu Handotai Co Ltd Light emitting device and its manufacturing method
JP2012160665A (en) * 2011-02-02 2012-08-23 Toshiba Corp Semiconductor light emitting device
JP2012199293A (en) * 2011-03-18 2012-10-18 Toshiba Corp Semiconductor light-emitting element and optical coupling device
WO2014203458A1 (en) * 2013-06-19 2014-12-24 信越半導体株式会社 Light-emitting element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018070120A1 (en) * 2016-10-12 2018-04-19 信越半導体株式会社 Light-emitting element and method for manufacturing light-emitting element
JP2018064006A (en) * 2016-10-12 2018-04-19 信越半導体株式会社 Light-emitting element and method for manufacturing the same
JP6255555B1 (en) * 2017-06-29 2018-01-10 フェニックス電機株式会社 Light emitting diode lamp
JP2019012091A (en) * 2017-06-29 2019-01-24 フェニックス電機株式会社 Light-emitting diode lamp
US10295152B2 (en) 2017-06-29 2019-05-21 Phoenix Electric Co., Ltd. LED lamp
JP2021521644A (en) * 2018-05-01 2021-08-26 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーFacebook Technologies, Llc Micron size light emitting diode design
JP7284188B2 (en) 2018-05-01 2023-05-30 メタ プラットフォームズ テクノロジーズ, リミテッド ライアビリティ カンパニー Micron size light emitting diode design
JP2021114594A (en) * 2019-08-27 2021-08-05 株式会社東芝 Optical semiconductor element
US11114822B2 (en) 2019-08-27 2021-09-07 Kabushiki Kaisha Toshiba Optical semiconductor element

Also Published As

Publication number Publication date
TW201635585A (en) 2016-10-01
WO2016110916A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
WO2016110916A1 (en) Infrared light-emitting element
US20110037049A1 (en) Nitride semiconductor light-emitting device
KR102153649B1 (en) A light emitting diode component
JP2015216352A5 (en)
US9543471B2 (en) Optoelectronic component and method for the production thereof
TW200843144A (en) Transparent light emitting diodes
US8823027B2 (en) Light emitting device
US9312432B2 (en) Growing an improved P-GaN layer of an LED through pressure ramping
JP2007536732A (en) Lift-off process for GaN film formed on SiC substrate and device manufactured by the method
TW201205864A (en) Deep ultraviolet light emitting diode
US11908978B2 (en) Solid-state transducer devices with selective wavelength reflectors and associated systems and methods
JP2009146980A (en) Light-emitting diode and method for manufacturing same
TW201214768A (en) Light-emitting diode, production method thereof and light-emitting diode lamp
JP5593163B2 (en) Light emitting diode and light emitting diode lamp
US20200006595A1 (en) Light-emitting device and manufacturing method thereof
TW201133924A (en) Light-emitting diode, light-emitting-lamp and lighting device
JP2007258277A (en) Semiconductor light emitting device
TW201034240A (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
KR101513803B1 (en) Fabrication of high power AlGaInP light emitting diode grown directly on transparent substrate
Huang et al. High-Performance GaN-Based Vertical-Injection Light-Emitting Diodes With TiO $ _ {2} $–SiO $ _ {2} $ Omnidirectional Reflector and n-GaN Roughness
JP2007273590A (en) Nitride semiconductor element and its manufacturing method
KR101457036B1 (en) Light emitting diode and manufacturing method of the same
TW201214753A (en) Light-emitting diode, light-emitting diode lamp and lighting device
TWI605613B (en) Semiconductor light-emitting device
JP2011165800A (en) Light emitting diode, method of manufacturing the same, and light emitting diode lamp

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180605