JP2016127201A - Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device - Google Patents
Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device Download PDFInfo
- Publication number
- JP2016127201A JP2016127201A JP2015001536A JP2015001536A JP2016127201A JP 2016127201 A JP2016127201 A JP 2016127201A JP 2015001536 A JP2015001536 A JP 2015001536A JP 2015001536 A JP2015001536 A JP 2015001536A JP 2016127201 A JP2016127201 A JP 2016127201A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- substrate
- atoms
- epitaxial
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a silicon carbide epitaxial substrate and a method for manufacturing a silicon carbide semiconductor device.
従来から広く用いられているシリコン単結晶に比して炭化珪素単結晶は、高い絶縁破壊電界強度および高い熱伝導率をはじめとする優れた物性を有する。このため炭化珪素基板を用いることで半導体装置の性能を高めることが期待されており、特に、パワーデバイスにおける省エネルギー性能の向上が期待されている。 A silicon carbide single crystal has excellent physical properties such as a high dielectric breakdown electric field strength and a high thermal conductivity as compared with a silicon single crystal that has been widely used conventionally. For this reason, it is anticipated that the performance of a semiconductor device will be improved by using a silicon carbide substrate, and in particular, improvement of energy saving performance in a power device is expected.
炭化珪素には、同一の化学式SiCで表されるものの、異なる結晶構造を有する結晶多形が存在する。具体的には、2H、3C、4H、6H、8H、15R型などが存在する。これらの中でも、大きな電圧を扱うパワーデバイスの用途には4H型の炭化珪素が特に適している。4H型においては、バンドギャップが3.26eVと大きく、またc軸に平行な方向と垂直な方向との間での電子移動度の異方性が小さい。これらの特性はパワーデバイス向けの基板として利点となる。なお「4H」という名称において、「H」は結晶多形が六方晶系(Hexagonal)であることを示し、「4」は、六方晶系のc軸に沿った基本単位構造が、Si(シリコン)およびC(カーボン)からなる2原子層の4回の積層により構成されることを示している。 Although silicon carbide is represented by the same chemical formula SiC, there are crystal polymorphs having different crystal structures. Specifically, there are 2H, 3C, 4H, 6H, 8H, and 15R types. Among these, 4H-type silicon carbide is particularly suitable for use in power devices that handle large voltages. In the 4H type, the band gap is as large as 3.26 eV, and the anisotropy of electron mobility between the direction parallel to the c-axis and the direction perpendicular thereto is small. These characteristics are advantageous as a substrate for power devices. In the name “4H”, “H” indicates that the crystal polymorph is hexagonal (Hexagonal), and “4” indicates that the basic unit structure along the c-axis of the hexagonal system is Si (silicon). ) And C (carbon), which is composed of four layers of diatomic layers.
上述したように結晶多形に依存して物性が異なる。このため、1つの基板から炭化珪素半導体素子をできるだけ多く得るためには、基板の径を大きくしつつ、その全体を単一の結晶多形からなるものとする必要がある。一般的に単結晶の炭化珪素基板は、単結晶インゴットから切り出されることで得られる。単結晶インゴットは、SiおよびCを含む原料をるつぼ内で昇華させ、この昇華した原料を用いて種結晶上で成長を行う手法(昇華法)により製造される。この製造技術は年々向上しており、従来は約100mm(4インチ)径程度の基板が主であったが、現在では最大で約150mm(6インチ)径のものが市場供給されるようになっている。しかしながら、それらは、通常、非常に高密度で結晶欠陥を有している。代表的な結晶欠陥としては、貫通らせん転位、貫通刃状転位、基底面転位、積層欠陥などが挙げられる。このため結晶欠陥を低減する試みが広くなされている。 As described above, the physical properties differ depending on the crystal polymorph. For this reason, in order to obtain as many silicon carbide semiconductor elements as possible from a single substrate, it is necessary to increase the diameter of the substrate and to make the entirety of a single crystal polymorph. Generally, a single crystal silicon carbide substrate is obtained by cutting from a single crystal ingot. A single crystal ingot is manufactured by a method (sublimation method) in which a raw material containing Si and C is sublimated in a crucible and grown on a seed crystal using the sublimated raw material. This manufacturing technology has been improving year by year. Conventionally, a substrate with a diameter of about 100 mm (4 inches) has been mainly used, but now, a substrate with a diameter of about 150 mm (6 inches) at the maximum is now available on the market. ing. However, they are usually very dense and have crystal defects. Typical crystal defects include threading screw dislocations, threading edge dislocations, basal plane dislocations, stacking faults, and the like. For this reason, attempts have been made to reduce crystal defects.
上記の単結晶基板(バルク基板とも称する)を用いて炭化珪素半導体装置が製造される際、多くの場合、バルク基板上に活性層が形成される。活性層の不純物濃度が制御されることで、装置の耐電圧および素子抵抗を調整することができる。活性層は、基板上に炭化珪素をエピタキシャル成長させることで得られ、通常はSi原子およびC原子を含む原料ガスを用いた化学気相成長(CVD:Chemical Vapor Deposition)法により作製される。つまり、半導体装置の製造のために、バルク基板とその上に形成されたエピタキシャル層とを有する構造(エピタキシャル基板とも称する)が準備される。 When a silicon carbide semiconductor device is manufactured using the single crystal substrate (also referred to as a bulk substrate), an active layer is often formed on the bulk substrate. By controlling the impurity concentration of the active layer, the withstand voltage and device resistance of the device can be adjusted. The active layer is obtained by epitaxially growing silicon carbide on a substrate, and is usually produced by a chemical vapor deposition (CVD) method using a source gas containing Si atoms and C atoms. That is, a structure having a bulk substrate and an epitaxial layer formed thereon (also referred to as an epitaxial substrate) is prepared for manufacturing a semiconductor device.
エピタキシャル基板の形成時に、前述したバルク基板の結晶欠陥がエピタキシャル層中に伝播することで、各種半導体装置の動作に悪影響を与え得ることが知られている。結晶欠陥のうちマイクロパイプと呼ばれるものは炭化珪素半導体装置を作製する上で特に障害となりやすい。マイクロパイプは、六方晶炭化珪素のc軸方向に伝播する結晶欠陥であり、その内部が中空である。このため、c軸に垂直な面である{0001}面、またはこの面に対して数度程度のオフ角を有する面を面方位として有するエピタキシャル基板を用いた半導体素子においては、上記の中空構造がおおよそ厚さ方向に沿って延びることにより悪影響が生じやすい。具体的には、所望の耐電圧を達成できないなど、初期特性が著しく悪化することがある。昇華法による基板作製技術の向上によりバルク基板中のマイクロパイプは低減されてきているが、マイクロパイプを完全になくすことは、現状、困難である。 It is known that when the epitaxial substrate is formed, the above-described crystal defects of the bulk substrate propagate into the epitaxial layer, thereby adversely affecting the operation of various semiconductor devices. Among crystal defects, what is called a micropipe is particularly likely to be an obstacle in manufacturing a silicon carbide semiconductor device. The micropipe is a crystal defect that propagates in the c-axis direction of hexagonal silicon carbide, and its inside is hollow. For this reason, in a semiconductor element using an epitaxial substrate having a {0001} plane perpendicular to the c-axis or a plane having an off angle of about several degrees with respect to this plane as the plane orientation, the above hollow structure Is likely to adversely affect by extending along the thickness direction. Specifically, the initial characteristics may be significantly deteriorated such that a desired withstand voltage cannot be achieved. Although the number of micropipes in the bulk substrate has been reduced by the improvement of the substrate manufacturing technique by the sublimation method, it is difficult to completely eliminate the micropipes at present.
上記のようにマイクロパイプが不可避的に存在することから、1つの基板上に複数の半導体素子が作製された場合に、これら素子のうちマイクロパイプ上に形成されたものが不良となることがある。この結果、1つの基板からとれる半導体素子の数が減ってしまう。すなわちマクロパイプに起因して歩留まりが低下してしまう。このため、バルク基板上でのエピタキシャル成長においてバルク基板からエピタキシャル層へマイクロパイプが伝播しないようにすることによりエピタキシャル層中のマイクロパイプを低減することが検討されている。例えば国際公開第2003/078702号(特許文献1)によれば、CVD法を用いて炭化珪素基板上にいわゆるステップフロー成長によってエピタキシャル層を形成する際に、マイクロパイプを閉塞させ複数の貫通らせん転位に分解する方法が開示されている。この他にも、マイクロパイプを閉塞させる試みは広くなされている。 Since micropipes are unavoidably present as described above, when a plurality of semiconductor elements are fabricated on one substrate, some of these elements formed on the micropipes may be defective. . As a result, the number of semiconductor elements that can be taken from one substrate is reduced. That is, the yield decreases due to the macro pipe. For this reason, it has been studied to reduce the number of micropipes in the epitaxial layer by preventing the micropipes from propagating from the bulk substrate to the epitaxial layer in the epitaxial growth on the bulk substrate. For example, according to International Publication No. 2003/078702 (Patent Document 1), when an epitaxial layer is formed on a silicon carbide substrate by so-called step flow growth using a CVD method, the micropipe is closed to form a plurality of threading screw dislocations. Is disclosed. In addition, attempts have been made to close the micropipe.
エピタキシャル基板を製造するためのエピタキシャル成長においてマイクロパイプが閉塞されると、このエピタキシャル基板を用いて半導体装置を製造した際に、漏れ電流などの電気特性が顕著に向上する。このため、上記従来の技術などに示されているようにマイクロパイプを閉塞することは、好ましいことであると考えられてきた。しかしながら本発明者らの研究によれば、マイクロパイプを閉塞することは、半導体装置の初期不良の回避には有用であるものの、長期信頼性に悪影響を及ぼすことが明らかとなった。 When the micropipe is closed during epitaxial growth for manufacturing an epitaxial substrate, electrical characteristics such as leakage current are remarkably improved when a semiconductor device is manufactured using this epitaxial substrate. For this reason, it has been considered preferable to close the micropipe as shown in the above prior art. However, studies by the present inventors have revealed that blocking the micropipe has an adverse effect on long-term reliability, although it is useful for avoiding the initial failure of the semiconductor device.
工業的に量産される半導体装置のすべてに対して長期信頼性を試験することは現実的ではない。よって、初期不良だけでなく長期信頼性も考慮すると、上記従来の技術のようにエピタキシャル層中でマイクロパイプを他の種類の結晶欠陥である貫通らせん転位に変換する方法は、適切な解決方法とはいえない。よって、エピタキシャル基板中に何らかの結晶欠陥が存在することは現状やむを得ないこととして許容しつつ、結晶欠陥上に形成された半導体装置を必要に応じて除外するスクリーニング技術が重要と考えられる。このためには、エピタキシャル層中の結晶欠陥の存在をより容易に把握する技術が望まれる。 Testing long-term reliability for all industrially mass-produced semiconductor devices is not practical. Therefore, considering not only initial defects but also long-term reliability, the method of converting micropipes into threading screw dislocations, which are other types of crystal defects, in the epitaxial layer as in the conventional technique described above is an appropriate solution. I can't say that. Therefore, it is considered to be important to have a screening technique for excluding a semiconductor device formed on a crystal defect as necessary, while allowing some crystal defects in the epitaxial substrate to be unavoidably present. For this purpose, a technique for more easily grasping the existence of crystal defects in the epitaxial layer is desired.
また、マイクロパイプを積極的に閉塞しようとする意図がなくても、パワーデバイスに必要な比較的厚いエピタキシャル層がバルク基板上に従来の方法で形成された場合、無視できない割合でマイクロパイプが閉塞されていることが多かったと考えられる。このような場合においても、上記と同様、長期信頼性の課題が生じ得る。 Even if there is no intention to actively close the micropipe, if the relatively thick epitaxial layer required for the power device is formed on the bulk substrate by a conventional method, the micropipe is blocked at a non-negligible rate. It is thought that there were many things that were done. Even in such a case, the problem of long-term reliability may occur as described above.
本発明は以上のような課題を解決するためになされたものであり、その一の目的は、エピタキシャル層中の結晶欠陥の存在を容易に把握することができるエピタキシャル基板の製造方法を提供することである。また他の目的は、このエピタキシャル基板を用いて製造された炭化珪素半導体装置のスクリーニングをより確実に行うことができる、炭化珪素半導体装置の製造方法を提供することである。 The present invention has been made to solve the above-described problems, and one object of the present invention is to provide an epitaxial substrate manufacturing method capable of easily grasping the existence of crystal defects in an epitaxial layer. It is. Another object is to provide a method for manufacturing a silicon carbide semiconductor device capable of more reliably screening a silicon carbide semiconductor device manufactured using this epitaxial substrate.
本発明の炭化珪素エピタキシャル基板の製造方法は、炭化珪素から作られ、複数のマイクロパイプを有する単結晶基板を準備する工程と、単結晶基板上に、炭化珪素から作られ、複数のマイクロパイプのうち少なくとも一部を引き継いだエピタキシャル層を形成する工程とを有する。エピタキシャル層を形成する工程は、Si原子に対するC原子の比率が1.0以上1.5以下となるようにSi原子およびC原子を含む原料ガスを用いた、1630℃以上1680℃以下の成長温度に加熱された単結晶基板上での、1μm/h以上5μm/h以下の成長速度でのエピタキシャル成長によって行われる。 A method of manufacturing a silicon carbide epitaxial substrate of the present invention includes a step of preparing a single crystal substrate made of silicon carbide and having a plurality of micropipes, and a method of manufacturing a plurality of micropipes made of silicon carbide on a single crystal substrate. And a step of forming an epitaxial layer that inherits at least a part thereof. The step of forming the epitaxial layer is performed at a growth temperature of 1630 ° C. or higher and 1680 ° C. or lower using a source gas containing Si atoms and C atoms such that the ratio of C atoms to Si atoms is 1.0 or more and 1.5 or less. It is carried out by epitaxial growth at a growth rate of 1 μm / h or more and 5 μm / h or less on a single crystal substrate heated to 1 μm / h.
本発明の炭化珪素半導体装置の製造方法は、炭化珪素から作られ、複数のマイクロパイプを有する単結晶基板を準備する工程と、単結晶基板上に、炭化珪素から作られ、複数のマイクロパイプのうち少なくとも一部を引き継いだエピタキシャル層を形成する工程と、エピタキシャル層に電気的に接続された電極を形成する工程とを有する。エピタキシャル層を形成する工程は、Si原子に対するC原子の比率が1.0以上1.5以下となるようにSi原子およびC原子を含む原料ガスを用いた、1630℃以上1680℃以下の成長温度に加熱された単結晶基板上での、1μm/h以上5μm/h以下の成長速度でのエピタキシャル成長によって行われる。 A method of manufacturing a silicon carbide semiconductor device of the present invention includes a step of preparing a single crystal substrate made of silicon carbide and having a plurality of micropipes, and a method of manufacturing a plurality of micropipes made of silicon carbide on a single crystal substrate. Of these, the method includes a step of forming an epitaxial layer taking over at least a part thereof, and a step of forming an electrode electrically connected to the epitaxial layer. The step of forming the epitaxial layer is performed at a growth temperature of 1630 ° C. or higher and 1680 ° C. or lower using a source gas containing Si atoms and C atoms such that the ratio of C atoms to Si atoms is 1.0 or more and 1.5 or less. It is carried out by epitaxial growth at a growth rate of 1 μm / h or more and 5 μm / h or less on a single crystal substrate heated to 1 μm / h.
本発明の炭化珪素エピタキシャル基板の製造方法によれば、単結晶基板のマイクロパイプに起因してエピタキシャル層に生じる結晶欠陥が、高い割合で、同じくマイクロパイプとなる。これにより、エピタキシャル層中の結晶欠陥の存在を容易に把握することができる。 According to the method for manufacturing a silicon carbide epitaxial substrate of the present invention, the crystal defects generated in the epitaxial layer due to the micropipes of the single crystal substrate are similarly micropipes at a high rate. Thereby, the presence of crystal defects in the epitaxial layer can be easily grasped.
本発明の炭化珪素半導体装置の製造方法によれば、単結晶基板のマイクロパイプに起因してエピタキシャル層に生じる結晶欠陥が、高い割合で、同じくマイクロパイプとなる。マイクロパイプの存在は、電極を用いた電気特性評価により、容易に把握することができる。よって、炭化珪素半導体装置のスクリーニングをより確実に行うことができる。 According to the method for manufacturing a silicon carbide semiconductor device of the present invention, the crystal defects generated in the epitaxial layer due to the micropipes of the single crystal substrate become micropipes at a high rate. The presence of the micropipe can be easily grasped by evaluating electrical characteristics using electrodes. Therefore, screening of the silicon carbide semiconductor device can be performed more reliably.
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
図1は、本実施の形態における、炭化珪素エピタキシャル基板および半導体装置の製造方法とスクリーニング方法との構成を概略的に示すフロー図である。以下、図中のステップS10〜S50に沿って、本実施の形態について説明する。 FIG. 1 is a flowchart schematically showing a configuration of a silicon carbide epitaxial substrate and a semiconductor device manufacturing method and a screening method in the present embodiment. Hereinafter, the present embodiment will be described along steps S10 to S50 in the figure.
<ステップS10:バルク基板の準備>
図2を参照して、まずバルク基板(単結晶基板)1(図2)が準備される。バルク基板(単結晶基板)1は、炭化珪素から作られ、単結晶構造を有する。本実施の形態においては、炭化珪素は、六方晶系の結晶構造を有し、より具体的には4H型の結晶多形を有する。バルク基板1の上面の面方位は(0001)面に対して1°以上10°以下の傾き(オフ角)を有することが好ましい。オフ角の方位は、たとえば<11−20>方向である。
<Step S10: Preparation of Bulk Substrate>
Referring to FIG. 2, first, a bulk substrate (single crystal substrate) 1 (FIG. 2) is prepared. Bulk substrate (single crystal substrate) 1 is made of silicon carbide and has a single crystal structure. In the present embodiment, silicon carbide has a hexagonal crystal structure, more specifically, a 4H crystal polymorph. The surface orientation of the upper surface of the
図3を参照して、バルク基板1は、複数のマイクロパイプ2(図2)を有する。バルク基板1の上面上におけるマイクロパイプ2の密度は、たとえば、10cm-2以上1000cm-2以下程度である。
Referring to FIG. 3,
バルク基板1には、電気伝導に寄与する不純物がドーピングされていることが好ましい。電気伝導がn型の場合、この不純物は典型的には窒素である。不純物濃度は、たとえば1×1019cm-3程度である。
The
なおバルク基板1は次のように製造され得る。まず、昇華法などにより、炭化珪素の単結晶インゴットが形成される。このインゴットから、上記面方位に応じた表面を有するバルク基板1が切り出される。次にバルク基板1の表面が鏡面加工される。この鏡面の表面粗さRaは、好ましくは0.5nm以下であり、より好ましくは0.1nm以下である。鏡面加工は、たとえば、機械研磨、または酸もしくはアルカリなどを用いた化学機械研磨により行い得る。次に、有機物汚染および金属汚染などを除去するためにバルク基板1の表面洗浄が行われる。具体的には、加熱されたアンモニア水と過酸化水素水との混合溶液への浸漬と、加熱された塩酸と過酸化水素水との混合溶液への浸漬と、フッ化水素を含む水溶液への浸漬とが順になされる。そして純水により置換処理が施される。なお金属による表面汚染は、エピタキシャル成長時に新たな結晶欠陥が発生する原因となり得る。エピタキシャル成長の最初の段階で成長炉内に導入されるH2ガスには表面汚染を除去する作用があるが、除去された汚染物質は成長炉内の清浄度を低下させてしまう。よって成長炉内の清浄度を保つ目的からも、上述したように事前に表面洗浄を行っておく必要がある。
The
<ステップS20:マイクロパイプ存在位置の確認>
バルク基板1のマイクロパイプ2の位置が把握される。貫通らせん転位4と異なり中空部を有するマイクロパイプ2の位置は容易に把握することができる。たとえば、光学顕微鏡もしくはレーザーを用いた基板表面検査装置のような光学的手法、またはX線トポグラフィーなどが用いられる。得られた位置情報は、後述するスクリーニングに用いるためにコンピューターなどに記憶させておくことが好ましい。
<Step S20: Confirmation of Micropipe Location>
The position of the
<ステップS30:エピタキシャル層の形成>
図4を参照して、バルク基板1上におけるエピタキシャル成長により、炭化珪素から作られたエピタキシャル層3が形成される。これにより、バルク基板1とその上に設けられたエピタキシャル層3とを有するエピタキシャル基板30(炭化珪素エピタキシャル基板)が得られる。
<Step S30: Formation of Epitaxial Layer>
Referring to FIG. 4,
図5(A)を参照して、エピタキシャル層3は、バルク基板1の複数のマイクロパイプ2のうち少なくとも一部を引き継いだものである。図5(B)を参照して、なおバルク基板1の一部のマイクロパイプ2がエピタキシャル層3に引き継がれずに閉塞されていてもよい。閉塞されたマイクロパイプ2は貫通らせん転位4に分解される。エピタキシャル層3は、バルク基板1の複数のマイクロパイプ2のうちなるべく多くの割合を引き継いでいることが好ましく、具体的には、95%以上のマイクロパイプが引き継がれていることが好ましい。言い換えると、マイクロパイプ2の閉塞に起因して発生する貫通らせん転位4は、より少ないことが好ましく、まったく存在しないことがより好ましい。この目的に適したエピタキシャル層3の形成方法について、以下に詳しく説明する。
Referring to FIG. 5A, the
まず、石英製のサセプタ上に載せられた、乾燥されたバルク基板1が、横型ホットウォール式のCVD装置(図示せず)の反応炉内に導入される。次に炉内が真空引きされる。次に高周波誘導加熱によりサセプタを所定の温度に加熱することで、バルク基板1が成長温度まで加熱される。成長温度は1630℃以上1680℃以下であり、好ましくは1650℃以上1660℃以下である。
First, a dried
次に炉内へH2が供給される。H2は、後述する原料ガスのキャリアガスとしての役割に加え、バルク基板1の表面を清浄化する役割も有している。これにより、表面に残存する加工変質、および表面上に微量に存在する異物などが除去される。
Next, H 2 is supplied into the furnace. H 2 has a role of cleaning the surface of the
続いて、上記H2とともに、Si原子およびC原子を含む原料ガスが導入される。原料ガスは、Si原子に対するC原子の比率が1.0以上1.5以下となるようにSi原子およびC原子を含むものである。原料ガスは、たとえばSiH4およびC3H8を含む。またエピタキシャル層3のドーピングのために、不純物ガスとしての窒素ガスが同時に導入され得る。
Subsequently, a source gas containing Si atoms and C atoms is introduced together with the H 2 . The source gas contains Si atoms and C atoms such that the ratio of C atoms to Si atoms is 1.0 or more and 1.5 or less. The source gas includes, for example, SiH 4 and C 3 H 8 . Further, nitrogen gas as an impurity gas can be simultaneously introduced for doping the
成長温度に加熱されたバルク基板1上において、反応炉の容量などに応じて原料ガスの流量および圧力などを適切に調整することで、エピタキシャル成長が1μm/h以上5μm/h以下の成長速度で行われる。これによりエピタキシャル層3が形成される。
On the
図6は、成長速度が5μm/h、C/Si比が1.0のときの、成長温度と継続率との関係の一例を示す。ここで「継続率」とは、バルク基板1中のマイクロパイプの数に対する、エピタキシャル層3中に引き継がれたマイクロパイプの数の割合のことを指す。成長温度が1700℃を越えるとマイクロパイプの継続率が顕著に低下した。このため成長温度は、製造安定性も考慮すれば、1680℃以下が好ましく、1660℃以下がより好ましい。一方、成長温度が1600℃よりも低いときは、エピタキシャル層3の表面に、ステップバンチングとも呼ばれる表面凹凸が形成されやすくなる傾向があった。このため成長温度は、製造安定性も考慮すれば、1630℃以上が好ましく、1650℃以上がより好ましい。
FIG. 6 shows an example of the relationship between the growth temperature and the continuation rate when the growth rate is 5 μm / h and the C / Si ratio is 1.0. Here, the “continuation rate” refers to the ratio of the number of micropipes taken over in the
図7は、成長温度が1655℃、C/Si比が1.0のときの、成長速度と継続率との関係の一例を示す。成長速度が大きくなるとともに継続率は低下した。すなわち、比較的高速で成長することにより、マイクロパイプがより高い確率で閉塞される傾向があった。 FIG. 7 shows an example of the relationship between the growth rate and the continuation rate when the growth temperature is 1655 ° C. and the C / Si ratio is 1.0. The continuation rate decreased as the growth rate increased. That is, by growing at a relatively high speed, the micropipe tends to be blocked with a higher probability.
なお本発明者らは、10μm/hの成長速度についても検討した。得られたエピタキシャル基板30の断面を透過型電子顕微鏡により観察したところ、バルク基板1のマイクロパイプ2はエピタキシャル層3との界面において直ちに閉塞しており、この閉塞箇所からエピタキシャル層3中へ複数の貫通らせん転位が延びていた。この事実は、成長速度が大きい場合には、エピタキシャル成長においてSi原子およびC原子がマイクロパイプ2の原子配列にしたがって積層されるよりも早くマイクロパイプ2の中空孔内部に付着することで、マイクロパイプ2が閉塞されていることを示唆している。いわば、マイクロパイプ2の中空孔にふたがされるように閉塞がなされていると考えられる。この場合、マイクロパイプ2が有する大きな歪自体が解消されるわけではないので、閉塞されたマイクロパイプ2の直上から、この歪を緩和するように複数の貫通らせん転位が発生するものと考えられる。
The inventors also examined a growth rate of 10 μm / h. When the cross section of the obtained
一方、成長速度が5μm/h以下の場合、継続率は95%以上であった。すなわち、バルク基板1中のマイクロパイプのほとんどが、閉塞されることなくエピタキシャル層3に引き継がれた。成長速度が低い場合にマイクロパイプ2が閉塞しない理由は、エピタキシャル成長において、Si原子およびC原子のマイクロパイプ2の内側への付着に比して、マイクロパイプ2が有する原子配列にのっとった堆積がより優位に生じたためと考えられる。
On the other hand, when the growth rate was 5 μm / h or less, the continuation rate was 95% or more. That is, most of the micropipes in the
しかしながら、成長速度が1μm/hよりも小さくなると、エピタキシャル成長が困難であった。この理由は、H2による基板表面のエッチング作用がより顕著に生じたためと考えられる。また1μm/hよりも小さい成長速度は、製造効率が求められる量産においては小さ過ぎる場合が多い。 However, when the growth rate is less than 1 μm / h, epitaxial growth is difficult. The reason for this is considered to be that the etching action of the substrate surface by H 2 occurred more remarkably. In addition, a growth rate smaller than 1 μm / h is often too small for mass production where production efficiency is required.
以上から、成長速度は1μm/h以上5μm/h以下が好ましいことが分かった。 From the above, it was found that the growth rate is preferably 1 μm / h or more and 5 μm / h or less.
図8は、成長温度が1655℃、成長速度が5μm/hのときの、原料ガス中のCとSiの比率(C/Si比)と継続率との関係の一例を示す。 FIG. 8 shows an example of the relationship between the ratio of C and Si in the source gas (C / Si ratio) and the continuation rate when the growth temperature is 1655 ° C. and the growth rate is 5 μm / h.
C/Si比が1.0を下回ると急激に継続率が低下した。そのため、C/Si比は1.0以上であることが望ましい。特にC/Si比が1.1以上の場合、継続率は95%以上であった。Si原子に比してC原子が過剰な条件においてマイクロパイプ2が閉塞されない理由として、オフ角が設けられた(0001)面上のマイクロパイプ2近傍においてステップフロー成長とらせん成長とが生じる際に、C原子が過剰に存在することにより、マイクロパイプ2を中心としたらせん成長がより優位となった可能性が考えられる。
When the C / Si ratio was less than 1.0, the continuation rate suddenly decreased. Therefore, the C / Si ratio is desirably 1.0 or more. In particular, when the C / Si ratio was 1.1 or more, the continuation rate was 95% or more. The reason why the
なお本例において、Siに比してCを過剰とした条件では、エピタキシャル層3の不純物濃度は1×1015cm-3以下と小さかった。この理由は、不純物としてのN(窒素)原子が置換される位置がC原子の位置であるため、原料ガス中にC原子が過剰に存在する場合、エピタキシャル層3中にN原子が取り込まれにくくなるためと考えられる。
In this example, the impurity concentration of the
C/Si比が1.5よりも大きい場合、エピタキシャル層3中に単体としての炭素(C)が析出した。このためC/Si比は1.5以下が好ましく、不純物の添加のしやすさおよび製造安定性を考慮すれば、1.3以下がより好ましいと考えられる。
When the C / Si ratio was larger than 1.5, carbon (C) as a simple substance was precipitated in the
以上からC/Si比は1.0以上1.5以下が好ましいと考えられる。 From the above, it is considered that the C / Si ratio is preferably 1.0 or more and 1.5 or less.
バルク基板1中のマイクロパイプ2がエピタキシャル層3へより確実に引き継がれるためには、バルク基板1の面方位のオフ角は(0001)面に対して1°以上10°以下が好ましく、4°以上8°以下がより好ましい。オフ角が過大でないことにより、マイクロパイプ2を閉塞させやすい成長であるステップフロー成長が過度に生じることが避けられる。一方で、オフ角が過小であると、成長表面が荒れやすい。
In order for the
<ステップS40:半導体素子の作製および電気的特性評価>
図9(A)、(B)および図10を参照して、エピタキシャル基板30上の複数のチップ領域5の各々に、半導体素子としてショットキーバリアダイオード50(炭化珪素半導体装置)が形成される。具体的には、まずバルク基板1上(図10におけるエピタキシャル基板30の下面上)にカソード電極10が形成される。次にエピタキシャル層3上にショットキー電極11(電極)が形成される。ショットキー電極11は、ショットキー接合によってエピタキシャル層3に電気的に接続された電極である。次にショットキー電極11上にアノード電極が形成される。
<Step S40: Fabrication of Semiconductor Element and Evaluation of Electrical Characteristics>
Referring to FIGS. 9A, 9B, and 10, Schottky barrier diode 50 (silicon carbide semiconductor device) is formed as a semiconductor element in each of a plurality of
続いてショットキーバリアダイオード50の電気特性が評価される。ここでの電気特性評価は、順方向電流および漏れ電流の電圧依存性など、一般的な評価内容であってよい。
Subsequently, the electrical characteristics of the
図11は、正常なショットキーバリアダイオード50と、マイクロパイプ2を含むショットキーバリアダイオード50との各々についての、逆方向電圧と漏れ電流との関係の評価結果の一例である。なおこの評価は比較的短時間で容易に行うことができるものである。マイクロパイプ2を含む素子の漏れ電流は、正常な素子のそれよりも明らかに大きかった。このような特性を示す素子は、後のスクリーニング工程における除外対象となる。
FIG. 11 is an example of an evaluation result of the relationship between the reverse voltage and the leakage current for each of the normal
<ステップS50:マイクロパイプ位置に該当する素子の除外>
前述したステップS20によりあらかじめ把握されていたマイクロパイプ位置に該当するショットキーバリアダイオード50を除外するスクリーニング工程が行われる。またステップS20で見落とされたマイクロパイプ2上に形成されたショットキーバリアダイオード50は、上記ステップS40における電気特性評価が不良であるとの結果をもって、高い確率で特定することができる。こうして特定されたショットキーバリアダイオード50も除外される。なおマイクロパイプ2の位置の把握がステップS20およびステップS40のいずれか一方のみで十分に行える場合は、他方が省略されてもよい。
<Step S50: Exclusion of element corresponding to micropipe position>
A screening step is performed to exclude the
<効果>
本実施の形態のエピタキシャル基板30の製造方法によれば、バルク基板1のマイクロパイプ2に起因してエピタキシャル層3に生じる結晶欠陥が、高い割合で、同じくマイクロパイプ2(図5(A))となる。エピタキシャル層3中のマイクロパイプ2の存在は、その観察により直接的に、または、エピタキシャル層3上に形成された素子の電気特性評価により間接的に、短時間で容易に把握することができる。よって、エピタキシャル層3中の結晶欠陥を高い割合で容易に把握することができる。
<Effect>
According to the method for manufacturing the
エピタキシャル層3は、バルク基板1の複数のマイクロパイプ2の95%以上を引き継いでいることが好ましい。これにより、エピタキシャル層3中の結晶欠陥の存在をより確実に把握することができる。
The
バルク基板1は、(0001)面に対して1°以上10°以下のオフ角を有する面方位を有することが好ましい。これによりバルク基板1のマイクロパイプ2がエピタキシャル層3により確実に引き継がれる。
The
またエピタキシャル成長条件のパラメータが上述したように選択されることで、エピタキシャル層3中の貫通らせん転位4が少なくなる。これにより、エピタキシャル基板30を用いて製造された半導体装置の長期信頼性が貫通らせん転位4に起因して悪化することが防止される。また貫通らせん転位4は多くのチップ領域5(図9(B))に影響を与えやすいことから、それが少なくなることで、半導体装置の製造歩留まりを高めることができる。
Moreover, the threading
本実施の形態のショットキーバリアダイオード50(図10)の製造方法によれば、ステップS20で見落とされたマイクロパイプ2の存在が、ショットキー電極11を用いた電気特性評価により、容易に把握される(図11参照)。よって、ショットキーバリアダイオード50のスクリーニングをより確実に行うことができる。
According to the method for manufacturing Schottky barrier diode 50 (FIG. 10) of the present embodiment, the presence of
<付記>
炭化珪素の結晶構造は、六方晶系の結晶多形4H型に限定されるものではない。六方晶系の結晶多形として4Hの代わりに2Hまたは6Hが用いられてもよい。また六方晶系の結晶多形の代わりに、菱面体晶の結晶多形15Rが用いられてもよい。
<Appendix>
The crystal structure of silicon carbide is not limited to the hexagonal crystal polymorph 4H type. As a hexagonal crystal polymorph, 2H or 6H may be used instead of 4H. Further, rhombohedral crystal polymorph 15R may be used instead of the hexagonal crystal polymorph.
また炭化珪素半導体装置はショットキーバリアダイオードに限定されるものではない。炭化珪素半導体装置は、たとえば、電界効果型トランジスタ、pn接合ダイオード、IGBT(Insulated Gate Bipolar Transistor)、またはレーザーダイオードであってもよい。なお炭化珪素半導体装置が、エピタキシャル基板の厚さ方向に高い電界が印加されるものである縦型電力用半導体装置である場合、上述した効果が特に大きい。 The silicon carbide semiconductor device is not limited to a Schottky barrier diode. The silicon carbide semiconductor device may be, for example, a field effect transistor, a pn junction diode, an IGBT (Insulated Gate Bipolar Transistor), or a laser diode. The effect described above is particularly great when the silicon carbide semiconductor device is a vertical power semiconductor device to which a high electric field is applied in the thickness direction of the epitaxial substrate.
またエピタキシャル成長のための装置は、横型ホットウォールCVD装置に限定されるものではなく、たとえば縦型ホットウォールCVD装置であってもよい。また、エピタキシャル成長を行う際の成長温度、C/Si比および成長レートなどの好適なパラメータは、CVD装置の大きさおよび構造によって若干変動することが予想される。このような場合には個々の装置において、ステップフロー成長よりもマイクロパイプを中心とするらせん成長が優位となるように、各種パラメータを適宜設定すればよい。 Further, the apparatus for epitaxial growth is not limited to the horizontal hot wall CVD apparatus, but may be a vertical hot wall CVD apparatus, for example. Further, it is expected that suitable parameters such as a growth temperature, a C / Si ratio, and a growth rate when performing epitaxial growth slightly vary depending on the size and structure of the CVD apparatus. In such a case, in each apparatus, various parameters may be set as appropriate so that spiral growth centering on micropipes is superior to step flow growth.
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。 In the present invention, the embodiments can be appropriately modified and omitted within the scope of the invention.
1 バルク基板(単結晶基板)、2 マイクロパイプ、3 エピタキシャル層、30 エピタキシャル基板(炭化珪素エピタキシャル基板)、4 貫通らせん転位、5 チップ領域、11 ショットキー電極(電極)、50 ショットキーバリアダイオード(炭化珪素半導体装置)。 1 Bulk substrate (single crystal substrate), 2 micropipe, 3 epitaxial layer, 30 epitaxial substrate (silicon carbide epitaxial substrate), 4 threading screw dislocation, 5 chip region, 11 Schottky electrode (electrode), 50 Schottky barrier diode ( Silicon carbide semiconductor device).
Claims (4)
前記単結晶基板上に、炭化珪素から作られ、前記複数のマイクロパイプのうち少なくとも一部を引き継いだエピタキシャル層を形成する工程とを備え、前記エピタキシャル層を形成する工程は、Si原子に対するC原子の比率が1.0以上1.5以下となるようにSi原子およびC原子を含む原料ガスを用いた、1630℃以上1680℃以下の成長温度に加熱された前記単結晶基板上での、1μm/h以上5μm/h以下の成長速度でのエピタキシャル成長によって行われる、炭化珪素エピタキシャル基板の製造方法。 Preparing a single crystal substrate made of silicon carbide and having a plurality of micropipes;
Forming an epitaxial layer made of silicon carbide and taking over at least a part of the plurality of micropipes on the single crystal substrate, wherein the step of forming the epitaxial layer includes C atoms relative to Si atoms. 1 μm on the single-crystal substrate heated to a growth temperature of 1630 ° C. or higher and 1680 ° C. or lower using a source gas containing Si atoms and C atoms so that the ratio of is 1.5 to 1.5. A method for manufacturing a silicon carbide epitaxial substrate, which is performed by epitaxial growth at a growth rate of not less than / h and not more than 5 μm / h.
前記単結晶基板上に、炭化珪素から作られ、前記複数のマイクロパイプのうち少なくとも一部を引き継いだエピタキシャル層を形成する工程とを備え、前記エピタキシャル層を形成する工程は、Si原子に対するC原子の比率が1.0以上1.5以下となるようにSi原子およびC原子を含む原料ガスを用いた、1630℃以上1680℃以下の成長温度に加熱された前記単結晶基板上での、1μm/h以上5μm/h以下の成長速度でのエピタキシャル成長によって行われ、さらに
前記エピタキシャル層に電気的に接続された電極を形成する工程を備える、炭化珪素半導体装置の製造方法。 Preparing a single crystal substrate made of silicon carbide and having a plurality of micropipes;
Forming an epitaxial layer made of silicon carbide and taking over at least a part of the plurality of micropipes on the single crystal substrate, wherein the step of forming the epitaxial layer includes C atoms relative to Si atoms. 1 μm on the single-crystal substrate heated to a growth temperature of 1630 ° C. or higher and 1680 ° C. or lower using a source gas containing Si atoms and C atoms so that the ratio of is 1.5 to 1.5. A method of manufacturing a silicon carbide semiconductor device, comprising the step of forming an electrode that is formed by epitaxial growth at a growth rate of / h or more and 5 μm / h or less and is electrically connected to the epitaxial layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015001536A JP2016127201A (en) | 2015-01-07 | 2015-01-07 | Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015001536A JP2016127201A (en) | 2015-01-07 | 2015-01-07 | Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016127201A true JP2016127201A (en) | 2016-07-11 |
Family
ID=56359782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015001536A Pending JP2016127201A (en) | 2015-01-07 | 2015-01-07 | Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016127201A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10985042B2 (en) | 2018-10-16 | 2021-04-20 | Showa Denko K.K. | SiC substrate, SiC epitaxial wafer, and method of manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003078702A1 (en) * | 2002-03-19 | 2003-09-25 | Central Research Institute Of Electric Power Industry | METHOD FOR PREPARING SiC CRYSTAL AND SiC CRYSTAL |
JP2011121847A (en) * | 2009-12-14 | 2011-06-23 | Showa Denko Kk | SiC EPITAXIAL WAFER AND MANUFACTURING METHOD OF THE SAME |
JP2013121898A (en) * | 2011-12-12 | 2013-06-20 | Nippon Steel & Sumitomo Metal Corp | Method of producing epitaxial silicon carbide wafer |
JP2013211500A (en) * | 2012-03-30 | 2013-10-10 | National Institute Of Advanced Industrial & Technology | Deposition method to silicon carbide substrate |
JP2014232799A (en) * | 2013-05-29 | 2014-12-11 | 住友電気工業株式会社 | Method of manufacturing silicon carbide semiconductor substrate |
-
2015
- 2015-01-07 JP JP2015001536A patent/JP2016127201A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003078702A1 (en) * | 2002-03-19 | 2003-09-25 | Central Research Institute Of Electric Power Industry | METHOD FOR PREPARING SiC CRYSTAL AND SiC CRYSTAL |
JP2011121847A (en) * | 2009-12-14 | 2011-06-23 | Showa Denko Kk | SiC EPITAXIAL WAFER AND MANUFACTURING METHOD OF THE SAME |
JP2013121898A (en) * | 2011-12-12 | 2013-06-20 | Nippon Steel & Sumitomo Metal Corp | Method of producing epitaxial silicon carbide wafer |
JP2013211500A (en) * | 2012-03-30 | 2013-10-10 | National Institute Of Advanced Industrial & Technology | Deposition method to silicon carbide substrate |
JP2014232799A (en) * | 2013-05-29 | 2014-12-11 | 住友電気工業株式会社 | Method of manufacturing silicon carbide semiconductor substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10985042B2 (en) | 2018-10-16 | 2021-04-20 | Showa Denko K.K. | SiC substrate, SiC epitaxial wafer, and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10995420B2 (en) | Silicon carbide epitaxial substrate and silicon carbide semiconductor device | |
JP4850960B2 (en) | Epitaxial silicon carbide single crystal substrate manufacturing method | |
JP4185215B2 (en) | SiC wafer, SiC semiconductor device, and method of manufacturing SiC wafer | |
JP3854508B2 (en) | SiC wafer, SiC semiconductor device, and method of manufacturing SiC wafer | |
JP5285202B2 (en) | Bipolar semiconductor device and manufacturing method thereof | |
JP2009088223A (en) | Silicon carbide semiconductor substrate and silicon carbide semiconductor device using the same | |
JP6012841B2 (en) | Method for manufacturing SiC epitaxial wafer | |
JP2008290898A (en) | Low-resistivity silicon carbide single crystal substrate | |
JP4442366B2 (en) | Epitaxial SiC film, manufacturing method thereof, and SiC semiconductor device | |
JP6239097B2 (en) | SiC epitaxial wafer | |
JP2006295061A (en) | Bipolar semiconductor device, method for recovering forward voltage thereof, and method for reducing stacking fault | |
JP2016127201A (en) | Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device | |
JP2017084852A (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP6299827B2 (en) | Semiconductor substrate | |
JP2008235767A (en) | Semiconductor element and method of manufacturing the same | |
US9583571B2 (en) | Dislocation in SiC semiconductor substrate | |
JP5810893B2 (en) | Semiconductor substrate | |
WO2021060369A1 (en) | Sic substrate, sic substrate production method, sic semiconductor device, and sic semiconductor device production method | |
JP2006237125A (en) | Method of operating bipolar type semiconductor device, and bipolar type semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170829 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180306 |