JP2016111221A - Method of manufacturing wiring board and wiring board - Google Patents
Method of manufacturing wiring board and wiring board Download PDFInfo
- Publication number
- JP2016111221A JP2016111221A JP2014247941A JP2014247941A JP2016111221A JP 2016111221 A JP2016111221 A JP 2016111221A JP 2014247941 A JP2014247941 A JP 2014247941A JP 2014247941 A JP2014247941 A JP 2014247941A JP 2016111221 A JP2016111221 A JP 2016111221A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- resin layer
- wiring board
- hole
- opening diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、配線基板及びその製造方法に関する。 The present invention relates to a wiring board and a manufacturing method thereof.
従来から、半導体チップを実装可能な配線基板として、ガラス製のコア層(「ガラス基板」とも呼ぶ)を利用した配線基板が知られている(例えば、特許文献1,2)。ガラス基板を利用した配線基板は、樹脂製のコア層を有する配線基板に比べて、反りやうねりを生じ難いのでハンドリング性に優れており、また、配線密度の向上や配線基板の厚みの低減の点でも有利である。特に近年では、配線密度を高めるために、コア層に形成される貫通孔のピッチを小さくすること(狭ピッチ化)が要望されている。なお、ガラス基板を利用した配線基板では、ガラス基板を貫通する貫通孔は、レーザ光の照射によって形成されるのが一般的である。 Conventionally, as a wiring board on which a semiconductor chip can be mounted, a wiring board using a glass core layer (also referred to as “glass substrate”) is known (for example, Patent Documents 1 and 2). A wiring board using a glass substrate is less likely to warp and swell compared to a wiring board having a resin core layer, and has excellent handling properties, and also improves wiring density and thickness of the wiring board. This is also advantageous. Particularly in recent years, in order to increase the wiring density, it is desired to reduce the pitch of through holes formed in the core layer (narrow pitch). Note that in a wiring board using a glass substrate, a through hole penetrating the glass substrate is generally formed by laser light irradiation.
ところで、ガラス基板を利用した配線基板では、配線基板の製造工程においてガラス基板に割れやカケが発生する可能性が高く、歩留りが低いという課題がある。歩留まりを向上させるためには、ガラス基板の両面に樹脂層を形成するのが一般的である。しかし、本願の発明者は、ガラス基板の両面に樹脂層を形成した後にレーザ光を照射して貫通孔を形成すると、レーザ照射時の樹脂層の変形によってガラス基板に応力が発生し、ガラス基板の割れが発生してしまうことが多い、という課題があることを見出した。また、樹脂層のレーザ加工性がガラス基板より高いために、樹脂層での開口径がガラス基板での開口径よりも大きくなってしまい、貫通孔の狭ピッチ化が困難になるという課題があることも見出した。 By the way, in the wiring board using a glass substrate, there exists a subject that a possibility that a crack and a crack will generate | occur | produce in a glass substrate in the manufacturing process of a wiring board is high, and a yield is low. In order to improve the yield, a resin layer is generally formed on both surfaces of the glass substrate. However, when the inventors of the present application form a through hole by irradiating a laser beam after forming a resin layer on both surfaces of the glass substrate, stress is generated in the glass substrate due to the deformation of the resin layer at the time of laser irradiation. It has been found that there is a problem that cracks often occur. In addition, since the laser processability of the resin layer is higher than that of the glass substrate, the opening diameter in the resin layer becomes larger than the opening diameter in the glass substrate, which makes it difficult to narrow the pitch of the through holes. I also found out.
本発明は、上述の課題を解決するためになされたものであり、以下の形態として実現することが可能である。 The present invention has been made to solve the above-described problems, and can be realized as the following forms.
(1)本発明の一形態によれば、配線基板の製造方法が提供される。この製造方法は、互いに対向する第1面と第2面とを有するガラス基板と当該ガラス基板の第1面上に形成された樹脂層とを有するコア基板を準備する工程と、樹脂層が形成されていない前記第2面側からのレーザ照射により、前記第1面から前記第2面に向けて内径が大きくなる形状の複数の貫通孔を前記コア基板に形成する工程と、前記ガラス基板の前記第1面上に形成された前記樹脂層の表面から前記貫通孔の内面を介して前記第2面まで続く接続導体層を形成する工程と、前記接続導体層に接続された導体層として、前記コア基板の前記第1面側に第1導体層を形成するとともに前記第2面側に第2導体層を形成する工程と、を備えることを特徴とする。
この製造方法によれば、レーザ照射を樹脂層が形成されていない第2面側から行うので、レーザ照射時の樹脂層の変形による応力がガラス基板に発生しにくく、この応力に起因するガラス基板の割れの発生を抑制できる。更に、貫通孔は、樹脂層が有る第1面での開口径が樹脂層の無い第2面での開口径よりも小さくなるので、レーザ照射の熱により樹脂層の開口径がガラス基板の第1面での開口径よりも広がった場合にも、第2面での開口径と当程度の大きさに抑えることができる。従って、貫通孔の狭ピッチ化が可能である。
(1) According to one form of this invention, the manufacturing method of a wiring board is provided. The manufacturing method includes a step of preparing a core substrate having a glass substrate having a first surface and a second surface facing each other and a resin layer formed on the first surface of the glass substrate, and forming the resin layer Forming a plurality of through-holes in the core substrate having an inner diameter that increases from the first surface toward the second surface by laser irradiation from the second surface side that has not been formed; As a conductor layer connected to the connection conductor layer, a step of forming a connection conductor layer that continues from the surface of the resin layer formed on the first surface to the second surface via the inner surface of the through hole, Forming a first conductor layer on the first surface side of the core substrate and forming a second conductor layer on the second surface side.
According to this manufacturing method, since laser irradiation is performed from the second surface side where the resin layer is not formed, stress due to deformation of the resin layer during laser irradiation hardly occurs in the glass substrate, and the glass substrate resulting from this stress The occurrence of cracks can be suppressed. Furthermore, since the opening diameter in the first surface with the resin layer is smaller than the opening diameter in the second surface without the resin layer, the opening diameter of the resin layer is reduced by the heat of laser irradiation. Even when the opening diameter is larger than the opening diameter on one surface, the opening diameter on the second surface can be suppressed to the same size. Therefore, the pitch of the through holes can be reduced.
(2)上記製造方法において、前記ガラス基板の前記第1面での前記貫通孔の開口径をt1とし、前記ガラス基板の前記第2面での前記貫通孔の開口径をt2とし、前記樹脂層の表面での前記貫通孔の開口径をt3としたとき、1.2×t2≧t3>t1であるものとしてもよい。
この製造方法によれば、貫通孔の開口径のうちで、樹脂層の表面での開口径t3がガラス基板の第2面での開口径t2と同程度なので、貫通孔の狭ピッチ化が可能である。
(2) In the manufacturing method, the opening diameter of the through hole on the first surface of the glass substrate is t1, the opening diameter of the through hole on the second surface of the glass substrate is t2, and the resin The opening diameter of the through hole on the surface of the layer may be 1.2 × t2 ≧ t3> t1, where t3 is an opening diameter.
According to this manufacturing method, among the opening diameters of the through holes, the opening diameter t3 on the surface of the resin layer is approximately the same as the opening diameter t2 on the second surface of the glass substrate, so that it is possible to reduce the pitch of the through holes. It is.
(3)上記配線基板は、t2≧t3>t1であるものとしてもよい。
この製造方法によれば、貫通孔のピッチが、樹脂層での開口径t3でなくガラス基板の第2面での開口径t2によって決まるので、貫通孔を更に狭ピッチ化できる。
(3) The wiring board may be t2 ≧ t3> t1.
According to this manufacturing method, since the pitch of the through holes is determined not by the opening diameter t3 in the resin layer but by the opening diameter t2 in the second surface of the glass substrate, the through holes can be further narrowed.
(4)上記製造方法において、前記樹脂層は熱硬化性樹脂製であり、前記樹脂層の厚みは前記ガラス基板の厚みの1/10以下であるものとしてもよい。
樹脂層の厚みをガラス基板の厚みの1/10以下とすれば、樹脂層の収縮により生じる応力や、樹脂層とガラス基板との間の熱膨張差により生じる応力が小さくなるので、ガラス基板の反りを十分小さく抑えることができる。
(4) In the manufacturing method, the resin layer may be made of a thermosetting resin, and the thickness of the resin layer may be 1/10 or less of the thickness of the glass substrate.
If the thickness of the resin layer is 1/10 or less of the thickness of the glass substrate, the stress caused by the shrinkage of the resin layer and the stress caused by the difference in thermal expansion between the resin layer and the glass substrate are reduced. Warpage can be suppressed sufficiently small.
(5)上記製造方法において、前記ガラス基板の厚みは500μm以下であるものとしてもよい。
この製造方法によれば、配線基板全体の厚みを小さくするとともに、軽量化することができる。また、ガラス基板の厚みが500μm以下の場合には若干反り易くハンドリング性の点でやや劣る可能性があるが、ガラス基板の第1面に樹脂層が形成されているので、十分なハンドリング性が得られる。
(5) In the above manufacturing method, the glass substrate may have a thickness of 500 μm or less.
According to this manufacturing method, the thickness of the entire wiring board can be reduced and the weight can be reduced. In addition, when the thickness of the glass substrate is 500 μm or less, it may be slightly warped and may be slightly inferior in handling properties. However, since the resin layer is formed on the first surface of the glass substrate, sufficient handling properties are obtained. can get.
(6)本発明の他の形態によれば、配線基板が提供される。この配線基板は、互いに対向する第1面と第2面とを有するガラス基板と、前記第1面上に形成された樹脂層とを含むコア基板と前記第1面から前記第2面に向けて内径が大きくなる形状をなし、前記コア基板を貫通する複数の貫通孔と、前記ガラス基板の前記第1面上に形成された前記樹脂層の表面から前記貫通孔の内面を介して前記第2面まで続くように形成された接続導体層と、前記接続導体層に接続された導体層であって、前記コア基板の前記第1面側に形成された第1導体層及び前記第2面側に形成された第2導体層と、を備えることを特徴とする。
この配線基板によれば、貫通孔は、樹脂層が有る第1面での開口径が樹脂層の無い第2面での開口径よりも小さくなるように形成されているので、貫通孔の狭ピッチ化が可能である。
(6) According to another aspect of the present invention, a wiring board is provided. The wiring board includes a glass substrate having a first surface and a second surface facing each other, a core substrate including a resin layer formed on the first surface, and the first surface toward the second surface. A plurality of through holes penetrating the core substrate and a surface of the resin layer formed on the first surface of the glass substrate through an inner surface of the through hole. A connection conductor layer formed to continue to two surfaces, and a conductor layer connected to the connection conductor layer, the first conductor layer and the second surface formed on the first surface side of the core substrate And a second conductor layer formed on the side.
According to this wiring board, the through hole is formed so that the opening diameter on the first surface with the resin layer is smaller than the opening diameter on the second surface without the resin layer. Pitching is possible.
本発明は、配線基板や、配線基板の製造方法等の種々の形態で実現することができる。 The present invention can be realized in various forms such as a wiring board and a manufacturing method of the wiring board.
図1は、本発明の一実施形態における配線基板の製造工程を示す説明図である。図1(A)の工程では、互いに対向する第1面11と第2面12とを有するガラス基板10を準備する。第1面11と第2面12とは、平行であることが好ましい。ガラス基板10の厚みは、100μm以上500μm以下とすることが好ましく、100μm以上300μm以下とすることが更に好ましい。ガラス基板10の厚みを500μm以下とすれば、配線基板全体の厚みを小さくするとともに、軽量化することができる。この観点からは、ガラス基板10の厚みを300μm以下とすることが更に好ましい。但し、ガラス基板10の厚みが500μm以下の場合には、ガラス基板10が若干反り易いため、ハンドリング性の点でやや劣る可能性がある。しかし、本実施形態では、後述するように、ガラス基板10の第1面11に保護層(又は補強層)としての樹脂層が形成されるので、十分なハンドリング性が得られる。一方、ガラス基板10の厚みを過度に小さくするとハンドリング性が低下するので、ガラス基板10の厚みは100μm以上とすることが好ましい。後述する実施例では、無アルカリガラス(厚み200μm)をガラス基板10として利用した。
FIG. 1 is an explanatory view showing a manufacturing process of a wiring board in one embodiment of the present invention. In the step of FIG. 1A, a
図1(B)の工程では、ガラス基板10の第1面11に樹脂層20を形成することによって、第1面11に樹脂層20が形成されたコア基板60を準備する。樹脂層20は、ガラス基板10を補強して反り難くするので、ガラス基板10のハンドリング性が向上する。樹脂層20は、ガラス基板10の第1面11の全面に形成することが好ましい。また、ガラス基板10の第2面12には樹脂層を全く形成しないことが好ましい。樹脂層20の材質としては、熱硬化性樹脂や熱可塑性樹脂、光硬化性樹脂等の各種の絶縁性樹脂材料を利用することが可能である。また、樹脂層20の樹脂材料は、シリカフィラー等のフィラーを含有するようにしてもよい。後述するように、樹脂層20の樹脂材料の材質やフィラーの含有量を調整することによって、レーザ照射時の樹脂層20の開口径の大きさを調整することが可能である。樹脂層20の厚みは、例えば10〜50μmとすることができる。後述する実施例では、シリカフィラーを40〜50重量%含有したエポキシ樹脂を利用し、また、樹脂層20の厚みを15μmとした。なお、樹脂層20を形成する代わりに、樹脂層20が形成されたガラス基板10を購入することによって、第1面11に樹脂層20が形成されたコア基板60を準備するようにしてもよい。
In the step of FIG. 1B, the
図1(C)の工程では、レーザ出射ユニット200を用いて、樹脂層20が形成されていない第2面12の側からレーザ光LBをガラス基板10に照射することにより、複数の貫通孔13を、コア基板60(樹脂層20付きのガラス基板10)に形成する。貫通孔13の開口径としては、ガラス基板10の第1面11での開口径t1と、ガラス基板10の第2面12での開口径t2と、樹脂層20の表面での開口径t3と、の3種類の開口径を定義することができる。ガラス基板10における2つの開口径t1,t2のうちで、通常は、レーザ光LBが入射する第2面12における開口径t2の方が、第1面11における開口径t1よりも大きくなる。この理由は、レーザ光LBが入射する第2面12の方がより多くの熱を受けるためである。従って、貫通孔13は、ガラス基板10の第1面11から第2面12に向けて内径が次第に大きくなる形状を有する。このような貫通孔13の形状は、通常はテーパー形状である。また、樹脂層20の表面での開口径t3は、ガラス基板10の第1面11での開口径t1よりも大きくなる。この理由は、樹脂の方がガラスよりも熱収縮が大きいからである。
In the process of FIG. 1C, the laser beam LB is irradiated to the
図2は、貫通孔13の3つの開口径t1,t2,t3の好ましい関係の例を示す説明図である。図2(A)に示す例1では、樹脂層20での開口径t3がガラス基板10の第2面12での開口径t2以下であり、以下の(1)式の関係が成立している。
t2≧t3>t1 …(1)
FIG. 2 is an explanatory diagram illustrating an example of a preferable relationship between the three opening diameters t1, t2, and t3 of the through
t2 ≧ t3> t1 (1)
ところで、一般に、貫通孔13のピッチp13として設定しうる最小値(最小可能ピッチ)は、3つの開口径t1,t2,t3のうちの最も大きい値の約2倍以上に制限されることが多い。例えば、上記(1)式の関係が成立している場合には、貫通孔ピッチp13の最小値は、樹脂層20での開口径t3でなく、ガラス基板10の第2面12での開口径t2によって決まり、その2倍の値(2×t2)以上の値に制限される。従って、この場合には、樹脂層20での開口径t3が第2面12での開口径t2より大きな場合に比べて、貫通孔13を狭ピッチ化する上で有利である。
By the way, generally, the minimum value (minimum possible pitch) that can be set as the pitch p13 of the through
図2(B)に示す例2では、樹脂層20での開口径t3が例1よりも大きく、ガラス基板10の第2面12での開口径t2の1.2倍以下であり、以下の(2)式の関係が成立してる。
1.2×t2≧t3>t1 …(2)
この(2)式の関係が成立している場合には、貫通孔13の開口径t1,t2,t3のうちで、樹脂層20の表面での開口径t3が、ガラス基板10の第2面12での開口径t2と同程度なので、貫通孔13の狭ピッチ化が可能である。なお、貫通孔13の狭ピッチ化の観点からは、図2(B)の例2よりも図2(A)の例1の方が好ましい。但し、貫通孔13の3つの開口径t1,t2,t3の関係としては、図2に示したもの以外の関係としてもよい。例えば、樹脂層20での開口径t3がガラス基板10の第2面12での開口径t2の1.2倍を超える値に設定されるものとしてもよい。但し、上記(1)式又は(2)式を満足するように貫通孔13を形成すれば、狭ピッチ化の観点から有利である。
In Example 2 shown in FIG. 2B, the opening diameter t3 in the
1.2 × t2 ≧ t3> t1 (2)
When the relationship of the expression (2) is established, the opening diameter t3 on the surface of the
一実施例では、CO2レーザ(波長:10.6μm)を用いて貫通孔13の形成を行った。貫通孔13の開口径t1,t2,t3として、t1=40μm,t2=70μm,t3=60μmが得られた。これらは、上述した(1)式と(2)式のいずれも満足している。
In one example, the through
貫通孔13の3つの開口径t1,t2,t3の関係は、レーザ加工条件(レーザ光LBの焦点位置、エネルギー、ショット数等)と、樹脂層20を形成する樹脂材料と、樹脂層20の厚みと、のうちの1つ以上を調整することによって変更することが可能である。例えば、ガラス基板10の第1面11での開口径t1と第2面12での開口径t2は、レーザ光LBのエネルギーやショット数を増やすほど増大する。また、樹脂層20の表面での開口径t3は、その樹脂材料の加熱時の熱収縮率が小さいほど小さくなる。例えば、樹脂材料に含まれるフィラーの含有量を増やすことによって、樹脂層20の表面での開口径t3を小さくできる。また、樹脂層20の厚みを小さくすることによって、その開口径t3を小さくできる。なお、樹脂層20の表面での開口径t3は、以下に説明する方法で測定される。
The relationship between the three opening diameters t1, t2, and t3 of the through-
図3は、樹脂層20の表面での開口径t3の測定方法を示す説明図である。この例に示すように、レーザ光LBの照射によって貫通孔13を形成すると、貫通孔13の底部となる樹脂層20の開口端は、熱によってなだらかな曲面となる場合が多い。このとき、樹脂層20の表面20sでの開口径t3は、貫通孔13の中心を通る縦断面(図3)において、樹脂層20の表面20sに接線TGを描き、その接線TGの長さ(接線TGと表面20sとが交差する2つの交点間の距離)に等しいものとして定義される。実際には、ガラス基板10には同一仕様の多数の貫通孔13が形成されるので、開口径t3は、複数の貫通孔13における値の平均値として算出される。なお、ガラス基板10の第1面11での開口径t1と第2面12での開口径t2も同様の方法で測定される。
FIG. 3 is an explanatory diagram showing a method for measuring the opening diameter t3 on the surface of the
ところで、図1(B)の工程においてガラス基板10の第1面11に樹脂層20を形成する際には、樹脂材料が収縮してガラス基板10に応力を生じさせる可能性がある。また、上述した図1(C)の工程においてレーザ光LBを照射する際にも、樹脂層20が熱収縮するため、ガラス基板10に応力が生じる。特に、樹脂層20が熱硬化性樹脂で形成されている場合には、熱収縮の度合いが大きいので応力も大きくなる傾向にある。更に、樹脂層20とガラス基板10の熱膨張率の違いによってもガラス基板10に応力が生じ得る。これらの応力は、ガラス基板10に反りを生じさせたり、ガラス基板10に割れなどの損傷を引き起こしたりする要因となるので好ましくない。また、これらの応力は、樹脂層20の厚みが大きいほど大きくなる傾向にある。そこで、応力を過度に大きくしないようにするために、樹脂層20の厚みを、ガラス基板10の厚みの1/10以下とすることが好ましい。こうすれば、樹脂層20の収縮により生じる応力や、樹脂層20とガラス基板10の熱膨張差により生じる応力が小さくなるので、ガラス基板10の反りを十分小さく抑えることができる。また、ガラス基板10に割れなどの損傷を引き起こしたりする可能性を低減できる。
By the way, when the
なお、図1(C)の工程において、ガラス基板10の第2面12の全領域のうちでレーザ光LBが照射される領域には樹脂層が形成されていないことが好ましいが、レーザ光LBが照射されない領域には樹脂層が形成されていてもよい。例えば、第2面12を平面視したときに、その全領域のうちの最外周の領域に樹脂層が枠状に形成されていてもよい。こうすれば、ガラス基板10が樹脂層によって補強されるので、ハンドリング性が更に向上する。
In the step of FIG. 1C, it is preferable that the resin layer is not formed in the region irradiated with the laser beam LB among the entire region of the
図1(D)の工程では、複数の貫通孔13が形成されたガラス基板10の第1面11及び第2面12と、貫通孔13の内面にわたって、接続導体層30が形成される。この接続導体層30は、例えばCu(銅)で形成される。この接続導体層30は、例えば、無電解CuめっきでCu薄膜を形成した後に、電解Cuめっきで接続導体層30の厚みを増大させることによって形成可能である。
In the step of FIG. 1D, the
図1(E)の工程では、接続導体層30をエッチングすることによって、接続導体層30の不要な部分を除去する。すなわち、貫通孔13の内面(内壁)と、コア基板60(樹脂層20付きのガラス基板10)の第1面11側の表面と及び第2面12側の表面とにわたって連続する接続導体層30の部分が残される。この結果、ガラス基板10の第1面11上に形成された樹脂層20の表面から、貫通孔13の内面を介してガラス基板10の第2面12まで続く接続導体層30が形成される。この接続導体層30は、ガラス基板10の第1面11の側では樹脂層20の表面上に形成され、また、第2面12の側では第2面12上に直接形成される。なお、エッチングの後に、接続導体層30と、コア基板60(樹脂層20付きガラス基板10)の表面とに何らかの表面処理を実施してもよい。
In the step of FIG. 1E, unnecessary portions of the
図1(F)の工程では、樹脂層20付きガラス基板10の両面にわたる樹脂層40を充填する。この樹脂層40の材質としては、熱硬化性樹脂や熱可塑性樹脂、光硬化性樹脂等の各種の絶縁性樹脂材料を利用することが可能である。
In the step of FIG. 1 (F), the
図1(G)の工程では、ガラス基板10の第1面11側の接続導体層30上にある樹脂層40に、複数のビア穴を形成するとともに、各ビア穴内に導体を充填して第1導体層51を形成する。同様に、ガラス基板10の第2面12側の接続導体層30上にある樹脂層40に複数のビア穴を形成するとともに、各ビア穴内に導体を充填して第2導体層52を形成する。接続導体層30を露出させるビア穴の形成は、例えばレーザ光を照射することによって行うことができる。第1導体層51と第2導体層52は、例えば無電解Cuめっき及び電解Cuめっきを用いた導体パターンの形成と、エッチングを用いたパターニングとを行うことによって形成可能である。第1導体層51と第2導体層52は、接続導体層30を介して電気的に接続されている。この後、必要に応じてさらに複数の層(絶縁層及び導体層)を形成するようにしても良い。こうして作製された配線基板100は、必要に応じて個片に切断することによって完成する。完成した配線基板100は、例えばインターポーザとして利用される。
In the step of FIG. 1G, a plurality of via holes are formed in the
図4は、本発明の実施例と比較例の構成及び評価結果を示す説明図である。図4において「実施例」と記載されたサンプルは、上述した図1の工程に従って作成したサンプルである。この実施例の作製条件等は以下の通りである。
<実施例の作成条件>
(1)ガラス基板10:無アルカリガラス(厚み200μm)
(2)樹脂層20:シリカフィラーを40〜50重量%含有したエポキシ樹脂で15μmの厚みに形成した。
(3)レーザ:CO2レーザ(波長:10.6μm)を用いて貫通孔13を形成した。(4)貫通孔13の開口径:t1=40μm,t2=70μm,t3=60μmが得られた。これらは、上述した(1)式と(2)式のいずれも満足している。
FIG. 4 is an explanatory diagram showing configurations and evaluation results of examples and comparative examples of the present invention. The sample described as “Example” in FIG. 4 is a sample prepared according to the process of FIG. 1 described above. The manufacturing conditions of this example are as follows.
<Conditions for creating examples>
(1) Glass substrate 10: non-alkali glass (
(2) Resin layer 20: An epoxy resin containing 40 to 50% by weight of silica filler was formed to a thickness of 15 μm.
(3) The through-
比較例1〜3は、樹脂層20を除いて上記実施例と同様に作成した。各比較例の違いは以下の通りである。
<比較例1>ガラス基板10の第1面11(下面)のみでなく、第2面12(上面)にも樹脂層20を形成した後に、第2面12側からのレーザ照射で貫通孔13を形成した。
<比較例2>ガラス基板10の第1面11(下面)には樹脂層を形成せず、第2面12(上面)に樹脂層20を形成した後に、第2面12側からのレーザ照射で貫通孔13を形成した。
<比較例3>ガラス基板10の第1面11(下面)と第2面12(上面)のいずれにも樹脂層を形成せずに、第2面12側からのレーザ照射で貫通孔13を形成した。
Comparative Examples 1 to 3 were prepared in the same manner as in the above example except for the
<Comparative Example 1> After the
Comparative Example 2 Laser irradiation from the
<Comparative example 3> Without forming the resin layer on either the first surface 11 (lower surface) or the second surface 12 (upper surface) of the
実施例と比較例1〜3の評価項目としては、(a)パネル歩留まりと、(b)レーザ加工性と、(c)貫通孔ピッチと、(d)総合評価の4つの項目を使用した。以下では、これらの4つの評価項目について順次説明する。 As evaluation items of Examples and Comparative Examples 1 to 3, four items of (a) panel yield, (b) laser workability, (c) through-hole pitch, and (d) comprehensive evaluation were used. Hereinafter, these four evaluation items will be sequentially described.
(a)パネル歩留まり:
「パネル歩留まり」の欄は、配線基板100の製造工程(図1)に従ってそれぞれ100枚のサンプルを作製し、目視において割れや欠けが少しでも発見されたサンプルを不良品として、良品の割合を計算した値を示している。実施例のパネル歩留まりは96%であり、比較例1〜3のパネル歩留まりはそれぞれ98%,96%,70%であった。パネル歩留まりは96%以上であれば十分良好であり、実施例と比較例1,2は十分に高い歩留まりが得られている。一方、比較例3では、パネル歩留まりが70%と低い点で好ましくない。この理由は、比較例3では、ガラス基板10の保護層として機能する樹脂層20が形成されていないので、たわみや反りが発生し易く、また強度も劣るので、製造工程のいずれかの時点で割れや欠けが発生しやすいからであると推定される。従って、パネル歩留まりの観点からは、ガラス基板10の第1面11と第2面12の少なくとも一方に樹脂層20を形成することが好ましい。
(A) Panel yield:
In the “Panel Yield” column, 100 samples are prepared according to the manufacturing process of the wiring substrate 100 (FIG. 1), and the percentage of non-defective products is calculated with the samples that have been visually observed as cracks or chips as defective. Shows the value. The panel yield of the example was 96%, and the panel yields of Comparative Examples 1 to 3 were 98%, 96%, and 70%, respectively. The panel yield is sufficiently good if it is 96% or more, and sufficiently high yields are obtained in the examples and comparative examples 1 and 2. On the other hand, Comparative Example 3 is not preferable because the panel yield is as low as 70%. This is because, in Comparative Example 3, since the
(b)レーザ加工性:
「レーザ加工性」の欄は、レーザ照射による貫通孔13の形成工程(図1(C))において、貫通孔13の周辺にクラックが発生するサンプルが存在したか否かを示している。ここで、貫通孔13の周辺にクラックが発生したサンプルが1枚でも存在した場合には「×(クラック)」と記載し、貫通孔13の周辺にクラックが発生したサンプルが1枚も存在しなかった場合には「○」と記載した。実施例と比較例3では、貫通孔13の周辺にクラックは発生せず、比較例1,2では貫通孔13の周辺にクラックが発生する場合があった。比較例1,2においてクラックが発生した理由は、レーザ光の熱によって樹脂層20が熱収縮し、樹脂層20とガラス基板10との境界に比較的大きな応力が発生したからであると推定される。すなわち、比較例1,2では、レーザ光が入射する第2面12に樹脂層20が形成されているので、レーザ光による熱の影響が大きく、比較的大きな応力が発生したものと推定される。一方、実施例や比較例3では、レーザ光が入射する第2面12に樹脂層20が形成されていないので、それほど大きな応力が発生しなかったものと推定される。従って、レーザ加工性の観点からは、レーザ光が入射する第2面12に樹脂層20を形成しないことが好ましい。
(B) Laser processability:
The column of “laser processability” indicates whether or not there is a sample in which cracks are generated around the through
(c)貫通孔ピッチ:
「貫通孔ピッチ」の欄は、貫通孔ピッチ(図2のp13)として採用し得る寸法を示している。前述したように、通常、貫通孔ピッチは、貫通孔13の開口径の2倍以上に制限される。例えば、実施例の構成では、前述した図2に示すように、1つの貫通孔13に3つの開口径t1,t2,t3があるので、貫通孔ピッチは、このうちの最も大きな開口径の2倍の値以上に制限される。上述したように、実施例の3つの開口径t1,t2,t3のうちで、ガラス基板10の第2面12での開口径t2が70μmで最も大きいので、貫通孔ピッチはその2倍の140μm以上に制限される。一方、比較例1,2では、ガラス基板10の第2面12に形成された樹脂層20の表面での開口径t4が85μmで最大となった。従って、比較例1,2では、貫通孔ピッチは170μm以上に制限される。比較例3では、実施例と同様に、ガラス基板10の第2面12での開口径t2が70μmで最も大きいので、貫通孔13のピッチはその2倍の140μm以上に制限される。このように、貫通孔ピッチの観点からは、レーザ光が照射される面に樹脂層を形成しないことが好ましい。
(C) Through-hole pitch:
The column of “through-hole pitch” indicates dimensions that can be adopted as the through-hole pitch (p13 in FIG. 2). As described above, the through hole pitch is usually limited to at least twice the opening diameter of the through
(d)総合評価:
上述した3つの評価項目を総合すると、実施例では、パネル歩留まりが十分に高く、レーザ加工性も良好であり、また、貫通孔ピッチも十分に小さいので、総合的に最も良好である。比較例1,2は、パネル歩留まりは良好であるものの、レーザ加工性にやや劣り、また、貫通孔ピッチ(ビアピッチ)も大きいという問題がある。比較例3は、レーザ加工性や貫通孔ピッチは良好であるものの、パネル歩留まりが実施例や比較例1,2に比べて低い点で好ましくない。
(D) Overall evaluation:
Summarizing the three evaluation items described above, in the example, the panel yield is sufficiently high, the laser workability is good, and the through-hole pitch is also sufficiently small, so that it is the best overall. In Comparative Examples 1 and 2, although the panel yield is good, there is a problem that the laser workability is slightly inferior and the through-hole pitch (via pitch) is large. Although Comparative Example 3 has good laser processability and through-hole pitch, it is not preferable in that the panel yield is lower than that of Examples and Comparative Examples 1 and 2.
以上のように、上述した実施形態及び実施例では、ガラス基板10の第1面11上に樹脂層20を形成しておき、樹脂層が形成されていない第2面12側からのレーザ照射により、第1面11から第2面12に向けて内径が大きくなる形状の複数の貫通孔13をコア基板60(樹脂層20付きのガラス基板10)に形成しているので、レーザ照射時の樹脂層の変形による応力がガラス基板10に発生しにくく、この応力に起因するガラス基板10の割れの発生を抑制できる。また、貫通孔13は、樹脂層20が形成されている第1面11での開口径t1が樹脂層の無い第2面12での開口径t2よりも小さくなるので、レーザ照射の熱により樹脂層20の表面での開口径t3がガラス基板10の第1面11での開口径t1よりも広がった場合にも、その開口径t3を第2面12での開口径t2と当程度の大きさに抑えることができる。従って、貫通孔13の狭ピッチ化を実現することが可能である。
As described above, in the above-described embodiments and examples, the
・変形例
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。
Modification Examples The present invention is not limited to the above-described examples and embodiments, and can be implemented in various modes without departing from the scope of the invention.
・変形例1:
上記実施形態では、配線基板100に形成されるすべての貫通孔13について、ガラス基板10の第1面11上に樹脂層20を形成するとともに、その第2面12上に樹脂層を形成しないものとしていたが、一部の貫通孔については第2面12上に樹脂層を形成するようにしてもよい。具体的には、例えば、貫通孔ピッチが小さな第1種の複数の貫通孔と、これよりも貫通孔ピッチが大きな第2種の複数の貫通孔とがガラス基板10に形成される場合を想定する。この場合には、貫通孔ピッチが大きな第2種の複数の貫通孔については、ガラス基板10の第1面11と第2面12の両方に樹脂層を形成するものとしてもよい。この場合にも、より貫通孔ピッチが小さな第1種の複数の貫通孔については、狭ピッチ化を実現することが可能である。
・ Modification 1:
In the above embodiment, the
10…ガラス基板
11…第1面
12…第2面
13…貫通孔
20…樹脂層
20s…樹脂層の表面
30…接続導体層
40…樹脂層
51…第1導体層
52…第2導体層
60…コア基板
100…配線基板
200…レーザ出射ユニット
DESCRIPTION OF
Claims (10)
互いに対向する第1面と第2面とを有するガラス基板と当該ガラス基板の第1面上に形成された樹脂層とを有するコア基板を準備する工程と、
樹脂層が形成されていない前記第2面側からのレーザ照射により、前記第1面から前記第2面に向けて内径が大きくなる形状の複数の貫通孔を前記コア基板に形成する工程と、
前記ガラス基板の前記第1面上に形成された前記樹脂層の表面から前記貫通孔の内面を介して前記第2面まで続く接続導体層を形成する工程と、
前記接続導体層に接続された導体層として、前記コア基板の前記第1面側に第1導体層を形成するとともに前記第2面側に第2導体層を形成する工程と、
を備えることを特徴とする配線基板の製造方法。 A method for manufacturing a wiring board, comprising:
Preparing a core substrate having a glass substrate having a first surface and a second surface facing each other and a resin layer formed on the first surface of the glass substrate;
Forming a plurality of through-holes in the core substrate having an inner diameter increasing from the first surface toward the second surface by laser irradiation from the second surface side where the resin layer is not formed;
Forming a connection conductor layer that continues from the surface of the resin layer formed on the first surface of the glass substrate to the second surface through the inner surface of the through hole;
Forming a first conductor layer on the first surface side of the core substrate as a conductor layer connected to the connection conductor layer and forming a second conductor layer on the second surface side;
A method for manufacturing a wiring board, comprising:
前記ガラス基板の前記第1面での前記貫通孔の開口径をt1とし、
前記ガラス基板の前記第2面での前記貫通孔の開口径をt2とし、
前記樹脂層の表面での前記貫通孔の開口径をt3としたとき、
1.2×t2≧t3>t1であることを特徴とする配線基板の製造方法。 It is a manufacturing method of the wiring board according to claim 1,
An opening diameter of the through hole on the first surface of the glass substrate is t1,
The opening diameter of the through hole on the second surface of the glass substrate is t2,
When the opening diameter of the through hole on the surface of the resin layer is t3,
A method of manufacturing a wiring board, wherein 1.2 × t2 ≧ t3> t1.
t2≧t3>t1であることを特徴とする配線基板の製造方法。 It is a manufacturing method of the wiring board according to claim 2,
A method of manufacturing a wiring board, wherein t2 ≧ t3> t1.
前記樹脂層は熱硬化性樹脂製であり、
前記樹脂層の厚みは前記ガラス基板の厚みの1/10以下であることを特徴とする配線基板の製造方法。 It is a manufacturing method of the wiring board according to any one of claims 1 to 3,
The resin layer is made of a thermosetting resin,
The thickness of the resin layer is 1/10 or less of the thickness of the glass substrate.
前記ガラス基板の厚みは500μm以下であることを特徴とする配線基板の製造方法。 It is a manufacturing method of the wiring board according to any one of claims 1 to 4,
The method of manufacturing a wiring board, wherein the glass substrate has a thickness of 500 μm or less.
互いに対向する第1面と第2面とを有するガラス基板と、前記第1面上に形成された樹脂層とを含むコア基板と、
前記第1面から前記第2面に向けて内径が大きくなる形状をなし、前記コア基板を貫通する複数の貫通孔と、
前記ガラス基板の前記第1面上に形成された前記樹脂層の表面から前記貫通孔の内面を介して前記第2面まで続くように形成された接続導体層と、
前記接続導体層に接続された導体層であって、前記コア基板の前記第1面側に形成された第1導体層及び前記第2面側に形成された第2導体層と、
を備えることを特徴とする配線基板。 A wiring board,
A core substrate including a glass substrate having a first surface and a second surface facing each other; and a resin layer formed on the first surface;
A shape in which an inner diameter increases from the first surface toward the second surface, and a plurality of through holes penetrating the core substrate;
A connection conductor layer formed so as to continue from the surface of the resin layer formed on the first surface of the glass substrate to the second surface via the inner surface of the through hole;
A conductor layer connected to the connection conductor layer, the first conductor layer formed on the first surface side of the core substrate and the second conductor layer formed on the second surface side;
A wiring board comprising:
前記ガラス基板の前記第1面での前記貫通孔の開口径をt1とし、
前記ガラス基板の前記第2面での前記貫通孔の開口径をt2とし、
前記樹脂層の表面での前記貫通孔の開口径をt3としたとき、
1.2×t2≧t3>t1であることを特徴とする配線基板。 The wiring board according to claim 6,
An opening diameter of the through hole on the first surface of the glass substrate is t1,
The opening diameter of the through hole on the second surface of the glass substrate is t2,
When the opening diameter of the through hole on the surface of the resin layer is t3,
A wiring board characterized by 1.2 × t2 ≧ t3> t1.
t2≧t3>t1であることを特徴とする配線基板。 The wiring board according to claim 7,
A wiring board, wherein t2 ≧ t3> t1.
前記樹脂層の厚みは前記ガラス基板の厚みの1/10以下であることを特徴とする配線基板。 A wiring board according to any one of claims 6 to 8,
The thickness of the said resin layer is 1/10 or less of the thickness of the said glass substrate, The wiring board characterized by the above-mentioned.
前記ガラス基板の厚みは500μm以下であることを特徴とする配線基板。 The wiring board according to any one of claims 6 to 9,
The thickness of the said glass substrate is 500 micrometers or less, The wiring board characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014247941A JP2016111221A (en) | 2014-12-08 | 2014-12-08 | Method of manufacturing wiring board and wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014247941A JP2016111221A (en) | 2014-12-08 | 2014-12-08 | Method of manufacturing wiring board and wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016111221A true JP2016111221A (en) | 2016-06-20 |
Family
ID=56122322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014247941A Withdrawn JP2016111221A (en) | 2014-12-08 | 2014-12-08 | Method of manufacturing wiring board and wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016111221A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019208358A1 (en) * | 2018-04-24 | 2019-10-31 | ソニー株式会社 | Glass wiring substrate, component mounting glass wiring substrate, and method for producing glass wiring substrate |
WO2020180149A1 (en) * | 2019-03-07 | 2020-09-10 | 에스케이씨 주식회사 | Packaging substrate and semiconductor apparatus comprising same |
WO2020185023A1 (en) * | 2019-03-12 | 2020-09-17 | 에스케이씨 주식회사 | Packaging substrate and method for manufacturing same |
WO2020185021A1 (en) * | 2019-03-12 | 2020-09-17 | 에스케이씨 주식회사 | Packaging substrate, and semiconductor device comprising same |
KR20210068578A (en) * | 2019-03-12 | 2021-06-09 | 에스케이씨 주식회사 | A loading cassette for a substrate containing glass and a method for loading a substrate to which the same is applied |
KR20210130241A (en) * | 2019-03-29 | 2021-10-29 | 에스케이씨 주식회사 | Packaging glass substrate for semiconductor, packaging substrate for semiconductor, and semiconductor device |
US11469167B2 (en) | 2019-08-23 | 2022-10-11 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
-
2014
- 2014-12-08 JP JP2014247941A patent/JP2016111221A/en not_active Withdrawn
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019208358A1 (en) * | 2018-04-24 | 2019-10-31 | ソニー株式会社 | Glass wiring substrate, component mounting glass wiring substrate, and method for producing glass wiring substrate |
KR20210068581A (en) * | 2019-03-07 | 2021-06-09 | 에스케이씨 주식회사 | Packaging substrate and semiconductor device including same |
KR102573196B1 (en) * | 2019-03-07 | 2023-08-30 | 앱솔릭스 인코포레이티드 | Packaging substrate and semiconductor device including the same |
CN113261094B (en) * | 2019-03-07 | 2024-04-16 | 爱玻索立克公司 | Package substrate and semiconductor device including the same |
WO2020180149A1 (en) * | 2019-03-07 | 2020-09-10 | 에스케이씨 주식회사 | Packaging substrate and semiconductor apparatus comprising same |
CN113261094A (en) * | 2019-03-07 | 2021-08-13 | Skc株式会社 | Package substrate and semiconductor device including the same |
CN113272951B (en) * | 2019-03-12 | 2024-04-16 | 爱玻索立克公司 | Package substrate and semiconductor device including the same |
KR102537004B1 (en) * | 2019-03-12 | 2023-05-26 | 앱솔릭스 인코포레이티드 | Packaging substrate and its manufacturing method |
KR20210068580A (en) * | 2019-03-12 | 2021-06-09 | 에스케이씨 주식회사 | Packaging substrate and semiconductor device including same |
CN113261093A (en) * | 2019-03-12 | 2021-08-13 | Skc株式会社 | Packaging substrate and preparation method thereof |
CN113272951A (en) * | 2019-03-12 | 2021-08-17 | Skc株式会社 | Package substrate and semiconductor device including the same |
KR20210068578A (en) * | 2019-03-12 | 2021-06-09 | 에스케이씨 주식회사 | A loading cassette for a substrate containing glass and a method for loading a substrate to which the same is applied |
WO2020185021A1 (en) * | 2019-03-12 | 2020-09-17 | 에스케이씨 주식회사 | Packaging substrate, and semiconductor device comprising same |
KR20230074611A (en) * | 2019-03-12 | 2023-05-30 | 앱솔릭스 인코포레이티드 | Packaging substrate and manufacturing method of the same |
WO2020185023A1 (en) * | 2019-03-12 | 2020-09-17 | 에스케이씨 주식회사 | Packaging substrate and method for manufacturing same |
JP2022523898A (en) * | 2019-03-12 | 2022-04-27 | アブソリックス インコーポレイテッド | Packaging substrate and its manufacturing method |
KR102528166B1 (en) * | 2019-03-12 | 2023-05-02 | 앱솔릭스 인코포레이티드 | Packaging substrate and semiconductor device including the same |
US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
KR102537005B1 (en) * | 2019-03-12 | 2023-05-26 | 앱솔릭스 인코포레이티드 | Loading cassette for substrates containing glass and method for loading substrates using the same |
KR20210071075A (en) * | 2019-03-12 | 2021-06-15 | 에스케이씨 주식회사 | Packaging substrate and manufacturing method thereof |
CN113261093B (en) * | 2019-03-12 | 2024-04-16 | 爱玻索立克公司 | Substrate for semiconductor package, method for manufacturing the same, and semiconductor device |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
KR102622608B1 (en) * | 2019-03-12 | 2024-01-08 | 앱솔릭스 인코포레이티드 | Packaging substrate and manufacturing method of the same |
KR20210130241A (en) * | 2019-03-29 | 2021-10-29 | 에스케이씨 주식회사 | Packaging glass substrate for semiconductor, packaging substrate for semiconductor, and semiconductor device |
US11437308B2 (en) | 2019-03-29 | 2022-09-06 | Absolics Inc. | Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus |
KR102515304B1 (en) * | 2019-03-29 | 2023-03-29 | 앱솔릭스 인코포레이티드 | Packaging glass substrate for semiconductor, packaging substrate for semiconductor, and semiconductor device |
US11469167B2 (en) | 2019-08-23 | 2022-10-11 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
US11728259B2 (en) | 2019-08-23 | 2023-08-15 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016111221A (en) | Method of manufacturing wiring board and wiring board | |
JP5200249B2 (en) | Cavity processing method for core substrate | |
TW201105203A (en) | Printed wiring board and method for manufacturing the same | |
JP2012166999A (en) | Method for manufacturing glass substrate for interposer, method for manufacturing interposer, glass substrate for interposer, and interposer | |
JP2013222745A (en) | Electronic component and manufacturing method of the same | |
KR101019150B1 (en) | Manufacturing method of printed circuit board having via-on-pad structure | |
JP4988900B2 (en) | Method for manufacturing printed wiring board | |
CN101076229A (en) | Method for producing printing-circuit board conducting hole | |
US20070063355A1 (en) | Multilayer circuit board and production method for same | |
JP6301812B2 (en) | Wiring board and manufacturing method thereof | |
JP4954246B2 (en) | Copper-clad laminate and manufacturing method thereof | |
US20150034377A1 (en) | Glass core substrate and method for manufacturing the same | |
JP2017005205A (en) | Wiring board and manufacturing method of the same | |
JP7337185B2 (en) | wiring board | |
JP2011095385A (en) | Method for manufacturing photoelectric wire wiring board and photoelectric wire wiring board | |
TW201424474A (en) | Substrate structure and manufacturing method thereof | |
JP2017130603A (en) | Glass panel for wiring board and method of manufacturing wiring board | |
JP2017073533A (en) | Printed circuit board and manufacturing method of the same | |
JP2016134409A (en) | Printed wiring board | |
JP6725099B2 (en) | Printed circuit board and manufacturing method thereof | |
KR102172674B1 (en) | Printed circuit board and method for manufacturing the same | |
JP5785760B2 (en) | Component mounting board | |
JP5334806B2 (en) | Photoelectric wiring board and optical module | |
WO2021084749A1 (en) | Heat dissipation substrate and production method therefor | |
JP6112658B2 (en) | Circuit board characterized by a structure with thick copper on the hole and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170307 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20170927 |