JP2016109987A - アクティブマトリクス基板の検査方法 - Google Patents
アクティブマトリクス基板の検査方法 Download PDFInfo
- Publication number
- JP2016109987A JP2016109987A JP2014249345A JP2014249345A JP2016109987A JP 2016109987 A JP2016109987 A JP 2016109987A JP 2014249345 A JP2014249345 A JP 2014249345A JP 2014249345 A JP2014249345 A JP 2014249345A JP 2016109987 A JP2016109987 A JP 2016109987A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminals
- inspection
- inspection method
- storage capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000007689 inspection Methods 0.000 claims abstract description 126
- 230000002159 abnormal effect Effects 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims description 63
- 238000012216 screening Methods 0.000 claims description 18
- 238000012360 testing method Methods 0.000 claims description 14
- 239000013643 reference control Substances 0.000 description 28
- 238000010586 diagram Methods 0.000 description 15
- 239000000523 sample Substances 0.000 description 12
- 241000750042 Vini Species 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000005401 electroluminescence Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】アクティブマトリクス基板における異常導通の有無を正しく判定するために適した検査方法を提供する。【解決手段】行列状に配置された複数の画素部を備え、個々の画素部は、データ電圧を保持する蓄積容量と、前記蓄積容量に保持されたデータ電圧に応じて発光素子に動作電流を供給するための駆動トランジスタとを含む駆動回路と、前記駆動回路に電気的に接続された複数の端子と、を有するアクティブマトリクス基板の検査方法は、前記複数の端子のうちの2つ以上の端子間に0Vを印加し(S23)、前記0Vの印加後、前記2つ以上の端子間に検査電圧を印加することにより異常導通の有無を判定し(S25)、前記異常導通の有無を判定後、前記2つ以上の端子間に0Vを再印加する(S27)。【選択図】図4A
Description
本発明は、アクティブマトリクス基板の検査方法に関する。
液晶表示パネルや有機EL(Electro Luminescence)表示パネルなどの画像表示パネルの多くは、アクティブマトリクス基板上に複数の画素を配置して構成される。各画素は、例えば、液晶素子や有機EL素子といった、透光または発光を制御するための電気光学素子を有している。アクティブマトリクス基板は、半導体、ガラス、樹脂などで構成される基板上に、画素ごとの電気光学素子を駆動するための電気回路を形成して構成される。
従来、アクティブマトリクス基板を、検査装置に接続して検査する技術が知られている(例えば、特許文献1を参照)。特許文献1には、アクティブマトリクス基板に形成された走査線のショート不良、及びアクティブマトリクス基板に形成されたデータ線のショート不良を検査する方法の一具体例が記載されている。
しかしながら、本発明者は、例えば、ショート不良検査(以下、端子間ショート検査とも言う)や絶縁不良検査(以下、耐圧スクリーニングともいう)などの検査において、アクティブマトリクス基板における異常導通の有無を判定するとき、実際には正常な箇所が異常導通していると誤って判定される不具合に遭遇した。
そこで、開示されるアクティブマトリクス基板の検査方法は、異常導通の有無を正しく判定するために適した検査方法を提供することを目的とする。
上記課題を解決するために、本発明の一態様にかかる検査方法は、アクティブマトリクス基板の検査方法であって、前記アクティブマトリクス基板は、行列状に配置された複数の画素部を備え、個々の画素部は、データ電圧を保持する蓄積容量と、前記蓄積容量に保持されたデータ電圧に応じて発光素子に動作電流を供給するための駆動トランジスタとを含む駆動回路と、前記駆動回路に電気的に接続された複数の端子と、を有し、前記検査方法は、前記複数の端子のうちの2つ以上の端子間に0Vを印加し、前記0Vの印加後、前記2つ以上の端子間に検査電圧を印加することにより異常導通の有無を判定し、前記異常導通の有無を判定後、前記2つ以上の端子間に0Vを再印加する。
開示されるアクティブマトリクス基板の検査方法によれば、前記端子間の電圧が実質的に0Vになっている状態で印加される検査電圧に応じて前記2以上の端子間の異常導通の有無が判定されるので、前記端子間に残留する電圧によって引き起こされる誤判定が回避される。
(本発明の一態様を得るに至った経緯)
本発明者は、背景技術の欄において記載したように、例えば耐圧スクリーニングや端子間ショート検査でアクティブマトリクス基板における異常導通の有無を判定するとき、実際には正常な箇所が異常導通していると誤判定される不具合に遭遇した。
本発明者は、背景技術の欄において記載したように、例えば耐圧スクリーニングや端子間ショート検査でアクティブマトリクス基板における異常導通の有無を判定するとき、実際には正常な箇所が異常導通していると誤判定される不具合に遭遇した。
当該不具合に関する公知の報告例がないため、本発明者は、独自の検討により当該不具合の発生要因を考察し、その対策を見出した。
以下ではまず、比較例として、誤判定が生じる端子間ショート検査の具体例を説明し、その後、当該誤判定を回避するための対策を含むアクティブマトリクス基板の新規な検査方法を実施の形態として説明する。
(比較例)
図1は、アクティブマトリクス基板の検査システムの一般的な構成を示す機能ブロック図である。図1に示される検査システム3は、検査されるアクティブマトリクス基板1、及びアクティブマトリクス基板1と電気的に接続されるテスタ2とで構成される。
図1は、アクティブマトリクス基板の検査システムの一般的な構成を示す機能ブロック図である。図1に示される検査システム3は、検査されるアクティブマトリクス基板1、及びアクティブマトリクス基板1と電気的に接続されるテスタ2とで構成される。
アクティブマトリクス基板1は、複数の画素部11を行列状に配置してなる表示部10を有している。表示部10には、行ごとに走査線12が設けられ、列ごとにデータ線13が設けられている。同じ行に配置される画素部11が当該行の走査線12に共通に接続され、同じ列に配置される画素部11が当該列のデータ線13に共通に接続される。
画素部11には、アクティブマトリクス基板1上に形成される有機EL素子ELに駆動電流を供給する駆動回路が形成されている。当該駆動回路は、図1の例では、駆動トランジスタTr1、書込みトランジスタTr2、及び蓄積容量Csから構成され、第1電源線14及び第2電源線15を介して供給される電源電圧を用いて、走査線12及びデータ線13を介して与えられる電気信号に従って、有機EL素子ELに駆動電流を供給する。
アクティブマトリクス基板1は、さらに、ショートバー121、122、131、132、及び電源パッド141、151を有している。ショートバー121には、奇数行の走査線12が接続され、ショートバー122には偶数行の走査線12が接続されている。ショートバー131には奇数列のデータ線13が接続され、ショートバー132には偶数列のデータ線13が接続されている。電源パッド141、151は、アクティブマトリクス基板1に設けられる電源配線(図示せず)を介して、各画素部11の第1電源線14及び第2電源線15にそれぞれ接続されている。
ここで、走査線12は、ショートバー121又はショートバー122に直接接続されていてもよく、ESD(ElectroStatic Discharge)保護用ダイオードを介在して接続されていてもよい。また、ショートバー121及びショートバー122は、導電ゴムで構成された長尺の部材であってもよい。このことは、データ線13とショートバー131、ショートバー132についても同様である。
また、アクティブマトリクス基板1は、検査完了後に割断線19に沿って割断されてもよい。
テスタ2は、プローブ20を介して、アクティブマトリクス基板1に電気的に接続されている。プローブ20は、一例として、アクティブマトリクス基板1のショートバー121、122、131、132、及び電源パッド141、151のそれぞれと接触する6本のプローブで構成される。
テスタ2は、プローブ20を介して、アクティブマトリクス基板1のショートバー121、122、131、132、及び電源パッド141、151のそれぞれに所定の電圧を印加しながら、プローブに流れる電流を測定する。
次に、上述のように構成される検査システム3において実行されるアクティブマトリクス基板の検査方法について説明する。
図2は、アクティブマトリクス基板の一般的な検査方法を大まかに示すフローチャートである。図2に示されるように、アクティブマトリクス基板は、一例として、80V程度の電圧を印加して行う耐圧スクリーニング検査(S10)、10V程度の電圧を印加して行う端子間ショート検査(S20)、及び30V程度の電圧を印加して行う画素検査(S30)で構成される。ステップS30の画素検査は、画素部の全端子(図1の例では、走査線12、データ線13、第1電源線14、及び第2電源線15)を一旦接地した後(S31)、各端子から所定の電圧を与えることによって画素部の駆動回路の動作を検査し(S32)、その後、全端子を再び接地する(S33)ことにより行われる。
このような検査方法に従って、耐圧スクリーニング検査では絶縁不良の有無が判定され、端子間ショート検査ではショート不良の有無が判定され、画素検査では駆動回路の動作不良の有無が判定される。不良と判定されたアクティブマトリクス基板は、後工程への移行が禁止され、リペア処理による再生が試みられる。また、不良箇所や原因を特定し不良情報として記録することで、歩留まりを改善するためのフィードバックが得られる。
図3は、比較例に係る耐圧スクリーニング及び端子間ショート検査の一例を示すフローチャートであり、図2のフローチャートにおけるステップS10及びS20の詳細な内容の一例が表されている。図3に示されるフローチャートでは、複数の端子組の各々について、当該端子組に属する端子間で絶縁不良やショートといった異常導通の有無が、次のようにして判定される。すなわち、検査する端子組を選択し(S22)、選択された端子組に属する端子間に検査電圧(例えば、耐圧スクリーニングでは80V程度、端子間ショート検査では10V程度)を印加し(S24)、異常導通の有無を判定し(S25)、異常導通があると判定された場合に不良情報を記録する(S26)処理が、全ての端子組での検査が行われるまで繰り返される(S29)。ここで、異常導通の有無は、検査電圧の印加中に端子間に流れる電流量や、検査電圧の印加後の端子間の電圧変動など、周知の基準に従って判定される。
図3に従って端子間ショート検査を行う場合に生じる誤判定の具体例を、図1の画素部11の構成に基づいて、以下に示す。
図3に従って、端子間ショート検査を、データ線13−走査線12、走査線12−第1電源線14、第1電源線14−第2電源線15の3組の端子組について、この順に行うことを考える。より詳細には、図3のフローチャートにおける繰り返し処理の1周目で、データ線13に10V、走査線12に0Vを印加し、2周目で、走査線12に10V、第1電源線14に0Vを印加し、3周目で、第1電源線14に0V、第2電源線15に0Vを印加する。
このような端子組の順序及び電圧で端子間ショート検査を行った場合、1周目でデータ線13に印加された10Vが、2周目においても、いくらかの電圧としてデータ線13に残留していることがある。2周目で走査線12に10Vが印加され書込みトランジスタTr2が導通したとき、データ線13に電圧が残留していれば、当該電圧が蓄積容量Csに保持され、駆動トランジスタTr1を導通させる。そのような場合、3周目で駆動トランジスタTr1のソース−ドレイン間が、実際にはショートしていないにも関わらず、ショートしていると誤判定される。
このようにして端子間ショート検査(S20)で蓄積容量Csに保持された電圧は、図2に示される画素検査(S30)にも影響を及ぼす。蓄積容量Csに保持された電圧が、画素検査へ引き継がれた場合、蓄積容量Csの電圧は、画素部の全端子を接地しても(S31)残留し、駆動回路動作検査(図2のS32)で予期しないバイアスとして働く。その結果、駆動回路が実際には正しく動作しているにも関わらず、動作不良と誤判定される原因になり得る。
このように、本発明者は、図3に従って端子間ショート検査を行う場合、端子組の特定の順序及び特定の電圧で端子間ショート検査を行うことで蓄積容量Csに残留する電圧が、端子間ショート検査や画素回路動作検査での誤判定の原因となることを見出した。このような誤判定は、端子間ショート検査のみならず、耐圧スクリーニングにおいても生じ得る。また、蓄積容量Csのみならず、端子間の容量に残留する電圧も、同様の誤判定を引き起こす要因になり得る。
図1に示されるような単純な駆動回路では、蓄積容量Csや端子間の容量に電圧を残留させない端子組の検査順序及び検査電圧を十分に吟味することによって、このような誤判定は比較的容易に回避され得る。
しかしながら、駆動回路が複雑化し駆動回路が有する端子数が多くなると端子の組み合わせの数が急激に多くなるため、誤判定が生じない端子組の検査順序及び印加電圧を見つけることは、煩雑かつ困難である。つまり、適正な検査シーケンスを設計するために大きなコストがかかる。
このような課題に鑑み、本開示では、アクティブマトリクス基板における異常導通の有無を正しく判定するために適した検査方法が提供される。
開示される一態様に係る検査方法は、アクティブマトリクス基板の検査方法であって、前記アクティブマトリクス基板は、行列状に配置された複数の画素部を備え、個々の画素部は、データ電圧を保持する蓄積容量と、前記蓄積容量に保持されたデータ電圧に応じて発光素子に動作電流を供給するための駆動トランジスタとを含む駆動回路と、前記駆動回路に電気的に接続された複数の端子と、を有し、前記検査方法は、前記複数の端子のうちの2つ以上の端子間に0Vを印加し、前記0Vの印加後、前記2つ以上の端子間に検査電圧を印加することにより異常導通の有無を判定し、前記異常導通の有無を判定後、前記2つ以上の端子間に0Vを再印加するする。
このような検査方法によれば、前記端子間に残留する電圧が実質的に0Vになっている状態で印加される検査電圧に応じて前記2以上の端子間の異常導通の有無が判定されるので、前記端子間に残留する電圧によって引き起こされる誤判定が回避される。
また、前記検査方法は、前記複数の端子のうちの2つ以上の端子を相異なる組み合わせで含む複数の端子組の各々について順次、前記端子組に属する端子間に0Vを印加し、前記0Vの印加後、前記端子間に前記検査用電圧を印加することにより異常導通の有無を判定し、前記異常導通の有無を判定後、前記端子間に0Vを再印加してもよい。
このような検査方法によれば、端子組ごとに、前記端子組に属する端子間に残留する電圧が0Vになっている状態で印加される検査電圧に応じて前記端子間の異常導通の有無が判定される。その結果、どの端子組についても端子間に残留する電圧によって引き起こされる誤判定を回避する効果が得られる。この効果は、端子組の検査順序や検査電圧を考慮しなくとも得られるので、検査シーケンスの設計コストを低減するために役立つ。
また、前記検査方法は、前記複数の端子組のうちの最初の端子組に属する端子間に0Vを印加する前に、前記蓄積容量に保持されている電圧を0Vにリセットしてもよい。
このような検査方法によれば、前記端子間の容量のみならず、前記蓄積容量の電圧が実質的に0Vになっている状態で前記2以上の異常導通の有無が判定されるので、前記蓄積容量に残留している電圧によって引き起こされる誤判定が回避される。
また、前記検査方法は、前記複数の端子組の各々について、前記端子組に属する端子間に0Vを再印加後、次の端子組に属する端子間に0Vを印加する前に、前記蓄積容量に保持されている電圧を0Vにリセットしてもよい。
このような検査方法によれば、前記端子間の容量のみならず、前記蓄積容量の電圧が実質的に0Vになっている状態で前記2以上の異常導通の有無が判定されるので、前記蓄積容量に残留している電圧によって引き起こされる誤判定が回避される。
また、前記検査方法は、前記2つ以上の端子間に第1検査電圧を印加することにより前記異常導通の有無の判定する端子間ショート検査、及び前記2つ以上の端子間に前記第1検査電圧よりも高い第2検査電圧を印加することにより前記異常導通の有無の判定する耐圧スクリーニングのうちの、少なくとも一方を実行してもよい。
このような検査方法によれば、前記端子間ショート検査及び前記耐圧スクリーニングを行う際に、端子間の残留電圧や蓄積容量の残留電圧によって引き起こされる誤判定が回避される。
また、前記検査方法は、前記端子間ショート検査、前記耐圧スクリーニング、再度の前記端子間ショート検査を、この順に実行してもよい。
このような検査方法によれば、例えば、予備的な端子間ショート検査、耐圧スクリーニング、詳細な端子間ショート検査を、この順に行うことができる。
(実施の形態1)
図4Aは、実施の形態1に係る端子間ショート検査の一例を示すフローチャートである。図4Aに示される端子間ショート検査は、図3に示される比較例と比べて、端子間に0Vを印加する2つのステップが追加される。
図4Aは、実施の形態1に係る端子間ショート検査の一例を示すフローチャートである。図4Aに示される端子間ショート検査は、図3に示される比較例と比べて、端子間に0Vを印加する2つのステップが追加される。
図4Aのフローチャートに従って、検査する端子組が選択された(S22)後で、かつ、選択された端子組に属する端子間に検査電圧を印加する(S24)前に、前記端子間に0Vが印加される(S23)。また、異常導通の有無を判定後(S25)、前記端子間に0Vが再印加される(S27)。つまり、前記0Vの印加は、端子間ショート検査を行う端子組ごとに、異常導通の有無を判定する前後で、行われる。
これにより、どの端子組に属する端子間の異常導通も、端子間の電圧が実質的に0Vになっている状態で印加される検査電圧によって行われるので、少なくとも端子間に残留する電圧に起因する誤判定が回避される。しかも、この効果は、検査を行う端子組の順序や印加電圧を考慮しなくとも得られるので、検査シーケンスの設計コストを低減するために役立つ。
図4Bは、実施の形態1に係る端子間ショート検査の他の一例を示すフローチャートである。図4Bに示される端子間ショート検査は、図4Aに示されるフローチャートと比べて、蓄積容量CsをリセットするステップS21が追加される。
図4Cは、実施の形態1に係る端子間ショート検査の他の一例を示すフローチャートである。図4Cに示される端子間ショート検査は、図4Bに示されるフローチャートと比べて、蓄積容量CsをリセットするステップS28がさらに追加される。
ここで、蓄積容量Csをリセットするとは、蓄積容量Csの電圧が実質的に0Vとなるように、蓄積容量Csの電荷をディスチャージする動作である。図4B及び図4Cに示されるフローチャートによれば、端子間の残留電圧によって引き起こされる誤判定のみならず、蓄積容量Csの残留電圧によって引き起こされる誤判定が回避される。
以下では、蓄積容量Csをリセットする動作の具体例を示す。
図5は、蓄積容量のリセット動作の具体例を示す図である。図5において、(a)はリセット動作が行われる画素回路、(b)はリセット動作のシーケンス、及び(c)はリセット動作に用いられる電圧を示す。
図5の(a)に示される画素回路は、図1に示される画素回路と同一である。
図5の(b)に示されるシーケンスは、テスタ2からプローブ20を介してアクティブマトリクス基板1に供給され、画素回路に印加される電圧のシーケンスを表している。
ステップ1で、データ線Data、走査線Scan、及び第1電源線VTFTを接地し、駆動トランジスタTr1、書込みトランジスタTr2をオフ状態にする。ステップ2で、データ線Data及び走査線Scanに電圧Hを印加し、第1電源線VTFTに電圧Lを印加する。これにより、駆動トランジスタTr1、書込みトランジスタTr2をオン状態にし、駆動トランジスタTr1のソース−ドレイン間電圧を0Vにする。
ステップ3で、データ線に電圧Lを印加し、駆動トランジスタTr1のゲート−ソース間電圧を0Vにする。ステップ4で、書込みトランジスタTr2をオフ状態にし、ステップ5で、再び全ての端子を接地する。以上のシーケンスに従って、蓄積容量Csの電圧が0Vにリセットされる。
図5の(c)に示されるように、このシーケンスは、電圧Hを8V、電圧Lを0Vとして実行されてもよく(条件1)、また、電圧Hを8V、電圧Lを−2Vとして実行されてもよい(条件2)。いずれの電圧条件を採用した場合も、蓄積容量Csの電圧を0Vにリセットすることができる。
なお、図5の(b)のリセットシーケンスは、図5の(a)に示される画素回路に限られず、駆動トランジスタTr1、書込みトランジスタTr2、及び蓄積容量Csを有する限り、あらゆる画素回路に適用できる。例えば、発光特性や制御性を向上するために、図5の(a)に示される画素回路にいくつかのトランジスタや制御信号線が追加された様々な画素回路が知られているが、図5の(b)のリセットシーケンスは、そのような画素回路に適用されてもよい。
(実施の形態2)
実施の形態2では、実施の形態1の画素回路とは異なる構成の画素回路において蓄積容量Csをリセットする手順についていくつかの具体例を示す。
実施の形態2では、実施の形態1の画素回路とは異なる構成の画素回路において蓄積容量Csをリセットする手順についていくつかの具体例を示す。
図6は、蓄積容量のリセット動作の具体例を示す図である。図6において、(a)はリセット動作が行われる画素回路、(b)はリセット動作のシーケンス、及び(c)はリセット動作に用いられる電圧を示す。
図6の(a)に示される画素回路は、図5の(a)に示される画素回路に、イネーブルトランジスタTr3、初期化トランジスタTr4、参照制御トランジスタTr5、イネーブル制御線Enable、初期化制御線Init、参照制御線Ref、初期化電圧線VINI、及び参照電圧線VREFを追加して構成される。
追加されるこれらの構成要素には、画素回路の発光特性や制御性を向上するための特定の役割りが与えられているが、蓄積容量Csのリセット動作においては、蓄積容量Csの電圧を0Vにリセットするために活用される。
イネーブル制御線Enable、初期化制御線Init、及び参照制御線Refは、各行に設けられ、当該行に配置される画素部に共通に接続されている。イネーブル制御線Enable、初期化制御線Init、及び参照制御線Refは、それぞれ異なるショートバーに接続され、当該ショートバーがテスタ2のプローブと接触することにより、テスタ2から検査用の電圧を印加されてもよい(図示省略)。
初期化電圧線VINI及び参照電圧線VREFは、全ての画素部に共通に接続されている。初期化電圧線VINI及び参照電圧線VREFは、それぞれ異なるパッドに接続され、当該パッドがテスタ2のプローブと接触することにより、テスタ2から検査用の電圧を印加されてもよい(図示省略)。
図6の(b)に示されるシーケンスは、テスタ2からプローブ20を介してアクティブマトリクス基板1に供給され、画素回路に印加される電圧のシーケンスを表している。
ステップ1で、データ線Data、走査線Scan、参照制御線Ref、初期化制御線Init、イネーブル制御線Enable、第1電源線VTFT、参照電圧線VREF、初期化電圧線VINI、及び第2電源線VELを接地し、駆動トランジスタTr1、書込みトランジスタTr2、イネーブルトランジスタTr3、初期化トランジスタTr4、及び参照制御トランジスタTr5をオフ状態にする。
ステップ2で、データ線Data、走査線Scan、参照制御線Ref、初期化制御線Init、及びイネーブル制御線Enableに電圧Hを印加し、ステップ3で、データ線Data、走査線Scanに電圧Lを印加する。これにより、初期化トランジスタTr4及び参照制御トランジスタTr5をオン状態にすることにより、駆動トランジスタTr1のゲート−ソース間電圧、及びソース−ドレイン間電圧を0Vにする。
ステップ4で、イネーブルトランジスタTr3をオフ状態にし、駆動トランジスタTr1のゲート−ソース間電圧を0Vに維持する。ステップ5で初期化トランジスタTr4及び参照制御トランジスタTr5をオフ状態にし、ステップ5で、再び全ての端子を接地する。以上のシーケンスに従って、蓄積容量Csの電圧が0Vにリセットされる。
なお、上記ではステップ5で初期化トランジスタTr4及び参照制御トランジスタTr5を同時にオフ状態にしたが、ステップ5を2つのサブステップに分割し、当該2つのサブステップにおいて、初期化トランジスタTr4及び参照制御トランジスタTr5の一方及び他方を順次オフ状態にしてもよい。
図6の(c)に示されるように、このシーケンスは、電圧Hを8V、電圧Lを0Vとして実行されてもよく(条件1)、また、電圧Hを8V、電圧Lを−2Vとして実行されてもよい(条件2)。いずれの電圧条件を採用した場合も、蓄積容量Csの電圧を0Vにリセットすることができる。
図6の(b)に示されるシーケンスは、初期化トランジスタTr4及び参照制御トランジスタTr5を介して蓄積容量Csの電圧を0Vにリセットする点で、例えば、イネーブルトランジスタTr3及びイネーブル制御線Enableを省略した画素回路によっても実行され得る。その場合の蓄積容量のリセット動作について説明する。
図7は、蓄積容量のリセット動作の具体例を示す図である。図7において、(a)はリセット動作が行われる画素回路、(b)はリセット動作のシーケンス、及び(c)はリセット動作に用いられる電圧を示す。
図7の(a)に示される画素回路は、図6の(a)に示される画素回路から、イネーブルトランジスタTr3及びイネーブル制御線Enableを省いて構成される。
図7の(b)に示されるシーケンスは、図6の(b)に示されるシーケンスと比べて、イネーブル制御線Enableの駆動が省かれることによって、1ステップ短縮されている。図7の(a)に示される画素回路では、このようなシーケンスに従って、蓄積容量Csの電圧が0Vにリセットされる。
(実施の形態3)
実施の形態3では、実施の形態1の画素回路とは異なる構成の画素回路において蓄積容量Csをリセットする手順についていくつかの具体例を示す。
実施の形態3では、実施の形態1の画素回路とは異なる構成の画素回路において蓄積容量Csをリセットする手順についていくつかの具体例を示す。
図8は、蓄積容量のリセット動作の具体例を示す図である。図8において、(a)はリセット動作が行われる画素回路、(b)はリセット動作のシーケンス、及び(c)はリセット動作に用いられる電圧を示す。
図8の(a)に示される画素回路は、図6の(a)に示される画素回路と同一である。
図8の(b)に示されるシーケンスは、テスタ2からプローブ20を介してアクティブマトリクス基板1に供給され、画素回路に印加される電圧のシーケンスを表している。
ステップ1で、データ線Data、走査線Scan、参照制御線Ref、初期化制御線Init、イネーブル制御線Enable、第1電源線VTFT、参照電圧線VREF、初期化電圧線VINI、及び第2電源線VELを接地し、駆動トランジスタTr1、書込みトランジスタTr2、イネーブルトランジスタTr3、初期化トランジスタTr4、及び参照制御トランジスタTr5をオフ状態にする。
ステップ2で、データ線Data、走査線Scan、参照制御線Ref、初期化制御線Init、及びイネーブル制御線Enableに電圧Hを印加し、ステップ3で、データ線Data、参照制御線Ref、初期化電圧線VINIに電圧Lを印加する。これにより、書込みトランジスタTr2及び初期化トランジスタTr4をオン状態にすることにより、駆動トランジスタTr1のゲート−ソース間電圧、及びソース−ドレイン間電圧を0Vにする。
ステップ4で、イネーブルトランジスタTr3をオフ状態にし、駆動トランジスタTr1のゲート−ソース間電圧を0Vに維持する。ステップ5で書込みトランジスタTr2及び初期化トランジスタTr4をオフ状態にし、ステップ5で、再び全ての端子を接地する。以上のシーケンスに従って、蓄積容量Csの電圧が0Vにリセットされる。
なお、上記ではステップ5で書込みトランジスタTr2及び初期化トランジスタTr4を同時にオフ状態にしたが、ステップ5を2つのサブステップに分割し、当該2つのサブステップにおいて、書込みトランジスタTr2及び初期化トランジスタTr4の一方及び他方を順次オフ状態にしてもよい。
図8の(c)に示されるように、このシーケンスは、電圧Hを8V、電圧Lを0Vとして実行されてもよく(条件1)、また、電圧Hを8V、電圧Lを−2Vとして実行されてもよい(条件2)。いずれの電圧条件を採用した場合も、蓄積容量Csの電圧を0Vにリセットすることができる。
図8の(b)に示されるシーケンスは、書込みトランジスタTr2及び初期化トランジスタTr4を介して蓄積容量Csの電圧を0Vにリセットする点で、例えば、イネーブルトランジスタTr3、参照制御トランジスタTr5、イネーブル制御線Enable、及び参照制御線Refを省略した画素回路によっても実行され得る。その場合の蓄積容量のリセット動作について説明する。
図9は、蓄積容量のリセット動作の具体例を示す図である。図9において、(a)はリセット動作が行われる画素回路、(b)はリセット動作のシーケンス、及び(c)はリセット動作に用いられる電圧を示す。
図9の(a)に示される画素回路は、図8の(a)に示される画素回路から、イネーブルトランジスタTr3及びイネーブル制御線Enableを省いて構成される。
図9の(b)に示されるシーケンスは、図8の(b)に示されるシーケンスと比べて、イネーブル制御線Enableの駆動が省かれることによって、1ステップ短縮されている。図9の(a)に示される画素回路では、このようなシーケンスに従って、蓄積容量Csの電圧が0Vにリセットされる。
また、次のような画素回路にも適用できる。
図10は、蓄積容量のリセット動作の具体例を示す図である。図10において、(a)はリセット動作が行われる画素回路、(b)はリセット動作のシーケンス、及び(c)はリセット動作に用いられる電圧を示す。
図10の(a)に示される画素回路は、図8の(a)に示される画素回路から、参照制御トランジスタTr5、参照制御線Ref、及び参照電圧線VREFを省いて構成される。
図10の(b)に示されるシーケンスは、図8の(b)に示されるシーケンスと比べて、参照制御線Refの駆動及び参照電圧線VREFへの電圧供給が省かれている。図10の(a)に示される画素回路では、このようなシーケンスに従って、蓄積容量Csの電圧が0Vにリセットされる。
(変形例)
以上、本発明の一つまたは複数の態様に係るアクティブマトリクス基板の検査方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施した形態や、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
以上、本発明の一つまたは複数の態様に係るアクティブマトリクス基板の検査方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施した形態や、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
実施の形態1では、駆動トランジスタTr1及び書込みトランジスタTr2を介して蓄積容量Csの電圧を0Vにリセットしたが、参照制御トランジスタTr5を有する画素回路では、書込みトランジスタTr2の代わりに参照制御トランジスタTr5を用いることもできる。その場合の蓄積容量のリセット動作について説明する。
図11は、蓄積容量のリセット動作の具体例を示す図である。図11において、(a)はリセット動作が行われる画素回路、(b)はリセット動作のシーケンス、及び(c)はリセット動作に用いられる電圧を示す。
図11の(a)に示される画素回路は、図6の(a)に示される画素回路から、初期化トランジスタTr4、初期化制御線Init、及び初期化電圧線VINIを省いて構成される。
図11の(b)に示されるシーケンスは、テスタ2からプローブ20を介してアクティブマトリクス基板1に供給され、画素回路に印加される電圧のシーケンスを表している。
ステップ1で、データ線Data、走査線Scan、参照制御線Ref、イネーブル制御線Enable、第1電源線VTFT、参照電圧線VREF、及び第2電源線VELを接地し、駆動トランジスタTr1、書込みトランジスタTr2、イネーブルトランジスタTr3、及び参照制御トランジスタTr5をオフ状態にする。
ステップ2で、データ線Data、走査線Scan、参照制御線Ref、及びイネーブル制御線Enableに電圧Hを印加し、ステップ3で、データ線Data、参照制御線Refに電圧Lを印加する。これにより、駆動トランジスタTr1のゲート−ソース間電圧を0Vにする。
ステップ4で、イネーブルトランジスタTr3をオフ状態にし、駆動トランジスタTr1のゲート−ソース間電圧を0Vに維持する。ステップ5で参照制御トランジスタTr5をオフ状態にし、ステップ5で、再び全ての端子を接地する。以上のシーケンスに従って、蓄積容量Csの電圧が0Vにリセットされる。
図11の(c)に示されるように、このシーケンスは、電圧Hを8V、電圧Lを0Vとして実行されてもよく(条件1)、また、電圧Hを8V、電圧Lを−2Vとして実行されてもよい(条件2)。いずれの電圧条件を採用した場合も、蓄積容量Csの電圧を0Vにリセットすることができる。
図11の(a)に示される画素回路では、このようなシーケンスに従って、蓄積容量Csの電圧が0Vにリセットされる。
また、一般的なアクティブマトリクス基板の検査として、耐圧スクリーニング、端子間ショート検査、及び、画素検査がこの順に行われる例について述べたが、アクティブマトリクス基板の検査は、この順序には限られない。例えば、耐圧スクリーニングの前後で端子間ショート検査が行われてもよい。そのような変形について説明する。
図12は、変形例に係るアクティブマトリクス基板の検査方法を大まかに示すフローチャートである。図12に示されるように、まず、端子間ショート検査を行い(S20a)、次に、耐圧スクリーニングを行い(S10)、その後再び、端子間ショート検査を行ってもよい(S20b)。前述したように、端子間ショート検査(S20a、S20b)は、10V程度の電圧を印加して行われ、耐圧スクリーニング(S10)は、80V程度の電圧を印加して行われる。
このような構成によれば、例えば、予備的な端子間ショート検査、耐圧スクリーニング、詳細な端子間ショート検査を、この順に行うことができる。
本発明にかかるアクティブマトリクス基板の検査方法は、表示パネルを構成するアクティブマトリクス基板の検査に利用できる。
1 アクティブマトリクス基板
2 テスタ
3 検査システム
10 表示部
11 画素部
12 走査線
13 データ線
14 第1電源線
15 第2電源線
19 割断線
20 プローブ
121、122、131、132 ショートバー
141、151 電源パッド
2 テスタ
3 検査システム
10 表示部
11 画素部
12 走査線
13 データ線
14 第1電源線
15 第2電源線
19 割断線
20 プローブ
121、122、131、132 ショートバー
141、151 電源パッド
Claims (6)
- アクティブマトリクス基板の検査方法であって、
前記アクティブマトリクス基板は、行列状に配置された複数の画素部を備え、
個々の画素部は、
データ電圧を保持する蓄積容量と、前記蓄積容量に保持されたデータ電圧に応じて発光素子に動作電流を供給するための駆動トランジスタとを含む駆動回路と、
前記駆動回路に電気的に接続された複数の端子と、
を有し、
前記検査方法は、
前記複数の端子のうちの2つ以上の端子間に0Vを印加し、
前記0Vの印加後、前記2つ以上の端子間に検査電圧を印加することにより異常導通の有無を判定し、
前記異常導通の有無を判定後、前記2つ以上の端子間に0Vを再印加する、
検査方法。 - 前記検査方法は、
前記複数の端子のうちの2つ以上の端子を相異なる組み合わせで含む複数の端子組の各々について順次、前記端子組に属する端子間に0Vを印加し、前記0Vの印加後、前記端子間に前記検査用電圧を印加することにより異常導通の有無を判定し、前記異常導通の有無を判定後、前記端子間に0Vを再印加する、
請求項1に記載の検査方法。 - 前記検査方法は、
前記複数の端子組のうちの最初の端子組に属する端子間に0Vを印加する前に、前記蓄積容量に保持されている電圧を0Vにリセットする、
請求項2に記載の検査方法。 - 前記検査方法は、
前記複数の端子組の各々について、前記端子組に属する端子間に0Vを再印加後、次の端子組に属する端子間に0Vを印加する前に、前記蓄積容量に保持されている電圧を0Vにリセットする、
請求項2に記載の検査方法。 - 前記検査方法は、
前記2つ以上の端子間に第1検査電圧を印加することにより前記異常導通の有無の判定する端子間ショート検査、及び前記2つ以上の端子間に前記第1検査電圧よりも高い第2検査電圧を印加することにより前記異常導通の有無の判定する耐圧スクリーニングのうちの、少なくとも一方を実行する、
請求項1に記載の検査方法。 - 前記検査方法は、
前記端子間ショート検査、前記耐圧スクリーニング、再度の前記端子間ショート検査を、この順に実行する、
請求項5に記載の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014249345A JP2016109987A (ja) | 2014-12-09 | 2014-12-09 | アクティブマトリクス基板の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014249345A JP2016109987A (ja) | 2014-12-09 | 2014-12-09 | アクティブマトリクス基板の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016109987A true JP2016109987A (ja) | 2016-06-20 |
Family
ID=56124121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014249345A Pending JP2016109987A (ja) | 2014-12-09 | 2014-12-09 | アクティブマトリクス基板の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016109987A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022153668A1 (ja) * | 2021-01-18 | 2022-07-21 | ローム株式会社 | 発光素子駆動装置 |
-
2014
- 2014-12-09 JP JP2014249345A patent/JP2016109987A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022153668A1 (ja) * | 2021-01-18 | 2022-07-21 | ローム株式会社 | 発光素子駆動装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9595213B2 (en) | Organic light-emitting display panel | |
US9990873B2 (en) | Display apparatus and method of testing the same | |
US9262952B2 (en) | Organic light emitting display panel | |
CN107799063B (zh) | 有机发光显示装置及其驱动方法 | |
US8525757B2 (en) | Display device that repairs defective light emitting elements and method of driving the same | |
US9514665B2 (en) | Testing device, and testing method for the line and one sheet using the testing device | |
JP4984815B2 (ja) | 電気光学装置の製造方法 | |
US8421789B2 (en) | Mother substrate of organic light emitting display devices and method of aging the same | |
KR102482034B1 (ko) | 유기전계발광 표시장치 및 그의 리페어 방법 | |
US9159285B2 (en) | Display device having repair structure | |
JP6034033B2 (ja) | 配線および逆多重化部の不良検出方法、不良検出装置および不良検出装置を含む表示パネル | |
US9569991B2 (en) | Pixel circuit, display device, and inspection method | |
JP6296277B2 (ja) | 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法 | |
US20160125775A1 (en) | Panel detection circuit and display panel | |
US9066408B2 (en) | Organic light emitting display device and method of testing the same | |
CN103426383B (zh) | 短路检查方法 | |
US10770533B2 (en) | Organic light emitting diode display panel having pads disposed at different distances from an edge and organic light emitting diode display device having the same | |
US7511310B2 (en) | Light emitting device | |
KR102510121B1 (ko) | 유기발광표시장치, 데이터구동회로, 컨트롤러 및 구동방법 | |
JP5687117B2 (ja) | アクティブマトリクス基板、アクティブマトリクス基板の検査方法、表示パネル、および表示パネルの製造方法 | |
KR101553290B1 (ko) | 유기발광다이오드 표시장치의 기판 검사 및 리페어 시스템 | |
JP5241959B2 (ja) | アクティブマトリクス基板の検査方法 | |
JP2016109987A (ja) | アクティブマトリクス基板の検査方法 | |
JP6991873B2 (ja) | 表示装置及び検査方法 | |
JP2007192959A (ja) | 表示装置 |