JP2016103110A - Multiplexing control device - Google Patents

Multiplexing control device Download PDF

Info

Publication number
JP2016103110A
JP2016103110A JP2014240446A JP2014240446A JP2016103110A JP 2016103110 A JP2016103110 A JP 2016103110A JP 2014240446 A JP2014240446 A JP 2014240446A JP 2014240446 A JP2014240446 A JP 2014240446A JP 2016103110 A JP2016103110 A JP 2016103110A
Authority
JP
Japan
Prior art keywords
output
units
unit
calculation
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014240446A
Other languages
Japanese (ja)
Inventor
俊也 丸地
Shunya Maruchi
俊也 丸地
中谷 博司
Hiroshi Nakatani
博司 中谷
直哉 大西
Naoya Onishi
直哉 大西
順陽 吉田
Nobuaki Yoshida
順陽 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014240446A priority Critical patent/JP2016103110A/en
Publication of JP2016103110A publication Critical patent/JP2016103110A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To facilitate the exchange of a calculation part or an output part in which power consumption is reduced and a failure occurs in the case that the failure occurs in either the internal calculation part or the output part.SOLUTION: According to one embodiment, a multiplexing control device includes three or more input parts for converting the same input signal into an input value. The multiplexing control device includes three or more calculation parts for acquiring the input value from the corresponding input part, and calculating the acquired input value to generate an output value. The multiplexing control device includes three or more output parts for acquiring the output value from the corresponding calculation part, and converting the acquired output value into an output signal to output the output signal. The multiplexing control device includes a majority vote part for outputting an output signal in which a majority is coincident among output signals generated by the three or more output parts as a control signal for controlling a device to be controlled being an object to be controlled to the device to be controlled. At least one among the three or more output parts and the three or more calculation parts acquires output values from the respective calculation parts, detects the failed calculation part by using the plurality of acquired output values, and stops the failed calculation part.SELECTED DRAWING: Figure 1

Description

本発明の実施形態は、多重化制御装置に関する。   Embodiments described herein relate generally to a multiplexing control apparatus.

近年、IEC(国際電気標準会議)によって、プロセス産業における電気、電子、プログラマブル電子の機能安全に関する国際規格であるIEC61508が制定された。更に、特定の産業用機能安全システムにおいては、特定の用途に合わせた派生規格が定められている。   In recent years, IEC (International Electrotechnical Commission) established IEC61508, an international standard for functional safety of electricity, electronics and programmable electronics in the process industry. Furthermore, in a specific industrial functional safety system, a derived standard is defined for a specific application.

例えば、安全計装システムについては、システムの設計者、インテグレータまたはユーザに対して、プロセス用アプリケーション規格IEC61511が定められている。これらの規格では、システムの設計、保守、及び廃棄に至るライフサイクルにおける安全を評価し、リスク軽減の要求レベルである安全度水準(SIL:Safety Integrity Level)を定量的な評価尺度として定めている。   For example, for a safety instrumented system, a process application standard IEC61511 is defined for a system designer, integrator or user. These standards evaluate safety in the life cycle from system design, maintenance, and disposal, and define the safety integrity level (SIL), which is the required level of risk reduction, as a quantitative evaluation measure. .

これらの背景を踏まえ、一般に制御装置は安全性(信頼性)と運転の継続性が求められる。プラントや工場等の制御装置では誤出力などによる異常動作を防ぐことが重要であり、異常時には正常に安全停止することが求められる。一方、システムを極力停止したくないという要望もあり、構成要素の一つが故障する単一故障でも出力を誤らずに処理を継続できる制御装置が望まれている。このような装置として入力部、演算部、出力部を3重化し、三つの出力結果の多数決を取り出力を行う多重化制御装置が知られている。   Based on these backgrounds, control devices are generally required to have safety (reliability) and continuity of operation. In a control apparatus such as a plant or factory, it is important to prevent an abnormal operation due to an erroneous output or the like. On the other hand, there is a desire not to stop the system as much as possible, and there is a demand for a control device that can continue processing without erroneous output even if a single failure occurs in one of the components. As such a device, a multiplexing control device is known in which an input unit, a calculation unit, and an output unit are tripled, and the majority of three output results is taken and output.

従来の多重化制御装置は、例えば入力信号を、それぞれ入力部により入力値に変換し、演算部により制御演算を行う。制御演算により得られた出力値を、出力部により出力信号に変換し、多数決部により多数決演算を行い、過半数が一致する出力信号を出力装置へ出力する。このようにすることで、入力部、演算部、出力部のいずれかに異常が発生し、正しい出力を行えない場合においても、多重化制御装置は、正しい出力信号を出力することが可能である。   In the conventional multiplexing control device, for example, each input signal is converted into an input value by the input unit, and the control calculation is performed by the calculation unit. The output value obtained by the control operation is converted into an output signal by the output unit, the majority operation is performed by the majority unit, and an output signal having a majority match is output to the output device. By doing so, the multiplexing control device can output a correct output signal even when an abnormality occurs in any of the input unit, the calculation unit, and the output unit and correct output cannot be performed. .

上述した多重化制御装置では、単一のモジュールが故障する単一故障までは運転継続が可能ではあるが、故障したモジュール(以下、故障モジュールという)は、間違った値を出力し続けたままであるため、消費電力が浪費されるという問題がある。更に、故障モジュールは故障しても動作し続けたままであるため、故障モジュールの交換が困難であるという問題もある。   In the above-described multiplexing control apparatus, it is possible to continue operation until a single failure in which a single module fails, but a failed module (hereinafter referred to as a failed module) continues to output an incorrect value. Therefore, there is a problem that power consumption is wasted. Further, since the failed module continues to operate even if it fails, there is a problem that it is difficult to replace the failed module.

特開2001−175301号公報JP 2001-175301 A

本発明の実施形態が解決しようとする課題は、内部の演算部と出力部のいずれかに故障が発生した場合に、消費電力を低減させ且つ故障した演算部または出力部の交換を容易化することができる多重化制御装置を提供することである。   A problem to be solved by an embodiment of the present invention is to reduce power consumption and facilitate replacement of a faulty computing unit or output unit when a failure occurs in either an internal computing unit or an output unit. It is an object of the present invention to provide a multiplexing control device that can perform the above-described processing.

一の実施形態によれば、多重化制御装置は、同一の入力信号を入力値に変換する三つ以上の入力部を備える。多重化制御装置は、対応する前記入力部から前記入力値を取得し、取得した入力値を演算して出力値を生成する三つ以上の演算部を備える。多重化制御装置は、対応する前記演算部から出力値を取得し、取得した出力値を出力信号に変換して出力する三つ以上の出力部を備える。多重化制御装置は、前記三つ以上の出力部が生成した出力信号のうち、過半数が一致する出力信号を、被制御対象である被制御対象装置を制御する制御信号として前記被制御対象装置へ出力する多数決部を備える。前記三つ以上の出力部と前記三つ以上の演算部のうち少なくとも一つは、前記演算部の各々から出力値を取得し、取得した複数の前記出力値を用いて、故障した演算部を検出し、前記故障した演算部を停止させる。     According to one embodiment, the multiplexing control device includes three or more input units that convert the same input signal into an input value. The multiplexing control device includes three or more calculation units that acquire the input value from the corresponding input unit and calculate the acquired input value to generate an output value. The multiplexing control device includes three or more output units that acquire output values from the corresponding arithmetic units, convert the acquired output values into output signals, and output the output signals. The multiplexing control device outputs, to the controlled target device, a control signal for controlling the controlled target device that is the controlled target, using an output signal having a majority match among the output signals generated by the three or more output units. A majority decision unit is provided. At least one of the three or more output units and the three or more calculation units acquires an output value from each of the calculation units, and uses the plurality of acquired output values to determine a failed calculation unit. Detect and stop the failed arithmetic unit.

第1の実施形態における多重化制御装置1の構成を示す図である。It is a figure which shows the structure of the multiplexing control apparatus 1 in 1st Embodiment. 第1の実施形態における出力部16A〜16Cの処理を示すフローチャートである。It is a flowchart which shows the process of the output parts 16A-16C in 1st Embodiment. 第1の実施形態における演算部13A〜13Cの処理を示すフローチャートである。It is a flowchart which shows the process of calculating part 13A-13C in 1st Embodiment. 演算部13A〜13Cから伝送されるフレームの一例を示す図である。It is a figure which shows an example of the flame | frame transmitted from calculating part 13A-13C. 演算部13または出力部16の処理の一部を示すフローチャートである。4 is a flowchart showing a part of processing of a calculation unit 13 or an output unit 16. 第2の実施形態における演算部13A〜13Cの処理を示すフローチャートである。It is a flowchart which shows the process of calculating part 13A-13C in 2nd Embodiment. 第2の実施形態における出力部16A〜16Cの処理を示すフローチャートである。It is a flowchart which shows the process of the output parts 16A-16C in 2nd Embodiment. 出力部16A〜16Cから伝送されるフレームの一例を示す図である。It is a figure which shows an example of the flame | frame transmitted from the output parts 16A-16C. 第3の実施形態における多重化制御装置2の構成を示す図である。It is a figure which shows the structure of the multiplexing control apparatus 2 in 3rd Embodiment. 第3の実施形態における監視装置21の動作の一例を示すフローチャートである。It is a flowchart which shows an example of operation | movement of the monitoring apparatus 21 in 3rd Embodiment.

(第1の実施形態)
以下、図面を参照しながら、本発明の実施形態について説明する。まず、図1を用いて、第1の実施形態における多重化制御装置1の構成について説明する。図1は、第1の実施形態における多重化制御装置の構成を示す図である。図1に示すように、入力部12A、12B及び12Cと、演算部13A、13B及び13Cと、出力部16A、16B及び16Cと、多数決部18とを備える。
(First embodiment)
Hereinafter, embodiments of the present invention will be described with reference to the drawings. First, the configuration of the multiplexing control device 1 in the first embodiment will be described with reference to FIG. FIG. 1 is a diagram illustrating a configuration of a multiplexing control apparatus according to the first embodiment. As shown in FIG. 1, input units 12A, 12B, and 12C, arithmetic units 13A, 13B, and 13C, output units 16A, 16B, and 16C, and a majority decision unit 18 are provided.

入力部12Aは、入力が検出部11の出力に接続され、出力が演算部13Aの入力に接続されている。同様に、入力部12Bは、入力が検出部11の出力に接続され、出力が演算部13Bの入力に接続されている。同様に、入力部12Cは、入力が検出部11の出力に接続され、出力が演算部13Cの入力に接続されている。   The input unit 12A has an input connected to the output of the detection unit 11 and an output connected to the input of the calculation unit 13A. Similarly, the input unit 12B has an input connected to the output of the detection unit 11 and an output connected to the input of the calculation unit 13B. Similarly, the input unit 12C has an input connected to the output of the detection unit 11 and an output connected to the input of the calculation unit 13C.

入力部12A〜12Cは、検出部11から入力された同一の入力信号を入力値に変換する。例えば、入力部12A〜12Cはデジタル値を入力されるDIモジュールである。ここで、検出部11は、例えば、センサであり、入力信号は、センサで検出されて得られたセンシング信号である。   The input units 12A to 12C convert the same input signal input from the detection unit 11 into an input value. For example, the input units 12A to 12C are DI modules to which digital values are input. Here, the detection unit 11 is, for example, a sensor, and the input signal is a sensing signal obtained by being detected by the sensor.

演算部13A〜13Cそれぞれは出力部16A〜16Cそれぞれとバスを介して接続されている。また、演算部13A〜13Cそれぞれは、互いにバスを介して接続されている。また、出力部16A〜16Cそれぞれは、互いにバスを介して接続されている。これにより、演算部13A〜13C、出力部16A〜16Cは相互に情報を伝送可能である。   The arithmetic units 13A to 13C are connected to the output units 16A to 16C via buses, respectively. In addition, each of the calculation units 13A to 13C is connected to each other via a bus. The output units 16A to 16C are connected to each other via a bus. Thereby, the calculation units 13A to 13C and the output units 16A to 16C can transmit information to each other.

演算部13A〜13Cは、対応する入力部12A〜12Cのいずれかから入力値を取得し、取得した入力値を演算して出力値を生成する。そして、演算部13A〜13Cは、例えば、バスを介して出力値を出力部16A〜16Cそれぞれに出力する。演算部13A〜13Cは例えば、CPU(Central Processing Unit)を搭載した演算モジュールである。ここで、演算部13Aは、演算実行部14Aと判定部15Aとを備え、演算部13Bは、演算実行部14Bと判定部15Bを備え、演算部13Cは、演算実行部14Cと判定部15Cとを備える。演算は、演算実行部14A〜14Cで行われる。   The calculation units 13A to 13C acquire input values from any of the corresponding input units 12A to 12C, calculate the acquired input values, and generate output values. And operation part 13A-13C outputs an output value to each of output part 16A-16C via a bus, for example. The calculation units 13A to 13C are, for example, calculation modules equipped with a CPU (Central Processing Unit). Here, the calculation unit 13A includes a calculation execution unit 14A and a determination unit 15A, the calculation unit 13B includes a calculation execution unit 14B and a determination unit 15B, and the calculation unit 13C includes the calculation execution unit 14C and the determination unit 15C. Is provided. The calculation is performed by the calculation execution units 14A to 14C.

出力部16Aは、出力が多数決部18の第1の入力と接続されている。同様に、出力部16Bは、出力が多数決部18の第2の入力と接続されている。同様に、出力部16Cは、出力が多数決部18の第3の入力と接続されている。出力部16A〜16Cは、対応する演算部13A〜13Cのいずれかから出力値を取得し、取得した出力値を出力信号に変換して出力する。出力部16A〜16Cは、例えば、デジタル値を出力するDOモジュールである。出力部16Aは判定部17Aを備え、出力部16Bは判定部17Bを備え、出力部16Cは判定部17Cを備える。   The output of the output unit 16A is connected to the first input of the majority decision unit 18. Similarly, the output of the output unit 16B is connected to the second input of the majority decision unit 18. Similarly, the output of the output unit 16 </ b> C is connected to the third input of the majority decision unit 18. The output units 16A to 16C acquire output values from any of the corresponding calculation units 13A to 13C, convert the acquired output values into output signals, and output the output signals. The output units 16A to 16C are, for example, DO modules that output digital values. The output unit 16A includes a determination unit 17A, the output unit 16B includes a determination unit 17B, and the output unit 16C includes a determination unit 17C.

多数決部18は、出力部16A〜16Cが生成した出力信号のうち、過半数が一致する出力信号を、被制御対象装置19を制御する制御信号として被制御対象装置19へ出力する。   The majority decision unit 18 outputs, to the controlled target device 19, an output signal with a majority of the output signals generated by the output units 16 </ b> A to 16 </ b> C as a control signal for controlling the controlled target device 19.

出力部16A〜16Cと演算部13A〜13Cの少なくとも一方は、演算部13A〜13Cの各々から出力値を取得し、取得した複数の出力値を用いて、故障した演算部を検出し、故障した演算部を停止させる。   At least one of the output units 16A to 16C and the calculation units 13A to 13C acquires an output value from each of the calculation units 13A to 13C, detects a failed calculation unit using the acquired plurality of output values, and has failed. Stop the computation unit.

その一例として、出力部16A〜16Cは、演算部13A〜13Cそれぞれから取得した複数の出力値同士を比較することにより誤った出力値を生成した演算部13A〜13Cを特定し、特定した演算部13A〜13Cを停止させてもよい。この誤った出力値を生成した演算部13A〜13Cの特定は、判定部17A〜17Cで行われる。   As an example, the output units 16A to 16C identify the calculation units 13A to 13C that have generated erroneous output values by comparing the plurality of output values acquired from the calculation units 13A to 13C, respectively, and specify the specified calculation units. You may stop 13A-13C. The determination of the calculation units 13A to 13C that generated the erroneous output value is performed by the determination units 17A to 17C.

以上の構成を有する多重化制御装置1の動作について以下、説明する。図2は、第1の実施形態における出力部16A〜16Cの処理を示すフローチャートである。前提として、演算部13Aは出力値を後段の出力部16A〜16Cへ出力し、演算部13B〜13Cも同様に出力値を後段の出力部16A〜16Cへ出力するものとする。   The operation of the multiplexing control apparatus 1 having the above configuration will be described below. FIG. 2 is a flowchart showing the processing of the output units 16A to 16C in the first embodiment. As a premise, the calculation unit 13A outputs the output value to the subsequent output units 16A to 16C, and the calculation units 13B to 13C similarly output the output value to the subsequent output units 16A to 16C.

(ステップS101)まず、出力部16A〜16Cは、演算部13A〜13Cからの出力値の受信を待機する。   (Step S101) First, the output units 16A to 16C wait for reception of output values from the calculation units 13A to 13C.

(ステップS102)次に、出力部16A〜16Cは、演算部13A〜13Cから出力値を受信したか否か判定する。出力値を受信していない場合、出力部16A〜16Cは、ステップS101に戻って出力値の受信を待機する。   (Step S102) Next, the output units 16A to 16C determine whether or not output values have been received from the calculation units 13A to 13C. When the output value is not received, the output units 16A to 16C return to step S101 and wait for reception of the output value.

(ステップS103)ステップS102における判定の結果、演算部13A〜13Cから出力値を受信した場合、出力部16A〜16Cは、受信した三つの出力値が一致するか否か判定する。   (Step S103) As a result of the determination in step S102, when the output values are received from the calculation units 13A to 13C, the output units 16A to 16C determine whether or not the three received output values match.

(ステップS104)ステップS103における判定の結果、受信した三つの出力値が一致しない場合、出力部16A〜16Cは、二つの出力値が一致するか否か判定する。   (Step S104) When the received three output values do not match as a result of the determination in step S103, the output units 16A to 16C determine whether or not the two output values match.

(ステップS105)ステップS104における判定の結果、二つの出力値が一致しない場合、出力部16A〜16Cは、多重化制御装置1全体を停止する停止処理を実行する。   (Step S105) As a result of the determination in step S104, when the two output values do not match, the output units 16A to 16C execute a stop process for stopping the entire multiplexing control apparatus 1.

(ステップS106)ステップS104における判定の結果、二つの出力値が一致した場合、出力部16A〜16Cは、一致した出力値を出力信号に変換して出力する。   (Step S106) When the two output values match as a result of the determination in step S104, the output units 16A to 16C convert the matched output values into output signals and output them.

(ステップS107)ステップS106の処理後に、出力部16A〜16Cは、故障に該当する演算部を停止する。ここで故障に該当する演算部は、他の二つの出力値と一致しなかった出力値を出力した演算部である。   (Step S107) After the process of step S106, the output units 16A to 16C stop the calculation unit corresponding to the failure. Here, the calculation unit corresponding to the failure is a calculation unit that outputs an output value that does not match the other two output values.

(ステップS108)ステップS103での判定の結果、三つの出力値が一致する場合、またはステップS107の処理が終了した場合、三つが一致した出力値または二つが一致した出力値を出力信号に変換し出力する出力処理を実行する。   (Step S108) As a result of the determination in Step S103, when the three output values match or when the processing of Step S107 ends, the output value that matches the three or the output value that matches the two is converted into an output signal. Execute the output process to output.

ここで、図2において、例えば、演算部13Aに故障が生じた場合の処理の流れについて説明する。演算部13Aに故障が生じて演算部13Aからの出力値に誤りが生じた場合、出力部16A〜16Cは図2のステップS104の判定により、演算部13Aの故障を検出する。そして、故障を検出した出力部16A〜16Cは、演算部13Aを停止させる。   Here, in FIG. 2, for example, the flow of processing when a failure occurs in the arithmetic unit 13A will be described. When a failure occurs in the computing unit 13A and an error occurs in the output value from the computing unit 13A, the output units 16A to 16C detect the failure of the computing unit 13A based on the determination in step S104 of FIG. And the output parts 16A-16C which detected the failure stop the calculating part 13A.

停止させる方法としては、バスを介して停止命令を含んだフレームを出力してもよいし、専用の電気信号線を設け、その専用の電気信号線を介して停止命令を伝送してもよい。   As a method of stopping, a frame including a stop command may be output via a bus, or a dedicated electrical signal line may be provided and the stop command transmitted via the dedicated electrical signal line.

また、出力部16A〜16C全てが演算部13Aの故障を検出可能であるため、各出力部16A〜16Cに優先度を設け、出力部16A〜16Cのうち優先度が最も高い出力部が停止命令を演算部13Aへ出力してもよい。また、全ての出力部16A〜16Cが停止命令を演算部13Aへ出力してもよい。   Further, since all of the output units 16A to 16C can detect the failure of the arithmetic unit 13A, priority is provided to each of the output units 16A to 16C, and the output unit with the highest priority among the output units 16A to 16C is a stop command. May be output to the arithmetic unit 13A. Moreover, all the output parts 16A-16C may output a stop command to 13 A of calculating parts.

なお、他の例として、演算部13A〜13Cは、出力値をバスを介して他の演算部へ出力し、自身が生成した出力値と他の複数の演算部が生成した複数の出力値とを比較し、比較の結果、自身が生成した出力値だけが異なる場合、自ら停止してもよい。一方、演算部13A〜13Cは、この比較の結果、他の演算部が生成した出力値だけが異なる場合、異なる出力値を生成した演算部を停止させてもよい。これらの比較は、判定部15A〜15Cで行われる。   As another example, the arithmetic units 13A to 13C output output values to other arithmetic units via a bus, and output values generated by themselves and a plurality of output values generated by other arithmetic units. If only the output value generated by itself is different as a result of the comparison, it may be stopped by itself. On the other hand, if only the output values generated by the other arithmetic units are different as a result of this comparison, the arithmetic units 13A to 13C may stop the arithmetic units that generated different output values. These comparisons are performed by the determination units 15A to 15C.

この演算部13A〜13Cの処理を、図3を用いて説明する。図3は、第1の実施形態における演算部13A〜13Cの処理を示すフローチャートである。   The processing of the arithmetic units 13A to 13C will be described with reference to FIG. FIG. 3 is a flowchart illustrating the processing of the arithmetic units 13A to 13C in the first embodiment.

(ステップS201)まず、演算部13A〜13Cは、他の演算部からの出力値の受信を待機する。   (Step S201) First, the arithmetic units 13A to 13C wait for reception of output values from other arithmetic units.

(ステップS202)次に、演算部13A〜13Cは、他の演算部から出力値を受信したか否か判定する。出力値を受信していない場合、演算部13A〜13Cは、ステップS201に戻って出力値の受信を待機する。   (Step S202) Next, the calculation units 13A to 13C determine whether or not an output value has been received from another calculation unit. When the output value has not been received, the arithmetic units 13A to 13C return to step S201 and wait for reception of the output value.

(ステップS203)ステップS202における判定の結果、他の演算部から出力値を受信した場合、演算部13A〜13Cは、三つの出力値が一致するか否か判定する。三つの出力値が一致する場合、演算部13A〜13Cは、処理を継続する。   (Step S203) As a result of the determination in step S202, when output values are received from other calculation units, the calculation units 13A to 13C determine whether or not the three output values match. When the three output values match, the arithmetic units 13A to 13C continue processing.

(ステップS204)ステップS203における判定の結果、受信した三つの出力値が一致しない場合、演算部13A〜13Cは、自身の出力値が誤りか否か、すなわち自身の出力値が他の二つの演算部の出力値と異なるか否か判定する。   (Step S204) If the received three output values do not match as a result of the determination in step S203, the calculation units 13A to 13C determine whether or not their output values are incorrect, that is, their output values are the other two calculations. It is determined whether it is different from the output value of the part.

(ステップS205)ステップS204における判定の結果、自身の出力値が誤り、すなわち自身の出力値が他の二つの演算部の出力値と異なる場合、演算部13A〜13Cは、自ら動作を停止する。   (Step S205) As a result of the determination in step S204, if the output value of itself is incorrect, that is, the output value of itself is different from the output values of the other two calculation units, the calculation units 13A to 13C stop their operations.

(ステップS206)ステップS204における判定の結果、自身の出力値が誤りでない、すなわち自身の出力値が他の二つの演算部の出力値のいずれかと一致する場合、演算部13A〜13Cは、他の二つの出力値と一致しなかった出力値を出力した演算部を故障した演算部として特定し、この故障した演算部を停止する。   (Step S206) As a result of the determination in step S204, if the output value of the device is not an error, that is, the output value of the device is identical with the output value of the other two operation units, the operation units 13A to 13C An arithmetic unit that outputs an output value that does not match the two output values is specified as a faulty arithmetic unit, and the faulty arithmetic unit is stopped.

ここで、図3において、例えば、演算部13Aに故障が生じた場合の処理の流れについて説明する。まず、演算部13Aの処理について説明する。演算部13Aに故障が生じて演算部13Aからの出力値に誤りが生じた場合、演算部13Aは、他演算部の出力値を受信した後、図3のステップS203の判定処理を実施し、三つの出力値が一致しないと判定する。そして、演算部13Aは、図3のステップS204で自身の出力値が誤りであると判定し、図3のステップS205で自ら動作を停止する。   Here, in FIG. 3, for example, the flow of processing when a failure occurs in the arithmetic unit 13A will be described. First, the processing of the calculation unit 13A will be described. When a failure occurs in the arithmetic unit 13A and an error occurs in the output value from the arithmetic unit 13A, the arithmetic unit 13A performs the determination process in step S203 of FIG. 3 after receiving the output value of the other arithmetic unit, It is determined that the three output values do not match. Then, the arithmetic unit 13A determines that its output value is incorrect in step S204 in FIG. 3, and stops its operation in step S205 in FIG.

続いて、演算部13B及び13Cの処理について説明する。演算部13Aに故障が生じて演算部13Aからの出力値に誤りが生じた場合、演算部13B及び13Cは、他演算部の出力値を受信した後、図3のステップS203の判定処理を実施し、三つの出力値が一致しないと判定する。そして、演算部13B及び13Cは、図3のステップS204で自身の出力値が誤りでないと判定し、図3のステップS206で他の二つの出力値と一致しなかった出力値を出力した演算部13Aを故障した演算部として特定し、演算部13Aを停止させる。   Subsequently, processing of the arithmetic units 13B and 13C will be described. When a failure occurs in the arithmetic unit 13A and an error occurs in the output value from the arithmetic unit 13A, the arithmetic units 13B and 13C receive the output values of the other arithmetic units, and then perform the determination process in step S203 of FIG. Then, it is determined that the three output values do not match. Then, the arithmetic units 13B and 13C determine that their output values are not errors in step S204 of FIG. 3, and output the output values that did not match the other two output values in step S206 of FIG. 13A is identified as a failed arithmetic unit, and the arithmetic unit 13A is stopped.

このように、演算部13Aに故障が生じた際は、演算部13Aは、自身の故障を検出し停止してもよいし、他の演算部13B及び13Cが演算部13Aの故障を検出し演算部13Aを停止させてもよい。演算部13Aを停止させる方法としては、バスを介して停止命令を含んだフレームを伝送してもよいし、専用の電気信号線を設け、この電気信号線を介して停止命令を伝送してもよい。また、演算部13B及び13Cに優先度を設け、演算部13B及び13Cのうち優先度が最も高い演算部が停止命令を演算部13Aへ出力してもよい。あるいは演算部13B及び13Cの両方が停止命令を演算部13Aへ出力してもよい。   As described above, when a failure occurs in the calculation unit 13A, the calculation unit 13A may detect and stop its own failure, or the other calculation units 13B and 13C may detect and calculate a failure in the calculation unit 13A. The part 13A may be stopped. As a method of stopping the arithmetic unit 13A, a frame including a stop command may be transmitted via a bus, or a dedicated electric signal line may be provided and a stop command transmitted via the electric signal line. Good. Further, priority may be provided to the arithmetic units 13B and 13C, and the arithmetic unit having the highest priority among the arithmetic units 13B and 13C may output a stop command to the arithmetic unit 13A. Alternatively, both the arithmetic units 13B and 13C may output a stop command to the arithmetic unit 13A.

図4を用いて演算部13A〜13Cから伝送されるフレームについて説明する。図4は、演算部13A〜13Cから伝送されるフレームの一例を示す図である。図4に示すように、演算部13A〜13Cから伝送されるフレームには、例えば、宛先情報、送信元情報、プロトコルタイプ、通信データ、フレームチェックシーケンスが含まれる。通信データには、出力値の他に、タイムスタンプ及び処理プロセス番号など毎周期変化する毎周期変化情報が含まれている。ここで処理プロセス番号は、毎周期毎に変化する値(例えば、カウンタ変数)である。このように、演算部13A〜13Cは、通信データ内に毎周期変化情報を含ませてフレーム化し、後段の出力部16A〜16Cまたは他の演算部へ伝送する。   A frame transmitted from the arithmetic units 13A to 13C will be described with reference to FIG. FIG. 4 is a diagram illustrating an example of a frame transmitted from the arithmetic units 13A to 13C. As shown in FIG. 4, the frames transmitted from the arithmetic units 13A to 13C include, for example, destination information, transmission source information, protocol type, communication data, and a frame check sequence. In addition to the output value, the communication data includes period change information such as a time stamp and a process number that changes every period. Here, the processing process number is a value (for example, a counter variable) that changes every period. As described above, the calculation units 13A to 13C include the change information in each cycle in the communication data to form a frame, and transmit the frame to the output units 16A to 16C in the subsequent stage or other calculation units.

なお、図2のステップS103または図3のステップS203の直前に、演算部または出力部は、受信したフレームそれぞれに対し図5に示す処理を実行してもよい。ここで、演算部13A〜13Cを総称して演算部13と呼び、出力部16A〜16Cを総称して出力部16と呼ぶ。   Note that immediately before step S103 in FIG. 2 or step S203 in FIG. 3, the calculation unit or the output unit may execute the processing shown in FIG. 5 for each received frame. Here, the calculation units 13A to 13C are collectively referred to as the calculation unit 13, and the output units 16A to 16C are collectively referred to as the output unit 16.

図5は、演算部13または出力部16の処理の一部を示すフローチャートである。   FIG. 5 is a flowchart showing a part of the processing of the calculation unit 13 or the output unit 16.

(ステップS301)まず、演算部13または出力部16は、受信したフレームそれぞれについて解析し、送信元の演算部それぞれについて以下の処理を実行する。   (Step S301) First, the calculation unit 13 or the output unit 16 analyzes each received frame, and executes the following processing for each calculation unit of the transmission source.

(ステップS302)次に、演算部13または出力部16は、毎周期変化情報の前回値から毎周期変化情報の今回値を差分した差分値が0でないか否か判定する。   (Step S302) Next, the calculation unit 13 or the output unit 16 determines whether or not the difference value obtained by subtracting the current value of the period change information from the previous value of the period change information is not zero.

(ステップS303)ステップS302における判定の結果、差分値が0でない場合、演算部13または出力部16は、受信した毎周期変化情報の今回値を内部に保存する。   (Step S303) As a result of the determination in Step S302, when the difference value is not 0, the calculation unit 13 or the output unit 16 stores the received current value of each period change information therein.

(ステップS304)そして、演算部13または出力部16は、エラーカウント(err_count)を0にリセットする。   (Step S304) Then, the calculation unit 13 or the output unit 16 resets the error count (err_count) to zero.

(ステップS305)ステップS302における判定の結果、差分値が0である場合、演算部13または出力部16は、エラーカウント(err_count)に1を加算する。   (Step S305) As a result of the determination in step S302, when the difference value is 0, the calculation unit 13 or the output unit 16 adds 1 to the error count (err_count).

(ステップS306)そして、演算部13または出力部16は、エラーカウント(err_count)が許容値以上であるか否か判定する。   (Step S306) Then, the calculation unit 13 or the output unit 16 determines whether or not the error count (err_count) is greater than or equal to an allowable value.

(ステップS307)ステップS306における判定の結果、エラーカウント(err_count)が許容値以上である場合、演算部13または出力部16はエラーカウントが許容値以上となった演算部を停止する。   (Step S307) As a result of the determination in step S306, when the error count (err_count) is equal to or greater than the allowable value, the calculation unit 13 or the output unit 16 stops the calculation unit whose error count is equal to or greater than the allowable value.

(ステップS308)ステップS306における判定の結果、エラーカウント(err_count)が許容値未満である場合、演算部13または出力部16は処理を継続する。   (Step S308) As a result of the determination in step S306, when the error count (err_count) is less than the allowable value, the calculation unit 13 or the output unit 16 continues the process.

このように、演算部13A〜13Cから出力される出力値に毎周期変化する毎周期変化情報が付与されており、出力部16A〜16Cまたは演算部13A〜13Cは、この毎周期変化情報を用いて、演算部13A〜13Cが故障したか否かを判定する。   As described above, the output values output from the calculation units 13A to 13C are given the periodic change information that changes every cycle, and the output units 16A to 16C or the calculation units 13A to 13C use the periodic change information. Then, it is determined whether or not the arithmetic units 13A to 13C have failed.

以上、第1の実施形態に係る多重化制御装置1は、同一の入力信号を入力値に変換する三つの入力部12A〜12Cを備える。更に、多重化制御装置1は、対応する入力部から入力値を取得し、取得した入力値を演算して出力値を生成する三つの演算部13A〜13Cを備える。更に、多重化制御装置1は、対応する演算部から出力値を取得し、取得した出力値を出力信号に変換して出力する三つの出力部16A〜16Cを備える。更に、多重化制御装置1は、三つの出力部16A〜16Cが生成した出力信号のうち、過半数が一致する出力信号を、被制御対象である被制御対象装置19を制御する制御信号として被制御対象装置19へ出力する多数決部18を備える。そして、出力部16A〜16Cと演算部13A〜13Cのうち少なくとも一つは、演算部13A〜13Cの各々から出力値を取得し、取得した複数の出力値を用いて、故障した演算部を検出し、故障した演算部を停止させる。   As described above, the multiplexing control apparatus 1 according to the first embodiment includes the three input units 12A to 12C that convert the same input signal into an input value. Furthermore, the multiplexing control apparatus 1 includes three calculation units 13A to 13C that acquire an input value from a corresponding input unit, calculate the acquired input value, and generate an output value. Furthermore, the multiplexing control apparatus 1 includes three output units 16A to 16C that acquire output values from corresponding arithmetic units, convert the acquired output values into output signals, and output the output signals. Further, the multiplexing control device 1 controls the output signals with the majority of the output signals generated by the three output units 16A to 16C as control signals for controlling the controlled target device 19 that is the controlled target. A majority decision unit 18 for outputting to the target device 19 is provided. At least one of the output units 16A to 16C and the calculation units 13A to 13C acquires an output value from each of the calculation units 13A to 13C, and detects a failed calculation unit using the acquired plurality of output values. Then, the failed arithmetic unit is stopped.

このような構成を有する第1の実施形態に係る多重化制御装置1によれば、各演算部の故障を後段の出力部または他の演算部が検出可能であるため、故障した演算部を確実に検出し、故障した演算部を停止させることができる。このように故障した演算部が停止するため、消費電力を低減させ且つ故障した演算部の交換を容易化することができる。   According to the multiplexing control apparatus 1 according to the first embodiment having such a configuration, the failure of each computation unit can be detected by the output unit or other computation unit in the subsequent stage, so that the failed computation unit can be reliably identified. It is possible to stop the arithmetic unit that has been detected and failed. Since the failed arithmetic unit stops as described above, power consumption can be reduced and replacement of the failed arithmetic unit can be facilitated.

なお、第1の実施形態に係る多重化制御装置1は、三つの入力部12A〜12C、三つの演算部13A〜13C、及び三つの出力部16A〜16Cを備える構成として説明したが、これに限らず、四つ以上の入力部、四つ以上の演算部、及び四つ以上の出力部を備えてもよい。   In addition, although the multiplexing control apparatus 1 which concerns on 1st Embodiment demonstrated as a structure provided with the three input parts 12A-12C, the three calculating parts 13A-13C, and the three output parts 16A-16C, Without limitation, four or more input units, four or more calculation units, and four or more output units may be provided.

(第2の実施形態)
続いて、第2の実施形態について説明する。第1の実施形態に係る多重化制御装置1では、出力部または他の演算部が各演算部の故障を検出し、故障した演算部を停止した。それに対し、第2の実施形態に係る多重化制御装置1では、演算部または他の出力部が、各出力部の故障を検出し、故障した出力部を停止させる。第2の実施形態に係る多重化制御装置1の構成は、第1の実施形態に係る多重化制御装置1の構成と同一であるので、その説明を省略する。
(Second Embodiment)
Next, the second embodiment will be described. In the multiplexing control apparatus 1 according to the first embodiment, the output unit or another calculation unit detects a failure of each calculation unit and stops the failed calculation unit. On the other hand, in the multiplexing control apparatus 1 according to the second embodiment, the calculation unit or another output unit detects a failure of each output unit and stops the failed output unit. Since the configuration of the multiplexing control apparatus 1 according to the second embodiment is the same as the configuration of the multiplexing control apparatus 1 according to the first embodiment, the description thereof is omitted.

但し、第2の実施形態では、第1の実施形態とは異なり、出力部16A〜16Cと演算部13A〜13Cの少なくとも一方は、出力部16A〜16Cの各々から出力信号を取得し、取得した複数の出力信号を用いて、故障した出力部を検出し、この故障した出力部を停止させる。その一例として、出力部16A〜16Cは、バスを介して出力信号を演算部13A〜13Cそれぞれに出力し、演算部13A〜13Cは、出力部16A〜16Cそれぞれから取得した複数の出力信号同士を比較することにより誤った出力信号を生成した出力部を特定し、特定した出力部を停止させる。この誤った出力信号を生成した出力部16A〜16Cの特定は、判定部15A〜15Cで行われる。   However, in the second embodiment, unlike the first embodiment, at least one of the output units 16A to 16C and the calculation units 13A to 13C acquires the output signal from each of the output units 16A to 16C and acquires the output signal. A faulty output unit is detected using a plurality of output signals, and the faulty output unit is stopped. As an example, the output units 16A to 16C output output signals to the arithmetic units 13A to 13C via the bus, and the arithmetic units 13A to 13C receive a plurality of output signals acquired from the output units 16A to 16C, respectively. By comparing, the output unit that generated the erroneous output signal is specified, and the specified output unit is stopped. The determination of the output units 16A to 16C that generated the erroneous output signal is performed by the determination units 15A to 15C.

続いて、第2の実施形態に係る多重化制御装置1の動作について以下、説明する。図6は、第2の実施形態における演算部13A〜13Cの処理を示すフローチャートである。前提として、出力部16A〜16Cは出力信号を前段の全演算部13A〜13Cへ出力する。   Subsequently, the operation of the multiplexing control apparatus 1 according to the second embodiment will be described below. FIG. 6 is a flowchart showing the processing of the arithmetic units 13A to 13C in the second embodiment. As a premise, the output units 16A to 16C output the output signals to all the previous calculation units 13A to 13C.

(ステップS401)まず、演算部13A〜13Cは、出力部16A〜16Cからの出力信号の受信を待機する。   (Step S401) First, the arithmetic units 13A to 13C wait for reception of output signals from the output units 16A to 16C.

(ステップS402)次に、演算部13A〜13Cは、出力部16A〜16Cから出力信号を受信したか否か判定する。出力信号を受信していない場合、演算部13A〜13Cは、ステップS401に戻って出力信号の受信を待機する。   (Step S402) Next, the arithmetic units 13A to 13C determine whether or not an output signal has been received from the output units 16A to 16C. When the output signal is not received, the arithmetic units 13A to 13C return to step S401 and wait for reception of the output signal.

(ステップS403)ステップS402における判定の結果、出力部16A〜16Cから出力信号を受信した場合、演算部13A〜13Cは、受信した三つの出力信号が一致するか否か判定する。   (Step S403) As a result of the determination in step S402, when output signals are received from the output units 16A to 16C, the calculation units 13A to 13C determine whether or not the three received output signals match.

(ステップS404)ステップS403における判定の結果、受信した三つの出力信号が一致しない場合、演算部13A〜13Cは、三つの出力信号のうち二つの出力信号が一致するか否か判定する。   (Step S404) When the received three output signals do not match as a result of the determination in step S403, the arithmetic units 13A to 13C determine whether or not the two output signals of the three output signals match.

(ステップS405)ステップS404における判定の結果、三つの出力信号のうち二つの出力信号が一致しない場合、演算部13A〜13Cは、多重化制御装置1全体を停止する停止処理を実行する。   (Step S <b> 405) As a result of the determination in step S <b> 404, when two output signals do not match among the three output signals, the arithmetic units 13 </ b> A to 13 </ b> C execute a stop process for stopping the entire multiplexing control device 1.

(ステップS406)ステップS404における判定の結果、三つの出力信号のうち二つの出力信号が一致した場合、演算部13A〜13Cは、出力部16A〜16Cに、一致した出力信号を出力させる。   (Step S406) As a result of the determination in step S404, when two of the three output signals match, the operation units 13A to 13C cause the output units 16A to 16C to output the matched output signals.

(ステップS407)ステップS406の処理後に、演算部13A〜13Cは、他の二つの出力信号と異なる出力信号を出力した出力部を、故障した出力部として検出し、故障した出力部を停止させる。   (Step S407) After the processing of step S406, the arithmetic units 13A to 13C detect an output unit that has output an output signal different from the other two output signals as a failed output unit, and stop the failed output unit.

(ステップS408)ステップS403での判定の結果、三つの出力信号が一致する場合、またはステップS407の処理が終了した場合、演算部13A〜13Cは、出力部16A〜16Cに、三つが一致した出力信号または二つが一致した出力信号を出力させる。   (Step S408) As a result of the determination in step S403, when the three output signals match, or when the process of step S407 is completed, the arithmetic units 13A to 13C output the three that match the output units 16A to 16C. The signal or the output signal that matches the two is output.

ここで、図6において、例えば、出力部16Aに故障が生じた場合の処理の流れについて説明する。出力部16Aに故障が生じて出力部16Aからの出力値に誤りが生じた場合、演算部13A〜13Cは図6のステップS404の判定により、出力部16Aの故障を検出する。そして、故障を検出した演算部13A〜13Cは、出力部16Aを停止させる。   Here, in FIG. 6, for example, the flow of processing when a failure occurs in the output unit 16A will be described. When a failure occurs in the output unit 16A and an error occurs in the output value from the output unit 16A, the calculation units 13A to 13C detect the failure in the output unit 16A based on the determination in step S404 of FIG. Then, the arithmetic units 13A to 13C that detect the failure stop the output unit 16A.

停止させる方法としては、バスを介して停止命令を含んだフレームを出力してもよいし、専用の電気信号線を設け、その専用の電気信号線を介して停止命令を伝送してもよい。また、演算部13A〜13C全てにおいて出力部16Aの故障を検出可能であるため、各演算部13A〜13Cに優先度を設け、演算部13A〜13Cのうち優先度が最も高い演算部が停止命令を出力部16Aへ出力してもよい。また、全ての演算部13A〜13Cが停止命令を出力部16Aへ出力してもよい。   As a method of stopping, a frame including a stop command may be output via a bus, or a dedicated electrical signal line may be provided and the stop command transmitted via the dedicated electrical signal line. Moreover, since it is possible to detect the failure of the output unit 16A in all of the arithmetic units 13A to 13C, priority is provided to each of the arithmetic units 13A to 13C, and the arithmetic unit with the highest priority among the arithmetic units 13A to 13C is instructed to stop. May be output to the output unit 16A. Further, all the arithmetic units 13A to 13C may output a stop command to the output unit 16A.

なお、他の例として、出力部16A〜16Cは、出力信号をバスを介して他の出力部へ出力し、自身が生成した出力信号と他の複数の出力部が生成した複数の出力信号とを比較し、比較の結果、自身が生成した出力信号だけが異なる場合、自ら停止してもよい。一方、出力部16A〜16Cは、比較の結果、他の出力部が生成した出力信号だけが異なる場合、この異なる出力信号を生成した出力部を停止させてもよい。これらの比較は、判定部17A〜17Cで行われる。   As another example, the output units 16A to 16C output output signals to other output units via a bus, and output signals generated by themselves and a plurality of output signals generated by a plurality of other output units, If only the output signal generated by itself is different as a result of the comparison, it may be stopped by itself. On the other hand, when only the output signals generated by the other output units are different as a result of the comparison, the output units 16A to 16C may stop the output units that generated the different output signals. These comparisons are performed by the determination units 17A to 17C.

この出力部16A〜16Cの処理を、図7を用いて説明する。図7は、第2の実施形態における出力部16A〜16Cの処理を示すフローチャートである。   Processing of the output units 16A to 16C will be described with reference to FIG. FIG. 7 is a flowchart showing the processing of the output units 16A to 16C in the second embodiment.

(ステップS501)まず、出力部16A〜16Cは、他の出力部からの出力信号の受信を待機する。   (Step S501) First, the output units 16A to 16C wait for reception of output signals from other output units.

(ステップS502)次に、出力部16A〜16Cは、他の出力部から出力信号を受信したか否か判定する。出力信号を受信していない場合、出力部16A〜16Cは、ステップS501に戻って出力信号の受信を待機する。   (Step S502) Next, the output units 16A to 16C determine whether or not an output signal has been received from another output unit. When the output signal is not received, the output units 16A to 16C return to step S501 and wait for reception of the output signal.

(ステップS503)ステップS502における判定の結果、他の出力部から出力信号を受信した場合、出力部16A〜16Cは、三つの出力信号が一致するか否か判定する。三つの出力信号が一致する場合、出力部16A〜16Cは、処理を継続する。   (Step S503) As a result of the determination in step S502, when an output signal is received from another output unit, the output units 16A to 16C determine whether or not the three output signals match. When the three output signals match, the output units 16A to 16C continue processing.

(ステップS504)ステップS503における判定の結果、受信した三つの出力信号が一致しない場合、出力部16A〜16Cは、自身の出力信号が誤りか否か、すなわち自身の出力信号が他の二つの出力部の出力信号と異なるか否か判定する。   (Step S504) When the received three output signals do not match as a result of the determination in Step S503, the output units 16A to 16C determine whether or not their output signals are in error, that is, their output signals are the other two outputs. It is determined whether it is different from the output signal of the unit.

(ステップS505)ステップS504における判定の結果、自身の出力信号が誤り、すなわち自身の出力信号が他の二つの出力信号と異なる場合、出力部16A〜16Cは、自ら動作を停止する。   (Step S505) As a result of the determination in step S504, if the output signal of itself is incorrect, that is, the output signal of itself is different from the other two output signals, the output units 16A to 16C stop their operations.

(ステップS506)ステップS504における判定の結果、自身の出力信号が誤りでない、すなわち自身の出力信号が他の二つの出力信号のいずれかと一致する場合、出力部16A〜16Cは、他の二つの出力信号と異なる出力信号を出力した出力部を故障した出力部として特定し、この故障した出力部を停止する。   (Step S506) If the result of determination in step S504 is that the output signal of the device is not in error, that is, the output signal of the device matches one of the other two output signals, the output units 16A to 16C An output unit that outputs an output signal different from the signal is specified as a failed output unit, and the failed output unit is stopped.

ここで、図7において、例えば、出力部16Aに故障が生じた場合の処理の流れについて説明する。出力部16Aに故障が生じて出力部16Aからの出力信号に誤りが生じた場合、出力部16Aは、他の出力部の出力値を受信した後、図7のステップS503の判定処理を実施し、三つの出力信号が一致しないと判定する。そして、出力部16Aは、図7のステップS504で自身の出力信号が誤りであると判定し、図7のステップS505で自ら動作を停止する。   Here, in FIG. 7, for example, the flow of processing when a failure occurs in the output unit 16A will be described. When a failure occurs in the output unit 16A and an error occurs in the output signal from the output unit 16A, the output unit 16A performs the determination process in step S503 of FIG. 7 after receiving the output value of the other output unit. It is determined that the three output signals do not match. Then, the output unit 16A determines that its output signal is incorrect in step S504 in FIG. 7, and stops its operation in step S505 in FIG.

続いて、出力部16B及び16Cの処理について説明する。出力部16Aに故障が生じて出力部16Aからの出力信号に誤りが生じた場合、出力部16B及び16Cは、他の出力部の出力信号を受信した後、図7のステップS503の判定処理を実施し、三つの出力信号が一致しないと判定する。そして、出力部16B及び16Cは、図7のステップS504で自身の出力信号が誤りでないと判定し、図7のステップS506で他の二つの出力信号と異なる出力信号を出力した出力部16Aを故障した出力部として特定し、出力部16Aを停止させる。   Subsequently, processing of the output units 16B and 16C will be described. When a failure occurs in the output unit 16A and an error occurs in the output signal from the output unit 16A, the output units 16B and 16C receive the output signal of the other output unit, and then perform the determination process in step S503 in FIG. It is determined that the three output signals do not match. Then, the output units 16B and 16C determine that the output signal of the output unit 16B and 16C is not an error in step S504 of FIG. 7, and the output unit 16A that has output an output signal different from the other two output signals in step S506 of FIG. The output unit 16 </ b> A is stopped.

このように、出力部16Aに故障が生じた際に、出力部16Aは、自身の故障を検出し停止してもよいし、他の出力部16B及び16Cが出力部16Aの故障を検出し出力部16Aを停止させてもよい。ここで出力部16を停止させる方法としては、バスを介して停止命令を含んだフレームを伝送してもよいし、専用の電気信号線を設け、この電気信号線を介して停止命令を伝送してもよい。また、出力部16B及び16Cに優先度を設け、出力部16B及び16Cのうち優先度が最も高い出力部が停止命令を出力部16Aへ出力してもよい。あるいは出力部16B及び16Cの両方が停止命令を出力部16Aへ出力してもよい。   Thus, when a failure occurs in the output unit 16A, the output unit 16A may detect and stop its own failure, or the other output units 16B and 16C may detect and output the failure of the output unit 16A. The part 16A may be stopped. Here, as a method of stopping the output unit 16, a frame including a stop command may be transmitted via a bus, or a dedicated electric signal line is provided and the stop command is transmitted via the electric signal line. May be. Further, priority may be provided to the output units 16B and 16C, and the output unit having the highest priority among the output units 16B and 16C may output a stop command to the output unit 16A. Alternatively, both the output units 16B and 16C may output a stop command to the output unit 16A.

図8を用いて出力部16A〜16Cから伝送されるフレームについて説明する。図8は、出力部16A〜16Cから伝送されるフレームの一例を示す図である。図8に示すように、演算部13A〜13Cから伝送されるフレームと同様に、出力部16A〜16Cから伝送されるフレームには、例えば、宛先情報、送信元情報、プロトコルタイプ、通信データ、フレームチェックシーケンスが含まれる。通信データには、出力信号の他に、タイムスタンプ及び処理プロセス番号など毎周期変化する毎周期変化情報が含まれている。ここで処理プロセス番号は、毎周期毎に変化する値(例えば、カウンタ変数)である。このように、出力部16A〜16Cは、通信データ内に毎周期変化情報を含ませてフレーム化し、前段の演算部13A〜13Cまたは他の出力部16へ伝送する。   A frame transmitted from the output units 16A to 16C will be described with reference to FIG. FIG. 8 is a diagram illustrating an example of frames transmitted from the output units 16A to 16C. As shown in FIG. 8, similarly to the frames transmitted from the arithmetic units 13A to 13C, the frames transmitted from the output units 16A to 16C include, for example, destination information, transmission source information, protocol type, communication data, frame A check sequence is included. In addition to the output signal, the communication data includes period change information that changes every period such as a time stamp and a process number. Here, the processing process number is a value (for example, a counter variable) that changes every period. As described above, the output units 16A to 16C include the period change information in the communication data to form a frame, and transmit the frame to the preceding calculation units 13A to 13C or another output unit 16.

なお、図6のステップS403または図7のステップS503の直前に、演算部13A〜13Cまたは出力部16A〜16Cは、受信したフレームそれぞれに対し図5に示す処理を実行してもよい。このように、出力部16A〜16Cから出力される出力信号に毎周期変化する毎周期変化情報が付与されており、出力部16A〜16Cまたは演算部13A〜13Cは、この毎周期変化情報を用いて、出力部16A〜16Cが故障したか否かを判定する。   Note that immediately before step S403 in FIG. 6 or step S503 in FIG. 7, the calculation units 13A to 13C or the output units 16A to 16C may execute the processing illustrated in FIG. 5 for each received frame. As described above, the output signal output from the output units 16A to 16C is provided with the period change information that changes every period, and the output units 16A to 16C or the calculation units 13A to 13C use the period change information. Then, it is determined whether or not the output units 16A to 16C have failed.

以上、第2の実施形態に係る多重化制御装置1は、同一の入力信号を入力値に変換する三つの入力部12A〜12Cを備える。更に、多重化制御装置1は、対応する入力部から入力値を取得し、取得した入力値を演算して出力値を生成する三つの演算部13A〜13Cを備える。更に、多重化制御装置1は、対応する演算部から出力値を取得し、取得した出力値を出力信号に変換して出力する三つの出力部16A〜16Cを備える。更に、多重化制御装置1は、三つの出力部16A〜16Cが生成した出力信号のうち、過半数が一致する出力信号を、被制御対象である被制御対象装置19を制御する制御信号として被制御対象装置19へ出力する多数決部18を備える。出力部16A〜16Cと演算部13A〜13Cのうち少なくとも一つは、出力部16A〜16Cの各々から出力信号を取得し、取得した複数の出力信号を用いて、故障した出力部を検出し、故障した出力部を停止させる。   As described above, the multiplexing control apparatus 1 according to the second embodiment includes the three input units 12A to 12C that convert the same input signal into an input value. Furthermore, the multiplexing control apparatus 1 includes three calculation units 13A to 13C that acquire an input value from a corresponding input unit, calculate the acquired input value, and generate an output value. Furthermore, the multiplexing control apparatus 1 includes three output units 16A to 16C that acquire output values from corresponding arithmetic units, convert the acquired output values into output signals, and output the output signals. Further, the multiplexing control device 1 controls the output signals with the majority of the output signals generated by the three output units 16A to 16C as control signals for controlling the controlled target device 19 that is the controlled target. A majority decision unit 18 for outputting to the target device 19 is provided. At least one of the output units 16A to 16C and the calculation units 13A to 13C acquires an output signal from each of the output units 16A to 16C, detects a failed output unit using the acquired plurality of output signals, Stop the failed output section.

このような構成を有する第2の実施形態に係る多重化制御装置1によれば、各出力部の故障を前段の演算部または他の出力部が検出可能であるため、故障した出力部を確実に検出し、故障した出力部を停止させることができる。このように故障した出力部が停止するため、消費電力を低減させ且つ故障した演算部の交換を容易化することができる。   According to the multiplexing control apparatus 1 according to the second embodiment having such a configuration, the failure of each output unit can be detected by the preceding calculation unit or another output unit, so that the failed output unit can be reliably identified. The faulty output unit can be stopped. Since the failed output unit stops in this manner, power consumption can be reduced and replacement of the failed calculation unit can be facilitated.

なお、第2の実施形態に係る多重化制御装置1は、三つの入力部12A〜12C、三つの演算部13A〜13C、及び三つの出力部16A〜16Cを備える構成として説明したが、これに限らず、四つ以上の入力部、四つ以上の演算部、及び四つ以上の出力部を備えてもよい。   In addition, although the multiplexing control apparatus 1 which concerns on 2nd Embodiment demonstrated as a structure provided with the three input parts 12A-12C, the three calculating parts 13A-13C, and the three output parts 16A-16C, Without limitation, four or more input units, four or more calculation units, and four or more output units may be provided.

(第3の実施形態)
続いて、第3の実施形態について説明する。図9は、第3の実施形態における多重化制御装置2の構成を示す図である。なお、図1と共通する要素には同一の符号を付し、その具体的な説明を省略する。第3の実施形態の多重化制御装置2は、第1の実施形態の多重化制御装置と比べて、各演算部及び各出力部の故障の有無を監視し、故障を検出した場合に報知する監視装置21が追加された構成になっている。ここで、監視装置21は、監視部22と報知部23とを備える。
(Third embodiment)
Subsequently, a third embodiment will be described. FIG. 9 is a diagram showing a configuration of the multiplexing control device 2 in the third embodiment. Elements common to those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. The multiplexing control device 2 of the third embodiment monitors the presence / absence of a failure in each arithmetic unit and each output unit, and notifies when a failure is detected, as compared with the multiplexing control device of the first embodiment. The monitoring device 21 is added. Here, the monitoring device 21 includes a monitoring unit 22 and a notification unit 23.

監視部22は、演算部13A〜13Cそれぞれと出力部16A〜16Cと接続されており、演算部13A〜13Cそれぞれと出力部16A〜16Cそれぞれの動作を監視する。   The monitoring unit 22 is connected to each of the calculation units 13A to 13C and the output units 16A to 16C, and monitors the operation of each of the calculation units 13A to 13C and each of the output units 16A to 16C.

報知部23は、監視部22が演算部13A〜13Cまたは出力部16A〜16Cの故障を検出した場合、故障を報知する。本実施形態では、その一例として、報知部23はユーザ端末24と接続されており、監視部22が演算部13A〜13Cまたは出力部16A〜16Cの故障を検出した場合、故障をユーザ端末24に通知する。   When the monitoring unit 22 detects a failure in the calculation units 13A to 13C or the output units 16A to 16C, the notification unit 23 notifies the failure. In this embodiment, as an example, the notification unit 23 is connected to the user terminal 24, and when the monitoring unit 22 detects a failure in the calculation units 13 </ b> A to 13 </ b> C or the output units 16 </ b> A to 16 </ b> C, the failure is notified to the user terminal 24. Notice.

また、第1の実施形態または第2の実施形態と同様に、演算部13A〜13Cまたは出力部16A〜16Cに故障が生じた際、故障が生じた演算部または出力部は停止し、多重化制御装置2の処理から切り離される。   Similarly to the first embodiment or the second embodiment, when a failure occurs in the operation units 13A to 13C or the output units 16A to 16C, the operation unit or output unit in which the failure occurs is stopped and multiplexed. The control device 2 is disconnected from the processing.

以上の構成を有する第3の実施形態における多重化制御装置2の動作について説明する。監視部22は、各演算部の出力値、各出力部の出力信号、出力電流、出力電圧、または内部クロックなどの監視データを監視する。そして、監視部22は、規定時間、監視対象の構成要素から監視データの受信がない場合、または監視対象の構成要素の監視データが検出できない場合、その構成要素を故障と判断する。監視部22が故障と判断した場合、報知部23は、故障を管理者に報知する。報知する手段としては、故障をユーザ端末24に通知する他に、監視装置21が備える表示部(不図示)に故障の旨を表示してもよいし、故障の旨を音声で通知してもよいし、故障の旨を含むメールまたはFAXなど遠隔にいる管理者に送信することにより通知してもよい。   The operation of the multiplexing control device 2 in the third embodiment having the above configuration will be described. The monitoring unit 22 monitors monitoring data such as an output value of each calculation unit, an output signal of each output unit, an output current, an output voltage, or an internal clock. When the monitoring unit 22 does not receive monitoring data from the component to be monitored for a specified time, or when monitoring data of the component to be monitored cannot be detected, the monitoring unit 22 determines that the component is a failure. When the monitoring unit 22 determines that there is a failure, the notification unit 23 notifies the administrator of the failure. As a notification means, in addition to notifying the user terminal 24 of the failure, the fact that the failure has occurred may be displayed on a display unit (not shown) provided in the monitoring device 21, or the failure may be notified by voice. Alternatively, notification may be made by sending to a remote administrator such as a mail or FAX including a failure.

続いて、このような動作が可能な監視装置21の動作の具体例について図10を用いて説明する。図10は、第3の実施形態における監視装置21の動作の一例を示すフローチャートである。   Next, a specific example of the operation of the monitoring device 21 capable of such an operation will be described with reference to FIG. FIG. 10 is a flowchart illustrating an example of the operation of the monitoring device 21 in the third embodiment.

(ステップS601)まず、監視部22は、監視データを監視する。   (Step S601) First, the monitoring unit 22 monitors monitoring data.

(ステップS602)次に、監視部22は、演算部13A〜13Cそれぞれ及び出力部16A〜16Cそれぞれについて監視データを受信したか否か判定する。   (Step S602) Next, the monitoring unit 22 determines whether or not monitoring data has been received for each of the calculation units 13A to 13C and the output units 16A to 16C.

(ステップS603)ステップS602における判定の結果、演算部13A〜13C及び出力部16A〜16Cの一部から監視データを受信していない場合、監視部22は、監視データを受信していない時間が規定時間を超えるか否か判定する。監視データを受信していない時間が規定時間を超えない場合、処理がステップS602に戻る。   (Step S603) As a result of the determination in Step S602, when monitoring data is not received from a part of the calculation units 13A to 13C and the output units 16A to 16C, the monitoring unit 22 defines a time when the monitoring data is not received. Determine whether the time is exceeded. If the time during which no monitoring data is received does not exceed the specified time, the process returns to step S602.

(ステップS604)ステップS603における判定の結果、監視データを受信していない時間が規定時間を超える場合、報知部23は、監視データを規定時間、受信していない構成要素についての故障をユーザ端末24に通知する。   (Step S604) As a result of the determination in step S603, when the time when the monitoring data is not received exceeds the specified time, the notification unit 23 reports the failure of the component that has not received the monitoring data for the specified time as the user terminal 24. Notify

以上、第3の実施形態に係る多重化制御装置2は、演算部13A〜13Cそれぞれと出力部16A〜16Cそれぞれの動作を監視する監視部22を備える。更に多重化制御装置2は、監視部22が演算部13A〜13Cまたは出力部16A〜16Cの故障を検出した場合、故障を報知する報知部23を備える。このような構成を有する第3の実施形態に係る多重化制御装置2によれば、演算部の一つが故障した場合、または出力部の一つが故障した場合に、管理者に故障を通知することができる。   As described above, the multiplexing control device 2 according to the third embodiment includes the monitoring unit 22 that monitors the operations of the arithmetic units 13A to 13C and the output units 16A to 16C. Furthermore, the multiplexing control apparatus 2 includes a notification unit 23 that notifies the failure when the monitoring unit 22 detects a failure of the calculation units 13A to 13C or the output units 16A to 16C. According to the multiplexing control device 2 according to the third embodiment having such a configuration, when one of the arithmetic units fails or when one of the output units fails, the failure is notified to the administrator. Can do.

なお、第3の実施形態に係る多重化制御装置2は、三つの入力部12A〜12C、三つの演算部13A〜13C、及び三つの出力部16A〜16Cを備える構成として説明したが、これに限らず、四つ以上の入力部、四つ以上の演算部、及び四つ以上の出力部を備えてもよい。   In addition, although the multiplexing control apparatus 2 which concerns on 3rd Embodiment demonstrated as a structure provided with the three input parts 12A-12C, the three calculating parts 13A-13C, and the three output parts 16A-16C, Without limitation, four or more input units, four or more calculation units, and four or more output units may be provided.

以上、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   As described above, the present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the components without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

1、2 多重化制御装置
11 検出部
12A、12B、12C 入力部
13A、13B、13C 演算部
14A、14B、14C 演算実行部
15A、15B、15C 判定部
16A、16B、16C 出力部
17A、17B、17C 判定部
18 多数決部
19 被制御対象装置
21 監視装置
22 監視部
23 報知部
1, 2 Multiplexing control device 11 Detection unit 12A, 12B, 12C Input unit 13A, 13B, 13C Operation unit 14A, 14B, 14C Operation execution unit 15A, 15B, 15C Determination unit 16A, 16B, 16C Output unit 17A, 17B, 17C Determination unit 18 Majority determination unit 19 Controlled device 21 Monitoring device 22 Monitoring unit 23 Notification unit

Claims (8)

同一の入力信号を入力値に変換する三つ以上の入力部と、
対応する前記入力部から前記入力値を取得し、取得した入力値を演算して出力値を生成する三つ以上の演算部と、
対応する前記演算部から出力値を取得し、取得した出力値を出力信号に変換して出力する三つ以上の出力部と、
前記三つ以上の出力部が生成した出力信号のうち、過半数が一致する出力信号を、被制御対象である被制御対象装置を制御する制御信号として前記被制御対象装置へ出力する多数決部と、
を備え、
前記三つ以上の出力部と前記三つ以上の演算部のうち少なくとも一つは、前記演算部の各々から出力値を取得し、取得した複数の前記出力値を用いて、故障した演算部を検出し、前記故障した演算部を停止させる
多重化制御装置。
Three or more input units for converting the same input signal into an input value;
Three or more calculation units that acquire the input value from the corresponding input unit, calculate the input value to generate an output value,
Three or more output units that acquire an output value from the corresponding calculation unit, convert the acquired output value into an output signal, and output,
Of the output signals generated by the three or more output units, a majority decision unit that outputs an output signal having a majority match to the controlled target device as a control signal for controlling the controlled target device that is the controlled target;
With
At least one of the three or more output units and the three or more calculation units acquires an output value from each of the calculation units, and uses the plurality of acquired output values to determine a failed calculation unit. A multiplexing control device that detects and stops the failed arithmetic unit.
前記演算部それぞれは出力部それぞれとバスを介して接続されており、
前記演算部は、前記バスを介して前記出力値を前記出力部それぞれに出力し、
前記出力部は、前記演算部それぞれから取得した複数の前記出力値同士を比較することにより誤った出力値を生成した演算部を特定し、前記特定した演算部を停止させる
請求項1に記載の多重化制御装置。
Each of the calculation units is connected to each output unit via a bus,
The arithmetic unit outputs the output value to each of the output units via the bus,
The said output part specifies the calculating part which produced | generated the incorrect output value by comparing the said some output value acquired from each said calculating part, and stops the specified calculating part. Multiplexing control device.
前記演算部それぞれは、互いにバスを介して接続されており、
前記演算部は、前記出力値をバスを介して他の演算部へ出力し、自身が生成した出力値と他の複数の演算部が生成した複数の出力値とを比較し、比較の結果、自身が生成した出力値だけが異なる場合、自ら停止する
請求項1に記載の多重化制御装置。
Each of the calculation units is connected to each other via a bus,
The operation unit outputs the output value to another operation unit via a bus, compares the output value generated by itself with a plurality of output values generated by another plurality of operation units, and as a result of comparison, The multiplexing control device according to claim 1, wherein only the output value generated by itself is different, it stops itself.
前記演算部から出力される出力値に毎周期変化する毎周期変化情報が付与されており、
前記出力部または前記演算部は、前記毎周期変化情報を用いて、前記演算部が故障したか否かを判定する
請求項1から3のいずれか一項に記載の多重化制御装置。
Periodic change information that changes every period is given to the output value output from the arithmetic unit,
The multiplexing control apparatus according to any one of claims 1 to 3, wherein the output unit or the calculation unit determines whether or not the calculation unit has failed using the periodic change information.
同一の入力信号を入力値に変換する三つ以上の入力部と、
対応する前記入力部から前記入力値を取得し、取得した入力値を演算して出力値を生成する三つ以上の演算部と、
対応する前記演算部から出力値を取得し、取得した出力値を出力信号に変換して出力する三つ以上の出力部と、
前記三つ以上の出力部が生成した出力信号のうち、過半数が一致する出力信号を、被制御対象である被制御対象装置を制御する制御信号として前記被制御対象装置へ出力する多数決部と、
を備え、
前記三つ以上の出力部と前記三つ以上の演算部のうち少なくとも一つは、前記出力部の各々から出力信号を取得し、取得した複数の前記出力信号を用いて、故障した出力部を検出し、前記故障した出力部を停止させる
多重化制御装置。
Three or more input units for converting the same input signal into an input value;
Three or more calculation units that acquire the input value from the corresponding input unit, calculate the input value to generate an output value,
Three or more output units that acquire an output value from the corresponding calculation unit, convert the acquired output value into an output signal, and output,
Of the output signals generated by the three or more output units, a majority decision unit that outputs an output signal having a majority match to the controlled target device as a control signal for controlling the controlled target device that is the controlled target;
With
At least one of the three or more output units and the three or more calculation units acquires an output signal from each of the output units, and uses the plurality of acquired output signals to determine a failed output unit. A multiplexing control device that detects and stops the failed output unit.
前記出力部それぞれは、演算部それぞれとバスを介して接続されており、
前記出力部は、前記バスを介して前記出力信号を前記演算部それぞれに出力し、
前記演算部は、前記出力部それぞれから取得した複数の前記出力信号同士を比較することにより誤った出力信号を生成した出力部を特定し、前記特定した出力部を停止させる
請求項5に記載の多重化制御装置。
Each of the output units is connected to each of the calculation units via a bus,
The output unit outputs the output signal to each of the arithmetic units via the bus,
The said calculating part specifies the output part which produced | generated the incorrect output signal by comparing the several said output signals acquired from each said output part, and stops the said specified output part. Multiplexing control device.
前記出力部それぞれは、互いにバスを介して接続されており、
前記出力部は、前記出力信号をバスを介して他の出力部へ出力し、自身が生成した出力信号と他の複数の出力部が生成した複数の出力信号とを比較し、比較の結果、自身が生成した出力信号だけが異なる場合、自ら停止する
請求項5に記載の多重化制御装置。
Each of the output units is connected to each other via a bus,
The output unit outputs the output signal to another output unit via a bus, compares the output signal generated by itself with a plurality of output signals generated by another plurality of output units, and as a result of comparison, The multiplexing control apparatus according to claim 5, which stops itself when only the output signal generated by itself is different.
前記演算部それぞれと前記出力部それぞれの動作を監視する監視部と、
前記監視部が前記演算部または前記出力部の故障を検出した場合、故障を報知する報知部と、
を更に備える請求項1から7のいずれか一項に記載の多重化制御装置。
A monitoring unit that monitors the operation of each of the computing units and the output unit;
When the monitoring unit detects a failure in the calculation unit or the output unit, a notification unit that notifies the failure;
The multiplexing control device according to any one of claims 1 to 7, further comprising:
JP2014240446A 2014-11-27 2014-11-27 Multiplexing control device Pending JP2016103110A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014240446A JP2016103110A (en) 2014-11-27 2014-11-27 Multiplexing control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014240446A JP2016103110A (en) 2014-11-27 2014-11-27 Multiplexing control device

Publications (1)

Publication Number Publication Date
JP2016103110A true JP2016103110A (en) 2016-06-02

Family

ID=56088973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014240446A Pending JP2016103110A (en) 2014-11-27 2014-11-27 Multiplexing control device

Country Status (1)

Country Link
JP (1) JP2016103110A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067251A (en) * 2016-10-21 2018-04-26 株式会社デンソー Electronic control device
CN111435235A (en) * 2019-01-15 2020-07-21 发那科株式会社 Device with data transmission mechanism for transmitting driving state of driving machine
CN114967602A (en) * 2021-02-22 2022-08-30 横河电机株式会社 Information collection device, computer-readable recording medium, and information collection method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890201A (en) * 1981-11-24 1983-05-28 Hitachi Ltd Triple process input and output device
JPS6055446A (en) * 1983-09-06 1985-03-30 Toshiba Corp Computer
JPH07117670A (en) * 1993-10-21 1995-05-09 Hitachi Ltd Maintenance work management device for railroad facility
JPH1011101A (en) * 1996-06-25 1998-01-16 Ishikawajima Harima Heavy Ind Co Ltd Triple system fault tolerant system
JP2000066912A (en) * 1998-08-17 2000-03-03 Ishikawajima Harima Heavy Ind Co Ltd Method for changing data of triple fault tolerant system
JP2013020511A (en) * 2011-07-13 2013-01-31 Hitachi High-Tech Control Systems Corp Process control device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890201A (en) * 1981-11-24 1983-05-28 Hitachi Ltd Triple process input and output device
JPS6055446A (en) * 1983-09-06 1985-03-30 Toshiba Corp Computer
JPH07117670A (en) * 1993-10-21 1995-05-09 Hitachi Ltd Maintenance work management device for railroad facility
JPH1011101A (en) * 1996-06-25 1998-01-16 Ishikawajima Harima Heavy Ind Co Ltd Triple system fault tolerant system
JP2000066912A (en) * 1998-08-17 2000-03-03 Ishikawajima Harima Heavy Ind Co Ltd Method for changing data of triple fault tolerant system
JP2013020511A (en) * 2011-07-13 2013-01-31 Hitachi High-Tech Control Systems Corp Process control device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067251A (en) * 2016-10-21 2018-04-26 株式会社デンソー Electronic control device
CN111435235A (en) * 2019-01-15 2020-07-21 发那科株式会社 Device with data transmission mechanism for transmitting driving state of driving machine
JP2020113135A (en) * 2019-01-15 2020-07-27 ファナック株式会社 Apparatus including data transmission mechanism that transmits driving state of driving machine
CN111435235B (en) * 2019-01-15 2023-10-31 发那科株式会社 Device with data transmission mechanism for transmitting driving state of driver
US11853027B2 (en) 2019-01-15 2023-12-26 Fanuc Corporation Device including data transmission mechanisms which transmit driving state of drive device
CN114967602A (en) * 2021-02-22 2022-08-30 横河电机株式会社 Information collection device, computer-readable recording medium, and information collection method
JP2022128148A (en) * 2021-02-22 2022-09-01 横河電機株式会社 Information collection device, information collection program and information collection method
JP7280301B2 (en) 2021-02-22 2023-05-23 横河電機株式会社 Information gathering device, information gathering program and information gathering method
US11893873B2 (en) 2021-02-22 2024-02-06 Yokogawa Electric Corporation Information collection apparatus, computer-readable recording medium, and information collection method

Similar Documents

Publication Publication Date Title
US10630541B2 (en) Systems and methods for configuration-less process bus with architectural redundancy in digital substations
US9804575B2 (en) Multiplex control device
US20170242693A1 (en) Safety monitoring device, network system and safety monitoring method
CN101111822A (en) Information processing apparatus and information processing method
JP2015100262A (en) Apparatus for controlling paralleled inverter
WO2006080227A1 (en) Information processing unit and information processing method
US9182754B2 (en) Method and apparatus for analogue output current control
JP2016103110A (en) Multiplexing control device
EP2613474A1 (en) Method and system for control system redundancy
US10637802B2 (en) Systems and methods for network failover in digital substations
KR101713353B1 (en) Redundant controller system
JP5906145B2 (en) Transmission device, transmission system, and self-diagnosis method thereof
KR101310100B1 (en) Parallel controller using CAN communication
US10574514B2 (en) Duplex control device and duplex system
JP2010085183A (en) Power monitoring device
KR102091532B1 (en) Integration management system for distribution panel
EP2413207A2 (en) Data encoding and decoding for an industrial process control system
US20120307650A1 (en) Multiplex system
JP5961212B2 (en) Redundant system and redundancy method
JP2014182679A (en) Protection circuit
US20240161713A1 (en) Systems and methods of fault detection for input/output modules of industrial systems
CN107589733B (en) Method and system for generating controller diagnosis signal, protecting fault and ensuring functional safety
JP2017016960A (en) Battery monitoring system
JP2013164763A (en) Duplex system switching controller
US20130049803A1 (en) Control system, logic module substrate, and logic fpga

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170710

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181120