JP2016102778A - 漏電検知回路 - Google Patents

Abstract

【課題】回路構成を複雑化することなく、漏電検知を的確に行えるようにした漏電検知回路を構成する。
【解決手段】第１比較器２と、零相変流器１の第１端Ｔ１が接続される第１接続端子Ｐ１と、零相変流器１の第２端Ｔ２が接続される第２接続端子Ｐ２と、第１接続端子Ｐ１と第２接続端子Ｐ２との間に接続され、零相変流器１の出力電流を電圧に変換する第１抵抗Ｒ１と、第１接続端子Ｐ１と第１比較器２の第１入力端に接続される第１減衰器１１と、を備え、第１比較器２の出力端から漏電検出信号が出力される。
【選択図】図１

Description

本発明は、例えば電気機器や電子機器に組み込まれる漏電検知回路に関する発明である。

零相変流器（ZCT：Zero-phase-sequence Current Transformer）を用いた漏電検知回路として、例えば特許文献１がある。

特許文献１には、零相変流器より出力される微小漏電信号を増幅する増幅回路と、その増幅された信号と基準電位とを比較する比較器とを備え、その比較器の出力を漏電検知信号とする構成が示されている。

特開２００９−１４２０２１号公報

特許文献１に示される回路のように、零相変流器、増幅回路および比較器を備える漏電検知回路では、全体の回路構成が複雑である。また、漏電検知を行うための閾値の設定に厳密さが要求される。

本発明の目的は、回路構成を複雑化することなく、漏電検知を的確に行えるようにした漏電検知回路を提供することにある。

（１）本発明の漏電検知回路は、
比較器と、
零相変流器の第１端が接続される第１接続端子と、
前記零相変流器の第２端が接続される第２接続端子と、
前記第１接続端子と第２接続端子との間に接続され、前記零相変流器の出力電流を電圧に変換する第１抵抗と、
前記第１接続端子と前記比較器の第１入力端に接続される第１減衰器と、
を備え、前記比較器の出力端から漏電検出信号が出力されることを特徴とする。

上記構成により、零相変流器の出力を増幅する増幅回路を設ける必要がないので、全体の回路構成が簡素化される。

（２）上記（１）において、前記比較器の第１入力端と基準電位（グランド）との間に接続される第１キャパシタを備え、前記第１減衰器と前記第１キャパシタとで時定数回路が構成されることが好ましい。このことにより、電源投入時等において比較器の第１入力端の電位が過渡的に変化することが防止される。すなわち誤作動が防止される。

（３）上記（１）または（２）において、必要に応じて、前記第２接続端子と前記比較器の第２入力端との間に接続される第２減衰器を備えていてもよい。この構成によれば、第１減衰器と第２減衰器の利得の設定によって、比較器の第２入力端−第１入力端間の電位差と零相変流器の出力との関係を適宜定められる。

（４）上記（３）において、前記比較器の第２入力端と基準電位（グランド）との間に接続される第２キャパシタを備え、前記第２減衰器と前記第２キャパシタとで時定数回路が構成されることが好ましい。このことにより、高周波ノイズが減衰され、高周波ノイズによる誤作動が防止される。

（５）上記（１）〜（４）のいずれかにおいて、前記第１接続端子と前記第２接続端子との間に接続される双方向ダイオード回路を備えることが好ましい。このことにより、外来ノイズの振幅が、双方向ダイオード回路に含まれるダイオードの順方向電圧以下に抑制される。

（６）上記（１）〜（５）のいずれかにおいて、前記比較器の出力端に接続されるローパスフィルタを備えることが好ましい。このことにより、比較器の第２入力端および比較器の第１入力端の少なくとも一方に高周波ノイズが重畳された電圧が入力されても、比較器の出力に重畳される高周波ノイズ成分が抑制され、高周波ノイズによる誤作動が防止される。

（７）上記（１）〜（６）のいずれかにおいて、前記第１接続端子または前記第２接続端子に接続され、基準電位に対する定電圧を印加する定電圧回路を備えることが好ましい。この構成によれば、比較器の第１入力端および第２入力端に入力される電位のバイアス電位が定まるので、比較器に電源電圧を印加する電源として単一極性の電源（単一電源）を用いることができる。したがって、電源回路を含む回路全体の簡素化が図れる。

（８）上記（１）〜（７）のいずれかにおいて、漏電時に前記第１接続端子と前記第２接続端子との間に生じる電圧より高い電圧のノイズを検出するノイズ検出回路と、前記ノイズ検出回路が前記ノイズを検出したときに前記漏電検出信号の出力を禁止するスイッチ回路と、をさらに備えることが好ましい。この構成によれば、ノイズの印加時に誤って漏電検出信号が出力されることを防止できる。

（９）上記（８）において、前記ノイズ検出回路は、第２比較器と、前記第１接続端子と前記第２比較器の第１入力端との間に接続される第３減衰器と、を備え、前記スイッチ回路は、前記第２比較器の出力端から出力されるノイズ検出信号によって、前記第１比較器の前記第１入力端の電位を、前記漏電検出信号の出力を禁止する電位にするスイッチ素子を備えることが好ましい。この構成により、少ない素子数の回路でノイズ検出回路およびスイッチ回路を構成でき、全体の回路構成が簡素化される。

（１０）上記（８）または（９）において、前記ノイズ検出回路は、第３比較器と、前記第１接続端子と前記第３比較器の第２入力端との間に接続される第４減衰器と、を備え、前記スイッチ回路は、前記第３比較器の出力端から出力されるノイズ検出信号によって、前記第１比較器の前記第１入力端の電位を、前記漏電検出信号の出力を禁止する電位にするスイッチ素子を備えることが好ましい。この構成により、少ない素子数の回路でノイズ検出回路およびスイッチ回路を構成でき、全体の回路構成が簡素化される。

（１１）上記（１）から（１０）のいずれかにおいて、前記第１接続端子と前記第１比較器の第２入力端との間に接続され、前記第２入力端の電位に印加される逆極性電圧をバイパスするダイオードを備えることが好ましい。この構成により、第１比較器の第１入力端にノイズによる逆極性電圧が印加されることが防止され、第１比較器の誤動作が防止される。

本発明によれば、零相変流器の出力を増幅する増幅回路を設ける必要がないので、全体の回路構成が簡素化される。また、漏電検知を行うための閾値の設定が容易となる。

図１は第１の実施形態に係る漏電検知回路１０１の回路図である。 図２は漏電検知回路１０１の各部の電圧波形図である。 図３は第２の実施形態に係る漏電検知回路１０２の回路図である。 図４は漏電検知回路１０２の各部の電圧波形図である。 図５は第３の実施形態に係る漏電検知回路１０３の回路図である。 図６は第４の実施形態に係る漏電検知回路１０４の回路図である。 図７は漏電検知回路１０４の各部の電圧波形図である。 図８は、ノイズ検出回路を備えない比較例の漏電検知回路の各部の電圧波形図である。 図９は第５の実施形態に係る漏電検知回路１０５の回路図である。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付す。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点について説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

《第１の実施形態》
図１は第１の実施形態に係る漏電検知回路１０１の回路図である。例えばガス給湯器等の機器の漏電検知のために、その機器に零相変流器１と漏電検知回路１０１とが組み込まれる。零相変流器１は漏電時に流れる零相電流を検出する変流器である。

漏電検知回路１０１は、零相変流器１の第１端Ｔ１が接続される第１接続端子Ｐ１と、零相変流器１の第２端Ｔ２が接続される第２接続端子Ｐ２と、漏電検知信号を出力する出力端子Ｐｏを備える。

また、漏電検知回路１０１は、第１接続端子Ｐ１と第２接続端子Ｐ２との間に第１抵抗Ｒ１が接続される。第１抵抗Ｒ１は零相変流器１の出力電流を電圧に変換する。

また、漏電検知回路１０１は、第１比較器２と、第１減衰器１１と第２減衰器１２とを備える。第１減衰器１１は、第１接続端子Ｐ１と第１比較器２の非反転入力端（第１入力端）との間に接続され、第２減衰器１２は、第２接続端子Ｐ２と第１比較器２の反転入力端（第２入力端）との間に接続される。

また、漏電検知回路１０１は、第１接続端子Ｐ１に接続される定電圧回路５を備える。この定電圧回路５はレギュレータである。例えば、電源電圧Ｖｃｃは５Ｖであり、定電圧回路５は第１接続端子Ｐ１を、５Ｖと０Ｖの間の任意の値、例えば２．５Ｖに保つ。

第１減衰器１１は抵抗Ｒ２，Ｒ３で構成され、第１接続端子Ｐ１の電圧を所定比で分圧する。第２減衰器１２は抵抗Ｒ４，Ｒ５で構成され、第２接続端子Ｐ２の電圧を所定比で分圧する。後述するように、この第２減衰器１２は無くてもよい。または第２減衰器１２の抵抗Ｒ５が無くて（無限大であり）もよい、すなわち第２減衰器１２の利得が１であってもよい。

図１に示される漏電検知回路１０１の動作は次のとおりである。

定電圧回路５の電圧=2.5V
R2=330Ω
R3=110kΩ
とすると、
第１接続端子Ｐ１の電位は2500.0mVであり、第１比較器２の非反転入力端であるＰ３点の電位は2492.5mVである。

零相変流器１は低抵抗のコイルであるので、第２接続端子Ｐ２の電位は2500.0mVである。

Ｒ５＝無限大（第２減衰器１２の利得が１）であれば、第１比較器２の反転入力端であるＰ４点の電位も2500.0mVである。

第１比較器２は、Ｐ３点の電位がＰ４点の電位より高くなると、出力をHighレベルにする。第１比較器２の非反転入力端であるＰ３点の電位はＰ４点の電位よりも7.5mV低いため、第１比較器２の出力はLowレベル（０Ｖ）を維持する。上記Ｐ３点とＰ４点との電位差が漏電信号電圧感度に対応する。

零相変流器１の出力電流は第１抵抗Ｒ１を流れて、第１接続端子Ｐ１と第２接続端子Ｐ２間に、漏電電流に比例した電圧が重畳される。

図２は漏電検知回路１０１の各部の電圧波形図である。ここで、ＶＰ４はＰ４点の電位、ＶＰ３はＰ３点の電位である。図２ではＶＰ４とＶＰ３の差電圧、出力端子Ｐｏの論理レベルも表されている。

非漏電時は、第１接続端子Ｐ１と第２接続端子Ｐ２間に交流電圧は重畳されない。そのため、Ｐ３点の電位ＶＰ３はＰ４点の電位ＶＰ４よりも7.5mV低い状態が維持されて、第１比較器２の出力はLowレベル（０Ｖ）となる。

一方、漏電時は、図２に表されるように、商用電源周波数の漏電電流に比例する交流電圧が、第１接続端子Ｐ１と第２接続端子Ｐ２間に重畳される。この交流電圧が7.5mV(0-P)よりも大きい場合、Ｐ４点の電位ＶＰ４がＰ３点の電位ＶＰ３よりも低くなる時間領域が発生する。この時間領域で、第１比較器２の出力（出力端子Ｐｏ）はHighレベルとなる。このHighレベルの信号を漏電検知信号として利用する。すなわち、出力端子Ｐｏの電位がLowレベルからHighレベルに立ち上がったとき（時刻ｔ１参照）、漏電があったものと見なし、例えば地絡が生じる電流経路を遮断したり、主電源を遮断したりする等の所定の処理を行う。時刻ｔ２でこれら遮断がなされると、「非漏電時」の状態となる。

抵抗Ｒ５の値が無限大ではない所定値であって、第２減衰器１２が減衰作用する場合、Ｐ４点の電位は第２減衰器１２の利得（抵抗分圧比）に応じた値となる。その構成によれば、第１減衰器１１の利得と第２減衰器１２の利得の設定によって、比較器の反転入力端−非反転入力端間の電位差と零相変流器１の出力との関係を適宜定められる。

上記漏電信号電圧感度は、抵抗Ｒ２，Ｒ３等の精度、および第１比較器２の入力オフセット電圧、および定電圧回路の電圧によってばらつく。そのため、第１比較器２は、漏電信号電圧感度に比較して無視できる程度の低オフセット電圧品を選択することが好ましい。

本実施形態によれば、漏電信号を増幅する増幅回路を特別に備えることなく、比較器を用いて、簡単な回路構成で漏電検知が可能となる。

《第２の実施形態》
図３は第２の実施形態に係る漏電検知回路１０２の回路図である。第１の実施形態で図１に示される漏電検知回路１０１とは異なり、定電圧回路５は第２接続端子Ｐ２に接続される。その他の構成は同じである。

図４は漏電検知回路１０２の各部の電圧波形図である。第２の実施形態では、第１比較器２の反転入力端であるＰ４点の電位は2500.0mVで一定である。非漏電時は、第１接続端子Ｐ１と第２接続端子Ｐ２間に交流電圧は重畳されない。そのため、Ｐ３点の電位ＶＰ３はＰ４点の電位ＶＰ４よりも7.5mV低い状態が維持されて、第１比較器２の出力はLowレベル（０Ｖ）となる。

一方、漏電時は、図４に表れるように、商用電源周波数の漏電電流に比例する交流電圧が、第１接続端子Ｐ１と第２接続端子Ｐ２間に重畳される。この交流電圧が7.5mV(0-P)よりも大きい場合、Ｐ３点の電位ＶＰ３がＰ４点の電位ＶＰ４よりも高くなる時間領域が発生する。この時間領域で、第１比較器２の出力（出力端子Ｐｏ）はHighレベルとなる。このHighレベルの信号を漏電検知信号として利用する。

このように、定電圧回路５は第２接続端子Ｐ２側に設けてもよい。

《第３の実施形態》
図５は第３の実施形態に係る漏電検知回路１０３の回路図である。第１の実施形態で示される漏電検知回路１０１とは、各種ノイズ対策を施された点で異なる。

図５に表れるように、第１比較器２の非反転入力端と基準電位（グランド）との間に第１キャパシタＣ１が接続される。この構成により、電源投入時に第１比較器２の非反転入力端の電位が反転入力端の電位より過渡的に高まることが防止される。すなわち、漏電でない状態を漏電として誤判定する動作が防止される。

また、第１比較器２の反転入力端と基準電位（グランド）との間に第２キャパシタＣ２が接続される。この構成により、第２キャパシタＣ２と第２減衰器１２とでローパスフィルタが構成され、高周波ノイズが減衰され、高周波ノイズによる誤作動が防止される。

また、第１接続端子Ｐ１と第２接続端子Ｐ２との間に双方向ダイオード回路３を備える。このことにより、外来ノイズの振幅が、双方向ダイオード回路３に含まれるダイオードの順方向電圧（約0.6V）以下に抑制される。

また、第１比較器２の出力側にローパスフィルタ４が接続される。この構成によれば、高周波ノイズが重畳された電圧が第１比較器２の反転入力端と非反転入力端間に入力されても、第１比較器２の出力電圧に現れる高周波ノイズ成分が抑制され、高周波ノイズによる誤作動が防止される。

なお、出力端子Ｐｏの電圧レベルの変化の回数をカウントし、所定回数変化したときに漏電があったものと見なすようにしてもよい。例えば、図２に示される例では、漏電時に出力端子Ｐｏの電圧レベルはLowレベルからHighレベルに立ち上がるが、この最初の立ち上がりで直ちに遮断器を作動させるのではなく、出力端子Ｐｏの電圧レベルがLowレベルからHighレベルに所定回数立ち上がった時点で遮断器を作動させるようにしてもよい。このことで、外来ノイズによる誤作動が防止される。

なお、上記３つの実施形態では、非漏電時に第１比較器２の出力がLowレベルになるようにしたが、第１比較器２の反転入力端と非反転入力端への入力を入れ替えて、回路を構成してもよい。その場合には、非漏電時に第１比較器２の出力がHighレベルになり、漏電時にLowレベルへ立ち下がることになる。

《第４の実施形態》
第４の実施形態では、ノイズ検出回路と、ノイズ検出時に漏電検出信号の出力を禁止するスイッチ回路と、を備える、漏電検知回路の例を示す。

図６は第４の実施形態に係る漏電検知回路１０４の回路図である。この漏電検知回路１０４は、第２比較器２２、第３比較器２３、第３減衰器１３および第４減衰器１４を備える。第３減衰器１３は抵抗Ｒ６，Ｒ７で構成され、第１接続端子Ｐ１と第２比較器２２の非反転入力端（第１入力端）との間に接続される。第２比較器２２の反転入力端（第２入力端）には抵抗Ｒ８を介して第２接続端子Ｐ２が接続される。第４減衰器１４は抵抗Ｒ９，Ｒ１０で構成され、第２接続端子Ｐ２と第３比較器２３の非反転入力端（第１入力端）との間に接続される。第３比較器２３の反転入力端（第２入力端）には抵抗Ｒ１１を介して第１接続端子Ｐ１が接続される。

上記第２比較器２２、第３減衰器１３および抵抗Ｒ８で第１ノイズ検出回路が構成される。また、第３比較器２３、第４減衰器１４および抵抗Ｒ１１で第２ノイズ検出回路が構成される。

また、漏電検知回路１０４は、スイッチ素子６１，６２を備える。スイッチ素子６１，６２は第１比較器２の非反転入力端（第１入力端）と基準電位（グランド）との間にそれぞれ接続される。また、第２比較器２２の出力端はスイッチ素子６１のベース（制御端子）に接続され、第３比較器２３の出力端はスイッチ素子６２のベース（制御端子）に接続される。なお、第１比較器２の非反転入力端（第１入力端と）基準電位（グランド）との間には第１キャパシタＣ１が接続されている。この第１キャパシタＣ１と第１減衰器１１とで時定数回路が構成されている。

図６に示した漏電検知回路１０４の動作説明の前に、ここで、ノイズ検出回路を備えない比較例の漏電検知回路の動作について示す。

図８は、ノイズ検出回路を備えない比較例の漏電検知回路の各部の電圧波形図である。図８において、（ＶＰ２−ＶＰ１）は第１接続端子Ｐ１に対する第２接続端子Ｐ２の電圧、（ＶＰ３−ＶＰ４）はＰ４点に対するＰ３点の電圧である。また、図８には出力端子Ｐｏの論理レベルも表されている。

非漏電時は、第１接続端子Ｐ１と第２接続端子Ｐ２間に交流電圧は重畳されない。そのため、Ｐ３点の電位ＶＰ３はＰ４点の電位ＶＰ４よりも低い状態が維持されて、第１比較器２の出力はLowレベル（０Ｖ）となる。しかし、第１接続端子Ｐ１と第２接続端子Ｐ２間にノイズが印加されると、図８に示す例のように、電圧（ＶＰ３−ＶＰ４）に高いノイズの電圧が重畳され、電圧（ＶＰ３−ＶＰ４）が正電圧となる状態がある。電圧（ＶＰ３−ＶＰ４）が正電圧となると、第１比較器２の出力、すなわち出力端子Ｐｏの論理レベルはHighレベルとなる。すなわち、実際には漏電していないにも拘わらずノイズによって、漏電検知信号が出力される。

図７は漏電検知回路１０４の各部の電圧波形図である。ここで、ＶＰ３はＰ３点の電位である。本実施形態では、第１接続端子Ｐ１と第２接続端子Ｐ２との間にノイズが印加されると、図６に示した第２比較器２２または第３比較器２３がハイレベルになる条件を満足し、図７に示すように、Ｐ３点の電位ＶＰ３はグランド電位となる。

図６に示した第２比較器２２の出力がハイレベルになる条件を、図７において、電圧（ＶＰ２−ＶＰ１）の閾値「＋Ｖｔｈ」で表している。すなわち、電圧（ＶＰ２−ＶＰ１）が＋Ｖｔｈを超えるとき、第２比較器２２の反転入力端（第２入力端）に対して非反転入力端（第１入力端）の電位が高くなり、第２比較器２２の出力はHighレベルになる。このことにより、第１スイッチ素子６１はオンし、Ｐ３点をグランド電位にする。

同様に、図６に示した第３比較器２３の出力がハイレベルになる条件を、図７において、電圧（ＶＰ２−ＶＰ１）の閾値「−Ｖｔｈ」で表している。すなわち、電圧（ＶＰ２−ＶＰ１）が−Ｖｔｈを下回るとき、第３比較器２３の反転入力端（第２入力端）に対して非反転入力端（第１入力端）の電位が高くなり、第３比較器２３の出力はHighレベルになる。このことにより、第２スイッチ素子６２はオンし、Ｐ３点をグランド電位にする。

図７に表れているように、電圧（ＶＰ２−ＶＰ１）が閾値「＋Ｖｔｈ」を超えるとき、または閾値「−Ｖｔｈ」を下回るとき、Ｐ３点の電位ＶＰ３はグランド電位となる。Ｐ３点の電位が一旦グランド電位になれば、第１キャパシタＣ１と第１減衰器１１とで構成される時定数回路の作用により、Ｐ３点の電位ＶＰ３はその時定数に従って上昇する。

本実施形態においては、上述の通り時定数回路を設けているため、Ｐ３点の電位ＶＰ３がグランド電位となった後も、すぐには元の電位（Ｐ３点の電位ＶＰ３がグランド電位となる前の状態）には復帰せず、時定数に従って徐々に上昇する。よって、ノイズを漏電と誤検知してしまうおそれがなくなる安全な時間を確保してから、元の電位に戻すことも可能となる。

このように、本実施形態によれば、第１接続端子Ｐ１と第２接続端子Ｐ２との間に、漏電時に生じる電圧よりも高い電圧のノイズが印加されても、そのノイズによって電圧（ＶＰ３−ＶＰ４）が正電圧になることはなく、出力端子Ｐｏの論理レベルはLowレベルに維持される。よって、漏電時に生じる電圧よりも高い電圧のノイズが印加されたときに、誤って漏電検出信号が出力されてしまうことを防止できる。

なお、スイッチ素子６１，６２は電流制御型バイポーラトランジスタに限らず、ＦＥＴ等の電圧制御型トランジスタであってもよい。

本実施形態では、正極性のノイズと負極性のノイズの両方についてノイズを検出する例を示したが、印加されるノイズの極性が予め想定される場合には、上記第１ノイズ検出回路または第２ノイズ検出回路の一方のみを備えてもよい。

《第５の実施形態》
図９は第５の実施形態に係る漏電検知回路１０５の回路図である。第４の実施形態で図６に示した漏電検知回路１０４とは、第２減衰器１２を備えないこととダイオードＤ１，Ｄ２を備えることで異なる。

本実施形態では、第１接続端子Ｐ１と第２接続端子Ｐ２との間にダイオードＤ２を備えることにより、外来ノイズが第１接続端子Ｐ１と第２接続端子Ｐ２との間に印加されても、第１接続端子Ｐ１に対する第２接続端子Ｐ２の電圧はダイオードＤ２の順方向電圧（約0.6V）以下に抑制される。また、第１接続端子Ｐ１とＰ４点との間にダイオードＤ１を備えることにより、第１接続端子Ｐ１に対するＰ４点の電圧はダイオードＤ１の順方向電圧（約0.6V）以下に抑制される。

本実施形態によれば、第１比較器２の第１入力端にノイズによる逆極性電圧が印加されることが防止され、第１比較器２の誤動作や破壊が防止される。

なお、本実施形態においては、ダイオードＤ１とＤ２双方を設けているが、どちらか一方のみでも構わない。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能であることは明らかである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Ｃ１…第１キャパシタ
Ｃ２…第２キャパシタ
Ｄ１，Ｄ２…ダイオード
Ｐ１…第１接続端子
Ｐ２…第２接続端子
Ｐｏ…出力端子
Ｒ１…第１抵抗
Ｒ２，Ｒ３，Ｒ４，Ｒ５…抵抗
Ｔ１…第１端
Ｔ２…第２端
Ｖｃｃ…電源電圧
１…零相変流器
２…第１比較器
３…双方向ダイオード回路
４…ローパスフィルタ
５…定電圧回路
１１…第１減衰器
１２…第２減衰器
１３…第３減衰器
１４…第４減衰器
２２…第２比較器
２３…第３比較器
６１，６２…スイッチ素子
１０１〜１０５…漏電検知回路

Claims (11)

1. 第１比較器と、
   零相変流器の第１端が接続される第１接続端子と、
   前記零相変流器の第２端が接続される第２接続端子と、
   前記第１接続端子と第２接続端子との間に接続され、前記零相変流器の出力電流を電圧に変換する第１抵抗と、
   前記第１接続端子と前記第１比較器の第１入力端に接続される第１減衰器と、
   を備え、前記第１比較器の出力端から漏電検出信号が出力される漏電検知回路。
2. 前記第１比較器の第１入力端と基準電位との間に接続される第１キャパシタを備え、前記第１減衰器と前記第１キャパシタとで時定数回路が構成される、請求項１に記載の漏電検知回路。
3. 前記第２接続端子と前記第１比較器の第２入力端との間に接続される第２減衰器を備える、請求項１または２に記載の漏電検知回路。
4. 前記第１比較器の第２入力端と基準電位との間に接続される第２キャパシタを備え、前記第２減衰器と前記第２キャパシタとで時定数回路が構成される、請求項３に記載の漏電検知回路。
5. 前記第１接続端子と前記第２接続端子との間に接続される双方向ダイオード回路を備える、請求項１から４のいずれかに記載の漏電検知回路。
6. 前記第１比較器の出力端に接続されるローパスフィルタを備える、請求項１から５のいずれかに記載の漏電検知回路。
7. 前記第１接続端子または前記第２接続端子に接続され、基準電位に対する定電圧を印加する定電圧回路を備える、請求項１から６のいずれかに記載の漏電検知回路。
8. 漏電時に前記第１接続端子と前記第２接続端子との間に生じる電圧より高い電圧のノイズを検出するノイズ検出回路と、前記ノイズ検出回路が前記ノイズを検出したときに前記漏電検出信号の出力を禁止するスイッチ回路と、をさらに備える、請求項１から７のいずれかに記載の漏電検知回路。
9. 前記ノイズ検出回路は、第２比較器と、前記第１接続端子と前記第２比較器の第１入力端との間に接続される第３減衰器と、を備え、
   前記スイッチ回路は、前記第２比較器の出力端から出力されるノイズ検出信号によって、前記第１比較器の前記第１入力端の電位を、前記漏電検出信号の出力を禁止する電位にするスイッチ素子を備える、請求項８に記載の漏電検知回路。
10. 前記ノイズ検出回路は、第３比較器と、前記第１接続端子と前記第３比較器の第２入力端との間に接続される第４減衰器と、を備え、
    前記スイッチ回路は、前記第３比較器の出力端から出力されるノイズ検出信号によって、前記第１比較器の前記第１入力端の電位を、前記漏電検出信号の出力を禁止する電位にするスイッチ素子を備える、請求項８または９に記載の漏電検知回路。
11. 前記第１接続端子と前記第１比較器の第２入力端との間に接続され、前記第２入力端の電位に印加される逆極性電圧をバイパスするダイオードを備える、請求項１から１０のいずれかに記載の漏電検知回路。

Images