JP2016095836A - メモリ障害許容率を増加する方法 - Google Patents
メモリ障害許容率を増加する方法 Download PDFInfo
- Publication number
- JP2016095836A JP2016095836A JP2015175806A JP2015175806A JP2016095836A JP 2016095836 A JP2016095836 A JP 2016095836A JP 2015175806 A JP2015175806 A JP 2015175806A JP 2015175806 A JP2015175806 A JP 2015175806A JP 2016095836 A JP2016095836 A JP 2016095836A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- physical address
- error
- memory device
- server system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2268—Logging of test results
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】サーバシステム中になんらかのメモリエラーが発生するかをテストし、サーバシステムの1つ以上のメモリデバイス上で、検出されたメモリエラーに対応する物理メモリーアドレスを決定する工程210と、検出されたメモリエラーに対応する物理メモリーアドレスが、オペレーティングシステム、アプリケーションプログラム及び/又はサーバシステムの別のコンポーネンツによりアクセスされるのを防止する工程240と、を有する。
【選択図】図2
Description
101、102 ノード
1011、1021 サーバ
1013、1023、463、510、555 プロセッサ
1014、1024、461、515 メモリ
1015、1025 基本入出力システム(BIOS)
1112、1122 ベースボード管理コントローラー(BMC)
105 マイクロコントローラー
400 コンピュータデバイス
415、505 バス
462 中央処理ユニット
468 インターフェース
500 コンピュータシステム
512 キャッシュメモリ
520 リードオンリーメモリ(ROM)
525、575 ランダムアクセスメモリ(RAM)
530、570 ストレージデバイス
532、534、536 モジュール
535、565 出力装置
540、590 通信インターフェース
545 入力装置
550 コンピュータシステム
560 チップ
580 ブリッジ
585 ユーザーインターフェースコンポーネンツ
Claims (15)
- 少なくとも1つのプロセッサと、命令を含むメモリとを有するサーバシステムであって、
前記命令が、前記少なくとも1つのプロセッサにより実行されるとき、
前記サーバシステムの少なくとも1つのメモリデバイス中の少なくとも1つのメモリエラーを検出する工程と、
前記少なくとも1つのメモリエラーを検出するとき、前記サーバシステムの現在のメモリトポロジーを決定する工程と、
前記現在のメモリトポロジーが、以前のメモリトポロジーと比べて変化していないとき、前記少なくとも1つのメモリエラーに関連する情報を、メモリマスクリストにロードし、前記情報が、前記少なくとも1つのメモリエラーに関連する前記少なくとも1つのメモリデバイス中の物理アドレスを含む工程と、
前記少なくとも1つのメモリデバイス中の前記物理アドレスが、前記サーバシステムのソフトウェア、および、その他のハードウェアコンポーネンツによりアクセスされるのを防止する工程と、を前記サーバシステムにさせることを特徴とするサーバシステム。 - 前記サーバシステムは1つ以上のノードを有し、各ノードは、ベースボード管理コントローラー(BMC)、基本入出力システム(BIOS)、および、サーバを含み、
前記サーバは、少なくとも1つのプロセッサを有し、
前記BMCは、対応ノードのサーバシステムソフトウェアとハードウェアコンポーネンツ間のインターフェースを管理し、
前記命令が実行されるとき、さらに、前記システムに、前記サーバシステムのノードの前記ソフトウェアとハードウェアコンポーネンツの少なくとも1つのパラメータが、前記ノードの潜在的な欠陥に関連するプリセット極限を超えるとき、前記BMCにより、ネットワークを通じて、前記サーバシステム、または、システム管理者のマイクロコントローラーに警告を送信させることを特徴とする請求項1に記載のサーバシステム。 - 前記サーバシステムはメモリテストコンポーネント、および/または1つ以上のノードを含み、
前記メモリテストコンポーネントは、前記少なくとも1つのメモリデバイスからのデータと参照データを比較し、少なくとも比較結果に基づいて、前記メモリエラーが、前記少なくとも1つのメモリデバイスで発生するか決定し、
前記1つ以上のノードのそれぞれは、前記少なくとも1つのメモリデバイスを初期化するか、または、少なくとも部分的にテストする基本入出力システム(BIOS)を含むことを特徴とする請求項1または2に記載のシステム。 - 前記命令が実行されるとき、さらに、前記システムに、
データを、前記少なくとも1つのメモリデバイスに書き込む工程と、
前記データを、前記少なくとも1つのメモリデバイスから読み取る工程と、
前記書き込んだデータと前記少なくとも1つのメモリデバイスからの前記読み取りデータを比較する工程と、
少なくとも1つの前記読み取りデータが、前記書き込んだデータと異なるとき、前記メモリエラーが発生したことを示す工程と、を実行させること、および/または、
データを、前記少なくとも1つのメモリデバイスに書き込む工程と、
前記少なくとも1つのメモリデバイスから、前記データを読み出す工程と、
前記少なくとも1つのメモリデバイスからの前記読み取りデータを比較する工程と、
前記少なくとも1つのメモリデバイスの1つからの少なくとも1つの前記読み取りデータが、前記少なくとも1つのメモリデバイスの別の1つと異なるとき、前記メモリエラーが発生したことを示す工程と、を実行させることを特徴とする請求項3に記載のシステム。 - 前記現在のメモリトポロジーは、前記サーバの前記少なくとも1つのメモリデバイスと少なくとも1つのメモリコントローラー間の接続情報を含むことを特徴とする請求項1〜4のいずれか1項に記載のシステム。
- 前記命令が実行されるとき、さらに、前記システムに、
前記メモリエラーに対応する前記物理アドレスに隣接する所定範囲の物理アドレスを、前記メモリマスクリストに加える工程と、
前記少なくとも1つのメモリデバイス中の前記所定範囲の物理アドレスが、前記サーバシステムの前記ソフトウェア、および、前記ハードウェアコンポーネンツによりアクセスされるのを防止する工程と、を実行させることを特徴とする請求項1〜5のいずれか1項に記載のシステム。 - 前記命令が実行されるとき、さらに、前記システムに、
前記メモリエラーに対応する1つ以上のダイの物理アドレス、および、前記1つ以上のダイの少なくとも1つの隣接ダイの物理アドレスを、前記メモリマスクリストに加える工程と、
前記メモリエラーに対応する前記1つ以上のダイの前記物理アドレス、および、前記少なくとも1つの隣接ダイの前記物理アドレスが、前記サーバシステムの前記ソフトウェア、および、前記ハードウェアコンポーネンツによりアクセスされるのを防止する工程と、を実行させることを特徴とする請求項1〜6のいずれか1項に記載のシステム。 - 前記命令が実行されるとき、さらに、前記システムに、
前記少なくとも1つのメモリデバイスの少なくとも1つの部分を、予約メモリとして動的に保留し、前記少なくとも1つのメモリデバイス中に保存されるデータを複製する工程と、
前記メモリエラーに対応する前記物理アドレスが、アクセスを禁止されるとき、前記予約メモリから、前記物理アドレスに対応するデータを回収する工程と、を実行させることを特徴とする請求項1〜7のいずれか1項に記載のシステム。 - 前記命令が実行されるとき、さらに、前記システムに、
前記メモリエラーに対応する前記物理アドレスが、アクセスを禁じられるとき、1つ以上のエラー訂正スキームを用いて、前記物理アドレスに保存されるデータをリカバーすることを実行させることを特徴とする請求項1〜8のいずれか1項に記載のシステム。 - 前記命令が実行されるとき、さらに、前記システムに、
前記現在のメモリトポロジーが、前記以前のメモリトポロジーと比較して変化している、または、ユーザー指令を受信して、前記メモリマスクリストをクリアにするとき、前記メモリマスクリストをクリアにして、新しいプロセスを起動し、新しいメモリエラーを検出することを実行させることを特徴とする請求項1〜9のいずれか1項に記載のシステム。 - コンピュータによって実行される、サーバシステム中のメモリ障害許容率を増加する方法であって、
前記サーバシステムの少なくとも1つのメモリデバイス中で、少なくとも1つのメモリエラーを検出する工程と、
前記少なくとも1つのメモリエラーを検出するとき、前記サーバシステムの現在のメモリトポロジーを決定する工程と、
前記現在のメモリトポロジーが、以前のメモリトポロジーと比較して変化していないとき、前記少なくとも1つのメモリエラーに関連する情報を、メモリマスクリストにロードし、前記情報が、前記少なくとも1つのメモリエラーに関連する前記少なくとも1つのメモリデバイス中の物理アドレスを含む工程と、
前記少なくとも1つのメモリデバイス中の前記物理アドレスが、前記サーバシステムのソフトウェア、および、その他のハードウェアコンポーネンツによりアクセスされるのを禁止する工程と、を有することを特徴とする方法。 - さらに、
前記メモリエラーに対応する前記物理アドレスに隣接する所定範囲の物理アドレスを、前記メモリマスクリストに加える工程と、
前記少なくとも1つのメモリデバイス中の前記所定範囲の物理アドレスが、前記サーバシステムの前記ソフトウェア、および、前記ハードウェアコンポーネンツによりアクセスされるのを禁止される工程、および/または、
前記少なくとも1つのメモリデバイスの少なくとも1つの一部を、予約メモリとして動的に保留して、前記少なくとも1つのメモリデバイス中に保存されるデータを複製する工程と、
前記メモリエラーに対応する前記物理アドレスが、アクセスを禁じられるとき、前記予約メモリから、前記物理アドレスに対応するデータを回収する工程と、を有することを特徴とする請求項11に記載の方法。 - さらに、
前記メモリエラーに対応する1つ以上のダイの物理アドレス、および、前記1つ以上のダイの少なくとも1つの隣接ダイの物理アドレスを、前記メモリマスクリストに追加する工程と、
前記メモリエラーに対応する前記1つ以上のダイ、および、前記少なくとも1つの隣接ダイの前記物理アドレスが、前記サーバシステムの前記ソフトウェア、および、前記ハードウェアコンポーネンツによりアクセスされるのを禁止する工程と、を有することを特徴とする請求項11または12に記載の方法。 - さらに、
前記メモリエラーに対応する前記物理アドレスが、アクセスを禁止されるとき、1つ以上のエラー訂正スキームを用いて、前記物理アドレス中に保存されるデータをリカバーする工程を含むことを特徴とする請求項11〜13のいずれか1項に記載の方法。 - 命令を含む持続性コンピュータ可読ストレージ媒体であって、前記命令がサーバシステムの少なくとも1つのプロセッサにより実行されるとき、前記サーバシステムに、前記の請求項11〜14のいずれか1項に記載の方法を実行させることを特徴とする持続性コンピュータ可読ストレージ媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/542,355 | 2014-11-14 | ||
US14/542,355 US9043638B1 (en) | 2014-11-14 | 2014-11-14 | Method for enhancing memory fault tolerance |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016095836A true JP2016095836A (ja) | 2016-05-26 |
JP6152148B2 JP6152148B2 (ja) | 2017-06-21 |
Family
ID=53176492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015175806A Active JP6152148B2 (ja) | 2014-11-14 | 2015-09-07 | メモリ障害許容率を増加する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9043638B1 (ja) |
EP (1) | EP3021223B1 (ja) |
JP (1) | JP6152148B2 (ja) |
CN (1) | CN106201769B (ja) |
TW (1) | TWI559132B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9621508B2 (en) * | 2013-08-20 | 2017-04-11 | Arista Networks, Inc. | System and method for sharing VXLAN table information with a network controller |
US20170308447A1 (en) * | 2016-04-26 | 2017-10-26 | Quanta Computer Inc. | Methods and systems for analyzing record and usage in post package repair |
CN109901956A (zh) * | 2017-12-08 | 2019-06-18 | 英业达科技有限公司 | 内存整体测试的系统及其方法 |
US10922071B2 (en) * | 2019-03-13 | 2021-02-16 | Quanta Computer Inc. | Centralized off-board flash memory for server devices |
US11301258B2 (en) * | 2019-09-24 | 2022-04-12 | Dell Products L.P. | Supervised learning based UEFI pre-boot control |
US11107549B2 (en) | 2019-12-16 | 2021-08-31 | Microsoft Technology Licensing, Llc | At-risk memory location identification and management |
US11367499B2 (en) | 2020-08-28 | 2022-06-21 | Rockwell Collins, Inc. | Mitigating single-event upsets using containerization |
CN114171107B (zh) * | 2021-11-26 | 2024-09-10 | 浪潮(北京)电子信息产业有限公司 | 固态硬盘vpd信息的检测方法、装置、设备及存储介质 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07182249A (ja) * | 1993-12-24 | 1995-07-21 | Fuji Film Micro Device Kk | メモリカード |
JPH0883218A (ja) * | 1994-09-14 | 1996-03-26 | Toshiba Corp | 計算機システム |
JPH10269150A (ja) * | 1997-03-21 | 1998-10-09 | Nec Corp | メモリ初期化方法 |
JP2005234872A (ja) * | 2004-02-19 | 2005-09-02 | Seiko Epson Corp | コンピュータ、コンピュータ起動方法、biosプログラムおよび情報記憶媒体 |
JP2006260289A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | ソフトエラー訂正方法、メモリ制御装置及びメモリシステム |
WO2007077595A1 (ja) * | 2005-12-28 | 2007-07-12 | Fujitsu Limited | メモリ制御方法、プログラム及び装置 |
JP2012190064A (ja) * | 2011-03-08 | 2012-10-04 | Nec Corp | 情報処理装置、メモリ管理方法、およびメモリ管理プログラム |
JP2013502647A (ja) * | 2009-08-21 | 2013-01-24 | ラムバス・インコーポレーテッド | インサイチュでのメモリのアニール |
JP2013109722A (ja) * | 2011-11-24 | 2013-06-06 | Toshiba Corp | コンピュータ、コンピュータシステム、および障害情報管理方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4228496A (en) | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
US6223301B1 (en) | 1997-09-30 | 2001-04-24 | Compaq Computer Corporation | Fault tolerant memory |
US6463550B1 (en) | 1998-06-04 | 2002-10-08 | Compaq Information Technologies Group, L.P. | Computer system implementing fault detection and isolation using unique identification codes stored in non-volatile memory |
US6282622B1 (en) * | 1998-08-10 | 2001-08-28 | Joseph Norman Morris | System, method, and program for detecting and assuring DRAM arrays |
US6564346B1 (en) | 1999-12-07 | 2003-05-13 | Infineon Technologies Richmond, Lp. | Advanced bit fail map compression with fail signature analysis |
US6842867B2 (en) * | 2001-01-26 | 2005-01-11 | Dell Products L.P. | System and method for identifying memory modules having a failing or defective address |
US6948094B2 (en) | 2001-09-28 | 2005-09-20 | Intel Corporation | Method of correcting a machine check error |
US8291176B2 (en) | 2003-03-27 | 2012-10-16 | Hewlett-Packard Development Company, L.P. | Protection domain groups to isolate access to memory windows |
US7251744B1 (en) | 2004-01-21 | 2007-07-31 | Advanced Micro Devices Inc. | Memory check architecture and method for a multiprocessor computer system |
JP4950886B2 (ja) * | 2005-07-15 | 2012-06-13 | パナソニック株式会社 | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 |
CN100468349C (zh) * | 2005-08-24 | 2009-03-11 | 英业达股份有限公司 | 存储器测试方法 |
US8344475B2 (en) * | 2006-11-29 | 2013-01-01 | Rambus Inc. | Integrated circuit heating to effect in-situ annealing |
US7945841B2 (en) | 2006-12-06 | 2011-05-17 | Intel Corporation | System and method for continuous logging of correctable errors without rebooting |
CN101741600B (zh) * | 2008-11-27 | 2012-01-25 | 英业达股份有限公司 | 服务器系统与其记录装置 |
WO2011071490A1 (en) | 2009-12-08 | 2011-06-16 | Hewlett-Packard Development Company, L.P. | Managing errors in a data processing system |
CN102253879A (zh) * | 2010-05-20 | 2011-11-23 | 英业达科技有限公司 | 一种服务器系统 |
US8463788B2 (en) * | 2010-09-03 | 2013-06-11 | Marvell World Trade Ltd. | Balancing caching load in a peer-to-peer based network file system |
TW201220317A (en) * | 2010-11-12 | 2012-05-16 | Hon Hai Prec Ind Co Ltd | Memory error detection system and method |
US8458514B2 (en) | 2010-12-10 | 2013-06-04 | Microsoft Corporation | Memory management to accommodate non-maskable failures |
US9117552B2 (en) * | 2012-08-28 | 2015-08-25 | Kingtiger Technology(Canada), Inc. | Systems and methods for testing memory |
TWI486761B (zh) * | 2012-12-12 | 2015-06-01 | 英業達股份有限公司 | 機櫃伺服器系統及其檢測方法 |
-
2014
- 2014-11-14 US US14/542,355 patent/US9043638B1/en active Active
-
2015
- 2015-04-21 TW TW104112638A patent/TWI559132B/zh active
- 2015-05-05 CN CN201510223627.8A patent/CN106201769B/zh active Active
- 2015-05-21 EP EP15168692.0A patent/EP3021223B1/en active Active
- 2015-09-07 JP JP2015175806A patent/JP6152148B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07182249A (ja) * | 1993-12-24 | 1995-07-21 | Fuji Film Micro Device Kk | メモリカード |
JPH0883218A (ja) * | 1994-09-14 | 1996-03-26 | Toshiba Corp | 計算機システム |
JPH10269150A (ja) * | 1997-03-21 | 1998-10-09 | Nec Corp | メモリ初期化方法 |
JP2005234872A (ja) * | 2004-02-19 | 2005-09-02 | Seiko Epson Corp | コンピュータ、コンピュータ起動方法、biosプログラムおよび情報記憶媒体 |
JP2006260289A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | ソフトエラー訂正方法、メモリ制御装置及びメモリシステム |
WO2007077595A1 (ja) * | 2005-12-28 | 2007-07-12 | Fujitsu Limited | メモリ制御方法、プログラム及び装置 |
JP2013502647A (ja) * | 2009-08-21 | 2013-01-24 | ラムバス・インコーポレーテッド | インサイチュでのメモリのアニール |
JP2012190064A (ja) * | 2011-03-08 | 2012-10-04 | Nec Corp | 情報処理装置、メモリ管理方法、およびメモリ管理プログラム |
JP2013109722A (ja) * | 2011-11-24 | 2013-06-06 | Toshiba Corp | コンピュータ、コンピュータシステム、および障害情報管理方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3021223A1 (en) | 2016-05-18 |
TWI559132B (zh) | 2016-11-21 |
EP3021223B1 (en) | 2017-10-25 |
JP6152148B2 (ja) | 2017-06-21 |
CN106201769B (zh) | 2019-02-01 |
US9043638B1 (en) | 2015-05-26 |
TW201617867A (zh) | 2016-05-16 |
CN106201769A (zh) | 2016-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6152148B2 (ja) | メモリ障害許容率を増加する方法 | |
JP6498230B2 (ja) | フレキシブルなhdd/ssdストレージサポートのシステムおよび方法 | |
JP6559842B2 (ja) | マルチノードシステムファン制御スイッチ | |
JP6453965B2 (ja) | Biosセットアップオプションを自動的に更新するシステム及び方法 | |
JP6484316B2 (ja) | ファームウェアを遠隔更新するシステム及び方法 | |
JP6462034B2 (ja) | ダウンストリームコンポーネンツに新鮮な空気を送る冷却システム | |
JP6805116B2 (ja) | Psuの待機電源が機能しない場合に動作可能なサーバシステム | |
TWI584195B (zh) | 伺服器系統中基於iSCSI的裸機OS映像部署及無磁碟啟動的方法 | |
TWI626537B (zh) | 分析包裝後修復的紀錄與使用的方法及系統 | |
JP6463814B2 (ja) | ブートのハードウェア周波数を動的に最適化するシステム及び方法 | |
JP6608979B2 (ja) | 電圧レギュレータセルフバーンインテストのための方法、システム、及び記憶媒体 | |
JP2019030203A (ja) | 高効率バッテリバックアップシステム | |
JP2018116680A (ja) | 電源ユニット(psu)管理 | |
JP6231598B2 (ja) | 電源供給ユニットのホールドタイムを延長するためのサーバシステム、方法、および、コンピュータ可読記憶媒体 | |
TWI637611B (zh) | 使用wol的系統復原 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6152148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |