JP2016092175A - Semiconductor optical element - Google Patents

Semiconductor optical element Download PDF

Info

Publication number
JP2016092175A
JP2016092175A JP2014224192A JP2014224192A JP2016092175A JP 2016092175 A JP2016092175 A JP 2016092175A JP 2014224192 A JP2014224192 A JP 2014224192A JP 2014224192 A JP2014224192 A JP 2014224192A JP 2016092175 A JP2016092175 A JP 2016092175A
Authority
JP
Japan
Prior art keywords
layer
type layer
type
semiconductor optical
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014224192A
Other languages
Japanese (ja)
Inventor
崇 柳楽
Takashi Nagira
崇 柳楽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014224192A priority Critical patent/JP2016092175A/en
Publication of JP2016092175A publication Critical patent/JP2016092175A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor optical element which can inhibit light absorption and intervalence band absorption at a tunnel junction part.SOLUTION: A semiconductor optical element comprises: an active layer 20 having a first surface 20a and a second surface 20b that is a surface on the side opposite to the first surface; an n-type electron supply layer 30 formed on the first surface; and a tunnel junction part 18 formed on the second surface. The tunnel junction part includes a p-type layer 18b which contacts the second surface and is formed by AlGaInAs, and an n-type layer 18a which contacts the second surface via the p-type layer. A thickness of a portion where a depletion layer is not formed out of the p-type layer is equal to or less than 10 nm. A thickness of a portion where a depletion layer is not formed out of the n-type layer is equal to or less than 10 nm.SELECTED DRAWING: Figure 1

Description

本発明は、例えば光通信などに用いられる半導体光素子に関する。   The present invention relates to a semiconductor optical device used, for example, for optical communication.

特許文献１にはトンネル接合部を備えた半導体光素子が開示されている。そして、トンネル接合層は、ＡｌＧａＩｎＡｓを材料とするｐ型層と、ＩｎＧａＡｓＰを材料とするｎ型層とで構成されている。   Patent Document 1 discloses a semiconductor optical device having a tunnel junction. The tunnel junction layer is composed of a p-type layer made of AlGaInAs and an n-type layer made of InGaAsP.

特開２００９−０５９９１８号公報JP 2009-059918 A

トンネル接合部のｎ型層はバンドギャップが小さいので光吸収が起こる問題があった。また、トンネル接合部のｐ型層には高濃度のアクセプタがドープされているので、正孔の濃度が高い。そのため、価電子帯間吸収が起こる問題があった。   The n-type layer at the tunnel junction has a problem that light absorption occurs because the band gap is small. Moreover, since the p-type layer of the tunnel junction is doped with a high concentration of acceptor, the concentration of holes is high. Therefore, there has been a problem that absorption between valence bands occurs.

本発明は、上述のような課題を解決するためになされたもので、トンネル接合部での光吸収と価電子帯間吸収を抑制できる半導体光素子を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor optical device capable of suppressing light absorption and valence band absorption at a tunnel junction.

本願の発明に係る半導体光素子は、第１面と、該第１面と反対側の面である第２面とを有する活性層と、該第１面に形成されたｎ型の電子供給層と、該第２面に形成されたトンネル接合部と、を備え、該トンネル接合部は、該第２面に接し、ＡｌＧａＩｎＡｓで形成されたｐ型層と、該ｐ型層を介して該第２面に接するｎ型層と、を備え、該ｐ型層のうち空乏層となっていない部分の厚さは１０ｎｍ以下であり、該ｎ型層のうち空乏層となっていない部分の厚さは１０ｎｍ以下であることを特徴とする。   The semiconductor optical device according to the present invention includes an active layer having a first surface and a second surface opposite to the first surface, and an n-type electron supply layer formed on the first surface. And a tunnel junction formed on the second surface, wherein the tunnel junction is in contact with the second surface and is formed of AlGaInAs, and the p-type layer is interposed through the p-type layer. An n-type layer in contact with two surfaces, and a thickness of a portion of the p-type layer that is not a depletion layer is 10 nm or less, and a thickness of a portion of the n-type layer that is not a depletion layer Is 10 nm or less.

本発明によれば、トンネル接合部のほとんどを空乏化させたので、トンネル接合部での光吸収と価電子帯間吸収を抑制できる。   According to the present invention, since most of the tunnel junction is depleted, light absorption and valence band absorption at the tunnel junction can be suppressed.

実施の形態１に係る半導体光素子の断面斜視図である。1 is a cross-sectional perspective view of a semiconductor optical device according to a first embodiment. エネルギーバンド図である。It is an energy band figure. 実施の形態２に係る半導体光素子の一部断面図である。FIG. 6 is a partial cross-sectional view of a semiconductor optical device according to a second embodiment.

本発明の実施の形態に係る半導体光素子について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。   A semiconductor optical device according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.

実施の形態１．
図１は、本発明の実施の形態１に係る半導体光素子１０の断面斜視図である。半導体光素子１０はｎ型ＩｎＰで形成された基板１２を備えている。基板１２の下面には電極１４が形成されている。基板１２の上面にはｎ型のＡｌＧａＩｎＡｓで緩和層１６が形成されている。緩和層１６の上にはトンネル接合部１８が形成されている。トンネル接合部１８の上には多重量子井戸構造の活性層２０が形成されている。活性層２０の上面は第１面２０ａであり、下面は第１面２０ａと反対側の面である第２面２０ｂである。 Embodiment 1 FIG.
FIG. 1 is a cross-sectional perspective view of a semiconductor optical device 10 according to Embodiment 1 of the present invention. The semiconductor optical device 10 includes a substrate 12 made of n-type InP. An electrode 14 is formed on the lower surface of the substrate 12. A relaxation layer 16 is formed of n-type AlGaInAs on the upper surface of the substrate 12. A tunnel junction 18 is formed on the relaxation layer 16. An active layer 20 having a multiple quantum well structure is formed on the tunnel junction 18. The upper surface of the active layer 20 is a first surface 20a, and the lower surface is a second surface 20b which is a surface opposite to the first surface 20a.

前述のトンネル接合部１８は第２面２０ｂに接している。トンネル接合部１８は、ｐ型層１８ｂとｎ型層１８ａを備えている。ｐ型層１８ｂは、第２面２０ｂに接し、Ｃ（炭素）がドープされたＡｌＧａＩｎＡｓで形成されている。ｎ型層１８ａは、ｐ型層１８ｂを介して第２面２０ｂに接するＩｎＧａＡｓで形成されている。なお、ＩｎＧａＡｓＰのバンドギャップ波長は発光波長より短いのに対し、ＩｎＧａＡｓのバンドギャップ波長は発光波長より長くなっている。従って、ｎ型層１８ａをＩｎＧａＡｓで形成することで光吸収を抑制できる。   The aforementioned tunnel junction portion 18 is in contact with the second surface 20b. The tunnel junction 18 includes a p-type layer 18b and an n-type layer 18a. The p-type layer 18b is in contact with the second surface 20b and is made of AlGaInAs doped with C (carbon). The n-type layer 18a is made of InGaAs in contact with the second surface 20b through the p-type layer 18b. The band gap wavelength of InGaAsP is shorter than the emission wavelength, whereas the band gap wavelength of InGaAs is longer than the emission wavelength. Therefore, light absorption can be suppressed by forming the n-type layer 18a from InGaAs.

ｐ型層１８ｂの層厚は４５ｎｍである。ｎ型層１８ａの層厚は５ｎｍである。ｐ型層１８ｂのアクセプタ濃度は１×１０１８[ｃｍ−３]とし、ｎ型層１８ａのドナー濃度を１×１０１９[ｃｍ−３]とした。ｐ型層１８ｂの空乏層厚さは３５ｎｍ程度となり、ｎ型層１８ａの空乏層厚さは３．５ｎｍ程度となっている。 The layer thickness of the p-type layer 18b is 45 nm. The layer thickness of the n-type layer 18a is 5 nm. The acceptor concentration of the p-type layer 18b was 1 × 10 18 [cm −3 ], and the donor concentration of the n-type layer 18a was 1 × 10 19 [cm −3 ]. The depletion layer thickness of the p-type layer 18b is about 35 nm, and the depletion layer thickness of the n-type layer 18a is about 3.5 nm.

活性層２０の第１面２０ａにはｎ型の電子供給層３０が接している。電子供給層３０は、第１面２０ａの上にＡｌＧａＩｎＡｓで形成された緩和層３０ａと、緩和層３０ａの上にＩｎＰで形成された本体部３０ｂを備えている。緩和層３０ａの電子親和力は、活性層２０（量子井戸）の障壁層の電子親和力より大きく、本体部３０ｂ（ＩｎＰ）の電子親和力より小さい。そのため、緩和層３０ａは伝導帯のバンド不連続を緩和する。本体部３０ｂの内部には半導体光素子１０をＤＦＢレーザ素子とするために屈折率の高い材料で回折格子３２が形成されている。電子供給層３０の上には電極３６が形成されている。   An n-type electron supply layer 30 is in contact with the first surface 20 a of the active layer 20. The electron supply layer 30 includes a relaxation layer 30a formed of AlGaInAs on the first surface 20a, and a main body 30b formed of InP on the relaxation layer 30a. The electron affinity of the relaxation layer 30a is larger than the electron affinity of the barrier layer of the active layer 20 (quantum well) and smaller than the electron affinity of the main body portion 30b (InP). Therefore, the relaxation layer 30a relaxes the band discontinuity of the conduction band. A diffraction grating 32 is formed of a material having a high refractive index in order to make the semiconductor optical device 10 a DFB laser device inside the main body 30b. An electrode 36 is formed on the electron supply layer 30.

電子供給層３０（緩和層３０ａ）、活性層２０、トンネル接合部１８及び緩和層１６は、周知のマスク形成工程、転写工程及びエッチング工程を経て、リッジ形状になっている。リッジ形状になっている電子供給層３０、活性層２０、トンネル接合部１８及び緩和層１６の両側面は電流ブロック層３４で埋め込まれている。電流ブロック層３４は、Ｆｅ、Ｃｒ、Ｃｏ、Ｍｎ又はＲｕがドープされたＡｌＩｎＡｓで形成されている。半導体光素子１０は、動作時に電極１４−電極３６間に電圧を印加することで端面発光させる端面発光ＤＦＢレーザ素子である。   The electron supply layer 30 (relaxation layer 30a), the active layer 20, the tunnel junction 18 and the relaxation layer 16 have a ridge shape through a known mask formation process, transfer process, and etching process. Both side surfaces of the ridge-shaped electron supply layer 30, active layer 20, tunnel junction 18, and relaxation layer 16 are embedded with a current blocking layer 34. The current blocking layer 34 is made of AlInAs doped with Fe, Cr, Co, Mn, or Ru. The semiconductor optical device 10 is an edge-emitting DFB laser device that emits an edge by applying a voltage between the electrode 14 and the electrode 36 during operation.

図２は、図１のＩＩ−ＩＩ´線に沿った部分のエネルギーバンド図である。緩和層１６は、伝導帯のバンド不連続を緩和するために設けられている。そのため、緩和層１６は、電子親和力が基板１２（ＩｎＰ）より大きくｎ型層１８ａより小さくなる材料であるＡｌＧａＩｎＡｓで形成することが好ましい。トンネル効果によりｐ型層１８ｂからｎ型層１８ａに電子が引き抜かれ、ｐ型層１８ｂに正孔が発生しｎ型層１８ａに電子が発生する。   FIG. 2 is an energy band diagram of a portion along the line II-II ′ of FIG. The relaxation layer 16 is provided to alleviate band discontinuity in the conduction band. Therefore, the relaxation layer 16 is preferably formed of AlGaInAs, which is a material having an electron affinity larger than that of the substrate 12 (InP) and smaller than that of the n-type layer 18a. Electrons are extracted from the p-type layer 18b to the n-type layer 18a by the tunnel effect, holes are generated in the p-type layer 18b, and electrons are generated in the n-type layer 18a.

トンネル接合部１８での光吸収と価電子帯間吸収を抑制するためには、トンネル接合部１８の大部分を空乏層にすることが好ましい。具体的には、ｐ型層１８ｂのうち空乏層となっていない部分の厚さは１０ｎｍ以下とし、ｎ型層１８ａのうち空乏層となっていない部分の厚さは１０ｎｍ以下とすることが好ましい。本発明の実施の形態１では４５ｎｍの層厚を有するｐ型層１８ｂに３５ｎｍ程度の厚さの空乏層が形成されているので、ｐ型層１８ｂのうち空乏層となっていない部分の厚さは１０ｎｍ以下となっている。また、５ｎｍの層厚を有するｎ型層１８ａに３．５ｎｍ程度の厚さの空乏層が形成されるので、ｎ型層１８ａのうち空乏層となっていない部分の厚さは１０ｎｍ以下となっている。   In order to suppress light absorption and valence band absorption at the tunnel junction 18, it is preferable to make most of the tunnel junction 18 a depletion layer. Specifically, the thickness of the p-type layer 18b that is not a depletion layer is preferably 10 nm or less, and the thickness of the n-type layer 18a that is not a depletion layer is preferably 10 nm or less. . In Embodiment 1 of the present invention, since a depletion layer having a thickness of about 35 nm is formed in the p-type layer 18b having a layer thickness of 45 nm, the thickness of the portion of the p-type layer 18b that is not a depletion layer Is 10 nm or less. Further, since a depletion layer having a thickness of about 3.5 nm is formed in the n-type layer 18a having a layer thickness of 5 nm, the thickness of the portion of the n-type layer 18a that is not a depletion layer is 10 nm or less. ing.

このように、トンネル接合部１８の大部分を空乏層にすることで、ｐ型層１８ｂのアクセプタ濃度が高いことによりトンネル接合の近傍に高濃度の正孔が生じて光損失が増加することも防止できる。   In this way, by making most of the tunnel junction 18 a depletion layer, the acceptor concentration of the p-type layer 18b is high, so that high-concentration holes are generated in the vicinity of the tunnel junction, thereby increasing optical loss. Can be prevented.

ｐ型層１８ｂ全体を空乏層とし、ｎ型層１８ａ全体を空乏層としてもよい。ｐ型層１８ｂとｎ型層１８ａの全体を空乏層とすることで、上記の効果を高めることができる。ｐ型層１８ｂとｎ型層１８ａを完全に空乏化させるためには、ｐ型層１８ｂの層厚を５．０Ｅ＋１０×(Ｅ/Ｎａ(１＋Ｎａ/Ｎｄ))０．５より小さくし、ｎ型層１８ａの層厚を５．０Ｅ＋１０×(Ｅ/Ｎｄ(１＋Ｎｄ/Ｎａ))０．５より小さくする。
ここで、Ｅ[ｅＶ]は、ｐ型層１８ｂの電子親和力とバンドギャップエネルギーの和からｎ型層１８ａの電子親和力を差し引いた差分値であり、Ｎａ[ｃｍ−３]はｐ型層１８ｂのドーピング濃度であり、Ｎｄ[ｃｍ−３]はｎ型層１８ａのドーピング濃度である。 The entire p-type layer 18b may be a depletion layer, and the entire n-type layer 18a may be a depletion layer. By making the entire p-type layer 18b and n-type layer 18a into a depletion layer, the above effect can be enhanced. In order to completely deplete the p-type layer 18b and the n-type layer 18a, the thickness of the p-type layer 18b is made smaller than 5.0E + 10 × (E / Na (1 + Na / Nd)) 0.5 , and the n-type layer The layer thickness of the layer 18a is made smaller than 5.0E + 10 × (E / Nd (1 + Nd / Na)) 0.5 .
Here, E [eV] is a difference value obtained by subtracting the electron affinity of the n-type layer 18a from the sum of the electron affinity and band gap energy of the p-type layer 18b, and Na [cm −3 ] is the value of the p-type layer 18b. The doping concentration, Nd [cm −3 ] is the doping concentration of the n-type layer 18a.

次に、実施の形態１に係る半導体光素子はトンネル電流の発生効率が良好である点について説明する。トンネル電流の発生効率を高めるためには、トンネル接合部のｐ型層の電子親和力とバンドギャップエネルギーの和を小さくし、トンネル接合部のｎ型層の電子親和力は大きくするべきである。これにより、ｐ型層の価電子帯端部とｎ型層の伝導帯端部のエネルギ差を小さくして、トンネル電流の発生効率を高めることができる。   Next, the point that the semiconductor optical device according to the first embodiment has good generation efficiency of the tunnel current will be described. In order to increase the generation efficiency of the tunnel current, the sum of the electron affinity of the p-type layer and the band gap energy of the tunnel junction should be reduced, and the electron affinity of the n-type layer of the tunnel junction should be increased. Thereby, the energy difference between the valence band edge of the p-type layer and the conduction band edge of the n-type layer can be reduced, and the generation efficiency of the tunnel current can be increased.

具体的には、トンネル接合部のｐ型層の電子親和力とバンドギャップエネルギーの和は５．７[ｅＶ]より小さくし、トンネル接合部のｎ型層の電子親和力は４．４[ｅＶ]より大きくすることが好ましい。実施の形態１では、ｐ型層１８ｂをＡｌＧａＩｎＡｓで形成したので、電子親和力とバンドギャップエネルギーの和は、５．５[ｅＶ]程度になる。また、ｎ型層１８ａはＩｎＧａＡｓで形成したので、電子親和力は５．０[ｅＶ]程度である。よって、トンネル電流の発生効率を高めることができる。   Specifically, the sum of the electron affinity and the band gap energy of the p-type layer at the tunnel junction is made smaller than 5.7 [eV], and the electron affinity of the n-type layer at the tunnel junction is taken from 4.4 [eV]. It is preferable to enlarge it. In the first embodiment, since the p-type layer 18b is formed of AlGaInAs, the sum of the electron affinity and the band gap energy is about 5.5 [eV]. Further, since the n-type layer 18a is formed of InGaAs, the electron affinity is about 5.0 [eV]. Therefore, the generation efficiency of tunnel current can be increased.

ｐ型層の電子親和力とバンドギャップエネルギーの和を５．７[ｅＶ]より小さくし、ｎ型層の電子親和力を４．４[ｅＶ]より大きくするためには、ＡｌＧａＩｎＡｓで形成されたｐ型層１８ｂの格子定数は５．７８Å〜５．９５Åとし、ＩｎＧａＡｓで形成されたｎ型層１８ａの格子定数は５．７８Å以上とすることが好ましい。   In order to make the sum of the electron affinity and band gap energy of the p-type layer smaller than 5.7 [eV] and to make the electron affinity of the n-type layer larger than 4.4 [eV], the p-type formed of AlGaInAs is used. The lattice constant of the layer 18b is preferably 5.78Å to 5.95Å, and the lattice constant of the n-type layer 18a formed of InGaAs is preferably 5.78Å or more.

さらに、ｎ型層１８ａの伝導帯端とｐ型層１８ｂの価電子帯端とのエネルギ差は０．９５[ｅＶ]程度と低いので低抵抗のトンネル接合部を提供できる。また、Ｐ型層１８ｂの電子親和力はＩｎＰより０．２[ｅＶ]程度小さい。そのため、Ｐ型層１８ｂは、電子が緩和層３０ａから活性層２０を経てトンネル接合部１８へ浸入するオーバーフローを抑制する障壁としても有効に機能する。   Furthermore, since the energy difference between the conduction band edge of the n-type layer 18a and the valence band edge of the p-type layer 18b is as low as about 0.95 [eV], a low-resistance tunnel junction can be provided. The electron affinity of the P-type layer 18b is about 0.2 [eV] smaller than InP. Therefore, the P-type layer 18b effectively functions as a barrier that suppresses overflow in which electrons enter the tunnel junction 18 from the relaxation layer 30a through the active layer 20.

電流ブロック層３４にドープされたＦｅ、Ｃｒ、Ｃｏ、Ｍｎ又はＲｕは電子トラップ準位を持つ元素である。そのため電流ブロック層３４は正孔に対しては絶縁性を示さず、電流ブロック層３４に正孔が注入され得る。電流ブロック層３４に正孔が注入されると、電流ブロック層３４とｎ型層１８ａとの接合界面に順方向バイアスが印加されて、電流ブロック層３４全体が導通するおそれがある。   Fe, Cr, Co, Mn or Ru doped in the current blocking layer 34 is an element having an electron trap level. Therefore, the current blocking layer 34 does not exhibit insulation against holes, and holes can be injected into the current blocking layer 34. When holes are injected into the current blocking layer 34, a forward bias is applied to the junction interface between the current blocking layer 34 and the n-type layer 18a, and the entire current blocking layer 34 may be conducted.

しかし、トンネル接合部を構成するＰ型層１８ｂは非常に薄いので、電流ブロック層３４とＰ型層１８ｂの接触面積はごくわずかである。そのため、Ｐ型層１８ｂの正孔は殆ど活性層２０へ注入され、電流ブロック層３４に注入される正孔はごくわずかである。よって、電流ブロック層３４全体が導通することを防ぐことができる。しかも電流ブロック層３４をＡｌＩｎＡｓで形成したので、半絶縁性のドーパントをドープしたＩｎＰで電流ブロック層を形成した場合と比較して、電子トラップ準位の深さが０．７[ｅＶ]程度まで深くなり、電子リークを抑制する効果を高めることができる。   However, since the P-type layer 18b constituting the tunnel junction is very thin, the contact area between the current blocking layer 34 and the P-type layer 18b is very small. Therefore, almost all holes in the P-type layer 18b are injected into the active layer 20, and very few holes are injected into the current blocking layer 34. Therefore, the entire current blocking layer 34 can be prevented from conducting. In addition, since the current blocking layer 34 is formed of AlInAs, the depth of the electron trap level is about 0.7 [eV] compared to the case where the current blocking layer is formed of InP doped with a semi-insulating dopant. It becomes deeper and the effect of suppressing electron leakage can be enhanced.

ＡｌＧａＩｎＡｓで形成されたｐ型層１８ｂにアクセプタとしてドープされたＣは拡散係数が小さい。したがって、数十ｎｍ程度の層厚のｐ型層１８ｂにアクセプタを集中させることができる。   C doped as an acceptor in the p-type layer 18b formed of AlGaInAs has a small diffusion coefficient. Therefore, acceptors can be concentrated on the p-type layer 18b having a thickness of about several tens of nanometers.

本発明の実施の形態１に係る半導体光素子は様々な変形が可能である。例えば、ｐ型層１８ｂのうち空乏層となっていない部分の厚さは１０ｎｍ以下としｎ型層１８ａのうち空乏層となっていない部分の厚さは１０ｎｍ以下とすることができれば、ｐ型層とｎ型層の層厚は特に限定されない。トンネル接合部は、活性層の上（第１面２０ａ）に設けてもよい。また、緩和層３０ａ、１６は省略しても良い。ｐ型層１８ｂの材料はＡｌＧａＩｎＡｓとしたが、この材料のＧａ組成比を０としてもよい。その場合ｐ型層１８ｂはＡｌＩｎＡｓで形成される。   The semiconductor optical device according to the first embodiment of the present invention can be variously modified. For example, if the thickness of the p-type layer 18b that is not a depletion layer is 10 nm or less and the thickness of the n-type layer 18a that is not a depletion layer is 10 nm or less, the p-type layer The thickness of the n-type layer is not particularly limited. The tunnel junction may be provided on the active layer (first surface 20a). Further, the relaxation layers 30a and 16 may be omitted. The material of the p-type layer 18b is AlGaInAs, but the Ga composition ratio of this material may be zero. In that case, the p-type layer 18b is formed of AlInAs.

これらの変形は以下の実施の形態に係る半導体光素子にも適宜応用できる。なお、以下の実施の形態に係る半導体光素子は、実施の形態１に係る半導体光素子との共通点が多いので、実施の形態１との相違点を中心に説明する。   These modifications can be applied as appropriate to the semiconductor optical devices according to the following embodiments. Since the semiconductor optical device according to the following embodiment has much in common with the semiconductor optical device according to the first embodiment, the description will focus on differences from the first embodiment.

実施の形態２．
図３は、実施の形態２に係る半導体光素子の一部断面図である。ｐ型層１８ｂは、第１部分１８ｃと第２部分１８ｄを備えている。第１部分１８ｃは、第２面２０ｂに接し空乏層となっていない部分である。第２部分１８ｄは、ｎ型層１８ａに接し空乏層となっている部分である。第１部分１８ｃのアクセプタ濃度は第２部分１８ｄのアクセプタ濃度より低くなっている。第１部分１８ｃのアクセプタ濃度は、例えば１×１０１８[ｃｍ−３]未満となっている。これにより光損失を抑制できる。 Embodiment 2. FIG.
FIG. 3 is a partial cross-sectional view of the semiconductor optical device according to the second embodiment. The p-type layer 18b includes a first portion 18c and a second portion 18d. The first portion 18c is a portion that is in contact with the second surface 20b and is not a depletion layer. The second portion 18d is a portion that is in contact with the n-type layer 18a and is a depletion layer. The acceptor concentration of the first portion 18c is lower than the acceptor concentration of the second portion 18d. The acceptor concentration of the first portion 18c is, for example, less than 1 × 10 18 [cm −3 ]. Thereby, optical loss can be suppressed.

ところで、第１部分１８ｃは電子親和力が小さい材料で形成し、電子がｐ型層１８ｂへ侵入するオーバーフローを抑制することが望ましい。そこで、例えば、第２部分１８ｄをＡｌＧａＩｎＡｓで形成し、第１部分１８ｃをＡｌＧａＩｎＡｓよりも電子親和力が小さい材料で形成する。この場合、第１部分１８ｃが正孔の注入障壁となりうるので、正孔の注入効率を著しく阻害しないように第１部分１８ｃの材料を選択する。   By the way, it is desirable that the first portion 18c is formed of a material having a low electron affinity to suppress overflow of electrons entering the p-type layer 18b. Therefore, for example, the second portion 18d is formed of AlGaInAs, and the first portion 18c is formed of a material having an electron affinity smaller than that of AlGaInAs. In this case, since the first portion 18c can be a hole injection barrier, the material of the first portion 18c is selected so as not to significantly impede the hole injection efficiency.

１０ 半導体光素子、 １２ 基板、 １４ 電極、 １６ 緩和層、 １８ トンネル接合部、 １８ａ ｎ型層、 １８ｂ ｐ型層、 １８ｃ 第１部分、 １８ｄ 第２部分、 ２０ 活性層、 ２０ａ 第１面、 ２０ｂ 第２面、 ３０ 電子供給層、 ３０ａ 緩和層、 ３０ｂ 本体部、 ３２ 回折格子、 ３４ 電流ブロック層、 ３６ 電極   10 semiconductor optical device, 12 substrate, 14 electrode, 16 relaxation layer, 18 tunnel junction, 18a n-type layer, 18b p-type layer, 18c first part, 18d second part, 20 active layer, 20a first surface, 20b 2nd surface, 30 electron supply layer, 30a relaxation layer, 30b body part, 32 diffraction grating, 34 current blocking layer, 36 electrode

Claims (6)

第１面と、前記第１面と反対側の面である第２面とを有する活性層と、
前記第１面に形成されたｎ型の電子供給層と、
前記第２面に形成されたトンネル接合部と、を備え、
前記トンネル接合部は、
前記第２面に接し、ＡｌＧａＩｎＡｓで形成されたｐ型層と、
前記ｐ型層を介して前記第２面に接するｎ型層と、を備え、
前記ｐ型層のうち空乏層となっていない部分の厚さは１０ｎｍ以下であり、
前記ｎ型層のうち空乏層となっていない部分の厚さは１０ｎｍ以下であることを特徴とする半導体光素子。 An active layer having a first surface and a second surface opposite to the first surface;
An n-type electron supply layer formed on the first surface;
A tunnel junction formed on the second surface,
The tunnel junction is
A p-type layer in contact with the second surface and formed of AlGaInAs;
An n-type layer in contact with the second surface through the p-type layer,
The thickness of the p-type layer that is not a depletion layer is 10 nm or less,
The thickness of the part which is not a depletion layer among the said n-type layers is 10 nm or less, The semiconductor optical element characterized by the above-mentioned. 前記ｐ型層は全体が空乏層であり、前記ｎ型層は全体が空乏層であることを特徴とする請求項１に記載の半導体光素子。   2. The semiconductor optical device according to claim 1, wherein the p-type layer is entirely a depletion layer, and the n-type layer is a depletion layer as a whole. 前記ｐ型層の格子定数は５．７８Å〜５．９５Åであり、前記ｎ型層は、格子定数が５．７８Å以上のＩｎＧａＡｓであることを特徴とする請求項１又は２に記載の半導体光素子。   3. The semiconductor light according to claim 1, wherein the p-type layer has a lattice constant of 5.78 to 5.95 and the n-type layer is InGaAs having a lattice constant of 5.78 Å or more. element. 前記活性層、前記電子供給層及び前記トンネル接合部の両側面を埋め込む電流ブロック層を備え、
前記電流ブロック層は、Ｆｅ、Ｃｒ、Ｃｏ、Ｍｎ又はＲｕがドープされたＡｌＩｎＡｓで形成されたことを特徴とする請求項１〜３のいずれか１項に記載の半導体光素子。 A current blocking layer that embeds both side surfaces of the active layer, the electron supply layer, and the tunnel junction;
4. The semiconductor optical device according to claim 1, wherein the current blocking layer is made of AlInAs doped with Fe, Cr, Co, Mn, or Ru. 5. 前記ｐ型層には、Ｃがドープされたことを特徴とする請求項１〜４のいずれか１項に記載の半導体光素子。   5. The semiconductor optical device according to claim 1, wherein the p-type layer is doped with C. 6. 前記ｐ型層は、前記第２面に接し空乏層となっていない第１部分と、前記ｎ型層に接し空乏層となっている第２部分とを備え、
前記第１部分のアクセプタ濃度は前記第２部分のアクセプタ濃度より低いことを特徴とする請求項１〜５のいずれか１項に記載の半導体光素子。 The p-type layer includes a first portion that is in contact with the second surface and is not a depletion layer, and a second portion that is in contact with the n-type layer and is a depletion layer,
The semiconductor optical device according to claim 1, wherein an acceptor concentration of the first portion is lower than an acceptor concentration of the second portion.
JP2014224192A 2014-11-04 2014-11-04 Semiconductor optical element Pending JP2016092175A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014224192A JP2016092175A (en) 2014-11-04 2014-11-04 Semiconductor optical element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014224192A JP2016092175A (en) 2014-11-04 2014-11-04 Semiconductor optical element

Publications (1)

Publication Number Publication Date
JP2016092175A true JP2016092175A (en) 2016-05-23

Family

ID=56019862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014224192A Pending JP2016092175A (en) 2014-11-04 2014-11-04 Semiconductor optical element

Country Status (1)

Country Link
JP (1) JP2016092175A (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333831A (en) * 1993-05-20 1994-12-02 Fujitsu Ltd Crystal growth method for compound semiconductor
JP2002134835A (en) * 2000-10-20 2002-05-10 Nec Corp Tunnel junction surface emitting laser
JP2004172340A (en) * 2002-11-20 2004-06-17 Yokogawa Electric Corp Surface emitting laser
US20050083979A1 (en) * 2003-10-17 2005-04-21 Leary Michael H. Tunnel-junction structure incorporating N-type layer comprising nitrogen and a group VI dopant
JP2007311632A (en) * 2006-05-19 2007-11-29 Furukawa Electric Co Ltd:The Surface-emitting laser element
JP2007538410A (en) * 2004-05-17 2007-12-27 コーニング インコーポレイテッド Tunnel junction for long wavelength VCSEL
JP2008085182A (en) * 2006-09-28 2008-04-10 Sumitomo Electric Ind Ltd Vertical resonance type surface light emitting element
JP2009059918A (en) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd Optical semiconductor device
JP2010118399A (en) * 2008-11-11 2010-05-27 Sumitomo Electric Ind Ltd Integrated semiconductor optical element and semiconductor optical device
JP2012119409A (en) * 2010-11-30 2012-06-21 Nippon Telegr & Teleph Corp <Ntt> Semiconductor element, semiconductor optical element, and semiconductor integrated element
JP2012119408A (en) * 2010-11-30 2012-06-21 Nippon Telegr & Teleph Corp <Ntt> Semiconductor element, semiconductor optical element, and semiconductor integrated element

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333831A (en) * 1993-05-20 1994-12-02 Fujitsu Ltd Crystal growth method for compound semiconductor
JP2002134835A (en) * 2000-10-20 2002-05-10 Nec Corp Tunnel junction surface emitting laser
JP2004172340A (en) * 2002-11-20 2004-06-17 Yokogawa Electric Corp Surface emitting laser
US20050083979A1 (en) * 2003-10-17 2005-04-21 Leary Michael H. Tunnel-junction structure incorporating N-type layer comprising nitrogen and a group VI dopant
JP2007538410A (en) * 2004-05-17 2007-12-27 コーニング インコーポレイテッド Tunnel junction for long wavelength VCSEL
JP2007311632A (en) * 2006-05-19 2007-11-29 Furukawa Electric Co Ltd:The Surface-emitting laser element
JP2008085182A (en) * 2006-09-28 2008-04-10 Sumitomo Electric Ind Ltd Vertical resonance type surface light emitting element
JP2009059918A (en) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd Optical semiconductor device
JP2010118399A (en) * 2008-11-11 2010-05-27 Sumitomo Electric Ind Ltd Integrated semiconductor optical element and semiconductor optical device
JP2012119409A (en) * 2010-11-30 2012-06-21 Nippon Telegr & Teleph Corp <Ntt> Semiconductor element, semiconductor optical element, and semiconductor integrated element
JP2012119408A (en) * 2010-11-30 2012-06-21 Nippon Telegr & Teleph Corp <Ntt> Semiconductor element, semiconductor optical element, and semiconductor integrated element

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WERNER HOFMANN: ""High-Speed Buried Tunnel Junction Vertical-Cavity Surface-Emitting Lasers"", IEEE PHOTONICS JOURNAL, vol. 2, no. 5, JPN6017039953, October 2010 (2010-10-01), pages 802 - 815, ISSN: 0003714549 *
大西裕、外11名: ""埋め込みトンネル接合を用いた長波長GaInNAs VCSEL"", SEIテクニカルレビュー, vol. 第174号, JPN6017039954, January 2009 (2009-01-01), pages 59 - 62, ISSN: 0003714548 *

Similar Documents

Publication Publication Date Title
US9184567B2 (en) Quantum cascade laser
JP2008053649A (en) Buried semiconductor laser
JP5093063B2 (en) Integrated semiconductor optical device and semiconductor optical device
JP2016031970A (en) Optical semiconductor device
US8340147B2 (en) Laser diode
JP5463760B2 (en) Optical waveguide integrated semiconductor optical device and manufacturing method thereof
JP2009059918A (en) Optical semiconductor device
JP5489702B2 (en) Semiconductor optical device and integrated semiconductor optical device
US7804870B2 (en) Semiconductor optical device and manufacturing method thereof
JP5003416B2 (en) Surface emitting semiconductor laser
JP2010010622A (en) Semiconductor optical device
JP2006261340A (en) Semiconductor device and its manufacturing method
WO2019220514A1 (en) Optical semiconductor device and method of manufacturing same
JP2010267801A (en) Integrated semiconductor optical element and semiconductor optical device
JP2016092175A (en) Semiconductor optical element
JP2015175901A (en) Electroabsorption modulator, optical module, and manufacturing method of electroabsorption modulator
JP2018006590A (en) Optical semiconductor element
JP2017017282A (en) Semiconductor optical element and manufacturing method of the same
JP5206368B2 (en) Optical semiconductor device
JP5310271B2 (en) Semiconductor laser element
JP2007103581A (en) Embedded semiconductor laser
WO2022264347A1 (en) Optical semiconductor element and manufacturing method therefor
JP2007013100A (en) Semiconductor laser
JP2010093156A (en) Semiconductor optical element
JP2007005642A (en) Semiconductor light emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180109