JP2016090265A - 故障診断システム、故障診断方法および故障診断プログラム - Google Patents
故障診断システム、故障診断方法および故障診断プログラム Download PDFInfo
- Publication number
- JP2016090265A JP2016090265A JP2014221335A JP2014221335A JP2016090265A JP 2016090265 A JP2016090265 A JP 2016090265A JP 2014221335 A JP2014221335 A JP 2014221335A JP 2014221335 A JP2014221335 A JP 2014221335A JP 2016090265 A JP2016090265 A JP 2016090265A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- fail
- test
- test result
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318522—Test of Sequential circuits
- G01R31/318525—Test of flip-flops or latches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318577—AC testing, e.g. current testing, burn-in
- G01R31/31858—Delay testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
まず、実施の形態の概要について説明する。本実施の形態の概要では、一例として、括弧内に実施の形態の対応する構成要素、符号等を付して説明する。
本実施の形態1における故障診断システム、故障診断方法および故障診断プログラムについて、図1〜図9を用いて説明する。
まず、本実施の形態1における故障診断システムについて、図1を参照して説明する。図1は、本実施の形態1における故障診断システムの構成の一例を示す図である。
前述した故障診断システムにおける故障診断方法について、図2、図3を参照して説明する。図2は、故障診断方法の処理手順の一例を示す図である。図3は、故障診断方法の処理手順におけるデータの流れの一例を示す図である。
前述したステップS12におけるテスト結果マップについて、図4を参照して説明する。図4は、テスト結果マップの一例を示す図である。
前述したステップS13における一次故障候補ネットの求め方について、図5を参照して説明する。図5は、一次故障候補ネットの求め方の一例を示す図である。
前述したステップS14におけるタイミング・マージンの算出方法について、図6、図7を参照して説明する。図6は、順序回路の回路構成の一例を示す図である。図7は、図6におけるクロック、各ネットの動作波形の一例を示す図である。
前述したステップS15における一致度の計算方法について、図8、図9を参照して説明する。図8は、タイミング・マージンのシミュレーション結果の一例を示す図である。図9は、一致度を計算する際の手順の一例を示す図である。
以上説明した本実施の形態によれば、ディレイ故障診断向けにテスト条件を最適化し、フェイル数を適切な大きさにすることで診断精度を向上することができる。すなわち、テスト結果に含まれるフェイル数が少ない場合、ソフトウェアによる診断を実施しても十分な故障箇所の絞込みができない場合がある。しかしながら、本実施の形態では、様々な条件でテストを行い、テスト条件によるフェイル発生状況の変化をもとに診断を行うため、上記のフェイル数が少ない場合のような診断精度低下の問題を回避することができる。
本実施の形態2における故障診断システム、故障診断方法および故障診断プログラムについて説明する。本実施の形態2においては、前記実施の形態1と異なる点を主に説明する。
ピアソンの積率相関係数aは、次式により求められる。ここで、xiは、テスト結果マップから求めたスキャン・フリップフロップSFFi(i=1〜n)のタイミング・マージンである。yiは、シミュレーションにより求めたスキャン・フリップフロップSFFiのタイミング・マージンである。nはフェイル・フリップフロップの個数であり、/xと/yは、それぞれxiとyiの相加平均を示す(「/」はx、yの上に記載する上バーを表す)。
本実施の形態3における故障診断システム、故障診断方法および故障診断プログラムについて説明する。本実施の形態3においては、前記実施の形態1および2と異なる点を主に説明する。
<一致度の計算方法>
本実施の形態における一致度の計算方法について、図10を参照して説明する。図10は、一致度を計算する際の手順の一例を示す図である。
本実施の形態4における故障診断システム、故障診断方法および故障診断プログラムについて説明する。本実施の形態4においては、前記実施の形態1〜3と異なる点を主に説明する。
本実施の形態における故障診断方法について、図11を参照して説明する。図11は、故障診断方法の処理手順の一例を示す図である。
本実施の形態5における故障診断システム、故障診断方法および故障診断プログラムについて説明する。本実施の形態5においては、前記実施の形態1〜4と異なる点を主に説明する。
本実施の形態における故障診断方法について、図12を参照して説明する。図12は、故障診断方法の処理手順の一例を示す図である。
200 計算機システム
210 演算処理装置
220 読出専用メモリ
221 テスト制御部
222 テスト結果マップ作成部
223 一次故障候補抽出部
224 タイミング解析部
225 一致度計算部
226 結果出力部
230 記憶装置
231 フェイル・ログ情報
232 テスト結果マップ情報
233 一次故障候補ネット情報
234 タイミング・マージン情報
235 一致度情報
236 診断結果
237 回路接続情報
238 テストパタン情報
240 入出力装置
250 通信装置
300 診断対象チップ
Claims (15)
- 集積回路に対してテスト条件を変更しながら複数回のテストを行い、フェイル・ログを採取するようにテスト装置を制御する制御部と、
前記制御部の制御により採取したフェイル・ログからテスト結果マップを作成する作成部と、
前記制御部の制御により採取したフェイル・ログにおけるフェイル・フリップフロップからの経路追跡を実施し、一次故障候補ネットを求める抽出部と、
前記制御部の制御により採取したフェイル・ログにおけるフェイル・フリップフロップのディレイおよびタイミング・マージンをシミュレーションにより算出する解析部と、
前記抽出部で求めた全ての一次故障候補に対して、前記解析部で算出したシミュレーション結果のタイミング・マージンと前記作成部で作成したテスト結果マップとの一致度を計算する計算部と、
前記計算部で計算した結果に基づいて、一致度が高い候補を故障候補として出力する出力部と、
を有する、故障診断システム。 - 請求項1記載の故障診断システムにおいて、
前記テスト結果マップは、各スキャン・フリップフロップのテスト結果のフェイルまたはパスを、テスト条件の変更に基づいてマッピングした図である、故障診断システム。 - 請求項2記載の故障診断システムにおいて、
前記一致度の計算は、
前記一次故障候補ネットから故障伝搬する各スキャン・フリップフロップのディレイに対し、故障の影響として同一量の遅延値を加算し、
前記遅延値は、前記故障伝搬する各スキャン・フリップフロップのディレイと前記テスト結果マップとを比較し、その残差が最小になるように決定し、
前記遅延値の加算後のタイミング・マージンを前記テスト結果マップと比較し、それらのグラフ形状の一致度を、当該故障候補の確からしさとして用いる、故障診断システム。 - 請求項3記載の故障診断システムにおいて、
前記テスト条件は、テストレートまたはキャプチャクロックの印加タイミングを含むテストタイミングである、故障診断システム。 - 請求項1記載の故障診断システムにおいて、
前記計算部は、前記解析部で算出したシミュレーション結果のタイミング・マージンと前記作成部で作成したテスト結果マップとの一致度を示す指標として、積率相関係数、および、コサイン類似度のいずれかを用いる、故障診断システム。 - 請求項1記載の故障診断システムにおいて、
前記計算部は、
前記一次故障候補ネットから故障伝搬する各スキャン・フリップフロップのディレイに対し、故障の影響として同一量の遅延値を加算する前に、全てのディレイ値に対してアフィン変換を行い、
前記アフィン変換の係数は、前記一次故障候補ネットから故障伝搬しない各スキャン・フリップフロップのタイミング・マージンと前記テスト結果マップとを比較し、その残差が最小になるように定める、故障診断システム。 - 請求項1記載の故障診断システムにおいて、
前記集積回路は、良品サンプルおよび不良品サンプルの集積回路であり、
前記制御部は、前記良品サンプルおよび前記不良品サンプルの集積回路に対してテスト条件を変更しながら複数回のテストを行い、フェイル・ログを採取するようにテスト装置を制御し、
前記作成部は、前記制御部の制御により採取したフェイル・ログから前記良品サンプルのテスト結果マップと前記不良品サンプルのテスト結果マップとを作成し、
前記抽出部は、前記制御部の制御により採取したフェイル・ログにおける前記不良品サンプルのフェイル・フリップフロップからの経路追跡を実施し、一次故障候補ネットの一次故障候補を求め、
前記解析部は、良品サンプルのタイミング・マージンを、前記作成部で作成した前記良品サンプルのテスト結果マップから変換することにより求め、
前記計算部は、前記抽出部で求めた全ての一次故障候補に対して、前記解析部で求めた前記良品サンプルのタイミング・マージンと前記作成部で作成した前記不良品サンプルのテスト結果マップとの一致度を計算し、
前記出力部は、前記計算部で計算した結果に基づいて、一致度が高い候補を故障候補として出力する、故障診断システム。 - 請求項7記載の故障診断システムにおいて、
前記良品サンプルおよび前記不良品サンプルは、温度条件に起因して前記良品サンプルおよび前記不良品サンプルとなる、故障診断システム。 - 請求項1記載の故障診断システムにおいて、
前記集積回路は、複数のサンプルの集積回路であり、
前記制御部は、前記複数のサンプルの集積回路に対してテスト条件を変更しながら複数回のテストを行い、フェイル・ログを採取するようにテスト装置を制御し、
前記作成部は、前記制御部の制御により採取したフェイル・ログから前記複数のサンプルのテスト結果マップを作成し、
前記抽出部は、前記制御部の制御により採取したフェイル・ログにおける前記複数のサンプルのフェイル・フリップフロップからの経路追跡を実施し、一次故障候補ネットの一次故障候補を求め、
前記解析部は、前記制御部の制御により採取したフェイル・ログにおける前記複数のサンプルのフェイル・フリップフロップのディレイおよびタイミング・マージンをシミュレーションにより算出し、
前記計算部は、前記抽出部で求めた全ての一次故障候補に対して、前記解析部で算出した前記複数のサンプルにおけるシミュレーション結果のタイミング・マージンと前記作成部で作成した前記複数のサンプルのテスト結果マップとの一致度を計算し、
前記出力部は、前記計算部で計算した結果に基づいて、一致度が高い候補を故障候補として出力し、
前記出力部から出力された故障候補は、不具合の発生原因が解析される、故障診断システム。 - 計算機システムによる情報処理のステップとして、
集積回路に対してテスト条件を変更しながら複数回のテストを行い、フェイル・ログを採取するようにテスト装置を制御する第1ステップと、
前記第1ステップで採取したフェイル・ログからテスト結果マップを作成する第2ステップと、
前記第1ステップで採取したフェイル・ログにおけるフェイル・フリップフロップからの経路追跡を実施し、一次故障候補ネットを求める第3ステップと、
前記第1ステップで採取したフェイル・ログにおけるフェイル・フリップフロップのディレイおよびタイミング・マージンをシミュレーションにより算出する第4ステップと、
前記第3ステップで求めた全ての一次故障候補に対して、前記第4ステップで算出したシミュレーション結果のタイミング・マージンと前記第2ステップで作成したテスト結果マップとの一致度を計算する第5ステップと、
前記第5ステップで計算した結果に基づいて、一致度が高い候補を故障候補として出力する第6ステップと、
を有する、故障診断方法。 - 請求項10記載の故障診断方法において、
前記テスト結果マップは、各スキャン・フリップフロップのテスト結果のフェイルまたはパスを、テスト条件の変更に基づいてマッピングした図である、故障診断方法。 - 請求項11記載の故障診断方法において、
前記一致度の計算は、
前記一次故障候補ネットから故障伝搬する各スキャン・フリップフロップのディレイに対し、故障の影響として同一量の遅延値を加算し、
前記遅延値は、前記故障伝搬する各スキャン・フリップフロップのディレイと前記テスト結果マップとを比較し、その残差が最小になるように決定し、
前記遅延値の加算後のタイミング・マージンを前記テスト結果マップと比較し、それらのグラフ形状の一致度を、当該故障候補の確からしさとして用いる、故障診断方法。 - 集積回路に対してテスト条件を変更しながら複数回のテストを行い、フェイル・ログを採取するようにテスト装置を制御する第1ステップと、
前記第1ステップで採取したフェイル・ログからテスト結果マップを作成する第2ステップと、
前記第1ステップで採取したフェイル・ログにおけるフェイル・フリップフロップからの経路追跡を実施し、一次故障候補ネットを求める第3ステップと、
前記第1ステップで採取したフェイル・ログにおけるフェイル・フリップフロップのディレイおよびタイミング・マージンをシミュレーションにより算出する第4ステップと、
前記第3ステップで求めた全ての一次故障候補に対して、前記第4ステップで算出したシミュレーション結果のタイミング・マージンと前記第2ステップで作成したテスト結果マップとの一致度を計算する第5ステップと、
前記第5ステップで計算した結果に基づいて、一致度が高い候補を故障候補として出力する第6ステップと、
を計算機システムに実行させる、故障診断プログラム。 - 請求項13記載の故障診断プログラムにおいて、
前記テスト結果マップは、各スキャン・フリップフロップのテスト結果のフェイルまたはパスを、テスト条件の変更に基づいてマッピングした図である、故障診断プログラム。 - 請求項14記載の故障診断プログラムにおいて、
前記一致度の計算は、
前記一次故障候補ネットから故障伝搬する各スキャン・フリップフロップのディレイに対し、故障の影響として同一量の遅延値を加算し、
前記遅延値は、前記故障伝搬する各スキャン・フリップフロップのディレイと前記テスト結果マップとを比較し、その残差が最小になるように決定し、
前記遅延値の加算後のタイミング・マージンを前記テスト結果マップと比較し、それらのグラフ形状の一致度を、当該故障候補の確からしさとして用いる、故障診断プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014221335A JP6381409B2 (ja) | 2014-10-30 | 2014-10-30 | 故障診断システム、故障診断方法および故障診断プログラム |
US14/927,247 US20160124044A1 (en) | 2014-10-30 | 2015-10-29 | Failure diagnosis system, failure diagnosis method, and failure diagnosis program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014221335A JP6381409B2 (ja) | 2014-10-30 | 2014-10-30 | 故障診断システム、故障診断方法および故障診断プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016090265A true JP2016090265A (ja) | 2016-05-23 |
JP6381409B2 JP6381409B2 (ja) | 2018-08-29 |
Family
ID=55852427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014221335A Active JP6381409B2 (ja) | 2014-10-30 | 2014-10-30 | 故障診断システム、故障診断方法および故障診断プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160124044A1 (ja) |
JP (1) | JP6381409B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160116527A1 (en) * | 2014-10-27 | 2016-04-28 | Qualcomm Incorporated | Stochastic and topologically aware electromigration analysis methodology |
JP6500693B2 (ja) * | 2015-08-19 | 2019-04-17 | 富士通株式会社 | 可変遅延制御回路の縮退故障診断方法および可変遅延制御回路を有するメモリコントローラ |
CN107990909B (zh) * | 2016-10-27 | 2021-05-25 | 千寻位置网络有限公司 | 一种模拟道路位置数据的测试方法及其系统 |
US10598730B1 (en) * | 2018-11-13 | 2020-03-24 | Realtek Semiconductor Corporation | Testing method and testing system |
CN113701811B (zh) * | 2021-08-23 | 2024-03-15 | 立讯电子科技(昆山)有限公司 | 一种设计自动测试方法、平台、存储介质和电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03206981A (ja) * | 1990-01-09 | 1991-09-10 | Mitsubishi Electric Corp | タイミング検証方法 |
JPH11142482A (ja) * | 1997-11-13 | 1999-05-28 | Fujitsu Ltd | タイミング故障診断方法及び装置 |
JP2003233639A (ja) * | 2002-02-06 | 2003-08-22 | Mitsubishi Electric Corp | 故障検証装置、故障検証方法および故障解析手法 |
US20080126896A1 (en) * | 2006-11-27 | 2008-05-29 | Inovys Corporation | System and Method for Device Performance Characterization in Physical and Logical Domains with AC SCAN Testing |
JP2012073148A (ja) * | 2010-09-29 | 2012-04-12 | Renesas Electronics Corp | 故障診断装置、故障診断方法、及び故障診断プログラム |
JP2013210353A (ja) * | 2012-03-30 | 2013-10-10 | Fujitsu Ltd | 故障診断方法、故障診断装置及びプログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060218455A1 (en) * | 2005-03-23 | 2006-09-28 | Silicon Design Solution, Inc. | Integrated circuit margin stress test system |
JP4636989B2 (ja) * | 2005-10-11 | 2011-02-23 | 富士通セミコンダクター株式会社 | 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体 |
JP5292164B2 (ja) * | 2009-04-16 | 2013-09-18 | 株式会社日立製作所 | 故障診断方法および故障診断システム |
-
2014
- 2014-10-30 JP JP2014221335A patent/JP6381409B2/ja active Active
-
2015
- 2015-10-29 US US14/927,247 patent/US20160124044A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03206981A (ja) * | 1990-01-09 | 1991-09-10 | Mitsubishi Electric Corp | タイミング検証方法 |
JPH11142482A (ja) * | 1997-11-13 | 1999-05-28 | Fujitsu Ltd | タイミング故障診断方法及び装置 |
JP2003233639A (ja) * | 2002-02-06 | 2003-08-22 | Mitsubishi Electric Corp | 故障検証装置、故障検証方法および故障解析手法 |
US20080126896A1 (en) * | 2006-11-27 | 2008-05-29 | Inovys Corporation | System and Method for Device Performance Characterization in Physical and Logical Domains with AC SCAN Testing |
JP2012073148A (ja) * | 2010-09-29 | 2012-04-12 | Renesas Electronics Corp | 故障診断装置、故障診断方法、及び故障診断プログラム |
JP2013210353A (ja) * | 2012-03-30 | 2013-10-10 | Fujitsu Ltd | 故障診断方法、故障診断装置及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP6381409B2 (ja) | 2018-08-29 |
US20160124044A1 (en) | 2016-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6381409B2 (ja) | 故障診断システム、故障診断方法および故障診断プログラム | |
US7308660B2 (en) | Calculation system of fault coverage and calculation method of the same | |
US7870519B2 (en) | Method for determining features associated with fails of integrated circuits | |
US20070234161A1 (en) | Using neighborhood functions to extract logical models of physical failures using layout based diagnosis | |
JP5270458B2 (ja) | 故障箇所推定装置 | |
JP2008089549A (ja) | 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム | |
JP4636989B2 (ja) | 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体 | |
Wang et al. | Delay-fault diagnosis using timing information | |
US8898602B2 (en) | Apparatus for design assist and method for selecting signal line onto which test point for test controlling is to be inserted in circuit to be designed | |
Ghosh-Dastidar et al. | Adaptive techniques for improving delay fault diagnosis | |
US9404972B2 (en) | Diagnosis and debug with truncated simulation | |
Mehta et al. | Timing-aware multiple-delay-fault diagnosis | |
US10078720B2 (en) | Methods and systems for circuit fault diagnosis | |
JP5292164B2 (ja) | 故障診断方法および故障診断システム | |
JP2655105B2 (ja) | 順序回路の故障箇所推定方法 | |
US10234502B1 (en) | Circuit defect diagnosis based on sink cell fault models | |
KR100713206B1 (ko) | 다중고착 고장 진단을 위한 매칭 방법 | |
JP6070337B2 (ja) | 物理故障解析プログラム、物理故障解析方法および物理故障解析装置 | |
KR100901522B1 (ko) | 심볼릭 시뮬레이션을 이용한 스캔 체인 고장 진단 방법 및장치 | |
JP2011069706A (ja) | ディレイテスト装置、ディレイテスト方法及びディレイテストプログラム | |
JP2012073148A (ja) | 故障診断装置、故障診断方法、及び故障診断プログラム | |
Fang et al. | RTL DFT techniques to enhance defect coverage for functional test sequences | |
Chen et al. | On diagnosis of timing failures in scan architecture | |
JP2008527322A (ja) | 回路配置並びにその検査および/または診断方法 | |
JP5673363B2 (ja) | 解析プログラム,解析装置および解析方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6381409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |