JP2016080958A - 信号入力切替回路、信号入力切替回路の制御方法および表示装置 - Google Patents
信号入力切替回路、信号入力切替回路の制御方法および表示装置 Download PDFInfo
- Publication number
- JP2016080958A JP2016080958A JP2014214276A JP2014214276A JP2016080958A JP 2016080958 A JP2016080958 A JP 2016080958A JP 2014214276 A JP2014214276 A JP 2014214276A JP 2014214276 A JP2014214276 A JP 2014214276A JP 2016080958 A JP2016080958 A JP 2016080958A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- input terminal
- output
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/268—Signal distribution or switching
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/20—Details of the management of multiple sources of image data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/22—Detection of presence or absence of input display information or of connection or disconnection of a corresponding information source
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
【課題】スイッチ回路のクロストークに起因する誤動作の発生を低減する。
【解決手段】
本発明の信号入力切替回路１９は、信号源から信号が入力される複数の入力端子を有し、複数の入力端子の中から選択されたいずれかの入力端子を介して入力された信号を出力する複数のスイッチ回路１５，１６と、複数のスイッチ回路１５，１６それぞれが有する複数の入力端子の各々に対応して設けられ、対応する入力端子を介した信号源からの信号の入力を制御する入力制御部１８と、操作入力を受け付ける入力受付部１８と、入力受付部１７への入力に応じて、スイッチ回路毎に、スイッチ回路が有する複数の入力端子のいずれかを選択させ、選択された入力端子を介して入力された信号を出力させるとともに、選択されなかった入力端子に対応する入力制御部１８に、対応する入力端子に接続する信号源から信号が出力されないようにさせるＣＰＵ１２と、を有する。
【選択図】図１
【解決手段】
本発明の信号入力切替回路１９は、信号源から信号が入力される複数の入力端子を有し、複数の入力端子の中から選択されたいずれかの入力端子を介して入力された信号を出力する複数のスイッチ回路１５，１６と、複数のスイッチ回路１５，１６それぞれが有する複数の入力端子の各々に対応して設けられ、対応する入力端子を介した信号源からの信号の入力を制御する入力制御部１８と、操作入力を受け付ける入力受付部１８と、入力受付部１７への入力に応じて、スイッチ回路毎に、スイッチ回路が有する複数の入力端子のいずれかを選択させ、選択された入力端子を介して入力された信号を出力させるとともに、選択されなかった入力端子に対応する入力制御部１８に、対応する入力端子に接続する信号源から信号が出力されないようにさせるＣＰＵ１２と、を有する。
【選択図】図１
Description
本発明は、信号入力切替回路、信号入力切替回路の制御方法および表示装置に関する。
プロジェクタなどの表示装置とパーソナルコンピュータなどの外部機器とをケーブルを介して接続し、外部機器から表示装置に映像信号を入力し、表示装置にて映像を表示する表示システムがある（特許文献１（特開２０１３−２５８４５１号公報）参照）。
上述した表示システムの中には、複数の外部機器を表示装置に接続し、複数の外部機器それぞれから入力される映像信号に応じた映像を、ユーザの操作などに応じて切り替えて表示するものがある。
ここで、表示装置に接続される外部機器の数が多い場合には、スイッチ回路を用いて映像の切り替えが行われる。しかし、この場合、スイッチ回路のクロストークに起因して誤動作が生じることがある。例えば、スイッチ回路において選択された側の入力端子を介した信号の入力が実際には無いにも関わらず、選択されていない側の信号の入力に応じて、選択された側の入力端子を介して信号が入力されたと検出部で誤検出されることがある。
本発明の目的は、スイッチ回路のクロストークに起因する誤動作の発生を低減することができる信号入力切替回路、信号入力切替回路の制御方法および表示装置を提供することにある。
ここで、表示装置に接続される外部機器の数が多い場合には、スイッチ回路を用いて映像の切り替えが行われる。しかし、この場合、スイッチ回路のクロストークに起因して誤動作が生じることがある。例えば、スイッチ回路において選択された側の入力端子を介した信号の入力が実際には無いにも関わらず、選択されていない側の信号の入力に応じて、選択された側の入力端子を介して信号が入力されたと検出部で誤検出されることがある。
本発明の目的は、スイッチ回路のクロストークに起因する誤動作の発生を低減することができる信号入力切替回路、信号入力切替回路の制御方法および表示装置を提供することにある。
上記目的を達成するために本発明の信号入力切替回路は、
信号源から信号が入力される複数の入力端子を有し、該複数の入力端子の中から選択されたいずれかの入力端子を介して入力された信号を出力する複数のスイッチ回路と、
前記複数のスイッチ回路それぞれが有する複数の入力端子の各々に対応して設けられ、対応する入力端子を介した信号源からの信号の入力を制御する入力制御部と、
操作入力を受け付ける入力受付部と、
前記入力受付部への入力に応じて、前記スイッチ回路毎に、該スイッチ回路が有する複数の入力端子のいずれかを選択させ、該選択された入力端子を介して入力された信号を出力させるとともに、選択されなかった入力端子に対応する入力制御部に、対応する入力端子に接続する信号源から信号が出力されないようにさせる制御部と、を有する。
信号源から信号が入力される複数の入力端子を有し、該複数の入力端子の中から選択されたいずれかの入力端子を介して入力された信号を出力する複数のスイッチ回路と、
前記複数のスイッチ回路それぞれが有する複数の入力端子の各々に対応して設けられ、対応する入力端子を介した信号源からの信号の入力を制御する入力制御部と、
操作入力を受け付ける入力受付部と、
前記入力受付部への入力に応じて、前記スイッチ回路毎に、該スイッチ回路が有する複数の入力端子のいずれかを選択させ、該選択された入力端子を介して入力された信号を出力させるとともに、選択されなかった入力端子に対応する入力制御部に、対応する入力端子に接続する信号源から信号が出力されないようにさせる制御部と、を有する。
上記目的を達成するために本発明の信号入力切替回路の制御方法は、
信号入力切替回路の制御方法であって、
前記信号入力切替回路には、
所定のケーブルを介して信号源から信号が入力される複数の入力端子を有し、該複数の入力端子の中から選択されたいずれかの入力端子を介して入力された信号を出力する複数のスイッチ回路と、
前記複数のスイッチ回路それぞれが有する複数の入力端子の各々に対応して設けられ、対応する入力端子を介した信号源からの信号の入力を制御する入力制御部と、
操作入力を受け付ける入力受付部と、が設けられ、
前記入力受付部への入力に応じて、前記スイッチ回路毎に、該スイッチ回路が有する複数の入力端子のいずれかを選択させ、該選択された入力端子を介して入力された信号を出力させるとともに、選択されなかった入力端子に対応する入力制御部に、対応する入力端子に接続する信号源から信号が出力されないようにさせる。
信号入力切替回路の制御方法であって、
前記信号入力切替回路には、
所定のケーブルを介して信号源から信号が入力される複数の入力端子を有し、該複数の入力端子の中から選択されたいずれかの入力端子を介して入力された信号を出力する複数のスイッチ回路と、
前記複数のスイッチ回路それぞれが有する複数の入力端子の各々に対応して設けられ、対応する入力端子を介した信号源からの信号の入力を制御する入力制御部と、
操作入力を受け付ける入力受付部と、が設けられ、
前記入力受付部への入力に応じて、前記スイッチ回路毎に、該スイッチ回路が有する複数の入力端子のいずれかを選択させ、該選択された入力端子を介して入力された信号を出力させるとともに、選択されなかった入力端子に対応する入力制御部に、対応する入力端子に接続する信号源から信号が出力されないようにさせる。
上記目的を達成するために本発明の表示装置は、
上記の信号入力切替回路と、
前記複数のスイッチ回路それぞれから出力された信号のいずれかを出力する切替回路と、
表示部と、を有し、
前記信号は映像信号であり、
前記表示部は、前記切替回路から出力された映像信号に応じた映像を表示する。
上記の信号入力切替回路と、
前記複数のスイッチ回路それぞれから出力された信号のいずれかを出力する切替回路と、
表示部と、を有し、
前記信号は映像信号であり、
前記表示部は、前記切替回路から出力された映像信号に応じた映像を表示する。
本発明によれば、スイッチ回路のクロストークに起因する誤動作の発生を低減することができる。
以下に、本発明を実施するための形態について図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る表示システム１の構成を示す図である。
図１に示す表示システム１は、外部機器２ａ，２ｂ，３ａ，３ｂと、表示装置１０とを有する。
外部機器２ａ，２ｂ，３ａ，３ｂは、ケーブルを介して表示装置１０と接続され、表示装置１０に映像信号を出力する信号源である。外部機器と表示装置１０とが接続されると、外部機器と表示装置１０との間で、ＨＰＤ（Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔ）と称される処理が行われ、外部機器において表示装置１０との接続が検出される。具体的には、外部機器と表示装置１０とを接続するケーブルには一般に、映像信号の伝送に用いられるデータラインやＨＰＤに用いられるＨＰＤラインなどが含まれる。外部機器と表示装置１０とが接続されると、データラインを介して所定の信号が外部機器から表示装置１０に送信される。表示装置１０は、その所定の信号を受信すると、所定の論理レベルのＨＰＤ信号を、ＨＰＤラインを介して外部機器に送信する。外部機器は、所定の論理レベルのＨＰＤ信号を受信すると、表示装置１０の接続を検出する。以下では、外部機器は、ＨＰＤ信号の論理レベルがＨｉｇｈレベルである場合に、表示装置１０が接続したと検出するものとする。
図１は、本発明の第１の実施形態に係る表示システム１の構成を示す図である。
図１に示す表示システム１は、外部機器２ａ，２ｂ，３ａ，３ｂと、表示装置１０とを有する。
外部機器２ａ，２ｂ，３ａ，３ｂは、ケーブルを介して表示装置１０と接続され、表示装置１０に映像信号を出力する信号源である。外部機器と表示装置１０とが接続されると、外部機器と表示装置１０との間で、ＨＰＤ（Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔ）と称される処理が行われ、外部機器において表示装置１０との接続が検出される。具体的には、外部機器と表示装置１０とを接続するケーブルには一般に、映像信号の伝送に用いられるデータラインやＨＰＤに用いられるＨＰＤラインなどが含まれる。外部機器と表示装置１０とが接続されると、データラインを介して所定の信号が外部機器から表示装置１０に送信される。表示装置１０は、その所定の信号を受信すると、所定の論理レベルのＨＰＤ信号を、ＨＰＤラインを介して外部機器に送信する。外部機器は、所定の論理レベルのＨＰＤ信号を受信すると、表示装置１０の接続を検出する。以下では、外部機器は、ＨＰＤ信号の論理レベルがＨｉｇｈレベルである場合に、表示装置１０が接続したと検出するものとする。
表示装置１０は、スケーラー１１と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２と、電源制御部１３と、表示部１４と、スイッチ回路１５，１６と、入力受付部１７と、ＨＰＤ制御部１８ａ，１８ｂ，１８ｃ，１８ｄとを有する。ＨＰＤ制御部１８ａ，１８ｂ，１８ｃ，１８ｄは入力制御部の一例である。また、ＣＰＵ１２は制御部の一例である。なお、以下では、ＨＰＤ制御部１８ａ，１８ｂ，１８ｃ，１８ｄを区別しない場合には、ＨＰＤ制御部１８と称する。また、以下では、外部機器２ａ，２ｂを区別しない場合には、外部機器２と称し、外部機器３ａ，３ｂを区別しない場合には、外部機器３と称することがある。
スケーラー１１は、後述するスイッチ回路１５，１６を介して外部機器２，３から入力された信号の一方を処理対象（表示対象）の映像信号として表示部１４に出力する。ここで、スケーラー１１は、例えば、表示部１４の解像度に応じて処理対象の映像信号の解像度変換を行ない、変換後の映像信号を表示部１４に出力する。なお、以下では、スケーラー１１は、図１においては不図示の２個の映像信号の入力端子を有するものとする。
スケーラー１１は、検出部１１１，１１２と、切替回路１１３とを有する。
検出部１１１は、スケーラー１１の一方の入力端子を介した映像信号の入力の有無を検出し、検出結果をＣＰＵ１２に出力する。検出部１１２は、スケーラー１１の他方の入力端子を介した映像信号の入力の有無を検出し、検出結果をＣＰＵ１２に出力する。
切替回路１１３は、スケーラー１１が有する２個の入力端子を介して入力された映像信のうち、表示対象の映像信号として出力する映像信号の切り替えを行う。
ＣＰＵ１２は、表示装置１０全体の動作を制御する。例えば、ＣＰＵ１２は、検出部１１１あるいは検出部１１２から映像信号が入力された旨を示す検出結果が出力されると、表示部１４に電源を供給する旨を電源制御部１３に指示する。また、ＣＰＵ１２は、後述する入力受付部１７への入力に応じて、スイッチ回路１５，１６の動作（信号出力）を制御する。また、ＣＰＵ１２は、入力受付部１７への入力に応じて、ＨＰＤ制御部１８ａ，１８ｂ，１８ｃ，１８ｄの動作を制御する。
電源制御部１３は、ＣＰＵ１２の制御に従い、表示部１４に電源を供給する。
表示部１４は、電源の供給を受けて駆動し、スケーラー１１から出力された映像信号に応じた映像を表示する。
スイッチ回路１５は、入力端子１５ａ，１５ｂを有している。入力端子１５ａには外部機器２ａが接続され、入力端子１５ｂには外部機器２ｂが接続されている。スイッチ回路１５ａは、ＣＰＵ１２の制御に従い、入力端子１５ａ，１５ｂのいずれか一方を選択し、選択した入力端子を介して外部機器から入力された映像信号をスケーラー１１（スケーラ１１が有する一方の入力端子）に出力する。
スイッチ回路１６は、入力端子１６ａ，１６ｂを有している。入力端子１６ａには外部機器３ａが接続され、入力端子１６ｂには外部機器３ｂが接続されている。スイッチ回路１６ａは、ＣＰＵ１２の制御に従い、入力端子１６ａ，１６ｂのいずれか一方を選択し、選択した入力端子を介して外部機器から入力された映像信号をスケーラー１１（スケーラ１１が有する他方の入力端子）に出力する。
このように、スイッチ回路１５，１６を設けることで、スケーラー１１の入力端子の数よりも多くの外部機器を表示装置に接続し、各外部機器から入力される映像信号に応じた映像を、ユーザの操作などに応じて切り替えて表示することができる。
入力受付部１７は、操作入力を受け付け、受け付けた操作に応じた信号をＣＰＵ１２に出力する。
ＨＰＤ制御部１８ａ，１８ｂ，１８ｃ，１８ｄはそれぞれ、入力端子１５ａ，１５ｂ，１６ａ，１６ｂに対応して設けられている。ＨＰＤ制御部１８は、ＣＰＵ１２の制御に従い、対応する入力端子を介した外部機器からの信号（映像信号）の入力を制御する。
ＣＰＵ１２、スイッチ回路１５，１６、入力受付部１７およびＨＰＤ制御部１８ａ，１８ｂ，１８ｃ，１８ｄは、信号入力切替回路１９を構成する。
スケーラー１１は、後述するスイッチ回路１５，１６を介して外部機器２，３から入力された信号の一方を処理対象（表示対象）の映像信号として表示部１４に出力する。ここで、スケーラー１１は、例えば、表示部１４の解像度に応じて処理対象の映像信号の解像度変換を行ない、変換後の映像信号を表示部１４に出力する。なお、以下では、スケーラー１１は、図１においては不図示の２個の映像信号の入力端子を有するものとする。
スケーラー１１は、検出部１１１，１１２と、切替回路１１３とを有する。
検出部１１１は、スケーラー１１の一方の入力端子を介した映像信号の入力の有無を検出し、検出結果をＣＰＵ１２に出力する。検出部１１２は、スケーラー１１の他方の入力端子を介した映像信号の入力の有無を検出し、検出結果をＣＰＵ１２に出力する。
切替回路１１３は、スケーラー１１が有する２個の入力端子を介して入力された映像信のうち、表示対象の映像信号として出力する映像信号の切り替えを行う。
ＣＰＵ１２は、表示装置１０全体の動作を制御する。例えば、ＣＰＵ１２は、検出部１１１あるいは検出部１１２から映像信号が入力された旨を示す検出結果が出力されると、表示部１４に電源を供給する旨を電源制御部１３に指示する。また、ＣＰＵ１２は、後述する入力受付部１７への入力に応じて、スイッチ回路１５，１６の動作（信号出力）を制御する。また、ＣＰＵ１２は、入力受付部１７への入力に応じて、ＨＰＤ制御部１８ａ，１８ｂ，１８ｃ，１８ｄの動作を制御する。
電源制御部１３は、ＣＰＵ１２の制御に従い、表示部１４に電源を供給する。
表示部１４は、電源の供給を受けて駆動し、スケーラー１１から出力された映像信号に応じた映像を表示する。
スイッチ回路１５は、入力端子１５ａ，１５ｂを有している。入力端子１５ａには外部機器２ａが接続され、入力端子１５ｂには外部機器２ｂが接続されている。スイッチ回路１５ａは、ＣＰＵ１２の制御に従い、入力端子１５ａ，１５ｂのいずれか一方を選択し、選択した入力端子を介して外部機器から入力された映像信号をスケーラー１１（スケーラ１１が有する一方の入力端子）に出力する。
スイッチ回路１６は、入力端子１６ａ，１６ｂを有している。入力端子１６ａには外部機器３ａが接続され、入力端子１６ｂには外部機器３ｂが接続されている。スイッチ回路１６ａは、ＣＰＵ１２の制御に従い、入力端子１６ａ，１６ｂのいずれか一方を選択し、選択した入力端子を介して外部機器から入力された映像信号をスケーラー１１（スケーラ１１が有する他方の入力端子）に出力する。
このように、スイッチ回路１５，１６を設けることで、スケーラー１１の入力端子の数よりも多くの外部機器を表示装置に接続し、各外部機器から入力される映像信号に応じた映像を、ユーザの操作などに応じて切り替えて表示することができる。
入力受付部１７は、操作入力を受け付け、受け付けた操作に応じた信号をＣＰＵ１２に出力する。
ＨＰＤ制御部１８ａ，１８ｂ，１８ｃ，１８ｄはそれぞれ、入力端子１５ａ，１５ｂ，１６ａ，１６ｂに対応して設けられている。ＨＰＤ制御部１８は、ＣＰＵ１２の制御に従い、対応する入力端子を介した外部機器からの信号（映像信号）の入力を制御する。
ＣＰＵ１２、スイッチ回路１５，１６、入力受付部１７およびＨＰＤ制御部１８ａ，１８ｂ，１８ｃ，１８ｄは、信号入力切替回路１９を構成する。
次に、信号入力切替回路１９の動作について説明する。
以下では、図１に示すように、スイッチ回路１５の入力端子１５ａには外部機器２ａが接続され、入力端子１５ｂには外部機器２ｂが接続されているものとする。また、スイッチ回路１６の入力端子１６ａには外部機器３ａが接続され、入力端子１６ｂには外部機器３ｂが接続されているものとする。
また、以下では、外部機器２ａ（入力端子１５ａ）および外部機器３ａ（入力端子１６ａ）を選択する旨の操作入力が入力受付部１７を介して行われたものとする。この場合、ＣＰＵ１２は、図１に示すように、スイッチ回路１５には入力端子１５ａを選択させ、スイッチ回路１６には入力端子１６ｂを選択させる。
以下では、図１に示すように、スイッチ回路１５の入力端子１５ａには外部機器２ａが接続され、入力端子１５ｂには外部機器２ｂが接続されているものとする。また、スイッチ回路１６の入力端子１６ａには外部機器３ａが接続され、入力端子１６ｂには外部機器３ｂが接続されているものとする。
また、以下では、外部機器２ａ（入力端子１５ａ）および外部機器３ａ（入力端子１６ａ）を選択する旨の操作入力が入力受付部１７を介して行われたものとする。この場合、ＣＰＵ１２は、図１に示すように、スイッチ回路１５には入力端子１５ａを選択させ、スイッチ回路１６には入力端子１６ｂを選択させる。
次に、ＣＰＵ１２は、選択された側の入力端子（入力端子１５ａ，１６ａ）に対応するＨＰＤ制御部１８ａ，１８ｃに、表示装置１０との接続が有効である旨を示すＨｉｇｈレベル（第１の論理レベル）のＨＰＤ信号の出力を指示する。また、ＣＰＵ１２は、選択されなかった側の入力端子（入力端子１５ｂ，１６ｂ）に対応するＨＰＤ制御部１８ｂ，１８ｄに、Ｌｏｗレベル（第２の論理レベル）のＨＰＤ信号の出力を指示する。
ＨＰＤ制御部１８ａは、ＣＰＵ１２の指示を受けて、ＨｉｇｈレベルのＨＰＤ信号を、ケーブルを介して外部機器２ａに出力する。また、ＨＰＤ制御部１８ｃは、ＣＰＵ１２の指示を受けて、ＨｉｇｈレベルのＨＰＤ信号を、ケーブルを介して外部機器３ａに出力する。外部機器２ａ，３ａは、ＨｉｇｈレベルのＨＰＤ信号を受信すると、表示装置１０と接続したと検出し、映像信号の出力を開始する。
ＨＰＤ制御部１８ｂは、ＣＰＵ１２の指示を受けて、ＬｏｗレベルのＨＰＤ信号を、ケーブルを介して外部機器２ｂに出力する。また、ＨＰＤ制御部１８ｄは、ＣＰＵ１２の指示を受けて、ＬｏｗレベルのＨＰＤ信号を、ケーブルを介して外部機器３ｂに出力する。外部機器２ｂ，３ｂは、ＬｏｗレベルのＨＰＤ信号を受信すると、表示装置１０と接続していないと検出し、映像信号を出力しないようにする。外部機器２ｂ，３ｂから映像信号が出力されないことで、スイッチ回路１５，１６でのクロストークの発生が抑制され、クロストークに起因する誤動作の発生を低減することができる。
ＨＰＤ制御部１８ｂは、ＣＰＵ１２の指示を受けて、ＬｏｗレベルのＨＰＤ信号を、ケーブルを介して外部機器２ｂに出力する。また、ＨＰＤ制御部１８ｄは、ＣＰＵ１２の指示を受けて、ＬｏｗレベルのＨＰＤ信号を、ケーブルを介して外部機器３ｂに出力する。外部機器２ｂ，３ｂは、ＬｏｗレベルのＨＰＤ信号を受信すると、表示装置１０と接続していないと検出し、映像信号を出力しないようにする。外部機器２ｂ，３ｂから映像信号が出力されないことで、スイッチ回路１５，１６でのクロストークの発生が抑制され、クロストークに起因する誤動作の発生を低減することができる。
このように本実施形態によれば、信号入力切替回路１９は、複数の入力端子の中から選択されたいずれかの入力端子を介して入力された信号を出力するスイッチ回路１５，１６と、入力受付部１７とを有する。また、信号入力切替回路１９は、スイッチ回路１５，１６それぞれが有する入力端子（１５ａ，１５ｂ，１６ａ，１６ｂ）の各々に対応して設けられ、対応する入力端子を介した外部機器からの信号の入力を制御するＨＰＤ制御部１８と、ＣＰＵ１２とを有する。ＣＰＵ１２は、入力受付部１７への入力に応じて、スイッチ回路毎に、スイッチ回路が有する複数の入力端子のいずれかを選択させ、選択された入力端子を介して入力された信号を出力させる。また、ＣＰＵ１２は、選択されなかった入力端子に対応するＨＰＤ制御部１８に、対応する入力端子に接続する外部機器から信号が出力されないようにさせる。
スイッチ回路１５，１６において選択されなかった入力端子に接続された外部機器から映像信号が出力されないようにすることで、スイッチ回路１５，１６でのクロストークの発生が抑制され、クロストークに起因する誤動作の発生を低減することができる。
なお、スイッチ回路１５，１６として、クロストークの発生を抑制する機能が高い回路を用いることで、クロストークに起因する誤動作の発生を低減することはできる。しかし、そのようなクロストークの発生を抑制する機能が高い回路は一般に高価であり、そのような高価な回路を用いることは、コストの増大を招く。本発明によれば、高価な回路を用いることなく、クロストークに起因する誤動作の発生を低減することができる。
なお、スイッチ回路１５，１６として、クロストークの発生を抑制する機能が高い回路を用いることで、クロストークに起因する誤動作の発生を低減することはできる。しかし、そのようなクロストークの発生を抑制する機能が高い回路は一般に高価であり、そのような高価な回路を用いることは、コストの増大を招く。本発明によれば、高価な回路を用いることなく、クロストークに起因する誤動作の発生を低減することができる。
（第２の実施形態）
外部機器と表示装置との間で映像信号をやり取りするためのインタフェースとして、ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）やＨＤＭＩ(登録商標)（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｄｆａｃｅ）がある。表示装置には、ＤＶＩに対応した外部機器とＨＤＭＩに対応した外部機器とが接続される場合があり、本発明の第２の実施形態では、ＤＶＩに対応した外部機器とＨＤＭＩに対応した外部機器とが接続される場合にも、簡易な装置構成で信号源からの映像を切り替える表示システムについて説明する。
外部機器と表示装置との間で映像信号をやり取りするためのインタフェースとして、ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）やＨＤＭＩ(登録商標)（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｄｆａｃｅ）がある。表示装置には、ＤＶＩに対応した外部機器とＨＤＭＩに対応した外部機器とが接続される場合があり、本発明の第２の実施形態では、ＤＶＩに対応した外部機器とＨＤＭＩに対応した外部機器とが接続される場合にも、簡易な装置構成で信号源からの映像を切り替える表示システムについて説明する。
図２は、本実施形態に係る表示システム１Ａの構成を示す図である。
図２に示す表示システム１Ａは、外部機器２ａ，２ｂ，２ｃ，２ｄと、外部機器３ａ，３ｂと、表示装置１０Ａとを有する。
図２に示す表示システム１Ａは、外部機器２ａ，２ｂ，２ｃ，２ｄと、外部機器３ａ，３ｂと、表示装置１０Ａとを有する。
外部機器２ａ，２ｂ，２ｃ，２ｄ，３ａ，３ｂは、ケーブルを介して表示装置１０Ａと接続され、表示装置１０Ａに映像信号を出力する信号源である。なお、以下では、外部機器２ａ，２ｂ，２ｃ，２ｄは、ＨＤＭＩに対応するものとする。この場合、外部機器２ａ，２ｂ，２ｃ，２ｄはそれぞれ、映像信号の出力端子と、＋５Ｖの電圧の出力端子と、表示装置１０Ａからの制御信号が入力されるＨＰＤ端子とを有する。また、以下では、外部機器３ａ，３ｂは、ＤＶＩに対応するものとする。この場合、外部機器３ａ，３ｂは、映像信号を出力する２つの端子（ＤＶＩ ｄｕａｌｌｉｎｋ １／２とＤＶＩ ｄｕａｌｌｉｎｋ ２／２）と、＋５Ｖの電圧の出力端子と、表示装置１０Ａからの制御信号が入力されるＨＰＤ端子とを有する。
次に、表示装置１０Ａの構成について説明する。なお、図２において、図１と同様の構成については同じ符号を付し、説明を省略する。また、図２においては、操作入力を受け付ける入力受付部については記載を省略している。
本実施形態の表示装置１０Ａは、第１の実施形態の表示装置１０と比較して、スイッチ回路１５，１６を削除して、スイッチ回路２０１〜２０４を追加した点が異なる。また、本実施形態の表示装置１０Ａは、第１の実施形態の表示装置１０と比較して、トランジスタ（Ｔｒ）２０９，２１１，２１３，２１６，２１８，２２０、抵抗２１０，２１２，２１５，２１７，２１９，２２２および反転回路２１４，２２１を追加した点とが異なる。また、本実施形態の表示装置１０Ａは、第１の実施形態の表示装置１０と比較して、スケーラー１１をスケーラー１１Ａに変更した点と、ＣＰＵ１２をＣＰＵ１２Ａに変更した点とが異なる。スケーラー１１Ａは、スケーラー１１と比較して、検出部１１１，１１２を削除して、検出部２０５〜２０８を追加した点が異なる。
本実施形態の表示装置１０Ａは、第１の実施形態の表示装置１０と比較して、スイッチ回路１５，１６を削除して、スイッチ回路２０１〜２０４を追加した点が異なる。また、本実施形態の表示装置１０Ａは、第１の実施形態の表示装置１０と比較して、トランジスタ（Ｔｒ）２０９，２１１，２１３，２１６，２１８，２２０、抵抗２１０，２１２，２１５，２１７，２１９，２２２および反転回路２１４，２２１を追加した点とが異なる。また、本実施形態の表示装置１０Ａは、第１の実施形態の表示装置１０と比較して、スケーラー１１をスケーラー１１Ａに変更した点と、ＣＰＵ１２をＣＰＵ１２Ａに変更した点とが異なる。スケーラー１１Ａは、スケーラー１１と比較して、検出部１１１，１１２を削除して、検出部２０５〜２０８を追加した点が異なる。
スイッチ回路２０１は、２つの入力端子を有し、一方の入力端子には外部機器２ａの映像信号の出力端子が接続され、他方の入力端子には外部機器３ａの映像信号の出力端子（ＤＶＩ ｄｕａｌｌｉｎｋ １／２）が接続されている。スイッチ回路２０１は、ＣＰＵ１２Ａの制御に従い、２つの入力端子のいずれか一方を選択し、選択した入力端子を介して外部機器から入力された映像信号をスケーラー１１Ａに出力する。
スイッチ回路２０２は、２つの入力端子を有し、一方の入力端子には外部機器２ｂの映像信号の出力端子が接続され、他方の入力端子には外部機器３ａの映像信号の出力端子（ＤＶＩ ｄｕａｌｌｉｎｋ ２／２）が接続されている。スイッチ回路２０２は、ＣＰＵ１２Ａの制御に従い、２つの入力端子のいずれか一方を選択し、選択した入力端子を介して外部機器から入力された映像信号をスケーラー１１Ａに出力する。
スイッチ回路２０３は、２つの入力端子を有し、一方の入力端子には外部機器２ｃの映像信号の出力端子が接続され、他方の入力端子には外部機器３ｂの映像信号の出力端子（ＤＶＩ ｄｕａｌｌｉｎｋ １／２）が接続されている。スイッチ回路２０３は、ＣＰＵ１２Ａの制御に従い、２つの入力端子のいずれか一方を選択し、選択した入力端子を介して外部機器から入力された映像信号をスケーラー１１Ａに出力する。
スイッチ回路２０４は、２つの入力端子を有し、一方の入力端子には外部機器２ｄの映像信号の出力端子が接続され、他方の入力端子には外部機器３ｂの映像信号の出力端子（ＤＶＩ ｄｕａｌｌｉｎｋ ２／２）が接続されている。スイッチ回路２０４は、ＣＰＵ１２Ａの制御に従い、２つの入力端子のいずれか一方を選択し、選択した入力端子を介して外部機器から入力された映像信号をスケーラー１１Ａに出力する。
なお、以下では、説明の便宜上、スイッチ回路２０１〜２０４それぞれが有する２つの入力端子のうち、ＨＤＭＩに対応する外部機器（外部機器２）に接続する入力端子をＬ側の入力端子と称し、ＤＶＩに対応する外部機器（外部機器３）に接続する入力端子をＨ側の入力端子と称することがある。
スイッチ回路２０２は、２つの入力端子を有し、一方の入力端子には外部機器２ｂの映像信号の出力端子が接続され、他方の入力端子には外部機器３ａの映像信号の出力端子（ＤＶＩ ｄｕａｌｌｉｎｋ ２／２）が接続されている。スイッチ回路２０２は、ＣＰＵ１２Ａの制御に従い、２つの入力端子のいずれか一方を選択し、選択した入力端子を介して外部機器から入力された映像信号をスケーラー１１Ａに出力する。
スイッチ回路２０３は、２つの入力端子を有し、一方の入力端子には外部機器２ｃの映像信号の出力端子が接続され、他方の入力端子には外部機器３ｂの映像信号の出力端子（ＤＶＩ ｄｕａｌｌｉｎｋ １／２）が接続されている。スイッチ回路２０３は、ＣＰＵ１２Ａの制御に従い、２つの入力端子のいずれか一方を選択し、選択した入力端子を介して外部機器から入力された映像信号をスケーラー１１Ａに出力する。
スイッチ回路２０４は、２つの入力端子を有し、一方の入力端子には外部機器２ｄの映像信号の出力端子が接続され、他方の入力端子には外部機器３ｂの映像信号の出力端子（ＤＶＩ ｄｕａｌｌｉｎｋ ２／２）が接続されている。スイッチ回路２０４は、ＣＰＵ１２Ａの制御に従い、２つの入力端子のいずれか一方を選択し、選択した入力端子を介して外部機器から入力された映像信号をスケーラー１１Ａに出力する。
なお、以下では、説明の便宜上、スイッチ回路２０１〜２０４それぞれが有する２つの入力端子のうち、ＨＤＭＩに対応する外部機器（外部機器２）に接続する入力端子をＬ側の入力端子と称し、ＤＶＩに対応する外部機器（外部機器３）に接続する入力端子をＨ側の入力端子と称することがある。
トランジスタ２０９は、ベースにはＣＰＵ１２Ａが接続され、コレクタには抵抗２１０を介して外部機器２ａの＋５Ｖの電圧の出力端子が接続されるとともに、外部機器２ａのＨＰＤ端子が接続され、エミッタは接地される。
トランジスタ２１１は、ベースにはＣＰＵ１２Ａが接続され、コレクタには抵抗２１２を介して外部機器２ｂの＋５Ｖの電圧の出力端子が接続されるとともに、外部機器２ｂのＨＰＤ端子が接続され、エミッタは接地される。
トランジスタ２１３は、ベースには反転回路２１４を介してＣＰＵ１２Ａが接続され、コレクタには抵抗２１５を介して外部機器３ａの＋５Ｖの電圧の出力端子が接続されるとともに、外部機器３ａのＨＰＤ端子が接続され、エミッタは接地される。
トランジスタ２１６は、ベースにはＣＰＵ１２Ａが接続され、コレクタには抵抗２１７を介して外部機器２ｃの＋５Ｖの電圧の出力端子が接続されるとともに、外部機器２ｃのＨＰＤ端子が接続され、エミッタは接地される。
トランジスタ２１８は、ベースにはＣＰＵ１２Ａが接続され、コレクタには抵抗２１９を介して外部機器２ｄの＋５Ｖの電圧の出力端子が接続されるとともに、外部機器２ｄのＨＰＤ端子が接続され、エミッタは接地される。
トランジスタ２２０は、ベースには反転回路２２１を介してＣＰＵ１２Ａが接続され、コレクタには抵抗２２２を介して外部機器３ｂの＋５Ｖの電圧の出力端子が接続されるとともに、外部機器３ｂのＨＰＤ端子が接続され、エミッタは接地される。
トランジスタトランジスタ２０９，２１１，２１３，２１６，２１８，２２０はそれぞれ、表示装置１０Ａに接続する外部機器に対応して設けられ、第１の実施形態におけるＨＰＤ制御部１８に相当する。
トランジスタ２１１は、ベースにはＣＰＵ１２Ａが接続され、コレクタには抵抗２１２を介して外部機器２ｂの＋５Ｖの電圧の出力端子が接続されるとともに、外部機器２ｂのＨＰＤ端子が接続され、エミッタは接地される。
トランジスタ２１３は、ベースには反転回路２１４を介してＣＰＵ１２Ａが接続され、コレクタには抵抗２１５を介して外部機器３ａの＋５Ｖの電圧の出力端子が接続されるとともに、外部機器３ａのＨＰＤ端子が接続され、エミッタは接地される。
トランジスタ２１６は、ベースにはＣＰＵ１２Ａが接続され、コレクタには抵抗２１７を介して外部機器２ｃの＋５Ｖの電圧の出力端子が接続されるとともに、外部機器２ｃのＨＰＤ端子が接続され、エミッタは接地される。
トランジスタ２１８は、ベースにはＣＰＵ１２Ａが接続され、コレクタには抵抗２１９を介して外部機器２ｄの＋５Ｖの電圧の出力端子が接続されるとともに、外部機器２ｄのＨＰＤ端子が接続され、エミッタは接地される。
トランジスタ２２０は、ベースには反転回路２２１を介してＣＰＵ１２Ａが接続され、コレクタには抵抗２２２を介して外部機器３ｂの＋５Ｖの電圧の出力端子が接続されるとともに、外部機器３ｂのＨＰＤ端子が接続され、エミッタは接地される。
トランジスタトランジスタ２０９，２１１，２１３，２１６，２１８，２２０はそれぞれ、表示装置１０Ａに接続する外部機器に対応して設けられ、第１の実施形態におけるＨＰＤ制御部１８に相当する。
検出部２０５は、スイッチ回路２０１を介した映像信号の入力の有無を検出し、検出結果をＣＰＵ１２Ａに出力する。検出部２０６は、スイッチ回路２０３を介した映像信号の入力の有無を検出し、検出結果をＣＰＵ１２Ａに出力する。検出部２０７は、スイッチ回路２０２を介した映像信号の入力の有無を検出し、検出結果をＣＰＵ１２Ａに出力する。検出部２０８は、スイッチ回路２０４を介した映像信号の入力の有無を検出し、検出結果をＣＰＵ１２Ａに出力する。
ＣＰＵ１２Ａは、表示装置１０Ａ全体の動作を制御する。例えば、ＣＰＵ１２は、検出部２０５〜２０８から映像信号が入力された旨を示す検出結果が出力されると、電源制御部１３に表示部１４の電源を供給する旨を指示する。また、ＣＰＵ１２Ａは、図２においては不図示の入力受付部への入力に応じて、スイッチ回路２０１〜２０４およびトランジスタ２０９，２１１，２１３，２１６，２１８，２２０の動作を制御する制御信号（以下、ＨＤＭＩ／ＤＶＩ信号をと称する）を出力する。
次に、表示装置１０Ａの動作について、図３に示すフローチャートを参照して説明する。
まず、ＣＰＵ１２Ａは、例えば、入力受付部への操作入力に応じて、ＨＤＭＩおよびＤＶＩの一方を選択する（ステップＳ１０１）。
まず、ＣＰＵ１２Ａは、例えば、入力受付部への操作入力に応じて、ＨＤＭＩおよびＤＶＩの一方を選択する（ステップＳ１０１）。
ＣＰＵ１２Ａは、ＨＤＭＩを選択すると、ＬｏｗレベルのＨＤＭＩ／ＤＶＩ信号を出力する（ステップＳ１０２）。
ＣＰＵ１２ＡからＬｏｗレベルのＨＤＭＩ／ＤＶＩ信号が出力されると、スイッチ回路２０１〜２０４はそれぞれ、Ｌ側の入力端子、すなわち、ＨＤＭＩに対応する外部機器の映像信号の出力端子に接続された入力端子を選択する（ステップＳ１０３）。
また、ＣＰＵ１２ＡからＬｏｗレベルのＨＤＭＩ／ＤＶＩ信号が出力されると、トランジスタ２０９，２１１，２１６，２１８はＯＦＦとなる。また、トランジスタ２１３，２２０にはそれぞれ、反転回路２１４，２２１がＨＤＭＩ／ＤＶＩ信号を反転した信号、すなわち、Ｈｉｇｈレベルの信号が入力される。したがって、トランジスタ２１３，２２０はＯＮとなる（ステップＳ１０３）。
トランジスタ２０９，２１１，２１６，２１８がＯＦＦとなると、外部機器２ａ〜２ｄそれぞれのＨＰＤ端子には＋５Ｖの電圧（ＨｉｇｈレベルのＨＰＤ信号）が入力される。そのため、外部機器２ａ〜２ｄは、表示装置１０Ａとの接続が有効であると検出し、映像信号の出力を開始する。
また、トランジスタ２１３，２２０がＯＮとなると、外部機器３ａ，３ｂそれぞれのＨＰＤ端子は接地電位となる（ＬｏｗレベルのＨＰＤ信号が入力される）。そのため、外部機器３ａ，３ｂは、表示装置１０Ａとの接続が有効でないと検出し、映像信号を出力しない。
ＣＰＵ１２ＡからＬｏｗレベルのＨＤＭＩ／ＤＶＩ信号が出力されると、スイッチ回路２０１〜２０４はそれぞれ、Ｌ側の入力端子、すなわち、ＨＤＭＩに対応する外部機器の映像信号の出力端子に接続された入力端子を選択する（ステップＳ１０３）。
また、ＣＰＵ１２ＡからＬｏｗレベルのＨＤＭＩ／ＤＶＩ信号が出力されると、トランジスタ２０９，２１１，２１６，２１８はＯＦＦとなる。また、トランジスタ２１３，２２０にはそれぞれ、反転回路２１４，２２１がＨＤＭＩ／ＤＶＩ信号を反転した信号、すなわち、Ｈｉｇｈレベルの信号が入力される。したがって、トランジスタ２１３，２２０はＯＮとなる（ステップＳ１０３）。
トランジスタ２０９，２１１，２１６，２１８がＯＦＦとなると、外部機器２ａ〜２ｄそれぞれのＨＰＤ端子には＋５Ｖの電圧（ＨｉｇｈレベルのＨＰＤ信号）が入力される。そのため、外部機器２ａ〜２ｄは、表示装置１０Ａとの接続が有効であると検出し、映像信号の出力を開始する。
また、トランジスタ２１３，２２０がＯＮとなると、外部機器３ａ，３ｂそれぞれのＨＰＤ端子は接地電位となる（ＬｏｗレベルのＨＰＤ信号が入力される）。そのため、外部機器３ａ，３ｂは、表示装置１０Ａとの接続が有効でないと検出し、映像信号を出力しない。
したがって、ＨＤＭＩに対応する外部機器２ａ〜２ｄからは映像信号が出力されるのに対して、ＤＶＩに対応する外部機器３ａ、３ｂからは映像信号が出力されなくなる。そのため、スイッチ回路２０１〜２０４でのクロストークの発生が抑制され、クロストークに起因する誤動作の発生を低減することができる。
ＣＰＵ１２Ａは、ＤＶＩを選択すると、ＨｉｇｈレベルのＨＤＭＩ／ＤＶＩ信号を出力する（ステップＳ１０５）。
ＣＰＵ１２ＡからＨｉｇｈレベルのＨＤＭＩ／ＤＶＩ信号が出力されると、スイッチ回路２０１〜２０４はそれぞれ、Ｈ側の入力端子、すなわち、ＤＶＩに対応する外部機器の映像信号の出力端子に接続された入力端子を選択する（ステップＳ１０６）。
また、ＣＰＵ１２ＡからＨｉｇｈレベルのＨＤＭＩ／ＤＶＩ信号が出力されると、トランジスタ２０９，２１１，２１６，２１８はＯＮとなる。また、トランジスタ２１３，２２０にはそれぞれ、反転回路２１４，２２１がＨＤＭＩ／ＤＶＩ信号を反転した信号、すなわち、Ｌｏｗレベルの信号が入力される。したがって、トランジスタ２１３，２２０はＯＦＦとなる（ステップＳ１０３）。
トランジスタ２０９，２１１，２１６，２１８がＯｎとなると、外部機器２ａ〜２ｄそれぞれのＨＰＤ端子は接地電位となる（ＬｏｗレベルのＨＰＤ信号が入力される）。そのため、外部機器２ａ〜２ｄは、表示装置１０Ａとの接続が有効でないと検出し、映像信号を出力しない。
また、トランジスタ２１３，２２０がＯＮとなると、外部機器３ａ，３ｂそれぞれのＨＰＤ端子には＋５Ｖの電圧（ＨｉｇｈレベルのＨＰＤ信号）が入力される。そのため、外部機器３ａ，３ｂは、表示装置１０Ａとの接続が有効であると検出し、映像信号の出力を開始する。
ＣＰＵ１２ＡからＨｉｇｈレベルのＨＤＭＩ／ＤＶＩ信号が出力されると、スイッチ回路２０１〜２０４はそれぞれ、Ｈ側の入力端子、すなわち、ＤＶＩに対応する外部機器の映像信号の出力端子に接続された入力端子を選択する（ステップＳ１０６）。
また、ＣＰＵ１２ＡからＨｉｇｈレベルのＨＤＭＩ／ＤＶＩ信号が出力されると、トランジスタ２０９，２１１，２１６，２１８はＯＮとなる。また、トランジスタ２１３，２２０にはそれぞれ、反転回路２１４，２２１がＨＤＭＩ／ＤＶＩ信号を反転した信号、すなわち、Ｌｏｗレベルの信号が入力される。したがって、トランジスタ２１３，２２０はＯＦＦとなる（ステップＳ１０３）。
トランジスタ２０９，２１１，２１６，２１８がＯｎとなると、外部機器２ａ〜２ｄそれぞれのＨＰＤ端子は接地電位となる（ＬｏｗレベルのＨＰＤ信号が入力される）。そのため、外部機器２ａ〜２ｄは、表示装置１０Ａとの接続が有効でないと検出し、映像信号を出力しない。
また、トランジスタ２１３，２２０がＯＮとなると、外部機器３ａ，３ｂそれぞれのＨＰＤ端子には＋５Ｖの電圧（ＨｉｇｈレベルのＨＰＤ信号）が入力される。そのため、外部機器３ａ，３ｂは、表示装置１０Ａとの接続が有効であると検出し、映像信号の出力を開始する。
したがって、ＨＤＭＩに対応する外部機器２ａ〜２ｄからは映像信号が出力されなくなるのに対して、ＤＶＩに対応する外部機器３ａ、３ｂからは映像信号が出力される。そのため、スイッチ回路２０１〜２０４でのクロストークの発生が抑制され、クロストークに起因する誤動作の発生を低減することができる。
また、本実施形態においては、各スイッチ回路と各トランジスタとに共通の信号（ＨＤＭＩ／ＤＶＩ信号）を入力している。そのため、各スイッチ回路を制御するための信号線と各トランジスタを制御するための信号線とを共有することができる。そのため、装置構成の簡素化を図ることができる。
また、本実施形態においては、各スイッチ回路と各トランジスタとに共通の信号（ＨＤＭＩ／ＤＶＩ信号）を入力している。そのため、各スイッチ回路を制御するための信号線と各トランジスタを制御するための信号線とを共有することができる。そのため、装置構成の簡素化を図ることができる。
以上、実施形態を参照して本願発明を説明したが、本発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明の範囲内で当業者が理解し得る様々な変更をすることができる。
１，１Ａ 表示システム
２，３ 外部機器
１０，１０Ａ 表示装置
１１，１１Ａ スケーラー
１２，１２Ａ ＣＰＵ
１３ 電源制御部
１４ 表示部
１５，１６，２０１〜２０４ スイッチ回路
１５ａ，１５ｂ，１６ａ，１６ｂ 入力端子
１７ 入力受付部
１８ ＨＰＤ制御部
１１１，１１２，２０５〜２０８ 検出部
２０９，２１１，２１３，２１６，２１８，２２０ トランジスタ
２１０，２１２，２１５，２１７，２１９，２２２ 抵抗
２１４，２２１ 反転回路
２，３ 外部機器
１０，１０Ａ 表示装置
１１，１１Ａ スケーラー
１２，１２Ａ ＣＰＵ
１３ 電源制御部
１４ 表示部
１５，１６，２０１〜２０４ スイッチ回路
１５ａ，１５ｂ，１６ａ，１６ｂ 入力端子
１７ 入力受付部
１８ ＨＰＤ制御部
１１１，１１２，２０５〜２０８ 検出部
２０９，２１１，２１３，２１６，２１８，２２０ トランジスタ
２１０，２１２，２１５，２１７，２１９，２２２ 抵抗
２１４，２２１ 反転回路
Claims (5)
- 信号源から信号が入力される複数の入力端子を有し、該複数の入力端子の中から選択されたいずれかの入力端子を介して入力された信号を出力する複数のスイッチ回路と、
前記複数のスイッチ回路それぞれが有する複数の入力端子の各々に対応して設けられ、対応する入力端子を介した信号源からの信号の入力を制御する入力制御部と、
操作入力を受け付ける入力受付部と、
前記入力受付部への入力に応じて、前記スイッチ回路毎に、該スイッチ回路が有する複数の入力端子のいずれかを選択させ、該選択された入力端子を介して入力された信号を出力させるとともに、選択されなかった入力端子に対応する入力制御部に、対応する入力端子に接続する信号源から信号が出力されないようにさせる制御部と、を有することを特徴とする信号入力切替回路。 - 請求項１記載の信号入力切替回路において、
前記制御部は、前記選択された入力端子に対応する入力制御部には、接続が有効である旨を示す第１の論理レベルの信号を、対応する入力端子に接続する信号源に出力させ、前記選択されなかった入力端子に対応する入力制御部には、第２の論理レベルの信号を、対応する入力端子に接続する信号源に出力させることを特徴とする信号入力切替回路。 - 信号入力切替回路の制御方法であって、
前記信号入力切替回路には、
所定のケーブルを介して信号源から信号が入力される複数の入力端子を有し、該複数の入力端子の中から選択されたいずれかの入力端子を介して入力された信号を出力する複数のスイッチ回路と、
前記複数のスイッチ回路それぞれが有する複数の入力端子の各々に対応して設けられ、対応する入力端子を介した信号源からの信号の入力を制御する入力制御部と、
操作入力を受け付ける入力受付部と、が設けられ、
前記入力受付部への入力に応じて、前記スイッチ回路毎に、該スイッチ回路が有する複数の入力端子のいずれかを選択させ、該選択された入力端子を介して入力された信号を出力させるとともに、選択されなかった入力端子に対応する入力制御部に、対応する入力端子に接続する信号源から信号が出力されないようにさせることを特徴とする信号入力切替回路の制御方法。 - 請求項３記載の信号入力切替回路の制御方法において、
前記選択された入力端子に対応する入力制御部には、接続が有効である旨を示す第１の論理レベルの信号を、対応する入力端子に接続する信号源に出力させ、前記選択されなかった入力端子に対応する入力制御部には、第２の論理レベルの信号を、対応する入力端子に接続する信号源に出力させることを特徴とする信号入力切替回路の制御方法。 - 請求項１または２に記載の信号入力切替回路と、
前記複数のスイッチ回路それぞれから出力された信号のいずれかを出力する切替回路と、
表示部と、を有し、
前記信号は映像信号であり、
前記表示部は、前記切替回路から出力された映像信号に応じた映像を表示することを特徴とする表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014214276A JP6773289B2 (ja) | 2014-10-21 | 2014-10-21 | 信号入力切替回路、信号入力切替回路の制御方法および表示装置 |
| US14/918,351 US9438823B2 (en) | 2014-10-21 | 2015-10-20 | Signal input switching circuit, method of controlling signal input switching circuit, and display device |
| US15/238,506 US9736396B2 (en) | 2014-10-21 | 2016-08-16 | Signal input switching circuit, method of controlling signal input switching circuit, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014214276A JP6773289B2 (ja) | 2014-10-21 | 2014-10-21 | 信号入力切替回路、信号入力切替回路の制御方法および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016080958A true JP2016080958A (ja) | 2016-05-16 |
| JP6773289B2 JP6773289B2 (ja) | 2020-10-21 |
Family
ID=55750082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014214276A Active JP6773289B2 (ja) | 2014-10-21 | 2014-10-21 | 信号入力切替回路、信号入力切替回路の制御方法および表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9438823B2 (ja) |
| JP (1) | JP6773289B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI565162B (zh) * | 2015-07-20 | 2017-01-01 | 晨星半導體股份有限公司 | 應用於數位視訊介面的控制電路及相關的控制方法 |
| WO2021206729A1 (en) * | 2020-04-10 | 2021-10-14 | Hewlett-Packard Development Company, L.P. | Jumpers for computing devices with integrated displays |
| JP2023039048A (ja) * | 2021-09-08 | 2023-03-20 | シャープ株式会社 | 表示制御システムおよび表示入力管理方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008048370A (ja) * | 2006-08-21 | 2008-02-28 | Sony Corp | 映像受信装置及び映像受信方法 |
| US20090122193A1 (en) * | 2007-11-08 | 2009-05-14 | Samsung Electronics Co., Ltd | Video processing apparatus and control method thereof |
| JP2009141642A (ja) * | 2007-12-06 | 2009-06-25 | Sony Corp | 受信装置および受信装置における入力切換制御方法 |
| JP2009177269A (ja) * | 2008-01-22 | 2009-08-06 | Hitachi Ltd | 映像受信装置 |
| JP2009253468A (ja) * | 2008-04-02 | 2009-10-29 | Canon Inc | 映像制御装置およびその制御方法 |
| JP4597861B2 (ja) * | 2003-07-14 | 2010-12-15 | パナソニック株式会社 | 信号切替装置、信号分配装置、表示装置、および信号伝送システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5056211B2 (ja) * | 2007-06-29 | 2012-10-24 | ソニー株式会社 | 映像信号変換装置及び映像信号変換方法並びに映像表示装置 |
| JP2013258451A (ja) | 2012-06-11 | 2013-12-26 | Panasonic Corp | 映像表示システム |
-
2014
- 2014-10-21 JP JP2014214276A patent/JP6773289B2/ja active Active
-
2015
- 2015-10-20 US US14/918,351 patent/US9438823B2/en active Active
-
2016
- 2016-08-16 US US15/238,506 patent/US9736396B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4597861B2 (ja) * | 2003-07-14 | 2010-12-15 | パナソニック株式会社 | 信号切替装置、信号分配装置、表示装置、および信号伝送システム |
| JP2008048370A (ja) * | 2006-08-21 | 2008-02-28 | Sony Corp | 映像受信装置及び映像受信方法 |
| US20090122193A1 (en) * | 2007-11-08 | 2009-05-14 | Samsung Electronics Co., Ltd | Video processing apparatus and control method thereof |
| JP2009141642A (ja) * | 2007-12-06 | 2009-06-25 | Sony Corp | 受信装置および受信装置における入力切換制御方法 |
| US20090190033A1 (en) * | 2007-12-06 | 2009-07-30 | Sony Corporation | Receiving device, and input switching control method in receiving device |
| JP2009177269A (ja) * | 2008-01-22 | 2009-08-06 | Hitachi Ltd | 映像受信装置 |
| JP2009253468A (ja) * | 2008-04-02 | 2009-10-29 | Canon Inc | 映像制御装置およびその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9736396B2 (en) | 2017-08-15 |
| US20160360122A1 (en) | 2016-12-08 |
| US9438823B2 (en) | 2016-09-06 |
| JP6773289B2 (ja) | 2020-10-21 |
| US20160112651A1 (en) | 2016-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8964125B2 (en) | Image display apparatus and method of controlling image display apparatus | |
| US20120075213A1 (en) | Multi-host touch control display device | |
| US10262625B2 (en) | Display device and display method | |
| US10509614B2 (en) | Video display apparatus-apparatus communication | |
| US9070321B2 (en) | Tablet computer and method for controlling the same | |
| WO2014049686A1 (ja) | Ｈｄｍｉ装置、通信システムおよびホットプラグ制御方法 | |
| JP2009060204A (ja) | ソース／シンク兼用機器 | |
| WO2018116399A1 (ja) | 映像表示機器、映像表示機器の接続方法及びマルチ表示システム | |
| JP6949860B2 (ja) | Ｈｄｍｉ光ケーブルおよびｈｄｍｉ光変換装置 | |
| JP6773289B2 (ja) | 信号入力切替回路、信号入力切替回路の制御方法および表示装置 | |
| JP5556881B2 (ja) | 映像表示システム、情報処理装置、および映像表示装置 | |
| JP2012199643A (ja) | 通信制御システム、及びシンク機器 | |
| WO2016098470A1 (ja) | 通信装置及び通信方法 | |
| US20150067227A1 (en) | Signal adaptor, signal receiving circuit and associated methods | |
| JP5787596B2 (ja) | 表示制御装置及びその制御方法 | |
| WO2010109598A1 (ja) | 映像表示装置 | |
| JP2016145871A (ja) | 映像表示監視システム及びプログラム | |
| US9135199B2 (en) | System and method for signal input control and video device thereof | |
| JP6371153B2 (ja) | 電子装置、電子システム、および、方法 | |
| JP6072158B2 (ja) | 表示制御装置及びその制御方法 | |
| JPWO2019102607A1 (ja) | 映像機器および映像機器の制御方法 | |
| KR20160115495A (ko) | Ｈｄｍｉ 및 ｄｖｉ 신호 입력을 인식하여 디스플레이포트 신호로 변환하는 장치 및 방법 | |
| JP6172749B2 (ja) | 映像信号処理装置 | |
| CA2880057A1 (en) | Video signal termination detection circuit | |
| CN104796744A (zh) | 视频播放系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200720 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200720 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200729 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200901 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200917 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6773289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |