JP2016073004A - Protection relay device - Google Patents

Protection relay device Download PDF

Info

Publication number
JP2016073004A
JP2016073004A JP2014196801A JP2014196801A JP2016073004A JP 2016073004 A JP2016073004 A JP 2016073004A JP 2014196801 A JP2014196801 A JP 2014196801A JP 2014196801 A JP2014196801 A JP 2014196801A JP 2016073004 A JP2016073004 A JP 2016073004A
Authority
JP
Japan
Prior art keywords
switch
constant current
circuit
voltage
current circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014196801A
Other languages
Japanese (ja)
Other versions
JP6218714B2 (en
Inventor
勇貴 中嶋
Yuki Nakajima
勇貴 中嶋
智仁 福田
Tomohito Fukuda
智仁 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014196801A priority Critical patent/JP6218714B2/en
Publication of JP2016073004A publication Critical patent/JP2016073004A/en
Application granted granted Critical
Publication of JP6218714B2 publication Critical patent/JP6218714B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a protection relay device in a configuration where a digital input circuit capable of destroying an oxide film covering a contact of a switch is made common between a plurality of power systems at different voltage levels.SOLUTION: A protection relay device 1 includes: a digital input processing part 90 which is connected to an external DC power source E via a switch SW including a mechanical contact, compares a binary voltage inputted in response to opening/closing the switch SW with a threshold voltage Vth that is set in accordance with a voltage of the external DC power source E, and outputs a comparison result as a digital signal; and a CPU 32 which outputs a cutoff command to a circuit breaker by discriminating a state of a power system on the basis of the digital signal. The digital input processing part 90 includes: conversion circuits 53 and 54 which are electrically connected between a positive electrode and a negative electrode of the external DC power source E by closing the switch SW and convert a current that is supplied from the external DC power source E via the switch SW, into a binary voltage; and a constant current circuit 100 which is connected in parallel to the conversion circuits 53 and 54 and makes a constant current flow.SELECTED DRAWING: Figure 2

Description

この発明は、保護継電装置に関し、特に、電圧階級が異なる複数の電力系統に対応可能な保護継電装置の入力回路に関する。   The present invention relates to a protective relay device, and more particularly, to an input circuit of a protective relay device that can handle a plurality of power systems having different voltage classes.

電力系統から電流および電圧などの情報(以下、系統電力量と称す)を収集するとともに、電力系統または電力設備に事故が発生した場合に、当該事故を検出するとともに、当該事故を電力系統から切り離すために、保護継電装置が用いられている。   Collects information such as current and voltage from the power system (hereinafter referred to as grid power), detects an accident when the power system or power facility has an accident, and disconnects the accident from the power system Therefore, a protective relay device is used.

保護継電装置においては、電力系統の保護機器が正常であるか否かを診断するために、保護機器の状態を連続的に監視する自動監視が行なわれている。この自動監視では、保護継電装置は、監視対象となる保護機器のオンオフ情報(たとえば、遮断器および断路器等の開閉器の開閉情報など)を収集し、収集したオンオフ情報に基づいて保護機器の状態を確認する。   In the protective relay device, automatic monitoring for continuously monitoring the state of the protective device is performed in order to diagnose whether or not the protective device of the power system is normal. In this automatic monitoring, the protective relay device collects on / off information (for example, switching information of switches such as circuit breakers and disconnecting switches) of the protective device to be monitored, and the protective device is based on the collected on / off information. Check the status of.

ディジタル保護継電装置の場合、自動監視機能として、保護機器のオンオフ情報を取込み、取込んだ情報をディジタル信号に変換してマイコンに入力するためのディジタル入力回路が設けられている。このディジタル入力回路は、スイッチを介して電気所内に設けられた直流電源に接続されている。スイッチは、機械式接点を有するリレー等から構成されており、保護機器のオンオフ情報を示す信号に応じて開閉が制御される。スイッチが閉状態となることにより、ディジタル入力回路には直流電源からの直流電圧が入力される。ディジタル入力回路は、入力された直流電圧をディジタル信号に変換してマイコンに伝達する。なお、ディジタル入力回路は、フォトカプラを用いることによって、入力された直流電圧を、入力側と出力側とを電気的に絶縁しつつ、マイコンに伝達することができる(たとえば特許文献1参照)。   In the case of a digital protective relay device, as an automatic monitoring function, a digital input circuit is provided for taking on / off information of a protective device, converting the taken information into a digital signal, and inputting the digital signal to a microcomputer. This digital input circuit is connected to a DC power source provided in the electric station via a switch. The switch is composed of a relay having a mechanical contact or the like, and its opening / closing is controlled in accordance with a signal indicating on / off information of the protection device. When the switch is closed, a DC voltage from a DC power source is input to the digital input circuit. The digital input circuit converts the input DC voltage into a digital signal and transmits it to the microcomputer. The digital input circuit can transmit the input DC voltage to the microcomputer while electrically insulating the input side and the output side by using a photocoupler (see, for example, Patent Document 1).

上述したディジタル入力回路においては、スイッチの開閉動作を繰り返すことによって、接点の表面に酸化被膜が生じる。この酸化被膜によって接点の表面が覆われると、接点の接触不良を発生させてしまう可能性がある。   In the digital input circuit described above, an oxide film is formed on the surface of the contact by repeatedly opening and closing the switch. If the surface of the contact is covered with this oxide film, contact failure of the contact may occur.

接点表面に生じる酸化被膜を破壊する手法として、接点を閉じたときに大きな電流を流すことで接点を覆っている酸化被膜を溶融する手法がある(たとえば特許文献2〜4参照)。たとえば特開平9−294341号公報(特許文献2)には、直流電源に対して電流制限抵抗、フォトカプラおよび接点が直列に接続され、当該接点によって回路の開閉が行なわれる接点入力回路において、コンデンサと抵抗とを並列に接続した回路を、電流制限抵抗に対して直列に接続することにより、接点が閉じた瞬間の電流値を、接点を覆っている酸化被膜を溶融することのできる電流値に増加させる技術が開示されている。   As a technique for destroying the oxide film generated on the contact surface, there is a technique for melting the oxide film covering the contact by passing a large current when the contact is closed (see, for example, Patent Documents 2 to 4). For example, Japanese Patent Laid-Open No. 9-294341 (Patent Document 2) discloses a capacitor in a contact input circuit in which a current limiting resistor, a photocoupler, and a contact are connected in series to a DC power source, and the circuit is opened and closed by the contact. By connecting a circuit in parallel with the resistor in series with the current limiting resistor, the current value at the moment when the contact is closed becomes a current value that can melt the oxide film covering the contact. Techniques for increasing are disclosed.

また、たとえば特開平11−112310号公報(特許文献3)には、接点入力回路に直列にスイッチング回路を設け、接点状態の読み込み時にスイッチング回路を一定時間オンすることにより、スイッチング回路を介して高電圧を接点に印加して酸化被膜を溶融する技術が開示されている。   Further, for example, in Japanese Patent Application Laid-Open No. 11-112310 (Patent Document 3), a switching circuit is provided in series with a contact input circuit, and the switching circuit is turned on for a predetermined time when the contact state is read. A technique for melting an oxide film by applying a voltage to a contact is disclosed.

さらに特開昭58−96423号公報(特許文献4)には、フォトカプラのフォトダイオードのを動作させるための第1の電源とは別に、接点に生じた酸化被膜を破壊するための高電圧を印加する第2の電源とを設ける技術が開示されている。   Further, JP-A-58-96423 (Patent Document 4) discloses a high voltage for destroying an oxide film formed at a contact, in addition to the first power source for operating the photodiode of the photocoupler. A technique for providing a second power source to be applied is disclosed.

特開2008−205920号公報JP 2008-205920 A 特開平9−294341号公報JP-A-9-294341 特開平11−112310号公報JP-A-11-112310 特開昭58−96423号公報JP 58-96423 A

上述したディジタル保護継電装置において、ディジタル入力回路に入力される直流電圧の大きさは、保護継電装置が設置される電気所の直流電源電圧によって決まる。電気所の直流電源電圧は、通常、電気所内で系統電圧を用いて生成されるため、電力系統の電圧階級ごとに異なる値をとる。   In the above-described digital protective relay device, the magnitude of the DC voltage input to the digital input circuit is determined by the DC power supply voltage of the electric station where the protective relay device is installed. Since the DC power supply voltage of an electric station is usually generated using the system voltage in the electric station, it takes a different value for each voltage class of the electric power system.

このように電力系統の電圧階級は多岐に亘っているため、上記のような接点を覆っている酸化被膜を破壊する手法を実現するためには、直流電源電圧に応じて回路構成素子の値を調整しなければならず、電圧階級ごとにディジタル入力回路を作り分ける必要がある。このため、保護継電装置の製造コストおよび管理コストが嵩んでしまうという問題が生じる。   Thus, since the voltage class of the power system is diverse, in order to realize a technique for destroying the oxide film covering the contact as described above, the value of the circuit component element is set according to the DC power supply voltage. It is necessary to make adjustments, and it is necessary to create a digital input circuit for each voltage class. For this reason, the problem that the manufacturing cost and management cost of a protective relay apparatus will increase arises.

この発明は、上述のような課題を解決するためになされたものであって、その目的は、保護継電装置において、スイッチの接点を覆う酸化被膜を破壊することが可能なディジタル入力回路を、電圧階級が異なる複数の電力系統間で共通化した構成で実現することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a digital input circuit capable of destroying an oxide film covering a switch contact in a protective relay device. This is realized by a common configuration among a plurality of power systems having different voltage classes.

この発明に係る保護継電装置は、電力系統の電気量を取込んで第1のディジタル信号として出力するアナログ入力処理部と、機械式接点を有するスイッチを介して外部直流電源に接続され、スイッチの開閉に応じて入力される二値電圧と、外部直流電源の電圧に応じて設定される閾値電圧とを比較し、比較結果を第2のディジタル信号として出力するディジタル入力処理部と、第1のディジタル信号および第2のディジタル信号に基づいて電力系統の状態を判断することにより開閉器に遮断指令を出力する制御部とを備える。ディジタル入力処理部は、スイッチが閉じることによって外部直流電源の正極および負極の間に電気的に接続され、スイッチを経由して外部直流電源から供給される電流を二値電圧に変換する変換回路と、変換回路に対して並列に接続され、一定の電流を流す定電流回路とを含む。   The protective relay device according to the present invention is connected to an external DC power source through a switch having an analog input processing unit that takes in an electric quantity of a power system and outputs it as a first digital signal, and a mechanical contact. A digital input processing unit that compares a binary voltage input in response to the opening / closing of the signal and a threshold voltage set in accordance with the voltage of the external DC power supply, and outputs the comparison result as a second digital signal; And a controller that outputs a shut-off command to the switch by determining the state of the power system based on the digital signal and the second digital signal. The digital input processing unit is electrically connected between the positive electrode and the negative electrode of the external DC power source when the switch is closed, and converts the current supplied from the external DC power source via the switch into a binary voltage; And a constant current circuit that is connected in parallel to the conversion circuit and flows a constant current.

この発明によれば、スイッチの接点を覆う酸化被膜を破壊することが可能なディジタル入力回路を、電圧階級が異なる複数の電力系統間で共通化した構成で実現することができる。   According to the present invention, it is possible to realize a digital input circuit capable of destroying the oxide film covering the contact of the switch with a common configuration among a plurality of power systems having different voltage classes.

この発明の実施の形態1による保護継電装置の全体構成図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a whole block diagram of the protection relay apparatus by Embodiment 1 of this invention. 図1におけるディジタル入力処理部の構成を示す回路図である。It is a circuit diagram which shows the structure of the digital input process part in FIG. スイッチがオン状態のときに閉回路を流れる電流を説明するための図である。It is a figure for demonstrating the electric current which flows through a closed circuit, when a switch is an ON state. この発明の実施の形態2による保護継電装置におけるディジタル入力処理部90Aの構成を示す回路図である。It is a circuit diagram which shows the structure of 90 A of digital input process parts in the protection relay apparatus by Embodiment 2 of this invention. この発明の実施の形態2によるディジタル入力処理部の動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating operation | movement of the digital input process part by Embodiment 2 of this invention. この発明の実施の形態3によるディジタル入力処理部の動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating operation | movement of the digital input process part by Embodiment 3 of this invention. この発明の実施の形態4による保護継電装置1Bにおけるディジタル入力処理部の構成を示す回路図である。It is a circuit diagram which shows the structure of the digital input process part in the protection relay apparatus 1B by Embodiment 4 of this invention.

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that the same or corresponding parts in the drawings are denoted by the same reference numerals and description thereof will not be repeated.

実施の形態1.
(保護継電装置の全体構成)
図1は、この発明の実施の形態1による保護継電装置の全体構成図である。
Embodiment 1 FIG.
(Overall configuration of protective relay device)
FIG. 1 is an overall configuration diagram of a protective relay device according to Embodiment 1 of the present invention.

図1を参照して、本実施の形態1による保護継電装置1は、ディジタル保護継電装置であり、電気所(変電所)の所内に設置される。保護継電装置1は、電力系統を構成する送電線5から電流および電圧の情報(系統電気量)を収集し、その収集した系統電気量に基づいて電力系統の保護・制御を行なう。   Referring to FIG. 1, a protective relay device 1 according to the first embodiment is a digital protective relay device, and is installed in an electric station (substation). The protective relay device 1 collects current and voltage information (system electrical quantity) from the transmission lines 5 constituting the power system, and protects and controls the power system based on the collected system electrical quantity.

電気所の所内には、保護継電装置1の他に、計器用変流器(Current Transformer:CT)2、計器用変圧器(Voltage Transformer:VT)3、遮断器(Circuit Breaker:CB)4、および補助変成器10が設置されている。CT2は、送電線5を流れる電流を測定する。計器用変圧器VTは、送電線5に生じる電圧を測定する。CT2およびVT3が測定した電流および電圧の情報(系統電気量)は、補助変成器10を介して保護継電装置1へ入力される。補助変成器10は、CT2およびVT3からの系統電気量を取り込み、より小さな電気量に変換して保護継電装置1へ出力する。   In addition to the protective relay 1, the electrical station has a current transformer (CT) 2, a voltage transformer (VT) 3, and a circuit breaker (CB) 4. , And an auxiliary transformer 10 are installed. CT2 measures the current flowing through the power transmission line 5. The instrument transformer VT measures the voltage generated in the transmission line 5. Information on the current and voltage (system electrical quantity) measured by CT2 and VT3 is input to the protective relay device 1 via the auxiliary transformer 10. The auxiliary transformer 10 takes in the grid electric quantity from CT2 and VT3, converts it into a smaller quantity of electricity, and outputs it to the protective relay device 1.

CB4は開閉器の代表例として示される。開閉器には、CB4の他、図示しない断路器LS(Line Switch)等が含まれる。   CB4 is shown as a typical example of a switch. In addition to CB4, the switch includes a disconnector LS (Line Switch) not shown.

保護継電装置1は、収集した系統電気量を用いて保護リレー演算などの必要な演算を実行し、系統事故の発生を検出する。そして、保護継電装置1は、送電線5において事故を検出すると、開閉器に対して遮断指令(トリップ信号)を出力する。具体的には、保護継電装置1は、アナログ入力処理部20と、制御部40と、出力部40と、ディジタル入力処理部90と、スイッチ92とを備える。   The protection relay device 1 executes necessary calculations such as a protection relay calculation using the collected grid electricity quantity, and detects the occurrence of a grid fault. And the protection relay apparatus 1 will output the interruption | blocking command (trip signal) with respect to a switch, if an accident is detected in the power transmission line 5. FIG. Specifically, the protective relay device 1 includes an analog input processing unit 20, a control unit 40, an output unit 40, a digital input processing unit 90, and a switch 92.

アナログ入力処理部20は、補助変成器10から出力される系統電気量をアナログデータからディジタルデータに変換する。具体的には、アナログ入力処理部20は、フィルタ21,23と、サンプルホールド(SH)回路24,25と、マルチプレクサ26と、アナログ/ディジタル(Analog to Digital:A/D)変換器27とを含む。フィルタ21,23は、アナログローパスフィルタであり、補助変成器10から出力される電流および電圧の波形信号からノイズ成分を除去する。フィルタ21,23の出力は、SH回路24,25にそれぞれ入力される。   The analog input processing unit 20 converts the grid electricity output from the auxiliary transformer 10 from analog data to digital data. Specifically, the analog input processing unit 20 includes filters 21 and 23, sample and hold (SH) circuits 24 and 25, a multiplexer 26, and an analog / digital (A / D) converter 27. Including. The filters 21 and 23 are analog low-pass filters, and remove noise components from the current and voltage waveform signals output from the auxiliary transformer 10. The outputs of the filters 21 and 23 are input to the SH circuits 24 and 25, respectively.

SH回路24,25はそれぞれ、フィルタ21,23から出力される電流および電圧の波形信号を所定のサンプリング周期でサンプリングする。マルチプレクサ26は、制御部30から入力されるタイミング信号に基づいて、SH回路24,25から入力される波形信号を順次切り替えてA/D変換器27に入力する。A/D変換器27は、マルチプレクサ26から入力される波形信号をアナログデータからディジタルデータに変換する。A/D変換器27は、ディジタル変換した波形信号(ディジタルデータ)を制御部30へ出力する。   The SH circuits 24 and 25 respectively sample the current and voltage waveform signals output from the filters 21 and 23 at a predetermined sampling period. The multiplexer 26 sequentially switches the waveform signals input from the SH circuits 24 and 25 based on the timing signal input from the control unit 30 and inputs the waveform signals to the A / D converter 27. The A / D converter 27 converts the waveform signal input from the multiplexer 26 from analog data to digital data. The A / D converter 27 outputs the digitally converted waveform signal (digital data) to the control unit 30.

制御部30は、保護継電装置1の動作を統括制御する。制御部30は、マイクロコンピュータを主体として構成される。具体的には、制御部30は、CPU(Central Processing Unit)32、ROM(Read Only Memory)33およびRAM(Random Access Memory)34などの記憶部と、入出力インターフェイス(I/F)35と、DO(ディジタル出力)回路36と、周辺I/F回路37とを含む。これらはシステムバス31で結合されている。制御部30は、予めROM33に格納されたプログラムをCPU32がRAM34に読出して実行することによって、保護継電装置1の動作を統括制御する。   The control unit 30 performs overall control of the operation of the protective relay device 1. The control unit 30 is configured mainly with a microcomputer. Specifically, the control unit 30 includes a storage unit such as a CPU (Central Processing Unit) 32, a ROM (Read Only Memory) 33, and a RAM (Random Access Memory) 34, an input / output interface (I / F) 35, A DO (digital output) circuit 36 and a peripheral I / F circuit 37 are included. These are connected by a system bus 31. The control unit 30 performs overall control of the operation of the protective relay device 1 by causing the CPU 32 to read the program stored in the ROM 33 in advance into the RAM 34 and execute it.

具体的には、アナログ入力処理部20からのディジタルデータは、システムバス31を介してCPU32に取り込まれる。CPU32は、入力されるディジタルデータを、ROM33に収められているアルゴリズム(保護継電装置1の判定プログラム)により演算する。CPU32は、演算値が整定値を上回っていれば、DO回路36から出力部40にトリップ信号を発生する。出力部40は、DO回路36からのトリップ信号に応答して遮断指令を発生する。   Specifically, digital data from the analog input processing unit 20 is taken into the CPU 32 via the system bus 31. The CPU 32 calculates the input digital data according to an algorithm (a determination program for the protective relay device 1) stored in the ROM 33. If the calculated value exceeds the set value, the CPU 32 generates a trip signal from the DO circuit 36 to the output unit 40. The output unit 40 generates a cutoff command in response to the trip signal from the DO circuit 36.

ディジタル入力処理部90は、保護機器のオンオフ情報を示す信号であるディジタル入力信号を受ける。図1には、保護機器のオンオフ情報を示すディジタル入力信号の一例として、CB4の開閉情報を示すディジタル入力信号が示されている。ディジタル入力信号は、H(論理ハイ)レベルとL(論理ロー)レベルとに二値化された信号である。   The digital input processing unit 90 receives a digital input signal that is a signal indicating on / off information of the protection device. FIG. 1 shows a digital input signal indicating opening / closing information of CB4 as an example of a digital input signal indicating on / off information of the protection device. The digital input signal is a signal binarized into an H (logic high) level and an L (logic low) level.

ディジタル入力処理部90は、CB4から与えられるディジタル入力信号に基づいてCB4の開閉情報を示すオンオフ信号を生成する。ディジタル入力処理部90は、その生成したオンオフ信号を、周辺I/F回路37を介してシステムバス31へ送信する。CPU32は、システムバス31から与えられるオンオフ信号に基づいて保護継電装置1の出力を常時監視することにより、誤動作側の不良を検出する。   The digital input processing unit 90 generates an on / off signal indicating opening / closing information of the CB 4 based on the digital input signal supplied from the CB 4. The digital input processing unit 90 transmits the generated on / off signal to the system bus 31 via the peripheral I / F circuit 37. The CPU 32 detects a malfunction on the malfunction side by constantly monitoring the output of the protective relay device 1 based on the on / off signal supplied from the system bus 31.

(ディジタル入力処理部の構成)
以下、ディジタル入力処理部90の具体的構成について説明する。図2は、図1におけるディジタル入力処理部90の構成を示す回路図である。図2では、簡単のため、ディジタル入力処理部90は、1つの入力チャネルを有しており、この入力チャネルにCB4(図1)からのディジタル入力信号を受けるものとする。また、図2においては、保護継電装置1の構成要素として、ディジタル入力処理部90および制御部30のCPU32のみが示されているが、保護継電装置1には、図1に示したアナログ入力処理部20、制御部30のCPU32以外の他の要素、出力部40およびスイッチ92をさらに具備していることを確認的に記載する。
(Configuration of digital input processor)
Hereinafter, a specific configuration of the digital input processing unit 90 will be described. FIG. 2 is a circuit diagram showing a configuration of the digital input processing unit 90 in FIG. In FIG. 2, for the sake of simplicity, it is assumed that the digital input processing unit 90 has one input channel, and this input channel receives a digital input signal from CB4 (FIG. 1). In FIG. 2, only the digital input processing unit 90 and the CPU 32 of the control unit 30 are shown as components of the protective relay device 1, but the protective relay device 1 includes the analog relay shown in FIG. It will be described in a definite manner that the input processing unit 20 and other elements other than the CPU 32 of the control unit 30, the output unit 40, and the switch 92 are further provided.

図2を参照して、ディジタル入力処理部90は、保護継電装置1に設けられた外部入力端子51,52を介して、電気所の所内に設置された直流電源Eに接続される。直流電源Eの電源電圧Vdcは、電力系統の電圧階級に応じて異なる電圧値を示す。例えば電源電圧Vdcは、48V,110V,220Vなどの値をとる。直流電源Eの正極は外部入力端子51に接続され、直流電源Eの負極は外部入力端子52に接続される。直流電源Eの負極はさらに接地ノードGNDに接続される。   Referring to FIG. 2, the digital input processing unit 90 is connected to a DC power source E installed in an electric station through external input terminals 51 and 52 provided in the protective relay device 1. The power supply voltage Vdc of the DC power supply E shows different voltage values depending on the voltage class of the power system. For example, the power supply voltage Vdc takes values such as 48V, 110V, and 220V. The positive electrode of the DC power supply E is connected to the external input terminal 51, and the negative electrode of the DC power supply E is connected to the external input terminal 52. The negative electrode of DC power supply E is further connected to ground node GND.

直流電源Eの正極と外部入力端子51との間には、スイッチSWが設けられる。スイッチSWには、たとえば機械式接点を有するリレーなどが用いられる。スイッチSWは、CB4からのディジタル入力信号に応じて、閉状態(オン状態)または開状態(オフ状態)に制御される。具体的には、ディジタル入力信号は、CB4が閉状態のときにH(論理ハイ)レベルとなり、CB4が開状態のときにL(論理ロー)レベルとなる。スイッチSWは、Hレベルのディジタル入力信号に応答して閉状態(オン状態)となり、Lレベルのディジタル入力信号に応答して開状態(オフ状態)となる。すなわち、CB4がオン状態のときにスイッチSWはオン状態に制御され、CB4がオフ状態のときにスイッチSWはオフ状態に制御される。このようにして、スイッチSWは、CB4の開閉動作に連動して開閉する。   A switch SW is provided between the positive electrode of the DC power supply E and the external input terminal 51. For example, a relay having a mechanical contact is used as the switch SW. The switch SW is controlled to a closed state (on state) or an open state (off state) in accordance with a digital input signal from the CB4. Specifically, the digital input signal is at an H (logic high) level when CB4 is closed, and is at an L (logic low) level when CB4 is open. The switch SW is in a closed state (on state) in response to an H level digital input signal, and is in an open state (off state) in response to an L level digital input signal. That is, the switch SW is controlled to be on when the CB4 is on, and the switch SW is controlled to be off when the CB4 is off. In this way, the switch SW opens and closes in conjunction with the opening and closing operation of CB4.

そして、スイッチSWがオン状態に制御されると、直流電源Eの電源電圧Vdcが外部入力端子51を介してディジタル入力処理部90に入力される。ディジタル入力処理部90は、外部入力端子51に入力された入力直流電圧Vinに基づいてCB4の開閉状態を示すオンオフ信号を生成する。   When the switch SW is controlled to be on, the power supply voltage Vdc of the DC power supply E is input to the digital input processing unit 90 via the external input terminal 51. The digital input processing unit 90 generates an on / off signal indicating the open / closed state of the CB 4 based on the input DC voltage Vin input to the external input terminal 51.

具体的には、ディジタル入力処理部90は、抵抗素子53,54と、比較器55と、閾値設定回路56と、フォトカプラ57と、プルアップ抵抗素子58,59と、定電流回路100とを含む。   Specifically, the digital input processing unit 90 includes resistance elements 53 and 54, a comparator 55, a threshold setting circuit 56, a photocoupler 57, pull-up resistance elements 58 and 59, and a constant current circuit 100. Including.

抵抗素子53,54は、外部入力端子51と外部入力端子52との間にこの順で直列に接続される。抵抗素子53,54は分圧回路を構成する。分圧回路は、入力直流電圧Vinを抵抗素子53,54で分圧し、分圧電圧Vdivを出力する。入力直流電圧Vinは、スイッチSWのオンオフ状態に応じて、ハイ電圧レベル(電源電圧Vdcに相当)およびロー電圧レベル(接地電圧に相当)の二値をとる。したがって、分圧電圧Vdivも入力直流電圧Vinに応じて二値化された電圧となる。   The resistance elements 53 and 54 are connected in series between the external input terminal 51 and the external input terminal 52 in this order. The resistance elements 53 and 54 constitute a voltage dividing circuit. The voltage dividing circuit divides the input DC voltage Vin by the resistance elements 53 and 54 and outputs a divided voltage Vdiv. The input DC voltage Vin takes two values, a high voltage level (corresponding to the power supply voltage Vdc) and a low voltage level (corresponding to the ground voltage) according to the on / off state of the switch SW. Therefore, the divided voltage Vdiv is also a binarized voltage according to the input DC voltage Vin.

抵抗素子53および抵抗素子54の接続ノード(分圧回路の出力端子に相当)は、比較器55の非反転入力端子(+端子)に接続される。比較器55の反転入力端子(−端子)には閾値設定回路56で生成された閾値電圧Vthが入力される。   A connection node (corresponding to an output terminal of the voltage dividing circuit) between the resistance element 53 and the resistance element 54 is connected to a non-inverting input terminal (+ terminal) of the comparator 55. The threshold voltage Vth generated by the threshold setting circuit 56 is input to the inverting input terminal (− terminal) of the comparator 55.

比較器55は、分圧回路から出力された分圧電圧Vdivと、閾値電圧Vthとを比較し、比較結果を出力する。分圧電圧Vdivが閾値電圧Vthを超えているとき、比較器55の出力信号はHレベルとなる。   The comparator 55 compares the divided voltage Vdiv output from the voltage dividing circuit with the threshold voltage Vth and outputs a comparison result. When the divided voltage Vdiv exceeds the threshold voltage Vth, the output signal of the comparator 55 becomes H level.

フォトカプラ57は、比較器55の出力信号に基づいて、CB4の開閉状態を示すオンオフ信号を生成する。具体的には、フォトカプラ57は、フォトダイオード57aと、フォトトランジスタ57bとを含む。フォトダイオード57aのアノード端子はプルアップ抵抗素子58を介して動作電源60に接続される。フォトダイオード57aのカソード端子は比較器55の出力端子に接続される。フォトトランジスタ57bのコレクタ端子はプルアップ抵抗素子59を介して動作電源91に接続され、エミッタ端子は信号接地SGに接続される。フォトカプラ57は、フォトトランジスタ57bのコレクタ端子にオンオフ信号を発生し、その発生したオンオフ信号をCPU32に出力する。なお、動作電源60および動作電源91は、変電所内において直流電源Eの電源電圧Vdcを降圧して生成された電源電圧である。ただし、動作電源91は動作電源60よりも電源電圧が低い。   The photocoupler 57 generates an on / off signal indicating the open / closed state of the CB 4 based on the output signal of the comparator 55. Specifically, the photocoupler 57 includes a photodiode 57a and a phototransistor 57b. The anode terminal of the photodiode 57 a is connected to the operating power supply 60 through the pull-up resistor element 58. The cathode terminal of the photodiode 57 a is connected to the output terminal of the comparator 55. The collector terminal of the phototransistor 57b is connected to the operating power supply 91 via the pull-up resistor element 59, and the emitter terminal is connected to the signal ground SG. The photocoupler 57 generates an on / off signal at the collector terminal of the phototransistor 57b, and outputs the generated on / off signal to the CPU 32. The operating power supply 60 and the operating power supply 91 are power supply voltages generated by stepping down the power supply voltage Vdc of the DC power supply E in the substation. However, the operating power supply 91 has a lower power supply voltage than the operating power supply 60.

上記の構成において、比較器55がHレベルの出力信号を出力した場合、すなわち、分圧電圧Vdivが閾値電圧Vthを超えている場合には、フォトダイオード57aおよびフォトトランジスタ57bが非導通状態になるため、フォトカプラ57の出力信号(オンオフ信号)はHレベルとなる。一方、比較器55がLレベルの出力信号を出力した場合、すなわち、分圧電圧Vdivが閾値電圧Vth以下となる場合には、フォトダイオード57aおよびフォトトランジスタ57bが導通状態になるため、フォトカプラ57の出力信号(オンオフ信号)はLレベルとなる。   In the above configuration, when the comparator 55 outputs an H level output signal, that is, when the divided voltage Vdiv exceeds the threshold voltage Vth, the photodiode 57a and the phototransistor 57b are turned off. Therefore, the output signal (ON / OFF signal) of the photocoupler 57 becomes H level. On the other hand, when the comparator 55 outputs an L-level output signal, that is, when the divided voltage Vdiv is equal to or lower than the threshold voltage Vth, the photodiode 57a and the phototransistor 57b are in a conductive state, so that the photocoupler 57 Output signal (ON / OFF signal) becomes L level.

このように、ディジタル入力処理部90から出力されるオンオフ信号は、分圧電圧Vdivが閾値電圧Vthを超えるときHレベルとなり、分圧電圧Vdivが閾値電圧Vth以下となるときLレベルとなる。すなわち、フォトカプラ57は、比較器55の出力信号を電気的に絶縁しながらCPU32に伝達するための送信部を構成する。   As described above, the ON / OFF signal output from the digital input processing unit 90 becomes the H level when the divided voltage Vdiv exceeds the threshold voltage Vth, and becomes the L level when the divided voltage Vdiv becomes equal to or lower than the threshold voltage Vth. That is, the photocoupler 57 constitutes a transmission unit for transmitting the output signal of the comparator 55 to the CPU 32 while being electrically insulated.

(閾値設定回路56の構成)
分圧電圧Vdivの大きさは、入力直流電圧Vinに応じて変化する。入力直流電圧Vinは、スイッチSWがオン状態(=CB4がオン状態)のとき直流電源Eの電源電圧Vdcとなり、スイッチSWがオフ状態(=CB4がオフ状態)のとき接地電圧となる。すなわち、スイッチSWの開閉状態(=CB4の開閉状態)に応じて入力直流電圧Vinが電源電圧Vdcまたは接地電圧に切り替わることにより、ディジタル入力処理部90から出力されるオンオフ信号はHレベルまたはLレベルに切替わる。よって、CPU32は、オンオフ信号に基づいてCB4の開閉情報を取得することができる。
(Configuration of threshold setting circuit 56)
The magnitude of the divided voltage Vdiv changes according to the input DC voltage Vin. The input DC voltage Vin becomes the power supply voltage Vdc of the DC power supply E when the switch SW is in the on state (= CB4 is in the on state), and becomes the ground voltage when the switch SW is in the off state (= CB4 is in the off state). That is, when the input DC voltage Vin is switched to the power supply voltage Vdc or the ground voltage according to the open / close state of the switch SW (= open / close state of CB4), the on / off signal output from the digital input processing unit 90 is H level or L level. Switch to. Therefore, the CPU 32 can acquire the opening / closing information of the CB 4 based on the on / off signal.

その一方で、直流電源Eの電源電圧Vdcは電力系統の電圧階級によって異なるため、入力直流電圧Vinからオンオフ信号を生成するためには、電圧階級ごとに閾値設定回路を作り分ける必要があり、製造コストおよび管理コストの増大を招く。   On the other hand, since the power supply voltage Vdc of the DC power supply E varies depending on the voltage class of the power system, it is necessary to create a threshold setting circuit for each voltage class in order to generate an on / off signal from the input DC voltage Vin. Incurs increased costs and administrative costs.

そこで、本実施の形態では、閾値設定回路56で生成される閾値電圧Vthを、電圧階級に応じて切り替え可能とする。これにより、複数の電圧階級の間で閾値設定回路の共通化を実現する。具体的には、閾値設定回路56は、m個(mは2以上の整数)の閾値電圧Vth_1〜Vth_mを生成可能に構成される。m個の閾値電圧Vth_1〜Vth_mは互いに異なる電圧値をとる。閾値設定回路56は、CPU32からの制御信号SIG1〜SIGmに応じて、閾値電圧Vth_1〜Vth_mを切り替えて出力する。   Therefore, in the present embodiment, the threshold voltage Vth generated by the threshold setting circuit 56 can be switched according to the voltage class. As a result, a common threshold setting circuit is realized among a plurality of voltage classes. Specifically, the threshold setting circuit 56 is configured to be able to generate m (m is an integer of 2 or more) threshold voltages Vth_1 to Vth_m. The m threshold voltages Vth_1 to Vth_m have different voltage values. The threshold setting circuit 56 switches and outputs the threshold voltages Vth_1 to Vth_m according to the control signals SIG1 to SIGm from the CPU 32.

一例として、CPU32は、直流電源Eの電源電圧Vdcと閾値電圧Vthとの関係を予め求めておくとともに、その対応関係を予めマップまたは関係式としてROM33に格納しておく。CPU32は、当該マップまたは関係式を参照して、直流電源Eの電源電圧Vdcに対応する閾値電圧Vthを算出し、その算出した閾値電圧Vthに基づいて、m個の制御信号SIG1〜SIGmの中から1つの制御信号SIGi(iは1以上m以下の整数)を選択してHレベル(活性状態)とする。一方、CPU32は、残りの(m−1)個の制御信号をLレベル(非活性状態)とする。閾値設定回路56は、Hレベルに活性化された制御信号SIGiを受けると、制御信号SIGiに対応する閾値電圧Vth_iを選択し、閾値電圧Vthとして比較器55の反転入力端子に出力する。   As an example, the CPU 32 obtains a relationship between the power supply voltage Vdc of the DC power supply E and the threshold voltage Vth in advance, and stores the corresponding relationship in advance in the ROM 33 as a map or a relational expression. The CPU 32 calculates the threshold voltage Vth corresponding to the power supply voltage Vdc of the DC power supply E with reference to the map or the relational expression, and based on the calculated threshold voltage Vth, among the m control signals SIG1 to SIGm. One control signal SIGi (i is an integer from 1 to m) is selected and set to the H level (active state). On the other hand, the CPU 32 sets the remaining (m−1) control signals to the L level (inactive state). Upon receiving the control signal SIGi activated to the H level, the threshold setting circuit 56 selects the threshold voltage Vth_i corresponding to the control signal SIGi and outputs it as the threshold voltage Vth to the inverting input terminal of the comparator 55.

(定電流回路100の構成)
以上に示した構成において、スイッチSWがオン状態(=CB4がオフ状態)のときには、直流電源E、スイッチSWおよび、抵抗素子53,54からなる分圧回路の間で閉回路が形成され、直流電源EからスイッチSWを経由して分圧回路に電流が流れる。分圧回路は、直流電源Eから供給される電流を分圧電圧Vdivに変換して出力する「変換回路」として機能し得る。
(Configuration of constant current circuit 100)
In the configuration described above, when the switch SW is in the on state (= CB4 is in the off state), a closed circuit is formed between the DC power source E, the switch SW, and the voltage dividing circuit including the resistance elements 53 and 54, and the DC A current flows from the power source E to the voltage dividing circuit via the switch SW. The voltage dividing circuit can function as a “conversion circuit” that converts a current supplied from the DC power supply E into a divided voltage Vdiv and outputs the divided voltage Vdiv.

上記の分圧回路においては、スイッチSWの開閉時にサージ電流のような大きな電流が発生すると、ノイズとなってディジタル入力処理部90の誤動作を引き起こす可能性がある。また、サージ電流の侵入によって比較器55が損傷するおそれがある。このようなサージ電流を抑制するため、および、比較器55の定格入力電圧値まで電源電圧Vdcを降圧する必要があるため、抵抗素子53,54に数kΩ程度の高い抵抗値を有する素子が使用される。これにより、閉回路を流れる電流は数mA程度の微小な電流に制限される。   In the voltage dividing circuit described above, if a large current such as a surge current is generated when the switch SW is opened and closed, it may become noise and cause the digital input processing unit 90 to malfunction. Further, the comparator 55 may be damaged by the surge current. In order to suppress such a surge current and to reduce the power supply voltage Vdc to the rated input voltage value of the comparator 55, elements having a high resistance value of about several kΩ are used for the resistance elements 53 and 54. Is done. Thereby, the current flowing through the closed circuit is limited to a minute current of about several mA.

その一方で、抵抗素子53,54の抵抗値を高くするに従って閉回路を流れる電流が小さくなる。スイッチSWに機械式接点を有するリレーを用いた場合には、スイッチSWの開閉を繰り返すことによってリレーの接点が酸化し、接点の表面に酸化被膜が生じる。上記のように閉回路を流れる電流が小さくなり、接点表面の酸化被膜を溶融することのできる電流値を下回ると、スイッチSWをオンしたときに酸化被膜を破壊することが困難となり、結果として接点の接触不良につながる可能性がある。   On the other hand, the current flowing through the closed circuit decreases as the resistance values of the resistance elements 53 and 54 are increased. When a relay having a mechanical contact is used as the switch SW, the contact of the relay is oxidized by repeatedly opening and closing the switch SW, and an oxide film is formed on the surface of the contact. If the current flowing through the closed circuit becomes small as described above and falls below the current value that can melt the oxide film on the contact surface, it becomes difficult to destroy the oxide film when the switch SW is turned on. May lead to poor contact.

スイッチSWに接触不良が生じると、ディジタル入力処理部90は、CB4から送信されるディジタル入力信号を正確に取り込むことができなくなるため、誤ったオンオフ信号を生成するおそれがある。したがって、ディジタル入力処理部90の正常動作を確保するためには、直流電源E、スイッチSWおよび分圧回路からなる閉回路を流れる電流を、スイッチSWの接点表面を覆っている酸化被膜を破壊することが可能な電流値に調整する必要がある。これには、直流電源Eの電源電圧Vdcごとに、すなわち、電力系統の電圧階級ごとに、分圧回路を構成する抵抗素子53,54を、サージ電流を抑制しつつ酸化被膜を溶融することができる適当な抵抗値に設定することが求められる。その結果、上記の閾値設定回路と同様に、電圧階級ごとに分圧回路を作り分けることが必要となる。   If a contact failure occurs in the switch SW, the digital input processing unit 90 cannot accurately capture the digital input signal transmitted from the CB4, and thus may generate an erroneous on / off signal. Therefore, in order to ensure the normal operation of the digital input processing unit 90, the current flowing through the closed circuit composed of the DC power source E, the switch SW and the voltage dividing circuit is destroyed by the oxide film covering the contact surface of the switch SW. It is necessary to adjust the current value to be possible. For this purpose, for each power supply voltage Vdc of the DC power supply E, that is, for each voltage class of the power system, the resistance elements 53 and 54 constituting the voltage dividing circuit are melted while suppressing the surge current. It is required to set an appropriate resistance value. As a result, similar to the threshold setting circuit described above, it is necessary to create a voltage dividing circuit for each voltage class.

本実施の形態においては、図2に示すように、一定の電流を流す定電流回路100が分圧回路の入力端子間に接続されている。言い換えれば、直流電源E、スイッチSWおよび分圧回路から構成される閉回路において、直流電源Eに対して分圧回路と並列に定電流回路100が接続されている。この定電流回路100は、分圧回路からスイッチSWに向かって流れる電流に対して一定の電流を加算する。これにより、接点表面を覆っている酸化被膜を破壊することが可能な電流値を有する電流をスイッチSWに流すことができる。この結果、電力系統の電圧階級ごとに分圧回路の抵抗値を調整することが不要となるため、複数の電圧階級の間で分圧回路を共通化することが可能となる。   In the present embodiment, as shown in FIG. 2, a constant current circuit 100 for supplying a constant current is connected between the input terminals of the voltage dividing circuit. In other words, the constant current circuit 100 is connected to the DC power supply E in parallel with the voltage dividing circuit in a closed circuit including the DC power supply E, the switch SW, and the voltage dividing circuit. The constant current circuit 100 adds a constant current to the current flowing from the voltage dividing circuit toward the switch SW. As a result, a current having a current value capable of destroying the oxide film covering the contact surface can be supplied to the switch SW. As a result, since it is not necessary to adjust the resistance value of the voltage dividing circuit for each voltage class of the power system, it is possible to share the voltage dividing circuit among a plurality of voltage classes.

以下、定電流回路100の具体的構成について説明する。図2および図3には、定電流回路100の構成の一例が示されている。   Hereinafter, a specific configuration of the constant current circuit 100 will be described. 2 and 3 show an example of the configuration of the constant current circuit 100. FIG.

定電流回路100は、バリスタ(電圧非直線抵抗体)101と、プルアップ抵抗素子102と、ダイオード103と、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)104と、抵抗素子105とを含む。   The constant current circuit 100 includes a varistor (voltage nonlinear resistor) 101, a pull-up resistor element 102, a diode 103, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 104, and a resistor element 105.

ダイオード103、MOSFET104および抵抗素子105は、この順で外部入力端子51と外部入力端子52との間に直列に接続される。詳細には、ダイオード103のアノードは外部入力端子51に接続され、ダイオード103のカソードはMOSFET104のドレインに接続される。MOSFET104のソースは抵抗素子105を介して外部入力端子52に接続される。MOSFET104のゲートはプルアップ抵抗素子102を介して動作電源60に接続される。バリスタ101は、外部入力端子51とMOSFET104のソースとの間に接続される。   The diode 103, the MOSFET 104, and the resistance element 105 are connected in series between the external input terminal 51 and the external input terminal 52 in this order. Specifically, the anode of the diode 103 is connected to the external input terminal 51, and the cathode of the diode 103 is connected to the drain of the MOSFET 104. The source of the MOSFET 104 is connected to the external input terminal 52 via the resistance element 105. The gate of MOSFET 104 is connected to operating power supply 60 through pull-up resistor element 102. The varistor 101 is connected between the external input terminal 51 and the source of the MOSFET 104.

図3は、スイッチSWがオン状態のときに分圧回路および定電流回路を流れる電流を説明するための図である。   FIG. 3 is a diagram for explaining the current flowing through the voltage dividing circuit and the constant current circuit when the switch SW is in the ON state.

図3を参照して、スイッチSWがオン状態のときに抵抗素子53,54からなる分圧回路を流れる電流をI1とし、定電流回路100を流れる電流をI2とする。   Referring to FIG. 3, when the switch SW is in the ON state, the current flowing through the voltage dividing circuit composed of the resistance elements 53 and 54 is I1, and the current flowing through the constant current circuit 100 is I2.

分圧回路は、入力直流電圧Vinを分圧比αで分圧した電圧α・Vinを出力する。分圧回路の分圧比αは、抵抗素子53,54の抵抗値R1,R2を用いて表される。分圧比αは、R2/(R1+R2)に等しい。分圧回路を流れる電流I1は、Vin/(R1+R2)で表される。   The voltage dividing circuit outputs a voltage α · Vin obtained by dividing the input DC voltage Vin by a voltage dividing ratio α. The voltage dividing ratio α of the voltage dividing circuit is expressed by using the resistance values R1 and R2 of the resistance elements 53 and 54. The partial pressure ratio α is equal to R2 / (R1 + R2). A current I1 flowing through the voltage dividing circuit is expressed by Vin / (R1 + R2).

定電流回路100においては、動作電源60の動作電源電圧からMOSFET104のゲート−ソース間電圧Vgsを差し引いた電圧が、抵抗素子105に印加される。動作電源電圧をVdc1とし、抵抗素子105の抵抗値をR3とすると、抵抗素子105を流れる電流I2は、(Vdc1−Vgs)/R3で表される。   In the constant current circuit 100, a voltage obtained by subtracting the gate-source voltage Vgs of the MOSFET 104 from the operating power supply voltage of the operating power supply 60 is applied to the resistance element 105. When the operating power supply voltage is Vdc1 and the resistance value of the resistance element 105 is R3, the current I2 flowing through the resistance element 105 is expressed by (Vdc1-Vgs) / R3.

なお、定電流回路100において、ダイオード103は、直流電源Eの逆接続対策として設置されている。また、バリスタ101は、外部入力端子51,52間にインパルス電圧が印加された場合に、MOSFET104をインパルス電圧から保護するために設けられている。   In the constant current circuit 100, the diode 103 is installed as a measure against reverse connection of the DC power source E. The varistor 101 is provided to protect the MOSFET 104 from the impulse voltage when an impulse voltage is applied between the external input terminals 51 and 52.

以上のような構成とすることにより、スイッチSWがオン状態のときには、電流I1と電流I2との合計電流(=I1+I2)がスイッチSWに流れる。上記のように、サージ電流を抑制する観点から、ワイドレンジの最低入力電圧に設定した場合において、電流I1は数10μA程度の微小な電流に調整されている。この電流I1よりも十分に大きい数mA程度の電流値に電流I2を調整することにより、スイッチSWには、接点表面を覆っている酸化被膜を溶融することが可能な大きさの電流値の電流を流すことができる。この結果、ディジタル入力処理部90は、CB4から与えられるディジタル入力信号に基づいて、正確なオンオフ信号を生成することができる。   With the above configuration, when the switch SW is in the ON state, the total current (= I1 + I2) of the current I1 and the current I2 flows to the switch SW. As described above, from the viewpoint of suppressing the surge current, the current I1 is adjusted to a minute current of about several tens of μA when the input voltage is set to the wide range minimum input voltage. By adjusting the current I2 to a current value of several mA, which is sufficiently larger than the current I1, the switch SW has a current value that is large enough to melt the oxide film covering the contact surface. Can flow. As a result, the digital input processing unit 90 can generate an accurate on / off signal based on the digital input signal given from the CB 4.

なお、本実施の形態1では、定電流回路100において、抵抗素子105に定電流を駆動するための素子の代表例としてMOSFETを示しているが、当該素子にMOSFET以外の電圧駆動型素子を用いることができる点について確認的に記載する。   In the first embodiment, in the constant current circuit 100, a MOSFET is shown as a representative example of an element for driving a constant current to the resistance element 105. However, a voltage driven element other than the MOSFET is used for the element. Describe the points that can be confirmed.

(作用効果)
このように、この発明の実施の形態1による保護継電装置によれば、スイッチを経由して直流電源から供給される電流を分圧電圧変換して出力する分圧回路に対して並列に定電流回路を設けることにより、スイッチの開閉時に分圧回路にサージ電流が流れるのを抑制し、かつ、入力電圧Vdcを降圧しつつ、スイッチの接点表面を覆っている酸化被膜を破壊することができる。これにより、ディジタル入力処理部の正常動作を確保することができる。
(Function and effect)
As described above, according to the protection relay device according to the first embodiment of the present invention, the current supplied from the DC power supply via the switch is divided in parallel with the voltage dividing circuit that converts the voltage and outputs it. By providing the current circuit, it is possible to suppress the surge current from flowing through the voltage dividing circuit when the switch is opened and closed, and to destroy the oxide film covering the contact surface of the switch while reducing the input voltage Vdc. . Thus, normal operation of the digital input processing unit can be ensured.

また、分圧回路からスイッチに向かう電流に対して定電流回路が一定の電流を加算する構成としたことにより、複数の電圧階級の間で分圧回路を共通化することができる。これにより、ディジタル入力処理部は様々な電圧階級に容易に対応することができるため、保護継電装置の製造コストおよび管理コストを低減することができる。   Further, since the constant current circuit adds a constant current to the current from the voltage dividing circuit to the switch, the voltage dividing circuit can be shared among a plurality of voltage classes. Thereby, since the digital input processing unit can easily cope with various voltage classes, the manufacturing cost and management cost of the protective relay device can be reduced.

さらに、様々な電圧階級に対応可能なディジタル入力処理部を小型かつ簡素な構成で実現できるため、保護継電装置が大型化するのを防止できる。   Furthermore, since the digital input processing unit capable of dealing with various voltage classes can be realized with a small and simple configuration, it is possible to prevent the protective relay device from increasing in size.

実施の形態2.
上記の実施の形態1では、分圧回路からスイッチSWに向かう電流I1に対して、定電流回路100により一定の電流I2を加算する構成について説明したが、スイッチSWの接点表面を覆っている酸化被膜を破壊することができる反面、酸化被膜の有無にかかわらず定電流回路100が定電流I2を流し続けるために、無駄に電力を消費する可能性がある。言い換えれば、スイッチSWの接点表面の酸化被膜が破壊されていれば、定電流回路100を用いないことが、保護継電装置の運転効率を高める点で有利である。
Embodiment 2. FIG.
In the first embodiment, the configuration in which the constant current circuit 100 adds the constant current I2 to the current I1 from the voltage dividing circuit to the switch SW has been described. However, the oxidation covering the contact surface of the switch SW Although the film can be destroyed, the constant current circuit 100 continues to flow the constant current I2 regardless of the presence or absence of the oxide film, and thus there is a possibility that power is wasted. In other words, if the oxide film on the contact surface of the switch SW is broken, it is advantageous not to use the constant current circuit 100 in terms of increasing the operation efficiency of the protective relay device.

実施の形態2では、保護継電装置の運転効率の向上が可能なディジタル入力処理部の構成について説明する。なお、この発明の実施の形態2に従う保護継電装置1Aの全体構成は、図1と同様であるので詳細な説明は繰り返さない。また、ディジタル入力処理部90Aの概略構成についても、定電流回路100Aの回路構成を除いて、図2と同様であるので、詳細な説明は繰り返さない。   In the second embodiment, a configuration of a digital input processing unit capable of improving the operation efficiency of the protective relay device will be described. Since the overall configuration of protective relay device 1A according to the second embodiment of the present invention is the same as that of FIG. 1, detailed description will not be repeated. The schematic configuration of the digital input processing unit 90A is the same as that of FIG. 2 except for the circuit configuration of the constant current circuit 100A, and therefore detailed description will not be repeated.

図4は、この発明の実施の形態2による保護継電装置1Aにおけるディジタル入力処理部90Aの構成を示す回路図である。   FIG. 4 is a circuit diagram showing a configuration of digital input processing unit 90A in protective relay device 1A according to the second embodiment of the present invention.

図4を参照して、ディジタル入力処理部90Aは、図2に示すディジタル入力処理部90において、定電流回路100に代えて、定電流回路100Aを設けたものである。定電流回路100Aは、図2に示す定電流回路100と基本的に同様の構成を有している。しかし、定電流回路100Aでは、トランジスタ106を含む点で定電流回路100とは異なっている。   Referring to FIG. 4, digital input processing unit 90 </ b> A is obtained by providing constant current circuit 100 </ b> A instead of constant current circuit 100 in digital input processing unit 90 shown in FIG. 2. The constant current circuit 100A has basically the same configuration as the constant current circuit 100 shown in FIG. However, the constant current circuit 100A is different from the constant current circuit 100 in that the transistor 106 is included.

トランジスタ106は、NPN型トランジスタであり、コレクタがMOSFET104のゲートに接続され、エミッタが外部入力端子52に接続され、ベースがCPU32に接続される。トランジスタ106のオン/オフは、CPU32からベースに入力される制御信号CNTによって制御される。   The transistor 106 is an NPN transistor, and has a collector connected to the gate of the MOSFET 104, an emitter connected to the external input terminal 52, and a base connected to the CPU 32. On / off of the transistor 106 is controlled by a control signal CNT input from the CPU 32 to the base.

具体的には、トランジスタ106は、Hレベルの制御信号CNTに応答してオンされる。これにより、MOSFET104のゲートは、トランジスタ106を介して外部入力端子52(接地電圧)に接続される。この場合、MOSFET104はオフ状態となるため、スイッチSWがオン状態であっても、抵抗素子105に定電流I2が流れない。すなわち、定電流回路100Aは、Hレベルの制御信号CNTに従って、定電流I2を駆動できない「無効」の状態に設定される。   Specifically, the transistor 106 is turned on in response to an H level control signal CNT. As a result, the gate of the MOSFET 104 is connected to the external input terminal 52 (ground voltage) via the transistor 106. In this case, since the MOSFET 104 is turned off, the constant current I2 does not flow through the resistance element 105 even when the switch SW is turned on. That is, the constant current circuit 100A is set to an “invalid” state in which the constant current I2 cannot be driven in accordance with the H level control signal CNT.

これに対して、トランジスタ106は、Lレベルの制御信号CNTに応答してオフされる。トランジスタ106がオフされることにより、MOSFET104のゲートは外部入力端子52(接地電圧)と電気的に切り離される。したがって、MOSFET104はオン状態となり、スイッチSWがオン状態のときに抵抗素子105に定電流I2が流れる。すなわち、定電流回路100Aは、Lレベルの制御信号CNTに従って、定電流I2を駆動可能な「有効」の状態に設定される。   On the other hand, the transistor 106 is turned off in response to the L level control signal CNT. When the transistor 106 is turned off, the gate of the MOSFET 104 is electrically disconnected from the external input terminal 52 (ground voltage). Therefore, MOSFET 104 is turned on, and constant current I2 flows through resistance element 105 when switch SW is turned on. That is, the constant current circuit 100A is set to an “valid” state capable of driving the constant current I2 in accordance with the L level control signal CNT.

このように、定電流回路100Aは、CPU32からの制御信号CNTに応じて、有効および無効のいずれかに設定される。すなわち、CPU32は、定電流回路100Aを有効にするか無効にするかを設定する「設定部」を実現する。   Thus, the constant current circuit 100A is set to either valid or invalid according to the control signal CNT from the CPU 32. In other words, the CPU 32 implements a “setting unit” for setting whether to enable or disable the constant current circuit 100A.

本実施の形態では、CPU32は、スイッチSWの開閉状態に応じて、定電流回路100Aを有効にするか無効にするかを設定する。具体的には、CPU32は、ディジタル入力処理部90Aから与えられるオンオフ信号に基づいてスイッチSWの開閉状態を監視している。スイッチSWが正常である場合には、実施の形態1で説明したように、CB4が閉状態のときに(=ディジタル入力信号がHレベルのときに)、スイッチSWは閉状態(オン状態)に制御される。一方、CB4が開状態のとき(=ディジタル入力信号がLレベルのときに)、スイッチSWは開状態(オフ状態)に制御される。ディジタル処理部90Aにより生成されるオンオフ信号は、スイッチSWがオン状態のときにHレベルとなり、スイッチSWがオフ状態のときにLレベルとなる。   In the present embodiment, the CPU 32 sets whether to activate or deactivate the constant current circuit 100A according to the open / close state of the switch SW. Specifically, the CPU 32 monitors the open / close state of the switch SW based on an on / off signal given from the digital input processor 90A. When the switch SW is normal, as described in the first embodiment, when the CB4 is in the closed state (= when the digital input signal is at the H level), the switch SW is in the closed state (on state). Be controlled. On the other hand, when CB4 is in the open state (= when the digital input signal is at the L level), the switch SW is controlled to be in the open state (off state). The on / off signal generated by the digital processing unit 90A is at the H level when the switch SW is in the on state, and is at the L level when the switch SW is in the off state.

CPU32は、ディジタル入力処理部90Aからのオンオフ信号に基づいて、スイッチSWがオン状態かオフ状態かを判定する。スイッチSWがオフ状態であると判定された場合には、CPU32はLレベルの制御信号CNTを生成する。Lレベルの制御信号CNTを受けてトランジスタ106がオフすることにより、定電流回路100Aは有効に設定される。   The CPU 32 determines whether the switch SW is on or off based on the on / off signal from the digital input processor 90A. When it is determined that the switch SW is in the OFF state, the CPU 32 generates an L level control signal CNT. When the transistor 106 is turned off in response to the L level control signal CNT, the constant current circuit 100A is effectively set.

ここで、スイッチSWがオフ状態となる場合には、ディジタル入力信号がLレベルである場合と、ディジタル入力信号がHレベルであるにもかかわらず、スイッチSWの接点表面が酸化被膜で覆われて接触不良が生じている場合とが想定される。前者の場合には、直流電源Eと分圧回路との間には閉回路が形成されないため、たとえ定電流回路100Aを有効に設定しても電流I1,I2が流れることはない。   Here, when the switch SW is turned off, the contact surface of the switch SW is covered with an oxide film even though the digital input signal is at the L level and the digital input signal is at the H level. It is assumed that poor contact has occurred. In the former case, since a closed circuit is not formed between the DC power source E and the voltage dividing circuit, even if the constant current circuit 100A is set to be effective, the currents I1 and I2 do not flow.

一方、後者の場合には、定電流回路100Aを有効に設定することで、スイッチSWには電流I1と電流I2との合計電流が流れる。これにより、スイッチSWの接点の表面を覆う酸化被膜が破壊されて接触不良が解消されるため、スイッチSWをオン状態に戻すことができる。   On the other hand, in the latter case, the total current of the current I1 and the current I2 flows through the switch SW by effectively setting the constant current circuit 100A. Thereby, the oxide film covering the surface of the contact of the switch SW is destroyed and the contact failure is eliminated, so that the switch SW can be returned to the on state.

CPU32は、定電流回路100Aを有効に設定した後、接触不良の解消によってスイッチSWがオフ状態からオン状態に変化すると、制御信号CNTをLレベルからHレベルに切り替える。これにより、定電流回路100Aは無効に設定されるため、スイッチSWには電流I1のみが流れる。スイッチSWがオン状態である場合には、スイッチSWの接点表面が酸化被膜で覆われていない、正常な状態と判断することができる。したがって、このような場合には定電流回路100Aを無効に設定することによって、無駄な電力消費を抑えることができる。   After effectively setting the constant current circuit 100A, the CPU 32 switches the control signal CNT from the L level to the H level when the switch SW is changed from the OFF state to the ON state by eliminating the contact failure. As a result, the constant current circuit 100A is set to be invalid, and only the current I1 flows through the switch SW. When the switch SW is in the on state, it can be determined that the contact surface of the switch SW is not covered with an oxide film and is in a normal state. Therefore, in such a case, wasteful power consumption can be suppressed by disabling the constant current circuit 100A.

以上のような制御構造に基づくディジタル入力処理部90Aの動作について図5を用いて説明する。   The operation of the digital input processing unit 90A based on the control structure as described above will be described with reference to FIG.

図5を参照して、時刻t1においてCB4が開状態から閉状態に変化した後、時刻t8においてCB4が閉状態から開状態に変化する場合を想定する。   Referring to FIG. 5, a case is assumed where CB4 changes from the open state to the closed state at time t1, and then CB4 changes from the closed state to the open state at time t8.

時刻t1においては、CB4が開状態から閉状態に変化したことに応じて、ディジタル入力信号はLレベルからHレベルに変化する。このディジタル入力信号に応答して、スイッチSWはオフ状態からオン状態に切り替わる。   At time t1, the digital input signal changes from L level to H level in response to the change of CB4 from the open state to the closed state. In response to the digital input signal, the switch SW is switched from the off state to the on state.

ディジタル入力処理部90Aは、ディジタル入力信号に基づいてオンオフ信号を生成する。生成されたオンオフ信号は、時刻t1においてLレベルからHレベルに変化する。CPU32は、ディジタル入力処理部90Aから出力されるオンオフ信号に基づいてスイッチSWがオン状態かオフ状態かを判定し、その判定結果に基づいて定電流回路100Aを有効にするか無効にするかを設定する。   The digital input processing unit 90A generates an on / off signal based on the digital input signal. The generated on / off signal changes from the L level to the H level at time t1. The CPU 32 determines whether the switch SW is on or off based on the on / off signal output from the digital input processor 90A, and determines whether the constant current circuit 100A is enabled or disabled based on the determination result. Set.

具体的には、CPU32は、時刻t1以前は、Lレベルのオンオフ信号に基づいてスイッチSWがオフ状態と判定する。CPU32は、スイッチSWがオフ状態のときには、Lレベルの制御信号CNTを生成することにより、定電流回路100Aを有効に設定する。これにより、時刻t1においてスイッチSWがオン状態に切り替わると、定電流回路100Aに定電流I2が流れる。したがって、分圧回路を流れる電流I1と電流I2との合計電流(=I1+I2)がスイッチSWに流れる。   Specifically, the CPU 32 determines that the switch SW is in the off state based on the L level on / off signal before time t1. When the switch SW is in an OFF state, the CPU 32 sets the constant current circuit 100A to be valid by generating an L level control signal CNT. As a result, when the switch SW is switched on at time t1, a constant current I2 flows through the constant current circuit 100A. Therefore, the total current (= I1 + I2) of the currents I1 and I2 flowing through the voltage dividing circuit flows to the switch SW.

CPU32は、スイッチSWがオン状態に変化してから所定期間T1(第1の期間)が経過した時刻t2において、制御信号CNTをLレベルからHレベルに切り替える。この期間T1は、スイッチSWの接点表面を覆う酸化被膜を溶融するのに十分な長さに設定される。制御信号CNTがHレベルになったことに応答して、定電流回路100Aは無効に設定される。そのため、時刻t2以降、スイッチSWを流れる電流は、分圧回路を流れる電流I1のみとなる。   The CPU 32 switches the control signal CNT from the L level to the H level at a time t2 when a predetermined period T1 (first period) has elapsed after the switch SW is turned on. This period T1 is set to a length sufficient to melt the oxide film covering the contact surface of the switch SW. In response to the control signal CNT becoming H level, the constant current circuit 100A is set invalid. Therefore, after time t2, the current flowing through the switch SW is only the current I1 flowing through the voltage dividing circuit.

ここで、時刻t2よりも後の時刻t3において、スイッチSWの接点表面を覆っている酸化被膜によって接触不良が発生した場合を想定する。この場合、スイッチSWはオフ状態に変化するため、スイッチSWを流れる電流は0となる。スイッチSWがオフ状態になると、ディジタル入力処理部90Aにより生成されるオンオフ信号はHレベルからLレベルに変化する。   Here, it is assumed that contact failure occurs at time t3 after time t2 due to the oxide film covering the contact surface of the switch SW. In this case, since the switch SW changes to the off state, the current flowing through the switch SW becomes zero. When the switch SW is turned off, the on / off signal generated by the digital input processor 90A changes from H level to L level.

CPU32は、このオンオフ信号の変化に基づいて、CB4が開状態になったと誤って判定するおそれがある。これにより、保護継電装置1Aの誤動作を発生させる可能性がある。このような不具合を回避するため、時刻t3においてスイッチSWがオフ状態に変化すると、CPU32は、制御信号CNTをHレベルからLレベルに切り替える。時刻t3よりも後の時刻t4において、Hレベルの制御信号CNTに応答して定電流回路100Aは有効に設定される。これにより、スイッチSWを流れる電流は0から電流I1および電流I2の合計電流(=I1+I2)まで増加する。この電流の増加によって接点表面の酸化被膜が破壊されることにより、時刻t5においてスイッチSWはオン状態に戻る。   The CPU 32 may erroneously determine that the CB 4 has been opened based on the change in the on / off signal. This may cause a malfunction of the protective relay device 1A. In order to avoid such a problem, when the switch SW changes to the OFF state at time t3, the CPU 32 switches the control signal CNT from the H level to the L level. At time t4 after time t3, the constant current circuit 100A is set to be effective in response to the H level control signal CNT. As a result, the current flowing through the switch SW increases from 0 to the total current (= I1 + I2) of the current I1 and the current I2. As the current increases, the oxide film on the contact surface is destroyed, so that the switch SW returns to the ON state at time t5.

なお、スイッチSWがオフ状態になった時刻t3から定電流回路100Aが有効に設定される時刻t4までの期間T2(第2の期間)は、上記の期間T1よりも十分に短い期間である。上記のように接点表面の酸化被膜に起因してスイッチSWがオフ状態に変化した場合においては、スイッチSWがオフされた後直ちに定電流回路100Aを有効に設定することで、短時間で酸化被膜を破壊してスイッチSWをオン状態に戻すことができる。   Note that a period T2 (second period) from time t3 when the switch SW is turned off to time t4 when the constant current circuit 100A is effectively set is a period sufficiently shorter than the above-described period T1. As described above, when the switch SW is changed to the OFF state due to the oxide film on the contact surface, the constant current circuit 100A is set to be effective immediately after the switch SW is turned off, so that the oxide film can be obtained in a short time. And the switch SW can be returned to the on state.

CPU32は、定電流回路100Aを有効に設定した時刻t4から所定期間T3(第3の期間)が経過する時刻t6までの間、スイッチSWのオンオフの判定結果を無効とする。すなわち、CPU32は、期間T3の間はCB4が開状態か閉状態かの判断を行なわないこととする。この期間T3は、スイッチSWの接点表面の酸化被膜を破壊するのに要する時間よりも長い時間に設定される。   The CPU 32 invalidates the on / off determination result of the switch SW from the time t4 when the constant current circuit 100A is set to be valid until the time t6 when the predetermined period T3 (third period) elapses. That is, the CPU 32 does not determine whether the CB4 is open or closed during the period T3. This period T3 is set to a time longer than the time required to destroy the oxide film on the contact surface of the switch SW.

上記のように、接触不良によってスイッチSWがオフ状態に変化した場合には、定電流回路100Aを有効に設定した後にスイッチSWがオン状態に戻る。しかしながら、スイッチSWがオフ状態に変化した直後は、スイッチSWの接触不良が生じているのか、ディジタル入力信号がLレベルに変化したのかを区別することができない。そのため、ディジタル入力処理部90Aから出力されるオンオフ信号と実際のCB4の開閉状態との間に不一致が生じてしまい、保護継電装置の誤動作を引き起こす可能性がある。そこで、CPU32は、定電流回路100Aを有効に設定した後、スイッチSWがオン状態に戻るのに要する時間を待ってから、オンオフ信号に基づいてCB4が開状態か閉状態かを判断する。これにより、保護継電装置の誤動作を防止することができる。   As described above, when the switch SW is turned off due to poor contact, the switch SW returns to the on state after the constant current circuit 100A is set to be valid. However, immediately after the switch SW changes to the off state, it cannot be distinguished whether a contact failure of the switch SW has occurred or whether the digital input signal has changed to the L level. For this reason, a mismatch occurs between the ON / OFF signal output from the digital input processing unit 90A and the actual open / close state of the CB4, which may cause a malfunction of the protective relay device. Therefore, after effectively setting the constant current circuit 100A, the CPU 32 waits for a time required for the switch SW to return to the on state, and then determines whether the CB4 is open or closed based on the on / off signal. Thereby, malfunctioning of the protective relay device can be prevented.

CPU32は、スイッチSWがオン状態に変化した時刻t5から期間T1(第1の期間)が経過した時刻t7において、制御信号CNTをLレベルからHレベルに切り替える。制御信号CNTがHレベルになったことに応答して、定電流回路100Aは再び無効に設定される。スイッチSWが正常な状態に戻った後は定電流回路100Aを無効に設定することで、無駄な電力消費を抑えることができる。   The CPU 32 switches the control signal CNT from the L level to the H level at the time t7 when the period T1 (first period) has elapsed from the time t5 when the switch SW is turned on. In response to the control signal CNT becoming H level, the constant current circuit 100A is set to invalid again. After the switch SW returns to a normal state, wasteful power consumption can be suppressed by disabling the constant current circuit 100A.

時刻t8においてディジタル入力信号がHレベルからLレベルに変化すると、スイッチSWはオン状態からオフ状態に切り替わる。CPU32が制御信号CNTをHレベルからLレベルに切り替えることにより、時刻t9において定電流回路100Aは有効に設定される。この場合、直流電源Eと分圧回路との間には閉回路が形成されないため、スイッチSWに電流が流れることはない。CPU32は、上記のように、定電流回路100Aを有効に設定してから期間T3(第3の期間)が経過するまでの間、スイッチSWのオンオフの判定結果を無効とする。したがって、CPU32は、定電流回路100Aを有効に設定した時刻t9から時間T3が経過した時刻t10において、CB4が開状態であると判断する。   When the digital input signal changes from the H level to the L level at time t8, the switch SW is switched from the on state to the off state. When the CPU 32 switches the control signal CNT from the H level to the L level, the constant current circuit 100A is set to be effective at time t9. In this case, since no closed circuit is formed between the DC power source E and the voltage dividing circuit, no current flows through the switch SW. As described above, the CPU 32 invalidates the determination result of the on / off state of the switch SW until the period T3 (third period) elapses after the constant current circuit 100A is set to be valid. Therefore, the CPU 32 determines that the CB4 is in the open state at the time t10 when the time T3 has elapsed from the time t9 when the constant current circuit 100A is effectively set.

(作用効果)
このように、この発明の実施の形態2による保護継電装置によれば、スイッチが開状態となったときに定電流回路を有効に設定することにより、接点表面を覆っている酸化被膜を溶融することのできる電流値の電流をスイッチに流すことができる。さらに、定電流回路を有効に設定した後にスイッチが閉状態に変化したときには、定電流回路を無効に設定することで、定電流回路で電力が消費されるのを抑止することができる。このようにして、定電流回路は、スイッチの接点表面の酸化被膜を破壊するために効果的に用いられるため、常時定電流回路に定電流を流させるよりも、無駄な電力消費を抑えることができる。この結果、保護継電装置の運転効率を向上させることができる。
(Function and effect)
As described above, according to the protective relay device according to Embodiment 2 of the present invention, the oxide film covering the contact surface is melted by effectively setting the constant current circuit when the switch is opened. A current having a current value that can be generated can be supplied to the switch. Furthermore, when the switch changes to the closed state after the constant current circuit is set to be effective, the constant current circuit is set to be ineffective, so that it is possible to prevent power consumption by the constant current circuit. In this way, the constant current circuit is effectively used to destroy the oxide film on the contact surface of the switch. Therefore, it is possible to suppress wasteful power consumption rather than constantly supplying a constant current to the constant current circuit. it can. As a result, the operating efficiency of the protective relay device can be improved.

実施の形態3.
上記の実施の形態2では、スイッチSWの開閉状態に応じて定電流回路を有効にするか無効にするかを設定する構成について説明したが、定電流回路を有効に設定する期間と、定電流回路を無効に設定する期間とを周期的に設けることで、実質的に、定電流回路の電力消費を抑えるようにしてもよい。この発明の実施の形態3では、定電流回路をデューティ制御する構成について説明する。
Embodiment 3 FIG.
In the second embodiment described above, the configuration for setting whether to enable or disable the constant current circuit according to the open / close state of the switch SW has been described. By periodically providing a period for setting the circuit invalid, the power consumption of the constant current circuit may be substantially suppressed. In the third embodiment of the present invention, a configuration for duty-controlling a constant current circuit will be described.

なお、この発明の実施の形態3に従う保護継電装置の全体構成は、図1と同様であるので詳細な説明は繰り返さない。また、ディジタル入力処理部および定電流回路の回路構成は、図4のディジタル入力処理部90Aおよび定電流回路100Aとそれぞれ同様であるので詳細な説明は繰り返さない。   Since the overall configuration of the protective relay device according to the third embodiment of the present invention is the same as that of FIG. 1, detailed description will not be repeated. The circuit configurations of the digital input processing unit and the constant current circuit are the same as those of digital input processing unit 90A and constant current circuit 100A in FIG. 4, respectively, and therefore detailed description will not be repeated.

図6は、この発明の実施の形態3によるディジタル入力処理部の動作を説明するためのタイミングチャートである。   FIG. 6 is a timing chart for explaining the operation of the digital input processor according to the third embodiment of the present invention.

図6を参照して、定電流回路100A(図4)は、CPU32からの制御信号CNTに応じて、有効および無効のいずれかに設定される。具体的には、定電流回路100Aは、Hレベルの制御信号CNTに従って有効に設定され、Lレベルの制御信号CNTに従って無効に設定される。   Referring to FIG. 6, constant current circuit 100 </ b> A (FIG. 4) is set to either valid or invalid according to control signal CNT from CPU 32. Specifically, the constant current circuit 100A is set valid according to the control signal CNT at the H level and set invalid according to the control signal CNT at the L level.

CPU32は、定電流回路100Aを有効に設定する期間と、定電流回路100Aを無効に設定する期間とを周期的に設ける。図中の期間tonは、Lレベルの制御信号CNTに従って定電流回路100Aを有効に設定する期間を示す。図中の期間toffは、Hレベルの制御信号CNTに従って定電流回路100Aを無効に設定する期間を示す。なお、定電流回路100Aの制御周期に対する期間tonの時間比であるデューティ比は、ton/(ton+toff)で表わされる。   The CPU 32 periodically provides a period during which the constant current circuit 100A is set to be valid and a period during which the constant current circuit 100A is set to be invalid. A period ton in the figure indicates a period during which the constant current circuit 100A is set to be effective according to the L level control signal CNT. A period toff in the figure indicates a period during which the constant current circuit 100A is set to be invalid according to the H level control signal CNT. Note that the duty ratio, which is the time ratio of the period ton with respect to the control cycle of the constant current circuit 100A, is represented by ton / (ton + toff).

本実施の形態では、定電流回路100Aを有効にするか無効にするかを、予め設定されたデューティ比に従って設定する。これにより、ディジタル入力信号がHレベルである場合には、期間tonにおいて電流I1と電流I2との合計電流(=I1+I2)がスイッチSWに流れる。一方、期間toffにおいて電流I1のみがスイッチSWに流れる。   In the present embodiment, whether to enable or disable constant current circuit 100A is set according to a preset duty ratio. Thereby, when the digital input signal is at the H level, the total current (= I1 + I2) of the current I1 and the current I2 flows to the switch SW in the period ton. On the other hand, only the current I1 flows through the switch SW in the period toff.

定電流回路100Aを有効に設定する期間tonは、たとえば、電流I1と電流I2との合計電流によってスイッチSWの接点表面を覆っている酸化被膜を溶融することが可能な長さに設定される。これにより、スイッチSWの接点表面に生じる酸化被膜が定期的に破壊されるため、接点の接触不良が発生するのを回避することができる。また、スイッチSWの接点表面の酸化被膜を破壊した後は、定電流回路100Aは無効に設定されるため、無駄な電力消費を抑えることができる。   The period ton in which the constant current circuit 100A is effectively set is set to a length that can melt the oxide film covering the contact surface of the switch SW by the total current of the current I1 and the current I2, for example. Thereby, since the oxide film produced on the contact surface of the switch SW is periodically destroyed, it is possible to avoid the occurrence of contact failure. Further, after destroying the oxide film on the contact surface of the switch SW, the constant current circuit 100A is set to be invalid, so that wasteful power consumption can be suppressed.

さらに、定電流回路100Aが定電流を流し続ける構成とした場合には、定電流回路100A内部のMOSFET104の発熱が生じ得る。MOSFET104の温度が許容温度を上回ると、MOSFET104およびその周辺部品の劣化や損傷につながる可能性がある。本実施の形態によれば、定電流回路100Aは、デューティ比に従って定期的に定電流を流すように制御されるため、MOSFET104の発熱を抑制することができる。   Furthermore, when the constant current circuit 100A is configured to keep a constant current flowing, the MOSFET 104 inside the constant current circuit 100A can generate heat. If the temperature of the MOSFET 104 exceeds the allowable temperature, there is a possibility that the MOSFET 104 and its peripheral parts are deteriorated or damaged. According to the present embodiment, constant current circuit 100A is controlled to periodically flow a constant current in accordance with the duty ratio, so that heat generation of MOSFET 104 can be suppressed.

(作用効果)
このように、この発明の実施の形態3による保護継電装置によれば、定電流回路を定期的に有効に設定することにより、スイッチの接点表面に生じる酸化被膜を定期的に破壊することができる。このような構成とすることにより、常時定電流を流し続けるように構成された定電流回路と比較して、スイッチの接触不良が発生するのを防止しながら、無駄な電力消費を抑えることができる。この結果、保護継電装置の運転効率を向上させることができる。
(Function and effect)
As described above, according to the protective relay device according to Embodiment 3 of the present invention, the oxide film generated on the contact surface of the switch can be periodically destroyed by periodically setting the constant current circuit to be effective. it can. By adopting such a configuration, it is possible to suppress wasteful power consumption while preventing the occurrence of contact failure of the switch, as compared with a constant current circuit configured to constantly flow a constant current. . As a result, the operating efficiency of the protective relay device can be improved.

なお、本実施の形態において、定電流回路を有効に設定する期間tonおよび定電流回路を無効に設定する期間toffの長さ、並びにデューティ比(=ton/(ton+toff))は、保護継電装置が設置される環境、電力系統の電圧階級、およびスイッチSWの構造などを考慮して可変に設定することが可能である。たとえば、スイッチSWの接点表面に酸化被膜が形成される速度に基づいて、これらの値を設定するようにしてもよい。   In this embodiment, the length of the period ton for setting the constant current circuit to be effective, the length of the period toff for setting the constant current circuit to be invalid, and the duty ratio (= ton / (ton + toff)) are the protection relay device. Can be variably set in consideration of the environment in which the switch is installed, the voltage class of the power system, the structure of the switch SW, and the like. For example, these values may be set based on the rate at which an oxide film is formed on the contact surface of the switch SW.

実施の形態4.
上述の実施の形態1〜3では、1チャネル入力のディジタル入力処理部の構成について説明したが、複数の入力チャネルを有するディジタル入力処理部の場合には、複数の入力直流電圧のそれぞれに対応する複数の定電流回路、比較器および閾値電圧が必要になる。この発明の実施の形態4では、複数の入力チャネルを有するディジタル入力処理部の構成について説明する。
Embodiment 4 FIG.
In the first to third embodiments described above, the configuration of the single-channel input digital input processing unit has been described. However, in the case of a digital input processing unit having a plurality of input channels, each corresponds to a plurality of input DC voltages. Multiple constant current circuits, comparators and threshold voltages are required. In the fourth embodiment of the present invention, the configuration of a digital input processing unit having a plurality of input channels will be described.

この発明の実施の形態4による保護継電装置1Bは、n個(nは2以上の自然数)の外部入力端子51_1〜51_nと、外部入力端子51_1〜51_nからの直流入力電圧Vin1〜Vinnを受けるディジタル入力処理部90Bとを備える。保護継電装置1Bの全体構成は、ディジタル入力処理部90Bを除いて図1と同様であるので、詳細な説明は繰り返さない。   The protection relay device 1B according to the fourth embodiment of the present invention receives n (n is a natural number of 2 or more) external input terminals 51_1 to 51_n and DC input voltages Vin1 to Vinn from the external input terminals 51_1 to 51_n. And a digital input processing unit 90B. Since the overall configuration of protection relay device 1B is the same as that of FIG. 1 except for digital input processing unit 90B, detailed description will not be repeated.

図7は、この発明の実施の形態4による保護継電装置1Bにおけるディジタル入力処理部90Bの構成を示す回路図である。   FIG. 7 is a circuit diagram showing a configuration of digital input processing unit 90B in protective relay device 1B according to the fourth embodiment of the present invention.

図7を参照して、ディジタル入力処理部90Bは、保護継電装置1Bに設けられたn個の外部入力端子51_1〜51_nおよび外部入力端子52を介して、電気所の所内に設置された直流電源Eに接続される。直流電源Eの正極はn個の外部入力端子51_1〜51_nに共通に接続され、直流電源Eの負極は外部入力端子52に接続される。直流電源Eの負極はさらに接地電圧に接続されている。直流電源Eの電源電圧Vdcは、電力系統の電圧階級に応じて異なる電圧値を示す。   Referring to FIG. 7, the digital input processing unit 90B includes a direct current installed in an electric station through n external input terminals 51_1 to 51_n and an external input terminal 52 provided in the protective relay device 1B. Connected to power supply E. The positive electrode of the DC power source E is commonly connected to the n external input terminals 51_1 to 51_n, and the negative electrode of the DC power source E is connected to the external input terminal 52. The negative electrode of the DC power supply E is further connected to the ground voltage. The power supply voltage Vdc of the DC power supply E shows different voltage values depending on the voltage class of the power system.

直流電源Eの正極とn個の外部入力端子51_1〜51_nとの間には、n個のスイッチSW1〜SWnがそれぞれ設けられる。n個のスイッチSW1〜SWnはそれぞれ、対応する保護機器から入力されるディジタル入力信号1〜nに応じて、閉状態(オン状態)または開状態(オフ状態)に制御される。すなわち、n個のスイッチSW1〜SWnの各々は、図2のスイッチSWと同様に、対応する保護機器のオンオフ状態に連動して開閉する。そして、スイッチSW1〜SWnがオン状態に制御されると、直流電源Eの電源電圧Vdcが外部入力端子51_1〜51_nを介してディジタル入力処理部90Bに入力される。   Between the positive electrode of the DC power supply E and n external input terminals 51_1 to 51_n, n switches SW1 to SWn are provided, respectively. Each of the n switches SW1 to SWn is controlled to a closed state (on state) or an open state (off state) in accordance with the digital input signals 1 to n input from the corresponding protective device. That is, each of the n switches SW1 to SWn opens and closes in conjunction with the on / off state of the corresponding protective device, similarly to the switch SW of FIG. When the switches SW1 to SWn are controlled to be in the on state, the power supply voltage Vdc of the DC power supply E is input to the digital input processing unit 90B via the external input terminals 51_1 to 51_n.

ディジタル入力処理部90Bは、n個のDI部90_1〜90_nと、閾値設定回路56とを含む。DI部90_1〜90_nの各々は、図4に示すディジタル入力処理部90Aと同じ回路構成を有する。ただし、閾値設定回路56は、n個のDI部90_1〜90_nに共通に設けられる。したがって、閾値設定回路56で生成された閾値電圧Vthは、DI部90_1〜90_nの各々に含まれる比較器55の反転入力端子(−端子)に入力される。   The digital input processing unit 90B includes n DI units 90_1 to 90_n and a threshold setting circuit 56. Each of the DI units 90_1 to 90_n has the same circuit configuration as the digital input processing unit 90A shown in FIG. However, the threshold setting circuit 56 is provided in common to the n DI units 90_1 to 90_n. Therefore, the threshold voltage Vth generated by the threshold setting circuit 56 is input to the inverting input terminal (− terminal) of the comparator 55 included in each of the DI units 90_1 to 90_n.

DI部90_j(jは1以上n以下の整数)は、対応する外部入力端子51_jに入力される入力直流電圧Vinjを抵抗素子53,54で分圧し、分圧電圧Vdivjを比較器55の非反転入力端子(+端子)に出力する。比較器55は、分圧回路から出力された分圧電圧Vdivjと、閾値電圧Vthとを比較し、分圧電圧Vdivjが閾値電圧Vthを超えているときにHレベルの信号を出力する。フォトカプラ57は、比較器55の出力信号に基づいて、対応する保護機器のオンオフ状態を示すオンオフ信号を生成し、生成したオンオフ信号をCPU32へ出力する。   The DI unit 90_j (j is an integer of 1 to n) divides the input DC voltage Vinj input to the corresponding external input terminal 51_j by the resistance elements 53 and 54, and the divided voltage Vdivj is non-inverted by the comparator 55. Output to the input terminal (+ terminal). The comparator 55 compares the divided voltage Vdivj output from the voltage dividing circuit with the threshold voltage Vth, and outputs an H level signal when the divided voltage Vdivj exceeds the threshold voltage Vth. The photocoupler 57 generates an on / off signal indicating the on / off state of the corresponding protection device based on the output signal of the comparator 55, and outputs the generated on / off signal to the CPU 32.

閾値設定回路56は、電圧値が互いに異なるm個の閾値電圧Vth_1〜Vth_mを切り替えて出力可能に構成されている。閾値設定回路56は、CPU32からの制御信号SIG1〜SIGmに応じて、m個の閾値電圧Vth_1〜Vth_mのうちの1つを選択して、閾値電圧VthとしてDI部90_1〜90_nの各々に含まれる比較器55の反転入力端子に入力する。   The threshold setting circuit 56 is configured to be able to switch and output m threshold voltages Vth_1 to Vth_m having different voltage values. The threshold setting circuit 56 selects one of the m threshold voltages Vth_1 to Vth_m according to the control signals SIG1 to SIGm from the CPU 32, and is included in each of the DI units 90_1 to 90_n as the threshold voltage Vth. Input to the inverting input terminal of the comparator 55.

DI部90_1〜90_nの各々には定電流回路100Aが設けられている。定電流回路100Aは、図4の定電流回路100Aと同一の回路構成を有しており、CPU32からの制御信号CNTに応じて有効または無効に設定される。   A constant current circuit 100A is provided in each of the DI units 90_1 to 90_n. The constant current circuit 100A has the same circuit configuration as the constant current circuit 100A of FIG. 4, and is set to be valid or invalid according to the control signal CNT from the CPU 32.

CPU32は、上記の実施の形態2で説明した方法と同様の方法により、スイッチSW1〜SWnの開閉状態に応じて、定電流回路100Aを有効にするか無効にするかを設定することができる。具体的には、CPU32は、DI部90_1〜90_nの各々から出力されるオンオフ信号に基づいて、スイッチSW1〜SWnの各々がオン状態かオフ状態かを判定する。スイッチSW1〜SWnのうちのスイッチSWjがオフ状態であると判定された場合には、CPU32はLレベルの制御信号を生成して、対応するDI部90_jの定電流回路100Aに出力する。これにより、DI部90_jの定電流回路100Aは有効に設定される。   The CPU 32 can set whether to enable or disable the constant current circuit 100A according to the open / closed state of the switches SW1 to SWn by the same method as that described in the second embodiment. Specifically, the CPU 32 determines whether each of the switches SW1 to SWn is on or off based on an on / off signal output from each of the DI units 90_1 to 90_n. When it is determined that the switch SWj among the switches SW1 to SWn is in the OFF state, the CPU 32 generates an L level control signal and outputs it to the constant current circuit 100A of the corresponding DI unit 90_j. Accordingly, the constant current circuit 100A of the DI unit 90_j is set to be effective.

CPU32は、DI部90_jの定電流回路100Aを有効に設定した後、スイッチSWjがオフ状態からオン状態に変化すると、制御信号CNTをLレベルからHレベルに切り替える。これにより、定電流回路100Aは無効に設定される。   The CPU 32 switches the control signal CNT from the L level to the H level when the switch SWj changes from the off state to the on state after the constant current circuit 100A of the DI unit 90_j is set to be valid. As a result, the constant current circuit 100A is set invalid.

このように、CPU32は、対応するスイッチSWの開閉状態に応じてn個の定電流回路100Aを個別に有効または無効に設定することができる。これにより、ディジタル入力処理部90B全体での電力消費を抑えることができるため、保護継電装置1Bの運転効率を向上させることができる。   Thus, the CPU 32 can individually set the n constant current circuits 100A to be valid or invalid according to the open / close state of the corresponding switch SW. Thereby, since the power consumption in the whole digital input processing unit 90B can be suppressed, the operating efficiency of the protective relay device 1B can be improved.

あるいは、CPU32は、上記の実施の形態3で説明した方法と同様の方法により、n個の定電流回路100Aをデューティ制御することができる。具体的には、CPU32は、予め設定されたデューティ比に従って、n個の定電流回路100Aを一括して有効または無効に設定する。これによれば、より簡易な制御によって、ディジタル入力処理部90B全体での電力消費を抑えることができる。   Alternatively, the CPU 32 can perform duty control on the n constant current circuits 100A by a method similar to the method described in the third embodiment. Specifically, the CPU 32 collectively sets the n constant current circuits 100A to be valid or invalid according to a preset duty ratio. According to this, power consumption in the whole digital input processing unit 90B can be suppressed by simpler control.

(作用効果)
このように、この発明の実施の形態4に従う保護継電装置によれば、複数の電圧階級に容易に対応可能な複数チャネル入力のディジタル入力処理部を、小型化および簡素化された構成によって実現できる。
(Function and effect)
As described above, according to the protective relay device according to the fourth embodiment of the present invention, the digital input processing unit having a multi-channel input that can easily cope with a plurality of voltage classes is realized with a downsized and simplified configuration. it can.

なお、上記の実施の形態1〜4では、比較器55の出力信号を電気的に絶縁しながらCPU32に伝達するための送信部にフォトカプラを用いる構成について説明したが、CPU32からの制御信号SIG1〜SIGmを電気的に絶縁しながら閾値設定回路56に伝達するための受信部についてもフォトカプラを用いる構成としてもよい。これによれば、動作電源電圧に大きな差があるディジタル入力処理部90(または90B)とCPU32との間の電気的絶縁を確実にすることができる。   In the first to fourth embodiments described above, the configuration in which the photocoupler is used as the transmission unit for transmitting the output signal of the comparator 55 to the CPU 32 while being electrically insulated has been described. However, the control signal SIG1 from the CPU 32 is described. The receiving unit for transmitting to the threshold setting circuit 56 while electrically isolating SIGm may be configured to use a photocoupler. According to this, it is possible to ensure electrical insulation between the CPU 32 and the digital input processing unit 90 (or 90B) having a large difference in operating power supply voltage.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

1,1A,1B 保護継電装置、2 CT、3 VT、4 CB、5 送電線、10 補助変成器、20 アナログ入力処理部、21,23 フィルタ、24,25 SH回路、26 マルチプレクサ、27 A/D変換器、30 制御部、31 システムバス、32 CPU、33 ROM、34 RAM、35 I/F、36 DO回路、37 周辺I/F回路、40 出力部、51,51_1〜51_n,52 外部入力端子、53,54,105 抵抗素子、55 比較器、56 閾値設定回路、57 フォトカプラ、58,59,102 プルアップ抵抗素子、90,90A,90B ディジタル入力処理部、100,100A 定電流回路、100,100A 定電流回路、101 バリスタ、102,103 ダイオード、104 MOSFET、E 直流電源、92,SW,SW1〜SWn スイッチ。   1, 1A, 1B Protection relay device, 2 CT, 3 VT, 4 CB, 5 Transmission line, 10 Auxiliary transformer, 20 Analog input processing unit, 21, 23 filter, 24, 25 SH circuit, 26 Multiplexer, 27 A / D converter, 30 control unit, 31 system bus, 32 CPU, 33 ROM, 34 RAM, 35 I / F, 36 DO circuit, 37 peripheral I / F circuit, 40 output unit, 51, 51_1 to 51_n, 52 external Input terminal, 53, 54, 105 resistance element, 55 comparator, 56 threshold setting circuit, 57 photocoupler, 58, 59, 102 pull-up resistance element, 90, 90A, 90B digital input processing unit, 100, 100A constant current circuit , 100, 100A constant current circuit, 101 varistor, 102, 103 diode, 104 MOSFET, E DC power supply, 92, SW, SW1 to SWn switch.

Claims (6)

電力系統の電気量を取込んで第1のディジタル信号として出力するアナログ入力処理部と、
機械式接点を有するスイッチを介して外部直流電源に接続され、前記スイッチの開閉に応じて入力される二値電圧と、前記外部直流電源の電圧に応じて設定される閾値電圧とを比較し、比較結果を第2のディジタル信号として出力するディジタル入力処理部と、
前記第1のディジタル信号および前記第2のディジタル信号に基づいて前記電力系統の状態を判断することにより開閉器に遮断指令を出力する制御部とを備え、
前記ディジタル入力処理部は、
前記スイッチが閉じることによって前記外部直流電源の正極および負極の間に電気的に接続され、前記スイッチを経由して前記外部直流電源から供給される電流を前記二値電圧に変換する変換回路と、
前記変換回路に対して並列に接続され、一定の電流を流す定電流回路とを含む、保護継電装置。
An analog input processing unit that takes in the amount of electricity of the power system and outputs the first digital signal;
Comparing a binary voltage that is connected to an external DC power source through a switch having a mechanical contact and that is input according to the opening and closing of the switch, and a threshold voltage that is set according to the voltage of the external DC power source, A digital input processing unit for outputting a comparison result as a second digital signal;
A controller that outputs a shut-off command to the switch by determining the state of the power system based on the first digital signal and the second digital signal;
The digital input processor is
A conversion circuit that is electrically connected between a positive electrode and a negative electrode of the external DC power supply by closing the switch, and converts a current supplied from the external DC power supply via the switch into the binary voltage;
A protective relay device including a constant current circuit connected in parallel to the conversion circuit and configured to flow a constant current.
前記定電流回路を有効にするか無効にするかを設定する設定部をさらに備え、
前記設定部は、前記定電流回路が有効に設定されている場合において、前記スイッチが閉じたときには、前記スイッチが閉じてから第1の期間が経過した後に前記定電流回路を無効に設定する、請求項1に記載の保護継電装置。
A setting unit for setting whether to enable or disable the constant current circuit;
In the case where the constant current circuit is set to be effective, the setting unit sets the constant current circuit to be invalid after a first period has elapsed since the switch was closed when the switch is closed. The protective relay device according to claim 1.
前記設定部は、前記定電流回路が無効に設定されている場合において、前記スイッチが開いたときには、前記スイッチが開いてから前記第1の期間よりも短い第2の期間内に前記定電流回路を有効に設定する、請求項2に記載の保護継電装置。   In the case where the constant current circuit is set to be invalid, the setting unit is configured such that when the switch is opened, the constant current circuit is within a second period shorter than the first period after the switch is opened. The protection relay device according to claim 2, which is set to be effective. 前記制御部は、前記第2のディジタル信号に基づいて前記スイッチの開閉を判定することによって、前記開閉器の状態を判断することが可能に構成され、
前記制御部は、前記設定部によって前記定電流回路が有効に設定されてから第3の期間が経過するまでの間、前記スイッチの開閉の判定結果を無効とする、請求項3に記載の保護継電装置。
The control unit is configured to be able to determine the state of the switch by determining opening / closing of the switch based on the second digital signal,
4. The protection according to claim 3, wherein the control unit invalidates a determination result of opening / closing of the switch from when the setting unit sets the constant current circuit to valid until a third period elapses. Relay device.
前記定電流回路を有効にするか無効にするかを設定する設定部をさらに備え、
前記設定部は、前記定電流回路を有効に設定する期間と、前記定電流回路を無効に設定する期間とを周期的に設ける、請求項1に記載の保護継電装置。
A setting unit for setting whether to enable or disable the constant current circuit;
The protection relay device according to claim 1, wherein the setting unit periodically provides a period for effectively setting the constant current circuit and a period for setting the constant current circuit to be invalid.
前記設定部は、各周期において、前記定電流回路を有効に設定する期間および前記定電流回路を無効に設定する期間を可変に設定する、請求項5に記載の保護継電装置。   The protection relay device according to claim 5, wherein the setting unit variably sets a period during which the constant current circuit is set to be effective and a period during which the constant current circuit is set to be invalid.
JP2014196801A 2014-09-26 2014-09-26 Protective relay device Active JP6218714B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014196801A JP6218714B2 (en) 2014-09-26 2014-09-26 Protective relay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014196801A JP6218714B2 (en) 2014-09-26 2014-09-26 Protective relay device

Publications (2)

Publication Number Publication Date
JP2016073004A true JP2016073004A (en) 2016-05-09
JP6218714B2 JP6218714B2 (en) 2017-10-25

Family

ID=55865110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014196801A Active JP6218714B2 (en) 2014-09-26 2014-09-26 Protective relay device

Country Status (1)

Country Link
JP (1) JP6218714B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108170054B (en) * 2017-12-27 2023-12-08 上海辰竹仪表有限公司 Intelligent safety relay and application circuit thereof

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896423A (en) * 1981-12-03 1983-06-08 Mitsubishi Electric Corp Signal input circuit
EP0776017A2 (en) * 1995-11-24 1997-05-28 MANNESMANN Aktiengesellschaft Device for the reliable and permanent connection of a contact pair of an electromechanical switching device
US5672919A (en) * 1995-03-24 1997-09-30 Abb Power T&D Company Inc. Low current binary input subsystem
JPH09294341A (en) * 1996-04-24 1997-11-11 Nissin Electric Co Ltd Contact input circuit
JPH11112310A (en) * 1997-09-30 1999-04-23 Nissin Electric Co Ltd Contact input signal processor
JP2002343171A (en) * 2001-05-21 2002-11-29 Fujitsu Ten Ltd Corrosion prevention device of contact point of switch
JP2007250392A (en) * 2006-03-16 2007-09-27 Denso Corp Switch signal inputting device, and controller
JP2008205920A (en) * 2007-02-21 2008-09-04 Mitsubishi Electric Corp Photo coupler circuit
JP2010233355A (en) * 2009-03-27 2010-10-14 Toshiba Corp Protective control apparatus
JP2011115004A (en) * 2009-11-30 2011-06-09 Toshiba Corp Protective relay

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896423A (en) * 1981-12-03 1983-06-08 Mitsubishi Electric Corp Signal input circuit
US5672919A (en) * 1995-03-24 1997-09-30 Abb Power T&D Company Inc. Low current binary input subsystem
EP0776017A2 (en) * 1995-11-24 1997-05-28 MANNESMANN Aktiengesellschaft Device for the reliable and permanent connection of a contact pair of an electromechanical switching device
JPH09294341A (en) * 1996-04-24 1997-11-11 Nissin Electric Co Ltd Contact input circuit
JPH11112310A (en) * 1997-09-30 1999-04-23 Nissin Electric Co Ltd Contact input signal processor
JP2002343171A (en) * 2001-05-21 2002-11-29 Fujitsu Ten Ltd Corrosion prevention device of contact point of switch
JP2007250392A (en) * 2006-03-16 2007-09-27 Denso Corp Switch signal inputting device, and controller
JP2008205920A (en) * 2007-02-21 2008-09-04 Mitsubishi Electric Corp Photo coupler circuit
JP2010233355A (en) * 2009-03-27 2010-10-14 Toshiba Corp Protective control apparatus
JP2011115004A (en) * 2009-11-30 2011-06-09 Toshiba Corp Protective relay

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108170054B (en) * 2017-12-27 2023-12-08 上海辰竹仪表有限公司 Intelligent safety relay and application circuit thereof

Also Published As

Publication number Publication date
JP6218714B2 (en) 2017-10-25

Similar Documents

Publication Publication Date Title
US8508900B2 (en) Overvoltage protection circuit and electronic device comprising the same
CN105305387B (en) The device and method of monitoring and switching load circuit
JP7081225B2 (en) Battery monitoring device
US9651602B2 (en) Device and method for monitoring and switching a load circuit
CN109119969B (en) Overvoltage protection method, step-down switching power supply and control circuit thereof
KR20130055499A (en) Short-circuit detection circuit and short-circuit detection method
US11569811B2 (en) Smart electronic switch
US11539357B2 (en) Smart electronic switch
JP7014565B2 (en) Secondary battery monitoring device and failure diagnosis method
JP6218714B2 (en) Protective relay device
US11349471B2 (en) Smart electronic switch
KR102252366B1 (en) Battery state monitoring circuit and battery device
TWI575834B (en) Apparatus and method for protecting electronic circuit
JP6180346B2 (en) Protective relay device
CN109572436B (en) Diagnosis system for load circuit and electric vehicle
JP6141206B2 (en) Protective relay device
JP5225170B2 (en) Protection control device
CN107516874B (en) Battery protection circuit
JP6955951B2 (en) Discharge device
JP2016192868A (en) Discharge circuit of smoothing capacitor
CN116718935B (en) Battery detection device and battery detection method
EP3769386B1 (en) Health investigation in a circuit breaker
CN111487528B (en) Fault detection method and circuit of power element
JP5036440B2 (en) Power supply
JP2012156659A (en) Current detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170926

R150 Certificate of patent or registration of utility model

Ref document number: 6218714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250