JP2016063478A - 高周波スイッチ装置 - Google Patents
高周波スイッチ装置 Download PDFInfo
- Publication number
- JP2016063478A JP2016063478A JP2014191564A JP2014191564A JP2016063478A JP 2016063478 A JP2016063478 A JP 2016063478A JP 2014191564 A JP2014191564 A JP 2014191564A JP 2014191564 A JP2014191564 A JP 2014191564A JP 2016063478 A JP2016063478 A JP 2016063478A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- spst
- control voltage
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 70
- 239000003990 capacitor Substances 0.000 claims description 52
- 230000008878 coupling Effects 0.000 claims description 49
- 238000010168 coupling process Methods 0.000 claims description 49
- 238000005859 coupling reaction Methods 0.000 claims description 49
- 238000010586 diagram Methods 0.000 description 18
- 238000002955 isolation Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100532456 Rattus norvegicus Slc28a2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
SPDTスイッチは、2つのSPSTスイッチを用いて構成されものとなっている。
かかるSPDTスイッチは、1つの高周波共通端子PCと、2つの出力端子P1,P2を有し、第1の出力端子P1は、第1のSPSTスイッチ(SPST1)を介して、また、第2の出力端子P2は、第2のSPSTスイッチ(SPST2)を介して、それぞれ高周波共通端子PCに接続されるようになっている。
具体的には、SPST1がオン状態、SPST2がオフ状態となるよう制御信号を与えた場合、高周波共通端子PCに入力された信号は、第1の出力端子P1から出力される一方、SPST1がオフ状態、SPST2がオン状態となるよう制御信号を与えた場合、高周波共通端子PCに入力された信号は、第2の出力端子P2から出力されることとなる。
このように、SPDTスイッチは、制御信号によって高周波共通端子PCに入力された高周波信号の経路を切り替えることができるものとなっている。
この回路例においては、ゲート電位とソース電位の電位差、又は、ゲート電位とドレイン電位の電位差が等しい場合にオン状態となるデプレッション型のMESFETが用いられており、同図においては、かかるデプレッション型のMESFETを”DFET”と表記している。
したがって、ソース電位よりもゲート電位の方が高く、DFET1はオン状態となる。
したがって、ゲート電位は、ソース電位よりも2.7V低く、DFET2はオフ状態となる。
なお、この図11に示されたSPDTスイッチの真理値表は、図12に示された通りである。
このSP3Tスイッチは、高周波共通端子PCと第1の出力端子P1間にFET1が、高周波共通端子PCと第2の出力端子P2間にFET2が、高周波共通端子PCと第3の出力端子P3間にFET3が、それぞれ接続されており、制御電圧V1〜V3によって、各FET1〜FET3のオン・オフが制御されるよう構成されたものとなっている。
かかるSP3Tスイッチの真理値表は、図14に示された通りである。
このSP4Tスイッチは、高周波共通端子PCと第1の出力端子P1間にDFET1が、高周波共通端子PCと第2の出力端子P2間にDFET2が、高周波共通端子PCと第3の出力端子P3間にDFET3が、高周波共通端子PCと第4の出力端子P4間にDFET4が、それぞれ接続されており、制御電圧V1〜V4によって、各DFET1〜DFET4のオン・オフが制御されるよう構成されたものとなっている。
かかるSP4Tスイッチの真理値表は、図16に示された通りである。
上述したような回路構成にあっては、SPDTスイッチの場合は、制御端子が2つ、SP3Tスイッチの場合は、制御端子が3つ、SP4Tスイッチの場合は、制御端子が4つ、それぞれ必要となる。
また、高周波共通端子から他の出力端子間には、1つのFETを設けることで回路が構成されるものとなっている。
この回路は、先に図12に示されたSP3Tスイッチの回路構成を基本として、各出力端子P1〜P3とグランドとの間に、SPSTスイッチを用いたシャントスイッチを設けた構成を有するものとなっている。
その結果、DFET1、DFET5、DFET6がオン状態となり、DFET2、DFET3、DFET4がオフ状態となる。
そして、DFET1がオン状態、DFET4がオフ状態であるため、PC−P1間の経路がオン状態となる。
PC−P3間の動作についても、PC−P2間と同様である。
このように、アイソレーションを改善するために、シャントスイッチを付加した場合、高周波信号入出力端子数の2倍の制御端子が必要となる。
1bitで2状態、2bitで4状態を切り替えることができるので、SPDTスイッチの場合、制御端子は1つ、SP3Tスイッチ、SP4Tスイッチの場合、制御端子は2つで済む。これは、シャントスイッチを付加した構成においても同様であり、SPDTスイッチであれば1bit、SP3T、SP4Tであれば、2bitで制御可能である。
但し、制御端子の他に、デコーダ回路の電源端子と、グランド端子が別途必要となり、必ずしもトータル端子数は減少しない。
また、デコーダ回路の追加によるコスト増、消費電流の増加、経路の切替に必要なスイッチング時間の増加などのデメリットも生ずる。
かかる回路は、DFET1のゲートとDFET2のソース(又はドレイン)に制御電圧V1を印加する一方、DFET1のソース(又はドレイン)に所定のバイアス電圧を印加すると共に、DFET2のゲート電位をグランド電位に固定する構成となっている。
この回路の真理値表は、図19に示された通りである。
このような構成においては、制御電圧の他に電源電圧が必要となるが、デコーダ回路を用いることなく、1つの制御端子でSPDTスイッチを制御することが可能である。
この回路構成においては、制御端子が2つで済み、先に図13に示されたSP3Tスイッチと比較して、必要な制御端子が少なくて済むものとなっている。
なお、この回路の真理値表は、図21に示された通りである。
この回路構成においては、制御端子は3つとなる。
この回路構成をシャントスイッチ付のSP4Tスイッチに適用した場合、制御端子は4つとなり、それぞれ高周波信号入出力端子数と同数の制御端子数での制御が可能となる。
また、SP3Tスイッチを実現するには、4つのDFET4が必要となり、図13に示された構成のSP3Tスイッチに比して部品コストの増加を招くこととなる。
なお、以下の説明において、制御電圧V1が論理値High、制御電圧V2が論理値Highの状態を”HH”、制御電圧V1が論理値High、制御電圧V2が論理値Lowの状態を”HL”、制御電圧V1が論理値Low、制御電圧V2が論理値Highの状態を”LH”、制御電圧V1が論理値Low、制御電圧V2が論理値Lowの状態を”LL”と、それぞれ表記することとする。
すなわち、制御電圧がLH、LLの場合にオン状態となり、制御電圧がHH、HLの場合にオフ状態となるSPSTスイッチと、制御電圧がHH、LLの場合にオン状態となり、制御電圧がHL、LHの場合にオフ状態となるSPSTスイッチと、制御電圧がHL、LLの場合にオン状態となり、制御電圧がHH、LHの場合にオフ状態となるSPSTスイッチである。
この場合、SPSTスイッチを直列に接続しているため、高周波信号入出力端子数には2つのFETが接続されることとなり、ロスが増加する結果となる。
第1のエンハンスメント型電界効果トランジスタを有してなる第1のSPSTスイッチであって、
前記第1のエンハンスメント型電界効果トランジスタのドレインは、前記SPSTスイッチの一端とされる一方、ソースは、前記SPSTスイッチの他端とされ、前記第1のエンハンスメント型電界効果トランジスタのゲートは第1のスイッチ用第1インピーダンス素子を介して第1の制御電圧が、また、前記第1のエンハンスメント型電界効果トランジスタのドレインは、第1のスイッチ用第2インピーダンス素子を介して第2の制御電圧が、それぞれ印加可能とされてなり、前記第1のエンハンスメント型電界効果トランジスタは、前記第1の制御電圧が論理値Highに対応する電圧に、前記第2の制御電圧が論理値Lowに対応する電圧に、それぞれ設定された場合にのみオン状態となるよう構成されてなるものである。
また、上記本発明の目的を達成するため、本発明に係るSPSTスイッチは、
第2のエンハンスメント型電界効果トランジスタを有してなる第2のSPSTスイッチであって、
前記第2のエンハンスメント型電界効果トランジスタのドレインは、前記SPSTスイッチの一端とされる一方、ソースは、前記SPSTスイッチの他端とされ、前記第2のエンハンスメント型電界効果トランジスタのゲートは、第2のスイッチ用第1インピーダンス素子を介して第2の制御電圧が、また、前記第2のエンハンスメント型電界効果トランジスタのドレインは、第1のスイッチ用第2インピーダンス素子を介して第1の制御電圧が、それぞれ印加可能とされてなり、前記第2のエンハンスメント型電界効果トランジスタは、前記第1の制御電圧が論理値Lowに対応する電圧に、前記第2の制御電圧が論理値Highに対応する電圧に、それぞれ設定された場合にのみオン状態となるよう構成されてなるものも好適である。
また、上記本発明の目的を達成するため、本発明に係るSPSTスイッチは、
第3のエンハンスメント型電界効果トランジスタを有してなる第3のSPSTスイッチであって、
前記第3のエンハンスメント型電界効果トランジスタのドレインは、前記SPSTスイッチの一端とされる一方、ソースは、前記SPSTスイッチの他端とされ、前記第3のエンハンスメント型電界効果トランジスタのゲートは、第3のスイッチ用第1インピーダンス素子を介して第1の制御電圧が印加可能とされると共に、第3のスイッチ用第2インピーダンス素子を介して第2の制御電圧が印加可能とされ、
さらに、前記第3のエンハンスメント型電界効果トランジスタのドレインは第3のスイッチ用第3インピーダンス素子を介して第1の制御電圧が、ソースは第3のスイッチ用第4インピーダンス素子を介して第2の制御電圧が、それぞれ印加可能とされ、また、前記第3のエンハンスメント型電界効果トランジスタのドレインは、第3のスイッチ用第5インピーダンス素子を介して、前記第3のエンハンスメント型電界効果トランジスタのソースは、第3のスイッチ用第6インピーダンス素子を介して、共にグランドに接続されてなり、
前記第3のエンハンスメント型電界効果トランジスタは、前記第1及び第2の制御電圧が共に論理値Highに対応する電圧に設定された場合にのみオン状態となるよう構成されてなるものも好適である。
さらに、上記本発明の目的を達成するため、本発明に係るSPSTスイッチは、
第4のデプレッション型電界効果トランジスタを有してなる第4のSPSTスイッチであって、
前記第4のデプレッション型電界効果トランジスタのドレインは、前記SPSTスイッチの一端とされる一方、ソースは、前記SPSTスイッチの他端とされ、前記第4のデプレッション型電界効果トランジスタのソースは、第4のスイッチ用第1インピーダンス素子を介して第1の制御電圧が、また、前記第4のデプレッション型電界効果トランジスタのドレインは、第4のスイッチ用第3インピーダンス素子を介して第2の制御電圧が、それぞれ印加可能とされ、前記第4のデプレッション型電界効果トランジスタのゲートは、第4のスイッチ用第2インピーダンス素子を介してグランドに接続され、前記第4のデプレッション型電界効果トランジスタのドレインとソースは、第4のスイッチ用第4インピーダンス素子を介して相互に接続されてなり、前記第4のデプレッション型電界効果トランジスタは、前記第1及び第2の制御電圧が共に論理値Lowに対応する電圧に設定された場合にのみオン状態となるよう構成されてなるものも好適である。
また、上記本発明の目的を達成するため、本発明に係る高周波スイッチ装置は、
高周波共通端子と第1の高周波入出力端子との間に第1のカップリングコンデンサと請求項1記載の第1のSPSTスイッチが、前記高周波共通端子と第2の高周波入出力端子との間に第2のカップリングコンデンサと請求項2記載の第2のSPSTスイッチが、前記高周波共通端子と第3の高周波入出力端子との間に第3のカップリングコンデンサと請求項3記載の第3のSPSTスイッチが、前記高周波共通端子と第4の高周波入出力端子との間に第4のカップリングコンデンサと請求項4記載の第4のSPSTスイッチが、それぞれ設けられ、第1及び第2の制御電圧の設定によって、前記第1乃至第4のSPSTスイッチのいずれか1つをオン状態とするSP4Tスイッチが構成されてなるものである。
さらに、上記本発明の目的を達成するため、本発明に係る高周波スイッチ装置は、
高周波共通端子と第1の高周波入出力端子との間に第1のカップリングコンデンサとSP3T用第1のSPSTスイッチが、前記高周波共通端子と第2の高周波入出力端子との間に第2のカップリングコンデンサとSP3T用第2のSPSTスイッチが、前記高周波共通端子と第3の高周波入出力端子との間に第3のカップリングコンデンサとSP3T用第3のSPSTスイッチが、それぞれ設けられ、
前記SP3T用第1乃至第3のSPSTスイッチは、請求項1乃至請求項4記載の第1乃至第4のSPSTスイッチのいずれかであって、それぞれの第1及び第2の制御電圧の設定が異なるものが用いられ、SP3Tスイッチが構成されてなるものである。
またさらに、上記本発明の目的を達成するため、本発明に係る高周波スイッチ装置は、
第1乃至第4の高周波入出力端子を有し、前記第1の高周波入出力端子に第1のSPSTスイッチの一端が、前記第2の高周波入出力端子に前記第1のSPSTスイッチの他端が第1のカップリングコンデンサを介して、それぞれ接続され、
前記第2の高周波入出力端子に第2のSPSTスイッチの一端が、前記第3の高周波入出力端子に前記第2のSPSTスイッチの他端が第2のカップリングコンデンサを介して、それぞれ接続され、
前記第3の高周波入出力端子に第3のSPSTスイッチの一端が、前記第4の高周波入出力端子に前記第3のSPSTスイッチの他端が第3のカップリングコンデンサを介して、それぞれ接続され、
前記第4の高周波入出力端子に第4のSPSTスイッチの一端が、前記第1の高周波入出力端子に前記第4のSPSTスイッチの他端が第4のカップリングコンデンサを介して、それぞれ接続され、
前記第1乃至第4のSPSTスイッチは、請求項1乃至請求項4記載のSPSTスイッチのいずれかであって、それぞれの第1及び第2の制御電圧の設定が異なるものが用いられ、DPDTスイッチが構成されてなるものである。
また、本発明に係るSPSTスイッチは、ドレインとソースへの電圧印加は、必ずインピーダンス素子を介して行われるよう構成されているため、MOS FETを含む如何なる種類のFETであっても動作させることができる。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における高周波スイッチ装置の第1の実施例について、図1を参照ししつつ説明する。
この第1の実施例における高周波スイッチ装置は、SP4Tスイッチが構成された例であり、第1乃至第4のSPSTスイッチ(図1においては、それぞれ「SW1」、「SW2」、「SW3」、「SW4」と表記)101〜104と、高周波共通端子(図1においては「PC」と表記)50と、第1乃至第4の高周波入出力端子(図1においては、それぞれ「P1」、「P2」、「P3」、「P4」と表記)51〜54と、第1及び第2制御電圧端子55,56とを有して構成されたものとなっている。
最初に、第1のSPSTスイッチ101は、第1のスイッチ用エンハンスメント型FET(図1においては「EFET1」と表記)1と、第1のスイッチ用第1インピーダンス素子(図1においては「Z11」と表記)2と、第1のスイッチ用第2インピーダンス素子(図1においては「Z12」と表記)3とを有して構成されたものとなっている。
そして、第3のスイッチ用エンハンスメント型FET(以下、説明の便宜上「第3SW用EFET」と称する)7は、そのゲートが第3のスイッチ用第1インピーダンス8を介して第1制御電圧端子55に接続されると共に、第3のスイッチ用第2インピーダンス9を介して第2制御電圧端子56に接続されている。
さらに、第3SW用EFET7は、ソースが第3のスイッチ用第4インピーダンス素子11を介して第2制御電圧端子56に、また、第3のスイッチ用第6インピーダンス素子13を介してグランドに、それぞれ接続されると共に、第3のカップリングコンデンサ73を介して高周波共通端子50に接続されたものとなっている。
そして、第4のスイッチ用デプレッション型FET(以下、説明の便宜上「第4SW用DFET」と称する)14は、そのゲートが第4のスイッチ用第2インピーダンス素子16を介してグランドに接続される一方、ソースは、第4のカップリングコンデンサ74を介して高周波共通端子50に接続されると共に、第4のスイッチ用第1インピーダンス素子15を介して第1制御電圧端子55に接続されたものとなっている。
また、第4SW用DFET14のソースとドレインは、第4のスイッチ用第4インピーダンス素子18を介して相互に接続されたものとなっている。
最初に、以下の説明において、制御電圧V1が論理値High、制御電圧V2が論理値Highの状態を”HH”、制御電圧V1が論理値High、制御電圧V2が論理値Lowの状態を”HL”、制御電圧V1が論理値Low、制御電圧V2が論理値Highの状態を”LH”、制御電圧V1が論理値Low、制御電圧V2が論理値Lowの状態を”LL”と、それぞれ表記することとする。
なお、論理値Highは、例えば3V程度、論理値Lowは、例えば0V程度である。
第2のSPSTスイッチ102は、制御電圧が”LH”の場合にオン状態となり、制御電圧が”HH”、”HL”、”LL”の場合にオフ状態となる。
第3のSPSTスイッチ103は、制御電圧が”HH”の場合にオン状態となり、制御電圧が”HL”、”LH”、”LL”の場合にオフ状態となる。
第4のSPSTスイッチ104は、制御電圧が”LL”の場合にオン状態となり、制御電圧が”HH”、”HL”、”LH”の場合にオフ状態となる。
また、制御電圧が”LL”の場合、第1SW用EFET1のドレイン電位及びゲート電位は、共に0Vとなり、双方の電位は同電位となるため、第1SW用EFET1はオフ状態となる。
さらに、制御電圧が”HL”の場合、第1SW用EFET1のドレイン電位は3Vとなり、ゲート電位は0Vなり、ゲート電位はドレイン電位よりも3V低くなるため、第1SW用EFET1はオフ状態となる。
したがって、第1のSPSTスイッチ101は、制御電圧V1が論理値Highに相当する電圧で、制御電圧V2が論理値Lowに相当する電圧の場合のみオン状態となり、その他の場合にはオフ状態となるよう動作するものとなっている。
また、制御電圧が”LL”の場合、第2SW用EFET4のドレイン電位及びゲート電位は、共に0Vとなり、双方の電位は同電位となるため、第2SW用EFET4はオフ状態となる。
さらに、制御電圧が”HL”の場合、第2SW用EFET4のドレイン電位は3Vとなり、ゲート電位は0Vとなり、ゲート電位はドレイン電位よりも3V低くなるため、第2SW用EFET4はオフ状態となる。
したがって、第2のSPSTスイッチ102は、制御電圧V1が論理値Lowに相当する電圧で、制御電圧V2が論理値Highに相当する電圧の場合のみオン状態となり、その他の場合にはオフ状態となるよう動作するものとなっている。
さらに、第3SW用EFET7のゲート電位は、3Vとなり、ゲート電位は、ソース電位、ドレイン電位よりも約1V高くなるため、第3SW用EFET7はオン状態となる。
したがって、第3SW用EFET7のドレイン電位、及び、ソース電位は1V程度となる。
そして、ゲート電位は、トレイン電位よりも0.5V高い電位となるが、EFETのピンチオフ電圧が0.6V程度あるため、第3SW用EFET7はオフ状態となる。
さらに、制御電圧が”LL”の場合、第3SW用EFET7のドレイン電位、ソース電位、及び、ゲート電位は、いずれも0Vとなり、ゲート電位は、ドレイン電位、及び、ソース電位と同電位となるため、第3SW用EFET7はオフ状態となる。
したがって、第3SW用EFET7は、制御電圧V1及びV2が、いずれも論理値Highに相当する電圧の場合のみオン状態となり、その他の場合にはオフ状態とななるよう動作するものとなっている。
また、制御電圧が”HH”の場合、第4SW用DFET14のドレイン電位、及び、ソース電位は共に3Vとなり、ゲート電位は0Vとなり、ゲート電位はドレイン電位、及び、ソース電位よりも3V低い値となるため、第4SW用DFET14はオフ状態となる。
したがって、第4SW用DFET14は、制御電圧V1及びV2が共に論理値Lowに相当する電圧の場合にのみオン状態となり、その他の場合にはオフ状態となるよう動作するものとなっている。
なお、図1に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この高周波スイッチ装置は、第1乃至第3のSPSTスイッチ101〜103を用いてSP3Tスイッチが構成されたものである。
高周波共通端子50に対して、第1のSPSTスイッチ101(SP3T用第1のSPSTスイッチ)が第1のカップリングコンデンサ71を介して、第2のSPSTスイッチ(SP3T用第2のSPSTスイッチ)102が第2のカップリングコンデンサ72を介して、第3のSPSTスイッチ(SP3T用第3のSPSTスイッチ)103が第3のカップリングコンデンサ73を介して、それぞれ接続される点は、図1に示されたSP4Tスイッチの場合と同一である。
また、制御電圧が”LH”の場合に、第2のSPSTスイッチ102のみがオン状態となり、高周波共通端子50と第2の高周波入出力端子52とが第2のSPSTスイッチ102を介して接続される。
さらに、制御電圧が”HH”の場合に、第3のSPSTスイッチ103のみがオン状態となり、高周波共通端子50と第3の高周波入出力端子53とが第3のSPSTスイッチ103を介して接続される。
なお、図1、図2に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この高周波スイッチ装置は、第1乃至第4のSPSTスイッチ101〜104を用いてDPDTスイッチが構成されたものである。
以下、具体的に説明すれば、まず、第1のSPSTスイッチ101は、第1SW用EFET1のドレインが第1の高周波入出力端子51に接続される一方、第1SW用EFET1のソースが第1のカップリングコンデンサ71を介して第2の高周波入出力端子52に接続されている。
また、第3のSPSTスイッチ103は、第3SW用EFET3のソースが第3の高周波入出力端子53に接続される一方、ドレインが第3のカップリングコンデンサ73を介して第4の高周波入出力端子54に接続されている。
さらに、第4のSPSTスイッチ104は、第4SW用DFET14のソースが第4のカップリングコンデンサ74を介して第1の高周波入出力端子51に接続される一方、ドレインが第4の高周波入出力端子54に接続されている。
なお、図1、図2、図3に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この高周波スイッチ装置は、第3のSPSTスイッチ103を用いたSPSTスイッチが構成されたものである。
かかる構成において、制御電圧が”HH”の場合、第3SW用EFET3がオン状態となることに伴い、第1の高周波入出力端子51と第2の高周波入出力端子52間がオン状態となる。
なお、図1、図2、図3、図4に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この高周波スイッチ装置は、第4のSPSスイッチ104を用いたSPSTスイッチが構成されたしたものである。
かかる構成において、制御電圧が”LL”の場合、第4SW用EFET14がオン状態となることに伴い、第1の高周波入出力端子51と第2の高周波入出力端子52間がオン状態となる。
なお、図1、図2、図3、図4、図5に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この高周波スイッチ装置は、第1乃至第4のSPSTスイッチ101〜104を用いて構成されたSP4Tスイッチに、シャントスイッチとして作用する第5乃至第8のスイッチ(図6においては、それぞれ「SW5」、「SW6」、「SW7」、「SW8」と表記)105〜108が設けられたものとなっている。
まず、第5のスイッチ105は、第5のスイッチ用デプレッション型FET(図6においては「DFET5」と表記)21と、第5のスイッチ用第1乃至第3インピーダンス素子(図6においては、それぞれ、「Z51」、「Z52」、「Z53」と表記)22〜24とを有して構成されたものとなっている。
第6のスイッチ用デプレッション型FET(以下、説明の便宜上「第6SW用DFET」と称する)27は、ドレインが第6スイッチ用第1カップリングコンデンサ(図6においては「C61」と表記)31を介して第2の高周波入出力端子52に接続される一方、ソースは、第6スイッチ用第2カップリングコンデンサ(図6においては「C62」と表記)32を介してグランドに接続されると共に、第6のスイッチ用第3インピーダンス素子30を介して第2制御電圧端子56に接続されている。
また、第6SW用DFET27のゲートは、第6のスイッチ用第1インピーダンス素子28を介して第1制御電圧端子55に接続されると共に、第6のスイッチ用第2インピーダンス素子29を介して第2制御電圧端子56に接続されている。
さらに、第7SW用DFET33のゲートとグランドとの間には、第1及び第2のダイオード38,39がグランドに対して順方向となるように直列接続されて設けられている。
すなわち、第1のダイオード38のアノードは、第7SW用DFET33のゲートに接続される一方、カソードは、第2のダイオード39のアノードに接続され、第2のダイオード39のカソードは、グランドに接続されたものとなっている。
第8のスイッチ用エンハンスメント型FET(以下、説明の便宜上「第8SW用EFET」と称する)43は、ドレインが第8スイッチ用第1カップリングコンデンサ(図6においては「C81」と表記)47を介して第4の高周波入出力端子54に接続されると共に、第8のスイッチ用第3インピーダンス素子46を介してグランドに接続される一方、ソースは、第8スイッチ用第2カップリングコンデンサ(図6においては「C82」と表記)48を介してグランドに接続されている。
かかる構成において、第1乃至第4のSPSTスイッチ101〜104は、先に説明したように、それぞれ制御電圧V1,V2の特定の組み合わせでのみオン状態となる点は、図1に示された回路例と同様である。
これに対して、第5のスイッチ105は、制御電圧が”HL”の場合、第5SW用DFET21のドレイン電位は3V、ゲート電位は1.5Vとなり、ゲート電位はドレイン電位よりも1.5V低くなるため、第5SW用DFET21はオフ状態となる。
また、第5SW用DFET21は、制御電圧が”HH”の場合、ドレイン電位、及び、ゲート電位は、共に3Vとなり、ゲート電位とドレイン電位は同電位となるため、第5SW用DFET21はオン状態となる。
したがって、第5のスイッチ105は、制御電圧V1が論理値Highに相当する電圧となり、制御電圧V2が論理値Lowに相当する電圧となった場合にのみオフ状態となり、その他の場合には、オン状態となるSPSTスイッチとして動作するものとなっている。
また、制御電圧が”LL”の場合、第6SW用DFET27のソース電位、及び、ゲート電位は共に0Vとなり、ゲート電位とソース電位は同電位となるため、第6SW用DFET27はオン状態となる。
さらに、制御電圧が”HL”の場合、第6SW用DFET27のソース電位は0V、ゲート電位は1.5Vとなり、ゲート電位はソース電位よりも1.5V高くなるため、第6SW用DFET27はオン状態となる。
したがって、第6のスイッチ106は、制御電圧V1が論理値Lowに相当する電圧となり、制御電圧V2が論理値Highに相当する電圧となった場合にのみオフ状態となり、その他の場合には、オン状態となるSPSTスイッチとして動作するものとなっている。
また、制御電圧が”HL”の場合、第7SW用DFET33のソース電位は0V、ゲート電位は1.5Vとなり、ゲート電位はソース電位よりも1.5V高くなるため、第7SW用DFET33はオン状態となる。
さらに、制御電圧が”LL”の場合、第7SW用DFET33のソース電位、及び、ゲート電位は、共に0Vとなり、ゲート電位はソース電位と同電位となるため、第7SW用DFET33はオン状態となる。
したがって、第7のスイッチ107は、制御電圧V1,V2共に論理値Highに相当する電圧となった場合にのみオフ状態となり、その他の場合には、オン状態となるSPSTスイッチとして動作するものとなっている。
また、制御電圧が”HH”の場合、第8SW用EFET43のドレイン電位は0V、ゲート電位は3Vとなり、ゲート電位はドレイン電位よりも3V高くなるため、第8SW用EFET43はオン状態となる。
さらに、制御電圧が”LH”の場合、第8SW用EFET43のソース電位は0V、ゲート電位は1.5Vとなり、ゲート電位はソース電位よりも1.5V高くなるため、第8SW用EFET43はオン状態となる。
したがって、第8のスイッチ108は、制御電圧V1,V2共に論理値Lowに相当する電圧となった場合にのみオフ状態となり、その他の場合には、オン状態となるSPSTスイッチとして動作するものとなっている。
この例は、SPSTスイッチの他の構成例を示すもので、この第9のSPSTスイッチ109は、図6において示された第5のスイッチ105を基本としたものである。なお、図6に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
第9のSPSTスイッチ109は、第5SW用DFET21と、第5のスイッチ用第1乃至第3インピーダンス素子22〜24とを有して構成されたものとなっている。
なお、先の図6に示された第6のスイッチ106の回路構成を基本としても、同様にSPSTスイッチを実現することができる。
この例は、SPSTスイッチの他の構成例を示すもので、この第10のSPSTスイッチ110は、図6において示された第7のスイッチ107を基本としたものである。なお、図6に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
第7SW用DFET33は、ドレインが第1の高周波入出力端子51に接続されると共に、第7のスイッチ用第3インピーダンス素子36を介して第1制御電圧端子55に接続される一方、ソースは、第2の高周波入出力端子52に接続されると共に、第7のスイッチ用第4インピーダンス素子37を介して第2制御電圧端子56に接続されている。
さらに、第7SW用DFET33のゲートとグランドとの間には、第1及び第2のダイオード38,39がグランドに対して順方向となるように直列接続されて設けられている。
この例は、SPSTスイッチの他の構成例を示すもので、この第11のSPSTスイッチ111は、図6において示された第8のスイッチ108を基本としたものである。なお、図6に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
第11のSPSTスイッチ111は、第8SW用EFET43と、第8のスイッチ用第1乃至第3インピーダンス素子44〜46とを有して構成されたものとなっている。
かかる構成において、第11のスイッチ111は、制御電圧V1,V2共に論理値Lowに相当する電圧となった場合にのみオフ状態となり、その他の場合には、オン状態となるSPSTスイッチとして動作するものとなっている。
102…第2のSPSTスイッチ
103…第3のSPSTスイッチ
104…第4のSPSTスイッチ
Claims (8)
- 第1のエンハンスメント型電界効果トランジスタを有してなる第1のSPSTスイッチであって、
前記第1のエンハンスメント型電界効果トランジスタのドレインは、前記SPSTスイッチの一端とされる一方、ソースは、前記SPSTスイッチの他端とされ、前記第1のエンハンスメント型電界効果トランジスタのゲートは第1のスイッチ用第1インピーダンス素子を介して第1の制御電圧が、また、前記第1のエンハンスメント型電界効果トランジスタのドレインは、第1のスイッチ用第2インピーダンス素子を介して第2の制御電圧が、それぞれ印加可能とされてなり、前記第1のエンハンスメント型電界効果トランジスタは、前記第1の制御電圧が論理値Highに対応する電圧に、前記第2の制御電圧が論理値Lowに対応する電圧に、それぞれ設定された場合にのみオン状態となるよう構成されてなることを特徴とする高周波スイッチ装置。 - 第2のエンハンスメント型電界効果トランジスタを有してなる第2のSPSTスイッチであって、
前記第2のエンハンスメント型電界効果トランジスタのドレインは、前記SPSTスイッチの一端とされる一方、ソースは、前記SPSTスイッチの他端とされ、前記第2のエンハンスメント型電界効果トランジスタのゲートは、第2のスイッチ用第1インピーダンス素子を介して第2の制御電圧が、また、前記第2のエンハンスメント型電界効果トランジスタのドレインは、第1のスイッチ用第2インピーダンス素子を介して第1の制御電圧が、それぞれ印加可能とされてなり、前記第2のエンハンスメント型電界効果トランジスタは、前記第1の制御電圧が論理値Lowに対応する電圧に、前記第2の制御電圧が論理値Highに対応する電圧に、それぞれ設定された場合にのみオン状態となるよう構成されてなることを特徴とする高周波スイッチ装置。 - 第3のエンハンスメント型電界効果トランジスタを有してなる第3のSPSTスイッチであって、
前記第3のエンハンスメント型電界効果トランジスタのドレインは、前記SPSTスイッチの一端とされる一方、ソースは、前記SPSTスイッチの他端とされ、前記第3のエンハンスメント型電界効果トランジスタのゲートは、第3のスイッチ用第1インピーダンス素子を介して第1の制御電圧が印加可能とされると共に、第3のスイッチ用第2インピーダンス素子を介して第2の制御電圧が印加可能とされ、
さらに、前記第3のエンハンスメント型電界効果トランジスタのドレインは第3のスイッチ用第3インピーダンス素子を介して第1の制御電圧が、ソースは第3のスイッチ用第4インピーダンス素子を介して第2の制御電圧が、それぞれ印加可能とされ、また、前記第3のエンハンスメント型電界効果トランジスタのドレインは、第3のスイッチ用第5インピーダンス素子を介して、前記第3のエンハンスメント型電界効果トランジスタのソースは、第3のスイッチ用第6インピーダンス素子を介して、共にグランドに接続されてなり、
前記第3のエンハンスメント型電界効果トランジスタは、前記第1及び第2の制御電圧が共に論理値Highに対応する電圧に設定された場合にのみオン状態となるよう構成されてなることを特徴とする高周波スイッチ装置。 - 第4のデプレッション型電界効果トランジスタを有してなる第4のSPSTスイッチであって、
前記第4のデプレッション型電界効果トランジスタのドレインは、前記SPSTスイッチの一端とされる一方、ソースは、前記SPSTスイッチの他端とされ、前記第4のデプレッション型電界効果トランジスタのソースは、第4のスイッチ用第1インピーダンス素子を介して第1の制御電圧が、また、前記第4のデプレッション型電界効果トランジスタのドレインは、第4のスイッチ用第3インピーダンス素子を介して第2の制御電圧が、それぞれ印加可能とされ、前記第4のデプレッション型電界効果トランジスタのゲートは、第4のスイッチ用第2インピーダンス素子を介してグランドに接続され、前記第4のデプレッション型電界効果トランジスタのドレインとソースは、第4のスイッチ用第4インピーダンス素子を介して相互に接続されてなり、前記第4のデプレッション型電界効果トランジスタは、前記第1及び第2の制御電圧が共に論理値Lowに対応する電圧に設定された場合にのみオン状態となるよう構成されてなることを特徴とする高周波スイッチ装置。 - 高周波共通端子と第1の高周波入出力端子との間に第1のカップリングコンデンサと請求項1記載の第1のSPSTスイッチが、前記高周波共通端子と第2の高周波入出力端子との間に第2のカップリングコンデンサと請求項2記載の第2のSPSTスイッチが、前記高周波共通端子と第3の高周波入出力端子との間に第3のカップリングコンデンサと請求項3記載の第3のSPSTスイッチが、前記高周波共通端子と第4の高周波入出力端子との間に第4のカップリングコンデンサと請求項4記載の第4のSPSTスイッチが、それぞれ設けられ、第1及び第2の制御電圧の設定によって、前記第1乃至第4のSPSTスイッチのいずれか1つをオン状態とするSP4Tスイッチが構成されてなることを特徴とする高周波スイッチ装置。
- 高周波共通端子と第1の高周波入出力端子との間に第1のカップリングコンデンサとSP3T用第1のSPSTスイッチが、前記高周波共通端子と第2の高周波入出力端子との間に第2のカップリングコンデンサとSP3T用第2のSPSTスイッチが、前記高周波共通端子と第3の高周波入出力端子との間に第3のカップリングコンデンサとSP3T用第3のSPSTスイッチが、それぞれ設けられ、
前記SP3T用第1乃至第3のSPSTスイッチは、請求項1乃至請求項4記載の第1乃至第4のSPSTスイッチのいずれかであって、それぞれの第1及び第2の制御電圧の設定が異なるものが用いられ、SP3Tスイッチが構成されてなることを特徴とする高周波スイッチ装置。 - 第1乃至第4の高周波入出力端子を有し、前記第1の高周波入出力端子に第1のSPSTスイッチの一端が、前記第2の高周波入出力端子に前記第1のSPSTスイッチの他端が第1のカップリングコンデンサを介して、それぞれ接続され、
前記第2の高周波入出力端子に第2のSPSTスイッチの一端が、前記第3の高周波入出力端子に前記第2のSPSTスイッチの他端が第2のカップリングコンデンサを介して、それぞれ接続され、
前記第3の高周波入出力端子に第3のSPSTスイッチの一端が、前記第4の高周波入出力端子に前記第3のSPSTスイッチの他端が第3のカップリングコンデンサを介して、それぞれ接続され、
前記第4の高周波入出力端子に第4のSPSTスイッチの一端が、前記第1の高周波入出力端子に前記第4のSPSTスイッチの他端が第4のカップリングコンデンサを介して、それぞれ接続され、
前記第1乃至第4のSPSTスイッチは、請求項1乃至請求項4記載のSPSTスイッチのいずれかであって、それぞれの第1及び第2の制御電圧の設定が異なるものが用いられ、DPDTスイッチが構成されてなることを特徴とする高周波スイッチ装置。 - 高周波共通端子と第1の高周波入出力端子との間に請求項1記載の第1のSPSTスイッチが、前記高周波共通端子と第2の高周波入出力端子との間に請求項2記載の第2のSPSTスイッチが、前記高周波共通端子と第3の高周波入出力端子との間に請求項3記載の第3のSPSTスイッチが、前記高周波共通端子と第4の高周波入出力端子との間に請求項4記載の第4のSPSTスイッチが、それぞれ設けられる一方、
前記第1の高周波入出力端子とグランドとの間に、第5のSPSTスイッチが、前記第2の高周波入出力端子とグランドとの間に、第6のSPSTスイッチが、前記第3の高周波入出力端子とグランドとの間に、第7のSPSTスイッチが、前記第4の高周波入出力端子とグランドとの間に、第8のSPSTスイッチが、それぞれ設けられ、
前記第5のSPSTスイッチは、
第5のスイッチ用デプレッション型電界効果トランジスタと、第5のスイッチ用第1乃至第3インピーダンス素子を有し、前記第5のスイッチ用デプレッション型電界効果トランジスタは、ドレインが第5スイッチ用第1カップリングコンデンサを介して第1の高周波入出力端子に接続されると共に、第5のスイッチ用第3インピーダンス素子を介して第1の制御電圧が印加可能とされる一方、ソースは第5スイッチ用第2カップリングコンデンサを介してグランドに接続され、前記第5のスイッチ用デプレッション型電界効果トランジスタのゲートは、第5のスイッチ用第1インピーダンス素子を介して前記第1の制御電圧が印加可能とされると共に、第5のスイッチ用第2インピーダンス素子を介して第2の制御電圧が印加可能とされ、
前記第5のスイッチ用デプレッション型電界効果トランジスタは、前記第1の制御電圧が論理値Highに相当する電圧に、前記第2の制御電圧が論理値Lowに相当する電圧に、それぞれ設定された場合にのみオフ状態となるよう構成されてなり、
前記第6のSPSTスイッチは、
第6のスイッチ用デプレッション型電界効果トランジスタと、第6のスイッチ用第1乃至第3インピーダンス素子とを有し、前記第6のスイッチ用デプレッション型電界効果トランジスタは、ドレインが第6スイッチ用第1カップリングコンデンサを介して第2の高周波入出力端子に接続される一方、ソースは、第6スイッチ用第2カップリングコンデンサを介してグランドに接続されると共に、第6のスイッチ用第3インピーダンス素子を介して第2の制御電圧が印加可能とされ、前記第6のスイッチ用デプレッション型電界効果トランジスタのゲートは、第6のスイッチ用第1インピーダンス素子を介して第1の制御電圧が印加可能とされると共に、第6のスイッチ用第2インピーダンス素子を介して前記第2の制御電圧が印加可能とされ、
前記第6のスイッチ用デプレッション型電界効果トランジスタは、前記第1の制御電圧が論理値Lowに相当する電圧に、前記第2の制御電圧が論理値Highに相当する電圧に、それぞれ設定された場合にのみオフ状態となるよう構成されてなり、
前記第7のSPSTスイッチは、
第7のスイッチ用デプレッション型電界効果トランジスタと、第7のスイッチ用第1乃至第4インピーダンス素子と、第1及び第2のダイオードを有し、前記第7のスイッチ用デプレッション型電界効果トランジスタは、ドレインが第7スイッチ用第1カップリングコンデンサを介して第3の高周波入出力端子に接続されると共に、第7のスイッチ用第3インピーダンス素子を介して第1の制御電圧が印加可能とされる一方、ソースは第7スイッチ用第2カップリングコンデンサを介してグランドに接続されると共に、第7のスイッチ用第4インピーダンス素子を介して第2の制御電圧が印加可能とされ、前記第7のスイッチ用デプレッション型電界効果トランジスタのゲートは、第7のスイッチ用第1インピーダンス素子を介して前記第1の制御電圧が印加可能とされると共に、第7のスイッチ用第2インピーダンス素子を介して前記第2の制御電圧が印加可能とされ、
前記第7のスイッチ用デプレッション型電界効果トランジスタのゲートとグランドとの間には、第1及び第2のダイオードがグランドに対して順方向となるように直列接続されて設けられ、
前記第7のスイッチ用デプレッション型電界効果トランジスタは、前記第1及び第2の制御電圧が共に論理値Highに相当する電圧に設定された場合にのみオフ状態となるよう構成されてなり、
前記第8のSPSTスイッチは、
第8のスイッチ用エンハンスメント型電界効果トランジスタと、第8のスイッチ用第1乃至第3インピーダンス素子とを有し、前記第8のスイッチ用エンハンスメント型電界効果トランジスタは、ドレインが第8スイッチ用第1カップリングコンデンサを介して第4の高周波入出力端子に接続されると共に、第8のスイッチ用第3インピーダンス素子を介してグランドに接続される一方、ソースは第8スイッチ用第2カップリングコンデンサを介してグランドに接続され、前記第8のスイッチ用エンハンスメント型電界効果トランジスタのゲートは、第8のスイッチ用第1インピーダンス素子を介して第1の制御電圧が印加可能とされると共に、第8のスイッチ用第2インピーダンス素子を介して第2の制御電圧が印加可能とされ、
前記第8のスイッチ用エンハンスメント型電界効果トランジスタは、前記第1及び第2の制御電圧が共に論理値Lowに相当する電圧に設定された場合にのみオフ状態となるよう構成されてなり、
SP4Tスイッチが構成されてなることを特徴とする高周波スイッチ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014191564A JP6313174B2 (ja) | 2014-09-19 | 2014-09-19 | 高周波スイッチ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014191564A JP6313174B2 (ja) | 2014-09-19 | 2014-09-19 | 高周波スイッチ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016063478A true JP2016063478A (ja) | 2016-04-25 |
JP6313174B2 JP6313174B2 (ja) | 2018-04-18 |
Family
ID=55796223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014191564A Active JP6313174B2 (ja) | 2014-09-19 | 2014-09-19 | 高周波スイッチ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6313174B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210041361A (ko) * | 2019-10-07 | 2021-04-15 | 울산과학기술원 | 품질 측정 장치, 이의 측정 방법 및 이의 기록매체 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08228138A (ja) * | 1994-12-16 | 1996-09-03 | Matsushita Electron Corp | 半導体集積回路 |
-
2014
- 2014-09-19 JP JP2014191564A patent/JP6313174B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08228138A (ja) * | 1994-12-16 | 1996-09-03 | Matsushita Electron Corp | 半導体集積回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210041361A (ko) * | 2019-10-07 | 2021-04-15 | 울산과학기술원 | 품질 측정 장치, 이의 측정 방법 및 이의 기록매체 |
KR102296971B1 (ko) * | 2019-10-07 | 2021-09-02 | 울산과학기술원 | 품질 측정 장치, 이의 측정 방법 및 이의 기록매체 |
KR20210111201A (ko) * | 2019-10-07 | 2021-09-10 | 이엠코어텍 주식회사 | 품질 측정 장치, 이의 측정 방법 및 이의 기록매체 |
KR102563797B1 (ko) * | 2019-10-07 | 2023-08-07 | 이엠코어텍 주식회사 | 품질 측정 장치, 이의 측정 방법 및 이의 기록매체 |
Also Published As
Publication number | Publication date |
---|---|
JP6313174B2 (ja) | 2018-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8476961B2 (en) | System and method of transistor switch biasing in a high power semiconductor switch | |
JPH10242829A (ja) | スイッチ回路装置 | |
US8907745B2 (en) | Transistor switches with single-polarity control voltage | |
JP5677930B2 (ja) | 半導体スイッチ及び無線機器 | |
US9048840B2 (en) | 20V to 250V high current ASIC PIN diode driver | |
KR20040107425A (ko) | 고주파 스위칭회로 및 반도체장치 | |
US9231578B2 (en) | Apparatus and method for obtaining auxiliary voltage from control signals | |
US20100225378A1 (en) | Radio frequency switching circuit and semiconductor device | |
US11196453B2 (en) | High-power hybrid SPDT switch | |
US9312853B2 (en) | High frequency semiconductor switch circuit and high frequency radio system including same | |
JP2007096609A (ja) | 半導体スイッチ回路装置 | |
US9425782B2 (en) | Radio-frequency switch | |
US9948291B1 (en) | 20V to 50V high current ASIC PIN diode driver | |
US8575991B2 (en) | Switching circuit sharing a resistor for switching devices | |
CN105811946A (zh) | 在不利用高电压电源情况下传输高电压信号的模拟开关 | |
JP6313174B2 (ja) | 高周波スイッチ装置 | |
US10903821B1 (en) | Complementary metal-oxide semiconductor (CMOS) compatible RF switch and high voltage control circuit (HVCC) | |
US8476956B2 (en) | Semiconductor switch | |
US11677392B2 (en) | Bias networks for DC or extended low frequency capable fast stacked switches | |
US8829977B2 (en) | High frequency switch including diode-connected transistor connected to gate of transistor forming or blocking high frequency signal flow path | |
US8866466B2 (en) | Power generating circuit and switching circuit | |
JP3989916B2 (ja) | スイッチマトリックス | |
JP2006121187A (ja) | 半導体切替回路 | |
JP4868275B2 (ja) | 高周波スイッチ回路 | |
JP6835005B2 (ja) | フロントエンド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6313174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |