JP2016058505A - Power module and power unit - Google Patents

Power module and power unit Download PDF

Info

Publication number
JP2016058505A
JP2016058505A JP2014182896A JP2014182896A JP2016058505A JP 2016058505 A JP2016058505 A JP 2016058505A JP 2014182896 A JP2014182896 A JP 2014182896A JP 2014182896 A JP2014182896 A JP 2014182896A JP 2016058505 A JP2016058505 A JP 2016058505A
Authority
JP
Japan
Prior art keywords
electrode pattern
electrode
power module
bridges
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014182896A
Other languages
Japanese (ja)
Inventor
祐司 田中
Yuji Tanaka
祐司 田中
一樹 森田
Kazuki Morita
一樹 森田
永吾 福田
Eigo Fukuda
永吾 福田
康志 根本
Koji Nemoto
康志 根本
虎壽 宮本
Torahisa Miyamoto
虎壽 宮本
裕介 中山
Yusuke Nakayama
裕介 中山
幸雄 水越
Yukio Mizukoshi
幸雄 水越
秀穂 吉田
Hideho Yoshida
秀穂 吉田
浅原　康之
Yasuyuki Asahara
康之 浅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Nihon Inter Electronics Corp
Original Assignee
Nissan Motor Co Ltd
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd, Nihon Inter Electronics Corp filed Critical Nissan Motor Co Ltd
Priority to JP2014182896A priority Critical patent/JP2016058505A/en
Publication of JP2016058505A publication Critical patent/JP2016058505A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power module having a plurality of bridges connected between a P electrode and an N electrode that is downsized by eliminating a gap between neighboring bridges.SOLUTION: The power module has an electrode pattern on a circuit substrate in which each of semiconductor switches T1, T1 belonging to different bridges BR1, BR2, adjacent to each other on a circuit substrate 10 is connected. In the other bridge, a closely disposed electrode pattern 12 is an electrode pattern of mutually equal potential. They are made to be a common electrode pattern.SELECTED DRAWING: Figure 2

Description

本発明は、パワーモジュール及びパワーユニットに関する。   The present invention relates to a power module and a power unit.

従来、特許文献１にも記載されるように、Ｐ電極とＮ電極と間にＭＯＳ−ＦＥＴ、ＩＧＢＴなどの２組の半導体スイッチ素子が直列に接続され、同２組の半導体スイッチ素子同士の接続点をＡＣ電極としたブリッジ回路がＤＣ−ＡＣインバータ等に用いられている。よく知られるように、モータ制御系の３相出力インバータとして、このブリッジ回路を３相分有し、Ｕ相、Ｖ相、Ｗ相の３つのＡＣ電極を有した３相ブリッジ回路が構成される。
特許文献１に記載の３相ブリッジ回路にあっては、同じ構造のブリッジを同じ方向に繰り返しており、従って、隣り合うブリッジ間で異なる電極が隣接する回路構造がとられる。 Conventionally, as described in Patent Document 1, two sets of semiconductor switch elements such as MOS-FET and IGBT are connected in series between a P electrode and an N electrode, and the connection between the two sets of semiconductor switch elements A bridge circuit having a point as an AC electrode is used for a DC-AC inverter or the like. As is well known, as a three-phase output inverter of a motor control system, a three-phase bridge circuit having three phases of this bridge circuit and three AC electrodes of U phase, V phase, and W phase is configured. .
In the three-phase bridge circuit described in Patent Document 1, bridges having the same structure are repeated in the same direction, and therefore, a circuit structure is adopted in which different electrodes are adjacent between adjacent bridges.

特開２００２−７６２５６号公報JP 2002-76256 A

しかし、以上の従来技術のように、隣り合うブリッジ間で異なる電極が隣接する回路構造がとられると、隣り合うブリッジ間に絶縁のための隙間を設ける必要が生じ、複数のブリッジを有したパワーモジュール全体が大型化するという問題がある。   However, when a circuit structure is adopted in which different electrodes are adjacent to each other between adjacent bridges as in the prior art described above, it is necessary to provide a gap for insulation between adjacent bridges. There is a problem that the whole module becomes large.

本発明は以上の従来技術における問題に鑑みてなされたものであって、Ｐ電極とＮ電極と間に接続される複数のブリッジを有したパワーモジュールにおいて、隣り合うブリッジ間の隙間を解消して小型化を図ることを課題とする。   The present invention has been made in view of the above problems in the prior art, and eliminates the gap between adjacent bridges in a power module having a plurality of bridges connected between the P electrode and the N electrode. The object is to reduce the size.

以上の課題を解決するための請求項１記載の発明は、Ｐ電極とＮ電極と間に２組の半導体スイッチ素子が直列に接続され、同２組の半導体スイッチ素子同士の接続点をＡＣ電極としたブリッジが一の回路基板上に複数構成されたパワーモジュールであって、
前記回路基板上で隣り合い異なるブリッジに属する半導体スイッチ素子がそれぞれ接続する前記回路基板上の電極パターンであって他方のブリッジに近接して配置される電極パターンが互いに同電位の電極パターンであるパワーモジュールである。 According to the first aspect of the present invention for solving the above problems, two sets of semiconductor switch elements are connected in series between a P electrode and an N electrode, and a connection point between the two sets of semiconductor switch elements is defined as an AC electrode. A power module in which a plurality of bridges are configured on one circuit board,
A power that is an electrode pattern on the circuit board to which semiconductor switch elements belonging to different bridges adjacent to each other on the circuit board are connected, and the electrode patterns arranged close to the other bridge are electrode patterns having the same potential. It is a module.

請求項２記載の発明は、前記回路基板は、前記同電位の電極パターンとして、隣り合うブリッジで共通の電極パターンを有する請求項１に記載のパワーモジュールである。   The invention according to claim 2 is the power module according to claim 1, wherein the circuit board has a common electrode pattern in adjacent bridges as the electrode pattern having the same potential.

請求項３記載の発明は、前記隣り合い異なるブリッジに属する半導体スイッチ素子は、前記共通の電極パターンに対し共にダイボンディングされている請求項２に記載のパワーモジュールである。   According to a third aspect of the present invention, in the power module according to the second aspect, the semiconductor switch elements belonging to the adjacent different bridges are die-bonded together to the common electrode pattern.

請求項４記載の発明は、前記共通の電極パターンはＰ電極パターンであり、
前記回路基板は、前記Ｐ電極パターンに隣接するＡＣ電極パターンと、当該ＡＣ電極パターンに対し前記Ｐ電極パターンの逆側に隣接するＮ電極パターンとを有し、
前記Ｐ電極パターンにダイボンディングされた半導体スイッチ素子の上面電極と、前記ＡＣ電極パターンとが板状導電部材で接続され、
前記ＡＣ電極パターンにダイボンディングされた半導体スイッチ素子の上面電極と、前記Ｎ電極パターンとが他の板状導電部材で接続されてなる請求項３に記載のパワーモジュールである。 In the invention according to claim 4, the common electrode pattern is a P electrode pattern,
The circuit board has an AC electrode pattern adjacent to the P electrode pattern, and an N electrode pattern adjacent to the AC electrode pattern on the opposite side of the P electrode pattern,
The upper surface electrode of the semiconductor switch element die-bonded to the P electrode pattern and the AC electrode pattern are connected by a plate-like conductive member,
4. The power module according to claim 3, wherein the upper electrode of the semiconductor switch element die-bonded to the AC electrode pattern and the N electrode pattern are connected by another plate-like conductive member.

請求項５記載の発明は、前記回路基板には、前記Ｐ電極パターンを中心に、２つのブリッジ分の前記ＡＣ電極パターン及び前記Ｎ電極パターンが対称的に配置されている請求項４に記載のパワーモジュールである。   The invention according to claim 5 is the circuit board according to claim 4, wherein the AC electrode pattern and the N electrode pattern for two bridges are symmetrically arranged on the circuit board with the P electrode pattern as a center. It is a power module.

請求項６記載の発明は、前記隣り合い異なるブリッジに属する半導体スイッチ素子は、前記共通の電極パターンに対し共にワイヤーボンディングされている請求項２に記載のパワーモジュールである。   The invention according to claim 6 is the power module according to claim 2, wherein the semiconductor switch elements belonging to the adjacent bridges are wire-bonded together to the common electrode pattern.

請求項７記載の発明は、前記共通の電極パターンはＮ電極パターンであり、
前記回路基板は、前記Ｎ電極パターンに隣接するＡＣ電極パターンと、当該ＡＣ電極パターンに対し前記Ｎ電極パターンの逆側に隣接するＰ電極パターンとを有し、
前記Ｎ電極パターンにワイヤーボンディングされた半導体スイッチ素子の下面電極と、前記ＡＣ電極パターンとがダイボンディングにより接続され、
前記ＡＣ電極パターンにワイヤーボンディングされた半導体スイッチ素子の下面電極と、前記Ｐ電極パターンとがダイボンディングにより接続されてなる請求項５に記載のパワーモジュールである。 In the invention according to claim 7, the common electrode pattern is an N electrode pattern,
The circuit board has an AC electrode pattern adjacent to the N electrode pattern, and a P electrode pattern adjacent to the AC electrode pattern on the opposite side of the N electrode pattern,
The lower electrode of the semiconductor switch element wire-bonded to the N electrode pattern and the AC electrode pattern are connected by die bonding,
The power module according to claim 5, wherein a lower electrode of a semiconductor switch element wire-bonded to the AC electrode pattern and the P electrode pattern are connected by die bonding.

請求項８記載の発明は、前記回路基板には、前記Ｎ電極パターンを中心に、２つのブリッジ分の前記ＡＣ電極パターン及び前記Ｐ電極パターンが対称的に配置されている請求項７に記載のパワーモジュールである。   The invention according to claim 8 is the circuit board according to claim 7, wherein the AC electrode pattern and the P electrode pattern for two bridges are symmetrically arranged on the circuit board with the N electrode pattern as a center. It is a power module.

請求項９記載の発明は、請求項５又は請求項８に記載のパワーモジュールを複数備え、
互いに近接する電極パターンが互いに同電位の電極パターンであるように複数の前記パワーモジュールが円環状に配置されてなるパワーユニットである。 The invention according to claim 9 comprises a plurality of power modules according to claim 5 or claim 8,
In the power unit, a plurality of the power modules are arranged in an annular shape so that electrode patterns adjacent to each other are electrode patterns having the same potential.

本発明によれば、回路基板上で隣り合うブリッジで、他方のブリッジに近接して配置される電極パターンが互いに同電位の電極パターンであるので、隣り合うブリッジ間に絶縁のための隙間を設ける必要が無く、パワーモジュール全体の小型化を図ることができる。   According to the present invention, since the electrode patterns arranged adjacent to each other on the circuit board are adjacent to each other, the gaps for insulation are provided between the adjacent bridges. There is no need, and the entire power module can be reduced in size.

本発明の実施形態に係るパワーモジュールに構成される１ブリッジ分の回路図である。It is a circuit diagram for 1 bridge comprised in the power module which concerns on embodiment of this invention. 本発明の第１実施形態に係るパワーモジュールの平面模式図(a)及びＡ−Ａ断面模式図(b)である。It is the plane schematic diagram (a) and AA cross-sectional schematic diagram (b) of the power module which concerns on 1st Embodiment of this invention. 本発明の第２実施形態に係るパワーモジュールの平面模式図(a)及びＢ−Ｂ断面模式図(b)である。It is the plane schematic diagram (a) and BB cross-sectional schematic diagram (b) of the power module which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係るパワーモジュールの平面模式図である。It is a plane schematic diagram of the power module which concerns on 3rd Embodiment of this invention. 本発明の第３実施形態に係るパワーモジュールのＣ−Ｃ断面模式図である。It is CC cross-sectional schematic diagram of the power module which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係るパワーモジュールの平面模式図である。It is a plane schematic diagram of the power module which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係るパワーモジュールの一例の平面模式図(a)及びＤ−Ｄ断面模式図(b)である。It is the plane schematic diagram (a) and DD sectional schematic diagram (b) of an example of the power module which concerns on 5th Embodiment of this invention. 本発明の第５実施形態に係るパワーモジュールの他の一例の平面模式図(a)及びＥ−Ｅ断面模式図(b)である。It is the plane schematic diagram (a) and other EE cross-section schematic diagram (b) of another example of the power module which concerns on 5th Embodiment of this invention. 本発明の第５実施形態に係るパワーモジュールの他の一例の平面模式図(a)及びＦ−Ｆ断面模式図(b)である。It is the plane schematic diagram (a) and FF cross-sectional schematic diagram (b) of another example of the power module which concerns on 5th Embodiment of this invention.

以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。   An embodiment of the present invention will be described below with reference to the drawings. The following is one embodiment of the present invention and does not limit the present invention.

〔回路基本構成〕
まず、回路の基本構成につき説明する。図１は、パワーモジュールに構成される１ブリッジ分の回路図を示す。
図１に示すように本回路は、Ｐ電極（図上「Ｐ」）とＮ電極（図上「Ｎ」）と間に２組の半導体スイッチ素子Ｔ１，Ｔ２が直列に接続され、同２組の半導体スイッチ素子Ｔ１，Ｔ２同士の接続点をＡＣ電極（図上「ＡＣ」）としたブリッジＢＲを構成する。半導体スイッチ素子Ｔ１はＰ電極とＡＣ電極とに接続され、半導体スイッチ素子Ｔ２はＡＣ電極とＮ電極とに接続される。
本例では、半導体スイッチ素子Ｔ１，Ｔ２はＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）であり、半導体スイッチ素子Ｔ１にフリーホイールダイオードＤ１が並列に接続され、半導体スイッチ素子Ｔ２にフリーホイールダイオードＤ２が並列に接続される。
本実施形態のパワーモジュールは、このようなブリッジＢＲが一の回路基板上に複数構成されたものである。以下の説明では、各ブリッジの符号をＢＲ１，ＢＲ２，・・・のように記載して区別する。ブリッジＢＲ１のＡＣ電極をＡＣ１、ブリッジＢＲ２のＡＣ電極をＡＣ２のように記載する。
なお、１組の半導体スイッチ素子は、一の半導体チップ又は複数の並列な半導体チップで構成される。 [Basic circuit configuration]
First, the basic configuration of the circuit will be described. FIG. 1 is a circuit diagram for one bridge configured in a power module.
As shown in FIG. 1, in this circuit, two sets of semiconductor switch elements T1 and T2 are connected in series between a P electrode (“P” in the figure) and an N electrode (“N” in the figure). A bridge BR in which the connection point between the semiconductor switch elements T1 and T2 is an AC electrode (“AC” in the figure) is configured. The semiconductor switch element T1 is connected to the P electrode and the AC electrode, and the semiconductor switch element T2 is connected to the AC electrode and the N electrode.
In this example, the semiconductor switch elements T1 and T2 are IGBTs (insulated gate bipolar transistors), a freewheel diode D1 is connected in parallel to the semiconductor switch element T1, and a freewheel diode D2 is connected in parallel to the semiconductor switch element T2. The
The power module of the present embodiment has a plurality of such bridges BR formed on one circuit board. In the following description, the codes of each bridge are distinguished by being described as BR1, BR2,. The AC electrode of the bridge BR1 is described as AC1, and the AC electrode of the bridge BR2 is described as AC2.
One set of semiconductor switch elements is composed of one semiconductor chip or a plurality of parallel semiconductor chips.

〔第１実施形態〕
図２を参照して第１実施形態のパワーモジュールにつき説明する。第１実施形態のパワーモジュールＰＭ１の模式図を図２に示す。
図２に示すように、本実施形態のパワーモジュールＰＭ１は、回路基板１０上に２つのブリッジＢＲ１、ＢＲ２が構成されたものである。
回路基板１０は、絶縁基板１１と、絶縁基板１１の一表面（上面とする）に支持された電極パターン１２，１３，１４，１５，１６とにより構成される。絶縁基板１１の下面は金属製のベースプレート（不図示）で支持される。各電極パターンの内わけは次の通りである。２つのブリッジＢＲ１、ＢＲ２で共通の電極は「共通」の文字を冠する。
すなわち、回路基板１０上には、共通Ｐ電極パターン１２と、ＡＣ電極パターン１３（ＡＣ１）と、Ｎ電極パターン１４と、ＡＣ電極パターン１５（ＡＣ２）と、Ｎ電極パターン１６とが構成されている。回路基板１０は、共通Ｐ電極パターン１２に隣接するＡＣ電極パターン１３（１５）と、当該ＡＣ電極パターン１３（１５）に対し共通Ｐ電極パターン１２の逆側に隣接するＮ電極パターン１４（１６）とを有し、共通Ｐ電極パターン１２を中心に、２つのブリッジＢＲ１，ＢＲ２分のＡＣ電極パターン１３，１５及びＮ電極パターン１４，１６が対称的に配置されている。図２に対称中心線Ｃ１を示す。 [First Embodiment]
The power module according to the first embodiment will be described with reference to FIG. A schematic diagram of the power module PM1 of the first embodiment is shown in FIG.
As shown in FIG. 2, the power module PM <b> 1 of the present embodiment is configured by configuring two bridges BR <b> 1 and BR <b> 2 on a circuit board 10.
The circuit board 10 includes an insulating substrate 11 and electrode patterns 12, 13, 14, 15, and 16 supported on one surface (upper surface) of the insulating substrate 11. The lower surface of the insulating substrate 11 is supported by a metal base plate (not shown). The breakdown of each electrode pattern is as follows. The electrode common to the two bridges BR1 and BR2 bears the word “common”.
That is, a common P electrode pattern 12, an AC electrode pattern 13 (AC1), an N electrode pattern 14, an AC electrode pattern 15 (AC2), and an N electrode pattern 16 are configured on the circuit board 10. . The circuit board 10 includes an AC electrode pattern 13 (15) adjacent to the common P electrode pattern 12 and an N electrode pattern 14 (16) adjacent to the AC electrode pattern 13 (15) on the opposite side of the common P electrode pattern 12. The AC electrode patterns 13 and 15 and the N electrode patterns 14 and 16 for the two bridges BR1 and BR2 are symmetrically arranged around the common P electrode pattern 12. FIG. 2 shows a symmetric center line C1.

共通Ｐ電極パターン１２には、対称中心線Ｃ１を境界にして一方側に半導体スイッチ素子Ｔ１及びダイオードＤ１がダイボンディングされている。これにより、半導体スイッチ素子Ｔ１及びダイオードＤ１は、共通Ｐ電極パターン１２に対して機械的に固定されるとともに、半導体スイッチ素子Ｔ１の下面電極及びダイオードＤ１の下面電極が共通Ｐ電極パターン１２に電気的に接続される。
半導体スイッチ素子Ｔ１の上面電極及びダイオードＤ１の上面電極がそれぞれ板状導電部材２１、２２を介してＡＣ電極パターン１３（ＡＣ１）と接続される。
ＡＣ電極パターン１３（ＡＣ１）には、半導体スイッチ素子Ｔ２及びダイオードＤ２がダイボンディングされている。これにより、半導体スイッチ素子Ｔ２及びダイオードＤ２は、ＡＣ電極パターン１３（ＡＣ１）に対して機械的に固定されるとともに、半導体スイッチ素子Ｔ２の下面電極及びダイオードＤ２の下面電極がＡＣ電極パターン１３（ＡＣ１）に電気的に接続される。
半導体スイッチ素子Ｔ２の上面電極及びダイオードＤ２の上面電極がそれぞれ板状導電部材２３，２４を介してＮ電極パターン１４と接続される。
以上によりブリッジＢＲ１が構成される。図示するようにブリッジＢＲ２は、板状導電部材２５〜２８を用いてブリッジＢＲ１と対称な関係で同様に構成される。
なお、板状導電部材としては、リードフレームのほか、リボン状導電部材などが適用される。 The common P electrode pattern 12 is die-bonded with a semiconductor switch element T1 and a diode D1 on one side with the symmetrical center line C1 as a boundary. As a result, the semiconductor switch element T1 and the diode D1 are mechanically fixed to the common P electrode pattern 12, and the lower surface electrode of the semiconductor switch element T1 and the lower surface electrode of the diode D1 are electrically connected to the common P electrode pattern 12. Connected to.
The upper electrode of the semiconductor switch element T1 and the upper electrode of the diode D1 are connected to the AC electrode pattern 13 (AC1) via the plate-like conductive members 21 and 22, respectively.
A semiconductor switch element T2 and a diode D2 are die-bonded to the AC electrode pattern 13 (AC1). Thereby, the semiconductor switch element T2 and the diode D2 are mechanically fixed to the AC electrode pattern 13 (AC1), and the lower surface electrode of the semiconductor switch element T2 and the lower surface electrode of the diode D2 are connected to the AC electrode pattern 13 (AC1). ) Is electrically connected.
The upper electrode of the semiconductor switch element T2 and the upper electrode of the diode D2 are connected to the N electrode pattern 14 via the plate-like conductive members 23 and 24, respectively.
The bridge BR1 is configured as described above. As shown in the figure, the bridge BR2 is similarly configured using a plate-like conductive member 25 to 28 in a symmetrical relationship with the bridge BR1.
As the plate-like conductive member, in addition to the lead frame, a ribbon-like conductive member or the like is applied.

以上のように、本実施形態のパワーモジュールＰＭ１おいては、ブリッジＢＲ１に属する半導体スイッチング素子Ｔ１と、ブリッジＢＲ２に属する半導体スイッチング素子Ｔ１とが回路基板１０上で隣り合う。
ブリッジＢＲ１に属する半導体スイッチング素子Ｔ１が接続する電極パターン１２，１３のうち他方のブリッジＢＲ２に近接して配置される電極パターンは、共通Ｐ電極パターン１２である。
一方、ブリッジＢＲ２に属する半導体スイッチング素子Ｔ１が接続する電極パターン１２，１５のうち他方のブリッジＢＲ１に近接して配置される電極パターンは、共通Ｐ電極パターン１２である。
したがって、これらの他方のブリッジに近接して配置される電極パターンが互いに同電位のＰ電極パターンであって、かつ、共通の電極パターンである。
本実施形態では、共通の電極パターンとして実施するが、互いに独立した電極パターンとして実施することも可能である。それは、共通Ｐ電極パターン１２を、ブリッジＢＲ１に属する半導体スイッチング素子Ｔ１及びダイオードＤ１が搭載されている部分と、ブリッジＢＲ２に属する半導体スイッチング素子Ｔ１及びダイオードＤ１が搭載されている部分とに分離することで実施可能である。例えば、図示する対称中心線Ｃ１で共通Ｐ電極パターン１２を二つに分離して形成することで実施できる。このようにＰ電極パターンを２つに分離し、回路基板１０上で繋がっていない独立した２つの電極パターンとしても、同電位の電極パターンであるので、両者の間に絶縁を確保するほどの大きな間隔を設ける必要がなく、パワーモジュールＰＭ１全体の小型化を図ることができる。
さらに本実施形態のように、２つのブリッジＢＲ１，ＢＲ２が接続するＰ電極パターンを回路基板１０上で一体に形成された共通Ｐ電極パターン１２とすることで、共通Ｐ電極パターン１２の面積を確保しつつ、パワーモジュールＰＭ１全体の小型化を図ることができる。 As described above, in the power module PM1 of the present embodiment, the semiconductor switching element T1 belonging to the bridge BR1 and the semiconductor switching element T1 belonging to the bridge BR2 are adjacent to each other on the circuit board 10.
Of the electrode patterns 12 and 13 to which the semiconductor switching element T1 belonging to the bridge BR1 is connected, the electrode pattern arranged close to the other bridge BR2 is the common P electrode pattern 12.
On the other hand, of the electrode patterns 12 and 15 to which the semiconductor switching element T1 belonging to the bridge BR2 is connected, the electrode pattern arranged close to the other bridge BR1 is the common P electrode pattern 12.
Therefore, the electrode patterns arranged close to these other bridges are P electrode patterns having the same potential, and are common electrode patterns.
In this embodiment, although it implements as a common electrode pattern, it is also possible to implement as an electrode pattern independent from each other. That is, the common P electrode pattern 12 is separated into a portion where the semiconductor switching element T1 and the diode D1 belonging to the bridge BR1 are mounted and a portion where the semiconductor switching element T1 and the diode D1 belonging to the bridge BR2 are mounted. Can be implemented. For example, it can be implemented by forming the common P electrode pattern 12 separately in two at the symmetrical center line C1 shown in the figure. In this way, the P electrode pattern is separated into two, and the two independent electrode patterns that are not connected on the circuit board 10 are also the same potential electrode pattern, so that the insulation is large between the two. There is no need to provide an interval, and the power module PM1 as a whole can be downsized.
Furthermore, the area of the common P electrode pattern 12 is ensured by using the common P electrode pattern 12 integrally formed on the circuit board 10 as the P electrode pattern to which the two bridges BR1 and BR2 are connected as in this embodiment. However, it is possible to reduce the size of the entire power module PM1.

以上のパワーモジュールＰＭ１にあっては、対称中心線Ｃ１から離れた両外側には、同電位であるＮ電極パターン１４，１６が配置される。
図２に示すように、複数のパワーモジュールＰＭ１，ＰＭ１，・・・を互いのＮ電極パターン１４，１６が隣接するように並べてパワーユニットを構成すことで、隣接する２つのパワーモジュールＰＭ１，ＰＭ１の間に絶縁を確保するほどの大きな間隔を設ける必要がなく、より小さな面積により多くのパワーモジュールＰＭ１を配置することができる。 In the power module PM1 described above, the N electrode patterns 14 and 16 having the same potential are arranged on both outer sides away from the symmetrical center line C1.
As shown in FIG. 2, by arranging a plurality of power modules PM1, PM1,... So that the N electrode patterns 14, 16 are adjacent to each other, a power unit is configured, so that two adjacent power modules PM1, PM1 are arranged. It is not necessary to provide a large space so as to ensure insulation between them, and more power modules PM1 can be arranged in a smaller area.

〔第２実施形態〕
図３を参照して第２実施形態のパワーモジュールにつき説明する。第２実施形態のパワーモジュールＰＭ２の模式図を図３に示す。
図３に示すように、本実施形態のパワーモジュールＰＭ２は、回路基板３０上に２つのブリッジＢＲ１、ＢＲ２が構成されたものである。
回路基板３０は、絶縁基板３１と、絶縁基板３１の一表面に支持された電極パターン３２，３３，３４，３５，３６とにより構成される。各電極パターンの内わけは次の通りである。
すなわち、回路基板３０上には、共通Ｎ電極パターン３２と、ＡＣ電極パターン３３（ＡＣ１）と、Ｐ電極パターン３４と、ＡＣ電極パターン３５（ＡＣ２）と、Ｐ電極パターン３６とが構成されている。回路基板３０は、共通Ｎ電極パターン３２に隣接するＡＣ電極パターン３３（３５）と、当該ＡＣ電極パターン３３（３５）に対し共通Ｎ電極パターン３２の逆側に隣接するＰ電極パターン３４（３６）とを有し、共通Ｎ電極パターン３２を中心に、２つのブリッジＢＲ１，ＢＲ２分のＡＣ電極パターン３３，３５及びＰ電極パターン３４，３６が対称的に配置されている。図３に対称中心線Ｃ１を示す。 [Second Embodiment]
A power module according to the second embodiment will be described with reference to FIG. A schematic diagram of the power module PM2 of the second embodiment is shown in FIG.
As shown in FIG. 3, the power module PM <b> 2 according to the present embodiment has two bridges BR <b> 1 and BR <b> 2 configured on a circuit board 30.
The circuit board 30 includes an insulating substrate 31 and electrode patterns 32, 33, 34, 35, and 36 supported on one surface of the insulating substrate 31. The breakdown of each electrode pattern is as follows.
That is, a common N electrode pattern 32, an AC electrode pattern 33 (AC1), a P electrode pattern 34, an AC electrode pattern 35 (AC2), and a P electrode pattern 36 are configured on the circuit board 30. . The circuit board 30 includes an AC electrode pattern 33 (35) adjacent to the common N electrode pattern 32 and a P electrode pattern 34 (36) adjacent to the AC electrode pattern 33 (35) on the opposite side of the common N electrode pattern 32. The AC electrode patterns 33 and 35 and the P electrode patterns 34 and 36 for the two bridges BR1 and BR2 are symmetrically arranged around the common N electrode pattern 32. FIG. 3 shows a symmetric center line C1.

Ｐ電極パターン３４には、半導体スイッチ素子Ｔ１及びダイオードＤ１がダイボンディングされている。これにより、半導体スイッチ素子Ｔ１及びダイオードＤ１は、Ｐ電極パターン３４に対して機械的に固定されるとともに、半導体スイッチ素子Ｔ１の下面電極及びダイオードＤ１の下面電極がＰ電極パターン３４に電気的に接続される。
半導体スイッチ素子Ｔ１の上面電極及びダイオードＤ１の上面電極がそれぞれボンディングワイヤー４１，４２を介してＡＣ電極パターン３３（ＡＣ１）と接続される。
ＡＣ電極パターン３３（ＡＣ１）には、半導体スイッチ素子Ｔ２及びダイオードＤ２がダイボンディングされている。これにより、半導体スイッチ素子Ｔ２及びダイオードＤ２は、ＡＣ電極パターン３３（ＡＣ１）に対して機械的に固定されるとともに、半導体スイッチ素子Ｔ２の下面電極及びダイオードＤ２の下面電極がＡＣ電極パターン３３（ＡＣ１）に電気的に接続される。
半導体スイッチ素子Ｔ２の上面電極及びダイオードＤ２の上面電極がそれぞれボンディングワイヤー４３，４４を介して共通Ｎ電極パターン３２と接続される。
以上によりブリッジＢＲ１が構成される。図示するようにブリッジＢＲ２は、ボンディングワイヤー４５〜４８を用いてブリッジＢＲ１と対称な関係で同様に構成される。 A semiconductor switch element T1 and a diode D1 are die bonded to the P electrode pattern. Thereby, the semiconductor switch element T1 and the diode D1 are mechanically fixed to the P electrode pattern 34, and the lower surface electrode of the semiconductor switch element T1 and the lower surface electrode of the diode D1 are electrically connected to the P electrode pattern 34. Is done.
The upper surface electrode of the semiconductor switch element T1 and the upper surface electrode of the diode D1 are connected to the AC electrode pattern 33 (AC1) via bonding wires 41 and 42, respectively.
A semiconductor switch element T2 and a diode D2 are die-bonded to the AC electrode pattern 33 (AC1). Thereby, the semiconductor switch element T2 and the diode D2 are mechanically fixed to the AC electrode pattern 33 (AC1), and the lower surface electrode of the semiconductor switch element T2 and the lower surface electrode of the diode D2 are connected to the AC electrode pattern 33 (AC1). ) Is electrically connected.
The upper electrode of the semiconductor switch element T2 and the upper electrode of the diode D2 are connected to the common N electrode pattern 32 via bonding wires 43 and 44, respectively.
The bridge BR1 is configured as described above. As shown in the figure, the bridge BR2 is similarly configured in a symmetrical relationship with the bridge BR1 using bonding wires 45 to 48.

以上のように、本実施形態のパワーモジュールＰＭ２おいては、ブリッジＢＲ１に属する半導体スイッチング素子Ｔ２と、ブリッジＢＲ２に属する半導体スイッチング素子Ｔ２とが回路基板３０上で隣り合う。
ブリッジＢＲ１に属する半導体スイッチング素子Ｔ２が接続する電極パターン３２，３３のうち他方のブリッジＢＲ２に近接して配置される電極パターンは、共通Ｎ電極パターン３２である。
一方、ブリッジＢＲ２に属する半導体スイッチング素子Ｔ２が接続する電極パターン３２，３５のうち他方のブリッジＢＲ１に近接して配置される電極パターンは、共通Ｎ電極パターン３２である。
したがって、これらの他方のブリッジに近接して配置される電極パターンが互いに同電位のＮ電極パターンであって、かつ、共通の電極パターンである。
本実施形態では、共通の電極パターンとして実施するが、互いに独立した電極パターンとして実施することも可能である。それは、共通Ｎ電極パターン３２を、ブリッジＢＲ１に属する半導体スイッチング素子Ｔ２及びダイオードＤ２から延びるワイヤー４３，４４がボンディングされる部分と、ブリッジＢＲ２に属する半導体スイッチング素子Ｔ２及びダイオードＤ２から延びるワイヤー４７，４８がボンディングされる部分とに分離することで実施可能である。例えば、図示する対称中心線Ｃ１で共通Ｎ電極パターン３２を二つに分離して形成することで実施できる。このようにＮ電極パターンを２つに分離し、回路基板３０上で繋がっていない独立した２つの電極パターンとしても、同電位の電極パターンであるので、両者の間に絶縁を確保するほどの大きな間隔を設ける必要がなく、パワーモジュールＰＭ２全体の小型化を図ることができる。
さらに本実施形態のように、２つのブリッジＢＲ１，ＢＲ２が接続するＮ電極パターンを回路基板１０上で一体に形成された共通Ｎ電極パターン３２とすることで、共通Ｎ電極パターン１２の面積を確保しつつ、パワーモジュールＰＭ２全体の小型化を図ることができる。
また本実施形態のパワーモジュールＰＭ２によれば、２つのブリッジＢＲ１，ＢＲ２の間に、半導体スイッチング素子がダイボンディングされない共通Ｎ電極パターン３２を配置することができ、ブリッジＢＲ１に属する半導体スイッチング素子Ｔ２と、ブリッジＢＲ２に属する半導体スイッチング素子Ｔ２との間の間隔を大きくとることができるため、熱干渉を抑制することができる。 As described above, in the power module PM2 of the present embodiment, the semiconductor switching element T2 belonging to the bridge BR1 and the semiconductor switching element T2 belonging to the bridge BR2 are adjacent on the circuit board 30.
Of the electrode patterns 32 and 33 to which the semiconductor switching element T2 belonging to the bridge BR1 is connected, the electrode pattern arranged close to the other bridge BR2 is the common N electrode pattern 32.
On the other hand, of the electrode patterns 32 and 35 to which the semiconductor switching element T2 belonging to the bridge BR2 is connected, the electrode pattern arranged close to the other bridge BR1 is the common N electrode pattern 32.
Therefore, the electrode patterns arranged close to these other bridges are N electrode patterns having the same potential and are common electrode patterns.
In this embodiment, although it implements as a common electrode pattern, it is also possible to implement as an electrode pattern independent from each other. That is, the common N electrode pattern 32 is bonded to the parts 43 and 44 extending from the semiconductor switching element T2 and the diode D2 belonging to the bridge BR1, and the wires 47 and 48 extending from the semiconductor switching element T2 and the diode D2 belonging to the bridge BR2. It can be implemented by separating into a portion to be bonded. For example, it can be implemented by forming the common N electrode pattern 32 separately in two at the symmetrical center line C1 shown in the figure. In this way, the two N electrode patterns are separated into two, and the two independent electrode patterns that are not connected on the circuit board 30 are the same potential electrode pattern, so that they are large enough to ensure insulation between the two. There is no need to provide an interval, and the entire power module PM2 can be downsized.
Furthermore, the area of the common N electrode pattern 12 is ensured by using the N electrode pattern connected to the two bridges BR1 and BR2 as the common N electrode pattern 32 integrally formed on the circuit board 10 as in the present embodiment. However, it is possible to reduce the size of the entire power module PM2.
Further, according to the power module PM2 of the present embodiment, the common N electrode pattern 32 in which the semiconductor switching element is not die-bonded can be disposed between the two bridges BR1 and BR2, and the semiconductor switching element T2 belonging to the bridge BR1 and Since the gap between the semiconductor switching element T2 belonging to the bridge BR2 can be increased, thermal interference can be suppressed.

以上のパワーモジュールＰＭ２にあっては、対称中心線Ｃ１から離れた両外側には、同電位であるＰ電極パターン３４，３６が配置される。
図３に示すように、複数のパワーモジュールＰＭ２，ＰＭ２，・・・を互いのＰ電極パターン３４，３６が隣接するように並べてパワーユニットを構成することで、隣接する２つのパワーモジュールＰＭ２，ＰＭ２の間に絶縁を確保するほどの大きな間隔を設ける必要がなく、より小さな面積により多くのパワーモジュールＰＭ２を配置することができる。 In the power module PM2 described above, the P electrode patterns 34 and 36 having the same potential are disposed on both outer sides away from the symmetry center line C1.
As shown in FIG. 3, a plurality of power modules PM2, PM2,... Are arranged so that their P electrode patterns 34, 36 are adjacent to each other to form a power unit. It is not necessary to provide a large space so as to ensure insulation between them, and more power modules PM2 can be arranged in a smaller area.

〔第３実施形態〕
第３実施形態として、図４に複数のパワーモジュールＰＭ３を円環状に配置したパワーユニットを示す。各パワーモジュールＰＭ３は互いに同一の構成である。パワーモジュールＰＭ３は、上記第１実施形態のＰ電極共通で板状導電部材を用いた構成を基本とし、円環状の全体配置スペースを半径方向のラインで切り分けた個々の配置スペース（外円弧と内円弧を有する扇状）に適合する外形に形成したものである。上記第１実施形態の要素に対応する部分は同符号を付して説明を省略するが、形状は図４に示す通りである。なお、図４中に示すＣ−Ｃ線に沿った断面図を図５に示す。図５においてはベースプレート１９を示す。図４においてはベースプレート１９を示し、絶縁基板１１の図示を省略する（図６において同じ）。
図４においては一部を示すが、この円環状の配置は１周に亘って構成される。したがって、どの一つのパワーモジュールＰＭ３も、周方向に沿った両側のパワーモジュールＰＭ３、ＰＭ３に挟まれる配置になり、配列の端に配置されるパワーモジュールが無いことから、すべてのパワーモジュールＰＭ３について、モジュール配置に起因する熱的条件を等しくすることができる。 [Third Embodiment]
As a third embodiment, FIG. 4 shows a power unit in which a plurality of power modules PM3 are arranged in an annular shape. Each power module PM3 has the same configuration. The power module PM3 is based on a configuration using a plate-like conductive member in common with the P electrode of the first embodiment, and is divided into individual arrangement spaces (outer arc and inner arc) obtained by dividing the entire annular arrangement space by radial lines. It is formed in an outer shape conforming to a fan shape having an arc. Portions corresponding to the elements of the first embodiment are given the same reference numerals and description thereof is omitted, but the shape is as shown in FIG. In addition, FIG. 5 shows a cross-sectional view along the line CC shown in FIG. In FIG. 5, the base plate 19 is shown. In FIG. 4, the base plate 19 is shown, and the illustration of the insulating substrate 11 is omitted (the same in FIG. 6).
Although a part is shown in FIG. 4, this annular arrangement is formed over one round. Therefore, any one power module PM3 is disposed between the power modules PM3 and PM3 on both sides along the circumferential direction, and since there is no power module disposed at the end of the array, for all the power modules PM3, The thermal conditions resulting from module placement can be made equal.

〔第４実施形態〕
第４実施形態として、図６に複数のパワーモジュールＰＭ４を円環状に配置したパワーユニットを示す。各パワーモジュールＰＭ４は互いに同一の構成である。パワーモジュールＰＭ４は、上記第２実施形態のＮ電極共通でボンディングワイヤーを用いた構成を基本とし、円環状の全体配置スペースを半径方向のラインで切り分けた個々の配置スペース（外円弧と内円弧を有する扇状）に適合する外形に形成したものである。上記第２実施形態の要素に対応する部分は同符号を付して説明を省略するが、形状は図６に示す通りである。
この円環状の配置も、上記第３実施形態と同様に１周に亘って構成される。したがって、すべてのパワーモジュールＰＭ４について、モジュール配置に起因する熱的条件を等しくすることができる。 [Fourth Embodiment]
As a fourth embodiment, FIG. 6 shows a power unit in which a plurality of power modules PM4 are arranged in an annular shape. Each power module PM4 has the same configuration. The power module PM4 is based on the configuration using the bonding wire in common with the N electrode of the second embodiment, and the individual arrangement space (outer arc and inner arc is divided by the radial line from the entire annular arrangement space. It has a shape that matches the shape of the fan. Portions corresponding to the elements of the second embodiment are given the same reference numerals and description thereof is omitted, but the shape is as shown in FIG.
This annular arrangement is also configured over one turn as in the third embodiment. Therefore, the thermal conditions resulting from the module arrangement can be made equal for all the power modules PM4.

また、第４実施形態に係るパワーユニットにあっては、各パワーモジュールＰＭ４の共通Ｎ電極パターン３２は、円環状配置の内周側に一頂点を配置し外周側に二頂点を配した三角形状に形成される。
半導体チップが搭載される電極パターンは、汎用の半導体チップが矩形状であることから、同じく矩形状にすることで効率よく搭載が可能である。
しかし、円環状配置に適合するように略扇状の外形に形成された回路基板上に、矩形の電極パターンを配置すると、略三角形状に配置スペースが残る。
一方、共通Ｎ電極パターン３２には、半導体チップが搭載されず、ボンディングワイヤーの１本ごとの接合面積は小さく、電極パターンの形状に合わせて接続点を選択できるので、矩形状に形成する必要性が低い。
そこで、この残った配置スペースを埋めるように共通Ｎ電極パターン３２を配置することで、スペースを有効利用することができる。図６においては、共通Ｎ電極パターン３２を三角形状に示したが、これは好ましい一例であって、本実施形態において共通Ｎ電極パターン３２の外形は、三角形状のほか、扇形状、台形状、Ｖ字状などを適用し得る。これらについて共通した条件は、円環状配置の内周側が狭く、外周側が広い形状であることである。 Further, in the power unit according to the fourth embodiment, the common N electrode pattern 32 of each power module PM4 has a triangular shape in which one vertex is arranged on the inner circumferential side of the annular arrangement and two vertices are arranged on the outer circumferential side. It is formed.
Since the general-purpose semiconductor chip has a rectangular shape, the electrode pattern on which the semiconductor chip is mounted can be efficiently mounted by making it rectangular.
However, when a rectangular electrode pattern is arranged on a circuit board formed in a substantially fan-shaped outer shape so as to conform to an annular arrangement, an arrangement space remains in a substantially triangular shape.
On the other hand, since the semiconductor chip is not mounted on the common N electrode pattern 32, the bonding area for each bonding wire is small, and the connection point can be selected according to the shape of the electrode pattern. Is low.
Therefore, by arranging the common N electrode pattern 32 so as to fill the remaining arrangement space, the space can be effectively used. In FIG. 6, the common N electrode pattern 32 is shown in a triangular shape. However, this is a preferable example. In this embodiment, the external shape of the common N electrode pattern 32 is a triangular shape, a fan shape, a trapezoidal shape, A V-shape or the like can be applied. A common condition for these is that the inner peripheral side of the annular arrangement is narrow and the outer peripheral side is wide.

〔第５実施形態〕
第５実施形態として、３以上のブリッジを一の回路基板上に構成する場合につき図７〜図９を参照して説明する。
図７に示すパワーモジュールＰＭ５は、一の回路基板５０上に４つのブリッジＢＲ１，ＢＲ２，ＢＲ３，ＢＲ４を構成したものである。
中央の対称中心線Ｃ１の両側に配置されるブリッジＢＲ１，ＢＲ２が構成される部分は、上記第２実施形態のパワーモジュールＰＭ２に相当する構造である。対応する部分に同符号を使用する。
さらに、Ｐ電極パターン３４を共通電極としてブリッジＢＲ３がブリッジＢＲ１に対して対称中心線Ｃ２を中心に対称に構成される。そのため回路基板５０上に、ＡＣ電極パターン３７（ＡＣ３）及びＮ電極パターン３８が設けられる。
また、Ｐ電極パターン３６を共通電極としてブリッジＢＲ４がブリッジＢＲ２に対して対称中心線Ｃ３を中心に対称に構成される。そのため回路基板５０上に、ＡＣ電極パターン３９（ＡＣ４）及びＮ電極パターン４０が設けられる。
パワーモジュールＰＭ５の構成の要点を上げると、４ブリッジ、中心Ｎ電極、両側Ｎ電極という構成である。したがって、図７に示すように複数のパワーモジュールＰＭ５，ＰＭ５，・・・を互いのＮ電極が隣接するように並べることができる。 [Fifth Embodiment]
As a fifth embodiment, a case where three or more bridges are configured on one circuit board will be described with reference to FIGS.
The power module PM5 shown in FIG. 7 includes four bridges BR1, BR2, BR3, and BR4 on one circuit board 50.
The portion where the bridges BR1 and BR2 disposed on both sides of the central symmetrical center line C1 are configured has a structure corresponding to the power module PM2 of the second embodiment. The same symbols are used for corresponding parts.
Further, with the P electrode pattern 34 as a common electrode, the bridge BR3 is configured to be symmetric with respect to the bridge BR1 about the symmetry center line C2. Therefore, the AC electrode pattern 37 (AC3) and the N electrode pattern 38 are provided on the circuit board 50.
Further, the bridge BR4 is configured symmetrically with respect to the bridge BR2 with respect to the center line C3 with the P electrode pattern 36 as a common electrode. Therefore, the AC electrode pattern 39 (AC4) and the N electrode pattern 40 are provided on the circuit board 50.
When the main points of the configuration of the power module PM5 are raised, the configuration is a 4-bridge, a center N electrode, and both-side N electrodes. Therefore, as shown in FIG. 7, a plurality of power modules PM5, PM5,... Can be arranged so that the N electrodes are adjacent to each other.

さらに、ブリッジＢＲ３又はブリッジＢＲ４の外側にＮ電極を共通としてブリッジを増設することができ、次にはＰ電極を共通とし、その次にはＮ電極を共通とし、繰り返し増設することで、ブリッジ数を選択することができる。   Further, the bridge can be added outside the bridge BR3 or the bridge BR4 with the N electrode in common, then the P electrode is shared, then the N electrode is shared, and the number of bridges is increased by repeating the addition. Can be selected.

ブリッジＢＲ１，ＢＲ２に対してブリッジＢＲ３までを増設した構造とすることで３ブリッジとすることができる。その構造は、図８に示すパワーモジュールＰＭ６に相当する。パワーモジュールＰＭ６は、３ブリッジ、中心ＡＣ電極、両側Ｐ／Ｎ電極という構成である。   Three bridges can be obtained by adding a bridge BR3 to the bridges BR1 and BR2. The structure corresponds to the power module PM6 shown in FIG. The power module PM6 has a configuration of three bridges, a central AC electrode, and both side P / N electrodes.

また、図９に示すようにブリッジＢＲ１，ＢＲ２に対して片側にブリッジＢＲ３、ブリッジＢＲ４を増設することで、４ブリッジ、中心Ｐ電極、両側Ｐ電極というパワーモジュールＰＭ７を構成することができる。回路基板５０上に、ＡＣ電極パターン５１（ＡＣ４）及びＰ電極パターン５２が設けられる。図９に示すように複数のパワーモジュールＰＭ７，ＰＭ７，・・・を互いのＰ電極が隣接するように並べることができる。   Further, as shown in FIG. 9, a power module PM7 including four bridges, a central P electrode, and both side P electrodes can be configured by adding a bridge BR3 and a bridge BR4 on one side with respect to the bridges BR1 and BR2. An AC electrode pattern 51 (AC4) and a P electrode pattern 52 are provided on the circuit board 50. As shown in FIG. 9, a plurality of power modules PM7, PM7,... Can be arranged so that their P electrodes are adjacent to each other.

以上の説明からわかるように、一の回路基板上に３ブリッジ以上を有したパワーモジュールを構成することもでき、ブリッジ数を２以上の任意の数で選択することができる。ブリッジ数に応じて回路基板５０のサイズは適宜に調整される。
ブリッジ数が偶数である場合は、両側同極の構成を得ることができる。ブリッジ数が３以上の奇数である場合は、両側異極の構成を得ることができる。なお、両側異極の構成の場合、図８に示すように複数のパワーモジュール（ＰＭ６）を同じ向きに並べると、Ｐ電極とＮ電極が隣接する。これを避けるには、パワーモジュール（ＰＭ６）を交互に反転して、隣り合うモジュールで隣接する電極がＰとＰ、ＮとＮ、ＰとＰ・・・というように繰り返すように並べる。 As can be understood from the above description, a power module having three or more bridges on one circuit board can be configured, and the number of bridges can be selected by an arbitrary number of two or more. The size of the circuit board 50 is appropriately adjusted according to the number of bridges.
When the number of bridges is an even number, a configuration with the same polarity on both sides can be obtained. In the case where the number of bridges is an odd number of 3 or more, it is possible to obtain a configuration of both sides different polarities. In addition, in the case of a configuration with opposite polarities on both sides, when a plurality of power modules (PM6) are arranged in the same direction as shown in FIG. 8, the P electrode and the N electrode are adjacent to each other. In order to avoid this, the power modules (PM6) are alternately inverted, and the adjacent modules are arranged so that the adjacent electrodes repeat in the order of P and P, N and N, P and P,.

なお、図７〜図９に示す構成では、配線材としてボンディングワイヤーを図示したが、ボンディングワイヤーに代えて上記第１実施形態のように板状導電部材を適用してもよい。   In the configurations shown in FIGS. 7 to 9, the bonding wire is illustrated as the wiring material, but a plate-like conductive member may be applied as in the first embodiment instead of the bonding wire.

以上の実施形態において回路基板（１０，３０，５０）上のＰ電極、Ｎ電極、ＡＣ電極の各電極パターンには、電気接続端子が設けられて、電磁モータなどの負荷や電源に繋ぐ配線が接続される。また、半導体スイッチ素子Ｔ１，Ｔ２の制御信号入力電極（ゲート電極、エミッタ電極）が回路基板（１０，３０，５０）上に引き出されて電気接続端子が設けられ、本パワーモジュールを動作させる駆動回路に繋ぐ配線が接続される。   In the above embodiment, each electrode pattern of the P electrode, the N electrode, and the AC electrode on the circuit board (10, 30, 50) is provided with an electrical connection terminal, and wiring connected to a load such as an electromagnetic motor or a power source is provided. Connected. In addition, a drive circuit for operating the power module by providing control signal input electrodes (gate electrodes, emitter electrodes) of the semiconductor switch elements T1, T2 on the circuit board (10, 30, 50) and providing electrical connection terminals. Wiring connecting to is connected.

１０ 回路基板
１１ 絶縁基板
１２ 共通Ｐ電極パターン
１３ ＡＣ電極パターン（ＡＣ１）
１４ Ｎ電極パターン
１５ ＡＣ電極パターン（ＡＣ２）
１６ Ｎ電極パターン
１９ ベースプレート
２１-２８ 板状導電部材
３０ 回路基板
３１ 絶縁基板
３２ 共通Ｎ電極パターン
３３ ＡＣ電極パターン（ＡＣ１）
３４ Ｐ電極パターン
３５ ＡＣ電極パターン（ＡＣ２）
３６ Ｐ電極パターン
３７ ＡＣ電極パターン（ＡＣ３）
３８ Ｎ電極パターン
３９ ＡＣ電極パターン（ＡＣ４）
４０ Ｎ電極パターン
４１-４８ ボンディングワイヤー
５０ 回路基板
５１ ＡＣ電極パターン（ＡＣ４）
５２ Ｐ電極パターン
ＢＲ１-４ ブリッジ
Ｃ１ 対称中心線
Ｃ２ 対称中心線
Ｃ３ 対称中心線
Ｄ１ フリーホイールダイオード
Ｄ２ フリーホイールダイオード
ＰＭ１-７ パワーモジュール
Ｔ１ 半導体スイッチング素子（ＩＧＢＴ）
Ｔ２ 半導体スイッチング素子（ＩＧＢＴ） 10 Circuit board 11 Insulating board 12 Common P electrode pattern 13 AC electrode pattern (AC1)
14 N electrode pattern 15 AC electrode pattern (AC2)
16 N electrode pattern 19 Base plate 21-28 Plate-like conductive member 30 Circuit board 31 Insulating board 32 Common N electrode pattern 33 AC electrode pattern (AC1)
34 P electrode pattern 35 AC electrode pattern (AC2)
36 P electrode pattern 37 AC electrode pattern (AC3)
38 N electrode pattern 39 AC electrode pattern (AC4)
40 N electrode pattern 41-48 Bonding wire 50 Circuit board 51 AC electrode pattern (AC4)
52 P electrode pattern BR1-4 Bridge C1 Symmetry center line C2 Symmetry center line C3 Symmetry center line D1 Free wheel diode D2 Free wheel diode PM1-7 Power module T1 Semiconductor switching element (IGBT)
T2 Semiconductor switching element (IGBT)

Claims (9)

Ｐ電極とＮ電極と間に２組の半導体スイッチ素子が直列に接続され、同２組の半導体スイッチ素子同士の接続点をＡＣ電極としたブリッジが一の回路基板上に複数構成されたパワーモジュールであって、
前記回路基板上で隣り合い異なるブリッジに属する半導体スイッチ素子がそれぞれ接続する前記回路基板上の電極パターンであって他方のブリッジに近接して配置される電極パターンが互いに同電位の電極パターンであるパワーモジュール。 A power module in which two sets of semiconductor switch elements are connected in series between a P electrode and an N electrode, and a plurality of bridges each having an AC electrode as a connection point between the two sets of semiconductor switch elements are formed on one circuit board. Because
A power that is an electrode pattern on the circuit board to which semiconductor switch elements belonging to different bridges adjacent to each other on the circuit board are connected, and the electrode patterns arranged close to the other bridge are electrode patterns having the same potential. module. 前記回路基板は、前記同電位の電極パターンとして、隣り合うブリッジで共通の電極パターンを有する請求項１に記載のパワーモジュール。   The power module according to claim 1, wherein the circuit board has an electrode pattern common to adjacent bridges as the electrode pattern having the same potential. 前記隣り合い異なるブリッジに属する半導体スイッチ素子は、前記共通の電極パターンに対し共にダイボンディングされている請求項２に記載のパワーモジュール。   The power module according to claim 2, wherein the semiconductor switch elements belonging to the adjacent different bridges are die-bonded together with respect to the common electrode pattern. 前記共通の電極パターンはＰ電極パターンであり、
前記回路基板は、前記Ｐ電極パターンに隣接するＡＣ電極パターンと、当該ＡＣ電極パターンに対し前記Ｐ電極パターンの逆側に隣接するＮ電極パターンとを有し、
前記Ｐ電極パターンにダイボンディングされた半導体スイッチ素子の上面電極と、前記ＡＣ電極パターンとが板状導電部材で接続され、
前記ＡＣ電極パターンにダイボンディングされた半導体スイッチ素子の上面電極と、前記Ｎ電極パターンとが他の板状導電部材で接続されてなる請求項３に記載のパワーモジュール。 The common electrode pattern is a P electrode pattern;
The circuit board has an AC electrode pattern adjacent to the P electrode pattern, and an N electrode pattern adjacent to the AC electrode pattern on the opposite side of the P electrode pattern,
The upper surface electrode of the semiconductor switch element die-bonded to the P electrode pattern and the AC electrode pattern are connected by a plate-like conductive member,
4. The power module according to claim 3, wherein the upper electrode of the semiconductor switch element die-bonded to the AC electrode pattern and the N electrode pattern are connected by another plate-like conductive member. 前記回路基板には、前記Ｐ電極パターンを中心に、２つのブリッジ分の前記ＡＣ電極パターン及び前記Ｎ電極パターンが対称的に配置されている請求項４に記載のパワーモジュール。   The power module according to claim 4, wherein the AC electrode pattern and the N electrode pattern for two bridges are symmetrically arranged on the circuit board with the P electrode pattern as a center. 前記隣り合い異なるブリッジに属する半導体スイッチ素子は、前記共通の電極パターンに対し共にワイヤーボンディングされている請求項２に記載のパワーモジュール。   3. The power module according to claim 2, wherein the semiconductor switch elements belonging to the adjacent different bridges are wire-bonded together to the common electrode pattern. 前記共通の電極パターンはＮ電極パターンであり、
前記回路基板は、前記Ｎ電極パターンに隣接するＡＣ電極パターンと、当該ＡＣ電極パターンに対し前記Ｎ電極パターンの逆側に隣接するＰ電極パターンとを有し、
前記Ｎ電極パターンにワイヤーボンディングされた半導体スイッチ素子の下面電極と、前記ＡＣ電極パターンとがダイボンディングにより接続され、
前記ＡＣ電極パターンにワイヤーボンディングされた半導体スイッチ素子の下面電極と、前記Ｐ電極パターンとがダイボンディングにより接続されてなる請求項５に記載のパワーモジュール。 The common electrode pattern is an N electrode pattern,
The circuit board has an AC electrode pattern adjacent to the N electrode pattern, and a P electrode pattern adjacent to the AC electrode pattern on the opposite side of the N electrode pattern,
The lower electrode of the semiconductor switch element wire-bonded to the N electrode pattern and the AC electrode pattern are connected by die bonding,
The power module according to claim 5, wherein a lower electrode of a semiconductor switch element wire-bonded to the AC electrode pattern and the P electrode pattern are connected by die bonding. 前記回路基板には、前記Ｎ電極パターンを中心に、２つのブリッジ分の前記ＡＣ電極パターン及び前記Ｐ電極パターンが対称的に配置されている請求項７に記載のパワーモジュール。   The power module according to claim 7, wherein the AC electrode pattern and the P electrode pattern for two bridges are symmetrically arranged on the circuit board with the N electrode pattern as a center. 請求項５又は請求項８に記載のパワーモジュールを複数備え、
互いに近接する電極パターンが互いに同電位の電極パターンであるように複数の前記パワーモジュールが円環状に配置されてなるパワーユニット。 A plurality of power modules according to claim 5 or claim 8,
A power unit in which a plurality of the power modules are arranged in an annular shape so that electrode patterns adjacent to each other are electrode patterns having the same potential.
JP2014182896A 2014-09-09 2014-09-09 Power module and power unit Pending JP2016058505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014182896A JP2016058505A (en) 2014-09-09 2014-09-09 Power module and power unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014182896A JP2016058505A (en) 2014-09-09 2014-09-09 Power module and power unit

Publications (1)

Publication Number Publication Date
JP2016058505A true JP2016058505A (en) 2016-04-21

Family

ID=55758835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014182896A Pending JP2016058505A (en) 2014-09-09 2014-09-09 Power module and power unit

Country Status (1)

Country Link
JP (1) JP2016058505A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018142735A1 (en) * 2017-02-06 2018-08-09 株式会社デンソー Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049810A (en) * 2005-08-09 2007-02-22 Toshiba Corp Semiconductor device for power converter and power converter with temperature protection function having the semiconductor device
JP2013182964A (en) * 2012-03-01 2013-09-12 Honda Motor Co Ltd Semiconductor device
JP2014033118A (en) * 2012-08-06 2014-02-20 Mitsubishi Electric Corp Semiconductor module pair and semiconductor device
JP2014103739A (en) * 2012-11-19 2014-06-05 Toyota Industries Corp Power conversion device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049810A (en) * 2005-08-09 2007-02-22 Toshiba Corp Semiconductor device for power converter and power converter with temperature protection function having the semiconductor device
JP2013182964A (en) * 2012-03-01 2013-09-12 Honda Motor Co Ltd Semiconductor device
JP2014033118A (en) * 2012-08-06 2014-02-20 Mitsubishi Electric Corp Semiconductor module pair and semiconductor device
JP2014103739A (en) * 2012-11-19 2014-06-05 Toyota Industries Corp Power conversion device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018142735A1 (en) * 2017-02-06 2018-08-09 株式会社デンソー Semiconductor device
JP2018129336A (en) * 2017-02-06 2018-08-16 株式会社デンソー Semiconductor device

Similar Documents

Publication Publication Date Title
EP2884650B1 (en) Power module comprising two elements, and three-level power conversion device using same
US9899328B2 (en) Power semiconductor module
JP6400201B2 (en) Power semiconductor module
WO2013118415A1 (en) Semiconductor device
JP2017208547A (en) Power module providing half bridge, and arrangement of power module and capacitor
CN104919589A (en) Semiconductor device
JP6202195B2 (en) Semiconductor device
US9607931B2 (en) Semiconductor device for suppressing a temperature increase in beam leads
JP2019029457A (en) Semiconductor module
JP2014036509A (en) Three-level power conversion device
JP2014064377A (en) Semiconductor module
JP6665456B2 (en) Power semiconductor device
JP2001346384A (en) Power module
JP2016197932A (en) Semiconductor device
US10707779B2 (en) Three-phase switch architecture
JP2016058505A (en) Power module and power unit
JP2015220344A5 (en)
JP7034043B2 (en) Power module and electrical equipment with power module
WO2013179463A1 (en) Power conversion apparatus
JP6765444B2 (en) Power converter
JP2015186438A (en) semiconductor device
US10186978B2 (en) Modular power conversion semiconductor device
JP2014158349A (en) Multilevel converter
US11323041B2 (en) Semiconductor device
US20160260691A1 (en) Semiconductor module

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180925