JP2016054244A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2016054244A
JP2016054244A JP2014179982A JP2014179982A JP2016054244A JP 2016054244 A JP2016054244 A JP 2016054244A JP 2014179982 A JP2014179982 A JP 2014179982A JP 2014179982 A JP2014179982 A JP 2014179982A JP 2016054244 A JP2016054244 A JP 2016054244A
Authority
JP
Japan
Prior art keywords
circuit board
holes
hole
crosstalk
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014179982A
Other languages
English (en)
Inventor
佑輝 佐藤
Yuki Sato
佑輝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014179982A priority Critical patent/JP2016054244A/ja
Publication of JP2016054244A publication Critical patent/JP2016054244A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】回路基板において、スルーホール間のクロストークを低減する。
【解決手段】回路基板1は、複数のスルーホール111、121を有する。複数のスルーホール111、121の各々は、回路基板1に対して、隣接するスルーホールが略直交するような傾きを有する。
【選択図】 図1

Description

本発明は、回路基板に関し、特に、スルーホールを有する回路基板に関する。
プリント基板等の回路基板では、表面と裏面を貫通したスルーホールにより、表面、内層、及び、裏面の回路パターンが接続される。
このような回路基板のスルーホールの長さは、通常、数ミリメートル程度であり、スルーホールにより伝送される信号への、スルーホール間のクロストークノイズ(以下、単にクロストークと記載する)の影響は小さいものであった。
しかしながら、近年、回路基板の高密度化に伴い、特に、LSI(Large Scale Integration)の直下等では、隣接するスルーホールの間隔が狭くなる傾向がある。また、回路基板の多層化に伴い、回路基板の厚さも増え、スルーホール長が長くなる傾向にある。さらに、回路基板上で伝送される信号の高速化も進んでいる。このため、上述のスルーホール間のクロストークの影響は無視できなくなってきている。
図8は、通常の回路基板2の例を示す斜視図である。また、図9は、通常の回路基板2の例を示す平面図である。図9の平面図は、図8の回路基板2の表面21、及び、裏面22を示す。
図8、及び、図9を参照すると、回路基板2は、スルーホール211a〜c、スルーホール221a〜c、及び、スルーホール231a〜cを有する。ここで、スルーホール211a〜cを第1のスルーホール群、スルーホール221a〜cを第2のスルーホール群、スルーホール231a〜cを第3のスルーホール群とする。第1〜第3のスルーホール群は、それぞれ、回路基板2に垂直で並列に配置された仮想的な面210、面220、面230に沿って、垂直に形成されている。すなわち、スルーホールは、互いに平行に形成されている。また、各スルーホール群におけるスルーホール間の間隔はX、スルーホール群間の間隔はX、回路基板2の厚さはLであると仮定する。
ここで、スルーホール211a〜c、221a、221c、231a〜cがクロストークを発生するスルーホール(Aggressor)、スルーホール221bがクロストークを受けるスルーホール(Victim)であると仮定する。また、スルーホールの長さがLの場合に、スルーホール(Victim)が、距離X離れた1つのスルーホール(Aggressor)から受けるクロストークの大きさがKであると仮定する。
この場合、スルーホール221bが、スルーホール211b、221a、221c、及び、231bから受けるクロストークの合計は、4Kである。また、クロストークの大きさは、距離に反比例するため、スルーホール221bが、スルーホール211a、211c、231a、及び、231cから受けるクロストークの合計は、4×(1/√2)×K=2×√2×Kである。したがって、スルーホール221bが、周囲のスルーホール211a〜c、221a、221c、231a〜cから受けるクロストークの合計は、(4+2×√2)×Kである。
なお、関連技術として、特許文献1には、回路基板におけるパターンの配線効率を高めるために、スルーホールを傾けて設ける技術が開示されている。
特許平02−060188号公報
本発明の目的は、上述した課題を解決し、スルーホール間のクロストークが低減された回路基板を提供することである。
本発明の回路基板は、複数のスルーホールを備えた回路基板であって、前記複数のスルーホールの各々は、前記回路基板に対して、隣接するスルーホールが略直交するような傾きを有する。
本発明の効果は、回路基板において、スルーホール間のクロストークが低減できることである。
本発明の第1の実施の形態の特徴的な構成を示すブロック図である。 本発明の第1の実施の形態における回路基板1の例を示す斜視図である。 本発明の第1の実施の形態における回路基板1の例を示す平面図である。 本発明の第2の実施の形態における回路基板1の例を示す斜視図である。 本発明の第2の実施の形態における回路基板1の例を示す平面図である。 本発明の第3の実施の形態における回路基板1の例を示す斜視図である。 本発明の第3の実施の形態における回路基板1の例を示す平面図である。 通常の回路基板2の例を示す斜視図である。 通常の回路基板2の例を示す平面図である。
(第1の実施の形態)
本発明の第1の実施の形態について説明する。
はじめに、本発明の第1の実施の形態の構成を説明する。
図2は、本発明の第1の実施の形態における回路基板1の例を示す斜視図である。また、図3は、本発明の第1の実施の形態における回路基板1の例を示す平面図である。図3の平面図は、図2の回路基板1の表面11、及び、裏面12を示す。
図2、及び、図3を参照すると、本発明の第1の実施の形態の回路基板1は、スルーホール111a〜c、スルーホール121a〜c、及び、スルーホール131a〜cを有する。スルーホールの内部の表面には、導電体が塗膜され、回路基板1の表面11、内層(図示せず)、及び、裏面12に配置される回路パターン(図示せず)と接続される。
ここで、スルーホール111a〜cを第1のスルーホール群、スルーホール121a〜cを第2のスルーホール群、スルーホール131a〜cを第3のスルーホール群とする。第1〜第3のスルーホール群は、それぞれ、回路基板1に垂直で、並列に配置された仮想的な面110、面120、面130に沿って、回路基板1の垂直方向に対して斜めに形成されている。第2のスルーホール群のスルーホール121a〜cは、回路基板1の垂直方向に対して、角度αで形成される。第2のスルーホール群に隣接する、第1のスルーホール群のスルーホール111a〜c、及び、第3のスルーホール群のスルーホール131a〜cは、回路基板1の垂直方向に対して、第2のスルーホール群とは反対の角度α’で形成される。
角度α、及び、α’は、好適には、隣接するスルーホール群間で、異なる2つのスルーホールが直交するように選択される。すなわち、角度α、及び、α’は、図2において、スルーホール121aの中心線521を平行移動した直線522と、スルーホール111aの中心線511との成す角βが直角となるように選択される。この場合、角度α、及び、α’として、例えば、それぞれ、45度が用いられる。
また、図8のケースと同様に、各スルーホール群におけるスルーホール間の間隔はX、スルーホール群間の間隔はX、回路基板1の厚さはLであると仮定する。
ここで、図8のケースと同様に、スルーホール111a〜c、121a、121c、131a〜cがクロストークを発生するスルーホール(Aggressor)、スルーホール121bがクロストークを受けるスルーホール(Victim)であると仮定する。また、スルーホールの長さがLの場合に、スルーホール(Victim)が、距離X離れた1つのスルーホール(Aggressor)から受けるクロストークの大きさがKであると仮定する。
隣接するスルーホール群間で異なる2つのスルーホールが直交する場合、各スルーホール群のスルーホールは、隣接するスルーホール群のスルーホールにより発生したクロストークの影響を受けない。すなわち、スルーホール121bは、スルーホール111a〜c、及び、スルーホール131a〜cによるクロストークの影響を受けない。また、クロストークの大きさは、スルーホール長に比例するため、角度α、α’が45度の場合、スルーホール121bがスルーホール121a、121cから受けるクロストークの合計は、2×√2×K=2√2×Kである。したがって、図8のケースのように、各スルーホールが回路基板2に垂直に形成されている場合に比べて、クロストークは4K低減する。
なお、本発明の第1の形態では、隣接するスルーホール群間で、異なる2つのスルーホールが直交する場合を例に説明した。しかしながら、隣接するスルーホール群間のクロストークの大きさが信号レベルに比べて十分小さくできれば、異なる2つのスルーホールは、完全に直交している必要はなく、直交に近い状態(略直交)でもよい。この場合、図2における角度βは、直角に近い他の値(略直角)でもよく、角度α、及び、α’は、45度に近い他の値(略45度)でもよい。
次に、本発明の第1の実施の形態の特徴的な構成を説明する。
図1は、本発明の第1の実施の形態の特徴的な構成における、回路基板1の例を示す図である。
図1を参照すると、回路基板1は、複数のスルーホール111、121を有する。複数のスルーホール111、121の各々は、回路基板1に対して、隣接するスルーホール111、121が略直交するような傾きを有する。
本発明の第1の実施の形態によれば、回路基板において、スルーホール間のクロストークを低減できる。その理由は、隣接するスルーホールが略直交するような傾きを有するためである。
これにより、例えば、クロストークを低減するためのGND(ground)ガード等を設けることなく、クロストークを低減できる。
(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。
図4は、本発明の第2の実施の形態における回路基板1の例を示す斜視図である。また、図5は、本発明の第2の実施の形態における回路基板1の例を示す平面図である。図5の平面図は、図4の回路基板1の表面11、及び、裏面12を示す。
図4、及び、図5を参照すると、本発明の第2の実施の形態の回路基板1は、スルーホール141a〜c、及び、スルーホール151a〜cを有する。
ここで、スルーホール141a〜cを第1のスルーホール群、スルーホール151a〜cを第2のスルーホール群とする。第1のスルーホール群のスルーホール141a〜cは、表面11では仮想的な面140と表面11とが交差する線に沿って、裏面12では仮想的な面150と裏面12とが交差する線に沿って貫通するように、回路基板1の垂直方向に対して斜めに形成される。第2のスルーホール群のスルーホール151a〜cは、表面11では仮想的な面150と表面11とが交差する線に沿って、裏面12では仮想的な面140と裏面12とが交差する線に沿って貫通するように、回路基板1の垂直方向に対して斜めに形成される。
第1のスルーホール群のスルーホール141a〜cは、回路基板1の垂直方向に対して、角度αで形成される。第2のスルーホール群のスルーホール151a〜cは、回路基板1の垂直方向に対して、第1のスルーホール群とは反対の角度α’で形成される。すなわち、第1のスルーホール群のスルーホール141a〜cと第2のスルーホール群のスルーホール151a〜cは、交互に交差するように形成される。
角度α、及び、α’は、好適には、隣接するスルーホール群間で、異なる2つのスルーホールが直交するように選択される。すなわち、角度α、及び、α’は、図4において、スルーホール151aの中心線551を平行移動した直線552と、スルーホール141aの中心線541との成す角βが直角となるように選択される。この場合、角度α、及び、α’として、例えば、それぞれ、45度が用いられる。
本発明の第2の実施の形態によれば、本発明の第1の実施の形態と同様に、回路基板において、スルーホール間のクロストークを低減できる。
(第3の実施の形態)
次に、本発明の第3の実施の形態について説明する。
図6は、本発明の第3の実施の形態における回路基板1の例を示す斜視図である。また、図7は、本発明の第3の実施の形態における回路基板1の例を示す平面図である。図7の平面図は、図6の回路基板1の表面11、及び、裏面12を示す。
図6、及び、図7を参照すると、本発明の第3の実施の形態の回路基板1は、スルーホール161〜163を有する。
スルーホール161〜163は、回路基板1の垂直方向に対して斜めに、それぞれ、回路基板1の垂直方向に対して、角度α、α’、及び、α’’で形成される。角度α、α’、及び、α’’は、好適には、スルーホール161〜163が、互いに直交するように選択される。すなわち、角度α、α’、及び、α’’は、図6において、角β、及び、β’が、それぞれ、直角となるように選択される。ここで、角βは、スルーホール162の中心線562を平行移動した直線564と、スルーホール161の中心線561との成す角である。角β’は、スルーホール163の中心線563を平行移動した直線565と、スルーホール161の中心線561との成す角である。
本発明の第3の実施の形態によれば、本発明の第1の実施の形態と同様に、回路基板において、スルーホール間のクロストークを低減できる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
1 回路基板
2 回路基板
11 表面
12 裏面
21 表面
22 裏面
110 面
111 スルーホール
120 面
121 スルーホール
130 面
131 スルーホール
140 面
141 スルーホール
150 面
151 スルーホール
161 スルーホール
210 面
211 スルーホール
220 面
221 スルーホール
230 面
231 スルーホール
511 中心線
521 中心線
522 直線
541 中心線
551 中心線
552 直線
561 中心線
562 中心線
563 中心線
564 直線
565 直線

Claims (6)

  1. 複数のスルーホールを備えた回路基板であって、
    前記複数のスルーホールの各々は、前記回路基板に対して、隣接するスルーホールが略直交するような傾きを有する、
    回路基板。
  2. 前記複数のスルーホールは、各々が1以上のスルーホールを含む、前記回路基板に並列に配置される、複数のスルーホール群を構成し、
    前記複数のスルーホール群の各々のスルーホールは、隣接するスルーホール群のスルーホールが略直交するような傾きを有する、
    請求項1に記載の回路基板。
  3. 前記隣接するスルーホール群の各々のスルーホールは、前記回路基板に垂直な方向に対して、互いに反対方向の、略45度の傾きを有する、
    請求項2に記載の回路基板。
  4. 前記複数のスルーホール群の各々の1以上のスルーホールは、前記回路基板に垂直な面に沿って、所定の間隔で形成される、
    請求項2または3に記載の回路基板。
  5. 前記複数のスルーホール群は、前記回路基板に、所定の間隔で並列に配置される、
    請求項2乃至4のいずれかに記載の回路基板。
  6. 前記複数のスルーホールの内の隣接する3つのスルーホールが、互いに略直交するような傾きを有する、
    請求項1に記載の回路基板。
JP2014179982A 2014-09-04 2014-09-04 回路基板 Pending JP2016054244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014179982A JP2016054244A (ja) 2014-09-04 2014-09-04 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014179982A JP2016054244A (ja) 2014-09-04 2014-09-04 回路基板

Publications (1)

Publication Number Publication Date
JP2016054244A true JP2016054244A (ja) 2016-04-14

Family

ID=55745368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014179982A Pending JP2016054244A (ja) 2014-09-04 2014-09-04 回路基板

Country Status (1)

Country Link
JP (1) JP2016054244A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303525A (ja) * 1997-04-24 1998-11-13 Shinko Electric Ind Co Ltd 配線基板、多層配線基板及びその製造方法
US20070131452A1 (en) * 2005-12-08 2007-06-14 International Business Machines Corporation Multilayer printed circuit board having via arrangements for reducing crosstalk among vias
JP2013115347A (ja) * 2011-11-30 2013-06-10 Kyocera Corp 差動伝送線路および多層配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303525A (ja) * 1997-04-24 1998-11-13 Shinko Electric Ind Co Ltd 配線基板、多層配線基板及びその製造方法
US20070131452A1 (en) * 2005-12-08 2007-06-14 International Business Machines Corporation Multilayer printed circuit board having via arrangements for reducing crosstalk among vias
JP2013115347A (ja) * 2011-11-30 2013-06-10 Kyocera Corp 差動伝送線路および多層配線基板

Similar Documents

Publication Publication Date Title
US10375822B2 (en) Circuit board with return path separated low crosstalk via transition structure
US8022309B2 (en) Flexible printed circuit board
US8941012B2 (en) Flexible circuit board and ground line structure
CN103929877A (zh) 印刷电路板和印刷电路板的制造方法
TWI429343B (zh) 電路板
JP2018500757A (ja) 差動信号線の配線方法、及びpcb基板
KR100744535B1 (ko) 누화 간섭을 감소시키는 가드 트레이스 패턴 및 상기 가드트레이스 패턴을 구비하는 인쇄회로기판
US7781680B2 (en) Flexible printed circuit board
EP3629681A1 (en) Printed circuit board and communication device
CN103988375A (zh) 带有屏蔽的插塞式连接器
CN103269562A (zh) 一种应用于电路板的滤波装置
WO2009057856A1 (en) A micro-strip transmission line structure of a serpentine type
CN209914166U (zh) 一种阵列焊盘差分布线结构及连接器封装
US10757812B1 (en) Chip double-sided layout on PCB
TWI298990B (en) Method and apparatus for routing a differential pair on a printed circuit board
TWI445462B (zh) 軟性電路板
JP6149382B2 (ja) 特性インピーダンス管理用テストクーポンおよびこれを備えたプリント基板
JP2016054244A (ja) 回路基板
US20150296609A1 (en) Multi-circuit-layer circuit board
TW201630484A (zh) 印製電路板及應用該印製電路板的電子裝置
TW201225747A (en) Printed circuit board
US10032710B2 (en) Via pattern to reduce crosstalk between differential signal pairs
TW201349950A (zh) 電路板
US9622348B2 (en) Multilayer circuit board
US10912189B2 (en) Circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181016