JP2016043447A - Manufacturing method of mems structure and mems structure - Google Patents

Manufacturing method of mems structure and mems structure Download PDF

Info

Publication number
JP2016043447A
JP2016043447A JP2014169344A JP2014169344A JP2016043447A JP 2016043447 A JP2016043447 A JP 2016043447A JP 2014169344 A JP2014169344 A JP 2014169344A JP 2014169344 A JP2014169344 A JP 2014169344A JP 2016043447 A JP2016043447 A JP 2016043447A
Authority
JP
Japan
Prior art keywords
layer
opening pattern
mems structure
etching stopper
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014169344A
Other languages
Japanese (ja)
Inventor
冬至郎 高木
Toshiro Takagi
冬至郎 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014169344A priority Critical patent/JP2016043447A/en
Publication of JP2016043447A publication Critical patent/JP2016043447A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of an MEMS structure and the MEMS structure capable of performing separation of a support substrate from a wafer in a short time and suppressing a cost.SOLUTION: A manufacturing method of an MEMS structure includes: a first process for forming an etching stopper layer on a mother substrate; a second process for forming a first opening pattern on the etching stopper layer; a third process for forming a plurality of device layers on the etching stopper layer; a fourth process for establishing a support substrate; a fifth process for forming a second opening pattern which exposes an adhesive layer on a position corresponding to the first opening pattern from a second surface opposite to a first surface of a mother substrate; and a sixth process for etching the adhesive layer to separate the support substrate from the second opening pattern according to a wet-etching method. Therein, the first opening pattern corresponds to a dicing line and the mother substrate is divided into a plurality of pieces by the second opening pattern.SELECTED DRAWING: Figure 4

Description

本発明は、MEMS構造体の製造方法、MEMS構造体に関するものである。   The present invention relates to a method for manufacturing a MEMS structure and a MEMS structure.

近年、超小型の振動子、センサ等のデバイスを、MEMS(Micro Electro Mechanical Systems)技術を用いて形成することが行われている。このようなデバイスを製造するにあたり、ウェハの薄板化が進み、薄板化されたウェハを支持基板でサポートするプロセスが開発されている。このようなサポートプロセスでは、薄板化したデバイスウェハを支持基板上に仮止めし、デバイスウェハに対して必要な加工を施した後にデバイスウェハ上から支持基板を剥離する。   2. Description of the Related Art In recent years, devices such as ultra-small vibrators and sensors have been formed using MEMS (Micro Electro Mechanical Systems) technology. In manufacturing such a device, the wafer has been thinned, and a process for supporting the thinned wafer with a support substrate has been developed. In such a support process, the thinned device wafer is temporarily fixed on the support substrate, and after the necessary processing is performed on the device wafer, the support substrate is peeled off from the device wafer.

支持基板を剥離する際には、デバイスウェハに対する物理的なダメージの軽減が肝要である故、ウェットプロセスで剥離する手法が採られることが一般的である。   When peeling off the support substrate, it is important to reduce physical damage to the device wafer. Therefore, a method of peeling off by a wet process is generally adopted.

支持基板が剥離された後のデバイスウェハの個片化を行う場合には、特許文献1及び特許文献2に示すようなレーザーダイシングやステルスダイシングなどのダイシング装置が用いられる。   When the device wafer is separated after the support substrate is peeled off, a dicing apparatus such as laser dicing or stealth dicing as shown in Patent Document 1 and Patent Document 2 is used.

特開2012−156217号公報JP 2012-156217 A 特開2011−256409号公報JP 2011-256409 A

上述したように、デバイスウェハ上から支持基板を剥離する方法としてウェットプロセス法を用いる場合、デバイスウェハと支持基板との貼り合わせ側面から剥離させようとすると、積層構造体を剥離溶液内へ長時間浸漬させる必要がある。このため、短時間で剥離を行える方法が求められている。
また、レーザーダイシングやステルスダイシングなどのダイシング装置は高価であるため、安価に製造できる方法が求められている。
As described above, when the wet process method is used as a method of peeling the support substrate from the device wafer, if the device wafer and the support substrate are peeled from the bonding side surface, the laminated structure is put into the peeling solution for a long time. It is necessary to immerse. For this reason, there is a demand for a method capable of peeling in a short time.
Further, since dicing apparatuses such as laser dicing and stealth dicing are expensive, a method that can be manufactured at low cost is required.

本発明は、上記問題に鑑みて成されたものであって、ウェハからの支持基板の剥離を短時間で行えるとともにコストを抑えたMEMS構造体の製造方法、MEMS構造体を提供することができる。   The present invention has been made in view of the above problems, and can provide a method for manufacturing a MEMS structure and a MEMS structure that can peel a support substrate from a wafer in a short time and reduce costs. .

本発明に係るひとつのMEMS構造体の製造方法は、マザー基板の第1面にエッチングストッパー層を形成する第1の工程と、前記第1面の一部を露出させる第1開口パターンを前記エッチングストッパー層に形成する第2の工程と、残された前記エッチングストッパー層上に複数のデバイス層を形成する第3の工程と、前記第1面の側に接着層を介して支持基板を設置する第4の工程と、前記マザー基板の前記第1面に対向する第2面から、前記第1開口パターンに対応する位置において前記接着層を露出させる第2開口パターンを形成する第5の工程と、ウェットエッチング法により、前記第2開口パターンから前記接着層をエッチングし前記支持基板を剥離する第6の工程と、を含み、前記第1開口パターンはダイシングラインに対応し、前記第2開口パターンによって前記マザー基板は複数の個片に分割されることを特徴とする。   One method of manufacturing a MEMS structure according to the present invention includes a first step of forming an etching stopper layer on a first surface of a mother substrate, and a first opening pattern exposing a part of the first surface. A second step of forming a stopper layer, a third step of forming a plurality of device layers on the remaining etching stopper layer, and a support substrate on the first surface side through an adhesive layer A fourth step and a fifth step of forming a second opening pattern exposing the adhesive layer at a position corresponding to the first opening pattern from a second surface of the mother substrate facing the first surface. And a sixth step of etching the adhesive layer from the second opening pattern and peeling the support substrate by a wet etching method, and the first opening pattern corresponds to a dicing line. The mother substrate by the second opening pattern is characterized in that it is divided into a plurality of pieces.

この製造方法によれば、ウェットエッチング法により支持基板を剥離する際に、マザー基板に形成した第2開口パターンとエッチングストッパー層に形成した第1開口パターンを通じて、支持基板とマザー基板とを貼り合せている接着層を効率よく溶解させることができる。これにより、短時間で支持基板をマザー基板から剥離させることが可能となる。
また、支持基板の剥離と同時にマザー基板が複数の個片に分割されることから、ダイシング工程を省略することができる。よって、生産性に優れ、MEMS構造体を安価に製造することができる。
According to this manufacturing method, when the support substrate is peeled off by the wet etching method, the support substrate and the mother substrate are bonded together through the second opening pattern formed in the mother substrate and the first opening pattern formed in the etching stopper layer. The adhesive layer can be efficiently dissolved. Thereby, it becomes possible to peel the support substrate from the mother substrate in a short time.
In addition, since the mother substrate is divided into a plurality of pieces simultaneously with the peeling of the support substrate, the dicing process can be omitted. Therefore, it is excellent in productivity and a MEMS structure can be manufactured at low cost.

上記ひとつのMEMS構造体の製造方法において、前記複数の個片の各々に、前記複数のデバイス層の中のいずれかが形成されていることが好ましい。   In the method for manufacturing a single MEMS structure, any one of the plurality of device layers is preferably formed on each of the plurality of pieces.

この製造方法によれば、複数のMEMS構造体が得られる。   According to this manufacturing method, a plurality of MEMS structures are obtained.

上記ひとつのMEMS構造体の製造方法において、前記第5の工程において、前記複数のデバイス層の各々に対応する位置の前記エッチングストッパー層を露出させる第3開口パターンを形成する製造方法としてもよい。   In the method for manufacturing a single MEMS structure, in the fifth step, a third opening pattern that exposes the etching stopper layer at a position corresponding to each of the plurality of device layers may be formed.

この製造方法によれば、第5の工程において、第2開口パターンと第3開口パターンとを同時に形成することにより、製造工程を短縮することができる。   According to this manufacturing method, the manufacturing process can be shortened by simultaneously forming the second opening pattern and the third opening pattern in the fifth process.

上記ひとつのMEMS構造体の製造方法において、前記第1開口パターンは、前記複数の個片の角部が丸くなるように形成してもよい。   In the method for manufacturing a single MEMS structure, the first opening pattern may be formed so that corners of the plurality of pieces are rounded.

この製造方法によれば、エッチングストッパー層上の積層構造における角部にかかる応力を緩和することができる。これにより、マザー基板に、エッチングストッパー層の第1開口パターンに対応する第2開口パターンを形成する際に使用するマスクとマザー基板との密着性が向上し、剥離等を防止することができる。   According to this manufacturing method, the stress applied to the corners in the laminated structure on the etching stopper layer can be relaxed. As a result, the adhesion between the mask used when forming the second opening pattern corresponding to the first opening pattern of the etching stopper layer on the mother substrate and the mother substrate is improved, and peeling or the like can be prevented.

本発明に係るひとつのMEMS構造体は、半導体基板と、前記半導体基板の第1面に形成された第1の層と、前記第1の層上に形成されたデバイス層と、を含み、前記半導体基板は、前記デバイス層が形成されている位置において、前記第1面に対向する第2面から前記第1の層に至る貫通部を有し、前記デバイス層を平面視した状態において、前記第1の層の角部及び前記半導体基板の角部が丸いことを特徴とする。   One MEMS structure according to the present invention includes a semiconductor substrate, a first layer formed on a first surface of the semiconductor substrate, and a device layer formed on the first layer, The semiconductor substrate has a penetrating portion from the second surface facing the first surface to the first layer at a position where the device layer is formed. The corners of the first layer and the corners of the semiconductor substrate are rounded.

この構成によれば、製造時において半導体基板の角部における積層構造等の応力を緩和することができるため、信頼性の高いMEMS構造体を得ることができる。   According to this configuration, since the stress such as the laminated structure at the corners of the semiconductor substrate can be relaxed during manufacturing, a highly reliable MEMS structure can be obtained.

上記のひとつのMEMS構造体において、前記第1の層が振動板として機能することが好ましい。   In the one MEMS structure described above, it is preferable that the first layer functions as a diaphragm.

この構成によれば、第1の層を振動板として機能させることにより、構成要素が少なくなり、MEMS構造体を安価に得ることができる。   According to this configuration, by causing the first layer to function as a diaphragm, the number of components is reduced, and the MEMS structure can be obtained at low cost.

本発明に係る一実施形態のMEMS構造体の概略構成を部分断面で示す斜視図。The perspective view which shows schematic structure of the MEMS structure of one Embodiment which concerns on this invention in a partial cross section. MEMS構造体の概略構成を示す平面図。The top view which shows schematic structure of a MEMS structure. デバイス層の概略構成を示す部分断面図。The fragmentary sectional view which shows schematic structure of a device layer. 第1実施形態におけるMEMS構造体の製造方法の流れを示す図。The figure which shows the flow of the manufacturing method of the MEMS structure in 1st Embodiment. 第1実施形態におけるMEMS構造体の製造方法を示す工程図。Process drawing which shows the manufacturing method of the MEMS structure in 1st Embodiment. 第1実施形態におけるMEMS構造体の製造方法を示す工程図。Process drawing which shows the manufacturing method of the MEMS structure in 1st Embodiment. 第1実施形態におけるMEMS構造体の製造方法を示す工程図。Process drawing which shows the manufacturing method of the MEMS structure in 1st Embodiment. 第1実施形態におけるシリコンマザー基板のダイシングラインとエッチングストッパー層とを示す平面図。The top view which shows the dicing line and etching stopper layer of the silicon mother board | substrate in 1st Embodiment. 第2実施形態のMEMS構造体の製造方法を示す工程図。Process drawing which shows the manufacturing method of the MEMS structure of 2nd Embodiment. 第2実施形態におけるシリコンマザー基板のダイシングラインとエッチングストッパー層とを示す平面図。The top view which shows the dicing line and etching stopper layer of the silicon mother board | substrate in 2nd Embodiment.

以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。   Embodiments of the present invention will be described below with reference to the drawings. In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.

(MEMS構造体)
図1は、本発明に係る一実施形態におけるMEMS構造体1の概略構成を部分断面で示す斜視図である。図2は、MEMS構造体1の概略構成を示す平面図である。図3は、デバイス層4の概略構成を示す部分断面図である。
(MEMS structure)
FIG. 1 is a perspective view showing a schematic configuration of a MEMS structure 1 according to an embodiment of the present invention in a partial cross section. FIG. 2 is a plan view showing a schematic configuration of the MEMS structure 1. FIG. 3 is a partial cross-sectional view showing a schematic configuration of the device layer 4.

MEMS構造体1は、図1に示すように、半導体基板としてのシリコン基板2と、エッチングストッパー層(第1の層)3と、デバイス層4と、を少なくとも備えている。MEMS構造体1は、MEMS技術により形成される。   As illustrated in FIG. 1, the MEMS structure 1 includes at least a silicon substrate 2 as a semiconductor substrate, an etching stopper layer (first layer) 3, and a device layer 4. The MEMS structure 1 is formed by MEMS technology.

シリコン基板(半導体基板)2は、単結晶シリコンから形成された薄い板状部材である。薄板からなるシリコン基板2の板厚は、例えば100μm以下である。図2に示すように、シリコン基板2の平面視における4つの角部2qは丸く形成されている。   The silicon substrate (semiconductor substrate) 2 is a thin plate-like member formed from single crystal silicon. The thickness of the thin silicon substrate 2 is, for example, 100 μm or less. As shown in FIG. 2, the four corners 2q in the plan view of the silicon substrate 2 are rounded.

シリコン基板2には、図1に示すように、シリコン基板2の厚さ方向を貫通する開口部(貫通部)2Aが形成されている。開口部2Aは、本発明の第3開口パターンに対応する。開口部2Aは、シリコン基板2の中央部であってデバイス層4に対応する位置に形成され、シリコン基板2の第2面12b側に開口している。   As shown in FIG. 1, the silicon substrate 2 has an opening (penetrating portion) 2 </ b> A penetrating in the thickness direction of the silicon substrate 2. The opening 2A corresponds to the third opening pattern of the present invention. The opening 2 </ b> A is formed at a position corresponding to the device layer 4 in the center of the silicon substrate 2, and opens on the second surface 12 b side of the silicon substrate 2.

エッチングストッパー層3は、シリコン基板2の第1面12a上に形成されている。図2に示すように、エッチングストッパー層3の平面視における4つの角部3qも丸く形成されている。   The etching stopper layer 3 is formed on the first surface 12 a of the silicon substrate 2. As shown in FIG. 2, the four corners 3q in the plan view of the etching stopper layer 3 are also rounded.

エッチングストッパー層3は、シリコン基板2に上記開口部2Aを形成する際のエッチングストッパーとして機能する。エッチングストッパー層3の全体の膜厚は、例えば、200〜5000nm程度である。   The etching stopper layer 3 functions as an etching stopper when the opening 2A is formed in the silicon substrate 2. The total film thickness of the etching stopper layer 3 is, for example, about 200 to 5000 nm.

エッチングストッパー層3は、複数あるいは単体の絶縁膜から構成されている。エッチングストッパー層3の形成材料としては、一例として、酸化チタン、酸化アルミニウム、酸化ジルコニウム、窒化シリコン、酸化シリコン、ステンレス鋼等といった靱性の高い絶縁材料が用いられる。本実施形態では、例えば、酸化ジルコニウムを用いてエッチングストッパー層3を形成した。   The etching stopper layer 3 is composed of a plurality or a single insulating film. As an example of the material for forming the etching stopper layer 3, an insulating material having high toughness such as titanium oxide, aluminum oxide, zirconium oxide, silicon nitride, silicon oxide, and stainless steel is used. In this embodiment, for example, the etching stopper layer 3 is formed using zirconium oxide.

デバイス層4は、一例として、図3に示すような圧電素子5および圧電素子5を駆動する配線等からなるいわゆる素子本体である。   As an example, the device layer 4 is a so-called element body including a piezoelectric element 5 and wirings for driving the piezoelectric element 5 as shown in FIG.

圧電素子5は、振動板41と、下部電極42と、圧電体層43と、上部電極44と、を備えている。本実施形態においては、上述したエッチングストッパー層3の一部であってシリコン基板2の開口部2Aにおいて露出する部分が、特に振動板41として機能する。   The piezoelectric element 5 includes a vibration plate 41, a lower electrode 42, a piezoelectric layer 43, and an upper electrode 44. In the present embodiment, a part of the etching stopper layer 3 described above that is exposed in the opening 2A of the silicon substrate 2 functions as the diaphragm 41 in particular.

下部電極42の形成材料としては、例えば、ニッケル、イリジウム、金、プラチナ、タングステン、チタン、パラジウム、銀、タンタル、モリブデン、クロム、ストロンチウムとルテニウムとの複合膜、ランタンとニッケルとの複合膜等から選ばれる導電性材料が用いられる。下部電極42の膜厚は、例えば、20〜400nm程度である。   Examples of the material for forming the lower electrode 42 include nickel, iridium, gold, platinum, tungsten, titanium, palladium, silver, tantalum, molybdenum, chromium, a composite film of strontium and ruthenium, and a composite film of lanthanum and nickel. A selected conductive material is used. The film thickness of the lower electrode 42 is, for example, about 20 to 400 nm.

圧電体層43の形成材料としては、例えば、ジルコン酸チタン酸鉛(PZT)が用いられる。   As a material for forming the piezoelectric layer 43, for example, lead zirconate titanate (PZT) is used.

なお、圧電体層43の形成材料としては、その他の圧電材料が用いられてもよい。本実施形態において、上部電極44の下で圧電体層43は完全に下部電極42を覆っている。これにより、圧電体層43の働きによって上部電極44と下部電極42との間で短絡することが回避されている。   As a material for forming the piezoelectric layer 43, other piezoelectric materials may be used. In the present embodiment, the piezoelectric layer 43 completely covers the lower electrode 42 under the upper electrode 44. This prevents a short circuit between the upper electrode 44 and the lower electrode 42 due to the action of the piezoelectric layer 43.

上部電極44の形成材料としては、下部電極42と同様、例えばニッケル、イリジウム、金、プラチナ、タングステン、チタン、パラジウム、銀、タンタル、モリブデン、クロム、ストロンチウムとルテニウムとの複合膜、ランタンとニッケルとの複合膜等から選ばれる導電性材料が用いられる。上部電極44の膜厚は、例えば、50〜400nm程度である。   As a material for forming the upper electrode 44, for example, nickel, iridium, gold, platinum, tungsten, titanium, palladium, silver, tantalum, molybdenum, chromium, a composite film of strontium and ruthenium, lanthanum and nickel, and the like. A conductive material selected from a composite film or the like is used. The film thickness of the upper electrode 44 is, for example, about 50 to 400 nm.

なお、上部電極44は、下部電極42と同じ種類の金属材料を用いてもよいし、下部電極42とは異なる種類の金属材料を用いてもよい。   The upper electrode 44 may use the same type of metal material as the lower electrode 42, or may use a different type of metal material from the lower electrode 42.

なお、本実施形態では、デバイス層4の一例として圧電素子5を備える構成について述べたがこれに限定されるものではない。
デバイス層4は、振動子やセンサ素子、それらを駆動する配線や電極等からなるいわゆる素子本体であり、上述したデバイス層4の構成に限らず、いかなる構造、形状、用途のものであってもよい。
In the present embodiment, the configuration including the piezoelectric element 5 as an example of the device layer 4 has been described, but the configuration is not limited thereto.
The device layer 4 is a so-called element body composed of a vibrator, a sensor element, wirings and electrodes for driving them, and is not limited to the configuration of the device layer 4 described above, and may be of any structure, shape, and application Good.

次に、上述したようなMEMS構造体1の製造方法について説明する。   Next, a method for manufacturing the MEMS structure 1 as described above will be described.

[第1実施形態におけるMEMS構造体の製造方法]
図4は、第1実施形態におけるMEMS構造体の製造方法の流れを示す図である。図5〜図7は、第1実施形態におけるMEMS構造体の製造方法を示す工程図である。図8は、シリコンマザー基板(マザー基板)10のダイシングラインLを示す平面図であって、ダイシングラインLの交点部分を拡大して示している。
[Method for Manufacturing MEMS Structure in First Embodiment]
FIG. 4 is a diagram illustrating a flow of a method for manufacturing the MEMS structure according to the first embodiment. 5 to 7 are process diagrams showing the method for manufacturing the MEMS structure according to the first embodiment. FIG. 8 is a plan view showing a dicing line L of the silicon mother substrate (mother substrate) 10, and shows an enlarged intersection portion of the dicing line L. FIG.

(エッチングストッパー層3の形成工程:第1の工程)
先ず、図4及び図5(A)に示すように、薄板のシリコンマザー基板10の第1面10aにエッチングストッパー層(第1の層)3を形成する(ステップS1)。エッチングストッパー層3は、シリコンマザー基板10の第2面10b側を後の工程でエッチング処理する際のストッパーとして機能する。
(Etching stopper layer 3 forming step: first step)
First, as shown in FIGS. 4 and 5A, an etching stopper layer (first layer) 3 is formed on the first surface 10a of the thin silicon mother substrate 10 (step S1). The etching stopper layer 3 functions as a stopper when etching the second surface 10b side of the silicon mother substrate 10 in a later process.

(エッチングストッパー層3のパターニング工程:第2の工程)
次に、図4及び図5(B)に示すように、エッチングストッパー層3に対してフォトリソグラフィー、ドライエッチングを行い、シリコンマザー基板10のダイシングラインLに対応する第1開口パターン13を形成する(ステップS2)。ドライエッチングは、エッチングストッパー層3を貫通した時点で終了する。
(Etching stopper layer 3 patterning step: second step)
Next, as shown in FIGS. 4 and 5B, photolithography and dry etching are performed on the etching stopper layer 3 to form the first opening pattern 13 corresponding to the dicing line L of the silicon mother substrate 10. (Step S2). Dry etching is terminated when the etching stopper layer 3 is penetrated.

このようにして、シリコンマザー基板10のダイシングラインL上に存在するエッチングストッパー層3が部分的に除去され、これにより形成された第1開口パターン13からシリコンマザー基板10の第1面10aが露出される。   Thus, the etching stopper layer 3 existing on the dicing line L of the silicon mother substrate 10 is partially removed, and the first surface 10a of the silicon mother substrate 10 is exposed from the first opening pattern 13 formed thereby. Is done.

(デバイス層4の形成工程:第3の工程)
次に、図4及び図5(C)に示すように、エッチングストッパー層3上にデバイス層4を複数形成する(ステップS3)。デバイス層4は、シリコンマザー基板10上に設定された所定の構造体形成領域R毎に配置される。複数の構造体形成領域Rは、ダイシングラインLによって区画される領域である。
(Device layer 4 formation step: third step)
Next, as shown in FIGS. 4 and 5C, a plurality of device layers 4 are formed on the etching stopper layer 3 (step S3). The device layer 4 is arranged for each predetermined structure forming region R set on the silicon mother substrate 10. The plurality of structure forming regions R are regions partitioned by dicing lines L.

本実施形態では、図8に示すように、シリコンマザー基板10の法線方向から見た平面視において、シリコンマザー基板10上に残るエッチングストッパー層3の角部3qが丸くなるように第1開口パターン13を形成する。   In the present embodiment, as shown in FIG. 8, the first opening is formed so that the corner 3q of the etching stopper layer 3 remaining on the silicon mother substrate 10 is round in a plan view viewed from the normal direction of the silicon mother substrate 10. A pattern 13 is formed.

(支持基板15の設置工程:第4の工程)
次に、図4及び図5(D)に示すように、シリコンマザー基板10上に接着層14を介して支持基板15を設置する(ステップS4)。接着層14は、第1開口パターン13から露出するシリコンマザー基板10の第1面10aと、エッチングストッパー層3と、デバイス層4と、を覆うように形成する。接着層14としては、シリコンマザー基板10の第2面10b側を加工するプロセスに対する耐性があり、裏面加工プロセス中に応力変化の少ないものが望ましい。
(Installation process of support substrate 15: fourth process)
Next, as shown in FIGS. 4 and 5D, the support substrate 15 is placed on the silicon mother substrate 10 via the adhesive layer 14 (step S4). The adhesive layer 14 is formed so as to cover the first surface 10 a of the silicon mother substrate 10 exposed from the first opening pattern 13, the etching stopper layer 3, and the device layer 4. The adhesive layer 14 is preferably resistant to a process for processing the second surface 10b side of the silicon mother substrate 10 and has a small stress change during the back surface processing process.

(レジストパターンMの形成工程)
次に、図4及び図6(A)に示すように、シリコンマザー基板10の第2面10bにレジストパターンMを形成する(ステップS5)。レジストパターンMには、ダイシング用パターン開口hと、トレンチ加工用パターン開口gと、をそれぞれ形成しておく。トレンチ加工用パターン開口gの各々は、シリコンマザー基板10上の構造体形成領域Rごとに形成されている。
(Formation process of resist pattern M)
Next, as shown in FIGS. 4 and 6A, a resist pattern M is formed on the second surface 10b of the silicon mother substrate 10 (step S5). A dicing pattern opening h and a trench processing pattern opening g are formed in the resist pattern M, respectively. Each of the trench processing pattern openings g is formed for each structure forming region R on the silicon mother substrate 10.

トレンチ加工用パターン開口gは、例えば20μm〜数百μmの大きさを有している。ダイシング用パターン開口hは、例えば20μm未満の大きさを有している。   The trench processing pattern opening g has a size of 20 μm to several hundred μm, for example. For example, the dicing pattern opening h has a size of less than 20 μm.

(シリコンマザー基板10のパターニング工程:第5の工程)
次に、図4及び図6(B)に示すように、フォトマスクを用いたフォトリソグラフィー、ドライエッチングを順に行い、シリコンマザー基板10をパターニングする(ステップS6)。
(Patterning process of silicon mother substrate 10: fifth process)
Next, as shown in FIGS. 4 and 6B, photolithography using a photomask and dry etching are sequentially performed to pattern the silicon mother substrate 10 (step S6).

トレンチ加工用パターン開口gの部分では、エッチングストッパー層3にてエッチング加工がストップし、第3開口パターンとしての開口部2Aが形成される。このようにして、複数のデバイス層4の各々に対応する位置のエッチングストッパー層3を露出させる開口部2Aを複数形成する。   In the trench processing pattern opening g, the etching process is stopped by the etching stopper layer 3, and an opening 2A as a third opening pattern is formed. In this way, a plurality of openings 2A that expose the etching stopper layer 3 at positions corresponding to the plurality of device layers 4 are formed.

一方、ダイシング用パターン開口hの部分では、ダイシングラインLに対応する第2開口パターン2Bが形成される。   On the other hand, in the portion of the dicing pattern opening h, a second opening pattern 2B corresponding to the dicing line L is formed.

第2開口パターン2Bは、エッチングストッパー層3に形成された第1開口パターン13に倣って形成される。第2開口パターン2Bは、エッチングストッパー層3の第1開口パターン13に連通し、一つの貫通溝を形成する。これら第2開口パターン2B及び第1開口パターン13からは少なくとも接着層14の一部が露出する。   The second opening pattern 2B is formed following the first opening pattern 13 formed in the etching stopper layer 3. The second opening pattern 2B communicates with the first opening pattern 13 of the etching stopper layer 3 to form one through groove. At least a part of the adhesive layer 14 is exposed from the second opening pattern 2 </ b> B and the first opening pattern 13.

このようにして、構造体形成領域Rごと開口部2Aを形成するとともに、ダイシングラインLに対応する第2開口パターン2Bを形成する。これら複数の開口部2A及び第2開口パターン2Bを同じパターン工程で形成することにより、製造工程が短縮される。   In this way, the opening 2A is formed together with the structure forming region R, and the second opening pattern 2B corresponding to the dicing line L is formed. By forming the plurality of openings 2A and the second opening pattern 2B in the same pattern process, the manufacturing process is shortened.

図6(B)から分かるように、トレンチ加工用パターン開口gと、ダイシング用パターン開口hと、では開口の大きさが異なる。このため、エッチングガスの侵入の仕方が変わり、エッチングレートが各開口g、hで異なることが考えられる。つまり、トレンチ加工用パターン開口gとダイシング用パターン開口hとの間で段階的にパターンの破断が進行する。   As can be seen from FIG. 6B, the size of the opening is different between the trench processing pattern opening g and the dicing pattern opening h. For this reason, it is conceivable that the etching gas enters in different ways, and the etching rate differs between the openings g and h. That is, the pattern breakage progresses stepwise between the trench processing pattern opening g and the dicing pattern opening h.

この際の応力を緩和するために、本実施形態では、図6(B)に示したダイシング用パターン開口hの平面視における角部Mqを、図8に示したエッチングストッパー層3の角部3qに倣って丸く形成しておいた。   In order to relieve the stress at this time, in this embodiment, the corner portion Mq in the plan view of the dicing pattern opening h shown in FIG. 6B is changed to the corner portion 3q of the etching stopper layer 3 shown in FIG. It was formed in a round shape following the above.

これにより、シリコンマザー基板10のパターニング時に、エッチングストッパー層3上の積層構造の角部に生じる応力が緩和されることとなる。よって、レジストパターンM、シリコンマザー基板10及びエッチングストッパー層3における相互間の密着性が向上し、剥離等が防止される。   As a result, the stress generated at the corners of the stacked structure on the etching stopper layer 3 during the patterning of the silicon mother substrate 10 is relaxed. Therefore, the adhesiveness among the resist pattern M, the silicon mother substrate 10 and the etching stopper layer 3 is improved, and peeling or the like is prevented.

(フォトマスクの除去工程)
次に、図4及び図6(C)に示すように、シリコンマザー基板10の第2面10b上のレジストパターンMをプラズマアッシングで除去する(ステップS7)。この際、ダイシング用パターン開口hを通じて接着層14の一部が除去されることもあるため、接着層14が貫通しないようにアッシング条件を設定する。ダイシングラインL上の接着層14を残しておくことによって、支持基板15上に積層構造を保持させておくことができる。
(Photomask removal process)
Next, as shown in FIGS. 4 and 6C, the resist pattern M on the second surface 10b of the silicon mother substrate 10 is removed by plasma ashing (step S7). At this time, since part of the adhesive layer 14 may be removed through the dicing pattern opening h, ashing conditions are set so that the adhesive layer 14 does not penetrate. By leaving the adhesive layer 14 on the dicing line L, the laminated structure can be held on the support substrate 15.

レジストパターンMが除去されたシリコンマザー基板10には、構造体形成領域Rごとに形成された複数の開口部2Aと、ダイシングラインLに対応するダイシング用の第2開口パターン2Bと、が存在する。   The silicon mother substrate 10 from which the resist pattern M has been removed has a plurality of openings 2A formed for each structure forming region R and a second opening pattern 2B for dicing corresponding to the dicing line L. .

(支持基板の剥離工程:第6の工程)
次に、ウェットエッチングにより支持基板15の剥離を行う(ステップS8)。
図4及び図7(A)に示すように、剥離溶液16を入れた剥離容器17内にシリコンマザー基板10の全体を浸漬させる。
(Support substrate peeling step: sixth step)
Next, the support substrate 15 is peeled off by wet etching (step S8).
As shown in FIGS. 4 and 7A, the entire silicon mother substrate 10 is immersed in a peeling container 17 containing a peeling solution 16.

このとき、図7(A)に示すような治具50を用いてシリコンマザー基板10を支持した状態で、剥離容器17内にシリコンマザー基板10を浸漬させてもよい。治具50は、一面に複数の受け部51を有している。   At this time, the silicon mother substrate 10 may be immersed in the peeling container 17 in a state where the silicon mother substrate 10 is supported using a jig 50 as shown in FIG. The jig 50 has a plurality of receiving portions 51 on one surface.

複数の受け部51の各々は、シリコンマザー基板10の各開口部2A内に挿入されている。複数の受け部51は、上述したトレンチ加工用パターン開口gの反転パターンを有するマスクによって形成されたものである。   Each of the plurality of receiving portions 51 is inserted into each opening 2 </ b> A of the silicon mother substrate 10. The plurality of receiving portions 51 are formed by the mask having the reverse pattern of the trench processing pattern opening g described above.

なお、図7(A)に示した治具50の構成は一例であって、これに限定されるものではない。   Note that the configuration of the jig 50 shown in FIG. 7A is an example, and the present invention is not limited to this.

剥離溶液16は、用いる接着層14の形成材料に応じて、接着層14を可溶とする通常知られた剥離溶液を適宜選択して用いることができる。   As the peeling solution 16, a conventionally known peeling solution that makes the adhesive layer 14 soluble can be appropriately selected and used according to the forming material of the adhesive layer 14 to be used.

剥離溶液内にシリコンマザー基板10を浸漬させると、接着層14のうちエッチングストッパー層3で覆われていない部分、すなわちエッチングストッパー層3の開口13hを通じて接着層14が剥離溶液16に触れることで、接着層14が溶解する。接着層14の全体を剥離溶液16に溶解させることで、シリコンマザー基板10の第1面10aから支持基板15が剥離される。   When the silicon mother substrate 10 is immersed in the stripping solution, the adhesive layer 14 touches the stripping solution 16 through the portion of the adhesive layer 14 that is not covered with the etching stopper layer 3, that is, the opening 13h of the etching stopper layer 3. The adhesive layer 14 dissolves. The support substrate 15 is peeled from the first surface 10 a of the silicon mother substrate 10 by dissolving the entire adhesive layer 14 in the peeling solution 16.

本実施形態では、支持基板15が剥離されるのと同時にシリコンマザー基板10から個片化されていたシリコン基板2の各々が分離する。すなわち、複数のデバイス構造体11の各々が分離され、図7(B)に示すように、治具50の各受け部51によって受け止められる。これにより、治具50を引き上げることで、複数のデバイス構造体11を一度に取り出すことが可能である。   In the present embodiment, each of the silicon substrates 2 separated from the silicon mother substrate 10 is separated at the same time when the support substrate 15 is peeled off. That is, each of the plurality of device structures 11 is separated and received by each receiving portion 51 of the jig 50 as shown in FIG. Thereby, it is possible to take out the plurality of device structures 11 at a time by pulling up the jig 50.

このようにして図7(C)に示すようなMEMS構造体1が複数完成する。   A plurality of MEMS structures 1 as shown in FIG. 7C are thus completed.

以上のように、本実施形態では、エッチングストッパー層3にダイシングラインLに対応する第1開口パターン13を形成するとともに、シリコンマザー基板10にダイシング用の第2開口パターン2Bを形成しておくこととした。これにより、支持基板15の剥離工程において、これら第1開口パターン13および第2開口パターン2Bから剥離溶液16が侵入し、シリコンマザー基板10と支持基板15とを貼り合せている接着層14を効率よく溶解させることができる。   As described above, in this embodiment, the first opening pattern 13 corresponding to the dicing line L is formed in the etching stopper layer 3, and the second opening pattern 2B for dicing is formed in the silicon mother substrate 10. It was. Thereby, in the peeling process of the support substrate 15, the peeling solution 16 enters from the first opening pattern 13 and the second opening pattern 2 </ b> B, and the adhesive layer 14 that bonds the silicon mother substrate 10 and the support substrate 15 is efficiently used. Can be dissolved well.

接着層14の側面だけでなく、接着層14の面内におけるダイシングラインLに対応する領域が剥離溶液16に晒されることで、接着層14が短時間で溶解する。つまり、ダイシングラインLの縦横の本数に応じて剥離溶液16の侵入箇所が増えるため、接着層14の側面のみを剥離溶液16に晒していた従来の剥離方法に比べて、支持基板15の剥離性が各段に向上する。よって、シリコンマザー基板10から支持基板15を短時間で剥離させることが可能となる。このように、剥離工程における浸漬時間が短くて済むため生産性が向上する。   The region corresponding to the dicing line L in the surface of the adhesive layer 14 as well as the side surface of the adhesive layer 14 is exposed to the peeling solution 16 so that the adhesive layer 14 dissolves in a short time. That is, since the number of penetrations of the stripping solution 16 increases according to the number of dicing lines L in the vertical and horizontal directions, the peelability of the support substrate 15 can be improved as compared with the conventional stripping method in which only the side surface of the adhesive layer 14 is exposed to the stripping solution 16. Improves in each stage. Therefore, it is possible to peel the support substrate 15 from the silicon mother substrate 10 in a short time. In this way, productivity is improved because the immersion time in the peeling process is short.

また、上記製造方法によれば、支持基板15が剥離するのと同時にシリコンマザー基板10が第2開口パターン2Bにおいて個片化されるようになっていることから、以後のダイシング工程を省略することができる。これにより、高価なダイシング装置が不要となり、MEMS構造体1の量産を安価に行うことができる。   Further, according to the above manufacturing method, since the silicon mother substrate 10 is separated into pieces in the second opening pattern 2B at the same time when the support substrate 15 is peeled off, the subsequent dicing process is omitted. Can do. Thereby, an expensive dicing apparatus becomes unnecessary and mass production of the MEMS structure 1 can be performed at low cost.

[第2実施形態におけるMEMS構造体の製造方法]
次に、第2実施形態におけるMEMS構造体の製造方法について述べる。
以下に示す本実施形態における製造方法の基本工程は、上記第1実施形態における製造工程と略同様であるが、エッチングストッパー層3の加工工程において異なる。
[Method for Manufacturing MEMS Structure in Second Embodiment]
Next, a manufacturing method of the MEMS structure in the second embodiment will be described.
The basic steps of the manufacturing method in the present embodiment shown below are substantially the same as the manufacturing steps in the first embodiment, but are different in the processing steps of the etching stopper layer 3.

よって、以下の説明では、エッチングストッパー層3の加工工程とそれ以降の製造工程について詳しく説明し、共通な箇所の説明は省略する。また、説明に用いる各図面において、図1〜図8と共通の構成要素には同一の符号を付すものとする。   Therefore, in the following description, the processing step of the etching stopper layer 3 and the subsequent manufacturing steps will be described in detail, and description of common portions will be omitted. Moreover, in each drawing used for description, the same code | symbol shall be attached | subjected to the same component as FIGS.

図9は、第2実施形態におけるMEMS構造体の製造方法を示す工程図である。図10は、第2実施形態におけるシリコンマザー基板10のダイシングラインLとエッチングストッパー層3とを示す平面図である。   FIG. 9 is a process diagram illustrating a method for manufacturing a MEMS structure according to the second embodiment. FIG. 10 is a plan view showing the dicing line L and the etching stopper layer 3 of the silicon mother substrate 10 in the second embodiment.

まず、図9(A)に示したように、第1面10aに、エッチングストッパー層30および複数のデバイス層4が形成されたシリコンマザー基板10を用意する。   First, as shown in FIG. 9A, a silicon mother substrate 10 having an etching stopper layer 30 and a plurality of device layers 4 formed on the first surface 10a is prepared.

次に、図9(B)に示すように、シリコンマザー基板10のダイシングラインLに対応する部分開口パターン23をエッチングストッパー層30に形成する。部分開口パターン23は、ダイシングラインLに沿って形成されるもので、複数の開口23h及び複数の連結部23jを有する。   Next, as shown in FIG. 9B, a partial opening pattern 23 corresponding to the dicing line L of the silicon mother substrate 10 is formed in the etching stopper layer 30. The partial opening pattern 23 is formed along the dicing line L, and has a plurality of openings 23h and a plurality of connecting portions 23j.

部分開口パターン23は、図9(B)及び図10に示すように、ダイシングラインL上に存在するエッチングストッパー層30の一部を部分的に残すようにして形成する。
つまり、シリコンマザー基板10の法線方向から見たエッチングストッパー層3の面内において、ダイシングラインL上に位置するエッチングストッパー層3の一部を残しつつ、ダイシングラインL上に位置するエッチングストッパー層3の一部を除去することによって形成する。
As shown in FIGS. 9B and 10, the partial opening pattern 23 is formed so as to partially leave a part of the etching stopper layer 30 existing on the dicing line L.
That is, the etching stopper layer located on the dicing line L while leaving a part of the etching stopper layer 3 located on the dicing line L in the plane of the etching stopper layer 3 viewed from the normal direction of the silicon mother substrate 10. It is formed by removing a part of 3.

部分開口パターン23を形成することで、複数の開口23hから、ダイシングラインLに沿うシリコンマザー基板10の第1面10aを部分的に露出させる。   By forming the partial opening pattern 23, the first surface 10a of the silicon mother substrate 10 along the dicing line L is partially exposed from the plurality of openings 23h.

その後、シリコンマザー基板10のパターニング工程及びレジストパターンMの除去工程を続けて実施する。   Thereafter, the patterning process of the silicon mother substrate 10 and the removal process of the resist pattern M are continuously performed.

次に、支持基板15の剥離工程を行う。支持基板15の剥離工程では、図9(C)に示すように剥離容器17内にシリコンマザー基板10を浸漬させると、部分開口パターン23の複数の開口23hから剥離溶液が侵入して接着層14が溶解する。全ての接着層14が溶解すると、シリコンマザー基板10上から支持基板15が剥離する。   Next, the peeling process of the support substrate 15 is performed. In the peeling process of the support substrate 15, when the silicon mother substrate 10 is immersed in the peeling container 17 as shown in FIG. 9C, the peeling solution enters from the plurality of openings 23 h of the partial opening pattern 23 and the adhesive layer 14. Dissolves. When all the adhesive layers 14 are dissolved, the support substrate 15 is peeled off from the silicon mother substrate 10.

本実施形態では、支持基板15が剥離した後も、エッチングストッパー層3の複数の連結部23jによってシリコンマザー基板10は個片化されず、円形状態が保持される。   In the present embodiment, even after the support substrate 15 is peeled off, the silicon mother substrate 10 is not separated into pieces by the plurality of connecting portions 23j of the etching stopper layer 3, and the circular state is maintained.

次に、図9(D)に示すように、シリコンマザー基板10を剥離容器17から引き上げた後、連結部23jを切断してシリコンマザー基板10を個片化する。このようにしてシリコン基板2を有するMEMS構造体1が複数完成する。   Next, as shown in FIG. 9D, after the silicon mother substrate 10 is pulled up from the peeling container 17, the connecting portion 23j is cut to separate the silicon mother substrate 10 into individual pieces. In this way, a plurality of MEMS structures 1 having the silicon substrate 2 are completed.

以上のように、本実施形態では、ダイシングラインL上におけるエッチングストッパー層3の一部を部分的に残しておくことによって、上記第1実施形態で用いたような治具50を用いることなくシリコンマザー基板10を剥離容器17から引き上げることができる。   As described above, in this embodiment, by partially leaving a part of the etching stopper layer 3 on the dicing line L, silicon can be used without using the jig 50 used in the first embodiment. The mother substrate 10 can be pulled up from the peeling container 17.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   As described above, the preferred embodiments according to the present invention have been described with reference to the accompanying drawings, but the present invention is not limited to the examples. It is obvious for those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims. It is understood that it belongs to.

1…MEMS構造体、2…シリコン基板(半導体基板)、2a…第1面、2b…第2面、2A…開口部(貫通部、第3開口パターン)、2B…第2開口パターン、3,30…エッチングストッパー層、3…エッチングストッパー層(第1の層)、3q…角部、4…デバイス層、10…シリコンマザー基板(マザー基板)、10a…第1面、10b…第2面、13h,23h…開口、L…ダイシングライン、R…構造体形成領域、13…第1開口パターン、14…接着層、15…支持基板、41…振動板   DESCRIPTION OF SYMBOLS 1 ... MEMS structure, 2 ... Silicon substrate (semiconductor substrate), 2a ... 1st surface, 2b ... 2nd surface, 2A ... Opening part (penetrating part, 3rd opening pattern), 2B ... 2nd opening pattern, 3, 30 ... Etching stopper layer, 3 ... Etching stopper layer (first layer), 3q ... Corner, 4 ... Device layer, 10 ... Silicon mother substrate (mother substrate), 10a ... First surface, 10b ... Second surface, 13h, 23h ... opening, L ... dicing line, R ... structure forming region, 13 ... first opening pattern, 14 ... adhesive layer, 15 ... support substrate, 41 ... diaphragm

Claims (6)

マザー基板の第1面にエッチングストッパー層を形成する第1の工程と、
前記第1面の一部を露出させる第1開口パターンを前記エッチングストッパー層に形成する第2の工程と、
残された前記エッチングストッパー層上に複数のデバイス層を形成する第3の工程と、
前記第1面の側に接着層を介して支持基板を設置する第4の工程と、
前記マザー基板の前記第1面に対向する第2面から、前記第1開口パターンに対応する位置において前記接着層を露出させる第2開口パターンを形成する第5の工程と、
ウェットエッチング法により、前記第2開口パターンから前記接着層をエッチングし前記支持基板を剥離する第6の工程と、を含み、
前記第1開口パターンはダイシングラインに対応し、
前記第2開口パターンによって前記マザー基板は複数の個片に分割されることを特徴とするMEMS構造体の製造方法。
A first step of forming an etching stopper layer on the first surface of the mother substrate;
A second step of forming, in the etching stopper layer, a first opening pattern exposing a part of the first surface;
A third step of forming a plurality of device layers on the remaining etching stopper layer;
A fourth step of installing a support substrate on the first surface side through an adhesive layer;
A fifth step of forming a second opening pattern that exposes the adhesive layer at a position corresponding to the first opening pattern from a second surface facing the first surface of the mother substrate;
A sixth step of etching the adhesive layer from the second opening pattern by a wet etching method and peeling the support substrate;
The first opening pattern corresponds to a dicing line;
The method of manufacturing a MEMS structure, wherein the mother substrate is divided into a plurality of pieces by the second opening pattern.
前記複数の個片の各々に、前記複数のデバイス層の中のいずれかが形成されていることを特徴とする請求項1に記載のMEMS構造体の製造方法。   2. The method of manufacturing a MEMS structure according to claim 1, wherein one of the plurality of device layers is formed on each of the plurality of pieces. 前記第5の工程において、前記複数のデバイス層の各々に対応する位置の前記エッチングストッパー層を露出させる第3開口パターンを形成することを特徴とする請求項1又は2に記載のMEMS構造体の製造方法。   3. The MEMS structure according to claim 1, wherein in the fifth step, a third opening pattern is formed to expose the etching stopper layer at a position corresponding to each of the plurality of device layers. Production method. 前記第1開口パターンは、前記複数の個片の角部が丸くなるように形成されていることを特徴とする請求項1から3のいずれか一項に記載のMEMS構造体の製造方法。   4. The method of manufacturing a MEMS structure according to claim 1, wherein the first opening pattern is formed so that corners of the plurality of pieces are rounded. 5. 半導体基板と、
前記半導体基板の第1面に形成された第1の層と、
前記第1の層上に形成されたデバイス層と、を含み、
前記半導体基板は、前記デバイス層が形成されている位置において、前記第1面に対向する第2面から前記第1の層に至る貫通部を有し、
前記デバイス層を平面視した状態において、前記第1の層の角部及び前記半導体基板の角部が丸いことを特徴とするMEMS構造体。
A semiconductor substrate;
A first layer formed on a first surface of the semiconductor substrate;
A device layer formed on the first layer,
The semiconductor substrate has a penetrating portion from the second surface facing the first surface to the first layer at a position where the device layer is formed,
The MEMS structure according to claim 1, wherein a corner portion of the first layer and a corner portion of the semiconductor substrate are round in a state in which the device layer is viewed in plan.
前記第1の層が振動板として機能することを特徴とする請求項5に記載のMEMS構造体。   The MEMS structure according to claim 5, wherein the first layer functions as a diaphragm.
JP2014169344A 2014-08-22 2014-08-22 Manufacturing method of mems structure and mems structure Pending JP2016043447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014169344A JP2016043447A (en) 2014-08-22 2014-08-22 Manufacturing method of mems structure and mems structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014169344A JP2016043447A (en) 2014-08-22 2014-08-22 Manufacturing method of mems structure and mems structure

Publications (1)

Publication Number Publication Date
JP2016043447A true JP2016043447A (en) 2016-04-04

Family

ID=55634536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014169344A Pending JP2016043447A (en) 2014-08-22 2014-08-22 Manufacturing method of mems structure and mems structure

Country Status (1)

Country Link
JP (1) JP2016043447A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108680703A (en) * 2018-04-10 2018-10-19 杭州电子科技大学 A kind of MEMS buffer structures for micro-gas sensors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108680703A (en) * 2018-04-10 2018-10-19 杭州电子科技大学 A kind of MEMS buffer structures for micro-gas sensors

Similar Documents

Publication Publication Date Title
DE102015108918B4 (en) System and procedure for a microphone
JP2012080165A (en) Capacitor microphone array chip
US11292712B2 (en) Method of forming semiconductor device structure
US20110169107A1 (en) Method for manufacturing a component, method for manufacturing a component system, component, and component system
US10177027B2 (en) Method for reducing cracks in a step-shaped cavity
US20160112802A1 (en) Microphone and method of manufacturing the same
JP2010252321A (en) Surface acoustic wave device, and method for manufacturing the same
JP2016043447A (en) Manufacturing method of mems structure and mems structure
JP6345926B2 (en) MEMS device and manufacturing method thereof
JP2006237401A (en) Method for manufacturing semiconductor sensor chip
US20220278668A1 (en) Electronic component and method of manufacturing electronic component
JP2023035254A (en) Piezoelectric element
JP2010081192A (en) Mems sensor
JP2017017072A (en) Method for manufacturing semiconductor chip
EP3009793B1 (en) Method of fabricating piezoelectric mems device
JP4093267B2 (en) Acceleration sensor
TWI285509B (en) Sawing-free process for manufacturing wafer of capacitor-type silicon microphone
JP2018058150A (en) Mems element and manufacturing method thereof
JP6155420B2 (en) Thin film capacitor sheet manufacturing method
CN112786515B (en) Processing method of thin film device
JP2017050355A (en) Electronic device and manufacturing method therefor
JP2008137123A (en) Method for manufacturing micromachine, and micromachine
JP2011139267A (en) Piezoelectric type sounding device
CN112786513B (en) Processing method of thin film device and thin film device
JP2009231484A (en) Piezoelectric mems and manufacturing method therefor