JP2016040843A - 半導体装置、及び半導体装置の製造方法 - Google Patents
半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016040843A JP2016040843A JP2015218563A JP2015218563A JP2016040843A JP 2016040843 A JP2016040843 A JP 2016040843A JP 2015218563 A JP2015218563 A JP 2015218563A JP 2015218563 A JP2015218563 A JP 2015218563A JP 2016040843 A JP2016040843 A JP 2016040843A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gate
- columnar
- insulating film
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 281
- 238000004519 manufacturing process Methods 0.000 title abstract description 60
- 230000015654 memory Effects 0.000 claims abstract description 74
- 230000008859 change Effects 0.000 claims abstract description 72
- 238000003860 storage Methods 0.000 claims abstract description 68
- 239000012212 insulator Substances 0.000 claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims description 77
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 150000004767 nitrides Chemical class 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 32
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 364
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 229910052710 silicon Inorganic materials 0.000 description 39
- 239000010703 silicon Substances 0.000 description 39
- 239000011229 interlayer Substances 0.000 description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 23
- 150000001875 compounds Chemical class 0.000 description 17
- 238000005530 etching Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000005387 chalcogenide glass Substances 0.000 description 4
- 239000000155 melt Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
前記第5工程の後、請求項18に記載の前記第6工程と、を有することを特徴とする。
102.第1のレジスト
103.第1のレジスト
104.フィン状シリコン層
105.フィン状シリコン層
106.第1の絶縁膜
107.第2の絶縁膜
108.第2の絶縁膜
109.第1のポリシリコン
110.第3の絶縁膜
111.第2のレジスト
112.第2のレジスト
113.第2のレジスト
114.第3の絶縁膜
115.第3の絶縁膜
116.第3の絶縁膜
117.第1のダミーゲート
118.第2のダミーゲート
119.第1のダミーゲート
123.第2の絶縁膜
124.第2の絶縁膜
125.第2の絶縁膜
126.第2の絶縁膜
127.第2の絶縁膜
128.第2の絶縁膜
129.第1の柱状シリコン層
130.第2の柱状シリコン層
131.第1の柱状シリコン層
132.第1の柱状シリコン層
133.第2の柱状シリコン層
134.第1の柱状シリコン層
135.第4の絶縁膜
136.第2のポリシリコン
137.第3のダミーゲート
138.第4のダミーゲート
139.第3のダミーゲート
140.第4の絶縁膜
141.第4の絶縁膜
142.第4の絶縁膜
143a.第2の拡散層
143b.第2の拡散層
143c.第2の拡散層
143d.第2の拡散層
144.第5の絶縁膜
145.サイドウォール
146.サイドウォール
147.サイドウォール
148.金属と半導体の化合物
149.金属と半導体の化合物
150.金属と半導体の化合物
151.金属と半導体の化合物
152.金属と半導体の化合物
153.金属と半導体の化合物
154.金属と半導体の化合物
155.金属と半導体の化合物
156.金属と半導体の化合物
157.金属と半導体の化合物
158.金属と半導体の化合物
159.層間絶縁膜
160.ゲート絶縁膜
161.第4のレジスト
162.ゲート絶縁膜
163.ゲート絶縁膜
164.ゲート絶縁膜
165.ゲート絶縁膜
166.ゲート絶縁膜
167.金属
168a.ゲート電極
168b.ゲート配線
169a.コンタクト電極
169b.コンタクト配線
170a.ゲート電極
170b.ゲート配線
171.第2の層間絶縁膜
172.第5のレジスト
174.コンタクト孔
175.コンタクト孔
176.コンタクト孔
177.コンタクト孔
178.第2の金属
179.窒化膜
180.柱状窒化膜層
181.柱状窒化膜層
182.柱状窒化膜層
183.柱状窒化膜層
184.下部電極
185.下部電極
186.下部電極
187.下部電極
188.相変化膜
189.相変化膜
190.相変化膜
191.相変化膜
192.相変化膜
193.相変化膜
194.相変化膜
195.相変化膜
196.相変化膜
197.リセットゲート絶縁膜
198.リセットゲート
199.第3の層間絶縁膜
200.金属
201.第6のレジスト
202.第6のレジスト
200a.ビット線
200b.ビット線
301.第3のレジスト
302.第1の拡散層
303.第1の拡散層
304.第1の拡散層
305.第1の拡散層
306.第1の拡散層
307.第1の拡散層
Claims (17)
- 柱状絶縁体層と、前記柱状絶縁体層の上部の周囲を取り囲む相変化膜と、前記柱状絶縁体層の下部の周囲に形成され、前記相変化膜と接続する下部電極と、前記相変化膜を取り囲むリセットゲート絶縁膜と、前記リセットゲート絶縁膜を取り囲むリセットゲートと、を有する記憶素子が2行以上2列以上配置され、
前記リセットゲートが行方向且つ列方向に接続され、
前記相変化膜と前記リセットゲートとは電気的に絶縁されていることを特徴とする記憶装置。 - 前記柱状絶縁体層は窒化膜からなり、前記柱状絶縁体層の下にさらに下部電極を有することを特徴とする請求項1に記載の記憶装置。
- 前記リセットゲートは、窒化チタンからなることを特徴とする請求項1に記載の記憶装置。
- 前記リセットゲート絶縁膜は、窒化膜からなることを特徴とする請求項1に記載の記憶装置。
- 前記下部電極は、窒化チタンからなることを特徴とする請求項2に記載の記憶装置。
- 前記リセットゲートに電流を流すことにより、前記相変化膜のリセットを行うことを特徴とする請求項1に記載の記憶装置。
- 第1の柱状半導体層と、
前記第1の柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成されたゲート電極と、
前記ゲート電極に接続されたゲート配線と、
前記第1の柱状半導体層の上部に形成された第1の拡散層と、
前記第1の柱状半導体層の下部に形成された前記第2の拡散層と、
前記第1の拡散層上に形成された前記記憶素子と、
を有し、
前記第1の柱状半導体層1個に対して前記記憶素子は1個配置されることを特徴とする請求項1に記載の記憶装置。 - 半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層の周囲に形成された第1の絶縁膜と、
前記フィン状半導体層上に形成された第1の柱状半導体層と、
前記第1の柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成されたゲート電極と、
前記ゲート電極に接続されたゲート配線と、
前記第1の柱状半導体層の上部に形成された第1の拡散層と、
前記第1の柱状半導体層の下部に形成された前記第2の拡散層と、
前記第1の拡散層上に形成された前記記憶素子と、
を有し、
前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜と、を有し、
前記ゲート電極は金属であって、
前記ゲート配線は金属であって、
前記ゲート配線は前記フィン状半導体層に直交する方向に延在し、
前記第2の拡散層は前記フィン状半導体層に更に形成されていることを特徴とする請求項1に記載の記憶装置。 - 前記第2の拡散層は前記半導体基板に更に形成されることを特徴とする請求項8に記載の記憶装置。
- 前記第2の拡散層に接続される前記ゲート配線に平行なコンタクト配線を有することを特徴とする請求項8または9のいずれか一つに記載の記憶装置。
- 前記半導体基板上に形成された前記フィン状半導体層と、
前記フィン状半導体層の周囲に形成された前記第1の絶縁膜と、
前記フィン状半導体層上に形成された第2の柱状半導体層と、
前記第2の柱状半導体層の周囲に形成された金属からなるコンタクト電極と、
前記コンタクト電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなる前記コンタクト配線と、
前記フィン状半導体層と前記第2の柱状半導体層の下部に形成された前記第2の拡散層と、
前記コンタクト電極は前記第2の拡散層と接続するのであって、
を有することを特徴とする請求項10に記載の記憶装置。 - 前記ゲート電極の外側の幅と前記ゲート配線の幅は同じであって、
前記フィン状半導体層に直交する方向の前記第1の柱状半導体層の幅は前記フィン状半導体層に直交する方向の前記フィン状半導体層の幅と同じであることを特徴とする請求項8、9、10、11のいずれか一つに記載の記憶装置。 - 前記第2の柱状半導体層と前記コンタクト電極との間に形成された前記ゲート絶縁膜を有することを特徴とする請求項11に記載の半導体装置。
- 前記フィン状半導体層に直交する方向の前記第2の柱状半導体層の幅は前記フィン状半導体層に直交する方向の前記フィン状半導体層の幅と同じであることを特徴とする請求項11に記載の記憶装置。
- 前記コンタクト電極と前記コンタクト配線の周囲に形成された前記ゲート絶縁膜を有することを特徴とする請求項13に記載の記憶装置。
- 前記コンタクト電極の外側の幅と前記コンタクト配線の幅は同じであることを特徴とする請求項11に記載の記憶装置。
- 前記第1の柱状半導体層は、半導体基板上に形成され、
前記ゲート絶縁膜は、前記ゲート電極と前記ゲート配線の周囲と底部に形成され、
前記ゲート電極は金属であって、前記ゲート配線は金属であって、前記第2の拡散層は前記半導体基板に更に形成されていることを特徴とする請求項7に記載の記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015218563A JP6143830B2 (ja) | 2015-11-06 | 2015-11-06 | 半導体装置、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015218563A JP6143830B2 (ja) | 2015-11-06 | 2015-11-06 | 半導体装置、及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015520737A Division JP5838012B1 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016040843A true JP2016040843A (ja) | 2016-03-24 |
JP6143830B2 JP6143830B2 (ja) | 2017-06-07 |
Family
ID=55541081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015218563A Expired - Fee Related JP6143830B2 (ja) | 2015-11-06 | 2015-11-06 | 半導体装置、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6143830B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112614865A (zh) * | 2020-12-15 | 2021-04-06 | 中国科学院半导体研究所 | 基于相变材料存储栅的无结硅纳米线晶体管及制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008311664A (ja) * | 2007-06-15 | 2008-12-25 | Samsung Electronics Co Ltd | 相変化メモリ装置及びその形成方法 |
JP2009123847A (ja) * | 2007-11-13 | 2009-06-04 | Gunma Univ | メモリ素子、メモリセル、メモリセルアレイ及び電子機器 |
JP2010225218A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 不揮発性記憶装置 |
JP2010287744A (ja) * | 2009-06-11 | 2010-12-24 | Elpida Memory Inc | 固体メモリ、データ処理システム及びデータ処理装置 |
JP2011199017A (ja) * | 2010-03-19 | 2011-10-06 | Elpida Memory Inc | 半導体装置 |
WO2013093988A1 (ja) * | 2011-12-19 | 2013-06-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法と半導体装置 |
-
2015
- 2015-11-06 JP JP2015218563A patent/JP6143830B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008311664A (ja) * | 2007-06-15 | 2008-12-25 | Samsung Electronics Co Ltd | 相変化メモリ装置及びその形成方法 |
JP2009123847A (ja) * | 2007-11-13 | 2009-06-04 | Gunma Univ | メモリ素子、メモリセル、メモリセルアレイ及び電子機器 |
JP2010225218A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 不揮発性記憶装置 |
JP2010287744A (ja) * | 2009-06-11 | 2010-12-24 | Elpida Memory Inc | 固体メモリ、データ処理システム及びデータ処理装置 |
JP2011199017A (ja) * | 2010-03-19 | 2011-10-06 | Elpida Memory Inc | 半導体装置 |
WO2013093988A1 (ja) * | 2011-12-19 | 2013-06-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法と半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112614865A (zh) * | 2020-12-15 | 2021-04-06 | 中国科学院半导体研究所 | 基于相变材料存储栅的无结硅纳米线晶体管及制备方法 |
CN112614865B (zh) * | 2020-12-15 | 2022-07-05 | 中国科学院半导体研究所 | 基于相变材料存储栅的无结硅纳米线晶体管及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6143830B2 (ja) | 2017-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5670606B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5675003B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5838012B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
US9954032B2 (en) | Method for producing a pillar-shaped phase change memory device | |
JP5658426B1 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP5658425B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5707003B1 (ja) | 記憶装置、半導体装置、及び記憶装置、半導体装置の製造方法 | |
JP6143830B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
WO2015071982A1 (ja) | 記憶装置、及び記憶装置の製造方法 | |
WO2015049772A1 (ja) | 記憶装置、及び、記憶装置の製造方法 | |
JP6190435B2 (ja) | 記憶装置、及び半導体装置 | |
JP5984983B2 (ja) | 記憶装置 | |
JP6117327B2 (ja) | 記憶装置 | |
JP5864713B2 (ja) | 半導体装置 | |
JP5894251B2 (ja) | 半導体装置 | |
JP5869092B2 (ja) | 半導体装置 | |
JP2016171354A (ja) | 記憶装置 | |
WO2015040705A1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5869091B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170501 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6143830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |