JP2016039265A - Photodetector - Google Patents

Photodetector Download PDF

Info

Publication number
JP2016039265A
JP2016039265A JP2014161871A JP2014161871A JP2016039265A JP 2016039265 A JP2016039265 A JP 2016039265A JP 2014161871 A JP2014161871 A JP 2014161871A JP 2014161871 A JP2014161871 A JP 2014161871A JP 2016039265 A JP2016039265 A JP 2016039265A
Authority
JP
Japan
Prior art keywords
region
semiconductor
insulating film
semiconductor region
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014161871A
Other languages
Japanese (ja)
Inventor
宝昭 根来
Takaaki Negoro
宝昭 根来
中谷 寧一
Yasukazu Nakatani
寧一 中谷
克彦 愛須
Katsuhiko Aisu
克彦 愛須
和洋 米田
Kazuhiro Yoneda
和洋 米田
勝之 桜野
Katsuyuki Ono
勝之 桜野
上田 佳徳
Keitoku Ueda
佳徳 上田
渡辺 博文
Hirobumi Watanabe
博文 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2014161871A priority Critical patent/JP2016039265A/en
Publication of JP2016039265A publication Critical patent/JP2016039265A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase a current amplification factor of a photodetector.SOLUTION: A photodetector 1 includes: an electrode 5; an insulating film 7; and a semiconductor layer 3b including a first semiconductor region 9, a second semiconductor region 11 and a third semiconductor region 13. The electrode 5 is embedded in the semiconductor layer 3b in a first direction from the surface toward the inner part of the semiconductor layer 3b. The insulating film 7 is arranged between the electrode 5 and the semiconductor layer 3b. The N-type first semiconductor region 9 is arranged on the surface of the semiconductor layer 3b. The P-type second semiconductor region 11 is adjacent to the insulating film 7 and the first semiconductor region 9. The N-type third semiconductor region 13 is adjacent to the second semiconductor region 11. As for the P-type impurity concentration of the second semiconductor region 11, the P-type impurity concentration in a second region in a region 11 closer to the insulating film 7 than the first region is lower than the P-type impurity concentration in a first region in a region 11 separated from the insulating film 7 in a second direction perpendicular to the first direction.SELECTED DRAWING: Figure 1

Description

本発明は、光検出素子に関するものである。   The present invention relates to a light detection element.

光検出素子として、フォトダイオードは製造方法が簡単でかつ安定した光電流を検出できる。そこで、フォトダイオードは光検出素子としてよく利用されている。しかし、フォトダイオードは光照射時に得られる光電流が微弱である。したがって、低照度での受光感度をよくするには受光面積の大きなフォトダイオードが必要である。   As a photodetecting element, a photodiode is easy to manufacture and can detect a stable photocurrent. Therefore, photodiodes are often used as light detection elements. However, the photodiode has a weak photocurrent obtained during light irradiation. Therefore, a photodiode having a large light receiving area is required to improve the light receiving sensitivity at low illuminance.

バイポーラ構造を有するフォトトランジスタは、コレクタ−ベース間で構成するフォトダイオードで得られる光電流をエミッタから出力する時に、バイポーラ構造が有する物性によって電流を増幅できる特徴を有する。この特徴を生かし、電流増幅率を可変にすることで光強度に対する光電流を可変にした縦型バイポーラ構造のフォトトランジスタが知られている(例えば特許文献1を参照。)。   A phototransistor having a bipolar structure has a characteristic that when a photocurrent obtained by a photodiode formed between a collector and a base is output from an emitter, the current can be amplified by physical properties of the bipolar structure. A phototransistor having a vertical bipolar structure in which the photocurrent with respect to the light intensity is made variable by making the current amplification factor variable by making use of this feature is known (for example, see Patent Document 1).

従来の光検出素子は、例えば光電流を増加させるための電流増幅率が十分でないという問題があった。   The conventional photodetection element has a problem that, for example, the current amplification factor for increasing the photocurrent is not sufficient.

本発明は、光検出素子の電流増幅率を大きくすることを目的とする。   An object of the present invention is to increase the current amplification factor of a photodetecting element.

本発明にかかる光検出素子は、電極と、絶縁膜と、第1半導体領域、第2半導体領域及び第3半導体領域を含む半導体層と、を備え、上記電極は、上記半導体層の表面から内部にかけて第1の方向に沿って上記半導体層に埋め込まれて配置されており、上記絶縁膜は、上記電極と上記半導体層の間に配置されており、上記第1半導体領域は、第1導電型であり、上記半導体層の表面に配置されており、上記第2半導体領域は、第2導電型であり、上記絶縁膜及び上記第1半導体領域に隣接して配置されており、上記第3半導体領域は、第1導電型であり、上記第2半導体領域に隣接して配置されており、上記第2半導体領域の第2導電型不純物の不純物濃度は、上記第1の方向に直交する第2の方向で上記絶縁膜から離れている上記第2半導体領域の第1の領域と、上記第1の領域よりも上記絶縁膜に近い上記第2半導体領域の第2の領域について、上記第2の領域の上記不純物濃度の方が上記第1の領域の上記不純物濃度よりも低くなっていることを特徴とするものである。   The photodetecting element according to the present invention includes an electrode, an insulating film, and a semiconductor layer including a first semiconductor region, a second semiconductor region, and a third semiconductor region, and the electrode extends from the surface of the semiconductor layer to the inside. And embedded in the semiconductor layer along a first direction, the insulating film is disposed between the electrode and the semiconductor layer, and the first semiconductor region has a first conductivity type. And the second semiconductor region is of a second conductivity type, is disposed adjacent to the insulating film and the first semiconductor region, and the third semiconductor is disposed on the surface of the semiconductor layer. The region is of a first conductivity type and is disposed adjacent to the second semiconductor region, and an impurity concentration of the second conductivity type impurity of the second semiconductor region is a second orthogonal to the first direction. The second semiconductor is away from the insulating film in the direction of For the first region of the region and the second region of the second semiconductor region closer to the insulating film than the first region, the impurity concentration of the second region is higher than that of the first region. It is characterized by being lower than the impurity concentration.

本発明の光検出素子は、光検出素子の電流増幅率を大きくすることができる。   The photodetecting element of the present invention can increase the current amplification factor of the photodetecting element.

一実施例を説明するための概略的な断面図である。It is a schematic sectional view for explaining an example. 同実施例を説明するための概略的な平面図である。It is a schematic plan view for demonstrating the Example. 同実施例の光検出素子における半導体基板表面近傍の水平方向の不純物濃度プロファイルを示すグラフである。It is a graph which shows the impurity concentration profile of the horizontal direction of the semiconductor substrate surface vicinity in the photon detection element of the Example. 同実施例の光検出素子における深さ方向の不純物濃度プロファイルを示すグラフである。It is a graph which shows the impurity concentration profile of the depth direction in the photon detection element of the Example. 同実施例を作製するための製造工程の一例を説明するための概略的な断面図である。It is a schematic sectional drawing for demonstrating an example of the manufacturing process for producing the Example. 図3の続きの工程を説明するための概略的な断面図である。FIG. 4 is a schematic cross-sectional view for explaining a step subsequent to FIG. 3. 図4の続きの工程を説明するための概略的な断面図である。FIG. 5 is a schematic cross-sectional view for explaining a step subsequent to FIG. 4. 従来の光検出素子の一例を説明するための概略的な断面図である。It is a schematic sectional drawing for demonstrating an example of the conventional photon detection element. 従来の光検出素子の他の例を説明するための概略的な断面図である。It is a schematic sectional drawing for demonstrating the other example of the conventional photon detection element. 図9に示された光検出素子における半導体基板表面近傍の水平方向の不純物濃度プロファイルを示すグラフである。10 is a graph showing a horizontal impurity concentration profile in the vicinity of the surface of the semiconductor substrate in the light detection element shown in FIG. 9. 他の実施例を説明するための概略的な断面図である。It is a schematic sectional drawing for demonstrating another Example. 同実施例を作製するための製造工程の一例を説明するための概略的な断面図である。It is a schematic sectional drawing for demonstrating an example of the manufacturing process for producing the Example. 図12の続きの工程を説明するための概略的な断面図である。FIG. 13 is a schematic cross-sectional view for explaining a process following the process in FIG. 12. さらに他の実施例を説明するための概略的な断面図である。Furthermore, it is a schematic sectional drawing for demonstrating another Example. 同実施例の光検出素子におけるベース領域の水平方向の不純物濃度プロファイルを示すグラフである。It is a graph which shows the impurity concentration profile of the horizontal direction of the base area | region in the photodetector of the Example.

本発明の光検出素子において、第1導電型とはP型又はN型を意味し、第2導電型とは第1導電型とは反対導電型のN型又はP型を意味する。   In the photodetecting element of the present invention, the first conductivity type means P type or N type, and the second conductivity type means N type or P type opposite to the first conductivity type.

本発明の光検出素子において、例えば、上記第1半導体領域(例えばエミッタ領域)は、上記絶縁膜(ゲート絶縁膜)から離間して配置されているようにしてもよい。この態様によれば、本発明の光検出素子において、第1半導体領域、第2半導体領域(例えばベース領域)、第3半導体領域(例えばコレクタ領域)、電極(例えばゲート電極)、絶縁膜で形成される寄生MOSトランジスタ構造は存在しない。この態様では、本発明の光検出素子における暗電流の主成分は光検出素子で発生するリーク電流になる。したがって、本発明の光検出素子において第1半導体領域が上記絶縁膜から離間して配置されている態様は、上記寄生MOSトランジスタ構造が存在する場合に比べて暗電流を抑制することができる。なお、本発明の光検出素子において、上記第1半導体領域は、上記絶縁膜と接して配置されているようにしてもよい。   In the photodetecting element of the present invention, for example, the first semiconductor region (for example, the emitter region) may be disposed apart from the insulating film (gate insulating film). According to this aspect, in the photodetector according to the present invention, the first semiconductor region, the second semiconductor region (for example, the base region), the third semiconductor region (for example, the collector region), the electrode (for example, the gate electrode), and the insulating film are formed. There is no parasitic MOS transistor structure. In this aspect, the main component of the dark current in the light detection element of the present invention is a leak current generated in the light detection element. Therefore, the aspect in which the first semiconductor region is arranged away from the insulating film in the photodetecting element of the present invention can suppress dark current as compared with the case where the parasitic MOS transistor structure is present. In the photodetecting element of the present invention, the first semiconductor region may be disposed in contact with the insulating film.

第1半導体領域が上記絶縁膜から離間して配置されている態様の本発明の光検出素子において、例えば、上記第2半導体領域において、上記第2の領域は上記絶縁膜に隣接し、上記第1の領域は上記第1半導体領域に隣接し、上記第2導電型不純物の上記不純物濃度は、上記第1の領域から上記第2の領域に向かって低くなっているようにしてもよい。   In the photodetector according to the aspect of the invention in which the first semiconductor region is arranged apart from the insulating film, for example, in the second semiconductor region, the second region is adjacent to the insulating film, One region may be adjacent to the first semiconductor region, and the impurity concentration of the second conductivity type impurity may be lowered from the first region toward the second region.

さらに、例えば、上記第1の方向における上記第1半導体領域の底部の位置は、上記第2半導体領域の上記第1の方向の深さの半分の位置よりも深いようにしてもよい。ただし、本発明において、上記第1の方向における上記第1半導体領域の底部の位置は、上記第2半導体領域の上記第1の方向の深さの半分の位置よりも浅くてもよい。   Further, for example, the position of the bottom of the first semiconductor region in the first direction may be deeper than a position that is half the depth of the second semiconductor region in the first direction. However, in the present invention, the position of the bottom of the first semiconductor region in the first direction may be shallower than a position that is half the depth of the second semiconductor region in the first direction.

第1半導体領域が上記絶縁膜から離間して配置されている構成は、例えば、上記第1半導体領域が、上記半導体層の表面から内部にかけて上記半導体層に埋め込まれた半導体材料によって形成されていることによって実現される。ただし、本発明において、上記第1半導体領域は埋め込まれた半導体材料によって形成されたものに限定されない。本発明において、上記第1半導体領域は、上記半導体層の一部分の領域であって、第1導電型不純物が導入された領域であってもよい。   In the configuration in which the first semiconductor region is disposed apart from the insulating film, for example, the first semiconductor region is formed of a semiconductor material embedded in the semiconductor layer from the surface to the inside of the semiconductor layer. Is realized. However, in the present invention, the first semiconductor region is not limited to one formed of an embedded semiconductor material. In the present invention, the first semiconductor region may be a partial region of the semiconductor layer and a region doped with a first conductivity type impurity.

第1半導体領域が上記絶縁膜から離間して配置されていると、バイポーラトランジスタ構造のエミッタ領域(第1半導体領域)とベース領域(第2半導体領域)の境界の面積が大きくなる。また、エミッタ領域とベース領域の境界と、絶縁膜を介して埋め込まれた電極が対向する面積が増加する。同様に、電極への電圧印加によって第2半導体領域に広がる空乏層と電極が対向する面積が大きくなる。したがって、バイポーラ動作時の電流経路が拡大し、電流増幅率が大きくなる。この効果は、第1半導体領域の底部が深い位置、例えば第2半導体領域の底部の深さ位置の半分の位置に配置されている構成において特に顕著に得られる。   When the first semiconductor region is disposed away from the insulating film, the area of the boundary between the emitter region (first semiconductor region) and the base region (second semiconductor region) of the bipolar transistor structure increases. In addition, the area where the boundary between the emitter region and the base region and the electrode embedded via the insulating film face each other increases. Similarly, the area where the electrode is opposed to the depletion layer extending in the second semiconductor region by applying a voltage to the electrode increases. Therefore, the current path during bipolar operation is expanded and the current amplification factor is increased. This effect is particularly prominent in the configuration in which the bottom of the first semiconductor region is disposed at a deep position, for example, at a half position of the depth of the bottom of the second semiconductor region.

本発明の光検出素子において、例えば、上記第2半導体領域の上記第2導電型不純物の不純物濃度は上記第1の方向において上記第1半導体領域側から上記第3半導体領域側へ向かって低くなっているようにしてもよい。ただし、上記第1の方向における上記第2半導体領域の上記第2導電型不純物の不純物濃度の分布はこれに限定されない。該不純物濃度の分布は例えば均一であってもよいし、他の濃度分布であってもよい。   In the photodetector of the present invention, for example, the impurity concentration of the second conductivity type impurity in the second semiconductor region decreases from the first semiconductor region side to the third semiconductor region side in the first direction. You may be allowed to. However, the distribution of the impurity concentration of the second conductivity type impurity in the second semiconductor region in the first direction is not limited to this. The distribution of the impurity concentration may be uniform, for example, or other concentration distribution.

次に、図面を参照して本発明の実施例を説明する。
図1は、一実施例を説明するための概略的な断面図である。図2は、同実施例を説明するための概略的な平面図である。図1の断面は図2のA−A位置に対応している。
Next, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic cross-sectional view for explaining an embodiment. FIG. 2 is a schematic plan view for explaining the embodiment. The cross section in FIG. 1 corresponds to the position AA in FIG.

複数の光検出素子1が半導体基板3に形成されている。半導体基板3は例えばN型不純物が導入されたN型のシリコン基板3a(N+基板)と、その表面にエピタキシャル成長によって形成されたN型のエピタキシャル層3b(半導体層)で構成されている。なお、本発明において、半導体層は、エピタキシャル層に限定されない。本発明において、半導体層は、例えば、バルクシリコン層であってもよいし、他の半導体材料からなる半導体層であってもよいし、積層された複数の半導体層で形成されていてもよい。   A plurality of light detection elements 1 are formed on the semiconductor substrate 3. The semiconductor substrate 3 is composed of, for example, an N-type silicon substrate 3a (N + substrate) into which an N-type impurity is introduced, and an N-type epitaxial layer 3b (semiconductor layer) formed on the surface by epitaxial growth. In the present invention, the semiconductor layer is not limited to an epitaxial layer. In the present invention, the semiconductor layer may be, for example, a bulk silicon layer, a semiconductor layer made of another semiconductor material, or may be formed of a plurality of stacked semiconductor layers.

複数の光検出素子1は例えばマトリクス状の配列されている。光検出素子1は、ゲート電極5(電極)、ゲート絶縁膜7(絶縁膜)、エミッタ領域9(第1半導体領域)、ベース領域11(第2半導体領域)及びコレクタ領域13(第3半導体領域)を備えている。   The plurality of light detection elements 1 are arranged in a matrix, for example. The photodetecting element 1 includes a gate electrode 5 (electrode), a gate insulating film 7 (insulating film), an emitter region 9 (first semiconductor region), a base region 11 (second semiconductor region), and a collector region 13 (third semiconductor region). ).

ゲート電極5は、エピタキシャル層3bの表面から内部にかけて深さ方向(第1の方向)に沿ってエピタキシャル層3bに埋め込まれて配置されている。例えば、ゲート電極5は、幅寸法が1μm(マイクロメートル)程度、深さ方向の寸法が5μm程度である。例えば、ゲート電極5は不純物が導入されたポリシリコンで形成されている。ただし、ゲート電極5の材料は、ポリシリコンに限定されず、他の半導体材料又は導電材料であってもよい。   The gate electrode 5 is embedded in the epitaxial layer 3b along the depth direction (first direction) from the surface of the epitaxial layer 3b to the inside. For example, the gate electrode 5 has a width dimension of about 1 μm (micrometer) and a depth direction dimension of about 5 μm. For example, the gate electrode 5 is formed of polysilicon into which impurities are introduced. However, the material of the gate electrode 5 is not limited to polysilicon, and may be other semiconductor materials or conductive materials.

ゲート電極5は例えば平面視して網目状に配置されている。ゲート電極5で囲まれた領域ごとに光検出素子1が形成されている。   The gate electrode 5 is arranged in a mesh shape in plan view, for example. The light detecting element 1 is formed for each region surrounded by the gate electrode 5.

ゲート絶縁膜7はゲート電極5とエピタキシャル層3bの間に配置されている。ゲート絶縁膜7はゲート電極5とエピタキシャル層3bを絶縁している。ゲート絶縁膜7は例えば厚みが20nm(ナノメートル)程度の酸化シリコン膜で形成されている。ただし、ゲート絶縁膜7の材料は、酸化シリコン膜に限定されず、ゲート電極5とエピタキシャル層3bを絶縁できる材料であればよい。   The gate insulating film 7 is disposed between the gate electrode 5 and the epitaxial layer 3b. The gate insulating film 7 insulates the gate electrode 5 from the epitaxial layer 3b. The gate insulating film 7 is formed of a silicon oxide film having a thickness of about 20 nm (nanometers), for example. However, the material of the gate insulating film 7 is not limited to the silicon oxide film, and may be any material that can insulate the gate electrode 5 and the epitaxial layer 3b.

エミッタ領域9(N+)はエピタキシャル層3bの表面に形成されている。光検出素子1ごとに設けられている。エミッタ領域9はエピタキシャル層3bにN型不純物(第1導電型)が導入されて形成されている。エミッタ領域9はゲート絶縁膜から離間して配置されている。エミッタ領域9の底部の位置はゲート電極5の底部よりも浅い位置に配置されている。   Emitter region 9 (N +) is formed on the surface of epitaxial layer 3b. It is provided for each photodetecting element 1. The emitter region 9 is formed by introducing an N-type impurity (first conductivity type) into the epitaxial layer 3b. The emitter region 9 is disposed away from the gate insulating film. The position of the bottom of the emitter region 9 is disposed at a position shallower than the bottom of the gate electrode 5.

ベース領域11(P)は、エミッタ領域9とゲート絶縁膜7との間のエピタキシャル層3b及びエミッタ領域9の下部のエピタキシャル層3bに形成されている。ベース領域11は光検出素子1ごとに設けられている。ベース領域11はエピタキシャル層3bにP型不純物(第2導電型)が導入されて形成されている。ベース領域11はゲート絶縁膜7及びエミッタ領域9に隣接している。ベース領域11の底部の位置はゲート電極5の底部よりも浅い位置に配置されている。   The base region 11 (P) is formed in the epitaxial layer 3 b between the emitter region 9 and the gate insulating film 7 and the epitaxial layer 3 b below the emitter region 9. The base region 11 is provided for each photodetecting element 1. The base region 11 is formed by introducing a P-type impurity (second conductivity type) into the epitaxial layer 3b. The base region 11 is adjacent to the gate insulating film 7 and the emitter region 9. The position of the bottom of the base region 11 is arranged at a position shallower than the bottom of the gate electrode 5.

コレクタ領域13(N−)は、ベース領域11の下部のエピタキシャル層3bによって構成されている。コレクタ領域13はゲート絶縁膜7及びベース領域11に隣接している。コレクタ領域13の底部の位置はゲート電極5の底部よりも深い位置に配置されている。隣り合う光検出素子1間で、コレクタ領域13はゲート電極5の下方で連続している。コレクタ領域13の底部よりも深い位置はエピタキシャル層3bで形成されている。   The collector region 13 (N−) is constituted by the epitaxial layer 3 b below the base region 11. The collector region 13 is adjacent to the gate insulating film 7 and the base region 11. The position of the bottom of the collector region 13 is arranged at a position deeper than the bottom of the gate electrode 5. The collector region 13 is continuous below the gate electrode 5 between the adjacent photodetectors 1. A position deeper than the bottom of the collector region 13 is formed by the epitaxial layer 3b.

エピタキシャル層3bの上に層間絶縁膜15が形成されている。層間絶縁膜15にコンタクトホール17が設けられている。コンタクトホール17はエミッタ領域9に対応する位置に配置されている。コンタクトホール17内に導電材料、例えばタングステンやアルミニウムなどが充填されている。   Interlayer insulating film 15 is formed on epitaxial layer 3b. A contact hole 17 is provided in the interlayer insulating film 15. The contact hole 17 is disposed at a position corresponding to the emitter region 9. The contact hole 17 is filled with a conductive material such as tungsten or aluminum.

層間絶縁膜15上に例えばアルミニウムからなる金属配線パターン19が形成されている。金属配線パターン19はコンタクトホール17内に充填された導電材料を介してエミッタ領域9と電気的に接続されている。なお、ゲート電極5の電位は図1及び図2では図示されていない領域でとられている。図示は省略されているが、層間絶縁膜15上に最終保護膜等が形成されている。   A metal wiring pattern 19 made of, for example, aluminum is formed on the interlayer insulating film 15. The metal wiring pattern 19 is electrically connected to the emitter region 9 through a conductive material filled in the contact hole 17. The potential of the gate electrode 5 is taken in a region not shown in FIGS. Although not shown, a final protective film or the like is formed on the interlayer insulating film 15.

光検出素子1において、エミッタ領域9、ベース領域11及びコレクタ領域13によって縦型バイポーラトランジスタが形成されている。バイポーラトランジスタは準中性ベース領域幅が変化すると電流増幅率が変化する。光検出素子1では、ゲート電極5への電圧印加により、準中性ベース領域のゲート電極5付近の空乏層幅が変化して電流増幅率が変化する。   In the photodetecting element 1, a vertical bipolar transistor is formed by the emitter region 9, the base region 11, and the collector region 13. In the bipolar transistor, the current amplification factor changes when the width of the quasi-neutral base region changes. In the photodetecting element 1, by applying a voltage to the gate electrode 5, the width of the depletion layer near the gate electrode 5 in the quasi-neutral base region changes and the current amplification factor changes.

光検出素子1では、ゲート電極5がエピタキシャル層3bの表面から内部にかけて第1の方向に沿ってエピタキシャル層3bに埋め込まれて配置されている。さらに、ベース領域11のP型不純物の不純物濃度は、第1の方向に直交する第2の方向でゲート絶縁膜7から離れているベース領域11の第1の領域と、上記第1の領域よりもゲート絶縁膜7に近いベース領域11の第2の領域について、上記第2の領域の不純物濃度の方が上記第1の領域の不純物濃度よりも低くなっている。これにより、光検出素子1は、ベース領域11のP型不純物の不純物濃度の分布が均一である場合に比べて、ゲート電極5への電圧印加によってベース領域11が空乏化しやすい構造をもっている。したがって、光検出素子1は、広範囲でベース幅を狭くして電流増幅率を大きくすることができる。   In the photodetector 1, the gate electrode 5 is embedded in the epitaxial layer 3b along the first direction from the surface to the inside of the epitaxial layer 3b. Further, the impurity concentration of the P-type impurity in the base region 11 is higher than that of the first region of the base region 11 that is separated from the gate insulating film 7 in the second direction orthogonal to the first direction and the first region. In the second region of the base region 11 close to the gate insulating film 7, the impurity concentration of the second region is lower than the impurity concentration of the first region. Thereby, the photodetecting element 1 has a structure in which the base region 11 is easily depleted by applying a voltage to the gate electrode 5 as compared with the case where the distribution of the impurity concentration of the P-type impurity in the base region 11 is uniform. Therefore, the photodetecting element 1 can increase the current amplification factor by narrowing the base width over a wide range.

図3は、同実施例の光検出素子における半導体基板表面近傍の水平方向の不純物濃度プロファイルを示すグラフである。図4は、同実施例の光検出素子における深さ方向の不純物濃度プロファイルを示すグラフである。図3において、縦軸は不純物濃度を示し、横軸はエミッタ領域の中央からの位置を示す。図4において、縦軸は不純物濃度を示し、横軸は半導体基板表面からの位置を示す。   FIG. 3 is a graph showing an impurity concentration profile in the horizontal direction in the vicinity of the surface of the semiconductor substrate in the photodetector according to the same example. FIG. 4 is a graph showing an impurity concentration profile in the depth direction in the photodetecting element of the example. In FIG. 3, the vertical axis represents the impurity concentration, and the horizontal axis represents the position from the center of the emitter region. In FIG. 4, the vertical axis represents the impurity concentration, and the horizontal axis represents the position from the surface of the semiconductor substrate.

ベース領域11の不純物濃度プロファイルに示されるように、ベース領域11は、P型不純物の不純物濃度がエミッタ領域9側からゲート電極5側及びコレクタ領域13側に向かって低くなるように傾斜している。ベース領域11のP型不純物の不純物濃度は、例えば半導体基板3の表面と平行な水平方向(第1の方向に直交する第2の方向)において、ベース領域11の中央側(第1の領域)の不純物濃度よりもベース領域11の端部側(第2の領域)の不純物濃度の方が低くなっている。つまり、ゲート電極5の近傍では、ベース領域11のP型不純物濃度が低くなっている。ゲート電極5への電圧印加によってゲート電極5付近の不純物濃度の低いベース領域11が空乏化しやすく、電流増幅率が大きくなる。   As shown in the impurity concentration profile of the base region 11, the base region 11 is inclined so that the impurity concentration of the P-type impurity decreases from the emitter region 9 side toward the gate electrode 5 side and the collector region 13 side. . The impurity concentration of the P-type impurity in the base region 11 is, for example, in the horizontal direction parallel to the surface of the semiconductor substrate 3 (second direction orthogonal to the first direction), on the center side (first region) of the base region 11. The impurity concentration on the end side (second region) of the base region 11 is lower than the impurity concentration of the base region 11. That is, in the vicinity of the gate electrode 5, the P-type impurity concentration of the base region 11 is low. By applying a voltage to the gate electrode 5, the base region 11 having a low impurity concentration in the vicinity of the gate electrode 5 is easily depleted, and the current amplification factor increases.

さらに、エミッタ領域9がゲート絶縁膜7から離間して配置されているので、寄生MOS構造のソースがオフセットした構造となっている。したがって、MOSトランジスタとして電流が流れることはない。例えば光検出素子1をフォトトランジスタとして動作させる際、暗電流はバイポーラ構造がもつリーク電流が主になる。   Further, since the emitter region 9 is arranged away from the gate insulating film 7, the source of the parasitic MOS structure is offset. Therefore, no current flows as a MOS transistor. For example, when the photodetecting element 1 is operated as a phototransistor, the dark current is mainly a leakage current of a bipolar structure.

このように、この実施例の光検出素子1は、ゲート電極5への電圧印加によって電流増幅率を大きくできるので、暗電流を大きくすることなく、電流増幅率を大きくして光照射時の感度を高くすることができる。光検出素子1は低照度での光電流も検出可能である。   Thus, the photodetecting element 1 of this embodiment can increase the current amplification factor by applying a voltage to the gate electrode 5, so that the current amplification factor can be increased without increasing the dark current, and the sensitivity during light irradiation can be increased. Can be high. The light detection element 1 can also detect a photocurrent at low illuminance.

図5から図7は、図1及び図2を参照して説明した光検出素子の実施例を作製するための製造工程の一例を説明するための概略的な断面図である。図5から図7の中のかっこ数字は以下に説明する各工程のかっこ数字に対応している。図1及び図5から図7を参照してこの製造方法例を説明する。   5 to 7 are schematic cross-sectional views for explaining an example of a manufacturing process for producing the embodiment of the photodetecting element described with reference to FIGS. 1 and 2. The numbers in parentheses in FIGS. 5 to 7 correspond to the numbers in parentheses of each process described below. An example of this manufacturing method will be described with reference to FIGS. 1 and 5 to 7.

(1)例えば低抵抗のN型のシリコン基板3aの上に、コレクタ領域13となるN型のエピタキシャル層3bをもつ半導体基板3を準備する。シリコン基板3aの抵抗率は例えば6mΩcm(ミリオームセンチメートル)程度である。エピタキシャル層3bの抵抗率は例えば1Ωcm程度である。エピタキシャル層3bの厚みは例えば20μm程度である。 (1) For example, a semiconductor substrate 3 having an N-type epitaxial layer 3b to be a collector region 13 on a low-resistance N-type silicon substrate 3a is prepared. The resistivity of the silicon substrate 3a is, for example, about 6 mΩcm (milliohm centimeter). The resistivity of the epitaxial layer 3b is, for example, about 1 Ωcm. The thickness of the epitaxial layer 3b is, for example, about 20 μm.

(2)既知の方法により、エピタキシャル層3bの表面にゲート電極5を埋め込むためのトレンチを形成し、そのトレンチ部分にゲート絶縁膜7を介してドープドポリシリコンを埋め込み、エッチバック処理を行ってゲート電極5を形成する。例えば、トレンチの幅は1μm程度、深さは5μm程度である。ゲート絶縁膜7の厚みは例えば20nm程度である。エピタキシャル層3bの上にマスク用膜21を形成する。マスク用膜21は例えば厚みが400nmの酸化シリコン膜である。 (2) A trench for embedding the gate electrode 5 is formed on the surface of the epitaxial layer 3b by a known method, doped polysilicon is buried in the trench portion via the gate insulating film 7, and an etch back process is performed. A gate electrode 5 is formed. For example, the trench has a width of about 1 μm and a depth of about 5 μm. The thickness of the gate insulating film 7 is, for example, about 20 nm. A mask film 21 is formed on the epitaxial layer 3b. The mask film 21 is, for example, a silicon oxide film having a thickness of 400 nm.

(3)写真製版技術及びエッチング技術によって、マスク用膜21に対して光検出素子1(図1を参照)の形成領域の中央部に対応する位置に開口を形成する。 (3) An opening is formed in the mask film 21 at a position corresponding to the central portion of the formation region of the photodetecting element 1 (see FIG. 1) by photolithography and etching techniques.

(4)イオン注入技術により、マスク用膜21の開口を介してエピタキシャル層3bにP型不純物(+印参照。)、例えばボロンイオンを注入する。ボロン注入条件は、例えば、加速エネルギーが30keV、ドーズ量が3.5×1013cm-2である。 (4) A P-type impurity (see + sign), for example, boron ions is implanted into the epitaxial layer 3b through the opening of the mask film 21 by an ion implantation technique. Boron implantation conditions are, for example, an acceleration energy of 30 keV and a dose of 3.5 × 10 13 cm −2 .

(5)マスク用膜21を残した状態で、上記工程(4)で注入されたP型不純物の熱拡散処理を行って、ベース領域11を形成する。熱拡散処理の条件は、例えば温度が1150℃、時間が50分である。このとき、ベース領域11を構成するP型不純物はマスク用膜21の開口部分を中心に均等に深さ方向や横方向に例えば1.5μm程度拡散する。 (5) With the mask film 21 left, the base region 11 is formed by performing thermal diffusion treatment of the P-type impurity implanted in the step (4). The conditions for the thermal diffusion treatment are, for example, a temperature of 1150 ° C. and a time of 50 minutes. At this time, the P-type impurities constituting the base region 11 are diffused uniformly in the depth direction and the lateral direction, for example, about 1.5 μm around the opening portion of the mask film 21.

(6)イオン注入技術により、マスク用膜21の開口を介してエピタキシャル層3b(ベース領域11)にN型不純物(−印参照。)、例えばリンイオンを注入する。リン注入条件は、例えば、加速エネルギーが50keV、ドーズ量が6.0×1015cm-2である。 (6) An N-type impurity (refer to the symbol-), for example, phosphorus ions is implanted into the epitaxial layer 3b (base region 11) through the opening of the mask film 21 by an ion implantation technique. The phosphorus implantation conditions are, for example, an acceleration energy of 50 keV and a dose of 6.0 × 10 15 cm −2 .

(7)マスク用膜21を残した状態で、上記工程(6)で注入されたN型不純物の熱拡散処理を行って、エミッタ領域9を形成する。熱拡散処理の条件は、例えば温度が900℃、時間が30分である。このとき、エミッタ領域9を構成するN型不純物はマスク用膜21の開口部を中心にベース領域11内部に均等に深さ方向や横方向に例えば0.3μm程度拡散する。 (7) With the mask film 21 left, the N-type impurity implanted in the step (6) is thermally diffused to form the emitter region 9. The conditions for the thermal diffusion treatment are, for example, a temperature of 900 ° C. and a time of 30 minutes. At this time, the N-type impurities constituting the emitter region 9 are diffused uniformly in the depth direction and the lateral direction, for example, by about 0.3 μm inside the base region 11 around the opening of the mask film 21.

(8)マスク用膜21を除去する。これにより、エミッタ領域9とベース領域11の拡散を同じ位置から拡散させたセルフアラインの2重拡散構造が完成する。 (8) The mask film 21 is removed. Thereby, a self-aligned double diffusion structure in which the diffusion of the emitter region 9 and the base region 11 is diffused from the same position is completed.

(9)既知の方法により、エピタキシャル層3b上に層間絶縁膜15、コンタクトホール17、金属配線パターン19、最終保護膜などを形成する(図1を参照。)。 (9) An interlayer insulating film 15, a contact hole 17, a metal wiring pattern 19, a final protective film, and the like are formed on the epitaxial layer 3b by a known method (see FIG. 1).

この製造方法例は、エミッタ領域9用のイオン導入とベース領域11のイオン導入を同一のマスク用膜21を用いて行っているので、別々のマスク用膜を用いる場合に比べて、製造コストの低減を図ることができる。ただし、本発明の光検出素子を作製するに際して、第1半導体領域(エミッタ領域9)と第2半導体領域(ベース領域11)を別々のマスク用膜を用いて形成してもよい。   In this example of the manufacturing method, the ion introduction for the emitter region 9 and the ion introduction for the base region 11 are performed using the same mask film 21, so that the production cost is lower than when separate mask films are used. Reduction can be achieved. However, when the photodetector of the present invention is manufactured, the first semiconductor region (emitter region 9) and the second semiconductor region (base region 11) may be formed using different mask films.

なお、本発明の光検出素子、例えば図1に示された光検出素子1を作製するための製造方法は、図1及び図5から図7を参照して説明した製造方法例に限定されない。   In addition, the manufacturing method for manufacturing the photodetection element of the present invention, for example, the photodetection element 1 shown in FIG. 1, is not limited to the manufacturing method example described with reference to FIGS. 1 and 5 to 7.

図8は、従来の光検出素子の一例を説明するための概略的な断面図である。図8において、図1と同じ部分には同じ符号が付されている。   FIG. 8 is a schematic cross-sectional view for explaining an example of a conventional photodetecting element. In FIG. 8, the same parts as those in FIG.

図8に示された光検出素子101は、図1に示された光検出素子1と比較して、エミッタ領域103とベース領域105の構造がエミッタ領域9とベース領域11の構造と異なっている。   The photodetector 101 shown in FIG. 8 differs from the photodetector 1 shown in FIG. 1 in the structure of the emitter region 103 and the base region 105 from the structure of the emitter region 9 and the base region 11. .

エミッタ領域103は、エピタキシャル層3bの表面に、ゲート電極5で囲まれた領域の全体に形成されている。エミッタ領域103はゲート絶縁膜7に隣接して配置されている。エミッタ領域103は水平方向に均一な不純物濃度プロファイルを有している。   The emitter region 103 is formed on the entire surface surrounded by the gate electrode 5 on the surface of the epitaxial layer 3b. The emitter region 103 is disposed adjacent to the gate insulating film 7. The emitter region 103 has a uniform impurity concentration profile in the horizontal direction.

ベース領域105は、ゲート電極5を埋め込むためのトレンチが形成される前にエピタキシャル層3bの表面側に形成されたものである。ベース領域105は水平方向に均一な不純物濃度プロファイルを有している。   The base region 105 is formed on the surface side of the epitaxial layer 3b before the trench for embedding the gate electrode 5 is formed. The base region 105 has a uniform impurity concentration profile in the horizontal direction.

光検出素子101のエミッタ領域103、ベース領域105、コレクタ領域13の深さ方向の不純物濃度プロファイルは、例えば、光検出素子1のエミッタ領域9、ベース領域11、コレクタ領域13の深さ方向の不純物濃度プロファイル(図4を参照。)と同様である。   The impurity concentration profile in the depth direction of the emitter region 103, the base region 105, and the collector region 13 of the photodetector element 101 is, for example, the impurity in the depth direction of the emitter region 9, the base region 11, and the collector region 13 of the photodetector element 1. This is the same as the density profile (see FIG. 4).

光検出素子101の縦型バイポーラ構造において、エミッタ領域103がゲート絶縁膜7を介してゲート電極5に接しているので、ゲート電極5への電圧印加によって電流増幅率が大きく変化する。   In the vertical bipolar structure of the photodetecting element 101, the emitter region 103 is in contact with the gate electrode 5 through the gate insulating film 7, so that the current amplification factor changes greatly by applying a voltage to the gate electrode 5.

しかし、図8に示されるように、光検出素子101には、寄生MOSトランジスタ107が存在している。光検出素子101において、ゲート電極5に電圧を印加すると、バイポーラ動作と同時にMOSトランジスタが動作する。このため、光検出素子101をフォトトランジスタとして動作させたときに、光照射時に発生する光電流以外に寄生MOSトランジスタが流す電流が付加される。このため、光検出素子101は、暗電流が大きく、図1に示された光検出素子1と比較して、低照度での感度が低下する。   However, as shown in FIG. 8, a parasitic MOS transistor 107 exists in the light detection element 101. In the photodetecting element 101, when a voltage is applied to the gate electrode 5, the MOS transistor operates simultaneously with the bipolar operation. For this reason, when the photodetecting element 101 is operated as a phototransistor, a current flowing by the parasitic MOS transistor is added in addition to the photocurrent generated during light irradiation. For this reason, the photodetection element 101 has a large dark current, and the sensitivity at low illuminance is lower than that of the photodetection element 1 shown in FIG.

図9は、従来の光検出素子の他の例を説明するための概略的な断面図である。図9において、図1又は図8と同じ部分には同じ符号が付されている。   FIG. 9 is a schematic cross-sectional view for explaining another example of a conventional photodetecting element. 9, the same parts as those in FIG. 1 or FIG.

図9に示された光検出素子109は、図1に示された光検出素子1と比較して、ベース領域105の構造がベース領域11の構造と異なっている。ベース領域105の構造は図8に示された光検出素子101のベース領域105の構造と同じである。光検出素子109は、図8に示された光検出素子101と比較して、エミッタ領域9がゲート絶縁膜7から離間して配置されている点で異なっている。   The photodetecting element 109 shown in FIG. 9 is different from the photodetecting element 1 shown in FIG. 1 in the structure of the base region 105 and the structure of the base region 11. The structure of the base region 105 is the same as the structure of the base region 105 of the photodetecting element 101 shown in FIG. The light detecting element 109 is different from the light detecting element 101 shown in FIG. 8 in that the emitter region 9 is arranged away from the gate insulating film 7.

図10は、図9に示された光検出素子における半導体基板表面近傍の水平方向の不純物濃度プロファイルを示すグラフである。図10において、縦軸は不純物濃度を示し、横軸はエミッタ領域の中央からの位置を示す。   FIG. 10 is a graph showing an impurity concentration profile in the horizontal direction near the surface of the semiconductor substrate in the photodetecting element shown in FIG. In FIG. 10, the vertical axis represents the impurity concentration, and the horizontal axis represents the position from the center of the emitter region.

光検出素子109において、ベース領域105の水平方向の不純物濃度プロファイルは均一になっている。光検出素子109のエミッタ領域9、ベース領域105、コレクタ領域13の深さ方向の不純物濃度プロファイルは、例えば、光検出素子1のエミッタ領域9、ベース領域11、コレクタ領域13の深さ方向の不純物濃度プロファイル(図4を参照。)と同様である。   In the photodetecting element 109, the impurity concentration profile in the horizontal direction of the base region 105 is uniform. The impurity concentration profile in the depth direction of the emitter region 9, the base region 105, and the collector region 13 of the light detection element 109 is, for example, the impurity in the depth direction of the emitter region 9, the base region 11, and the collector region 13 of the light detection element 1. This is the same as the density profile (see FIG. 4).

光検出素子109は、エミッタ領域9がゲート絶縁膜7から離間して配置されているので、図8に示された光検出素子101が有する寄生MOSトランジスタ107は形成されていない。しかし、エミッタ領域9がゲート絶縁膜7から離間して配置されていることに起因して、光検出素子109は、図8に示された光検出素子101よりも電流増幅率が小さい。   In the photodetecting element 109, since the emitter region 9 is arranged away from the gate insulating film 7, the parasitic MOS transistor 107 included in the photodetecting element 101 shown in FIG. 8 is not formed. However, due to the emitter region 9 being spaced apart from the gate insulating film 7, the light detection element 109 has a smaller current amplification factor than the light detection element 101 shown in FIG.

さらに、光検出素子109は、ゲート電極5への電圧印加によってベース領域105内の空乏層が広がる領域は、不純物濃度が低い部分、すなわちエピタキシャル層3b内部のコレクタ領域13付近に限定される。つまり、ゲート電極5への電圧印加が実施されても、電流増幅率の変化への寄与は小さい。   Furthermore, in the photodetecting element 109, the region where the depletion layer in the base region 105 spreads by applying a voltage to the gate electrode 5 is limited to a portion where the impurity concentration is low, that is, near the collector region 13 inside the epitaxial layer 3b. That is, even when voltage application to the gate electrode 5 is performed, the contribution to the change in the current amplification factor is small.

図8に示された従来の光検出素子101及び図9に示された従来の光検出素子109と比較して、図1に示された実施例の光検出素子1は、上述のように、縦型バイポーラ構造の暗電流を抑制し、かつ電流増幅率を大きくすることができる。   Compared with the conventional photodetecting element 101 shown in FIG. 8 and the conventional photodetecting element 109 shown in FIG. 9, the photodetecting element 1 of the embodiment shown in FIG. The dark current of the vertical bipolar structure can be suppressed and the current amplification factor can be increased.

図11は、他の実施例を説明するための概略的な断面図である。図11において、図1と同じ部分には同じ符号が付されている。   FIG. 11 is a schematic cross-sectional view for explaining another embodiment. In FIG. 11, the same parts as those in FIG.

この実施例において、光検出素子23のエミッタ領域25は、図1に示された光検出素子1のエミッタ領域9と比較して、底部が深い位置に配置されている。エミッタ領域25の底部の位置は、例えばベース領域11の深さの半分の位置よりも深い位置であることが好ましい。   In this embodiment, the emitter region 25 of the light detection element 23 is arranged at a deeper position than the emitter region 9 of the light detection element 1 shown in FIG. The position of the bottom of the emitter region 25 is preferably a position deeper than, for example, a position that is half the depth of the base region 11.

エミッタ領域25は、例えば、エピタキシャル層3bの表面から内部にかけてエピタキシャル層3bに埋め込まれた半導体材料によって形成されている。埋め込まれている半導体層は例えばN型ポリシリコンである。   The emitter region 25 is made of, for example, a semiconductor material embedded in the epitaxial layer 3b from the surface to the inside of the epitaxial layer 3b. The embedded semiconductor layer is, for example, N-type polysilicon.

エミッタ領域25が深い位置まで形成されていることにより、エミッタ領域25に対向するゲート電極5の領域が大きくなる。これにより、ベース領域11の空乏化する部分とエミッタ領域25が接する面積が増えるので、光検出素子23は、図1に示された光検出素子1と比較して、電流増幅率の変化をさらに大きくすることができる。   Since the emitter region 25 is formed to a deep position, the region of the gate electrode 5 facing the emitter region 25 becomes large. As a result, the area where the depleted portion of the base region 11 and the emitter region 25 are in contact with each other increases, so that the photodetecting element 23 further changes the current amplification factor as compared with the photodetecting element 1 shown in FIG. Can be bigger.

なお、この実施例の光検出素子23では、エピタキシャル層3bに半導体材料を埋め込むことによってエミッタ領域25の底部の位置を深くしているが、本発明はこれに限定されない。エミッタ領域25は、イオン注入技術によって形成されたものであってもよい。例えば、図6(6)を参照して説明した上記工程(6)において、リンの注入条件を変えることによってエミッタ領域25を形成することができる。また、エミッタ領域25を形成するための不純物注入は、複数回に分けて行われてもよい。   In the photodetector 23 of this embodiment, the position of the bottom of the emitter region 25 is deepened by embedding a semiconductor material in the epitaxial layer 3b. However, the present invention is not limited to this. The emitter region 25 may be formed by an ion implantation technique. For example, in the step (6) described with reference to FIG. 6 (6), the emitter region 25 can be formed by changing the phosphorus implantation conditions. Further, the impurity implantation for forming the emitter region 25 may be performed in a plurality of times.

図12及び図13は、図11を参照して説明した光検出素子の実施例を作製するための製造工程の一例を説明するための概略的な断面図である。図12及び図13の中のかっこ数字は以下に説明する各工程のかっこ数字に対応している。図11から図13を参照してこの製造方法例を説明する。なお、この製造方法例の工程(1)から工程(5)は、図1及び図5から図7を参照して説明した製造方法例の上記工程(1)から工程(5)と同じなので、説明は省略される。   12 and 13 are schematic cross-sectional views for explaining an example of a manufacturing process for producing the embodiment of the photodetecting element described with reference to FIG. The numbers in parentheses in FIGS. 12 and 13 correspond to the numbers in parentheses for each process described below. An example of this manufacturing method will be described with reference to FIGS. Since steps (1) to (5) of this manufacturing method example are the same as the above steps (1) to (5) of the manufacturing method example described with reference to FIGS. 1 and 5 to 7, Explanation is omitted.

(5)上記工程(1)から工程(5)と同じ工程により、コレクタ領域13を構成するエピタキシャル層3bに、ゲート絶縁膜7、ゲート電極5、マスク用膜21、ベース領域11を形成する。 (5) The gate insulating film 7, the gate electrode 5, the mask film 21, and the base region 11 are formed in the epitaxial layer 3 b constituting the collector region 13 by the same steps as the above steps (1) to (5).

(6)エッチング技術により、マスク用膜21をマスクとして、エピタキシャル層3bの表面に凹部27を形成する。凹部27は、その底部がベース領域11の底部に到達しない深さに形成される。凹部27の深さは、ベース領域11の深さの半分の深さよりも深いことが好ましい。 (6) A recess 27 is formed on the surface of the epitaxial layer 3b by the etching technique using the mask film 21 as a mask. The recess 27 is formed to a depth that does not reach the bottom of the base region 11. The depth of the recess 27 is preferably deeper than half the depth of the base region 11.

また、凹部27を形成するためのエッチング条件は、エピタキシャル層3bとマスク用膜21とのエッチング選択比が低い、エピタキシャル層3bのエッチングと同時にマスク用膜21もエッチングされる条件であることが好ましい。なお、当該エッチングは、ドライエッチングであってもよいし、ウェットエッチングであってもよい。   The etching conditions for forming the recesses 27 are preferably such that the etching selectivity between the epitaxial layer 3b and the mask film 21 is low, and the mask film 21 is etched simultaneously with the etching of the epitaxial layer 3b. . Note that the etching may be dry etching or wet etching.

この実施例では、エピタキシャル層3bのエッチングと同時にマスク用膜21もエッチングされて、マスク用膜21の厚みが薄くなっている。マスク用膜21の厚みを薄くすることにより、凹部27にマスク用膜21の厚みを含めた凹部のアスペクト比を小さくすることができ、後工程で凹部27に半導体材料を埋め込む際に、半導体材料の埋め込み状態を向上させることができるからである。   In this embodiment, the mask film 21 is also etched simultaneously with the etching of the epitaxial layer 3b, so that the thickness of the mask film 21 is reduced. By reducing the thickness of the mask film 21, the aspect ratio of the recess including the thickness of the mask film 21 in the recess 27 can be reduced. When the semiconductor material is embedded in the recess 27 in a later step, the semiconductor material This is because the embedded state of can be improved.

ただし、当該エッチング条件は、エッチング前のマスク用膜21の厚みも考慮して、凹部27の形成の完了時にマスク用膜21が残存する条件であることが好ましい。エッチング処理の途中でマスク用膜21が完全に除去されると、ゲート電極5が露出し、ゲート電極5の一部分がエッチングされて除去される可能性があるからである。   However, it is preferable that the etching conditions are such that the mask film 21 remains when the formation of the recesses 27 is completed in consideration of the thickness of the mask film 21 before etching. This is because if the mask film 21 is completely removed during the etching process, the gate electrode 5 is exposed and a part of the gate electrode 5 may be etched away.

(7)凹部27内及びマスク用膜21上に、不純物が導入された半導体材料25aを形成する。例えばリンが導入されたポリシリコンを堆積することによって半導体材料25aを形成する。 (7) A semiconductor material 25 a into which impurities are introduced is formed in the recess 27 and on the mask film 21. For example, the semiconductor material 25a is formed by depositing polysilicon into which phosphorus is introduced.

(8)半導体材料25aに対してエッチバック処理を施し、マスク用膜21上の半導体材料25aを除去して、凹部27内に半導体材料25aからなるエミッタ領域25を形成する。マスク用膜21はエッチングストップ層として機能する。この結果、エミッタ領域25とベース領域11はセルフアラインの2重拡散となっている。マスク用膜21を除去する。 (8) The semiconductor material 25 a is etched back to remove the semiconductor material 25 a on the mask film 21, thereby forming the emitter region 25 made of the semiconductor material 25 a in the recess 27. The mask film 21 functions as an etching stop layer. As a result, the emitter region 25 and the base region 11 are self-aligned double diffusion. The mask film 21 is removed.

(9)既知の方法により、エピタキシャル層3b上に層間絶縁膜15、コンタクトホール17、金属配線パターン19、最終保護膜などを形成する(図11を参照。)。 (9) An interlayer insulating film 15, a contact hole 17, a metal wiring pattern 19, a final protective film, and the like are formed on the epitaxial layer 3b by a known method (see FIG. 11).

なお、本発明の光検出素子、例えば図11に示された光検出素子23を作製するための製造方法は、図11から図13を参照して説明した製造方法例に限定されない。   Note that the manufacturing method for manufacturing the light detection element of the present invention, for example, the light detection element 23 shown in FIG. 11, is not limited to the manufacturing method example described with reference to FIGS.

図14は、他の実施例を説明するための概略的な断面図である。図14において、図1と同じ部分には同じ符号が付されている。   FIG. 14 is a schematic cross-sectional view for explaining another embodiment. In FIG. 14, the same parts as those in FIG.

この実施例において、光検出素子29のエミッタ領域31は、図1に示された光検出素子1のエミッタ領域9と比較して、半導体基板3の表面に平行な水平方向での端部がゲート絶縁膜7に接している。   In this embodiment, the emitter region 31 of the light detecting element 29 has a horizontal end parallel to the surface of the semiconductor substrate 3 as a gate compared to the emitter region 9 of the light detecting element 1 shown in FIG. It is in contact with the insulating film 7.

図15は、同実施例の光検出素子におけるベース領域の水平方向の不純物濃度プロファイルを示すグラフである。   FIG. 15 is a graph showing an impurity concentration profile in the horizontal direction of the base region in the photodetecting element of the same example.

水平方向におけるベース領域11のP型不純物の不純物濃度プロファイルは、ベース領域11の中央部からゲート電極5側に向かって低くなるように傾斜している。つまり、ベース領域11の中央側のP型不純物濃度よりもベース領域11の端部側のP型不純物濃度の方が低くなっている。これにより、ゲート電極5の近傍では、ベース領域11のP型不純物濃度が低くなっている。光検出素子29では、ゲート電極5への電圧印加によってゲート電極5付近の不純物濃度の低いベース領域11が空乏化しやすく、電流増幅率が大きくなる。なお、光検出素子29の深さ方向の不純物濃度プロファイルは図4と同様である。   The impurity concentration profile of the P-type impurity in the base region 11 in the horizontal direction is inclined so as to decrease from the center of the base region 11 toward the gate electrode 5 side. That is, the P-type impurity concentration at the end of the base region 11 is lower than the P-type impurity concentration at the center of the base region 11. Thereby, in the vicinity of the gate electrode 5, the P-type impurity concentration of the base region 11 is low. In the photodetecting element 29, application of a voltage to the gate electrode 5 tends to deplete the base region 11 having a low impurity concentration in the vicinity of the gate electrode 5 and increase the current amplification factor. The impurity concentration profile in the depth direction of the photodetecting element 29 is the same as that in FIG.

光検出素子29は、例えば、図1及び図5から図7を参照して説明した光検出素子1を作製するための製造方法例に対してエミッタ領域9を形成するためのイオン注入処理(図6(6)を参照。)の際にマスク用膜21を変更することによって作製され得る。   For example, the photodetection element 29 is an ion implantation process for forming the emitter region 9 (see FIG. 1) with respect to the manufacturing method example for producing the photodetection element 1 described with reference to FIGS. 6 (6).) Can be produced by changing the mask film 21.

以上、本発明の実施例を説明したが、上記実施例での数値、材料、配置、個数等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。   As mentioned above, although the Example of this invention was described, the numerical value, material, arrangement | positioning, number, etc. in the said Example are examples, This invention is not limited to these, It was described in the claim Various modifications are possible within the scope of the present invention.

例えば、上記実施例では、光検出素子はNPNバイポーラトランジスタであるが、本発明の光検出素子はPNPバイポーラトランジスタであってもよい。PNPバイポーラトランジスタは、例えば実施例のNPNバイポーラトランジスタを反対導電型にすることにより実現できる。   For example, in the above embodiment, the light detection element is an NPN bipolar transistor, but the light detection element of the present invention may be a PNP bipolar transistor. The PNP bipolar transistor can be realized, for example, by making the NPN bipolar transistor of the embodiment have the opposite conductivity type.

また、上記実施例では、ゲート電極5は平面視して枠状又は格子状であるが、本発明の光検出素子はこれに限定されない。本発明の光検出素子は、電極が平面視して枠状又は格子状でない構成であってもよい。   Moreover, in the said Example, although the gate electrode 5 is a frame shape or a grid | lattice shape by planar view, the photon detection element of this invention is not limited to this. The light detection element of the present invention may have a configuration in which the electrodes are not in a frame shape or a lattice shape in plan view.

また、上記実施例では、光検出素子はマトリクス状に配列されているが、本発明はこれに限定されない。本発明の光検出素子において複数の光検出素子の配列は任意である。また、複数の光検出素子が配列されている領域内に他の素子、例えば読出しスイッチ用のトランジスタなどが配置されていてもよい。   Moreover, in the said Example, although the photon detection element is arranged in matrix form, this invention is not limited to this. In the light detection element of the present invention, the arrangement of the plurality of light detection elements is arbitrary. In addition, another element such as a read switch transistor may be arranged in a region where a plurality of light detection elements are arranged.

1,23,29 光検出素子
3b エピタキシャル層(半導体層)
5 ゲート電極(電極)
7 ゲート絶縁膜(絶縁膜)
9,25 エミッタ領域(第1半導体領域)
11 ベース領域(第2半導体領域)
13 コレクタ領域(第3半導体領域)
1, 23, 29 Photodetector 3b Epitaxial layer (semiconductor layer)
5 Gate electrode (electrode)
7 Gate insulating film (insulating film)
9, 25 Emitter region (first semiconductor region)
11 Base region (second semiconductor region)
13 Collector region (third semiconductor region)

特開2013−187527公報JP2013-187527A

Claims (6)

電極と、絶縁膜と、第1半導体領域、第2半導体領域及び第3半導体領域を含む半導体層と、を備え、
前記電極は、前記半導体層の表面から内部にかけて第1の方向に沿って前記半導体層に埋め込まれて配置されており、
前記絶縁膜は、前記電極と前記半導体層の間に配置されており、
前記第1半導体領域は、第1導電型であり、前記半導体層の表面に配置されており、
前記第2半導体領域は、第2導電型であり、前記絶縁膜及び前記第1半導体領域に隣接して配置されており、
前記第3半導体領域は、第1導電型であり、前記第2半導体領域に隣接して配置されており、
前記第2半導体領域の第2導電型不純物の不純物濃度は、前記第1の方向に直交する第2の方向で前記絶縁膜から離れている前記第2半導体領域の第1の領域と、前記第1の領域よりも前記絶縁膜に近い前記第2半導体領域の第2の領域について、前記第2の領域の前記不純物濃度の方が前記第1の領域の前記不純物濃度よりも低くなっていることを特徴とする光検出素子。
An electrode, an insulating film, and a semiconductor layer including a first semiconductor region, a second semiconductor region, and a third semiconductor region,
The electrode is arranged embedded in the semiconductor layer along a first direction from the surface of the semiconductor layer to the inside,
The insulating film is disposed between the electrode and the semiconductor layer;
The first semiconductor region is of a first conductivity type and is disposed on a surface of the semiconductor layer;
The second semiconductor region is of a second conductivity type, and is disposed adjacent to the insulating film and the first semiconductor region;
The third semiconductor region is of a first conductivity type and is disposed adjacent to the second semiconductor region;
The impurity concentration of the second conductivity type impurity in the second semiconductor region is different from the first region of the second semiconductor region separated from the insulating film in a second direction orthogonal to the first direction, For the second region of the second semiconductor region closer to the insulating film than the first region, the impurity concentration of the second region is lower than the impurity concentration of the first region. A light detection element characterized by the above.
前記第1半導体領域は、前記絶縁膜から離間して配置されている、請求項1に記載の光検出素子。   The photodetecting element according to claim 1, wherein the first semiconductor region is disposed away from the insulating film. 前記第2半導体領域において、前記第2の領域は前記絶縁膜に隣接し、前記第1の領域は前記第1半導体領域に隣接し、前記第2導電型不純物の前記不純物濃度は、前記第1の領域から前記第2の領域に向かって低くなっている、請求項2に記載の光検出素子。   In the second semiconductor region, the second region is adjacent to the insulating film, the first region is adjacent to the first semiconductor region, and the impurity concentration of the second conductivity type impurity is the first concentration. The photodetecting element according to claim 2, wherein the photodetecting element is lowered from the region toward the second region. 前記第1の方向における前記第1半導体領域の底部の位置は、前記第2半導体領域の前記第1の方向の深さの半分の位置よりも深い、請求項2又は3に記載の光検出素子。   4. The photodetecting element according to claim 2, wherein a position of a bottom portion of the first semiconductor region in the first direction is deeper than a position that is half the depth of the second semiconductor region in the first direction. . 前記第1半導体領域は、前記半導体層の表面から内部にかけて前記半導体層に埋め込まれた半導体材料によって形成されている、請求項2から4のいずれか一項に記載の光検出素子。   5. The photodetecting element according to claim 2, wherein the first semiconductor region is formed of a semiconductor material embedded in the semiconductor layer from a surface of the semiconductor layer to an inside thereof. 前記第1の方向において、前記第2半導体領域の前記第2導電型不純物の不純物濃度は前記第1半導体領域側から前記第3半導体領域側へ向かって低くなっている、請求項1から5のいずれか一項に記載の光検出素子。   6. The impurity concentration of the second conductivity type impurity in the second semiconductor region decreases from the first semiconductor region side toward the third semiconductor region side in the first direction. The light detection element according to any one of the above.
JP2014161871A 2014-08-07 2014-08-07 Photodetector Pending JP2016039265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014161871A JP2016039265A (en) 2014-08-07 2014-08-07 Photodetector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014161871A JP2016039265A (en) 2014-08-07 2014-08-07 Photodetector

Publications (1)

Publication Number Publication Date
JP2016039265A true JP2016039265A (en) 2016-03-22

Family

ID=55530105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014161871A Pending JP2016039265A (en) 2014-08-07 2014-08-07 Photodetector

Country Status (1)

Country Link
JP (1) JP2016039265A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447774A (en) * 2019-08-29 2021-03-05 株式会社东芝 Photodetector, photodetection system, laser radar device, and vehicle

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447774A (en) * 2019-08-29 2021-03-05 株式会社东芝 Photodetector, photodetection system, laser radar device, and vehicle
CN112447774B (en) * 2019-08-29 2024-04-26 株式会社东芝 Photodetector, light detection system, laser radar device, and vehicle

Similar Documents

Publication Publication Date Title
JP6063280B2 (en) Semiconductor device
JP2012204836A (en) Vertical hall sensor and method for producing vertical hall sensor
TWI458111B (en) Lateral avalanche photodiode structure
JP2013058575A (en) Semiconductor device and manufacturing method of the same
TW587333B (en) Semiconductor device with reduced parasitic capacitance between impurity diffusion regions
JP5558243B2 (en) Semiconductor device
JP6104743B2 (en) FET with built-in Schottky diode
JP2016152377A (en) Semiconductor device, manufacturing method for the same and imaging device
CN110212044B (en) Deep-groove semiconductor light detection structure and manufacturing method thereof
JP2011233806A (en) Insulated gate semiconductor device and method of manufacturing the same
JP5719899B2 (en) Semiconductor device
JP2016039265A (en) Photodetector
CN114242826B (en) Single photon avalanche diode and forming method thereof
JP2016092348A (en) Semiconductor device, method of manufacturing the same, and imaging device
JP3888997B2 (en) Semiconductor device
JP5386120B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5666636B2 (en) Microchannel avalanche photodiode
JP6194524B2 (en) Photodiode with suppressed noise current and method of forming the same
JP6459433B2 (en) Insulated gate bipolar transistor and manufacturing method thereof
JP2018067702A (en) Semiconductor device and method of manufacturing the same
JP5926576B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2007128926A (en) Semiconductor device for rectification and method of manufacturing same
JP5515444B2 (en) Semiconductor photo detector
JP2004335758A (en) Diode element and its manufacturing method
CN117832315A (en) CMOS APD device and preparation method thereof