JP2016039265A - Photodetector - Google Patents
Photodetector Download PDFInfo
- Publication number
- JP2016039265A JP2016039265A JP2014161871A JP2014161871A JP2016039265A JP 2016039265 A JP2016039265 A JP 2016039265A JP 2014161871 A JP2014161871 A JP 2014161871A JP 2014161871 A JP2014161871 A JP 2014161871A JP 2016039265 A JP2016039265 A JP 2016039265A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- insulating film
- semiconductor region
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
本発明は、光検出素子に関するものである。 The present invention relates to a light detection element.
光検出素子として、フォトダイオードは製造方法が簡単でかつ安定した光電流を検出できる。そこで、フォトダイオードは光検出素子としてよく利用されている。しかし、フォトダイオードは光照射時に得られる光電流が微弱である。したがって、低照度での受光感度をよくするには受光面積の大きなフォトダイオードが必要である。 As a photodetecting element, a photodiode is easy to manufacture and can detect a stable photocurrent. Therefore, photodiodes are often used as light detection elements. However, the photodiode has a weak photocurrent obtained during light irradiation. Therefore, a photodiode having a large light receiving area is required to improve the light receiving sensitivity at low illuminance.
バイポーラ構造を有するフォトトランジスタは、コレクタ−ベース間で構成するフォトダイオードで得られる光電流をエミッタから出力する時に、バイポーラ構造が有する物性によって電流を増幅できる特徴を有する。この特徴を生かし、電流増幅率を可変にすることで光強度に対する光電流を可変にした縦型バイポーラ構造のフォトトランジスタが知られている(例えば特許文献1を参照。)。 A phototransistor having a bipolar structure has a characteristic that when a photocurrent obtained by a photodiode formed between a collector and a base is output from an emitter, the current can be amplified by physical properties of the bipolar structure. A phototransistor having a vertical bipolar structure in which the photocurrent with respect to the light intensity is made variable by making the current amplification factor variable by making use of this feature is known (for example, see Patent Document 1).
従来の光検出素子は、例えば光電流を増加させるための電流増幅率が十分でないという問題があった。 The conventional photodetection element has a problem that, for example, the current amplification factor for increasing the photocurrent is not sufficient.
本発明は、光検出素子の電流増幅率を大きくすることを目的とする。 An object of the present invention is to increase the current amplification factor of a photodetecting element.
本発明にかかる光検出素子は、電極と、絶縁膜と、第1半導体領域、第2半導体領域及び第3半導体領域を含む半導体層と、を備え、上記電極は、上記半導体層の表面から内部にかけて第1の方向に沿って上記半導体層に埋め込まれて配置されており、上記絶縁膜は、上記電極と上記半導体層の間に配置されており、上記第1半導体領域は、第1導電型であり、上記半導体層の表面に配置されており、上記第2半導体領域は、第2導電型であり、上記絶縁膜及び上記第1半導体領域に隣接して配置されており、上記第3半導体領域は、第1導電型であり、上記第2半導体領域に隣接して配置されており、上記第2半導体領域の第2導電型不純物の不純物濃度は、上記第1の方向に直交する第2の方向で上記絶縁膜から離れている上記第2半導体領域の第1の領域と、上記第1の領域よりも上記絶縁膜に近い上記第2半導体領域の第2の領域について、上記第2の領域の上記不純物濃度の方が上記第1の領域の上記不純物濃度よりも低くなっていることを特徴とするものである。 The photodetecting element according to the present invention includes an electrode, an insulating film, and a semiconductor layer including a first semiconductor region, a second semiconductor region, and a third semiconductor region, and the electrode extends from the surface of the semiconductor layer to the inside. And embedded in the semiconductor layer along a first direction, the insulating film is disposed between the electrode and the semiconductor layer, and the first semiconductor region has a first conductivity type. And the second semiconductor region is of a second conductivity type, is disposed adjacent to the insulating film and the first semiconductor region, and the third semiconductor is disposed on the surface of the semiconductor layer. The region is of a first conductivity type and is disposed adjacent to the second semiconductor region, and an impurity concentration of the second conductivity type impurity of the second semiconductor region is a second orthogonal to the first direction. The second semiconductor is away from the insulating film in the direction of For the first region of the region and the second region of the second semiconductor region closer to the insulating film than the first region, the impurity concentration of the second region is higher than that of the first region. It is characterized by being lower than the impurity concentration.
本発明の光検出素子は、光検出素子の電流増幅率を大きくすることができる。 The photodetecting element of the present invention can increase the current amplification factor of the photodetecting element.
本発明の光検出素子において、第1導電型とはP型又はN型を意味し、第2導電型とは第1導電型とは反対導電型のN型又はP型を意味する。 In the photodetecting element of the present invention, the first conductivity type means P type or N type, and the second conductivity type means N type or P type opposite to the first conductivity type.
本発明の光検出素子において、例えば、上記第1半導体領域(例えばエミッタ領域)は、上記絶縁膜(ゲート絶縁膜)から離間して配置されているようにしてもよい。この態様によれば、本発明の光検出素子において、第1半導体領域、第2半導体領域(例えばベース領域)、第3半導体領域(例えばコレクタ領域)、電極(例えばゲート電極)、絶縁膜で形成される寄生MOSトランジスタ構造は存在しない。この態様では、本発明の光検出素子における暗電流の主成分は光検出素子で発生するリーク電流になる。したがって、本発明の光検出素子において第1半導体領域が上記絶縁膜から離間して配置されている態様は、上記寄生MOSトランジスタ構造が存在する場合に比べて暗電流を抑制することができる。なお、本発明の光検出素子において、上記第1半導体領域は、上記絶縁膜と接して配置されているようにしてもよい。 In the photodetecting element of the present invention, for example, the first semiconductor region (for example, the emitter region) may be disposed apart from the insulating film (gate insulating film). According to this aspect, in the photodetector according to the present invention, the first semiconductor region, the second semiconductor region (for example, the base region), the third semiconductor region (for example, the collector region), the electrode (for example, the gate electrode), and the insulating film are formed. There is no parasitic MOS transistor structure. In this aspect, the main component of the dark current in the light detection element of the present invention is a leak current generated in the light detection element. Therefore, the aspect in which the first semiconductor region is arranged away from the insulating film in the photodetecting element of the present invention can suppress dark current as compared with the case where the parasitic MOS transistor structure is present. In the photodetecting element of the present invention, the first semiconductor region may be disposed in contact with the insulating film.
第1半導体領域が上記絶縁膜から離間して配置されている態様の本発明の光検出素子において、例えば、上記第2半導体領域において、上記第2の領域は上記絶縁膜に隣接し、上記第1の領域は上記第1半導体領域に隣接し、上記第2導電型不純物の上記不純物濃度は、上記第1の領域から上記第2の領域に向かって低くなっているようにしてもよい。 In the photodetector according to the aspect of the invention in which the first semiconductor region is arranged apart from the insulating film, for example, in the second semiconductor region, the second region is adjacent to the insulating film, One region may be adjacent to the first semiconductor region, and the impurity concentration of the second conductivity type impurity may be lowered from the first region toward the second region.
さらに、例えば、上記第1の方向における上記第1半導体領域の底部の位置は、上記第2半導体領域の上記第1の方向の深さの半分の位置よりも深いようにしてもよい。ただし、本発明において、上記第1の方向における上記第1半導体領域の底部の位置は、上記第2半導体領域の上記第1の方向の深さの半分の位置よりも浅くてもよい。 Further, for example, the position of the bottom of the first semiconductor region in the first direction may be deeper than a position that is half the depth of the second semiconductor region in the first direction. However, in the present invention, the position of the bottom of the first semiconductor region in the first direction may be shallower than a position that is half the depth of the second semiconductor region in the first direction.
第1半導体領域が上記絶縁膜から離間して配置されている構成は、例えば、上記第1半導体領域が、上記半導体層の表面から内部にかけて上記半導体層に埋め込まれた半導体材料によって形成されていることによって実現される。ただし、本発明において、上記第1半導体領域は埋め込まれた半導体材料によって形成されたものに限定されない。本発明において、上記第1半導体領域は、上記半導体層の一部分の領域であって、第1導電型不純物が導入された領域であってもよい。 In the configuration in which the first semiconductor region is disposed apart from the insulating film, for example, the first semiconductor region is formed of a semiconductor material embedded in the semiconductor layer from the surface to the inside of the semiconductor layer. Is realized. However, in the present invention, the first semiconductor region is not limited to one formed of an embedded semiconductor material. In the present invention, the first semiconductor region may be a partial region of the semiconductor layer and a region doped with a first conductivity type impurity.
第1半導体領域が上記絶縁膜から離間して配置されていると、バイポーラトランジスタ構造のエミッタ領域(第1半導体領域)とベース領域(第2半導体領域)の境界の面積が大きくなる。また、エミッタ領域とベース領域の境界と、絶縁膜を介して埋め込まれた電極が対向する面積が増加する。同様に、電極への電圧印加によって第2半導体領域に広がる空乏層と電極が対向する面積が大きくなる。したがって、バイポーラ動作時の電流経路が拡大し、電流増幅率が大きくなる。この効果は、第1半導体領域の底部が深い位置、例えば第2半導体領域の底部の深さ位置の半分の位置に配置されている構成において特に顕著に得られる。 When the first semiconductor region is disposed away from the insulating film, the area of the boundary between the emitter region (first semiconductor region) and the base region (second semiconductor region) of the bipolar transistor structure increases. In addition, the area where the boundary between the emitter region and the base region and the electrode embedded via the insulating film face each other increases. Similarly, the area where the electrode is opposed to the depletion layer extending in the second semiconductor region by applying a voltage to the electrode increases. Therefore, the current path during bipolar operation is expanded and the current amplification factor is increased. This effect is particularly prominent in the configuration in which the bottom of the first semiconductor region is disposed at a deep position, for example, at a half position of the depth of the bottom of the second semiconductor region.
本発明の光検出素子において、例えば、上記第2半導体領域の上記第2導電型不純物の不純物濃度は上記第1の方向において上記第1半導体領域側から上記第3半導体領域側へ向かって低くなっているようにしてもよい。ただし、上記第1の方向における上記第2半導体領域の上記第2導電型不純物の不純物濃度の分布はこれに限定されない。該不純物濃度の分布は例えば均一であってもよいし、他の濃度分布であってもよい。 In the photodetector of the present invention, for example, the impurity concentration of the second conductivity type impurity in the second semiconductor region decreases from the first semiconductor region side to the third semiconductor region side in the first direction. You may be allowed to. However, the distribution of the impurity concentration of the second conductivity type impurity in the second semiconductor region in the first direction is not limited to this. The distribution of the impurity concentration may be uniform, for example, or other concentration distribution.
次に、図面を参照して本発明の実施例を説明する。
図1は、一実施例を説明するための概略的な断面図である。図2は、同実施例を説明するための概略的な平面図である。図1の断面は図2のA−A位置に対応している。
Next, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic cross-sectional view for explaining an embodiment. FIG. 2 is a schematic plan view for explaining the embodiment. The cross section in FIG. 1 corresponds to the position AA in FIG.
複数の光検出素子1が半導体基板3に形成されている。半導体基板3は例えばN型不純物が導入されたN型のシリコン基板3a(N+基板)と、その表面にエピタキシャル成長によって形成されたN型のエピタキシャル層3b(半導体層)で構成されている。なお、本発明において、半導体層は、エピタキシャル層に限定されない。本発明において、半導体層は、例えば、バルクシリコン層であってもよいし、他の半導体材料からなる半導体層であってもよいし、積層された複数の半導体層で形成されていてもよい。
A plurality of
複数の光検出素子1は例えばマトリクス状の配列されている。光検出素子1は、ゲート電極5(電極)、ゲート絶縁膜7(絶縁膜)、エミッタ領域9(第1半導体領域)、ベース領域11(第2半導体領域)及びコレクタ領域13(第3半導体領域)を備えている。
The plurality of
ゲート電極5は、エピタキシャル層3bの表面から内部にかけて深さ方向(第1の方向)に沿ってエピタキシャル層3bに埋め込まれて配置されている。例えば、ゲート電極5は、幅寸法が1μm(マイクロメートル)程度、深さ方向の寸法が5μm程度である。例えば、ゲート電極5は不純物が導入されたポリシリコンで形成されている。ただし、ゲート電極5の材料は、ポリシリコンに限定されず、他の半導体材料又は導電材料であってもよい。
The
ゲート電極5は例えば平面視して網目状に配置されている。ゲート電極5で囲まれた領域ごとに光検出素子1が形成されている。
The
ゲート絶縁膜7はゲート電極5とエピタキシャル層3bの間に配置されている。ゲート絶縁膜7はゲート電極5とエピタキシャル層3bを絶縁している。ゲート絶縁膜7は例えば厚みが20nm(ナノメートル)程度の酸化シリコン膜で形成されている。ただし、ゲート絶縁膜7の材料は、酸化シリコン膜に限定されず、ゲート電極5とエピタキシャル層3bを絶縁できる材料であればよい。
The
エミッタ領域9(N+)はエピタキシャル層3bの表面に形成されている。光検出素子1ごとに設けられている。エミッタ領域9はエピタキシャル層3bにN型不純物(第1導電型)が導入されて形成されている。エミッタ領域9はゲート絶縁膜から離間して配置されている。エミッタ領域9の底部の位置はゲート電極5の底部よりも浅い位置に配置されている。
Emitter region 9 (N +) is formed on the surface of
ベース領域11(P)は、エミッタ領域9とゲート絶縁膜7との間のエピタキシャル層3b及びエミッタ領域9の下部のエピタキシャル層3bに形成されている。ベース領域11は光検出素子1ごとに設けられている。ベース領域11はエピタキシャル層3bにP型不純物(第2導電型)が導入されて形成されている。ベース領域11はゲート絶縁膜7及びエミッタ領域9に隣接している。ベース領域11の底部の位置はゲート電極5の底部よりも浅い位置に配置されている。
The base region 11 (P) is formed in the
コレクタ領域13(N−)は、ベース領域11の下部のエピタキシャル層3bによって構成されている。コレクタ領域13はゲート絶縁膜7及びベース領域11に隣接している。コレクタ領域13の底部の位置はゲート電極5の底部よりも深い位置に配置されている。隣り合う光検出素子1間で、コレクタ領域13はゲート電極5の下方で連続している。コレクタ領域13の底部よりも深い位置はエピタキシャル層3bで形成されている。
The collector region 13 (N−) is constituted by the
エピタキシャル層3bの上に層間絶縁膜15が形成されている。層間絶縁膜15にコンタクトホール17が設けられている。コンタクトホール17はエミッタ領域9に対応する位置に配置されている。コンタクトホール17内に導電材料、例えばタングステンやアルミニウムなどが充填されている。
層間絶縁膜15上に例えばアルミニウムからなる金属配線パターン19が形成されている。金属配線パターン19はコンタクトホール17内に充填された導電材料を介してエミッタ領域9と電気的に接続されている。なお、ゲート電極5の電位は図1及び図2では図示されていない領域でとられている。図示は省略されているが、層間絶縁膜15上に最終保護膜等が形成されている。
A
光検出素子1において、エミッタ領域9、ベース領域11及びコレクタ領域13によって縦型バイポーラトランジスタが形成されている。バイポーラトランジスタは準中性ベース領域幅が変化すると電流増幅率が変化する。光検出素子1では、ゲート電極5への電圧印加により、準中性ベース領域のゲート電極5付近の空乏層幅が変化して電流増幅率が変化する。
In the
光検出素子1では、ゲート電極5がエピタキシャル層3bの表面から内部にかけて第1の方向に沿ってエピタキシャル層3bに埋め込まれて配置されている。さらに、ベース領域11のP型不純物の不純物濃度は、第1の方向に直交する第2の方向でゲート絶縁膜7から離れているベース領域11の第1の領域と、上記第1の領域よりもゲート絶縁膜7に近いベース領域11の第2の領域について、上記第2の領域の不純物濃度の方が上記第1の領域の不純物濃度よりも低くなっている。これにより、光検出素子1は、ベース領域11のP型不純物の不純物濃度の分布が均一である場合に比べて、ゲート電極5への電圧印加によってベース領域11が空乏化しやすい構造をもっている。したがって、光検出素子1は、広範囲でベース幅を狭くして電流増幅率を大きくすることができる。
In the
図3は、同実施例の光検出素子における半導体基板表面近傍の水平方向の不純物濃度プロファイルを示すグラフである。図4は、同実施例の光検出素子における深さ方向の不純物濃度プロファイルを示すグラフである。図3において、縦軸は不純物濃度を示し、横軸はエミッタ領域の中央からの位置を示す。図4において、縦軸は不純物濃度を示し、横軸は半導体基板表面からの位置を示す。 FIG. 3 is a graph showing an impurity concentration profile in the horizontal direction in the vicinity of the surface of the semiconductor substrate in the photodetector according to the same example. FIG. 4 is a graph showing an impurity concentration profile in the depth direction in the photodetecting element of the example. In FIG. 3, the vertical axis represents the impurity concentration, and the horizontal axis represents the position from the center of the emitter region. In FIG. 4, the vertical axis represents the impurity concentration, and the horizontal axis represents the position from the surface of the semiconductor substrate.
ベース領域11の不純物濃度プロファイルに示されるように、ベース領域11は、P型不純物の不純物濃度がエミッタ領域9側からゲート電極5側及びコレクタ領域13側に向かって低くなるように傾斜している。ベース領域11のP型不純物の不純物濃度は、例えば半導体基板3の表面と平行な水平方向(第1の方向に直交する第2の方向)において、ベース領域11の中央側(第1の領域)の不純物濃度よりもベース領域11の端部側(第2の領域)の不純物濃度の方が低くなっている。つまり、ゲート電極5の近傍では、ベース領域11のP型不純物濃度が低くなっている。ゲート電極5への電圧印加によってゲート電極5付近の不純物濃度の低いベース領域11が空乏化しやすく、電流増幅率が大きくなる。
As shown in the impurity concentration profile of the
さらに、エミッタ領域9がゲート絶縁膜7から離間して配置されているので、寄生MOS構造のソースがオフセットした構造となっている。したがって、MOSトランジスタとして電流が流れることはない。例えば光検出素子1をフォトトランジスタとして動作させる際、暗電流はバイポーラ構造がもつリーク電流が主になる。
Further, since the
このように、この実施例の光検出素子1は、ゲート電極5への電圧印加によって電流増幅率を大きくできるので、暗電流を大きくすることなく、電流増幅率を大きくして光照射時の感度を高くすることができる。光検出素子1は低照度での光電流も検出可能である。
Thus, the
図5から図7は、図1及び図2を参照して説明した光検出素子の実施例を作製するための製造工程の一例を説明するための概略的な断面図である。図5から図7の中のかっこ数字は以下に説明する各工程のかっこ数字に対応している。図1及び図5から図7を参照してこの製造方法例を説明する。 5 to 7 are schematic cross-sectional views for explaining an example of a manufacturing process for producing the embodiment of the photodetecting element described with reference to FIGS. 1 and 2. The numbers in parentheses in FIGS. 5 to 7 correspond to the numbers in parentheses of each process described below. An example of this manufacturing method will be described with reference to FIGS. 1 and 5 to 7.
(1)例えば低抵抗のN型のシリコン基板3aの上に、コレクタ領域13となるN型のエピタキシャル層3bをもつ半導体基板3を準備する。シリコン基板3aの抵抗率は例えば6mΩcm(ミリオームセンチメートル)程度である。エピタキシャル層3bの抵抗率は例えば1Ωcm程度である。エピタキシャル層3bの厚みは例えば20μm程度である。
(1) For example, a
(2)既知の方法により、エピタキシャル層3bの表面にゲート電極5を埋め込むためのトレンチを形成し、そのトレンチ部分にゲート絶縁膜7を介してドープドポリシリコンを埋め込み、エッチバック処理を行ってゲート電極5を形成する。例えば、トレンチの幅は1μm程度、深さは5μm程度である。ゲート絶縁膜7の厚みは例えば20nm程度である。エピタキシャル層3bの上にマスク用膜21を形成する。マスク用膜21は例えば厚みが400nmの酸化シリコン膜である。
(2) A trench for embedding the
(3)写真製版技術及びエッチング技術によって、マスク用膜21に対して光検出素子1(図1を参照)の形成領域の中央部に対応する位置に開口を形成する。
(3) An opening is formed in the
(4)イオン注入技術により、マスク用膜21の開口を介してエピタキシャル層3bにP型不純物(+印参照。)、例えばボロンイオンを注入する。ボロン注入条件は、例えば、加速エネルギーが30keV、ドーズ量が3.5×1013cm-2である。
(4) A P-type impurity (see + sign), for example, boron ions is implanted into the
(5)マスク用膜21を残した状態で、上記工程(4)で注入されたP型不純物の熱拡散処理を行って、ベース領域11を形成する。熱拡散処理の条件は、例えば温度が1150℃、時間が50分である。このとき、ベース領域11を構成するP型不純物はマスク用膜21の開口部分を中心に均等に深さ方向や横方向に例えば1.5μm程度拡散する。
(5) With the
(6)イオン注入技術により、マスク用膜21の開口を介してエピタキシャル層3b(ベース領域11)にN型不純物(−印参照。)、例えばリンイオンを注入する。リン注入条件は、例えば、加速エネルギーが50keV、ドーズ量が6.0×1015cm-2である。
(6) An N-type impurity (refer to the symbol-), for example, phosphorus ions is implanted into the
(7)マスク用膜21を残した状態で、上記工程(6)で注入されたN型不純物の熱拡散処理を行って、エミッタ領域9を形成する。熱拡散処理の条件は、例えば温度が900℃、時間が30分である。このとき、エミッタ領域9を構成するN型不純物はマスク用膜21の開口部を中心にベース領域11内部に均等に深さ方向や横方向に例えば0.3μm程度拡散する。
(7) With the
(8)マスク用膜21を除去する。これにより、エミッタ領域9とベース領域11の拡散を同じ位置から拡散させたセルフアラインの2重拡散構造が完成する。
(8) The
(9)既知の方法により、エピタキシャル層3b上に層間絶縁膜15、コンタクトホール17、金属配線パターン19、最終保護膜などを形成する(図1を参照。)。
(9) An
この製造方法例は、エミッタ領域9用のイオン導入とベース領域11のイオン導入を同一のマスク用膜21を用いて行っているので、別々のマスク用膜を用いる場合に比べて、製造コストの低減を図ることができる。ただし、本発明の光検出素子を作製するに際して、第1半導体領域(エミッタ領域9)と第2半導体領域(ベース領域11)を別々のマスク用膜を用いて形成してもよい。
In this example of the manufacturing method, the ion introduction for the
なお、本発明の光検出素子、例えば図1に示された光検出素子1を作製するための製造方法は、図1及び図5から図7を参照して説明した製造方法例に限定されない。
In addition, the manufacturing method for manufacturing the photodetection element of the present invention, for example, the
図8は、従来の光検出素子の一例を説明するための概略的な断面図である。図8において、図1と同じ部分には同じ符号が付されている。 FIG. 8 is a schematic cross-sectional view for explaining an example of a conventional photodetecting element. In FIG. 8, the same parts as those in FIG.
図8に示された光検出素子101は、図1に示された光検出素子1と比較して、エミッタ領域103とベース領域105の構造がエミッタ領域9とベース領域11の構造と異なっている。
The
エミッタ領域103は、エピタキシャル層3bの表面に、ゲート電極5で囲まれた領域の全体に形成されている。エミッタ領域103はゲート絶縁膜7に隣接して配置されている。エミッタ領域103は水平方向に均一な不純物濃度プロファイルを有している。
The
ベース領域105は、ゲート電極5を埋め込むためのトレンチが形成される前にエピタキシャル層3bの表面側に形成されたものである。ベース領域105は水平方向に均一な不純物濃度プロファイルを有している。
The
光検出素子101のエミッタ領域103、ベース領域105、コレクタ領域13の深さ方向の不純物濃度プロファイルは、例えば、光検出素子1のエミッタ領域9、ベース領域11、コレクタ領域13の深さ方向の不純物濃度プロファイル(図4を参照。)と同様である。
The impurity concentration profile in the depth direction of the
光検出素子101の縦型バイポーラ構造において、エミッタ領域103がゲート絶縁膜7を介してゲート電極5に接しているので、ゲート電極5への電圧印加によって電流増幅率が大きく変化する。
In the vertical bipolar structure of the
しかし、図8に示されるように、光検出素子101には、寄生MOSトランジスタ107が存在している。光検出素子101において、ゲート電極5に電圧を印加すると、バイポーラ動作と同時にMOSトランジスタが動作する。このため、光検出素子101をフォトトランジスタとして動作させたときに、光照射時に発生する光電流以外に寄生MOSトランジスタが流す電流が付加される。このため、光検出素子101は、暗電流が大きく、図1に示された光検出素子1と比較して、低照度での感度が低下する。
However, as shown in FIG. 8, a
図9は、従来の光検出素子の他の例を説明するための概略的な断面図である。図9において、図1又は図8と同じ部分には同じ符号が付されている。 FIG. 9 is a schematic cross-sectional view for explaining another example of a conventional photodetecting element. 9, the same parts as those in FIG. 1 or FIG.
図9に示された光検出素子109は、図1に示された光検出素子1と比較して、ベース領域105の構造がベース領域11の構造と異なっている。ベース領域105の構造は図8に示された光検出素子101のベース領域105の構造と同じである。光検出素子109は、図8に示された光検出素子101と比較して、エミッタ領域9がゲート絶縁膜7から離間して配置されている点で異なっている。
The
図10は、図9に示された光検出素子における半導体基板表面近傍の水平方向の不純物濃度プロファイルを示すグラフである。図10において、縦軸は不純物濃度を示し、横軸はエミッタ領域の中央からの位置を示す。 FIG. 10 is a graph showing an impurity concentration profile in the horizontal direction near the surface of the semiconductor substrate in the photodetecting element shown in FIG. In FIG. 10, the vertical axis represents the impurity concentration, and the horizontal axis represents the position from the center of the emitter region.
光検出素子109において、ベース領域105の水平方向の不純物濃度プロファイルは均一になっている。光検出素子109のエミッタ領域9、ベース領域105、コレクタ領域13の深さ方向の不純物濃度プロファイルは、例えば、光検出素子1のエミッタ領域9、ベース領域11、コレクタ領域13の深さ方向の不純物濃度プロファイル(図4を参照。)と同様である。
In the
光検出素子109は、エミッタ領域9がゲート絶縁膜7から離間して配置されているので、図8に示された光検出素子101が有する寄生MOSトランジスタ107は形成されていない。しかし、エミッタ領域9がゲート絶縁膜7から離間して配置されていることに起因して、光検出素子109は、図8に示された光検出素子101よりも電流増幅率が小さい。
In the
さらに、光検出素子109は、ゲート電極5への電圧印加によってベース領域105内の空乏層が広がる領域は、不純物濃度が低い部分、すなわちエピタキシャル層3b内部のコレクタ領域13付近に限定される。つまり、ゲート電極5への電圧印加が実施されても、電流増幅率の変化への寄与は小さい。
Furthermore, in the
図8に示された従来の光検出素子101及び図9に示された従来の光検出素子109と比較して、図1に示された実施例の光検出素子1は、上述のように、縦型バイポーラ構造の暗電流を抑制し、かつ電流増幅率を大きくすることができる。
Compared with the
図11は、他の実施例を説明するための概略的な断面図である。図11において、図1と同じ部分には同じ符号が付されている。 FIG. 11 is a schematic cross-sectional view for explaining another embodiment. In FIG. 11, the same parts as those in FIG.
この実施例において、光検出素子23のエミッタ領域25は、図1に示された光検出素子1のエミッタ領域9と比較して、底部が深い位置に配置されている。エミッタ領域25の底部の位置は、例えばベース領域11の深さの半分の位置よりも深い位置であることが好ましい。
In this embodiment, the
エミッタ領域25は、例えば、エピタキシャル層3bの表面から内部にかけてエピタキシャル層3bに埋め込まれた半導体材料によって形成されている。埋め込まれている半導体層は例えばN型ポリシリコンである。
The
エミッタ領域25が深い位置まで形成されていることにより、エミッタ領域25に対向するゲート電極5の領域が大きくなる。これにより、ベース領域11の空乏化する部分とエミッタ領域25が接する面積が増えるので、光検出素子23は、図1に示された光検出素子1と比較して、電流増幅率の変化をさらに大きくすることができる。
Since the
なお、この実施例の光検出素子23では、エピタキシャル層3bに半導体材料を埋め込むことによってエミッタ領域25の底部の位置を深くしているが、本発明はこれに限定されない。エミッタ領域25は、イオン注入技術によって形成されたものであってもよい。例えば、図6(6)を参照して説明した上記工程(6)において、リンの注入条件を変えることによってエミッタ領域25を形成することができる。また、エミッタ領域25を形成するための不純物注入は、複数回に分けて行われてもよい。
In the
図12及び図13は、図11を参照して説明した光検出素子の実施例を作製するための製造工程の一例を説明するための概略的な断面図である。図12及び図13の中のかっこ数字は以下に説明する各工程のかっこ数字に対応している。図11から図13を参照してこの製造方法例を説明する。なお、この製造方法例の工程(1)から工程(5)は、図1及び図5から図7を参照して説明した製造方法例の上記工程(1)から工程(5)と同じなので、説明は省略される。 12 and 13 are schematic cross-sectional views for explaining an example of a manufacturing process for producing the embodiment of the photodetecting element described with reference to FIG. The numbers in parentheses in FIGS. 12 and 13 correspond to the numbers in parentheses for each process described below. An example of this manufacturing method will be described with reference to FIGS. Since steps (1) to (5) of this manufacturing method example are the same as the above steps (1) to (5) of the manufacturing method example described with reference to FIGS. 1 and 5 to 7, Explanation is omitted.
(5)上記工程(1)から工程(5)と同じ工程により、コレクタ領域13を構成するエピタキシャル層3bに、ゲート絶縁膜7、ゲート電極5、マスク用膜21、ベース領域11を形成する。
(5) The
(6)エッチング技術により、マスク用膜21をマスクとして、エピタキシャル層3bの表面に凹部27を形成する。凹部27は、その底部がベース領域11の底部に到達しない深さに形成される。凹部27の深さは、ベース領域11の深さの半分の深さよりも深いことが好ましい。
(6) A
また、凹部27を形成するためのエッチング条件は、エピタキシャル層3bとマスク用膜21とのエッチング選択比が低い、エピタキシャル層3bのエッチングと同時にマスク用膜21もエッチングされる条件であることが好ましい。なお、当該エッチングは、ドライエッチングであってもよいし、ウェットエッチングであってもよい。
The etching conditions for forming the
この実施例では、エピタキシャル層3bのエッチングと同時にマスク用膜21もエッチングされて、マスク用膜21の厚みが薄くなっている。マスク用膜21の厚みを薄くすることにより、凹部27にマスク用膜21の厚みを含めた凹部のアスペクト比を小さくすることができ、後工程で凹部27に半導体材料を埋め込む際に、半導体材料の埋め込み状態を向上させることができるからである。
In this embodiment, the
ただし、当該エッチング条件は、エッチング前のマスク用膜21の厚みも考慮して、凹部27の形成の完了時にマスク用膜21が残存する条件であることが好ましい。エッチング処理の途中でマスク用膜21が完全に除去されると、ゲート電極5が露出し、ゲート電極5の一部分がエッチングされて除去される可能性があるからである。
However, it is preferable that the etching conditions are such that the
(7)凹部27内及びマスク用膜21上に、不純物が導入された半導体材料25aを形成する。例えばリンが導入されたポリシリコンを堆積することによって半導体材料25aを形成する。
(7) A
(8)半導体材料25aに対してエッチバック処理を施し、マスク用膜21上の半導体材料25aを除去して、凹部27内に半導体材料25aからなるエミッタ領域25を形成する。マスク用膜21はエッチングストップ層として機能する。この結果、エミッタ領域25とベース領域11はセルフアラインの2重拡散となっている。マスク用膜21を除去する。
(8) The
(9)既知の方法により、エピタキシャル層3b上に層間絶縁膜15、コンタクトホール17、金属配線パターン19、最終保護膜などを形成する(図11を参照。)。
(9) An
なお、本発明の光検出素子、例えば図11に示された光検出素子23を作製するための製造方法は、図11から図13を参照して説明した製造方法例に限定されない。
Note that the manufacturing method for manufacturing the light detection element of the present invention, for example, the
図14は、他の実施例を説明するための概略的な断面図である。図14において、図1と同じ部分には同じ符号が付されている。 FIG. 14 is a schematic cross-sectional view for explaining another embodiment. In FIG. 14, the same parts as those in FIG.
この実施例において、光検出素子29のエミッタ領域31は、図1に示された光検出素子1のエミッタ領域9と比較して、半導体基板3の表面に平行な水平方向での端部がゲート絶縁膜7に接している。
In this embodiment, the
図15は、同実施例の光検出素子におけるベース領域の水平方向の不純物濃度プロファイルを示すグラフである。 FIG. 15 is a graph showing an impurity concentration profile in the horizontal direction of the base region in the photodetecting element of the same example.
水平方向におけるベース領域11のP型不純物の不純物濃度プロファイルは、ベース領域11の中央部からゲート電極5側に向かって低くなるように傾斜している。つまり、ベース領域11の中央側のP型不純物濃度よりもベース領域11の端部側のP型不純物濃度の方が低くなっている。これにより、ゲート電極5の近傍では、ベース領域11のP型不純物濃度が低くなっている。光検出素子29では、ゲート電極5への電圧印加によってゲート電極5付近の不純物濃度の低いベース領域11が空乏化しやすく、電流増幅率が大きくなる。なお、光検出素子29の深さ方向の不純物濃度プロファイルは図4と同様である。
The impurity concentration profile of the P-type impurity in the
光検出素子29は、例えば、図1及び図5から図7を参照して説明した光検出素子1を作製するための製造方法例に対してエミッタ領域9を形成するためのイオン注入処理(図6(6)を参照。)の際にマスク用膜21を変更することによって作製され得る。
For example, the
以上、本発明の実施例を説明したが、上記実施例での数値、材料、配置、個数等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。 As mentioned above, although the Example of this invention was described, the numerical value, material, arrangement | positioning, number, etc. in the said Example are examples, This invention is not limited to these, It was described in the claim Various modifications are possible within the scope of the present invention.
例えば、上記実施例では、光検出素子はNPNバイポーラトランジスタであるが、本発明の光検出素子はPNPバイポーラトランジスタであってもよい。PNPバイポーラトランジスタは、例えば実施例のNPNバイポーラトランジスタを反対導電型にすることにより実現できる。 For example, in the above embodiment, the light detection element is an NPN bipolar transistor, but the light detection element of the present invention may be a PNP bipolar transistor. The PNP bipolar transistor can be realized, for example, by making the NPN bipolar transistor of the embodiment have the opposite conductivity type.
また、上記実施例では、ゲート電極5は平面視して枠状又は格子状であるが、本発明の光検出素子はこれに限定されない。本発明の光検出素子は、電極が平面視して枠状又は格子状でない構成であってもよい。
Moreover, in the said Example, although the
また、上記実施例では、光検出素子はマトリクス状に配列されているが、本発明はこれに限定されない。本発明の光検出素子において複数の光検出素子の配列は任意である。また、複数の光検出素子が配列されている領域内に他の素子、例えば読出しスイッチ用のトランジスタなどが配置されていてもよい。 Moreover, in the said Example, although the photon detection element is arranged in matrix form, this invention is not limited to this. In the light detection element of the present invention, the arrangement of the plurality of light detection elements is arbitrary. In addition, another element such as a read switch transistor may be arranged in a region where a plurality of light detection elements are arranged.
1,23,29 光検出素子
3b エピタキシャル層(半導体層)
5 ゲート電極(電極)
7 ゲート絶縁膜(絶縁膜)
9,25 エミッタ領域(第1半導体領域)
11 ベース領域(第2半導体領域)
13 コレクタ領域(第3半導体領域)
1, 23, 29
5 Gate electrode (electrode)
7 Gate insulating film (insulating film)
9, 25 Emitter region (first semiconductor region)
11 Base region (second semiconductor region)
13 Collector region (third semiconductor region)
Claims (6)
前記電極は、前記半導体層の表面から内部にかけて第1の方向に沿って前記半導体層に埋め込まれて配置されており、
前記絶縁膜は、前記電極と前記半導体層の間に配置されており、
前記第1半導体領域は、第1導電型であり、前記半導体層の表面に配置されており、
前記第2半導体領域は、第2導電型であり、前記絶縁膜及び前記第1半導体領域に隣接して配置されており、
前記第3半導体領域は、第1導電型であり、前記第2半導体領域に隣接して配置されており、
前記第2半導体領域の第2導電型不純物の不純物濃度は、前記第1の方向に直交する第2の方向で前記絶縁膜から離れている前記第2半導体領域の第1の領域と、前記第1の領域よりも前記絶縁膜に近い前記第2半導体領域の第2の領域について、前記第2の領域の前記不純物濃度の方が前記第1の領域の前記不純物濃度よりも低くなっていることを特徴とする光検出素子。 An electrode, an insulating film, and a semiconductor layer including a first semiconductor region, a second semiconductor region, and a third semiconductor region,
The electrode is arranged embedded in the semiconductor layer along a first direction from the surface of the semiconductor layer to the inside,
The insulating film is disposed between the electrode and the semiconductor layer;
The first semiconductor region is of a first conductivity type and is disposed on a surface of the semiconductor layer;
The second semiconductor region is of a second conductivity type, and is disposed adjacent to the insulating film and the first semiconductor region;
The third semiconductor region is of a first conductivity type and is disposed adjacent to the second semiconductor region;
The impurity concentration of the second conductivity type impurity in the second semiconductor region is different from the first region of the second semiconductor region separated from the insulating film in a second direction orthogonal to the first direction, For the second region of the second semiconductor region closer to the insulating film than the first region, the impurity concentration of the second region is lower than the impurity concentration of the first region. A light detection element characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014161871A JP2016039265A (en) | 2014-08-07 | 2014-08-07 | Photodetector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014161871A JP2016039265A (en) | 2014-08-07 | 2014-08-07 | Photodetector |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016039265A true JP2016039265A (en) | 2016-03-22 |
Family
ID=55530105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014161871A Pending JP2016039265A (en) | 2014-08-07 | 2014-08-07 | Photodetector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016039265A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112447774A (en) * | 2019-08-29 | 2021-03-05 | 株式会社东芝 | Photodetector, photodetection system, laser radar device, and vehicle |
-
2014
- 2014-08-07 JP JP2014161871A patent/JP2016039265A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112447774A (en) * | 2019-08-29 | 2021-03-05 | 株式会社东芝 | Photodetector, photodetection system, laser radar device, and vehicle |
CN112447774B (en) * | 2019-08-29 | 2024-04-26 | 株式会社东芝 | Photodetector, light detection system, laser radar device, and vehicle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6063280B2 (en) | Semiconductor device | |
JP2012204836A (en) | Vertical hall sensor and method for producing vertical hall sensor | |
TWI458111B (en) | Lateral avalanche photodiode structure | |
JP2013058575A (en) | Semiconductor device and manufacturing method of the same | |
TW587333B (en) | Semiconductor device with reduced parasitic capacitance between impurity diffusion regions | |
JP5558243B2 (en) | Semiconductor device | |
JP6104743B2 (en) | FET with built-in Schottky diode | |
JP2016152377A (en) | Semiconductor device, manufacturing method for the same and imaging device | |
CN110212044B (en) | Deep-groove semiconductor light detection structure and manufacturing method thereof | |
JP2011233806A (en) | Insulated gate semiconductor device and method of manufacturing the same | |
JP5719899B2 (en) | Semiconductor device | |
JP2016039265A (en) | Photodetector | |
CN114242826B (en) | Single photon avalanche diode and forming method thereof | |
JP2016092348A (en) | Semiconductor device, method of manufacturing the same, and imaging device | |
JP3888997B2 (en) | Semiconductor device | |
JP5386120B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5666636B2 (en) | Microchannel avalanche photodiode | |
JP6194524B2 (en) | Photodiode with suppressed noise current and method of forming the same | |
JP6459433B2 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
JP2018067702A (en) | Semiconductor device and method of manufacturing the same | |
JP5926576B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2007128926A (en) | Semiconductor device for rectification and method of manufacturing same | |
JP5515444B2 (en) | Semiconductor photo detector | |
JP2004335758A (en) | Diode element and its manufacturing method | |
CN117832315A (en) | CMOS APD device and preparation method thereof |