JP2016030311A - 物理量センサーの製造方法、物理量センサー、圧力センサー、高度計、電子機器および移動体 - Google Patents

Abstract

【課題】優れた検出特性を有する物理量センサーの製造方法および物理量センサーを提供すること、また、かかる物理量センサーを備える圧力センサー、高度計、電子機器および移動体を提供すること。【解決手段】本発明の物理量センサー１の製造方法は、半導体基板２１の一方の面側に凸状の犠牲層を形成する工程と、犠牲層の半導体基板２１とは反対側の面に沿って成膜して、被覆層６４１を形成する工程と、犠牲層の少なくとも一部をエッチングにより除去することにより、半導体基板２１と被覆層６４１との間に空洞部Ｓを形成する工程と、半導体基板２１を他方の面側から加工して、空洞部Ｓを介して被覆層６４１に対向するダイヤフラム部２０を形成する工程と、を有する。【選択図】図１

Description

本発明は、物理量センサーの製造方法、物理量センサー、圧力センサー、高度計、電子機器および移動体に関するものである。

受圧により撓み変形するダイヤフラムを備えた圧力センサーが広く用いられている。このような圧力センサーは、一般に、ダイヤフラムが壁部の一部を構成する空洞部を備えており、ダイヤフラム上に配置されたセンサー素子でダイヤフラムの撓みを検出することにより、ダイヤフラムに加わった圧力を検出する。

一方、前述したような空洞部を備える構造体としては、半導体プロセスを用いて形成された空洞部を備えるものが知られている（例えば、特許文献１参照）。

特許文献１に記載の構造体では、基板と、この基板上に成膜により積層された複数の層からなる被覆構造体とによって、振動子を収納する空洞部が画成されている。また、特許文献１に記載の構造体では、被覆構造体の空洞部を介して基板に対向する部分（天井部）が熱ストレスにより基板とは反対側に湾曲変形していて、これにより、かかる部分が振動子に接触するのを抑制している。

しかし、特許文献１に記載の構造体は、前述したようなダイヤフラムを有する圧力センサーに適用した場合、天井部に残留している応力がダイヤフラムに及んでしまい、その結果、感圧精度を悪化させてしまうという問題がある。

特開２０１２−９６３１６号公報

本発明の目的は、優れた検出特性を有する物理量センサーの製造方法および物理量センサーを提供すること、また、かかる物理量センサーを備える圧力センサー、高度計、電子機器および移動体を提供することにある。

このような目的は、下記の本発明により達成される。
［適用例１］
本発明の物理量センサーの製造方法は、基板の一方の面側に犠牲層を凸状に配置する工程と、
前記犠牲層の前記基板とは反対側の面に沿って成膜して、天井部を形成する工程と、
前記犠牲層の少なくとも一部をエッチングにより除去することにより、前記基板と前記天井部との間に空洞部を形成する工程と、
前記基板の前記空洞部を介して前記天井部に対向する位置にダイヤフラム部を形成する工程と、
を含むことを特徴とする。

このような物理量センサーの製造方法によれば、犠牲層の基板とは反対側の面を成形面として利用して、ドーム状の天井部を形成することができる。そのため、得られる物理量センサーにおいて、天井部がドーム状をなすため、天井部が潰れるのを低減することができる。特に、得られる物理量センサーにおいて、天井部が犠牲層の成形面を利用してドーム状に成形されているため、天井部に残留する応力を少なくすることができ、そのため、かかる応力がダイヤフラム部に及んで悪影響を与えるのを低減することができる。このようなことから、優れた検出特性を有する物理量センサーを提供することができる。

［適用例２］
本発明の物理量センサーの製造方法では、前記犠牲層を形成する工程では、マスクを用いたパターニングを行うことが好ましい。

これにより、任意の形状の犠牲層を簡単かつ高精度に形成することができる。そのため、所望形状の天井部を簡単に形成することができる。

［適用例３］
本発明の物理量センサーの製造方法では、前記犠牲層を形成する工程では、前記犠牲層を複数の成膜ステップに分けて形成することが好ましい。

これにより、天井部と基板との間の距離が大きくても、複数の犠牲層を重ねて形成することにより、任意の形状の犠牲層を簡単かつ高精度に形成することができる。

［適用例４］
本発明の物理量センサーの製造方法では、前記複数の成膜ステップは、第１犠牲層を形成するステップと、前記第１犠牲層とは面積の異なる第２犠牲層を前記第１犠牲層に重ねて形成するステップと、を含むことが好ましい。

これにより、比較的簡単に、犠牲層の成形面をドーム状とすることができる。そのため、ドーム状の天井部を簡単に形成することができる。

［適用例５］
本発明の物理量センサーの製造方法では、前記第２犠牲層の面積は、前記第１犠牲層の面積よりも大きいことが好ましい。

これにより、第１犠牲層による段差を第２犠牲層により緩和して、犠牲層の成形面を連続的な面とすることができる。そのため、得られる天井部に段差が形成されるのを低減することができる。その結果、天井部の機械的強度を優れたものとし、天井部の潰れを効果的に低減することができる。

［適用例６］
本発明の物理量センサーの製造方法では、前記第２犠牲層の面積は、前記第１犠牲層の面積よりも小さいことが好ましい。

これにより、犠牲層の成形面に、第１犠牲層による段差を形成することができる。そのため、得られる天井部に段差を形成することができる。その結果、仮に天井部に応力が残留したとしても、その応力を天井部の段差により効果的に緩和することができる。

［適用例７］
本発明の物理量センサーの製造方法では、前記空洞部を形成する工程の前に、前記基板の前記一方の面側に前記空洞部の側壁部を複数の成膜ステップに分けて形成することが好ましい。

これにより、得られる物理量センサーにおいて、空洞部の側壁部に残留する応力を低減することができる。

［適用例８］
本発明の物理量センサーの製造方法では、前記天井部は、金属を含んで構成されていることが好ましい。
これにより、比較的簡単に、優れた気密性を有する空洞部を形成することができる。

［適用例９］
本発明の物理量センサーは、本発明の物理量センサーの製造方法を用いて製造されたことを特徴とする。
これにより、優れた検出特性を有する物理量センサーを提供することができる。

［適用例１０］
本発明の圧力センサーは、本発明の物理量センサーを備えることを特徴とする。
これにより、優れた検出特性を有する圧力センサーを提供することができる。

［適用例１１］
本発明の高度計は、本発明の物理量センサーを備えることを特徴とする。
これにより、優れた検出特性を有する高度計を提供することができる。

［適用例１２］
本発明の電子機器は、本発明の物理量センサーを備えることを特徴とする。

これにより、優れた検出特性を有する物理量センサーを備える電子機器を提供することができる。

［適用例１３］
本発明の移動体は、本発明の物理量センサーを備えることを特徴とする。

これにより、優れた検出特性を有する物理量センサーを備える移動体を提供することができる。

本発明の第１実施形態に係る物理量センサーを示す断面図である。 図１に示す物理量センサーのピエゾ抵抗素子の配置を示す拡大平面図である。 図１に示す物理量センサーの作用を説明するための図であって、（ａ）は加圧状態を示す断面図、（ｂ）は加圧状態を示す平面図である。 図１に示す物理量センサーの製造工程を示す図である。 図１に示す物理量センサーの製造工程を示す図である。 図１に示す物理量センサーの製造工程を示す図である。 本発明の第２実施形態に係る物理量センサーを示す断面図である。 図７に示す物理量センサーの製造工程を示す図である。 図７に示す物理量センサーの製造工程を示す図である。 図７に示す物理量センサーの製造工程を示す図である。 本発明の圧力センサーの一例を示す断面図である。 本発明の高度計の一例を示す斜視図である。 本発明の電子機器の一例を示す正面図である。 本発明の移動体の一例を示す斜視図である。

以下、本発明の物理量センサーの製造方法、物理量センサー、圧力センサー、高度計、電子機器および移動体を添付図面に示す各実施形態に基づいて詳細に説明する。

１．物理量センサー
＜第１実施形態＞
図１は、本発明の第１実施形態に係る物理量センサーを示す断面図、図２は、図１に示す物理量センサーのピエゾ抵抗素子の配置を示す拡大平面図である。また、図３は、図１に示す物理量センサーの作用を説明するための図であって、図３（ａ）は加圧状態を示す断面図、図３（ｂ）は加圧状態を示す平面図である。なお、以下では、説明の便宜上、図１中の上側を「上」、下側を「下」という。

図１に示す物理量センサー１は、ダイヤフラム部２０を有する基板２と、ダイヤフラム部２０に配置されている複数のピエゾ抵抗素子５（歪検出素子）と、導体層３およびダイヤフラム部２０とともに空洞部Ｓ（キャビティ）を形成している積層構造体６と、基板２と積層構造体６との間に配置されている導体層３と、を備えている。

以下、物理量センサー１を構成する各部を順次説明する。
−基板−
基板２は、半導体基板２１と、半導体基板２１の一方の面上に設けられた絶縁膜２２と、絶縁膜２２の半導体基板２１とは反対側の面上に設けられた絶縁膜２３と、を有している。

半導体基板２１は、単結晶シリコンで構成されているシリコン層２１１（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層２１２（ボックス層）と、単結晶シリコンで構成されているシリコン層２１３（デバイス層）とがこの順で積層されたＳＯＩ基板である。なお、半導体基板２１は、ＳＯＩ基板に限定されず、例えば、単結晶シリコン基板等の他の半導体基板であってもよい。

絶縁膜２２は、例えば、シリコン酸化膜であり、絶縁性を有する。また、絶縁膜２３は、例えば、シリコン窒化膜であり、絶縁性を有するとともに、フッ酸を含むエッチング液に対する耐性をも有する。ここで、半導体基板２１（シリコン層２１３）と絶縁膜２３（シリコン窒化膜）との間に絶縁膜２２（シリコン酸化膜）が介在していることにより、絶縁膜２３の成膜時に生じた応力が半導体基板２１に伝わるのを絶縁膜２２により緩和することができる。また、絶縁膜２２は、半導体基板２１およびその上方に半導体回路を形成する場合、素子間分離膜として用いることもできる。なお、絶縁膜２２、２３は、前述した構成材料に限定されず、また、必要に応じて、絶縁膜２２、２３のうちのいずれか一方を省略してもよい。

このような基板２の絶縁膜２３上には、パターニングされた導体層３が配置されている。この導体層３は、例えば、単結晶シリコン、多結晶シリコン（ポリシリコン）またはアモルファスシリコンにリン、ボロン等の不純物をドープ（拡散または注入）して構成されており、導電性を有する。そのため、例えば、空洞部Ｓの外側において基板２上にＭＯＳトランジスタを形成する場合、導体層３の一部をＭＯＳトランジスタのゲート電極として用いることができる。また、導体層３の一部を配線として用いることもできる。なお、本実施形態では、導体層３の一部が空洞部Ｓ内に露出しているが、導体層３全体が空洞部Ｓの外側に位置していてもよい。また、導体層３は、省略してもよい。

このような基板２には、周囲の部分よりも薄肉であり、受圧によって撓み変形するダイヤフラム部２０が設けられている。ダイヤフラム部２０は、半導体基板２１の下面に有底の凹部２４を設けることで形成されている。このようなダイヤフラム部２０は、その下面が受圧面２５となっている。本実施形態では、図２に示すように、ダイヤフラム部２０は、正方形の平面視形状である。

本実施形態の基板２では、凹部２４がシリコン層２１１を貫通しており、ダイヤフラム部２０が酸化シリコン層２１２、シリコン層２１３、絶縁膜２２および絶縁膜２３の４層で構成されている。ここで、酸化シリコン層２１２は、後述するように、物理量センサー１の製造工程において凹部２４をエッチングにより形成する際にエッチングストップ層として利用することができ、ダイヤフラム部２０の厚さの製品ごとのバラツキを少なくすることができる。

なお、凹部２４がシリコン層２１１を貫通せず、ダイヤフラム部２０がシリコン層２１１の薄肉部、酸化シリコン層２１２、シリコン層２１３、絶縁膜２２および絶縁膜２３の５層で構成されていてもよい。

−ピエゾ抵抗素子−
複数のピエゾ抵抗素子５は、図１に示すように、それぞれ、ダイヤフラム部２０の空洞部Ｓ側に形成されている。ここで、ピエゾ抵抗素子５は、半導体基板２１のシリコン層２１３に形成されている。

図２に示すように、複数のピエゾ抵抗素子５は、ダイヤフラム部２０の外周部に配置されている複数のピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄで構成されている。

基板２の厚さ方向から平面視（以下、単に「平面視」という）で四角形をなすダイヤフラム部２０の４つの辺にそれぞれ対応して、ピエゾ抵抗素子５ａ、ピエゾ抵抗素子５ｂ、ピエゾ抵抗素子５ｃ、ピエゾ抵抗素子５ｄが配置されている。

ピエゾ抵抗素子５ａは、ダイヤフラム部２０の対応する辺に対して垂直な方向に沿って延びている。そして、ピエゾ抵抗素子５ａの両端部には、１対の配線２１４ａが電気的に接続されている。同様に、ピエゾ抵抗素子５ｂは、ダイヤフラム部２０の対応する辺に対して垂直な方向に沿って延びている。そして、ピエゾ抵抗素子５ｂの両端部には、１対の配線２１４ｂが電気的に接続されている。

一方、ピエゾ抵抗素子５ｃは、ダイヤフラム部２０の対応する辺に対して平行な方向に沿って延びている。そして、ピエゾ抵抗素子５ｃの両端部には、１対の配線２１４ｃが電気的に接続されている。同様に、ピエゾ抵抗素子５ｄは、ダイヤフラム部２０の対応する辺に対して平行な方向に沿って延びている。そして、ピエゾ抵抗素子５ｄの両端部には、１対の配線２１４ｄが電気的に接続されている。

なお、以下では、配線２１４ａ、２１４ｂ、２１４ｃ、２１４ｄをまとめて「配線２１４」ともいう。

このようなピエゾ抵抗素子５および配線２１４は、それぞれ、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したシリコン（単結晶シリコン）で構成されている。ここで、配線２１４における不純物のドープ濃度は、ピエゾ抵抗素子５における不純物のドープ濃度よりも高い。なお、配線２１４は、金属で構成されていてもよい。

また、複数のピエゾ抵抗素子５は、例えば、自然状態における抵抗値が互いに等しくなるように構成されている。

以上説明したようなピエゾ抵抗素子５は、配線２１４等を介して、ブリッジ回路（ホイートストンブリッジ回路）を構成している。このブリッジ回路には、駆動電圧を供給する駆動回路（図示せず）が接続されている。そして、このブリッジ回路では、ピエゾ抵抗素子５の抵抗値に応じた信号（電圧）として出力される。

−積層構造体−
積層構造体６は、前述した基板２との間に空洞部Ｓを画成するように形成されている。ここで、積層構造体６は、ダイヤフラム部２０のピエゾ抵抗素子５側に配置されていてダイヤフラム部２０とともに空洞部Ｓ（圧力基準室）を構成している「壁部」である。

この積層構造体６は、基板２上に平面視でピエゾ抵抗素子５を取り囲むように形成された層間絶縁膜６１と、層間絶縁膜６１上に形成された配線層６２と、配線層６２および層間絶縁膜６１上に形成された層間絶縁膜６３と、層間絶縁膜６３上に形成され、複数の細孔６４２（開孔）を備えた被覆層６４１を有する配線層６４と、配線層６４および層間絶縁膜６３上に形成された表面保護膜６５と、被覆層６４１上に設けられた封止層６６とを有している。

層間絶縁膜６１、６３は、それぞれ、例えば、シリコン酸化膜で構成されている。また、配線層６２、６４および封止層６６は、それぞれ、アルミニウム等の金属で構成されている。また、表面保護膜６５は、例えば、シリコン窒化膜である。ここで、配線層６２、６４は、それぞれ、平面視で空洞部Ｓを囲むように形成されている部分を含んでいる。

また、被覆層６４１は、積層構造体６の空洞部Ｓを介してダイヤフラム部２０に対向する「天井部」を構成しており、基板２とは反対側を凸とするようにして湾曲したドーム状をなしている。これにより、被覆層６４１の機械的強度を高め、被覆層６４１が潰れてダイヤフラム部２０やピエゾ抵抗素子５に接触するのを低減することができる。

特に、被覆層６４１は、後に詳述するように、犠牲層の形状を利用してドーム状に形成されているため、残留する応力が小さい。そのため、被覆層６４１に残留した応力がダイヤフラム部２０に及んで感圧精度を低下させるのを低減することができる。

また、封止層６６は、被覆層６４１が有する細孔６４２を封止するとともに、被覆層６４１を補強する機能を有し、被覆層６４１とともに「天井部」を構成している。

このような積層構造体６は、ＣＭＯＳプロセスのような半導体製造プロセスを用いて形成することができる。なお、シリコン層２１３上およびその上方には、半導体回路が作り込まれていてもよい。この半導体回路は、ＭＯＳトランジスタ等の能動素子、その他必要に応じて形成されたコンデンサ、インダクタ、抵抗、ダイオード、配線（ピエゾ抵抗素子５に接続されている配線を含む）等の回路要素を有している。

基板２と積層構造体６とによって画成された空洞部Ｓは、密閉された空間である。この空洞部Ｓは、物理量センサー１が検出する圧力の基準値となる圧力基準室として機能する。本実施形態では、空洞部Ｓが真空状態（３００Ｐａ以下）となっている。空洞部Ｓを真空状態とすることによって、物理量センサー１を、真空状態を基準として圧力を検出する「絶対圧センサー」として用いることができ、その利便性が向上する。

ただし、空洞部Ｓは、真空状態でなくてもよく、大気圧であってもよいし、大気圧よりも気圧が低い減圧状態であってもよいし、大気圧よりも気圧が高い加圧状態であってもよい。また、空洞部Ｓには、窒素ガス、希ガス等の不活性ガスが封入されていてもよい。
以上、物理量センサー１の構成について簡単に説明した。

このような構成の物理量センサー１は、図３（ａ）に示すように、ダイヤフラム部２０の受圧面２５が受ける圧力に応じて、ダイヤフラム部２０が変形し、これにより、図３（ｂ）に示すように、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄが歪み、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの抵抗値が変化する。それに伴って、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄが構成するブリッジ回路の出力が変化し、その出力に基づいて、受圧面２５で受けた圧力の大きさを求めることができる。

より具体的に説明すると、前述したようなダイヤフラム部２０の変形が生じる前の自然状態では、例えば、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの抵抗値が互いに等しい場合、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積とが等しく、ブリッジ回路の出力（電位差）はゼロとなる。

一方、前述したようなダイヤフラム部２０の変形が生じると、図３（ｂ）に示すように、ピエゾ抵抗素子５ａ、５ｂにその長手方向に沿った圧縮歪みおよび幅方向に沿った引張歪みが生じるとともに、ピエゾ抵抗素子５ｃ、５ｄその長手方向に沿った引張歪みおよびその幅方向に沿った圧縮歪みが生じる。したがって、前述したようなダイヤフラム部２０の変形が生じたとき、ピエゾ抵抗素子５ａ、５ｂの抵抗値とピエゾ抵抗素子５ｃ、５ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少する。

このようなピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの歪みにより、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積との差が生じ、その差に応じた出力（電位差）がブリッジ回路から出力される。このブリッジ回路からの出力に基づいて、受圧面２５で受けた圧力の大きさ（絶対圧）を求めることができる。

ここで、前述したようなダイヤフラム部２０の変形が生じたとき、ピエゾ抵抗素子５ａ、５ｂの抵抗値とピエゾ抵抗素子５ｃ、５ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少するため、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積との差の変化を大きくすることができ、それに伴って、ブリッジ回路からの出力を大きくすることができる。その結果、圧力の検出感度を高めることができる。

以上のような物理量センサー１では、後に詳述するように、積層構造体６（壁部）がＣＭＯＳプロセスのような半導体製造プロセスを用いて形成されている。これにより、ダイヤフラム部２０とピエゾ抵抗素子５および空洞部Ｓとの位置決め精度を高めるとともに、小型化を図ることができる。

特に、被覆層６４１が基板２とは反対側を凸とするようにして湾曲したドーム状をなしているため、被覆層６４１が潰れてダイヤフラム部２０やピエゾ抵抗素子５に接触するのを低減することができる。特に、被覆層６４１の上面および下面のそれぞれが連続した面で構成されているため、被覆層６４１の機械的強度が優れており、被覆層６４１の潰れを効果的に低減することができる。しかも、後に詳述するように、被覆層６４１のドーム状が犠牲層の形状を利用して形成されているため、被覆層６４１に残留する応力が小さい。そのため、被覆層６４１に残留した応力がダイヤフラム部２０に及んで感圧精度を低下させるのを低減することができる。このようなことから、物理量センサー１は、優れた検出特性（信頼性および感圧精度）を有する。

（物理量センサーの製造方法）
次に、物理量センサー１の製造方法を簡単に説明する。

図４〜図６は、図１に示す物理量センサーの製造工程を示す図である。以下、物理量センサー１の製造方法を、これらの図に基づいて説明する。

［歪検出素子形成工程］
まず、図４（ａ）に示すように、ＳＯＩ基板である半導体基板２１を用意する。

そして、半導体基板２１のシリコン層２１３にリン（ｎ型）またはボロン（ｐ型）等の不純物をドープ（イオン注入）することにより、図４（ｂ）に示すように、複数のピエゾ抵抗素子５および配線２１４を形成する。

例えば、ボロンを＋８０ｋｅＶでイオン注入を行う場合、ピエゾ抵抗素子５へのイオン注入濃度を１×１０^１４ａｔｏｍｓ／ｃｍ^２程度とする。また、配線２１４へのイオン注入濃をピエゾ抵抗素子５よりも多くする。例えば、ボロンを１０ｋｅＶでイオン注入を行う場合、配線２１４へのイオン注入濃度を５×１０^１５ａｔｏｍｓ／ｃｍ^２程度とする。また、前述したようなイオン注入の後、例えば、１０００℃程度で２０分程度のアニールを行う。

［絶縁膜等形成工程］
次に、図４（ｃ）に示すように、シリコン層２１３上に絶縁膜２２、絶縁膜２３および導体層３をこの順で形成する。

絶縁膜２２、２３の形成は、それぞれ、例えば、スパッタリング法、ＣＶＤ法等により行うことができる。導体層３は、例えば、多結晶シリコンをスパッタリング法、ＣＶＤ法等により成膜した後、その膜にリン、ボロン等の不純物をドープ（イオン注入）し、エッチングによりパターニングすることで形成することができる。

［層間絶縁膜・配線層形成工程］
次に、図４（ｄ）に示すように、絶縁膜２３上に、犠牲層４１を形成する。

この犠牲層４１は、後述する空洞部形成工程により除去されるものであり、平面視で空洞部Ｓとなる領域の中央部に形成される。犠牲層４１の構成材料は、後述する空洞部形成工程により除去可能な材料であれば、特に限定されないが、前述した層間絶縁膜６１、６３と同様の材料、すなわち、酸化シリコンであることが好ましい。また、犠牲層４１の形成は、スパッタリング法、ＣＶＤ法等により成膜し、その膜をエッチングによりパターンニングすることにより行うことができる。

また、犠牲層４１の平面視形状および大きさは、目的とする被覆層６４１の形状等に応じて決められる。

また、犠牲層４１の厚さは、目的とする被覆層６４１の形状等に応じて決められるものであり、特に限定されないが、例えば、２００ｎｍ以上５０００ｎｍ以下程度とされる。

次に、図５（ｅ）に示すように、絶縁膜２３上および犠牲層４１上に、犠牲層４２を形成する。

この犠牲層４２は、後述する空洞部形成工程により除去されるものであり、平面視で犠牲層４１を包含するように空洞部Ｓとなる領域の中央部に形成される。これにより、犠牲層４２は、犠牲層４１と重なっている部分と重なっていない部分とを有することとなる。したがって、犠牲層４１および犠牲層４２からなる積層体は、平面視における中央部の厚さが外周部よりも厚くなっている。ここで、犠牲層４２の半導体基板２１とは反対側の面は、犠牲層４１による段差（凸部）の影響を受けて形成された段差（凸部）を有するが、その段差の立ち上がりは、犠牲層４１による段差の立ち上がりよりも緩やかになる。すなわち、犠牲層４１を覆って犠牲層４２を形成することにより、犠牲層４１による段差が緩和される。

犠牲層４２の構成材料は、犠牲層４１と同様、後述する空洞部形成工程により除去可能な材料であれば、特に限定されないが、前述した層間絶縁膜６１、６３と同様の材料、すなわち、酸化シリコンであることが好ましい。また、犠牲層４２の形成は、犠牲層４１と同様、スパッタリング法、ＣＶＤ法等により成膜し、その膜をエッチングによりパターンニングすることにより行うことができる。

また、犠牲層４２の平面視形状および大きさは、目的とする被覆層６４１の形状等に応じて決められる。

また、犠牲層４２の厚さは、目的とする被覆層６４１の形状等に応じて決められるものであり、特に限定されないが、例えば、２００ｎｍ以上５０００ｎｍ以下程度とされる。

次に、図５（ｆ）に示すように、絶縁膜２３上、犠牲層４２上および導体層３上に、犠牲層４３を形成した後に、犠牲層４３上に配線層６２を形成する。

この犠牲層４３は、後述する空洞部形成工程により一部が除去され、残部が層間絶縁膜６１となるものである。犠牲層４３の形成は、シリコン酸化膜をスパッタリング法、ＣＶＤ法等により形成し、そのシリコン酸化膜をエッチングによりパターンニングすることにより行う。

また、犠牲層４３の厚さは、特に限定されないが、例えば、５００ｎｍ以上５０００ｎｍ以下程度とされる。

このように形成された犠牲層４３は、平面視で、犠牲層４１および犠牲層４２からなる積層体を包含している。そして、犠牲層４１、犠牲層４２および犠牲層４３からなる積層体は、空洞部Ｓとなる領域内において、外周部側から中央部側に向けて厚さが連続的または段階的に厚くなっている。ここで、犠牲層４３の半導体基板２１とは反対側の面は、犠牲層４１および犠牲層４２による段差（凸部）の影響を受けて形成された段差（凸部）を有するが、その段差の立ち上がりは、犠牲層４１および犠牲層４２による段差の立ち上がりよりも緩やかになる。すなわち、犠牲層４１および犠牲層４２を覆って犠牲層４３を形成することにより、犠牲層４１および犠牲層４２による段差が緩和される。

また、配線層６２の形成は、犠牲層４３上に、例えばアルミニウムよりなる層をスパッタリング法、ＣＶＤ法等により形成した後、パターニング処理することにより行う。

ここで、配線層６２の厚さは、特に限定されないが、例えば、３００ｎｍ以上９００ｎｍ以下程度とされる。

次に、図５（ｇ）に示すように、犠牲層４３上および配線層６２上に、犠牲層４４を形成した後に、犠牲層４４上に配線層６４を形成する。このとき、配線層６４は、犠牲層４４の上面の形状に追従して湾曲した形状に形成される。

すなわち、半導体基板２１の一方の面側に、犠牲層４５〜４８からなる積層体で構成された凸状の「犠牲層」（以下、単に「犠牲層」ともいう）が形成され、その犠牲層の半導体基板２１とは反対側の面に沿って成膜が行われることにより、ドーム状の被覆層６４１（天井部）が形成される。

この犠牲層４４は、後述する空洞部形成工程により一部が除去され、残部が層間絶縁膜６３となるものである。犠牲層４４の形成は、犠牲層４３と同様、シリコン酸化膜をスパッタリング法、ＣＶＤ法等により形成し、そのシリコン酸化膜をエッチングによりパターンニングすることにより行う。

また、犠牲層４４の厚さは、特に限定されないが、例えば、５００ｎｍ以上５０００ｎｍ以下程度とされる。

このように形成された犠牲層４４は、平面視で、犠牲層４１、犠牲層４２および犠牲層４３からなる積層体を包含している。そして、犠牲層４１、犠牲層４２、犠牲層４３および犠牲層４４からなる積層体は、空洞部Ｓとなる領域内において、外周部側から中央部側に向けて厚さが連続的に厚くなっている。ここで、犠牲層４４の半導体基板２１とは反対側の面は、犠牲層４１および犠牲層４２による段差（凸部）の影響を受けて段差（凸部）が形成されたとしても、その段差の立ち上がりは、犠牲層４３に形成された段差の立ち上がりよりもさらに緩やかになる。すなわち、犠牲層４３上に犠牲層４４を形成することにより、犠牲層４１および犠牲層４２による段差がさらに緩和される。

また、配線層６４の形成は、犠牲層４４上に、配線層６２と同様、例えばアルミニウムよりなる層をスパッタリング法、ＣＶＤ法等により形成した後、パターニング処理することにより行う。

ここで、配線層６４の厚さは、特に限定されないが、例えば、３００ｎｍ以上９００ｎｍ以下程度とされる。

このような犠牲層４１〜４４および配線層６２、６４からなる積層構造は、通常のＣＭＯＳプロセスを用いて形成され、その積層数は、必要に応じて適宜に設定される。すなわち、必要に応じてさらに多くの犠牲層や配線層が積層される場合もある。また、犠牲層４１、４２の形成は、それぞれ、犠牲層４３の形成と犠牲層４４の形成との間、または、犠牲層４４の形成後に行ってもよい。また、犠牲層４１の形成と犠牲層４２の形成の順序を逆にしてもよい。

［空洞部形成工程］
次に、犠牲層４１、４２および犠牲層４３、４４の一部を除去することにより、図６（ｈ）に示すように、半導体基板２１と被覆層６４１との間に空洞部Ｓ（キャビティ）を形成する。これにより、層間絶縁膜６１、６３が形成される。

空洞部Ｓの形成は、被覆層６４１に形成された複数の細孔６４２を通じたエッチングにより、犠牲層４１、４２および犠牲層４３、４４の一部を除去することにより行う。ここで、かかるエッチングとしてウェットエッチングを用いる場合、複数の細孔６４２からフッ酸、緩衝フッ酸等のエッチング液を供給し、ドライエッチングを用いる場合、複数の細孔６４２からフッ化水素酸ガス等のエッチングガスを供給する。このようなエッチングの際、絶縁膜２３がエッチングストップ層として機能する。また、絶縁膜２３は、エッチング液に対する耐性を有することから、絶縁膜２３に対して下側の構成部（例えば、絶縁膜２２、ピエゾ抵抗素子５、配線２１４等）をエッチング液から保護する機能をも有する。

ここで、かかるエッチングの前に、スパッタリング法、ＣＶＤ法等により表面保護膜６５を形成する。これにより、かかるエッチングの際、犠牲層４３、４４の層間絶縁膜６１、６２となる部分を保護することができる。表面保護膜６５の構成材料としては、例えば、シリコン酸化膜、シリコン窒化膜、ポリイミド膜、エポキシ樹脂膜など、素子を水分、ゴミ、傷などから保護するための耐性を有するものが挙げられ、特に、シリコン窒化膜が好適である。表面保護膜６５の厚さは、特に限定されないが、例えば、５００ｎｍ以上２０００ｎｍ以下程度とされる。

［封止工程］
次に、図６（ｉ）に示すように、被覆層６４１上に、シリコン酸化膜、シリコン窒化膜、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ等の金属膜等からなる封止層６６をスパッタリング法、ＣＶＤ法等により形成し、各細孔６４２を封止する。これより、空洞部Ｓが封止層６６により封止され、積層構造体６を得る。

ここで、封止層６６の厚さは、特に限定されないが、例えば、１０００ｎｍ以上５０００ｎｍ以下程度とされる。

［ダイヤフラム形成工程］
次に、シリコン層２１１の下面を必要に応じて研削した後、シリコン層２１１の下面の一部をエッチングにより除去（加工）することにより、図６（ｊ）に示すように、凹部２４を形成する。これにより、空洞部Ｓを介して被覆層６４１に対向するダイヤフラム部２０が形成される。

ここで、シリコン層２１１の下面の一部を除去する際、酸化シリコン層２１２がエッチングストップ層として機能する。これにより、ダイヤフラム部２０の厚さを高精度に規定することができる。

なお、シリコン層２１１の下面の一部を除去する方法としては、ドライエッチングであっても、ウェットエッチング等であってもよい。
以上のような工程により、物理量センサー１を製造することができる。

以上説明したような物理量センサー１の製造方法は、［１］半導体基板２１の一方の面側に犠牲層４１〜４４からなる積層体で構成された凸状の犠牲層を形成する工程と、［２］その犠牲層の半導体基板２１とは反対側の面に沿って成膜して、被覆層６４１（天井部）を形成する工程と、［３］その犠牲層の少なくとも一部をエッチングにより除去することにより、半導体基板２１と被覆層６４１との間に空洞部Ｓ（キャビティ）を形成する工程と、［４］半導体基板２１を他方の面側から加工して、空洞部Ｓを介して被覆層６４１に対向するダイヤフラム部２０を形成する工程と、を有する。

このような物理量センサー１の製造方法によれば、犠牲層４１〜４４からなる積層体で構成された犠牲層の半導体基板２１とは反対側の面を成形面として利用して、ドーム状の被覆層６４１を形成することができる。そのため、得られる物理量センサー１において、被覆層６４１がドーム状をなすため、被覆層６４１が潰れるのを低減することができる。特に、得られる物理量センサー１において、被覆層６４１が犠牲層の成形面を利用してドーム状に成形されているため、被覆層６４１に残留する応力を少なくすることができ、そのため、かかる応力がダイヤフラム部２０に及んで悪影響を与えるのを低減することができる。このようなことから、優れた検出特性を有する物理量センサー１を提供することができる。

ここで、［１］犠牲層を形成する工程において、マスクを用いたパターニングを行うことにより、任意の形状の犠牲層を簡単かつ高精度に形成することができる。そのため、所望形状の被覆層６４１を簡単に形成することができる。

また、［１］犠牲層を形成する工程において、犠牲層を複数の成膜工程に分けて形成することにより、被覆層６４１と半導体基板２１との間の距離が大きくても、すなわち、空洞部Ｓの高さが高くても、複数の犠牲層４１〜４４を重ねて形成することにより、任意の形状の犠牲層を簡単かつ高精度に形成することができる。

また、［１］犠牲層を形成する工程における複数の成膜工程は、犠牲層４１を形成する工程と、犠牲層４１とは面積の異なる犠牲層４２、犠牲層４３および犠牲層４４を犠牲層４１に重ねて形成する工程と、を有する。これにより、比較的簡単に、犠牲層の成形面をドーム状とすることができる。そのため、ドーム状の被覆層６４１を簡単に形成することができる。

本実施形態では、犠牲層４１の形成後に形成される犠牲層４２（第２犠牲層）の面積は、犠牲層４１（第１犠牲層）の面積よりも大きい。また、犠牲層４２の形成後に形成される犠牲層４３、４４のそれぞれの面積は、犠牲層４２の面積よりも大きい。これにより、これらの犠牲層を面積の小さいものから大きいものへ順に重ねて形成することで、犠牲層４１による段差を犠牲層４２により緩和するとともに、犠牲層４１および犠牲層４２による段差を犠牲層４３、４４により緩和して、犠牲層の成形面を連続的な面（段差を低減した滑らかな面）とすることができる。そのため、得られる被覆層６４１に段差が形成されるのを低減することができる。その結果、被覆層６４１の機械的強度を優れたものとし、被覆層６４１の潰れを効果的に低減することができる。

また、［３］空洞部Ｓを形成する工程の前に、半導体基板２１の一方の面側に空洞部Ｓの側壁部を複数の成膜工程に分けて形成するため、得られる物理量センサー１において、かかる側壁部を１回の成膜工程で形成する場合に比べて、空洞部Ｓの側壁部に残留する応力を低減することができる。

また、被覆層６４１または封止層６６が金属を含んで構成されているため、比較的簡単に、優れた気密性を有する空洞部Ｓを形成することができる。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
図７は、本発明の第２実施形態に係る物理量センサーを示す断面図である。

以下、本発明の第２実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。

第２実施形態は、空洞部の天井部の構成およびその製造方法が異なる以外は、前述した第１実施形態と同様である。

図７に示す物理量センサー１Ａは、配線層６４Ａを有する積層構造体６Ａを備えている。配線層６４Ａは、複数の細孔６４２（開孔）を備えた被覆層６４１Ａを有する。被覆層６４１Ａは、空洞部Ｓを介してダイヤフラム部２０に対向する「天井部」を構成しており、基板２とは反対側を凸とするようにして下面に段差６４３、６４４を有する形状をなしている。これにより、被覆層６４１Ａが潰れてダイヤフラム部２０やピエゾ抵抗素子５に接触するのを低減することができる。また、段差６４３、６４４を形成することにより、仮に被覆層６４１に応力が残留したとしても、その応力を段差６４３、６４４で緩和することができる。このような段差６４３、６４４は、以下のようにして形成することができる。

（物理量センサーの製造方法）
図８〜図１０は、図７に示す物理量センサーの製造工程を示す図である。以下、物理量センサー１Ａの製造方法を、これらの図に基づいて説明する。

［歪検出素子形成工程］
まず、前述した第１実施形態と同様、図８（ａ）に示すように、ＳＯＩ基板である半導体基板２１を用意し、図８（ｂ）に示すように、複数のピエゾ抵抗素子５および配線２１４を形成する。

［絶縁膜等形成工程］
次に、前述した第１実施形態と同様、図８（ｃ）に示すように、シリコン層２１３上に絶縁膜２２、絶縁膜２３および導体層３をこの順で形成する。

［犠牲層形成工程（層間絶縁膜・配線層形成工程）］
次に、図８（ｄ）に示すように、絶縁膜２３上および導体層３上に、犠牲層４５を形成した後に、犠牲層４５上に第１実施形態と同様にして配線層６２を形成する。

この犠牲層４５は、後述する空洞部形成工程により一部が除去され、残部が層間絶縁膜６１となるものである。犠牲層４５の形成は、前述した第１実施形態の犠牲層４３と同様に行うことができる。

次に、図９（ｅ）に示すように、犠牲層４５上および配線層６２上に、犠牲層４６を形成する。

この犠牲層４６は、後述する空洞部形成工程により一部が除去され、残部が層間絶縁膜６３となるものである。犠牲層４６の形成は、前述した第１実施形態の犠牲層４４と同様に行うことができる。

次に、図９（ｆ）に示すように、犠牲層４６上に、犠牲層４７を形成する。
この犠牲層４７は、後述する空洞部形成工程により除去されるものであり、平面視で空洞部Ｓとなる領域の中央部に形成される。この犠牲層４７の形成は、前述した第１実施形態の犠牲層４２の形成と同様に行うことができる。

次に、図９（ｇ）に示すように、犠牲層４７上に、犠牲層４８を形成する。これにより、半導体基板２１の一方の面側に、犠牲層４５〜４８からなる積層体で構成された凸状の「犠牲層」が形成される。

この犠牲層４８は、後述する空洞部形成工程により除去されるものであり、平面視で犠牲層４７に包含されるように空洞部Ｓとなる領域の中央部に形成される。これにより、犠牲層４８は、犠牲層４７と重なっている部分と重なっていない部分とを有することとなる。したがって、犠牲層４７および犠牲層４８からなる積層体は、平面視における中央部の厚さが外周部よりも厚くなっている。ここで、犠牲層４５〜４８からなる積層体の半導体基板２１とは反対側の面は、犠牲層４７および犠牲層４８による段差（凸部）を有する。

この犠牲層４８の形成は、前述した第１実施形態の犠牲層４１と同様に行うことができる。

次に、図９（ｈ）に示すように、犠牲層４６をパターニングした後、犠牲層４６上、犠牲層４７上および犠牲層４８上に、配線層６４Ａを形成する。このとき、配線層６４Ａは、犠牲層４５〜４８からなる積層体の上面の形状に追従して段差を有する形状に形成される。

配線層６４Ａの形成は、前述した第１実施形態の配線層６４の形成と同様に行うことができる。

［空洞部形成工程］
次に、犠牲層４５、４６の一部および犠牲層４７、４８を除去することにより、図１０（ｉ）に示すように、空洞部Ｓを形成する。これにより、層間絶縁膜６１、６３が形成される。

空洞部Ｓの形成は、前述した第１実施形態と同様、被覆層６４１に形成された複数の細孔６４２を通じたエッチングにより行う。また、かかるエッチングの前に、スパッタリング法、ＣＶＤ法等により表面保護膜６５を形成する。

［封止工程］
次に、図１０（ｊ）に示すように、被覆層６４１Ａ上に、シリコン酸化膜、シリコン窒化膜、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ等の金属膜等からなる封止層６６をスパッタリング法、ＣＶＤ法等により形成し、各細孔６４２を封止する。これより、空洞部Ｓが封止層６６により封止され、積層構造体６Ａを得る。

［ダイヤフラム形成工程］
次に、シリコン層２１１の下面を必要に応じて研削した後、シリコン層２１１の下面の一部をエッチングにより除去することにより、図１０（ｋ）に示すように、凹部２４を形成する。これにより、周囲よりも薄肉なダイヤフラム部２０が形成される。
以上のような工程により、物理量センサー１Ａを製造することができる。

以上説明したような物理量センサー１Ａの製造方法は、犠牲層４５〜４８からなる積層体として構成された犠牲層の上面の形状を利用して、被覆層６４１Ａの凸形状を形成するため、得られる物理量センサー１Ａにおいて、被覆層６４１Ａに残留する応力が少なく、そのため、かかる応力がダイヤフラム部２０に及んで悪影響を与えるのを低減することができる。

また、本実施形態では、犠牲層４６の形成後に形成される犠牲層４７（第２犠牲層）の面積は、犠牲層４６（第１犠牲層）の面積よりも小さい。また、犠牲層４７の形成後に形成される犠牲層４８（第２犠牲層）の面積は、犠牲層４７（第１犠牲層）の面積よりも小さい。これにより、これらの犠牲層を面積の大きいものから小さいものへ順に重ねて形成することで、これらの積層体からなる犠牲層の成形面に、犠牲層４７、４８による段差を形成することができる。そのため、得られる被覆層６４１Ａに段差６４３、６４４を形成することができる。その結果、仮に被覆層６４１Ａに応力が残留したとしても、その応力を被覆層６４１Ａの段差６４３、６４４により効果的に緩和することができる。

２．圧力センサー
次に、本発明の物理量センサーを備える圧力センサー（本発明の圧力センサー）ついて説明する。図１１は、本発明の圧力センサーの一例を示す断面図である。

図１１に示すように、本発明の圧力センサー１００は、物理量センサー１と、物理量センサー１を収納する筐体１０１と、物理量センサー１から得た信号を圧力データに演算する演算部１０２とを備えている。物理量センサー１は、配線１０３を介して演算部１０２と電気的に接続されている。

物理量センサー１は、筐体１０１の内側に、図示しない固定手段により固定されている。また、筐体１０１には、物理量センサー１のダイヤフラム部２０が、例えば大気（筐体１０１の外側）と連通するための貫通孔１０４を有している。

このような圧力センサー１００によれば、貫通孔１０４を介してダイヤフラム部２０が圧力を受ける。この受圧した信号を配線１０３を介して演算部に送信し、圧力データに演算する。この演算された圧力データは、図示しない表示部（例えば、パーソナルコンピューターのモニター等）を介して表示することができる。

３．高度計
次に、本発明の物理量センサーを備える高度計（本発明の高度計）の一例について説明する。図１２は、本発明の高度計の一例を示す斜視図である。

高度計２００は、腕時計のように、手首に装着することができる。また、高度計２００の内部には、物理量センサー１（圧力センサー１００）が搭載されており、表示部２０１に現在地の海抜からの高度、または、現在地の気圧等を表示することができる。

なお、この表示部２０１には、現在時刻、使用者の心拍数、天候等、様々な情報を表示することができる。

４．電子機器
次に、本発明の物理量センサーを備える電子機器を適用したナビゲーションシステムについて説明する。図１３は、本発明の電子機器の一例を示す正面図である。

ナビゲーションシステム３００には、図示しない地図情報と、ＧＰＳ（全地球測位システム：Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）からの位置情報取得手段と、ジャイロセンサーおよび加速度センサーと車速データとによる自立航法手段と、物理量センサー１と、所定の位置情報または進路情報を表示する表示部３０１とを備えている。

このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム３００では、高度情報を物理量センサー１によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。

なお、表示部３０１は、例えば液晶パネルディスプレイや、有機ＥＬ（Organic Electro-Luminescence）ディスプレイなど、小型かつ薄型化が可能な構成となっている。

なお、本発明の物理量センサーを備える電子機器は、上記のものに限定されず、例えば、パーソナルコンピューター、携帯電話、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター等に適用することができる。

５．移動体
次いで、本発明の物理量センサーを適用した移動体（本発明の移動体）について説明する。図１４は、本発明の移動体の一例を示す斜視図である。

図１４に示すように、移動体４００は、車体４０１と、４つの車輪４０２とを有しており、車体４０１に設けられた図示しない動力源（エンジン）によって車輪４０２を回転させるように構成されている。このような移動体４００には、ナビゲーションシステム３００（物理量センサー１）が内蔵されている。

以上、本発明の物理量センサーの製造方法、物理量センサー、圧力センサー、高度計、電子機器および移動体を図示の各実施形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物や、工程が付加されていてもよい。

また、１つのダイヤフラム部に設けられるピエゾ抵抗素子の数は、前述した実施形態では４つである場合を例に説明したが、これに限定されず、例えば、１つ以上３つ以下、または、５つ以上であってもよい。また、ピエゾ抵抗素子の配置や形状等も前述した実施形態に限定されず、例えば、前述した実施形態において、ダイヤフラム部の中央部にもピエゾ抵抗素子を配置してもよい。

また、前述した実施形態では、ダイヤフラム部の撓みを検出する素子としてピエゾ抵抗素子を用いた場合を例に説明したが、かかる素子としては、これに限定されず、例えば、共振子であってもよい。

また、前述した実施形態では、シリコン酸化膜の一部をエッチングにより除去して圧力基準室を形成する際に、シリコン窒化膜をエッチングストップ層として利用する場合を例に説明したが、シリコン窒化膜に代えて、ドープされていないポリシリコン膜やアモルファスシリコン膜を設け、ポリシリコン膜やアモルファスシリコン膜をエッチングストップ層として用いてもよい。この場合、ポリシリコン膜やアモルファスシリコン膜と歪検出素子との間には、シリコン酸化膜等の絶縁膜が設けられていることが好ましい。

１‥‥物理量センサー
１Ａ‥‥物理量センサー
２‥‥基板
３‥‥導体層
５‥‥ピエゾ抵抗素子
５ａ‥‥ピエゾ抵抗素子
５ｂ‥‥ピエゾ抵抗素子
５ｃ‥‥ピエゾ抵抗素子
５ｄ‥‥ピエゾ抵抗素子
６‥‥積層構造体
６Ａ‥‥積層構造体
２０‥‥ダイヤフラム部
２１‥‥半導体基板
２２‥‥絶縁膜
２３‥‥絶縁膜
２４‥‥凹部
２５‥‥受圧面
４１‥‥犠牲層
４２‥‥犠牲層
４３‥‥犠牲層
４４‥‥犠牲層
４５‥‥犠牲層
４６‥‥犠牲層
４７‥‥犠牲層
４８‥‥犠牲層
６１‥‥層間絶縁膜
６２‥‥配線層
６３‥‥層間絶縁膜
６４‥‥配線層
６４Ａ‥‥配線層
６５‥‥表面保護膜
６６‥‥封止層
１００‥‥圧力センサー
１０１‥‥筐体
１０２‥‥演算部
１０３‥‥配線
１０４‥‥貫通孔
２００‥‥高度計
２０１‥‥表示部
２１１‥‥シリコン層
２１２‥‥酸化シリコン層
２１３‥‥シリコン層
２１４‥‥配線
２１４ａ‥‥配線
２１４ｂ‥‥配線
２１４ｃ‥‥配線
２１４ｄ‥‥配線
３００‥‥ナビゲーションシステム
３０１‥‥表示部
４００‥‥移動体
４０１‥‥車体
４０２‥‥車輪
６４１‥‥被覆層
６４１Ａ‥‥被覆層
６４２‥‥細孔
６４３‥‥段差
６４４‥‥段差
Ｓ‥‥空洞部

Claims (13)

1. 基板の一方の面側に犠牲層を凸状に配置する工程と、
   前記犠牲層の前記基板とは反対側の面に沿って成膜して、天井部を形成する工程と、
   前記犠牲層の少なくとも一部をエッチングにより除去することにより、前記基板と前記天井部との間に空洞部を形成する工程と、
   前記基板の前記空洞部を介して前記天井部に対向する位置にダイヤフラム部を形成する工程と、
   を含むことを特徴とする物理量センサーの製造方法。
2. 前記犠牲層を形成する工程では、マスクを用いたパターニングを行う請求項１に記載の物理量センサーの製造方法。
3. 前記犠牲層を形成する工程では、前記犠牲層を複数の成膜ステップに分けて形成する請求項１または２に記載の物理量センサーの製造方法。
4. 前記複数の成膜ステップは、第１犠牲層を形成するステップと、前記第１犠牲層とは面積の異なる第２犠牲層を前記第１犠牲層に重ねて形成するステップと、を含む請求項３に記載の物理量センサーの製造方法。
5. 前記第２犠牲層の面積は、前記第１犠牲層の面積よりも大きい請求項４に記載の物理量センサーの製造方法。
6. 前記第２犠牲層の面積は、前記第１犠牲層の面積よりも小さい請求項４に記載の物理量センサーの製造方法。
7. 前記空洞部を形成する工程の前に、前記基板の前記一方の面側に前記空洞部の側壁部を複数の成膜ステップに分けて形成する請求項１ないし６のいずれか１項に記載の物理量センサーの製造方法。
8. 前記天井部は、金属を含んで構成されている請求項１ないし７のいずれか１項に記載の物理量センサーの製造方法。
9. 請求項１ないし８のいずれか１項に記載の物理量センサーの製造方法を用いて製造されたことを特徴とする物理量センサー。
10. 請求項９に記載の物理量センサーを備えることを特徴とする圧力センサー。
11. 請求項９に記載の物理量センサーを備えることを特徴とする高度計。
12. 請求項９に記載の物理量センサーを備えることを特徴とする電子機器。
13. 請求項９に記載の物理量センサーを備えることを特徴とする移動体。

Images