JP2016021572A - 発光ユニットおよび発光モジュール - Google Patents

発光ユニットおよび発光モジュール Download PDF

Info

Publication number
JP2016021572A
JP2016021572A JP2015140343A JP2015140343A JP2016021572A JP 2016021572 A JP2016021572 A JP 2016021572A JP 2015140343 A JP2015140343 A JP 2015140343A JP 2015140343 A JP2015140343 A JP 2015140343A JP 2016021572 A JP2016021572 A JP 2016021572A
Authority
JP
Japan
Prior art keywords
light emitting
electrode
metal layer
molding compound
patterned metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015140343A
Other languages
English (en)
Inventor
▲紹▼▲瑩▼ 丁
Shao-Ying Ting
▲紹▼▲瑩▼ 丁
冠傑 ▲黄▼
冠傑 ▲黄▼
Kuan-Chieh Huang
靖恩 ▲黄▼
靖恩 ▲黄▼
Jing-En Huang
▲逸▼儒 ▲黄▼
▲逸▼儒 ▲黄▼
Yi-Ru Huang
協展 ▲呉▼
協展 ▲呉▼
Sie-Jhan Wu
龍▲嶺▼ 柯
Long-Lin Ke
龍▲嶺▼ 柯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genesis Photonics Inc
Original Assignee
Genesis Photonics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesis Photonics Inc filed Critical Genesis Photonics Inc
Publication of JP2016021572A publication Critical patent/JP2016021572A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】光源として発光ダイスを使用する発光ユニットおよび発光モジュールを提供する。
【解決手段】発光ユニットは、複数の発光ダイス110a、110b、110c、110dと、成形コンパウンド120と、基板130と、パターン化金属層122とを含む。各発光ダイスは、発光素子114と、第1電極116と、第2電極118とを含む。成形コンパウンドは、発光ダイスをカプセル化し、各発光ダイスの第1電極の第1表面および第2電極の第2表面を露出する。成形コンパウンドは、基板と発光ダイスの間に設置される。パターン化金属層は、各発光ダイスの第1電極の第1表面および第2電極の第2表面に配置される。発光ダイスは、パターン化金属層を介して、直列接続、並列接続または直列−並列接続で互いに電気接続される。
【選択図】図1

Description

本発明は、発光ユニットおよび発光モジュールに関するものであり、特に、光源として発光ダイスを使用する発光ユニットおよび発光モジュールに関するものである。
現在、発光ダイオード(light emitting diode, LED)の分野では、複数のLEDパッケージを1つのLEDモジュールに統合するのが一般的である。ここで、LEDパッケージは、チップが実装された後の発光装置を指す。従来のLEDモジュールは、複数のLEDパッケージと回路基板で形成される。また、LEDパッケージは、回路基板上に組み立てられ、回路基板を介して互いに電気接続される。しかしながら、言及すべきこととして、回路基板におけるLEDパッケージの直列および/または並列接続の制御は、回路基板の回路レイアウトを設計する際に電源供給器によって提供される電圧および電流値に基づいて、既に設定されている。そのため、回路基板における回路レイアウトが完成した後は、直列および/または並列接続を容易に変更することができない。所望の直列および/または並列接続の設計を得るためには、ワイヤジャンピング(wire jumping)、断線または回路レイアウトの再設計を行う必要があるため、追加の時間や製造コストが必要となる。
本発明は、発光ユニットを提供する。発光ユニットの発光ダイスは、パターン化金属層を介して、直列接続、並列接続または直列−並列接続で互いに電気接続される。
本発明は、発光モジュールを提供する。発光モジュールの発光ユニットは、パターン化金属層を介して外部回路と電気接続されるため、発光モジュールは、より広い応用性を有する。
本発明の発光ユニットは、複数の発光ダイスと、成形コンパウンドと、基板と、パターン化金属層とを含む。各発光ダイスは、発光素子と、第1電極と、第2電極とを含む。第1電極および第2電極は、発光素子の同じ側に配置され、第1電極と第2電極の間に間隙が設定される。成形コンパウンドは、発光ダイスをカプセル化し、各発光ダイスの第1電極の第1表面および第2電極の第2表面を露出する。成形コンパウンドは、基板と発光ダイスの間に設置される。パターン化金属層は、各発光ダイスの第1電極の第1表面および第2電極の第2表面に配置され、発光ダイスは、パターン化金属層を介して、直列接続、並列接続または直列−並列接続で互いに電気接続される。
本発明の1つの実施形態において、成形コンパウンドは、下表面を有し、各発光ダイスの第1電極の第1表面および第2電極の第2表面は、成形コンパウンドの下表面と一列に並ぶ。
本発明の1つの実施形態において、成形コンパウンドは、透明成形コンパウンドまたは蛍光体と混合された成形コンパウンドを含む。
本発明の1つの実施形態において、各発光ダイスは、フリップチップ発光ダイスである。
本発明の1つの実施形態において、各発光ユニットは、フリップチップ発光ユニットである。
本発明の1つの実施形態において、基板の材料は、ガラス、ガラス蛍光材料、セラミックまたはサファイアを含む。
本発明の発光モジュールは、発光ユニットと、外部回路とを含む。発光ユニットは、複数の発光ダイスと、成形コンパウンドと、基板と、パターン化金属層とを含む。各発光ダイスは、発光素子と、第1電極と、第2電極とを含む。第1電極および第2電極は、発光素子の同じ側に配置され、第1電極と第2電極の間に間隙が設定される。成形コンパウンドは、発光ダイスをカプセル化し、各発光ダイスの第1電極の第1表面および第2電極の第2表面を露出する。成形コンパウンドは、基板と発光ダイスの間に設置される。パターン化金属層は、各発光ダイスの第1電極の第1表面および第2電極の第2表面に配置され、発光ダイスは、パターン化金属層を介して、直列接続、並列接続または直列−並列接続で互いに電気接続される。外部回路は、発光ユニットの下に配置され、発光ユニットは、パターン化金属層を介して外部回路と電気接続される。
本発明の1つの実施形態において、外部回路は、リードフレーム(lead frame)、回路基板またはプリント回路板を含む。
本発明の1つの実施形態において、外部回路は、キャリアボード(carrier board)と、第1外部接点と、第2外部接点とを含み、発光ユニットは、パターン化金属層を介してそれぞれ第1外部接点および第2外部接点と電気接続される。
本発明の1つの実施形態において、外部回路は、キャリアボードと、パターン化金属層に対応し、且つキャリアボードの上に配置されたパターン化回路層とを含み、発光ユニットは、パターン化金属層を介してパターン化回路層と電気接続される。
本発明の1つの実施形態において、パターン化金属層とパターン化回路層は、コンフォーマルに(conformally)、対応して配置される。
本発明の1つの実施形態において、発光モジュールは、さらに、発光ユニットと外部回路の間に配置された放熱素子を含む。
以上のように、本発明は、発光ダイスの電極の上にパターン化金属層を配置する。また、発光ダイスは、パターン化金属層を介して、直列接続、並列接続または直列−並列接続で互いに電気接続される。そのため、回路基板の上に直接回路レイアウトを設定し、直列および/または並列接続を容易に変更することのできない従来の技術と比較して、本発明の発光ユニットは、より広く、よりフレキシブルな設計の応用性を有する。
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
本発明の1つの実施形態に係る発光ユニットを示す概略的断面図である。 本発明の1つの実施形態に係る発光モジュールを示す概略的断面図である。 本発明の別の実施形態に係る発光モジュールを示す概略的断面図の概略図である。
図1は、本発明の1つの実施形態に係る発光ユニットを示す概略的断面図である。本実施形態において、発光ユニット100は、複数の発光ダイス(説明のため、図1において、4つの発光ダイス110a、110b、110cおよび110dのみを示す)と、成形コンパウンド120と、基板130と、パターン化金属層140とを含む。製造を容易にするため、本実施形態の発光ダイス110a、110b、110cおよび110dは、一列に配列されるが、本発明はこれに限定されない。各発光ダイス110a(または、110b、110c、110d)は、発光素子114と、第1電極116と、第2電極118とを含む。第1電極116および第2電極118は、発光素子114の同じ側に配置され、第1電極116と第2電極118の間に間隙Gが設定される。成形コンパウンド120は、発光ダイス110a、110b、110cおよび110dをカプセル化し、各発光ダイス110a(または、110b、110c、110d)の第1電極116の第1表面116aおよび第2電極118の第2表面118aを露出する。成形コンパウンド120は、基板130と発光ダイス110a、110b、110cおよび110dの間に設置される。パターン化金属層140は、各発光ダイス110a(または、110b、110c、110d)の第1電極116の第1表面116aおよび第2電極118の第2表面118aに配置される。また、発光ダイス110a、110b、110cおよび110dは、パターン化金属層140を介して、直列接続、並列接続または直列−並列接続で互いに電気接続される。
さらに詳しく説明すると、本実施形態において、発光ダイス110a、110b、110cおよび110dは、ベアチップ(bare chip)とみなすことができ、実際の設計要求に応じて、同じ光の色であっても、異なる光の色であってもよい。成形コンパウンド120は、下表面122を有し、各発光ダイス110a(または、110b、110c、110d)の第1電極116の第1表面116aおよび第2電極118の第2表面118aは、成形コンパウンド120の下表面122と一列に並ぶ。つまり、成形コンパウンド120は、発光ダイス110a、110b、110cおよび110dを完全にカプセル化し、発光ダイス110a、110b、110cおよび110dの第1電極116の第1表面116aおよび第2電極118の第2表面118aのみを露出して、製造プロセスをより容易にするが、本発明はこれに限定されない。ここで、成形コンパウンド120は、例えば、透明成形コンパウンドであってもよいが、本発明はこれに限定されない。ここに図示していない別の実施形態において、発光ユニット100によって提供された光の色を変更するため、蛍光体と混合された成形コンパウンドを選択する。また、蛍光体は、黄色蛍光体粉末、赤色蛍光体粉末、緑色蛍光体粉末、青色蛍光体粉末、イットリウムアルミニウムガーネット(yttrium aluminum garnet, YAG)蛍光体粉末、またはその組み合わせを含むことができる。これらの実施形態は、依然として本発明の妥当な技術方案であり、本発明が保護しようとする範囲から逸脱しないものとする。
また、基板130の材料は、例えば、ガラス、シリコン樹脂、アクリル樹脂、石英ガラス、ガラス蛍光材料、セラミックまたはサファイアである。つまり、実施形態の基板130は、光透過性材料で形成され、好ましくは、ガラス等の鋼体基板である。そのため、発光ダイス110a、110b、110cおよび110dおよび成形コンパウンド120を支持するだけでなく、基板130は、発光ダイス110a、110b、110cおよび110dによって出射された光を導き、光を透過させる機能も有する。さらに、図1に示すように、本実施形態は、発光ダイス110a、110b、110cおよび110dをフリップチップ発光ダイスとして実現し、発光ユニット100をフリップチップ発光ユニットとして実現することにより、サイズをさらに小さくすることができる。
本実施形態において、パターン化金属層140は、発光ダイス110a、110b、110cおよび110dの第1および第2電極116および118の上に配置されるため、発光ダイス110a、110b、110cおよび110dは、パターン化金属層140を第1および第2電極116および118上に配置する形態に基づいて、直列、並列または直列−並列に電気接続することができる。つまり、本実施形態の発光ダイス110a、110b、110cおよび110dの間の直列および/または並列接続関係は、パターン化金属層140が配置される位置に基づいて決定されるため、LEDパッケージの直列および/または並列接続関係が回路基板上の回路レイアウトによって決定される従来の技術とは異なる。つまり、本実施形態の発光ダイス110a、110b、110cおよび110dは、パターン化金属層140の配置によって、異なった構成で複数のループ設計を有することができる。そのため、本実施形態の発光ユニット100は、より広く、よりフレキシブルな応用性を使用者に提供することができる。
図2は、本発明の1つの実施形態に係る発光モジュールを示す概略的断面図である。図2を参照すると、本実施形態の発光モジュール200は、図1に示した発光ユニット100と、外部回路210とを含む。また、外部回路210は、発光ユニット100の下に配置され、発光ユニット100は、パターン化金属層140を介して外部回路210と電気接続される。本実施形態において、外部回路210は、例えば、リードフレーム、回路基板またはプリント回路板である。例えば、本実施形態の外部回路210は、回路基板であり、例えば、キャリアボード212と、第1外部接点214aと、第2外部接点214bとを含む。第1外部接点214aおよび第2外部接点214bは、キャリアボード212の上に配置され、キャリアボード212の上表面212aの一部を露出する。また、発光ユニット100は、パターン化金属層140を介してそれぞれ第1外部接点214aおよび第2外部接点214bと電気接続される。キャリアボード212は、セラミック等の熱伝導特性を有する材料で形成される。キャリアボード212の上表面212aの一部に熱伝導と放熱の機能を有する放熱素子216を配置してもよく、発光ユニット100によって生成された熱を順番にパターン化金属層140、第1外部接点214aおよび第2外部接点214b、放熱素子216およびキャリアボード212を介して外部に伝送し、熱を迅速に放出してもよい。あるいは、キャリアボード212の上表面212aの一部に絶縁素子(図示せず)を配置して、短絡回路を効果的に回避してもよい。
本実施形態の発光ユニット100は、パターン化金属層140を有するため、外部回路210に発光ユニット100を組み立てた時、発光ダイス110a、110b、110cおよび110dは、パターン化金属層140によって既に互いに電気接続されている。そのため、外部回路210の第1外部接点214aおよび第2外部接点214bにそれぞれ正電極と負電極が供給された後、発光モジュール200を駆動して光を出射することができるため、外部回路210上のレイアウト回路を追加で配置する必要がない。つまり、外部回路210は、ここでは駆動回路として機能し、発光モジュール200を効果的に駆動する。
図3は、本発明の別の実施形態に係る発光モジュールを示す概略的断面図である。図2および図3を同時に参照すると、本実施形態の発光モジュール300と図2の実施形態の発光モジュール200の相違点は、本実施形態の外部回路210’がキャリアボード212と、パターン化金属層140に対応し、且つキャリアボード212の上に配置されたパターン化回路層218とを含むことである。また、発光モジュール300は、パターン化金属層140を介してパターン化回路層218と電気接続される。好ましくは、キャリアボード212の上に、パターン化金属層140とパターン化回路層218をコンフォーマルに、対応して配置することによって、より大きな放熱面積とより大きなアライメント面積を提供するが、本発明はこれに限定されない。
以上のように、本発明は、発光ダイスの電極の上にパターン化金属層を配置する。また、発光ダイスは、パターン化金属層を介して、直列接続、並列接続または直列−並列接続で互いに電気接続される。そのため、回路基板の上に直接回路レイアウトを設定し、直列および/または並列接続を容易に変更することのできない従来の技術と比較して、本発明の発光ユニットは、より広く、よりフレキシブルな設計の応用性を有する。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
本発明は、より広く、よりフレキシブルな設計の応用性を有する発光ユニットおよび発光モジュールに関するものである。
100 発光ユニット
110a、110b、110c、110d 発光ダイス
114 発光素子
116 第1電極
116a 第1表面
118 第2電極
118a 第2表面
120 成形コンパウンド
122 下表面
130 基板
140 パターン化金属層
200、300 発光モジュール
210、210’ 外部回路
212 キャリアボード
212a 上表面
214a 第1外部接点
214b 第2外部接点
216 放熱素子
218 パターン化回路層
G ギャップ

Claims (12)

  1. それぞれ発光素子、第1電極および第2電極を含み、前記第1電極および前記第2電極が、前記発光素子の同じ側に配置され、前記第1電極と前記第2電極の間に間隙が設定された複数の発光ダイスと、
    前記発光ダイスをカプセル化し、各前記発光ダイスの前記第1電極の第1表面および前記第2電極の第2表面を露出する成形コンパウンドと、
    前記発光ダイスとの間に前記成形コンパウンドが設置された基板と、
    各前記発光ダイスの前記第1電極の前記第1表面および前記第2電極の前記第2表面に配置されたパターン化金属層と、
    を含み、前記発光ダイスが、前記パターン化金属層を介して、直列接続、並列接続または直列−並列接続で互いに電気接続された発光ユニット。
  2. 前記成形コンパウンドが、下表面を有し、各前記発光ダイスの前記第1電極の前記第1表面および前記第2電極の前記第2表面が、前記成形コンパウンドの前記下表面と一列に並んだ請求項1に記載の発光ユニット。
  3. 前記成形コンパウンドが、透明成形コンパウンドまたは蛍光体と混合された成形コンパウンドを含む請求項1に記載の発光ユニット。
  4. 各前記発光ダイスが、フリップチップ発光ダイスである請求項1に記載の発光ユニット。
  5. 各前記発光ユニットが、フリップチップ発光ユニットである請求項1に記載の発光ユニット。
  6. 前記基板の材料が、ガラス、ガラス蛍光材料、セラミックまたはサファイアを含む請求項1に記載の発光ユニット。
  7. それぞれ発光素子、第1電極および第2電極を含み、前記第1電極および前記第2電極が、前記発光素子の同じ側に配置され、前記第1電極と前記第2電極の間に間隙が設定された複数の発光ダイスと、
    前記発光ダイスをカプセル化し、各前記発光ダイスの前記第1電極の第1表面および前記第2電極の第2表面を露出する成形コンパウンドと、
    前記発光ダイスとの間に前記成形コンパウンドが設置された基板と、
    各前記発光ダイスの前記第1電極の前記第1表面および前記第2電極の前記第2表面に配置されたパターン化金属層と、
    を含み、前記発光ダイスが、前記パターン化金属層を介して、直列接続、並列接続または直列−並列接続で互いに電気接続された発光ユニットと、
    前記発光ユニットの下に配置され、前記パターン化金属層を介して前記発光ユニットと電気接続された外部回路と、
    を含む発光モジュール。
  8. 前記外部回路が、リードフレーム、回路基板またはプリント回路板を含む請求項7に記載の発光モジュール。
  9. 前記外部回路が、キャリアボードと、第1外部接点と、第2外部接点とを含み、前記発光ユニットが、前記パターン化金属層を介してそれぞれ前記第1外部接点および前記第2外部接点と電気接続された請求項7に記載の発光モジュール。
  10. 前記外部回路が、キャリアボードと、前記パターン化金属層に対応し、且つ前記キャリアボードの上に配置されたパターン化回路層とを含み、前記発光ユニットが、前記パターン化金属層を介して前記パターン化回路層と電気接続された請求項7に記載の発光モジュール。
  11. 前記パターン化金属層と前記パターン化回路層が、コンフォーマルに、対応して配置された請求項10に記載の発光モジュール。
  12. 前記発光ユニットと前記外部回路の間に配置された放熱素子をさらに含む請求項10に記載の発光モジュール。
JP2015140343A 2014-07-14 2015-07-14 発光ユニットおよび発光モジュール Pending JP2016021572A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103124163A TWI532221B (zh) 2014-07-14 2014-07-14 發光單元與發光模組
TW103124163 2014-07-14

Publications (1)

Publication Number Publication Date
JP2016021572A true JP2016021572A (ja) 2016-02-04

Family

ID=55068245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015140343A Pending JP2016021572A (ja) 2014-07-14 2015-07-14 発光ユニットおよび発光モジュール

Country Status (3)

Country Link
US (1) US20160013384A1 (ja)
JP (1) JP2016021572A (ja)
TW (1) TWI532221B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110926A1 (ko) * 2016-12-12 2018-06-21 지엘비텍 주식회사 디스플레이 모듈 및 그 제조 방법
JP2019041044A (ja) * 2017-08-28 2019-03-14 日亜化学工業株式会社 発光装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098025A (zh) 2014-05-07 2015-11-25 新世纪光电股份有限公司 发光装置
US9997676B2 (en) 2014-05-14 2018-06-12 Genesis Photonics Inc. Light emitting device and manufacturing method thereof
TWI641285B (zh) 2014-07-14 2018-11-11 新世紀光電股份有限公司 發光模組與發光單元的製作方法
CN107732019B (zh) 2016-08-11 2019-09-17 昆山维信诺科技有限公司 有机电致发光器件及其制备方法
FR3063129B1 (fr) * 2017-02-17 2019-04-12 Valeo Vision Module lumineux a encombrement reduit
TW202035910A (zh) * 2019-03-22 2020-10-01 瑞鼎科技股份有限公司 拼接式光源裝置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110926A1 (ko) * 2016-12-12 2018-06-21 지엘비텍 주식회사 디스플레이 모듈 및 그 제조 방법
JP2019041044A (ja) * 2017-08-28 2019-03-14 日亜化学工業株式会社 発光装置
JP7082270B2 (ja) 2017-08-28 2022-06-08 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
US20160013384A1 (en) 2016-01-14
TWI532221B (zh) 2016-05-01
TW201603324A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
JP2016021572A (ja) 発光ユニットおよび発光モジュール
US10164145B2 (en) Method for manufacturing light emitting unit
JP5770006B2 (ja) 半導体発光装置
KR100990331B1 (ko) Fr4 pcb를 이용한 고출력 led 방열 구조
TWI613391B (zh) 發光二極體組件及應用此發光二極體組件的發光二極體燈泡
JP2011192703A (ja) 発光装置及び照明装置
TWI388069B (zh) 頂視型與側視型的發光二極體
WO2008082098A1 (en) Light emitting diode package
JP2016171147A (ja) 発光装置および照明装置
JP2015119096A (ja) 発光装置
JP2017050445A (ja) 発光装置、及び照明装置
US20140159075A1 (en) Light-emitting device package and method of manufacturing the same
JP2014192407A (ja) 半導体発光装置
JP2012216726A (ja) 半導体発光装置
JP6537410B2 (ja) 発光装置の製造方法
US10147709B2 (en) Light emitting module
JP3186004U (ja) チップ未封止led照明
TWM495626U (zh) 具透光平板之發光裝置
US9887179B2 (en) Light emitting diode device and light emitting device using the same
TWI624082B (zh) Light-emitting diode package device and packaging method thereof
KR101469058B1 (ko) 발광소자 패키지 및 그 제조 방법
TW201434179A (zh) 發光裝置及其發光二極體的固晶方法
TWI397990B (zh) 發光二極體模組及發光二極體燈具
JP2009283385A (ja) 照明装置
KR20170122447A (ko) 칩 온 보드형 발광 유닛 및 이의 제조방법