JP2016019378A - Switching power supply circuit - Google Patents
Switching power supply circuit Download PDFInfo
- Publication number
- JP2016019378A JP2016019378A JP2014141435A JP2014141435A JP2016019378A JP 2016019378 A JP2016019378 A JP 2016019378A JP 2014141435 A JP2014141435 A JP 2014141435A JP 2014141435 A JP2014141435 A JP 2014141435A JP 2016019378 A JP2016019378 A JP 2016019378A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- output
- input
- switching
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、スイッチング電源回路に関する。 The present invention relates to a switching power supply circuit.
直流電圧を所望の直流電圧に昇圧または降圧するDC−DCコンバータ回路では、小型で、発熱が少なく、電源変換効率が良いスイッチング電源回路を用いる。スイッチング電源回路は、半導体スイッチを高速スイッチングして直流入力電圧をパルス波に変換した後、そのパルス波を平滑化して任意の直流出力電圧を得る。その後、出力電圧と基準電圧とを比較し、誤差電圧を制御回路で抑制するように調整して所望の電圧を出力する。 A DC-DC converter circuit that boosts or lowers a DC voltage to a desired DC voltage uses a switching power supply that is small in size, generates little heat, and has good power conversion efficiency. The switching power supply circuit switches a semiconductor switch at high speed to convert a DC input voltage into a pulse wave, and then smoothes the pulse wave to obtain an arbitrary DC output voltage. Thereafter, the output voltage is compared with the reference voltage, and the error voltage is adjusted so as to be suppressed by the control circuit, and a desired voltage is output.
しかし、スイッチング電源回路は、パルス波に変換する過程で、パルス周波数を基本波とした高調波ノイズが発生するという問題がある。そこで、ノイズ対策として、コンデンサ、スナバ回路によりパルス波を鈍す方法が採られている。(例えば、特許文献1)。 However, the switching power supply circuit has a problem that harmonic noise having a pulse frequency as a fundamental wave is generated in the process of conversion to a pulse wave. Therefore, as a countermeasure against noise, a method in which the pulse wave is blunted by a capacitor and a snubber circuit is employed. (For example, patent document 1).
特許文献1の構成では、発熱や変換効率の低下という問題があった。また高調波ノイズを低減するため、キャッチダイオードに直列にフェライトビーズインダクタを挿入する対策手法もあるが、背反としてフェライトビーズインダクタのインダクタンス成分により、波形にリップルが発生し、場合によっては回路素子の絶対最大定格を超えるという問題があった。 The configuration of Patent Document 1 has a problem of heat generation and a decrease in conversion efficiency. In order to reduce harmonic noise, there is a measure to insert a ferrite bead inductor in series with the catch diode, but as a trade off, ripples are generated in the waveform due to the inductance component of the ferrite bead inductor, and in some cases the absolute value of the circuit element There was a problem of exceeding the maximum rating.
上記問題点を背景として、本発明は、スイッチングに生ずる高調波ノイズを低減し、かつスイッチング波形の乱れ(リップル)を低減するスイッチング電源回路を提供することを目的とする。 Against the background of the above problems, an object of the present invention is to provide a switching power supply circuit that reduces harmonic noise generated in switching and reduces disturbance (ripple) of a switching waveform.
上記課題を解決するためのスイッチング電源回路は、入力端子に印加された直流電圧を変圧して出力端子に出力するスイッチング電源回路であって、入力端子と出力端子の間を接続する入出力間ラインに介装される第1インダクタ素子と、スイッチング動作を行うことで、第1インダクタ素子に電力を蓄積させるスイッチング素子と、第1インダクタ素子に蓄えられた電力を出力端子に供給する第1ダイオードと、第1ダイオードのアノード側に接続されたノイズ低減素子と、を備える。 A switching power supply circuit for solving the above-mentioned problems is a switching power supply circuit that transforms a DC voltage applied to an input terminal and outputs it to an output terminal, and is an input / output line connecting between the input terminal and the output terminal A first inductor element interposed between the first inductor element, a switching element that stores a power in the first inductor element by performing a switching operation, and a first diode that supplies power stored in the first inductor element to an output terminal; And a noise reduction element connected to the anode side of the first diode.
上記構成によって、スイッチング時に生ずる高調波ノイズおよびスイッチング波形の乱れ(リップル)を低減できる。 With the above configuration, harmonic noise and switching waveform disturbance (ripple) generated during switching can be reduced.
図1のように、本発明のスイッチング電源回路1は、周知の降圧型スイッチング電源回路を基に構成される。なお、スイッチング電源回路(降圧型、昇圧型とも)については、「トランジスタ技術」2005年3月号の特集記事に詳細が記載されている。 As shown in FIG. 1, the switching power supply circuit 1 of the present invention is configured based on a known step-down switching power supply circuit. Note that details of the switching power supply circuit (both step-down type and step-up type) are described in a special article in the March 2005 issue of “Transistor Technology”.
図1の構成が、「スイッチング素子は、入出力間ラインの、第1インダクタ素子と入力端子との間に介装され、第1ダイオードは、スイッチング素子と第1インダクタ素子との間の入出力間ラインと、入力基準端子と出力基準端子の間を接続する基準電位ラインの間に、カソード側が入出力間ラインに接続するように介装され、ノイズ低減素子は、第1ダイオードと基準電位ラインの間に介装され、第1インダクタ素子と出力端子との間の入出力間ラインと、基準電位ラインの間に介装されたキャパシタ素子をさらに備える」ものである。本構成によって、いわゆる降圧型チョッパー方式のスイッチング電源回路において、スイッチング時に生ずる高調波ノイズおよびスイッチング波形の乱れを低減できる。 The configuration of FIG. 1 is “the switching element is interposed between the first inductor element and the input terminal in the line between the input and output, and the first diode is the input / output between the switching element and the first inductor element. The cathode side is connected between the input line and the reference potential line connecting the input reference terminal and the output reference terminal so that the cathode side is connected to the input / output line, and the noise reduction element is the first diode and the reference potential line And further includes a capacitor element interposed between the input / output line between the first inductor element and the output terminal and the reference potential line. With this configuration, in a so-called step-down chopper type switching power supply circuit, it is possible to reduce harmonic noise and switching waveform disturbance generated during switching.
入力端子4と出力端子6とを接続する入出力間ライン8には、トランジスタTr1(本発明のスイッチング素子)およびチョークコイルともいわれるコイルL1(本発明の第1インダクタ素子)が介挿される。トランジスタTr1は、コレクタ端子Cが入力端子4側に接続され、エミッタ端子EがコイルL1の一端側に接続され、ベース端子Bが制御回路3に接続される。制御回路3は、例えば、周知のマイクロコンピュータを含み、周知のPWM制御によりトランジスタTr1をスイッチングさせる。
A transistor Tr1 (a switching element of the present invention) and a coil L1 (a first inductor element of the present invention), which is also called a choke coil, are inserted in an input / output line 8 that connects the
また、コイルL1の他の一端は、出力端子6およびコンデンサC1(本発明のキャパシタ素子)の+側(正極)に接続される。コンデンサC1の−側(負極)は、入力基準端子5と出力基準端子7とを接続する基準電位ライン9に接続される。
The other end of the coil L1 is connected to the
トランジスタTr1とコイルL1との間の入出力間ライン8には、キャッチダイオードともいわれるダイオードD1(本発明の第1ダイオード)のカソード側が接続される。ダイオードD1のアノード端子と基準電位ライン9との間には、ノイズ低減素子10が介挿される。ノイズ低減素子10の構成は、以下のうちのいずれか一方を用いる。
・フェライトビーズインダクタL2(本発明の第2インダクタ素子)のみを含む(図1の構成からダイオードD2を除いたもの)。本構成が、「ノイズ低減素子は、第2インダクタ素子を含む」ものである。本構成によって、スイッチング時に生ずる高調波ノイズを低減できる。
Connected to the input / output line 8 between the transistor Tr1 and the coil L1 is a cathode side of a diode D1 (first diode of the present invention), also called a catch diode. A
Includes only ferrite bead inductor L2 (second inductor element of the present invention) (excluding diode D2 from the configuration of FIG. 1). This configuration is “the noise reduction element includes the second inductor element”. With this configuration, harmonic noise generated during switching can be reduced.
・フェライトビーズインダクタL2と、フェライトビーズインダクタL2に並列接続されたダイオードD2(本発明の第2ダイオード)を含む(図1の構成)。ダイオードD2のカソード側が、ダイオードD1のアノード側に接続され、ダイオードD2のアノード側が、基準電位ライン9側に接続される。
A ferrite bead inductor L2 and a diode D2 (second diode of the present invention) connected in parallel to the ferrite bead inductor L2 are included (configuration in FIG. 1). The cathode side of the diode D2 is connected to the anode side of the diode D1, and the anode side of the diode D2 is connected to the reference
上述の構成が、「ノイズ低減素子は、第2インダクタ素子と、第2インダクタ素子に並列接続され、カソード側が第1ダイオードのアノード側に接続された第2ダイオードを含む」ものである。本構成によって、第2インダクタ素子を用いることで、スイッチング時に発生する、スイッチング素子の出力電圧波形の乱れ(リップル)を、第2ダイオードにより低減できる。 The configuration described above is “the noise reduction element includes a second inductor element and a second diode connected in parallel to the second inductor element and having the cathode side connected to the anode side of the first diode”. With this configuration, by using the second inductor element, disturbance (ripple) of the output voltage waveform of the switching element, which occurs during switching, can be reduced by the second diode.
スイッチング電源回路1は、直流電源12によって入力端子4と入力基準端子5の間に印加される直流電圧E1(V)を、制御回路3からのPWM信号によりトランジスタTr1をオン/オフ(スイッチング)させ、コレクタ−エミッタ間電圧Vce1をパルス状に変化させる。PWMのデューティー比を変化させることでコイルL1に流れる電流IL1を変化させ、電流IL1をコンデンサC1で平滑化し、出力端子6と出力基準端子7の間に、任意の直流出力電圧Vout1(V)(直流電源12の印加電圧E1(V)よりも低い)を出力する。
The switching power supply circuit 1 turns on / off (switches) the transistor Tr1 with a DC voltage E1 (V) applied between the
図2のように、具体的には、トランジスタTr1がオン状態になると、Vce1は約0.6(V)となる。電流経路は、直流電源12〜トランジスタTr1〜コイルL1〜出力端子(経路K1)となり、コイルL1に電流Ie1が流れ、エネルギーが蓄えられる。この後、PWMのデューティー比で定められるオン時間が経過してトランジスタTr1がオフ状態になると、Vce1は直流電源12の印加電圧E1(V)とほぼ同じとなる。コイルL1は電流(Ie1)を保とうとして、自身に蓄積したエネルギーにより起電力を発生させ、ダイオードD1を通じて電流Id1を流す。よって、電流経路は、ダイオードD1〜コイルL1〜出力端子(経路K2)となる。したがって、コイルL1にはIe1とId1との和であるIL1が流れる。なお、図2の横軸Tは、時間の経過を示している。
Specifically, as shown in FIG. 2, when the transistor Tr1 is turned on, Vce1 is about 0.6 (V). The current path is the
図3に、図1の構成における、基準電位ライン9上の波形観測点P1の観測結果を示す。ノイズ低減素子10を介挿しないとき、波形観測点P1では、図3(a)のように、トランジスタTr1がオフ状態からオン状態に変化するとき(図2の電流IL1の変化点S)、ダイオードD1のリカバリ特性により逆バイアス方向に瞬間的に電流が流れ、スイッチング時のノイズN1を観測する。ノイズN1の発生周波数、あるいは高調波が、他の装置の制御で用いる周波数に近いとき、その装置の動作に影響を及ぼすことがある。
FIG. 3 shows an observation result of the waveform observation point P1 on the reference
そこで、フェライトビーズインダクタL2のみを含むノイズ低減素子10を介挿すると、逆バイアス方向の電流を低減できるため、図3(b)のように、ノイズN2のレベルは、ノイズN1に比べて小さくなり、フェライトビーズインダクタL2によるノイズ低減効果が認められる。
Therefore, if the
図4に、図1の構成における、例えば、トランジスタTr1のエミッタ端子Eである波形観測点Q1に発生する電圧Vq1の観測結果を示す。ノイズ低減素子10を介挿しないとき、図4(a)のように、トランジスタTr1がオン状態からオフ状態に変化して、Vq1が、直流電源12の印加電圧であるE1(V)から0(V)に変化するとき、Vq1の立下り波形に異常は見られない(R1)。一方、フェライトビーズインダクタL2のみを含むノイズ低減素子10を介挿すると、図4(b)のように、Vq1の立下り時に、フェライトビーズインダクタL2のインダクタンス成分により、波形にリップルが発生する(R2)。
FIG. 4 shows an observation result of the voltage Vq1 generated at, for example, the waveform observation point Q1, which is the emitter terminal E of the transistor Tr1, in the configuration of FIG. When the
そこで、フェライトビーズインダクタL2にダイオードD2を並列接続すると、ダイオードD2の順方向特性により、フェライトビーズインダクタの両端にはダイオードD2の順方向電圧以上の電圧が発生せず、図4(c)のように、リップルは低減される(R3)。また、このとき、図3(c)のように、スイッチング時のノイズN3は、ノイズN2とほぼ同レベルであり、本構成でも、ノイズ低減効果が認められる。 Therefore, when the diode D2 is connected in parallel to the ferrite bead inductor L2, a voltage higher than the forward voltage of the diode D2 is not generated at both ends of the ferrite bead inductor due to the forward characteristics of the diode D2, as shown in FIG. In addition, the ripple is reduced (R3). At this time, as shown in FIG. 3C, the noise N3 at the time of switching is substantially the same level as the noise N2, and the noise reduction effect is recognized also in this configuration.
図5に、本発明のスイッチング電源回路の別例を示す。スイッチング電源回路2は、周知の昇圧型スイッチング電源回路を基に構成される。なお、図1と同一の構成のものについては、同一の符号を付与し、ここでの詳細な説明は割愛する。
FIG. 5 shows another example of the switching power supply circuit of the present invention. The switching
図5の構成が、「第1ダイオードは、入出力間ラインの、第1インダクタ素子と出力端子との間に、カソード側が出力端子を向くように介装され、スイッチング素子は、第1インダクタ素子と第1ダイオードとの間の入出力間ラインと、入力基準端子と出力基準端子の間を接続する基準電位ラインの間に介装され、ノイズ低減素子は、入出力間ラインの、スイッチング素子と第1インダクタ素子との接続点と、第1ダイオードとの間に介装され、第1ダイオードのカソード側と出力端子との間の入出力間ラインと、基準電位ラインの間に介装されたキャパシタ素子をさらに備える」ものである。本構成によって、いわゆる昇圧型チョッパー方式のスイッチング電源回路において、スイッチング時に生ずる高調波ノイズおよびスイッチング波形の乱れを低減できる。 The configuration of FIG. 5 is “the first diode is interposed between the first inductor element and the output terminal of the line between the input and output so that the cathode side faces the output terminal, and the switching element is the first inductor element. Between the input and output lines between the first diode and the reference potential line connecting the input reference terminal and the output reference terminal, and the noise reduction element is connected to the switching element of the input / output line. It is interposed between the connection point of the first inductor element and the first diode, and is interposed between the input / output line between the cathode side of the first diode and the output terminal, and the reference potential line. It further includes a capacitor element. With this configuration, in a so-called step-up chopper type switching power supply circuit, it is possible to reduce harmonic noise and switching waveform disturbance generated during switching.
入力端子4と出力端子6とを接続する入出力間ライン8には、チョークコイルともいわれるコイルL21(本発明の第1インダクタ素子)、ノイズ低減素子20、逆流防止用のダイオードD21(本発明の第1ダイオード)が介挿される。コイルL21は、一端が入力端子4に接続され、他の一端がノイズ低減素子20に接続される。ノイズ低減素子20のコイルL21に接続されない一端は、ダイオードD21のアノード側に接続される。ダイオードD21のカソード側は出力端子6側に接続される。
The input / output line 8 connecting the
コイルL21とノイズ低減素子20との間の入出力間ライン8と、入力基準端子5と出力基準端子7とを接続する基準電位ライン9との間には、トランジスタTr2(本発明のスイッチング素子)が介挿される。トランジスタTr2は、コレクタ端子Cが入出力間ライン8に接続され、エミッタ端子Eが基準電位ライン9に接続され、ベース端子Bが制御回路3に接続される。制御回路3は、例えば、周知のマイクロコンピュータを含み、周知のPWM制御によりトランジスタTr2をスイッチングさせる。
Between the input / output line 8 between the coil L21 and the
また、ダイオードD21のカソード側の入出力間ライン8と、基準電位ライン9との間には、コンデンサC2(本発明のキャパシタ素子)が介挿される。コンデンサC2の+側(正極)は、入出力間ライン8に接続される。コンデンサC2の−側(負極)は、基準電位ライン9に接続される。
A capacitor C2 (capacitor element of the present invention) is interposed between the input / output line 8 on the cathode side of the diode D21 and the reference
ノイズ低減素子20の構成は、以下のうちのいずれか一方である。
・フェライトビーズインダクタL22(本発明の第2インダクタ素子)のみを含む。本構成が、「ノイズ低減素子は、第2インダクタ素子を含む」ものである。本構成によって、スイッチング時に生ずる高調波ノイズを低減できる。
The configuration of the
Only the ferrite bead inductor L22 (the second inductor element of the present invention) is included. This configuration is “the noise reduction element includes the second inductor element”. With this configuration, harmonic noise generated during switching can be reduced.
・フェライトビーズインダクタL22と、フェライトビーズインダクタL22に並列接続されたダイオードD22(本発明の第2ダイオード)を含む。ダイオードD22のカソード側が、ダイオードD21のアノード側に接続される。ダイオードD22のアノード側が、コイルL21側に接続される。 A ferrite bead inductor L22 and a diode D22 (second diode of the present invention) connected in parallel to the ferrite bead inductor L22 are included. The cathode side of the diode D22 is connected to the anode side of the diode D21. The anode side of the diode D22 is connected to the coil L21 side.
上述の構成が、「ノイズ低減素子は、第2インダクタ素子と、第2インダクタ素子に並列接続され、カソード側が第1ダイオードのアノード側に接続された第2ダイオードを含む」ものである。本構成によって、第2インダクタ素子を用いることで、スイッチング時に発生する、スイッチング素子の出力電圧波形の乱れ(リップル)を低減できる。 The configuration described above is “the noise reduction element includes a second inductor element and a second diode connected in parallel to the second inductor element and having the cathode side connected to the anode side of the first diode”. With this configuration, by using the second inductor element, it is possible to reduce disturbance (ripple) in the output voltage waveform of the switching element that occurs during switching.
スイッチング電源回路2は、直流電源12によって入力端子4と入力基準端子5の間に印加される直流電圧E1(V)を、制御回路3からのPWM信号によりトランジスタTr2をオン/オフ(スイッチング)させ、コレクタ−エミッタ間電圧Vce2をパルス状に変化させる。PWMのデューティー比を変えることでコイルL21に蓄積されるエネルギーを変化させる。そして、このエネルギーを、直流電源12からの印加電圧E1(V)に重畳することで(昇圧)、出力端子6と出力基準端子7の間に、任意の直流出力電圧Vout2を出力する。
The switching
具体的には、トランジスタTr2がオン状態になると、電流経路は、コイルL21〜トランジスタTr2(経路K21)となり、コイルL21に電流Ie2が流れ、エネルギーが蓄えられる。 Specifically, when the transistor Tr2 is turned on, the current path becomes the coil L21 to the transistor Tr2 (path K21), the current Ie2 flows through the coil L21, and energy is stored.
この後、トランジスタTr2がオフ状態になると、電流経路は、コイルL21〜ノイズ低減素子20〜ダイオードD21(経路K22)となり、コイルL21は電流(Ie2)を保とうとして、自身に蓄積したエネルギーにより起電力を発生させ、ダイオードD21を通じて電流Id2を流す。したがって、コイルL21にはIe2とId2との和であるIL2が流れる。IL2をコンデンサC2で平滑化し、Vout2を出力する。
Thereafter, when the transistor Tr2 is turned off, the current path is from the coil L21 to the
図5の構成において、Vce2、Ie2、Id2、IL2の関係は、値や傾きは異なることがあるものの、それぞれ、図2のVce1、Ie1、Id1、IL1と同様となる。よって、ノイズ低減素子20を介挿しないとき、基準電位ライン9上の波形観測点P2では、図3(a)のように、トランジスタTr2がオフ状態からオン状態に変化するとき(図2の変化点S)、ダイオードD21のリカバリ特性により逆バイアス方向に瞬間的に電流が流れ、スイッチングノイズ(以下、「ノイズ」と略称)N1を観測する。ノイズレベルは、図1とは異なることもある。
In the configuration of FIG. 5, the relationship between Vce2, Ie2, Id2, and IL2 is the same as Vce1, Ie1, Id1, and IL1 of FIG. Therefore, when the
フェライトビーズインダクタL22のみを含むノイズ低減素子20を介挿すると、逆バイアス方向の電流を低減できるため、図3(b)のように、ノイズN2のレベルは、ノイズN1に比べて小さくなり、フェライトビーズインダクタL22によるノイズ低減効果が認められる。
If the
ノイズ低減素子20を介挿しないとき、例えばトランジスタTr2のコレクタ端子Cである波形観測点Q2では、図6(a)のように、トランジスタTr2がオン状態からオフ状態に変化して、Vq2が、0(V)から直流電源12の印加電圧であるE1(V)に変化するとき、Q2に発生する電圧Vq2の立上り波形に異常は見られない(R21)。一方、フェライトビーズインダクタL22のみを含むノイズ低減素子20を介挿すると、図6(b)のように、Vq2の立上り時に、フェライトビーズインダクタL22のインダクタンス成分により、波形にリップルが発生する(R22)。
When the
そこで、フェライトビーズインダクタL22にダイオードD22を並列接続すると、ダイオードD22の順方向特性により、フェライトビーズインダクタの両端にはダイオードD22の順方向電圧以上の電圧が発生せず、図6(c)のように、波形のリップルは低減される(R23)。また、このとき、図3(c)のように、スイッチングノイズN3は、ノイズN2とほぼ同レベルであり、本構成でも、ノイズ低減効果が認められる。 Therefore, when the diode D22 is connected in parallel to the ferrite bead inductor L22, a voltage higher than the forward voltage of the diode D22 is not generated at both ends of the ferrite bead inductor due to the forward characteristics of the diode D22, as shown in FIG. In addition, the ripple of the waveform is reduced (R23). At this time, as shown in FIG. 3C, the switching noise N3 is substantially at the same level as the noise N2, and the noise reduction effect is recognized even in this configuration.
以上、本発明の実施の形態を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。 Although the embodiments of the present invention have been described above, these are merely examples, and the present invention is not limited to these embodiments, and the knowledge of those skilled in the art can be used without departing from the spirit of the claims. Various modifications based on this are possible.
1、2 スイッチング電源回路
4 入力端子
5 入力基準端子
6 出力端子
7 出力基準端子
8 入出力間ライン
9 基準電位ライン
10、20 ノイズ低減素子
L2、L22 フェライトビーズインダクタ(第2インダクタ素子)
D2、D22 ダイオード(第2ダイオード)
Tr1、Tr2 トランジスタ(スイッチング素子)
L1、L21 コイル(第1インダクタ素子)
C1、C2 コンデンサ(キャパシタ素子)
D1、D21 ダイオード(第1ダイオード)
1, 2 Switching
D2, D22 Diode (second diode)
Tr1, Tr2 transistors (switching elements)
L1, L21 Coil (first inductor element)
C1, C2 capacitors (capacitor elements)
D1, D21 Diode (first diode)
Claims (5)
前記入力端子と前記出力端子の間を接続する入出力間ラインに介装される第1インダクタ素子と、
スイッチング動作を行うことで、前記第1インダクタ素子に電力を蓄積させるスイッチング素子と、
前記第1インダクタ素子に蓄えられた電力を前記出力端子に供給する第1ダイオードと、
前記第1ダイオードのアノード側に接続されたノイズ低減素子と、
を備えることを特徴とするスイッチング電源回路。 A switching power supply circuit that transforms a DC voltage applied to an input terminal and outputs it to an output terminal,
A first inductor element interposed in an input / output line connecting between the input terminal and the output terminal;
A switching element for storing power in the first inductor element by performing a switching operation;
A first diode that supplies power stored in the first inductor element to the output terminal;
A noise reduction element connected to the anode side of the first diode;
A switching power supply circuit comprising:
第2インダクタ素子と、
前記第2インダクタ素子に並列接続され、カソード側が前記第1ダイオードのアノード側に接続された第2ダイオードを含む請求項1に記載のスイッチング電源回路。 The noise reduction element is:
A second inductor element;
2. The switching power supply circuit according to claim 1, further comprising a second diode connected in parallel to the second inductor element and having a cathode side connected to an anode side of the first diode.
前記第1ダイオードは、前記スイッチング素子と前記第1インダクタ素子との間の入出力間ラインと、入力基準端子と出力基準端子の間を接続する基準電位ラインの間に、カソード側が前記入出力間ラインに接続するように介装され、
前記ノイズ低減素子は、前記第1ダイオードと前記基準電位ラインの間に介装され、
前記第1インダクタ素子と前記出力端子との間の入出力間ラインと、前記基準電位ラインの間に介装されたキャパシタ素子をさらに備える請求項1ないし請求項3のいずれか1項に記載のスイッチング電源回路。 The switching element is interposed between the first inductor element and the input terminal of the input / output line,
The first diode is connected between an input / output line between the switching element and the first inductor element and a reference potential line connecting an input reference terminal and an output reference terminal, and a cathode side is between the input / output. Interlaced to connect to the line,
The noise reduction element is interposed between the first diode and the reference potential line,
4. The capacitor element according to claim 1, further comprising a capacitor element interposed between an input / output line between the first inductor element and the output terminal and the reference potential line. 5. Switching power supply circuit.
前記スイッチング素子は、前記第1インダクタ素子と前記第1ダイオードとの間の入出力間ラインと、入力基準端子と出力基準端子の間を接続する基準電位ラインの間に介装され、
前記ノイズ低減素子は、前記入出力間ラインの、前記スイッチング素子と前記第1インダクタ素子との接続点と、前記第1ダイオードとの間に介装され、
前記第1ダイオードのカソード側と前記出力端子との間の入出力間ラインと、前記基準電位ラインの間に介装されたキャパシタ素子をさらに備える請求項1ないし請求項3のいずれか1項に記載のスイッチング電源回路。 The first diode is interposed between the first inductor element and the output terminal in the line between the input and output so that a cathode side faces the output terminal,
The switching element is interposed between an input / output line between the first inductor element and the first diode and a reference potential line connecting the input reference terminal and the output reference terminal,
The noise reduction element is interposed between a connection point of the switching element and the first inductor element in the line between the input and output, and the first diode.
4. The capacitor element according to claim 1, further comprising a capacitor element interposed between an input / output line between a cathode side of the first diode and the output terminal, and the reference potential line. 5. The switching power supply circuit described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014141435A JP2016019378A (en) | 2014-07-09 | 2014-07-09 | Switching power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014141435A JP2016019378A (en) | 2014-07-09 | 2014-07-09 | Switching power supply circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016019378A true JP2016019378A (en) | 2016-02-01 |
Family
ID=55234242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014141435A Pending JP2016019378A (en) | 2014-07-09 | 2014-07-09 | Switching power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016019378A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010516223A (en) * | 2007-01-12 | 2010-05-13 | パワー・インテグレーションズ・インコーポレーテッド | Power converter with snubber |
US20130015836A1 (en) * | 2011-07-13 | 2013-01-17 | Wistron Corporation | Low noise step-down converter and low noise voltage supply assembly |
JP2013207894A (en) * | 2012-03-28 | 2013-10-07 | Murata Mfg Co Ltd | Switching power supply device |
-
2014
- 2014-07-09 JP JP2014141435A patent/JP2016019378A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010516223A (en) * | 2007-01-12 | 2010-05-13 | パワー・インテグレーションズ・インコーポレーテッド | Power converter with snubber |
US20130015836A1 (en) * | 2011-07-13 | 2013-01-17 | Wistron Corporation | Low noise step-down converter and low noise voltage supply assembly |
JP2013207894A (en) * | 2012-03-28 | 2013-10-07 | Murata Mfg Co Ltd | Switching power supply device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6586912B2 (en) | Bidirectional DC / DC converter | |
JP4997891B2 (en) | DC-DC converter and control method of DC-DC converter | |
JP5169135B2 (en) | Switching power supply | |
JP4626338B2 (en) | DC converter | |
JP7101590B2 (en) | Switching regulator | |
JP2009261042A (en) | Power supply apparatus and semiconductor integrated circuit device | |
JP5501857B2 (en) | Switching power supply | |
US20060250831A1 (en) | Non-isolated DC/AC converter | |
WO2015079538A1 (en) | Dc-dc converter | |
JP2013169057A (en) | Switching power-supply circuit | |
JP2012005249A (en) | Switching power supply circuit | |
JP2017034839A (en) | Power supply circuit | |
JP6932056B2 (en) | Switching regulator | |
JP2008295276A (en) | Switching power supply and control circuit thereof, and control method | |
JP2008160904A (en) | Switching regulator | |
JP2009225571A (en) | Dc-dc converter | |
WO2015133118A1 (en) | Power conversion device | |
JP6714528B2 (en) | Switching power supply | |
JP2005168266A (en) | Dc power converting device | |
JP2010273501A (en) | Step-up/down switching power supply circuit | |
JP2016019378A (en) | Switching power supply circuit | |
JP6037971B2 (en) | Step-down chopper circuit | |
JP7039430B2 (en) | AC / DC converter | |
JP2015047004A (en) | Step-up converter | |
JP5719404B2 (en) | Power supply voltage control circuit and power supply voltage control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171018 |