JP2016012353A - サーバ用マイクロ停電補償モジュール - Google Patents

Abstract

【課題】システムのサーバの動作中の際にも突然システムから引き抜くことが可能な、電源マイクロ停電を補償するモジュールを提供すること、また、システムのサーバの動作中の際にも突然システムに差し戻すことが可能な、マイクロ停電を補償するモジュールを提供すること。
【解決手段】少なくとも１つのサーバ用のマイクロ停電補償モジュールは、前記停電を補償するために放出可能な電気エネルギーを蓄積する１つ以上の容量蓄積素子を備え、さらに容量蓄積素子の充電及び／又は放電のため、十分に容量蓄積素子の充電及び／又は放電電流を制限してサーバの動作中においてもモジュールのホットプラグ及び／又は引抜を可能とするコントローラをさらに備える。
【選択図】図１

Description

本発明は、マイクロ停電補償モジュールの分野及びこのような補償モジュールを組み込むコンピュータの分野に関する。

第１の従来技術では、電源供給の故障がＡＣ（交流）レベルで扱われる電子システムが公知である。例えば、無停電電源（ＵＰＳ）は、ＡＣネットワークによって供給される電力における数分間の停電を補償するために、整流器、電池及びインバータを含有する。ＡＣ／ＤＣ（交流／直流）変換器または電源ユニット（ＰＳＵ）での故障に対応するために、例えば１＋１の仕組みによれば、後者は冗長となる可能性がある。この仮定では、電源ユニットの２つの出力は情報処理装置のマザーボードで一緒に接続されて、ＤＣ電源レール、例えば１２Ｖレールを形成する。この１２Ｖレールは、さまざまな電源電圧を集積回路に供給するＤＣ／ＤＣ電圧変換器である下流荷重点を数多く供給する。マザーボードは数ダースの、それぞれの電源出力範囲が数百ミリワットから数ワットの間である異なる荷重点に対応する。このようなシステムでは、単一の荷重点での故障は通常、結果として揮発性メモリ内のデータ損失を招く致命的なエラーとなる。

第２の従来技術によれば、集積されるシステムの信頼性及び有効性を保証する停電補償モジュールに基づく電源バックアップシステムを用いることが知られている。これは、一般的に揮発性メモリデバイス及び電気電源装置を含む情報処理システムに適用される。補償モジュールなしでは、電源デバイスのいかなる重故障も揮発性メモリ内に記憶されるデータ損失を結果として招く。この補償モジュールは、自動データバックアップ及び関連付けられるバックアップシステムの容易なメンテナンス性を確実にするために、電源供給バックアップシステムの機能を果たす。この種の補償モジュールのメンテナンスは難しい。実に、この種の補償モジュールにおける容量蓄積素子を変えたり確認したりする必要がある時に、モジュールはシステム全体が停止されている時のみ、すなわち動作していない時にしか抽出することができない。これは、システムのサーバの電源を落とされなければならないことを意味する。

本発明の目的は、少なくとも部分的に上記の欠点を解消するマイクロ停電を補償するモジュールを提供することである。
より具体的には、本発明は、システムの前記サーバの動作中の際にも突然システムから引き抜くことが可能な、電源マイクロ停電を補償するモジュールを提供することを目的とする。これは「ホットスワップ」または「ホットアンプラグ」とも呼ばれる。
より具体的には、本発明はまた、システムの前記サーバの動作中の際にも突然システムに差し戻すことが可能な、マイクロ停電を補償するモジュールを提供することを目的とする。これは「ホットプラグ」とも呼ばれる。

容量電気エネルギー蓄積素子は、特にスーパーコンデンサが採用されるときに相当なエネルギーを蓄積することができる蓄積素子であるために、これらの「ホット」、つまりは組み込まれる補償モジュールによって管理される１つ以上のサーバの動作中に、引き抜いたり再挿入したりすることは課題であるように見受けられる。

実に、結果として著しい量のエネルギーを蓄積することができる、加えて、容量性観点から速放性であるその大きな蓄積容量は、過剰な突入電流による危険性を著しくさせ、電源の電圧レベルの瞬間崩壊を招き、これによって「ホットアンプラグ」及び／又は「ホットプラグ」動作中でのシステム故障のリスクを増大させる。したがって、高蓄積密度を有する電気エネルギーを蓄積するための１つ以上の容量素子を備えるコンポーネントの「ホットアンプラグ」及び／又は「ホットプラグ」に対して技術的偏見がある。

本発明はこの技術的偏見を、容量蓄積素子について充電及び／又は放電電流制限をまとめ、この電流制限をコントローラによって管理することで解消することを狙っており、電源供給システムに著しい障害を起こし得て結果的にサーバの誤動作及びサーバ内の揮発性メモリにおけるデータ損失を起こし得る過剰な突入電流の著しい危険性なく、ホットアンプラグ又はホットプラグを可能とする。

そのために、本発明は少なくとも１つのサーバにおけるマイクロ停電を補償するモジュールであって、前記停電を補償するために以後放出され得る電気エネルギー用の容量蓄積素子を少なくとも１つ備え、前記容量蓄積素子の充電及び／又は放電をして、十分に前記容量蓄積素子の充電及び／放電電流を制限して前記サーバの動作中でも前記モジュールが差し込まれる及び／又は引き抜かれることを可能とするコントローラをさらに備えることを特徴とする。

このために、本発明はさらに、１つ以上のマイクロプロセッサと、ＲＡＭメモリと、不揮発性メモリと、不揮発性メモリに前記ＲＡＭメモリのコンテンツを保存して前記不揮発性メモリのコンテンツを用いて前記ＲＡＭメモリを再構成するように適合されるコントローラとをそれぞれ備えるいくつかのデュアルメモリと、前記コンピュータの動作中に、マイクロ停電が起きていない中で前記マイクロプロセッサと前記デュアルメモリに動力を与え、外部電源に接続されるように適合される主電源レールと、前記コンピュータの動作中に、少なくともマイクロ停電の所定期間を越えた時に前記デュアルメモリに動力を与え、前記マイクロプロセッサには動力を与えない二次電源レールと、電気エネルギー用の容量蓄積素子を備え、マイクロ停電の発生時に前記主電源レールに電気エネルギーを、前記マイクロ停電の所定期間中のみに供給するように適合され、マイクロ停電中に、マイクロ停電の前記所定期間を越えてから電気エネルギーを前記二次電源レールにも供給するように適合される、マイクロ停電を補償するモジュールとを備える、コンピュータを提供する。
二次電源レールはスタンバイ電源レールとも呼ばれる。
マイクロ停電は、交流を供給する商用電源からの供給における短い中断に相当する。

本発明に係る又は本発明の好ましい実施形態に係るコンピュータは、本発明に係る又は本発明の好ましい実施形態に係るマイクロ停電補償モジュールを採用してもよい。コンピュータは補償モジュールによって管理されるサーバであり得る。同一の補償モジュールが複数のサーバをも管理することができる。
サーバ用マイクロ停電補償モジュールは、モジュールと電源盤との間でケーブルを必要とせずに電源盤に直接接続される。

好ましい実施形態に撚れば、本発明は上記の構成要素と、別々又は部分的若しくは完全に組み合わせて用いられる、以下の特徴を１つ以上備える。

好ましくは、マイクロ停電を補償するモジュールは、前記コントローラを前記容量蓄積素子に接続し、前記サーバの動作中に前記モジュールを引き抜くことで前記コントローラが前記容量蓄積素子によって動力が与えられるように状態が変わる補助電源スイッチをさらに備える。よって、マイクロ停電の発生時に、実際のところ補償モジュールにおいて前記コントローラに隣接する１つ以上の容量蓄積素子によるコントローラの一時自己出力に実質的に等しいものが、コントローラが一連の停電管理動作を扱うことを可能とさせ、これは、コントローラ自体も、ネットワーク内のその他のコンポーネントと同様に、マイクロ停電の被害を受けて対応されないといけないにもかかわらず、実行される。モジュールがサーバの動作中に引き抜かれることとは、モジュールが引き抜かれ始める時点を具体的に示しており、モジュールを引き抜く以前は有効又は完了的であり、前記モジュールの引き抜きが正しく管理されるように時間を与える。

好ましくは、マイクロ停電を補償するモジュールは、放電抵抗を前記容量蓄積素子に接続し、前記サーバの動作中に前記モジュールが引き抜かれる間に前記コントローラによって駆動される放電スイッチをさらに備える。容量蓄積素子は少なくとも、コントローラがマイクロ停電に対応するのに必要な時間期間だけ、及びデュアルメモリがデータをバックアップするのに必要な時間期間だけ供給できるだけの相当量のエネルギーを蓄積することができる。蓄積されるエネルギーの量がかなり大きくなり得るため、これはスタッフ及びアンプラグを行うオペレータにとって一種の危険を表すことができる。放電抵抗は、オペレータがホットアンプラグ又は「突然の取り外し（ｓｕｒｐｒｉｓｅ ｒｅｍｏｖａｌ）」を行うときに顕著なリスクを負うことなく補償モジュールを取り扱えるようにこのエネルギーの必須部分を放電することを可能とする。

好ましくは、マイクロ停電を補償するモジュールはいくつかの容量蓄積素子を備える、及び／又は１つ以上のサーバの電源レールにて発生するマイクロ停電を補償する。このようにして、電気ネットワークを管理するのに単一の補償モジュールで十分となり得る。

好ましくは、少なくとも１つの容量蓄積素子は、マイクロ停電中及び１つ以上の揮発性メモリのコンテンツを１つ以上の不揮発性メモリにバックアップするときにバックアップ電力を与えるように構成される。スタンバイ電力を与えるこれらの機能に加えて、本発明は結果的に、補償モジュールのホットプラグ又はホットアンプラグの発生時に補償モジュールのコントローラに一時的な電力を一時的に供給するという追加の機能を提供する。

好ましくは、容量蓄積素子は１つ以上のスーパーコンデンサを備える。スーパーコンデンサは、例えば電気化学的性質といったその他のエネルギー資源よりもより制限された容量しか有さないが、それでもなおそのピーク電力をシステムの寿命にわたってより多くの頻度で届けることができ、よって明らかに大きな数のマイクロ停電に対応する。

好ましくは、補償モジュールは、外部電源と接続されるように適合される第１電源端子であって前記容量蓄積素子を前記第１電源端子から充電して前記第１電源端子に放電するように前記容量蓄積素子に接続される第１電源端子と、前記外部電源と接続されるように適合されて前記コントローラに電力を供給するように前記コントローラに接続される第２電源端子とを備える。よって容量蓄積素子は、商用ネットワークからのエネルギーを、後者が通常運転しているときに蓄積し、このエネルギーはマイクロ停電の発生時にコントローラに返すことが可能となる。

好ましくは、補償モジュールは、前記第１電源端子に接続されてその値が５００ナノファラドを超える、波形ひずみを引き起こすことが可能な静電容量を含まない。このようにして、このような静電容量の何かしら複雑な管理によって補償モジュールによるマイクロ停電、又はこの補償モジュールのホットアンプラグの管理が阻止されたり複雑化されたりしない。

好ましくは、補償モジュールは、外部電源に接続されるように適合される第１電源端子と、前記容量蓄積素子及び前記第１電源端子の間に配されて前記サーバの動作中に前記モジュールが差し込まれることで起動される内蔵電流制限器を備える主ＤＣ／ＤＣ変換器とを備える。このようにして、容量蓄積素子の制御されていない充電によってもたらされ得て主電源レール上の著しい電圧の低下を招く可能性のある過剰な突入電流の発生リスクが回避される。
外部の電力源は、それとしては、ＡＣ／ＤＣ変換器を組み込んでおり、この変換器は入力商用電気ネットワークと前記第１電源端子との間に配される。

好ましくは、補償モジュールは、外部電源に接続されるように適合される第２電源端子と、前記コントローラ及び前記第２電源端子の間に配される二次ＤＣ／ＤＣ変換器と電流制限器とを備える。このようにして、商用供給の通常動作条件下では、コントローラは商用ネットワークから、過剰な電流ピーク無しで電力が与えられる。

好ましくは、コントローラは前記モジュールの突然の引き抜きを検出する機能を含み、前記機能は急な引き抜き動作を完全に行われる前に示すように他のピンよりも短いピンに接続されている。このようにしてコントローラは、突然の容量蓄積素子の引き抜き動作を非常に速い段階で検知し、動作が有効となる前に、結果としてこれらの容量蓄積素子からの電力が枯渇する前に管理することができる。これは、コンピュータに補償モジュールを差し込むのに用いられるピンの異なる長さによって可能となっている。

好ましくは、コントローラは、マイクロ停電が検出されるとすぐに、電力消費の低下のための１つ以上の要求を１つ以上のサーバに発生させる、前記マイクロ停電を検出する機能を含む。このようにして、マイクロ停電が検出されると、コントローラによって管理される電気コンポーネントの大半がその消費電力を素早く減少させて、例えば電気化学的型といった従来の電力源と比べて比較的制限されたままのエネルギー蓄積容量にかかわらず、容量蓄積素子が一定時間続くマイクロ停電に対応するのも可能とさせる。

好ましくは、補償モジュールは、前記１つ以上のサーバの動作中でも差し込み及び／又は引き抜き可能である。
好ましくは、サーバ又は前記サーバの少なくともいくつかは１つ以上のマイクロプロセッサ及び／又は１つ以上のメモリを備える。
好ましくは、前記ＲＡＭメモリはＤＲＡＭメモリであり、前記不揮発性メモリはフラッシュメモリである。
好ましくは、前記コンピュータは複数のマイクロプロセッサを備えるスーパーコンピュータである。

同一の商用電源に依存し、前記電力源におけるマイクロ停電に対処するのに同一のモジュールによって管理されるシステムがより複雑である及び／又はバックアップの必要のある繊細なデータを含めば含むほど、本発明に係る補償モジュールの利便性が大きくなり、特に比較的低下した複雑性及び電力消費量の観点で特に有効である。

本発明の好適な実施形態によれば、電源におけるマイクロ停電を補償するモジュールは、ＳＳＤ型ディスクにバックアップを行うことからなる解決策と比べて、プロセッサ及び入出力回路が電力を供給されておらず、メモリのみが電力を与えられている臨界動作中にシステムの電力消費を厳しく最小限に制限することを可能とする。容量蓄積素子の大きさ及び費用は結果として大きく減らされる。

本発明の好ましい実施形態によれば、電源におけるマイクロ停電を補償するモジュールは、リチウムイオン又は鉛型を例とする電気化学的電池におけるエネルギー蓄積を採用する解決策と比較して、例えば１４００Ｗ（１２Ｖでおよそ１２０ａｍｐｓに相当する）ピーク電力を、システムの寿命にわたって５００，０００回まで届け続けることができる。電気化学的電池の場合はその数値はおよそ１０００回のみに制限される。

本発明の好ましい実施形態によれば、マイクロ停電を補償するモジュールは、外部供給電圧よりも著しく高い電圧に容量蓄積素子のセットが充電される解決策と比較して、容量蓄積素子と外部電源電圧との充電電圧のレベルの間の電力変換器を用いて分配することを可能とする。これは、スイッチングモードで動作する１つの単一電源トランジスタに低下され得る、補償モジュールの主スイッチを実装するための費用及び嵩を低下させることができる。この単一トランジスタは結果として、シリコンの温度において、非常に低下した上昇のみでしか上昇しない。

本発明は、システムのサーバの動作中の際にも突然システムから引き抜くことが可能な、電源マイクロ停電を補償するモジュールを提供することができる。これは「ホットスワップ」または「ホットアンプラグ」とも呼ばれる。
本発明はまた、システムのサーバの動作中の際にも突然システムに差し戻すことが可能な、マイクロ停電を補償するモジュールを提供することができる。これは「ホットプラグ」とも呼ばれる。

図１は本発明の実施形態に係るマイクロ停電補償モジュールを用いるコンピュータのマザーボードの例を概略的に示すブロック図である。（実施例） 図２は本発明の一実施形態に係るマイクロ停電補償モジュールの例を概略的に示すブロック図である。（実施例） 図３は本発明の一実施形態に係るＤＣ／ＤＣ電圧変換器の例を概略的に示す回路図である。（実施例）

本発明のその他の特徴及び利点は、例示され、添付の図面を参照して記載される本発明の好ましい実施形態の以下の記載によって明らかになるであろう。

図１は、本発明の実施形態に係るマイクロ停電補償モジュールを用いるコンピュータのマザーボードのブロック図の例を概略的に示す。本明細書では、コンピュータ又はサーバを、同一種類の装置を網羅するために入れ替え可能に用いる。補償モジュールを含むコンピュータは、システム動作を変更することなく電力の短い停電とマイクロ停電との両方に対応すること、揮発性メモリデータを喪失することなくより長い停電又はマイクロ停電に対応すること、データ損失なして大多数の荷重点及び電源モジュールの単純な故障（多重故障と対比して）に対応すること、電源モジュールの「ホットスワップ」並びに補償モジュールの容量蓄積素子のモジュールによってメンテナンス対応することができる。

そのためには、コンピュータの回路機構、特に図２に詳細を示す補償モジュールの回路機構は、マイクロ停電の発生を検出してローカルエネルギー源に切り替え、長い停電又はマイクロ停電を検出して不揮発性メモリに揮発性データを保存して、電源モジュール又は容量蓄積素子の「ホットスワップ」を許容して保存されたデータを用いてシステムを再起動することができる。

図１では、マイクロ停電補償用モジュール１と、いくつかの電源モジュール２と、いくつかのメモリーカードと、オアリング変換器４と、交流を供給する商用ＡＣ供給商用電源に接続される外部電源５と、主電源レール９と、システム起動用の補助電源レール７と、変換器４の両側にそれぞれ配される部６及び８からなる二次電源レールが見受けられる。各レール６、７及び９はデカップリングコンデンサを介してグランドに接続される。

コンポーネント１〜４はさまざまな電気信号に接続されるさまざまなピンを有する。Ｐ１２ＶＳＢピンはシステムの起動を可能とする入力電力に対応し、その値は１２Ｖである。Ｐ５ＶＳＵＳピンはバックアップ動作中に制御回路をマザーボード上で管理する出力電力に対応し、その値は５Ｖである。この出力電力はホットプラグ可能な補償モジュール１においても用いられる。電圧Ｐ１２Ｖはマザーボードの主電源に相当し、その値は１２Ｖである。このレールは補償モジュール１のインターフェースでの入出力の両方で用いられる。電圧ＶＭＢＫはスタンバイ電力に相当し、データバックアップフェーズ中に用いられる二次電力とも呼ばれる。ＵＣＫＩＬＬ信号は補償モジュール１の「ホット」又は突然の引き抜き（ｓｕｒｐｒｉｓｅ ｕｎｐｌｕｇｇｉｎｇ）を検出する入力信号である。Ｉ２Ｃバス上のＰＭＢｕｓ信号は、コントローラがマザーボード上に載置されたメンテナンスマイクロプロセッサによって補償モジュール１を制御できるようにさせる。ＰＲＯＣＨＯＴ信号は、マイクロ停電中に、マザーボードプロセッサに対して低電力消費モードに切り替えるように求める出力信号である。

メモリーカード３はそれぞれ揮発性メモリ３２と不揮発性メモリ３３からなるデュアルメモリ３１それぞれ１つ以上含み、メモリ３２及び３３は両方ともコントローラ３４によって管理される。デュアルメモリ３１はＮＶＤＩＭＭ（「Ｎｏｎ−ｖｏｌａｔｉｌｅ Ｄｕａｌ ｉｎ Ｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ」を示す）型メモリである。ＮＶＤＩＭＭ型のデュアルメモリ３１は、バックアップ及びデータの復元を管理するために、例えば、揮発性ＤＲＡＭ技術メモリ３２と不揮発性フラッシュ技術におけるメモリ３３の組み合わせに、オンボードコントローラ３４を組み合わせてなる。多重の電源入力は各デュアルメモリ３１に電力を与える。これらの入力の少なくとも１つは、ローカルエネルギー源からである。デュアルメモリの数はマザーボード上でかなり多く、例えばサーバ毎に４８個となり得る。通常運転では、これらのデュアルメモリ３１によって消費される電力はサーバから放散される全電力の著しい割合に到達し得る。例えば、数値で示すと、４８個のデュアルメモリ３１は１４００Ｗのサーバで４８０Ｗ、つまり全放散電力の３４％を放散することができる。これに比べて、システムがスタンバイ電力で実行されるときは、デュアルメモリ３１による消費はもっと低く、例えば約２４０Ｗ、全放散電力の１７％に相当する量である。これらのデュアルメモリ３１の全ては８つのメモリライザーカードにグループ分けされ、それぞれが６つのデュアルメモリ３１に対応し、４ＧＢの容量を有して、通常実行では最大で１０Ｗ、バックアップでは５Ｗを消費し、それぞれ数１０ワットを放散する８つのドーターボードに連結される。

２つの電源モジュール２は１＋１冗長構成で構成される２つの１２Ｖ電源に対応し、電圧Ｐ１２ＶＳＢに相当する再起動のためのスタンバイ用の１２Ｖの補助出力を有する。

図１に示すコンピュータはまた、それぞれ１５０Ｗの放散電力を有するマイクロプロセッサ（図１に図示せず）用のスロットを２つ、及び、直列に配置される５つの２０００Ｆスーパーコンデンサに対応する補償モジュール１とを含む。動作中のコンピュータの全体的な電力消費量は結果的に約１４００Ｗである。

商用電源のいかなる単純な故障についても、これらのローカル電源が、不揮発性メモリにおけるシステム状態の保存を確実にする。したがって、図１に示すコンピュータはその動作への影響を最小限に抑えながら単純な停電に耐えることができる。また、必要に応じて、故障したモジュールの入れ替えを可能として、システムが劣化モードにあるときに２つ目の故障が発生するのを回避することもできる。この理由で、短い停電は電源の単純な故障として考慮される。

補償モジュール１は以下の２つの場合、つまり、第１に、商用電源における短い停電中でのコンピュータの動作を確実にし、第２にＡＣ商用電源における長い停電の場合に揮発性メモリのコンテンツを保護するときに、緊急用電源として作用する。補償モジュール１はその後、２つの標準的な電源モジュール２のバックアップとして作用する第３の電源モジュールとして作用する。これは、２つの電源モジュール２のインターフェースに、変換器４への入力であり、メモリサブシステムにバックアップ用の電圧を供給する二次電源レール８を加える。この分離は、不揮発性メモリ３３における揮発性メモリ３２のコンテンツのバックアップ動作の間でのマイクロプロセッサ、ディスク、及び入出力回路の電力供給の全切断を可能とする。

図２は、本発明の一実施形態に係るマイクロ停電補償モジュール盤のブロック図の例を概略的に示す。補償モジュール１は、コントローラ１０、電源スイッチ１１、容量蓄積素子１２、昇降圧型ＤＣ／ＤＣ変換器１３、第１昇圧段１４と第２降圧段１５とを有する主ＤＣ／ＤＣ変換器１６、降圧型ＤＣ／ＤＣ変換器１７、降圧型ＤＣ／ＤＣ変換器１８、出力が５Ｖ値の安定化電圧Ｐ５ＶＳＵＳを生成するデバイス１９、二次ＤＣ／ＤＣ変換器２０を形成する素子１７、１８、及び１９、並びに放電抵抗２１を含む。電源スイッチ１１は容量蓄積素子１２と主変換器１６の両方の、外部電源５に接続される電源の第１端子２２へのアクセスを制御する。変換器１７は電源７に第２電源端子２３を介して接続される。容量蓄積素子１２から放電抵抗２１を介してグランドに通る放出電流は、コントローラ１０によって制御されるトランジスタ２４によって制御される。容量蓄積素子１２は有利にスーパーコンデンサである。例えばオアリング型のデバイス１９は、補助電源スイッチの機能と電流制限器の機能との両方を組み込む。

補償モジュールの、マザーボードの他の機能とのインターフェースは、対応するピンに存在する以下の信号によって行われる。電源Ｐ１２Ｖは、商用ＡＣ供給源に接続されるＡＣ／ＤＣ変換器を備える電源モジュール２に接続される外部電源５に接続される。これらの２つの電源モジュール２は、好ましくは１＋１冗長構成にて動作してもよい。外部電源５のレベルは１２Ｖである。各電源モジュール２は、商用ＡＣ供給が存在するときにシステム起動を可能とする低い電源Ｐ１２ＶＳＢを与える。電源Ｐ１２ＶＳＢもまた、１２Ｖの値を有する。補償モジュール１によって与えられるバックアップ電源ＶＭＢＫは、図１に記載される変換器４に接続される。ＵＣＫＩＬＬ信号は、他よりも短いピンでマザーボードのグランド（「グランド」を示してＧＮＤ）に接続される。Ｐ５ＶＳＵＳ電源及びＰＲＯＣＨＯＴ並びにＰＭＢｕｓ信号は、簡単化のために図２に示されていないマザーボード電力管理特徴に接続される。

補償モジュール１では、二次低電力変換器１７が補助電源Ｐ１２ＶＳＢの上昇と共に自動的に起動し、コントローラ１０に第１の補助電圧Ｐ５ＶＳＵＳを与える。主変換器１６の昇圧段１４は２１Ｖ値の値を有する電源Ｐ２１Ｖを生成し、これは主変換器１６の降圧段１５及び電源スイッチ回路１１のゲートの制御回路に用いられる。コントローラ１０は主変換器１６の降圧段１５を、グランドとＶＣＡＰ電力レールとの間に接続される蓄積素子１２の充電を確実にするために開始させる。電源スイッチ１１、変換器１３、及び放電抵抗２１もまた、このＶＣＡＰ電力レールに接続される。コントローラ１０は、Ｐ１２Ｖ、ＶＢＡＴ、及びＶＭＢＫなどの全てのローカル電圧を扱うことができる。

コントローラ１０は、ＣＰＬＤ（「複合プログラム可能理論デバイス」）型回路、ＦＰＧＡ（「フィールドプログラマブルゲートアレイ」）、ＤＳＰ（「デジタル信号プロセッサ」）型のマイクロコントローラ又はその組み合わせの形態を取ることができる。その役割はさまざまな動作のフェーズ、具体的には、システムの電源投入、商用ＡＣ供給源におけるマイクロ停電の検出、不揮発性メモリにデータを保存して又はしないでのＡＣ電源故障の検出、補償モジュール１の「ホット」スワップ、において容量蓄積素子１２の充放電動作を連続させることである。

電源投入中に、変換器１７はコントローラ１０を起動させる。電源スイッチ１１はコントローラ１０からのＵＣＸ信号によってオフ状態に保たれる。コントローラ１０は変換器主１６の降圧段１５を、ＵＣＣ信号を介して起動させる。主変換器１６の降圧段１５は容量蓄積素子１２を定常電流にて公称電圧まで充電して、フロートモードに切り替わる。ＶＣＡＰ電力レールが第１の所定閾値に到達すると、変換器１８が起動されて、コントローラ１０に供給する５Ｖの値の電圧Ｐ５ＶＳＵＳを出力するオアリング型のデバイス１９のトランジスタによって変換器１７を支援する。ＶＣＡＰ電力レールが第２の所定閾値に到達すると、コントローラ１０からのＵＣＷ信号によって変換器１３が起動され、図１に示すコンピュータのマザーボードにバックアップ電圧ＶＭＢＫを与える。この電源投入中に、容量蓄積素子１２は電源スイッチ１１によって主電源レールＰ１２Ｖから分離される。したがって、図１に示す電源モジュール２の出力を短絡させない。これらが不在であると、補償モジュール１の「ホット」接続はこれらの２つの電源モジュールがトリップすることになる。

マイクロ停電を検出すると、コントローラ１０は主電源レールＰ１２Ｖ供給における電圧レベルの低下を閾値コンパレータによって検出し、スイッチ電源１１の閉鎖によって数マイクロ秒以内に反応する。容量蓄積素子１２及び電源スイッチ１１の内部抵抗は、主電源レールＰ１２Ｖが第１の閾値ＶＴ１だけで安定化するように判定される。通常は数ｍｓである所定の期間Ｔ１の間、容量蓄積素子１２はコンピュータのマザーボードにその定格出力を与える。期間Ｔ１を越えると、コントローラ１０は信号ＰＲＯＣＨＯＴを発生させて、マザーボードのマイクロプロセッサに低電力モードに切り替わるように要求する。マイクロプロセッサが現時点で存在するために、電力低下は定格電力に比べて８０％に到達することができる。この充電低下に対する反応時間Ｔ２は１ｍｓ未満である。マイクロ停電が終了すると、電源モジュール２は再度起動され、普通にマザーボードに電力を与えることができるようになるため、Ｐ１２Ｖ供給電圧は公称値に戻る。マイクロ停電後の数秒で、主変換器１６の降圧部１５は蓄積容量素子１２をそれらの公称電圧に再充電する。充電時間はマイクロ停電の実際の期間と比例する。

不揮発性メモリにデータのバックアップを有する状態でＡＣ商用電源からの外部電源における中断を検出すると、コントローラ１０は主電源レールＰ１２Ｖにおける電圧レベルの低下を閾値コンパレータによって検出し、電源スイッチ１１を閉鎖することで数マイクロ秒以内に反応する。容量蓄積素子１２及び電源スイッチ１１の内部抵抗は、主電源レールＰ１２Ｖがちょうど第１の閾値ＶＴ１のレベルで安定化するように判定される。通常は数ｍｓである所定の期間Ｔ１について、容量素子１２はマザーボード定格出力に収容力を与える。Ｔ１を越えると、コントローラ１０は信号ＰＲＯＣＨＯＴを発生させて、マザーボードのマイクロプロセッサに低電力モードに切り替わるように要求する。マイクロプロセッサが現時点で存在するために、電力低下は定格電力に比べて８０％に到達することができる。この充電低下に対する反応時間Ｔ２は１ｍｓ未満である。Ｔ１＋Ｔ２を過ぎた設定時間Ｔ３について、コントローラ１０は電圧Ｐ１２Ｖの低下がマイクロ停電によるものだと仮定し、待機する。待機している間、Ｔ１＋Ｔ２＋Ｔ３の終わりで信号Ｐ１２Ｖの電圧が第１の閾値ＶＴ１よりも高く上昇していなければ、コントローラ１０は不揮発性メモリにデータをバックアップするフェーズに移る。この時点で、コントローラは電源スイッチ１１をあけるが、これは電圧Ｐ１２Ｖが第１の閾値ＶＴ１よりも電圧を低下させる効果を有する。容量蓄積素子１２は主電源レール供給Ｐ１２Ｖから結果的に別離され、残されたエネルギーは不揮発性メモリにデータを保存する間にバックアップレールＶＭＢＫを供給するのに用いられる。Ｔ１＋Ｔ２＋Ｔ３を越えて、時間Ｔ４の間で、変換器１３はＶＭＢＫバックアップレール上に１２Ｖの調整電圧を生成する。変換器１３の具体的なトポロジーは、電源レールＶＣＡＰの電圧がバックアップレールＶＭＢＫの電圧値よりも低いとき、及びそのＶＣＡＰ電源レールの電圧値がＶＭＢＫバックアップレールの電圧値よりも高いときの両方の場合で、出力電圧の安定性を確実にする。よって、ＶＣＡＰ電源レールの電圧の値が期間Ｔ１＋Ｔ２＋Ｔ３の終わりで第１の閾値ＶＴ１未満に低下していない低荷重の場合でもシステムは作動する。

補償モジュール１は、「ホット」スワップの動作中の電圧を妨害しないために、主電源レールＰ１２Ｖにいわゆるバルク容量を有さない。その一方でマザーボード回路機構は、バックアップレールＶＭＢＫが変換器１３の正しい動作に必要な出力容量を含むことができるように設計される。実際に、バックアップレール（図１でのみ見られる）の２つの部ＶＭＢＫ及びＶＢＡＴの間に載置されるオアリング型の変換器４のダイオードは、「ホット」プラグ中のマザーボードの主電源レールＰ１２Ｖからの突入電流を全て妨げる。

まとめると、図１に示す補償モジュールは２つの機能、すなわちマイクロ停電中の電力補償及びＡＣ電源故障に続くデータのバックアップ中のデュアルメモリへのバックアップ電力の供給を、比較的単純なまま、したがって比較的安価のままの構造及びシステムの複雑性に有する。

補償モジュール１は電源故障フェーズ中の臨界回路、すなわち全ての不揮発性メモリについての電力損失の影響を制限する回路について、マザーボードに持続した電圧を提供することができる。これはシステムの信頼性を向上させる。容量蓄積素子１２、特にスーパーコンデンサは、いくつかのその他の種類の無停電電源システムよりも良いエネルギー効率を有する。これはその結果として、全体のシステム電力消費量を減少させる。

補償モジュール１は特に、ホットスワップ可能、すなわちシステムを止めなくてもよいという便利な特徴を有する。実際に、補償モジュール１の突然の「ホット」取り外し中に、コントローラ１０は容量素子１２における残留エネルギーによって自己動力供給される。この一時的な自己動力供給は、メンテナンスオペレータに放電が完全でないことを明確に示すことで、放電抵抗２１を通して放電サイクルのより良い管理を可能とする。ＬＥＤなどの適切なインジケータは残るエネルギーの危険性を示して、メンテナンスオペレータに、補償モジュール内でメンテナンス作業を行うのにちょうど良いときまでその前に待機させることを可能とする。これによって、システムの電気安全性を向上させる。

図３は、本発明の一実施形態に係るＤＣ／ＤＣ変換器の例を概略的に示す。電気図は全て自己説明的でり、コンポーネント参照資料及び全ての数値を含むため、より詳細な記載はなされない。この回路は、１２Ｖ電圧ＶＭＢＫが存在する第２次電源レール８に供給する変換器１３内に使用可能な内部回路機構の例を表す。

次にいくつかの可能性のある筋書きについて議論する。これらの筋書きはコンピュータの好ましい例、及び好ましい数値で説明される補正モジュールを用いる。これらの筋書きは電力消費の点で定量的な結果を与え、電気エネルギー蓄積を留保する。これらの筋書きでは、容量蓄積素子はスーパーコンデンサであり、そのように呼ばれる。

第１の通常動作の筋書きでは、完全なユニットは通常に動作しているときに８６０Ｗ放散し、約８０％である変換器の効率性と約２００Ｗの冷却装置の消費量を踏まえて、１３００Ｗを消費するサーバに至る。エネルギー余力は、直列での５つの２０００Ｆセルまたは４００Ｆの等価セルからなる、１２．５Ｖに充電されたスーパーコンデンサのセットからなる。切換スイッチとスーパーコンデンサ１２の寄生抵抗を無視すれば、蓄積エネルギーの使用可能値は１／２＊Ｃ＊Ｖ２＝３１２５０Ｊに等しい。電源レールＶＣＡＰ及び電源レール、つまりは主電源レール及び１２Ｖレール並びに電圧ＶＢＡＴを運ぶバックアップレールの間に配されるＤＣ／ＤＣ変換器は、７０％の平均効率性を有するように考えられ、この値はスーパーコンデンサ１２自体の内部抵抗によって制限される。結果的に、４ｍｓの期間中における１３００Ｗの消費によって、１３００＊０．００４／０．７〜７．５Ｊに等しい蓄積エネルギーが減少する。

次に、２つの電源モジュール２である、ＡＣ１及びＡＣ２のＡＣ入力に同時に影響を与える、２５０ｍｓの期間に等しいマイクロ停電を検出する第２の筋書きに移る。片方のみが影響を受ける場合はささいである。なぜなら、２つの電源モジュール２は１＋１冗長構成を採用し、その特定の場合、１つがもう片方の代わりになるからである。最大１０ｍｓ期間の半波の後に、ＡＣ＿ＦＡＩＬ信号が電源モジュール２から補償モジュール１のコントローラ１０に送られる。コントローラ１０はマイクロプロセッサにＬＰＲＱ（低電力要求）信号を発生させ、ＢｒｉｃｋｌａｎｄプラットフォームのＩｎｔｅｌ Ｘｅｏｎソケットの場合は双方向ピンＰＲＯＣＨＯＴ＃にて受けることができる。この信号がプラットフォームによって作動されると、マイクロプロセッサは１ｍｓ未満で消費量を第１の電力レベル「Ｐｔｈｒｏｔｔｌｅ」に、そして４ｍｓ未満でＢＩＯＳ設定によって設定可能な第２の電力レベル「ＰＬ２」に低下させる。このピンは「Ｆａｓｔ ＰＲＯＣＨＯＴ＃」モードで有利に設定することができ、それにより消費に関する第１の反応を１００μｓ未満で提供することができる。

この第２の筋書きでは、スーパーコンデンサ１２のエネルギー消費量は、レベル「ＰＬ２」の設定によって、及びプラットフォームの残留消費量によって、その入出力及びそのメモリを介して判定される。分析されるシステムの消費量は、この状態では「ＰＬ２」であり、約２５０Ｗである。マイクロプロセッサのクロック周波数はその最低値に設定可能であり、結果としてメモリ入出力活動もまた最低限まで減少する。冷却ファンは任意にコントローラ１０によって瞬間的に止められてもよく、ヒートシンクの熱慣性が電気回路のオーバーヒートの危険性なくこのような動作を可能とする。２８８００Ｊの余分からのエネルギー消費はこの場合でもまだとても低い。事実上、蓄積エネルギーの０．３％未満に相当する８７．８＋７．５＝９５．３Ｊの量に合計する。スーパーコンデンサ１２の全部にわたる最終電圧はほとんど変わらない。

次に、２５０から８００ｍｓの間の期間のマイクロ停電を検出する第３の筋書きを検討する。このシステムは、２５０ｍｓを越えた後に、８００ｍｓの期間が切れる前に商用電源が戻ってきた場合にすぐに動作を再始動させる能力を保ちながらも、デュアルメモリ３１内で揮発性メモリ３２のバックアップを不揮発性メモリ３３に作動させるように判断する。オペレーティングシステム（ＯＳ）は止められ、全てのキャッシュは書き出される、つまりは画像化される、すなわちＤＲＡＭ（ダイナミックランダムアクセスメモリ）メモリに素早く変換される。この動作は非常に簡単であり、典型的には１ｍｓ未満である。この時点以降、メモリは不揮発性メモリに画像をコピーするために２４０Ｗの値でエネルギーを消費するのみである。書き込み速度はデュアルメモリ３１それぞれにおいて３０ｓ毎に４ＧＢであり、８００ｍｓでは画像のほんの一部のみがコピーされる。３１２５０Ｊの余分からのエネルギー消費量は７．５＋８７．８＋１８８．５＝２８４Ｊ、すなわち蓄積エネルギーの１％未満に合計する。全てのスーパーコンデンサ１２にわたる最終電圧は１２．４４Ｖと等しい。

次に、８００ｍｓより長い停電期間の検出に関与する第４の筋書きを検討する。８００ｍｓの期間を越えると、管理しているコントローラはシステムの制御をなくし、デュアルメモリ３１はデータのバックアップを独立モードで終了させる。商用電源がこのバックアップの終了前に復旧した場合、それでもなおバックアップが、メモリ画像一貫性の理由でコントローラによる制御が戻ることよりも優先され、制御をコントローラに戻すのは不揮発性メモリへの書込みが終了するまで待機する必要がある。この場合、冷却ファンは、エネルギー余分から不必要な電力を消費するのを回避するべくコントローラ１０によって止められるべきである。デュアルメモリ３１それぞれにおいて３０ｓ毎に４ＧＢの書込み速度を維持して、４８個のデュアルメモリ３１が並列して動作するためにバックアップ動作の期間が３０ｓとほとんど等しい状態であるとして、３１２５０Ｊの余分から消費される電力は、従って、蓄積エネルギーの約２５％に相当する７．５＋８７．８＋１８８．５＋７２００Ｊ＝７４８４Ｊとなる。スーパーコンデンサ１２全てにわたる最終電圧は１０．９Ｖと等しくなる。これはより高い容量のデュアルメモリ３１に対応できるだけの余裕をまだ残す。

次に、補償モジュール１のホットスワップに関与する第５の筋書きを検討する。引き抜き可能な補償モジュール１は、管理コントローラの介入なくメンテナンスオペレータによって外される。このモードは時々、サプライズアンプラグ（ｓｕｒｐｒｉｓｅ ｕｎｐｌｕｇｇｉｎｇ）又はサプライズホットリムーブ（ｓｕｒｐｒｉｓｅ ｈｏｔ ｒｅｍｏｖｅ）と呼ばれる。それでもなお、バックアップデータ損失を回避するべく、オペレータに可視の、例えばＬＥＤ型の視覚インジケータが、実行されているいかなるバックアップ動作をも示す。オペレータはこの「突然」の取り外しを行う前に、ランプが消えるまで待たなければならない。視覚指示が消えた状態で、モジュールがそのコネクタから最大で１ｍｍ距離を置かれた直後に、カードケージから短いピンが切断されて、オンボードコントローラ１０に補償モジュール１がシステムから切断されたことを示す。コントローラ１０がスーパーコンデンサ１２のセットから自己動力化されているため、コントローラ１０は電源スイッチ１１を強制的に開かせて主１２Ｖ電源レール９からの電源端子を分離することによる望ましくない影響を避ける。さらに、コントローラ１０は、メンテナンスオペレータにいかなる危険をも負わせることなく、補償モジュール１に修復動作が行われ得るようにエネルギー放出の動作を自動的に実行することができる。電源スイッチ１１は、残留電圧が電源レールＶＣＡＰ上で非常に低い値よりも高くあり続ける限りは、開いたままとなる。結果的に充電されていない新しいモジュールが差し込まれると、コントローラ１０は１２Ｖ電源入力からの電力をもっていき、スーパーコンデンサ１２のセットに制御された電流条件下で充電されることを可能とする。例えば電源モジュール２の最大電流の３％であるこの電流制限によって、出力電流を扱うのに電源モジュール２を過度に大きくする必要なく、補償モジュール１の再充電が可能となる。

明らかに、本発明は記載及び図示される例並びに実施形態に限定されず、当業者によってアクセス可能な数々の変更がなされてもよい。

Claims (18)

1. 少なくとも１つのサーバにおけるマイクロ停電を補償するモジュールであって、前記停電を補償するために以後放出され得る電気エネルギー用の容量蓄積素子（１２）を少なくとも１つ備え、前記容量蓄積素子（１２）の充電及び／又は放電をして、十分に前記容量蓄積素子（１２）の充電及び／放電電流を制限して前記サーバの動作中でも前記モジュールが差し込まれる及び／又は引き抜かれることを可能とするコントローラ（１０）をさらに備えることを特徴とする、マイクロ停電を補償するモジュール。
2. 前記コントローラ（１０）を前記容量蓄積素子（１２）に接続し、前記サーバの動作中に前記モジュールを引き抜くことで前記コントローラ（１０）が前記容量蓄積素子（１２）によって動力が与えられるように状態が変わる補助電源スイッチ（１９）をさらに含むことを特徴とする、請求項１に記載のマイクロ停電を補償するモジュール。
3. 放電抵抗（２１）を前記容量蓄積素子（１２）に接続し、前記サーバの動作中に前記モジュールが引き抜かれる間に前記コントローラ（１０）によって駆動される放電スイッチ（２４）をさらに備えることを特徴とする、請求項１又は２に記載のマイクロ停電を補償するモジュール。
4. いくつかの容量蓄積素子（１２）を備える、及び／又は１つ以上のサーバの電源レール（５）にて発生するマイクロ停電を補償することを特徴とする、請求項１〜３のいずれか１項に記載のマイクロ停電を補償するモジュール。
5. 前記少なくとも１つの容量蓄積素子（１２）は、マイクロ停電中及び１つ以上の揮発性メモリのコンテンツを１つ以上の不揮発性メモリにバックアップするときにバックアップ電力を与えるように構成されることを特徴とする、請求項１〜４のいずれか１項に記載のマイクロ停電を補償するモジュール。
6. 前記１つ以上の容量蓄積素子（１２）は１つ以上のスーパーコンデンサを備えることを特徴とする、請求項１〜５のいずれか１項に記載のマイクロ停電を補償するモジュール。
7. 外部電源（５）と接続されるように適合される第１電源端子（２２）であって前記容量蓄積素子（１２）を前記第１電源端子（２２）から充電して前記第１電源端子（２２）に放電するように前記容量蓄積素子（１２）に接続される第１電源端子（２２）と、前記外部電源（５）と接続されるように適合されて前記コントローラ（１０）に電力を供給するように前記コントローラ（１０）に接続される第２電源端子（２３）とを備えることを特徴とする、請求項１〜６のいずれか１項に記載のマイクロ停電を補償するモジュール。
8. 前記第１電源端子（２２）に接続されてその値が５００ナノファラドを超える、波形ひずみを引き起こすことが可能な静電容量を含まないことを特徴とする、請求項７に記載のマイクロ停電を補償するモジュール。
9. 外部電源（５）に接続されるように適合される第１電源端子（２２）と、前記容量蓄積素子（１２）及び前記第１電源端子（２２）の間に配されて前記サーバの動作中に前記モジュールが差し込まれることで起動される内蔵電流制限器を備える主ＤＣ／ＤＣ変換器（１６）とを備えることを特徴とする、請求項１〜８のいずれか１項に記載のマイクロ停電を補償するモジュール。
10. 外部電源（５）に接続されるように適合される第２電源端子（２３）と、前記コントローラ（１０）及び前記第２電源端子（２３）の間に配される二次ＤＣ／ＤＣ変換器（２０）と電流制限器（１９）とを備えることを特徴とする、請求項１〜９のいずれか１項に記載のマイクロ停電を補償するモジュール。
11. 前記コントローラ（１０）は、前記モジュールの突然の引き抜きを検出する機能を含み、前記機能は急な引き抜き動作を完全に行われる前に示すように他のピンよりも短いピンに接続されていることを特徴とする、請求項１〜１０のいずれか１項に記載のマイクロ停電を補償するモジュール。
12. 前記コントローラ（１０）は、マイクロ停電が検出されるとすぐに、電力消費の低下のための１つ以上の要求を１つ以上のサーバに発生させる、前記マイクロ停電を検出する機能を含むことを特徴とする、請求項１〜１１のいずれか１項に記載のマイクロ停電を補償するモジュール。
13. １つ以上のサーバについてマイクロ停電を補償するモジュールであって、前記１つ以上のサーバの動作中であっても差し込み及び／引き抜き可能であることを特徴とする、マイクロ停電を補償するモジュール。
14. 前記サーバ又は前記サーバの少なくともいくつかは、それぞれ１つ以上のマイクロプロセッサ及び／又は１つ以上のメモリを備えることを特徴とする、請求項１〜１３のいずれか１項に記載のマイクロ停電を補償するモジュール。
15. −１つ以上のマイクロプロセッサと、
    −ＲＡＭメモリ（３２）と、不揮発性メモリ（３３）と、不揮発性メモリ（３３）に前記ＲＡＭメモリ（３２）のコンテンツを保存して前記不揮発性メモリ（３３）のコンテンツを用いて前記ＲＡＭメモリ（３２）を再構成するように適合されるコントローラ（３４）とをそれぞれ備えるいくつかのデュアルメモリ（３１）と、
    −前記コンピュータの動作中に、マイクロ停電が起きていない中で前記マイクロプロセッサと前記デュアルメモリ（３１）に動力を与え、外部電源（５）に接続されるように適合される主電源レール（９）と、
    −前記コンピュータの動作中に、少なくともマイクロ停電の所定期間を越えた時に前記デュアルメモリ（３１）に動力を与え、前記マイクロプロセッサには動力を与えない二次電源レール（６、８）と、
    −電気エネルギー用の容量蓄積素子（１２）を備え、マイクロ停電の発生時に前記主電源レール（９）に電気エネルギーを、前記マイクロ停電の所定期間中のみに供給するように適合され、マイクロ停電中に、マイクロ停電の前記所定期間を越えてから電気エネルギーを前記二次電源レール（６、８）にも供給するように適合される、マイクロ停電を補償するモジュール（１）とを備えることを特徴とする、コンピュータ。
16. 前記マイクロ停電を補償するモジュール（１）は、請求項１〜１４のいずれか１項に係るマイクロ停電を補償するモジュール（１）であることを特徴とする、請求項１５に記載のコンピュータ。
17. 前記ＲＡＭメモリ（３２）はＤＲＡＭであり、前記不揮発性メモリ（３３）はフラッシュメモリであることを特徴とする、請求項１５又は１６に記載のコンピュータ。
18. 前記コンピュータは複数のマイクロプロセッサを備えるスーパーコンピュータであることを特徴とする、請求項１５〜１７のいずれか１項に記載のコンピュータ。
    

Images