JP2016011862A - 半導体試験装置 - Google Patents

半導体試験装置 Download PDF

Info

Publication number
JP2016011862A
JP2016011862A JP2014132553A JP2014132553A JP2016011862A JP 2016011862 A JP2016011862 A JP 2016011862A JP 2014132553 A JP2014132553 A JP 2014132553A JP 2014132553 A JP2014132553 A JP 2014132553A JP 2016011862 A JP2016011862 A JP 2016011862A
Authority
JP
Japan
Prior art keywords
semiconductor device
pressure
electrode
plate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014132553A
Other languages
English (en)
Other versions
JP6289287B2 (ja
Inventor
中尾 之泰
Yukiyasu Nakao
之泰 中尾
茂久 山本
Shigehisa Yamamoto
茂久 山本
泰己 山本
Yasuki Yamamoto
泰己 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014132553A priority Critical patent/JP6289287B2/ja
Publication of JP2016011862A publication Critical patent/JP2016011862A/ja
Application granted granted Critical
Publication of JP6289287B2 publication Critical patent/JP6289287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】試験時に半導体デバイスに悪影響を与えることなく、比較的大きな直流電流を通電でき、通電後の半導体デバイスの電極に生じる傷を低減できる半導体試験装置を得る。
【解決手段】半導体デバイス1は裏面が冷却板2の表面に接する態様で冷却板2の表面上に載置され、半導体デバイス1の表面上に複数の金属箔の積層によりなる積層金属箔20が設けられる。加圧用シャフト4、加圧板保持板10等の加圧機構による加圧処理の実行時に、加圧板3の裏面である加圧面が積層金属箔20を介して半導体デバイス1を表面から押圧し、通電部8より冷却板2,加圧板3間に直流電流が供給される。
【選択図】図1

Description

この発明は、チップ状の半導体デバイスの半導体試験装置に関するものであり、特に半導体デバイスとしてパワー半導体デバイスに直流の大電流を通電する通電評価装置に関する。
半導体デバイスの評価は、計測器に接続されたステージとプローブ針を用い、ステージ上にのせたチップ状の半導体デバイスの表面電極(上面電極)にプローブ針を接触させて行うのが一般的である。
近年、パワー半導体デバイスの大容量化が進んでおり、試験時の通電電流値が大きくなってきている。しかしながら、前述のような評価方法では、プローブ針の大きさや配置可能なピッチにより、半導体デバイスの表面電極に落とせるプローブ数が制限されるため、プローブ針−半導体デバイス間の抵抗を低減できず、通電可能な電流値が制限されるといった第1の問題点がある。
また、ステージ−半導体デバイス間の接触は通常吸着により行われるが、半導体デバイスに反りがあると適切な吸着が行えず、ステージ−半導体デバイス間が上手く接触しないため、通電時に発生する多量の熱をステージへ逃がせず、半導体デバイスが破損等により動作不良となる第2の問題点があった。
また、ステージ−半導体デバイス間の接触を強化するため、プローブ針による半導体デバイスに対する荷重を大きくすると、プローブ針が接触する半導体デバイスの領域が機械的に破壊されるといった第3の問題点があった。
上記第1の問題点に対処するために、特許文献1では、プローブ針の変わりに複数の可動自在な分割電極からなる接触子を電極面に接触させる方法を提案している。
また、特許文献2ではプローブ針の変わりに、電極材に空隙を持たせることによってやわらかくした材料を平坦な面を有する外形に形成した接触子を電極面に接触させる方法を提案している。
また、特許文献3では、圧接型半導体装置において、接触電気抵抗や熱抵抗を低減するために、半導体素子と電極部材の間に金属箔とその隙間に粉末金属を挟み込む方法が開示されている。
特開平10−96746号公報 特開2006−337247号公報 特許第4085536号公報
しかしながら、特許文献1で開示された方法では、分割電極のエッジ部分が半導体デバイスの表面電極に押し当てられるため、上記第3の問題点は解消することはできない。
また、特許文献2で開示された方法では、接触子が空隙を有するため、バルクの電極材と比較すると比抵抗が大きくなること、また、電極面に接触する面積が小さくなることから、バルクの電極材と比較すると上記第1の問題点による電流値の制約を大きく受けることになる。
さらに、特許文献3で開示された方法は、半導体デバイスの電極表面に傷をつけるだけでなく、粉末金属が半導体デバイスの電極内に入り込み、さらに荷重が大きくなると半導体デバイスを破壊するといった問題があるため、通電試験装置を適用することはできない。
このように、特許文献1〜特許文献3で開示された方法を用いても、上記第1〜第3の問題点を全て解決することはできていない。
本発明は、上記第1〜第3の問題点を解決するためになされたものであり、試験時に半導体デバイスに悪影響を与えることなく、比較的大きな直流電流を通電でき、通電後の半導体デバイスの電極に生じる傷を低減できる半導体試験装置を得ることを目的とする。
この発明に係る請求項1記載の半導体試験装置は、一方主面及び他方主面上に一方電極及び他方電極を有する半導体デバイスにおける一方電極,他方電極間に電流を流して前記半導体デバイスを試験する半導体試験装置であって、前記半導体デバイスの他方電極に電気的に接続しつつ前記半導体デバイスを載置し、導電性及び冷却機能を有する冷却板と、前記半導体デバイスの一方電極上に設けられた複数の金属箔と、前記半導体デバイスの一方主面の上方に配置され、一方主面と対向する加圧面を有し、導電性を具備する加圧部と、動作時において、前記半導体デバイスの一方主面に向かう第1の方向に前記加圧部を加圧する加圧処理を実行する加圧機構と、前記冷却板と前記加圧部との間に直流電流を流す電流供給部とを備え、前記加圧処理の実行時に、前記加圧部の加圧面は、前記複数の金属箔を介して前記半導体デバイスの一方電極と電気的に接続され、かつ、一方主面側から前記半導体デバイスを押圧することを特徴とする。
請求項1記載の本願発明である半導体試験装置における加圧部の加圧面は、加圧処理の実行時に、一方主面側から半導体デバイスを押圧する。この際、複数の金属箔を挟み込むことによって金属箔間の横滑りが可能となり、加圧処理時における半導体デバイスの一方電極の表面に生じる傷を低減することができる効果を奏する。
また、半導体デバイスの一方主面と対向する加圧面が複数の金属箔を介して半導体デバイスの一方電極と電気的に接続されるため、冷却板及び加圧部を介して半導体デバイス1における一方電極,他方電極間の間に比較的大きな直流電流を流すことができる。
さらに、半導体デバイスの一方主面と対向する加圧面により、一方主面側から半導体デバイスを押圧するため、半導体デバイスに反りを生じさせることなく冷却板と半導体デバイスの他方主面とを密着性良く接触させることにより、冷却板による冷却効果を高めることができる。この際、半導体デバイスに悪影響を与えることもない。
この発明の実施の形態1である通電評価装置の構成を示す説明図である。 実施の形態1の変形例である通電評価装置の構成を示す説明図である。 この発明の実施の形態2である通電評価装置の構成を示す説明図である。 半導体デバイスの平面構造の第1の態様を示す平面図である。 半導体デバイスの平面構造の第2の態様を示す平面図である。 半導体デバイスの平面構造の第3の態様を示す平面図である。 加圧処理時における加圧用テラス構造の加圧面と表面電極との接触面の状態を模式的に示す説明図である。 加圧用テラス構造の高さと表面電極に接する加圧面との関係を示すグラフである。 加圧用テラス構造の断面形状を模式的に示す断面図である。 半導体デバイスの加圧状態を模式的に示す説明図である。 半導体デバイスの加圧状態を模式的に示す説明図である。 加圧用テラス構造の変形構造(第1の態様)を模式的に示す説明図である。 加圧用テラス構造の変形構造(第2の態様)を模式的に示す説明図である。 第1の態様の加圧板テラス構造を用いた場合の効果を示す説明図である。 第2の態様の加圧板テラス構造を用いた場合の効果を示す説明図である。 この発明の実施の形態3である通電評価装置の構成を示す説明図である。 半導体デバイスの平面構造を模式的に示す説明図である。 実施の形態3の通電評価装置の変形例の構成を示す説明図である。 通電後の半導体デバイスの裏面電極について、Niピーク強度の比較を行った結果を示す説明図である。 この発明の実施の形態4である通電評価装置の構成を示す説明図である。 図20で示した加圧ピンの構造を示す説明図である。
<実施の形態1>
図1はこの発明の実施の形態1である通電評価装置の構成を示す説明図である。同図に示すように、半導体試験装置である通電評価装置101は、冷却板2、加圧板3、加圧用シャフト4、通電部8、加圧板保持板10、シャフト11、位置決め板13及び積層金属箔20から構成される。
半導体デバイス1は評価(試験)の対象物であり、少なくとも表面(一方主面)及び裏面(他方主面)に表面電極(一方電極)及び裏面電極(他方電極)を有している。半導体デバイス1として、例えば、炭化珪素を用いたショットキーバリアダイオードやMOSFETなどが考えられる。このような半導体デバイス1に対し、通電部8から加圧板3及び冷却板2を介して、半導体デバイス1の表面電極,裏面電極間に直流電流を流して、半導体デバイス1の電気的特性を評価するのが通電評価装置101である。
冷却板2は、半導体デバイス1の裏面電極側に設けられ、その表面が半導体デバイス1の裏面(裏面電極を含む)に接する態様で半導体デバイス1を載置するとともに、通電部8の電極端子P2(電源の正極または負極の一方の電極が接続される端子)に接続されている。そして、冷却板2は、通電部8による通電時に裏面電極から半導体デバイス1の冷却を行う冷却機能を有している。
冷却板2の材質は銅やアルミニウムなどの金属やカーボンなど熱伝導率の高く、導電性を有する物質であればよい。また、冷却板2の内部に水路を設け、チラーなどによって冷却水などの媒体を流して、熱交換が行えるようにしても良く、あるいは半導体デバイス1の裏面と接する表面(図中上側の面)と反対側の裏面(図中下側の面)に、スリット状の構造など空気と効率よく熱交換する構造を設け、ファンなどによって空気等を流して、熱交換を行えるようにしても良い。
ただし、どのような構造にするかは、通電部8による通電による発熱量によって、選択する必要があり、概ね、発熱量100W以下の場合は空冷を、それを超える場合は水冷を選択すればよい。半導体デバイス1の裏面と接する冷却板2の表面は、チップ状の半導体デバイス1との接触を均一に行うべく、研磨を行い、表面粗さRaが5μm以下になるように、特に、2μm以下にすることが望ましい。
図1に示すように、冷却板2の表面上に中央に開口部を有する位置決め板13が設けられる。位置決め板13は半導体デバイス1を冷却板2の表面上の適切な位置に設置できるように開口部を有している。
したがって、半導体デバイス1は通電評価時に位置決め板13の開口部内に位置決めされた状態で、冷却板2の表面上に載置することができる。この半導体デバイス1の表面上に複数の金属箔の積層によりなる積層金属箔20が設けられる。
また、シャフト11は位置決め板13の貫通口を貫通して冷却板2の表面上に立設されている。シャフト11は少なくとも4本で構成されている。図1において、図示された2本のシャフト11以外のシャフトは紙面垂直方向(紙面を突き抜ける方向)の位置に隠れているため、図示を省略している(他の図面(図2,図3、図16,図18,図20)も同様に省略している)。以下、説明の都合上、4本のシャフト11が冷却板2の表面上において位置決め板13の4つの貫通口を貫通して、平面視矩形状の4頂点上に設けられているものとする。
加圧板保持板10は平面視矩形状を呈しており、4隅の貫通口が4本のシャフト11を貫通することにより、4本のシャフト11に対して上下動可能に取り付けられる。なお、加圧板保持板10の上下動は加圧用シャフト4の上下動によって実現され、加圧用シャフト4は油圧ジャッキ等により一定圧力で加圧できるように設けられる。
また、加圧板保持板10は冷却板2と加圧板3とを電気的に絶縁するために、PEEK(ポリエーテルエーテルケトン,polyetheretherketone)材やポリイミド材、テフロン(登録商標)材、アルミナに代表されるセラミックなどの絶縁体で全部ないし一部が構成されている。
上述したように、加圧板保持板10は容易に上下動できるように調整されており、加圧用シャフト4を介して一定圧力で冷却板2上の半導体デバイス1に対し加圧板3を押し当てることができる。
この加圧板保持板10の裏面に、導電性及び冷却機能を有し加圧部となる加圧板3の表面が固定され、加圧板3の裏面が半導体デバイス1を表面から加圧する加圧面となる。
このように、加圧用シャフト4、加圧板保持板10及びシャフト11は、加圧用シャフト4を駆動して、4本のシャフト11に取り付けられた加圧板保持板10を半導体デバイス1の表面(表面電極を含む)に向かう下方向(第1の方向)に、加圧板3を加圧する加圧処理を実行する加圧機構として機能する。すなわち、上記加圧機構による上記加圧処理の実行時に、加圧板3の裏面である加圧面(図1の下方の面)が積層金属箔20を介して半導体デバイス1を表面から押圧する。
加圧板保持板10及び位置決め板13は共にその貫通口に4本のシャフト11に取り付けられているため、4本のシャフト11を介して間接的に加圧板保持板10と位置決め板13との相対的位置関係が固定されることになる。
なお、シャフト11を用いる方法以外で位置決め板13と冷却板2との相対的な位置を決定しても良い。例えば、シャフト11及び加圧用シャフト4を設けることなく、別途、固定したロボットアームを用いて、加圧板保持板10を、位置決め板13、冷却板2との相対的な位置関係が一定になるように下方に押しつけて加圧処理を実行するようにしても良い。この場合、ロボットアームと加圧板保持板10とにより加圧機構が構成されることになる。
加圧部となる加圧板3は、通電部8の電極端子P3に接続される。電極端子P3は電極端子P2が接続された通電部8の電源の電極と反対の極性の電極に接続されている端子である。したがって、通電部8は、冷却板2と加圧板3との間に直流電流を流す電流供給部として機能する。
加圧板3は、半導体デバイス1への通電のため、積層金属箔20を介して半導体デバイス1の表面電極と電気的に接続される。加圧板3の材質はアルミないし銅、SUS(ステンレス鋼材)などの金属かカーボンなどを用いるのが望ましい。また、加圧板3の材質が銅の場合、加圧面は、通電時の発熱による酸化を抑制するために、貴金属でコーティングするのが望ましい。
また、積層金属箔20は、半導体デバイス1の表面と加圧板3の加圧面との間に設置されている。積層金属箔20は、各々が厚さ10〜500μmの銅ないしアルミ箔の複数の金属箔で構成されている。具体的には、複数の金属箔のうち、半導体デバイス1の表面と接する最下層の金属箔であるデバイス接触金属箔の厚さは50μmm以下、上記デバイス接触金属箔を除く他の金属箔(少なくとも一つの金属箔)それぞれの厚さが100μm以上に設定されることを特徴としている。
積層金属箔20を複数の金属箔で構成する理由は、積み重なる金属箔間での横滑りを許容することによって、通電時の複数の金属箔の変形による半導体デバイス1の表面電極への加傷を低減するためである。
また、金属箔の材質として銅あるいはアルミ箔が望ましいのは、電気伝導度が高く、表面電極32の材質として一般的なアルミと同じないし同程度にわらかい金属であるからである。
上述したように、実施の形態1の通電評価装置101は、加圧処理の実行時に、加圧板3の加圧面が複数の金属箔からなる積層金属箔20を介して半導体デバイス1を表面側から押圧している。この際、複数の金属箔を挟み込むことによって金属箔間の横滑りが可能となり、加圧処理時における半導体デバイス1の表面電極の表面に生じる傷を低減することができる効果を奏する。
また、半導体デバイス1の表面と対向する比較的広い平面形状を有する加圧板3の加圧面が積層金属箔20を介して半導体デバイス1の表面電極と接触することにより、半導体デバイス1の表面電極と電気的に接続されるため、通電部8により、冷却板2及び加圧板3を介して半導体デバイス1における表面電極,裏面電極間の間に比較的大きな直流電流を流すことができる。
具体的には、加圧板3によって積層金属箔20を加圧することによって、積層金属箔20が弾性変形し一部接触、通電後の自己発熱によって、積層金属箔20の変形が進み、半導体デバイス1における表面電極,裏面電極間に安定した通電が行える。
さらに、プローブ針でなく、半導体デバイス1の表面に対応する加圧面を有する加圧板3によって半導体デバイス1を加圧することにより、半導体デバイス1の表面と加圧板3の加圧面との間、半導体デバイス1の裏面と冷却板2の表面との間に隙間が生じにくいため、冷却板2及び加圧板3からの冷却効率を高めることができる。
このように、通電評価装置101は半導体デバイス1の表面電極,裏面電極間を安定した通電を行い、半導体デバイス1に悪影響を与えることなく電気的特性の評価を行うことができるため、評価される半導体デバイス1の長寿命化及び歩留まり向上を図ることができる。
なお、加圧用シャフト4による加圧の範囲は特に制限されないが、半導体デバイス1がSiCデバイスの場合、冷却板2及び加圧板3を半導体デバイス1の裏面及び表面に隙間無く接触させるために、面積1cmあたり30kg重以上の荷重を加えるのが望ましく、また、半導体デバイス1を破壊しないために面積1cmあたり50kg重以下に荷重を抑えることが望ましい。
さらに、積層金属箔20における複数の金属箔を、電気伝導率が高く、比較的柔らかい金属であるアルミあるいは銅を用いることにより、上記加圧処理の実行時における半導体デバイス1の表面電極の表面に生じる傷をさらに低減することができる。
加えて、積層金属箔20においてデバイス接触金属箔以外の他の金属箔の厚さを100μm以上で比較的厚く設定することにより、複数の金属箔によって半導体デバイスの表面電極と加圧板3と間の隙間を埋めることができ、半導体デバイス1の表面,加圧板3間及び半導体デバイス1の裏面,冷却板2間それぞれの密着性をより高め、比抵抗の低下、冷却効率の向上を図ることができる。
さらに、厚さが50μm以下の比較的薄い積層金属箔20の最下層のデバイス接触金属箔を半導体デバイス1の表面電極に接触させることによって、他の金属箔(少なくとも一つの金属箔)によって生じる恐れがある加傷を効果的に抑制することができ、半導体デバイス1の表面電極の表面における傷をさらに低減することができる。
図2は実施の形態1の変形例である通電評価装置の構成を示す説明図である。同図に示すように、実施の形態1の他の態様の通電評価装置101Bは、冷却板2の表面と半導体デバイス1の裏面との間に下部緩衝板21を設けている。下部緩衝板21の形成に伴い、位置決め板13は下部緩衝板21上に形成される。なお、下部緩衝板21は厚さ10〜500μmの銅ないしアルミ板を用いるのが望ましい。なお、説明の都合上、図2を含め、以降の図面(図3、図16,図18,図20)では通電部8の図示を省略する。
このように、通電評価装置101Bは、冷却板2の表面と半導体デバイス1の裏面との間に下部緩衝板21を設けることにより、冷却板2の表面と半導体デバイス1の裏面との下部緩衝板21を介した密着性を高めることができる。その結果、通電時に発生する多量の熱を冷却板2から効果的に放熱することができるため、通電評価装置101は、通電評価装置101以上に冷却板2による冷却効果を高めることができる。
<実施の形態2>
図3はこの発明の実施の形態2である通電評価装置102の構成を示す説明図である。同図に示すように、通電評価装置102における加圧部となる加圧板3Aは、半導体デバイス1の表面電極に含まれる一部領域(電極内部領域)に平面視対応する領域が、他の領域より半導体デバイス1に突出した加圧用テラス構造40を有し、この加圧用テラス構造40の突出面(下面)が加圧面となる。他の構成は、図1で示した実施の形態1の通電評価装置101と同様である。
図4〜図6は半導体デバイスの平面構造の第1〜第3の態様を示す平面図である。図4に示すように、第1の態様では、半導体デバイス1Aは基板30の表面上に表面電極32Aを形成しており、表面電極32Aの外周に高電界発生抑制用のポリイミド層31が形成されている。
図5で示す第2の態様では、基板30上の上部中央部にゲート電極36が選択的に設けられ、ゲート電極36を除く基板30上の大部分上に表面電極32Bが設けられ、ゲート電極36及び表面電極32Bの外周にポリイミド層31が形成されている。
図6で示す第3の態様では、基板30上の上部中央部にゲート電極36が設けられ、ゲート電極36を除く基板30上の大部分上に2つに分離した表面電極32Cが設けられ、ゲート電極36及び表面電極32C,32Cの外周にポリイミド層31が形成されている。
このような、半導体デバイス1A〜1Cに対し、加圧処理時に加圧板3Aによりポリイミド層31が変形したり傷ついたりしないように、以下に示す平面形状の加圧面41A〜41Cを有する加圧用テラス構造40が加圧板3Aに設けられる。
図4に示すように、第1の態様の半導体デバイス1Aに対し、加圧用テラス構造40の加圧面41Aの形状は、表面電極32Aに含まれる電極内部領域に平面視対応する領域となるように設定される。
図5に示すように、第2の態様の半導体デバイス1Bに対し、加圧用テラス構造40の加圧面41Bの形状は、表面電極32Bに含まれる電極内部領域に平面視対応する領域となるように設定される。
図6に示すように、第3の態様の半導体デバイス1Cに対し、加圧用テラス構造40の加圧面41Cの形状は、2つの表面電極32Cそれぞれに含まれる2つの電極内部領域に平面視対応する領域となるように設定される。
このように、加圧用テラス構造40の加圧面41(41A〜41C)は、半導体デバイス1(1A〜1C)の表面電極32(32A〜32C)にのみに接触するように形成される。また、加圧用テラス構造40の高さは0.5mm以上が望ましい。
図7は加圧処理時における加圧用テラス構造40の加圧面41と表面電極32との接触面の状態を模式的に示す説明図である。同図(a) は加圧用テラス構造40の加圧面41が表面電極32の表面に接触する直前の状態を示しており、同図(b) は接触中の状態を示している。なお、図7では積層金属箔20の存在を省略している。
図7(b) に示すように、加圧処理時において、加圧用テラス構造40は表面電極32の表面形状に沿うように変形する。
図8は加圧用テラス構造40の高さと表面電極に接する加圧面との関係を示すグラフである。同図に示すように、加圧用テラス構造40の高さ(突出長)が低すぎる(短すぎる)と、加圧用テラス構造40と表面電極32との接触が完全には行えなくなる。
図9は加圧用テラス構造40の断面形状を模式的に示す断面図である。同図に示すように、加圧用テラス構造40の断面形状は横長の矩形状を呈している。
図10及び図11は半導体デバイス1Aの加圧状態を模式的に示す説明図である。同図において、ハッチングされている領域により加圧痕が生じる擦過痕領域71が示されており、ハッチング密度が加圧痕の大きさを示している。
加圧用テラス構造40を有する加圧板3Aを用いた場合あるいは後述する実施の形態4の通電評価装置104における接触板35を用いた場合、加圧用テラス構造40(あるいは後述する接触板35;以下、加圧用テラス構造40を代表させて説明する)が、図9に示す断面形状を有すると、図10に示すように、加圧用テラス構造40が積層金属箔20を介して表面電極32に接する部分に摩擦による擦過痕領域71と、加圧用テラス構造40のエッジ部分が積層金属箔20を介して表面電極32にあたる部分に線状の加圧傷61が発生する。擦過痕領域71を低減するためには、積層金属箔20を介した加圧用テラス構造40の加圧面と半導体デバイス1の表面との接触を均一に行う必要があり、加圧面に研磨を行い、加圧面の表面粗さRaが5μm以下になるように、望ましくは、2μm以下にするのが望ましい。このように、加圧用テラス構造40の表面粗さを低く設定することにより、半導体デバイス1の表面電極32に与える傷は、図11に示すように、加圧用テラス構造40のエッジ部分が表面電極32にあたる部分に線状の加圧傷62発生するものの、擦過痕領域72の擦過度合いを大幅に低減することができる。
図12及び図13は加圧用テラス構造40の変形構造を模式的に示す説明図である。図12で示す第1の態様の加圧用テラス構造40Aはそのエッジ部分が第1接触円C1により丸められた丸め端部46を有している。
一方、図13で示す第2の態様の加圧用テラス構造40Bはそのエッジ部分が加圧用テラス構造40Aと同様に第1接触円C1により丸められた丸め端部46を有し、さらにエッジ部分から中心方向にかけてなだらかな曲面を有する周辺曲面領域47を有している。周辺曲面領域47は第1接触円C1より大きい半径の第2接触円C2により曲面が設定されている。加圧用テラス構造40Bは、例えば、加圧用テラス構造40Aを得た後、周辺曲面領域47をさらに形成する処理を行うことにより得られる。
第1接触円C1の半径は20μm以上にする必要がある。第1接触円C1の半径を大きくしすぎると、加圧用テラス構造40Aの表面が半導体デバイス1の裏面との接触面積が確保できなくなるため、おおよそ、100μm以下にするのが望ましい。
一方、第2接触円C2は、曲面を設ける対象がエッジ部より大きいため、100μm以上にする必要がある。第2接触円C2の半径を大きくしすぎると、加圧用テラス構造40Bの加圧面が積層金属箔20を介した半導体デバイス1の表面との接触面積が確保できなくなるため、おおよそ、500μm以下にするのが望ましい。
図14及び図15は、図12及び図13で示した加圧用テラス構造40A及び40Bを用いた場合の効果を示す説明図である。同図において、加圧傷63,64の線の太さが細く、線の本数が少ない程、傷の度合いが小さいことを示している。
図14に示すように、丸め端部46を有する加圧用テラス構造40Aを用いることにより、半導体デバイス1の表面電極32において、加圧用テラス構造40Aのエッジ部分が積層金属箔20を介して表面電極32にあたる部分に発生する線状の加圧傷63を図10,図11で示した加圧傷61,62以上に抑制することができる。
図15に示すように、丸め端部46及び周辺曲面領域47を有する加圧用テラス構造40Bを用いることにより、半導体デバイス1の表面電極32において、加圧用テラス構造40Bのエッジ部分が積層金属箔20を介して表面電極32にあたる部分に発生する線状の加圧傷64を加圧傷61〜63以上に抑制することができる。
このような構成の実施の形態2の通電評価装置102は、実施の形態1の通電評価装置101と同様の効果に加え、以下の効果を奏する。
実施の形態2の通電評価装置102において、加圧用テラス構造40の加圧面の形状は、半導体デバイス1の表面電極に含まれる電極内部領域に平面視対応する領域になるように設定される。
したがって、実施の形態2の通電評価装置102では、半導体デバイス1の表面電極32の周辺にポリイミド層31が形成されている場合において、加圧用テラス構造40の突出面である加圧面が積層金属箔20を介してポリイミド層31に接触する現象を確実に回避することができるため、ポリイミド層31に影響を与えることなく、上記加圧処理を行うことができる。
さらに、通電評価装置102において、加圧用テラス構造40の加圧面は表面粗さが5μm以下になるように形成されるため、加圧処理時において、半導体デバイスの一方電極に生じる恐れのある擦過痕を大幅に低減することができる。
また、加圧用テラス構造40の形成高さを加圧面の表面電極に対する接触が支障なく行える高さに設定することにより、加圧処理時における擦過痕の発生を抑制することができる。
さらに、加圧用テラス構造40を加圧用テラス構造40A及び40Bのように丸め端部46を設けることにより、半導体デバイス1の表面電極に生じる恐れのある線状の加圧傷を大幅に低減することができる。
<実施の形態3>
図16はこの発明の実施の形態3である通電評価装置103の構成を示す説明図である。同図に示すように、通電評価装置103における冷却板2Aは、半導体デバイス1の裏面(他方主面)に平面視対応する領域が他の領域より上方(半導体デバイス1側)に突出した冷却用テラス構造50を有している。そして、冷却用テラス構造50が形成されていない冷却板2Aの表面上に冷却板2Aとは異なる金属層5が設けられ、金属層5は、その表面高さが冷却用テラス構造50の表面高さと一致するように設けられる。
一方、加圧板3Aは、実施の形態2と同様、半導体デバイス1の表面電極に含まれる一部領域(電極内部領域)に平面視対応する領域が、他の領域より半導体デバイス1に突出した加圧用テラス構造40を有し、この加圧用テラス構造40の突出面(下面)が加圧面となる。
他の構成は、シャフト11及び位置決め板13が冷却板2A上に金属層5を介して設けられている点を除き、図1で示した実施の形態1の通電評価装置101と同様である。
実施の形態3の通電評価装置103は、通電部8(図1参照)による冷却板2A,加圧板3A間で半導体デバイス1の表面電極,裏面電極間を通電させる際、半導体デバイス1の面内温度分布を均一にするために、冷却板2Aはその表面の一部に冷却用テラス構造50を有している。
図17は、半導体デバイス1の内部構造を模式的に示す説明図である。同図に示すように、半導体デバイス1の基板30の内部領域である電流領域R30が、半導体デバイス1に電流が流れる領域となる。
図17で示すような内部構造を有する半導体デバイス1に対し、通電評価装置103の冷却板2Aにおける冷却用テラス構造50の平面形状は、電流領域R36の直下には必ず冷却用テラス構造50の表面が存在するように、電流領域R30と同じか電流領域R30より大きく、基板30のサイズの120%以下にするのが望ましい。冷却用テラス構造50の平面形状を電流領域R30よりも小さくなると、冷却用テラス構造50からはみ出した電流領域R30の温度が上昇し、通電時の半導体デバイス1の平面位置によって温度に偏りを有する面内温度分布が発生してしまう。上述したサイズ関係を満たすべく、基板30と冷却用テラス構造50の表面の平面形状は相似関係を有することが望ましい。
また、基板30のサイズの120%よりも冷却用テラス構造50の平面形状を大きくすると、冷却用テラス構造50の横方向(図17の基板30の外周方向)への放熱作用により、半導体デバイス1の周辺領域の温度が中央領域より低下するため、冷却用テラス構造50による通電時の半導体デバイス1の面内温度分布の均一化が十分でなくなる。
図18は実施の形態3の通電評価装置103の変形例である通電評価装置103Bの構成を示す説明図である。同図に示すように、冷却用テラス構造50の周りに金属層5を設けない代わりに、位置決め板13の膜厚を厚く形成して、冷却用テラス構造50の表面よりも、位置決め板13の表面が高くなるように形成している。
図19は通電後の半導体デバイス1の裏面電極37について、測定点PA〜PDにけるオージェ分光によるNiピーク強度の比較を行った結果を示す説明図である。
半導体デバイス1の裏面電極37は、通常、Ni(ニッケル)の上にAu(金)が積層された構造を有しており、オージェ分光によるNiのピークは現れないが、加熱されると、Au中をNi原子が拡散して、Au表面に現れる。このため、オージェ分光によるNiピーク強度を比較することにより、通電時の半導体デバイス1の面内温度分布の均一性を確認することができる。
図19の黒丸印は、銅製の冷却板が冷却板テラス構造を有してない場合(図1,図2の通電評価装置101,101B等)、三角印は高さ1mm、大きさが基板30のサイズの冷却板テラス構造を冷却板は有し、その周りを冷却板と異なる第2の金属からなる金属層5としてステンレスで取り囲まれた銅製の冷却板を用いた場合(図16の通電評価装置103)、菱形印は高さ1mm、大きさが基板30のサイズの冷却板テラス構造を有する銅製の冷却板のみを用いた場合(図18の通電評価装置103B)の結果を示している。
同図に示すように、冷却用テラス構造50を有さない場合、半導体デバイス1の裏面電極中央の温度が高くなり、Niの拡散が進んでいることがわかる。これに対して、冷却用テラス構造50を有する場合は、全面でNiの拡散が抑制されており、面内の温度分布が均一化されていることがわかる。
また、冷却板2の酸化を抑制するため、表面を貴金属、特に白金でコーティングすると良い。ただし、半導体デバイス1の裏面電極37の表面がAuであり、図2で示した通電評価装置101Bのように下部緩衝板21を用いない場合、冷却板2Aの表面をAuでコーティングすると、通電時の発熱によって、冷却板2と裏面電極37が密着するため、Auを用いてはならない。
このような構成の実施の形態3の通電評価装置103(103B)は、実施の形態1の通電評価装置101と同様の効果に加え、以下の効果を奏する。
実施の形態3の通電評価装置103(103B)は、冷却板2Aに冷却用テラス構造50を設けることにより、半導体デバイス1に対し表面電極,裏面電極間を通電させる際、半導体デバイス1の面内温度分布の均一化を図ることができる。その結果、半導体デバイス1に対する通電評価を所望の設定温度(例えば、200℃程度)で精度良く行うことができる。
また、通電評価装置103は、実施の形態2と同様に、加圧用テラス構造40を有する冷却板2Aを設けることにより、半導体デバイス1の表面電極の周辺にポリイミド層31が形成されている場合においても、ポリイミド層31に影響を与えることなく、上記加圧処理を行うことができる。
<実施の形態4>
図20はこの発明の実施の形態4である通電評価装置104の構成を示す説明図である。同図に示すように、実施の形態4では、加圧板3(加圧板3A)に替えて、加圧部3Bを設けたことを特徴としている。
加圧部3Bは、加圧基体33、複数の加圧ピン34及び接触板35により構成される。なお、加圧部3B以外の構造は、図18で示した実施の形態3の変形例である通電評価装置103Bと同様である。
加圧基体33は、加圧板保持板10の裏面に取り付けられ、下方(半導体デバイス1側)に取付面33sを有している。
複数の加圧ピン34は加圧基体33の取付面33sから、下方に(半導体デバイス1向かって)延びて形成され、各々が先端部34bを有している。
図21は加圧ピン34の構造を示す説明図である。同図に示すように、加圧ピン34は軸部34a及び先端部34bから構成され、軸部34aの下方端部に先端部34bが設けられる構造を呈している。
加圧ピン34は加圧用シャフト4の加圧に耐えるためにステンレスで形成するのが望ましい。また、その表面は金などの貴金属でコーティングするのが望ましい。加圧ピン34の本数と太さおよび長さは、試験時に通電する電流量と半導体デバイス1の面積に依存している。7mm□サイズの半導体デバイス1に150A通電する場合、軸部34aの軸太さD1(軸径)は0.6mmφ、長さ20mm、先端部34bの先端太さD2(先端径)は1.5mmφ、先端長L2は5mm(全長L1=25mm)、最先端形状が半球となる16本(4×4(本)の正方形状に配置)の加圧ピン34を設けることが望ましい。
一方、10mm□サイズの半導体デバイス1に250A通電する場合、軸部34aの軸太さD1は0.6mmφ、長さ20mm、先端部34bの先端太さD2が1.5mmφ、先端長L2は5mm(全長L1=25mm)、先端形状が半球となる36本(6×6(本)の正方形状に配置)の加圧ピン34を用いれば良い。したがって、上述した、軸太さD1が0.6mmφ、長さが20mm、先端太さD2が1.5mmφ、先端長L2が5mm、最先端形状半球の加圧ピン34を用いる場合、加圧ピン34の1本当たりおよそ9A通電可能であれば十分となる。なお、上述した数値は、半導体デバイス1の電極形状、通電する電流値、ピンを並べる場合の最小ピッチ等から算出しており、上述した加圧ピン34の場合、1本あたり最大9.5A(空冷する場合)、ピッチが1.8mmの場合を想定して決定している。
各々が図21で示す構造を有する複数の加圧ピン34は、軸部34aの端部が取付面33sに設置され、先端部34bが下方になるように、加圧基体33に固定される。
図20に戻って、加圧部3Bは、複数の加圧ピン34の先端部34bより下方(半導体デバイス1側)に設けられ、複数の加圧ピン34の先端部34bと対向する表面と加圧面となる裏面とを有する接触板35をさらに有している。
加圧処理時に複数の加圧ピン34の先端部34bにより接触板35の表面を押圧することにより、接触板35の裏面を半導体デバイス1の表面電極に対する加圧面とすることができる。なお、接触板35の加圧面は、実施の形態2の通電評価装置102の加圧用テラス構造40の加圧面と同様、半導体デバイス1の表面電極に含まれる電極内部領域に平面視対応する領域に設けられる。
接触板35は厚さ2mm以上の銅板あるいはアルミ板を用いるのが望ましい。厚さが2mmより薄いと、加圧処理を繰り返すことによって、接触板35が容易に反って劣化する。また、接触板35に銅板を用いる場合は、表面を貴金属でコーティングするのが望ましい。
このように、実施の形態4の通電評価装置104は、実施の形態2の通電評価装置102における加圧用テラス構造40を有する加圧板3Aに替えて、加圧基体33、複数の加圧ピン34及び接触板35の組み合わせにより設けられる加圧部3Bを設け、複数の加圧ピン34の先端部34bによって接触板35を押さえつける構造を採用している。
なお、図20には示していないが、図示しないファンによる強制空冷で複数の加圧ピン34を冷却する構造にしても良い。
このような構成の実施の形態4の通電評価装置104は、実施の形態1の通電評価装置101と同様の効果に加え、以下の効果を奏する。
通電評価装置104は、実施の形態3と同様、冷却用テラス構造50を有する冷却板2Aを設けることにより、半導体デバイス1の面内温度分布の均一化を図る結果、半導体デバイス1に対する通電評価を所望の設定温度で精度良く行うことができる。
実施の形態4の通電評価装置104は、加圧基体33と接触板35との間に複数の加圧ピン34を設けているため、通電部8による通電時に、半導体デバイス1と金属箔20を介して接触している接触板35からの熱拡散が生じる際、接触板35の複数の加圧ピン34との熱抵抗が高いため、接触板35の温度をより高い温度で保持することができる。
したがって、実施の形態4の通電評価装置104は、上述した冷却板2Aを用いることによる半導体デバイス1の面内温度分布の均一化を、加圧部3Bによってさらに高めることができるため、所望の評価温度(試験温度,例えば、200℃程度)を保持しながら、半導体デバイス1の通電評価(試験)をより精度良く行うことができる効果を奏する。
さらに、実施の形態4の通電評価装置104において、接触板35の加圧面の形状は、半導体デバイス1の表面電極に含まれる電極内部領域に平面視対応する領域になるように設定される。
このため、実施の形態4の通電評価装置104では、実施の形態2の通電評価装置102と同様、半導体デバイス1の表面電極32の周辺にポリイミド層31が形成されている場合において、接触板35の裏面である加圧面が積層金属箔20を介してポリイミド層31に接触する現象を確実に回避することができるため、ポリイミド層31に影響を与えることなく、上記加圧処理を行うことができる。
さらに、通電評価装置104において、実施の形態2の加圧用テラス構造40と同様、接触板35の加圧面の表面粗さを5μm以下になるように形成することにより、加圧処理時において、半導体デバイス1の表面電極に生じる恐れのある擦過痕を大幅に低減することができる。
また、接触板35の形成高さを加圧面の表面電極に対する接触が支障なく行える高さに設定することにより、加圧処理時における擦過痕の発生を抑制することができる。
さらに、図12及び図13で示した加圧用テラス構造40A及び40Bのように、接触板35のエッジ部分に丸め端部を設けたり、周辺曲面領域を設けたりすることにより、半導体デバイス1の表面電極に生じる恐れのある線状の加圧傷を大幅に低減することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
1,1A〜1C 半導体デバイス、2,2A 冷却板、3,3A,3B 加圧板、5 金属層、8 通電部、13 位置決め板、20 積層金属箔、21 下部緩衝板、30 基板、31 ポリイミド層、32,32A〜32C 表面電極、33 加圧基体、34 加圧ピン、35 接触板、40 加圧用テラス構造、41,41A〜41C 加圧面、50 冷却用テラス構造、101,101B,102,103,103B,104 通電評価装置。

Claims (8)

  1. 一方主面及び他方主面上に一方電極及び他方電極を有する半導体デバイスにおける一方電極,他方電極間に電流を流して前記半導体デバイスを試験する半導体試験装置であって、
    前記半導体デバイスの他方電極に電気的に接続しつつ前記半導体デバイスを載置し、導電性及び冷却機能を有する冷却板と、
    前記半導体デバイスの一方電極上に設けられた複数の金属箔と、
    前記半導体デバイスの一方主面の上方に配置され、一方主面と対向する加圧面を有し、導電性を具備する加圧部と、
    動作時において、前記半導体デバイスの一方主面に向かう第1の方向に前記加圧部を加圧する加圧処理を実行する加圧機構と、
    前記冷却板と前記加圧部との間に直流電流を流す電流供給部とを備え、
    前記加圧処理の実行時に、前記加圧部の加圧面は、前記複数の金属箔を介して前記半導体デバイスの一方電極と電気的に接続され、かつ、一方主面側から前記半導体デバイスを押圧することを特徴とする、
    半導体試験装置。
  2. 請求項1記載の半導体試験装置であって、
    前記複数の金属箔それぞれの材質は、アルミあるいは銅であることを特徴とする、
    半導体試験装置。
  3. 請求項2記載の半導体試験装置であって、
    前記複数の金属箔は、前記加圧処理の実行時に前記半導体デバイスの一方電極に接触するデバイス接触金属箔と、前記デバイス接触金属箔以外の少なくとも一つの金属箔とを含み、
    前記デバイス接触金属箔の厚さは50μmm以下、前記少なくとも一つの金属箔それぞれの厚さが100μm以上に設定されることを特徴とする、
    半導体試験装置。
  4. 請求項1から請求項3のうち、いずれか1項に記載の半導体試験装置であって、
    前記冷却板は前記半導体デバイスの他方主面に平面視対応する領域が他の領域より前記半導体デバイス側に突出した冷却用テラス構造を有することを特徴とする、
    半導体試験装置。
  5. 請求項1から請求項4のうち、いずれか1項に記載の半導体試験装置であって、
    前記加圧部は、前記半導体デバイスの一方電極に含まれる電極内部領域に平面視対応する領域が、他の領域より前記半導体デバイス側に突出した加圧用テラス構造を有し、前記加圧用テラス構造の突出面が前記加圧部の前記加圧面となる、
    半導体試験装置。
  6. 請求項1から請求項4のうち、いずれか1項に記載の半導体試験装置であって、
    前記加圧部は、
    前記半導体デバイス側に取付面を有する加圧基体と、
    前記加圧基体の取付面から、前記半導体デバイスに向かう方向に延びて形成され、各々が先端部を有する複数の加圧ピンと、
    前記複数の加圧ピンより前記半導体デバイス側に設けられ、前記複数の加圧ピンの先端部と対向する一方主面と前記加圧面となる他方主面とを有する接触板とを備え、
    前記接触板は、前記半導体デバイスの一方電極に含まれる電極内部領域に平面視対応する領域に設けられ、前記加圧処理時に前記複数の加圧ピンの先端部により前記接触板の一方主面を押圧することを特徴とする、
    半導体試験装置。
  7. 請求項5または請求項6に記載の半導体試験装置であって、
    前記加圧部の前記加圧面は表面粗さが5μm以下になるように形成される、
    半導体試験装置。
  8. 請求項5から請求項7のうち、いずれか1項に記載の半導体試験装置であって、
    前記加圧部の前記加圧面は半径20μm以上、かつ半径100μm以下で端部が丸められた丸め端部を有することを特徴とする、
    半導体試験装置。
JP2014132553A 2014-06-27 2014-06-27 半導体試験装置 Active JP6289287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014132553A JP6289287B2 (ja) 2014-06-27 2014-06-27 半導体試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014132553A JP6289287B2 (ja) 2014-06-27 2014-06-27 半導体試験装置

Publications (2)

Publication Number Publication Date
JP2016011862A true JP2016011862A (ja) 2016-01-21
JP6289287B2 JP6289287B2 (ja) 2018-03-07

Family

ID=55228676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014132553A Active JP6289287B2 (ja) 2014-06-27 2014-06-27 半導体試験装置

Country Status (1)

Country Link
JP (1) JP6289287B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018017643A (ja) * 2016-07-29 2018-02-01 三菱電機株式会社 通電検査装置および通電検査方法
JP2018087790A (ja) * 2016-11-30 2018-06-07 三菱電機株式会社 半導体デバイスの位置決め加圧機構
JP2019086454A (ja) * 2017-11-09 2019-06-06 三菱電機株式会社 半導体試験装置および半導体素子の分離方法
DE102018124492A1 (de) * 2018-10-04 2020-04-09 Osram Opto Semiconductors Gmbh Vorrichtung und verfahren zur prozessierung einer vielzahl von halbleiterchips
JP2022003323A (ja) * 2020-06-23 2022-01-11 三菱電機株式会社 半導体試験装置および半導体装置の製造方法
WO2023167013A1 (ja) * 2022-03-04 2023-09-07 三菱電機株式会社 半導体試験装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49115666A (ja) * 1973-03-07 1974-11-05
JPH0245474U (ja) * 1988-09-22 1990-03-28
JP2005277150A (ja) * 2004-03-25 2005-10-06 Denso Corp 半導体装置
JP2009128189A (ja) * 2007-11-22 2009-06-11 Fuji Electric Device Technology Co Ltd 素子試験装置及び素子試験方法
JP2013160542A (ja) * 2012-02-02 2013-08-19 Honda Motor Co Ltd 半導体チップの検査方法及び検査装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49115666A (ja) * 1973-03-07 1974-11-05
JPH0245474U (ja) * 1988-09-22 1990-03-28
JP2005277150A (ja) * 2004-03-25 2005-10-06 Denso Corp 半導体装置
JP2009128189A (ja) * 2007-11-22 2009-06-11 Fuji Electric Device Technology Co Ltd 素子試験装置及び素子試験方法
JP2013160542A (ja) * 2012-02-02 2013-08-19 Honda Motor Co Ltd 半導体チップの検査方法及び検査装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018017643A (ja) * 2016-07-29 2018-02-01 三菱電機株式会社 通電検査装置および通電検査方法
JP2018087790A (ja) * 2016-11-30 2018-06-07 三菱電機株式会社 半導体デバイスの位置決め加圧機構
JP2019086454A (ja) * 2017-11-09 2019-06-06 三菱電機株式会社 半導体試験装置および半導体素子の分離方法
DE102018124492A1 (de) * 2018-10-04 2020-04-09 Osram Opto Semiconductors Gmbh Vorrichtung und verfahren zur prozessierung einer vielzahl von halbleiterchips
US11378590B2 (en) 2018-10-04 2022-07-05 Osram Opto Semiconductors Gmbh Device and method for processing a multiplicity of semiconductor chips
JP2022003323A (ja) * 2020-06-23 2022-01-11 三菱電機株式会社 半導体試験装置および半導体装置の製造方法
JP7298553B2 (ja) 2020-06-23 2023-06-27 三菱電機株式会社 半導体試験装置および半導体装置の製造方法
WO2023167013A1 (ja) * 2022-03-04 2023-09-07 三菱電機株式会社 半導体試験装置

Also Published As

Publication number Publication date
JP6289287B2 (ja) 2018-03-07

Similar Documents

Publication Publication Date Title
JP6289287B2 (ja) 半導体試験装置
US11131690B2 (en) Contact probe for testing head
JP6440587B2 (ja) 吸着プレート、半導体装置の試験装置および半導体装置の試験方法
US8410808B2 (en) Anisotropic conductive connector, probe member and wafer inspection system
JP2012089680A (ja) 半導体測定装置
JP6265872B2 (ja) 半導体試験装置及び半導体試験方法
US10612854B2 (en) Sample holder annealing apparatus using the same
JP2016031324A (ja) 通電評価装置
JP5978992B2 (ja) 電子デバイス用試験装置及び試験方法
KR20180049839A (ko) 이방 도전성 시트
JP2013120887A (ja) 半導体試験装置および半導体試験方法
TWI437658B (zh) Loading platform
TW200848746A (en) Sheet-like probe and method for manufacturing the same
JP6092509B2 (ja) 接触端子の支持体及びプローブカード
JP2019021740A (ja) 半導体装置、半導体モジュール及び半導体装置の試験方法
JP5147192B2 (ja) プローバにおけるウエハ保持方法、プローバ及び高熱伝導性シート
JP5621664B2 (ja) 評価用半導体チップ、評価システムおよび放熱材料評価方法
JP6657426B2 (ja) 試料保持具
US20190204379A1 (en) Electronic test apparatus
WO2021106754A1 (ja) プローブシート及びプロープシートの製造方法
JP2005340043A (ja) 加熱装置
CN107505485B (zh) 接触探针、半导体元件试验装置及半导体元件试验方法
EP3869543A1 (en) Dummy wafer
JP2008281466A (ja) 半導体検査装置
JP6216994B2 (ja) パワー半導体検査用コンタクトプローブ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180206

R150 Certificate of patent or registration of utility model

Ref document number: 6289287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250