JP2016004856A - トランスファーモールド金型、これを備えるトランスファーモールド装置、パッケージ及びパッケージの製造方法 - Google Patents

トランスファーモールド金型、これを備えるトランスファーモールド装置、パッケージ及びパッケージの製造方法 Download PDF

Info

Publication number
JP2016004856A
JP2016004856A JP2014123141A JP2014123141A JP2016004856A JP 2016004856 A JP2016004856 A JP 2016004856A JP 2014123141 A JP2014123141 A JP 2014123141A JP 2014123141 A JP2014123141 A JP 2014123141A JP 2016004856 A JP2016004856 A JP 2016004856A
Authority
JP
Japan
Prior art keywords
image sensor
mold
protrusion
release film
transfer mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014123141A
Other languages
English (en)
Inventor
峯岸　大生
Daisei Minegishi
大生 峯岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2014123141A priority Critical patent/JP2016004856A/ja
Publication of JP2016004856A publication Critical patent/JP2016004856A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】トランスファーモールド工法を用いてイメージセンサの樹脂封止を安定して実施することができ、品質が安定したパッケージを得ることができるトランスファーモールド金型を提供する。【解決手段】所定のイメージセンサを樹脂封止するトランスファーモールド装置に用いられるトランスファーモールド金型であって、前記トランスファーモールド金型は、前記イメージセンサの下側に配置される下金型と、前記イメージセンサの上側に配置される上金型２とを有し、上金型２は、基材２ａと、基材２ａ上で且つ前記イメージセンサ側に備えられた離型フィルム９と、基材２ａと離型フィルム９との間に備えられた突起部１０とを有し、突起部１０は、前記イメージセンサの面方向における光学ガラス８の外周部を含む領域に配置され、該領域において、前記イメージセンサと垂直な方向における突起部１０の厚みが、離型フィルム９の厚みよりも大きい。【選択図】図８

Description

本発明は、トランスファーモールド金型、これを備えるトランスファーモールド装置、パッケージ及びパッケージの製造方法に関する。
近年、半導体チップを有する構造として、パッケージ構造が既に知られており、半導体チップ、回路基板等を有する構造体を樹脂封止する方法として、トランスファーモールド工法が知られている。トランスファーモールド工法は、構造体を密閉された金型内の空隙領域に配置し、ペレット状の樹脂を溶融させて空隙部に高圧で充填させた後に硬化させる方法である。トランスファーモールド装置において、前記空隙部は構造体の上下に位置する金型によって形成される。この金型については、構造体の上側の金型を上金型、下側の金型を下金型と一般的に称されており、構造体の離型性を向上させるために、上金型に離型フィルムを用いることが知られている。
特許文献１では、配線基板に半導体チップがフリップチップ実装された半導体実装基板に対し、確実にアンダーフィル工程（フリップチップ接続部の樹脂封止）を行う目的で、前記半導体実装基板の形状に応じた凹凸あるいは貫通穴を有する中間プレート及びリリースフィルムを介して、上金型でクランプする構成が開示されている。
一般的にトランスファーモールド工法では、構造体がシート状の回路基板上に複数の半導体チップを配置したものである場合、金型内に構造体を配置し、複数の半導体チップを一括で封止する。また、今までの一般的なトランスファーモールド工法では、半導体チップの表面を樹脂で完全に被覆するという目的で、金型上面の離型フィルムと構造体が接しない状態で封止樹脂が充填されていた。
一方、半導体チップが撮像用のイメージセンサチップであるイメージセンサパッケージ構造では、イメージセンサチップの受光面上には透明材料（例えば光学ガラス）のみ配置可能であり、透明材料上に樹脂が存在することは好ましくない。そのため、トランスファーモールド工法でイメージセンサ（回路基板、イメージセンサチップ、透明材料を有する構造体）の封止工程を実施するには、イメージセンサチップの受光面上に保護機能あるいは光学的機能を有するガラスを接着し、このガラス上面が離型フィルムに接していることが必要である。また、一般的なイメージセンサは、機能面（受光面）と電極面が同一面にあるため、樹脂で封止する際の加圧が大きいとイメージセンサチップ内の回路が破壊される恐れがある。
また、得られるパッケージの厚みのばらつきを抑制するために、今までのトランスファーモールド工法、例えば特許文献１では、構造体上部（例えばガラス）を離型フィルムに食い込ませる手法が採用されていた。
しかし、この場合、仕上がりの際に封止樹脂の高さが、ガラス上面よりも低くなってしまい、樹脂封止後の工程であるダイシング工程におけるテープの貼り付けがガラス部分のみとなる。このため、ダイシング工程で構造体が外れやすいという問題があり、イメージセンサの樹脂封止を安定して実施し得る技術が望まれていた。また、トランスファーモールド工法によるイメージセンサの樹脂封止工程では、シート状の回路基板内でイメージセンサチップの厚みがばらついていると、イメージセンサの品質が安定しないという問題があった。
そこで、本発明は上記課題を鑑み、トランスファーモールド工法を用いてイメージセンサの樹脂封止を安定して実施することができ、品質が安定したパッケージを得ることができるトランスファーモールド金型を提供することを目的とする。
上記課題を解決するために、本発明のトランスファーモールド金型は、シート状の回路基板と、該回路基板上に複数形成されたイメージセンサチップと、前記回路基板と前記イメージセンサチップとを結線する金属ワイヤと、前記イメージセンサチップ上に形成された光学ガラスとを有するイメージセンサを樹脂封止するトランスファーモールド装置に用いられるトランスファーモールド金型であって、前記トランスファーモールド金型は、前記イメージセンサの下側に配置される下金型と、前記イメージセンサの上側に配置される上金型とを有し、前記上金型は、基材と、該基材上で且つ前記イメージセンサ側に備えられた離型フィルムと、前記基材と前記離型フィルムとの間に備えられた突起部とを有し、前記突起部は、前記イメージセンサの面方向における前記光学ガラスの外周部を含む領域に配置され、該領域において、前記イメージセンサと垂直な方向における前記突起部の厚みが、前記離型フィルムの厚みよりも大きいことを特徴とする。
本発明によれば、トランスファーモールド工法を用いてイメージセンサの樹脂封止を安定して実施することができ、品質が安定したパッケージを得ることができるトランスファーモールド金型を提供することができる。
トランスファーモールド装置における封止前の状態の一例を示す模式図である。 トランスファーモールド装置における封止後の状態の一例を示す模式図である。 パッケージの一例を示す模式図である。 イメージセンサの封止前の状態の一例を示す模式図である。 トランスファーモールド装置におけるイメージセンサを封止する前の状態の一例を示す模式図である。 トランスファーモールド装置におけるイメージセンサを封止する前の状態の他の例を示す模式図である。 パッケージの他の例を示す模式図である。 本発明に係るトランスファーモールド金型の要部の一例を示す模式図である。 本発明に係るパッケージの一例を示す模式図である。
以下、本発明に係るトランスファーモールド金型、これを備えるトランスファーモールド装置、パッケージ及びパッケージの製造方法について図面を参照しながら説明する。なお、本発明は以下に示す実施形態に限定されるものではなく、他の実施形態、追加、修正、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。
＜一般的なトランスファーモールド金型＞
図１及び図２は、一般的なトランスファーモールド工法による封止工程を示す図であり、トランスファーモールド装置における要部説明図である。図１には、シート状の回路基板５上に半導体チップ１１が複数配置されており、回路基板５の下側に配置される下金型３と回路基板５の上側に配置される上金型２とによって空隙が形成されている。また、回路基板５を封止するための封止樹脂４が図示されており、樹脂用ポットにセットされた状態が図示されている。図２は封止樹脂４を溶融させて、空隙部に封止樹脂４を高圧で充填させた後、硬化させた場合を示す図である。なお、図１及び図２には、離型フィルム９は省略されている。
図２に示されるように、硬化前の封止樹脂４を加熱溶融させた状態で高圧で押し出すことによって、金型内の空隙部分に樹脂が充填される。充填された状態で加熱して封止樹脂４を硬化させた後に、金型温度を常温近く（５０〜１００℃程度）まで冷却し、金型の加圧を解除する。
図３に一般的なトランスファーモールド法によって封止された場合のパッケージの模式図を示す。図３に示されるパッケージは、図１及び図２に示される一般的なトランスファーモールド法によって封止された回路基板５をダイシングによって個片化したものである。図３では、回路基板５上に半導体チップ１１が接着され、半導体チップ１１と回路基板５とが金属ワイヤ６によってワイヤボンディングにより結線されている。そして、半導体チップ１１の全面が封止樹脂４によって被覆されている。
図４にイメージセンサ１ａの一例を示す。イメージセンサ１ａは、回路基板５上にイメージセンサチップ７が形成され、回路基板５とイメージセンサチップ７とを結線する金属ワイヤ６と、イメージセンサチップ７上に形成されたガラスチップ８（光学ガラス）を有している。イメージセンサチップ７の受光面上にガラスチップ８が装着されている。
なお、一般的にイメージセンサ１ａは、撮像面の同一面のチップ外周に電極パッドが備えられている。また、図４では１つのイメージセンサチップ７について図示されているが、回路基板上にイメージセンサチップ７は複数形成されている。
また、ガラスチップ８は保護機能及び／又は光学機能を有するが、イメージセンサチップ１ａに樹脂を封止する場合、ガラスチップ８越しに撮像が行われるため、封止樹脂４はガラス上面に存在させない必要がある。
図５にイメージセンサ１ａを封止する前の状態の一例を説明する模式図を示す。図５は封止する前の状態を示す図であり、離型フィルム９は省略されている。また、図６に図５における部分拡大図を示す。
ここで、ガラスチップ８の表面に封止樹脂４が入り込まないように、離型フィルム９を介して、上金型２によってガラスチップ８をクランプするが、クランプする力が小さいと封止樹脂４がガラスチップ８と離型フィルム９との界面に浸み込んでしまう。一方、クランプする力が大きいと、イメージセンサ１ａあるいはイメージセンサチップ７の内部回路に欠陥が発生する恐れがある。クランプする力が適切な大きさの場合、図６に示されるように、ガラスチップ８の上面がわずかに離型フィルム９に食い込んだ状態になるが、この状態をシート状の回路基板５上のガラスチップ８全てで達成することが望ましい。
図７に、図５及び図６に示す一般的なトランスファーモールド工法で樹脂を封止した場合のパッケージの一例についての模式図を示す。実際には、シート状の回路基板５上に複数配置されたイメージセンサチップ７等を一括で封止した後に、回路基板５の裏面にハンダボールを配置・固定する工程（ハンダボールマウント及びリフロー工程などとも称される）を行い、ダイシングによって個片化を行うことで得られる。図６に示されるように、ガラスチップ８の上面が離型フィルム９の厚み方向へめり込んでいるため、図７に示されるように、個片化した後のガラスイメージセンサ接着構造における封止樹脂４の高さはガラスチップ８よりも低くなる。
図５及び図６に示す一般的なトランスファーモールド工法によって樹脂が封止され、シート状の回路基板５にハンダボール（図示せず）が取り付けられた場合（個片化前の状態）では、回路基板５上のガラスチップ８の面が最も高くなっている。ダイシングによる個片化工程においては、ガラスチップ８の面のみでダイシングテープに接着されるため、ダイシングのブレードがあたる部分（切りシロなどとも称される）は固定されていないこととなる。そのため、ダイシング時にイメージセンサ１ａに伝わる振動によってイメージセンサ１ａがダイシングテープから剥がれたり、ガラスチップ８とダイシングテープの界面に研削水が浸み込み、取り出し時に異物が析出したりする問題が発生しやすい。
＜本発明に係るトランスファーモールド金型＞
これに対し、本発明においては、上金型２は、基材２ａと、基材２ａ上で且つイメージセンサ１ａ側に備えられた離型フィルム９と、基材２ａと離型フィルム９との間に備えられた突起部１０とを有している。そして、突起部１０は、イメージセンサ１ａの面方向におけるガラスチップ８（光学ガラス）の外周部を含む領域に配置され、該領域において、イメージセンサ１ａと垂直な方向における突起部１０の厚みが、離型フィルム９の厚みよりも大きいことを特徴とする。
図８に本発明におけるトランスファーモールド金型の実施形態を複数示す。なお、本発明は、これら実施形態に限られるものではない。
図８に示されるように、ガラスチップ８の領域に相当する上金型２の部分に、上金型２の基材２ａと離型フィルム９との間に突起部１０が備えられており、突起部１０の厚みは離型フィルム９の厚みよりも大きくなっている。
図８に示されるように、突起部１０はイメージセンサ１ａの面方向におけるガラスチップ８の外周部を含む領域に配置されている。図８（Ａ）では、回路基板５の面方向において、突起部１０の面積がガラスチップ８の面積よりも大きくなっている。図８（Ａ）において、回路基板５の面と垂直な方向における突起部１０の厚みは同方向における離型フィルム９の厚みよりも大きい。ここでの突起部１０は上金型２の基材２ａに食い込んでいない。一方、図８（Ｂ）に示されるように、突起部１０は上金型２の基材２ａに食い込んでいてもよい。
また、図８（Ａ）や図８（Ｂ）のようにガラスチップ８の全面に突起部１０が形成されていてもよく、図８（Ｃ）に示されるように突起部１０を枠状にしてもよい。突起部１０はガラスチップ８の外周部を含む領域に配置されていればよいため、このような形状も本発明に含まれることとなる。また、図８（Ｄ）に示されるように、枠状の突起部１０が上金型２の基材に食い込んでいてもよい。
ここで、図８（Ｂ）や図８（Ｄ）のように上金型２の基材に突起部１０が食い込んでいる場合、食い込んでいる部分は、「回路基板５の面と垂直な方向における突起部１０の厚み」には含まれない。そのため、上金型２の基材に食い込んでいない部分における突起部１０の厚みが、離型フィルム９の厚みよりも大きいことが必要である。
図９に本発明おけるパッケージ１ｂの一例の模式図を示す。なお、図９ではハンダボール部は省略されている。
図９に示されるように、封止樹脂４の高さがガラスチップ８の高さよりも高くすることができ、ダイシング時の切りシロ部分を最も高くすることができる。また、切りシロ部分が平坦になっている。このため、シート状の回路基板５を個片化する際の剥がれやガラスチップ８上への異物析出といった問題が解決される。従って、本発明によればイメージセンサ１ａの樹脂封止を安定して実施することができ、品質が安定したパッケージ１ｂを得ることができる。
次に、各部材を構成する材料について説明する。
基材２ａとしては、特に制限されるものではなく、公知のものを用いることができる。
下金型３としては、特に制限されるものではなく、公知のものを用いることができる。
回路基板５としては、特に制限されるものではなく、公知のものを用いることができる。
封止樹脂４としては、絶縁性のものであれば特に制限されるものではなく、公知のものを用いることができる。
金属ワイヤ６としては、特に制限されるものではなく、公知のものを用いることができる。
イメージセンサチップ７としては、特に制限されるものではなく、公知のものを用いることができる。
ガラスチップ８としては、特に制限されるものではなく、公知のものを用いることができる。
離型フィルム９としては、特に制限されるものではなく、公知のものを用いることができる。また、離型フィルム９の厚みとしては、特に制限されるものではないが、５０μｍ以上が好ましい。
突起部１０の厚みとしては、特に制限されるものではないが、１００〜３００μｍが好ましい。
突起部１０に用いられる材料としては、特に制限されるものではないが、弾性部材によって形成されていることが好ましい。弾性部材で形成されている場合、上下方向への加圧によって突起部１０が収縮するため、イメージセンサチップ７の厚み差に関わらず、ガラスチップ８部分を確実にクランプすることが可能である。また、封止時のイメージセンサ１ａの厚みにばらつきがあっても、トランスファーモールド装置によって封止を行う際に、弾性部材によって安定してガラスチップ８の上面に封止樹脂４の浸み込みを抑制することができる。
ただし、突起部１０が弾性部材によって形成されている場合、突起部１０が収縮した場合における突起部１０の厚みが、離型フィルム９の厚みよりも大きいことが必要である。
＜トランスファーモールド装置＞
本発明のトランスファーモールド装置は、上述した本発明のトランスファーモールド金型を有することを特徴とする。本装置によれば、イメージセンサ１ａの樹脂封止を安定して実施することができる。
＜パッケージの製造方法＞
次に、本発明のパッケージの製造方法について説明する。
シート状の回路基板と、該回路基板上に複数形成されたイメージセンサチップと、前記回路基板と前記イメージセンサチップとを結線する金属ワイヤと、前記イメージセンサチップ上に形成された光学ガラスとを有する構造体を、上金型と下金型とで挟み、トランスファーモールド工法により樹脂封止する工程を有している。また、前記樹脂封止された構造体を前記イメージセンサチップごとにダイシングする工程とを有している。
そして、上述したように前記上金型は、基材と、該基材上で且つ前記構造体側に備えられた離型フィルムと、前記基材と前記離型フィルムとの間に備えられた突起部とを有しており、前記突起部は、前記構造体の面方向における前記光学ガラスの外周部を含む領域に配置され、該領域において、前記構造体と垂直な方向における前記突起部の厚みが、前記離型フィルムの厚みよりも大きいことを特徴とする。
本発明において、ダイシングを行うための装置は特に制限されるものではなく、公知のものを用いることができる。
本発明のパッケージの製造方法によれば、品質が安定したパッケージを得ることができる。
以上、本発明によれば、トランスファーモールド工法を用いてイメージセンサの樹脂封止を安定して実施することができ、品質が安定したパッケージを得ることができる。
１ａ イメージセンサ
１ｂ パッケージ
２ 上金型
２ａ 基材
３ 下金型
４ 封止樹脂
５ 回路基板
６ 金属ワイヤ
７ イメージセンサチップ
８ ガラスチップ
９ 離型フィルム
１０ 突起部
１１ 半導体チップ
特開２０１３−１２３０６３号公報

Claims (5)

  1. シート状の回路基板と、該回路基板上に複数形成されたイメージセンサチップと、前記回路基板と前記イメージセンサチップとを結線する金属ワイヤと、前記イメージセンサチップ上に形成された光学ガラスとを有するイメージセンサを樹脂封止するトランスファーモールド装置に用いられるトランスファーモールド金型であって、
    前記トランスファーモールド金型は、前記イメージセンサの下側に配置される下金型と、前記イメージセンサの上側に配置される上金型とを有し、
    前記上金型は、基材と、該基材上で且つ前記イメージセンサ側に備えられた離型フィルムと、前記基材と前記離型フィルムとの間に備えられた突起部とを有し、
    前記突起部は、前記イメージセンサの面方向における前記光学ガラスの外周部を含む領域に配置され、
    該領域において、前記イメージセンサと垂直な方向における前記突起部の厚みが、前記離型フィルムの厚みよりも大きいことを特徴とするトランスファーモールド金型。
  2. 前記突起部は、弾性部材によって形成されていることを特徴とする請求項１に記載のトランスファーモールド金型。
  3. 請求項１又は２に記載のトランスファーモールド金型を有することを特徴とするトランスファーモールド装置。
  4. 請求項３に記載のトランスファーモールド装置によって樹脂封止されたイメージセンサを前記イメージセンサチップごとにダイシングされてなることを特徴とするパッケージ。
  5. シート状の回路基板と、該回路基板上に複数形成されたイメージセンサチップと、前記回路基板と前記イメージセンサチップとを結線する金属ワイヤと、前記イメージセンサチップ上に形成された光学ガラスとを有するイメージセンサを、上金型と下金型とで挟み、トランスファーモールド工法により樹脂封止する工程と、
    前記樹脂封止されたイメージセンサを前記イメージセンサチップごとにダイシングする工程とを有するパッケージの製造方法であって、
    前記上金型は、基材と、該基材上で且つ前記イメージセンサ側に備えられた離型フィルムと、前記基材と前記離型フィルムとの間に備えられた突起部とを有し、
    前記突起部は、前記イメージセンサの面方向における前記光学ガラスの外周部を含む領域に配置され、
    該領域において、前記イメージセンサと垂直な方向における前記突起部の厚みが、前記離型フィルムの厚みよりも大きいことを特徴とするパッケージの製造方法。
JP2014123141A 2014-06-16 2014-06-16 トランスファーモールド金型、これを備えるトランスファーモールド装置、パッケージ及びパッケージの製造方法 Pending JP2016004856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014123141A JP2016004856A (ja) 2014-06-16 2014-06-16 トランスファーモールド金型、これを備えるトランスファーモールド装置、パッケージ及びパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014123141A JP2016004856A (ja) 2014-06-16 2014-06-16 トランスファーモールド金型、これを備えるトランスファーモールド装置、パッケージ及びパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2016004856A true JP2016004856A (ja) 2016-01-12

Family

ID=55223952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014123141A Pending JP2016004856A (ja) 2014-06-16 2014-06-16 トランスファーモールド金型、これを備えるトランスファーモールド装置、パッケージ及びパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2016004856A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019114636A (ja) * 2017-12-22 2019-07-11 スタンレー電気株式会社 発光装置およびその製造方法
WO2022024972A1 (ja) 2020-07-27 2022-02-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の製造方法並びに電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019114636A (ja) * 2017-12-22 2019-07-11 スタンレー電気株式会社 発光装置およびその製造方法
JP7139111B2 (ja) 2017-12-22 2022-09-20 スタンレー電気株式会社 発光装置およびその製造方法
WO2022024972A1 (ja) 2020-07-27 2022-02-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の製造方法並びに電子機器

Similar Documents

Publication Publication Date Title
TWI305036B (en) Sensor-type package structure and fabrication method thereof
JP5378781B2 (ja) 半導体装置の製造方法および半導体装置
JP4757398B2 (ja) 半導体装置の製造方法
KR100693664B1 (ko) Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스
US9099454B2 (en) Molded semiconductor package with backside die metallization
TW200832644A (en) Water level package with good CTE performance and method of the same
TW200849507A (en) CMOS image sensor chip scale package with die receiving through-hole and method of the same
JP2013004534A (ja) 半導体パッケージ
TW200834840A (en) Semiconductor image device package with die receiving through-hole and method of the same
KR101681360B1 (ko) 전자부품 패키지의 제조방법
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
JP2005079577A (ja) ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置
CN113764547A (zh) 一种Mini-LED器件的制作方法
TW200822315A (en) Sensor type semiconductor package and fabrication method thereof
JP2009188191A (ja) 半導体装置及び半導体装置の製造方法
US20140217613A1 (en) Integrated device and fabrication process thereof
US11721654B2 (en) Ultra-thin multichip power devices
JP2016004856A (ja) トランスファーモールド金型、これを備えるトランスファーモールド装置、パッケージ及びパッケージの製造方法
KR20140017544A (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
JP2013197263A (ja) 半導体装置の製造方法
CN102332408B (zh) 芯片尺寸封装件及其制法
TWI324829B (en) Optical semiconductor package and method for manufacturing the same
JP5214356B2 (ja) 半導体装置の製造方法
KR102102034B1 (ko) Qfn 반도체 패키지의 제조방법
TWI381508B (zh) 半導體封裝裝置、半導體封裝結構及其製法