JP2015537298A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015537298A5 JP2015537298A5 JP2015540106A JP2015540106A JP2015537298A5 JP 2015537298 A5 JP2015537298 A5 JP 2015537298A5 JP 2015540106 A JP2015540106 A JP 2015540106A JP 2015540106 A JP2015540106 A JP 2015540106A JP 2015537298 A5 JP2015537298 A5 JP 2015537298A5
- Authority
- JP
- Japan
- Prior art keywords
- computer program
- generated
- compiler
- language code
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004590 computer program Methods 0.000 claims 38
- 230000014509 gene expression Effects 0.000 claims 4
- 230000001419 dependent Effects 0.000 claims 3
Claims (14)
- 第1のコンピュータプログラミング言語において記述される第1のコンピュータプログラムを第2のコンピュータプログラムにコンパイルするためのコンパイラであって、
当該コンパイラは、テーブル及びマシン言語コードを生成することにより前記第2のコンピュータプログラムを生成するためのコードジェネレータを有し、生成されたテーブル及び生成されたマシン言語コードは、前記第2のコンピュータプログラムを一緒に形成し、生成されたマシン言語コードは、テーブルを参照し、
当該コンパイラは、前記第1のコンピュータプログラムにおける演算又は論理表現を識別するように構成され、前記の表現は、少なくとも1つの変数に依存し、前記コードジェネレータは、前記変数の複数の値のための識別された表現の予め計算された結果を表す1又はそれ以上のテーブルを生成し、予め計算された結果を表す生成された1又はそれ以上のテーブルにアクセスすることにより前記第2のコンピュータプログラムにおいて前記識別された表現を実装するためのマシン言語コードを生成するように構成され、
前記識別された表現を実装するために生成される前記マシン言語コードは、算術又は論理マシン命令を含まない、及び/又は、条件文のマシン命令を含まない、コンパイラ。 - 前記コードジェネレータは、条件文の複数の値のための識別された表現のための1又はそれ以上の予め計算された分岐テーブルを生成し、生成された1又はそれ以上の分岐テーブルにアクセスすることにより前記第2のコンピュータプログラムにおいて前記識別された表現を実装するためのマシン言語コードを生成するように構成される、請求項1に記載のコンパイラ。
- 前記表現を実装するための生成されたマシン言語コードは、演算子のないものであり、演算子のないマシン言語コードは、レジスタとメモリとの間のデータを転送するためのロード及びストア演算と、ジャンプ演算とのみを有する、請求項1又は請求項2に記載のコンパイラ。
- 前記ロード演算は、定数、メモリアドレスに格納された値及び他のレジスタのうちの1つによりレジスタをロードするためのものであり、
前記メモリアドレスは、1又はそれ以上のレジスタ及び/又は定数により示される、請求項3に記載のコンパイラ。 - 前記ストア演算は、1又はそれ以上のレジスタ及び/又は定数を1又はそれ以上のメモリアドレスにストアするためのものであり、
前記メモリアドレスは、1又はそれ以上のレジスタ及び/又は定数により示される、請求項3又は請求項4に記載のコンパイラ。 - 前記ジャンプ演算は、メモリアドレスへジャンプするためのものであり、
前記メモリアドレスは、1又はそれ以上のレジスタ及び/又は定数により示されるか、又は、メモリアドレスは、更なるメモリアドレスからの取り出される、請求項3−5のうちいずれか一項に記載のコンパイラ。 - 前記マシン言語は、レジスタに作用し、
前記レジスタのサブセットは、メモリアドレスを含めるためのアドレスレジスタを形成する、請求項1−6のうちいずれか一項に記載のコンパイラ。 - 当該コンパイラは、前記第1のコンピュータプログラムにおいて、1又はそれ以上のデータアイテムに作用する表現を識別するように構成され、
前記コードジェネレータは、同じアドレスレジスタのそれぞれのレジスタにおけるデータアイテムの各一つをロードし、前記アドレスレジスタがテーブル入力を示すように前記アドレスレジスタの他のレジスタにおけるデータをロードし、前記データアイテムに作用する演算子の、前記アドレスレジスタにより示された前記メモリアドレスからレジスタへの結果をロードするためのマシン言語コードを生成するように構成される、請求項1−7のうちいずれか一項に記載のコンパイラ。 - 当該コンパイラは、前記第1のコンピュータプログラムにおいて、条件付きのジャンプを識別するように構成され、
前記コードジェネレータは、アドレスレジスタのレジスタにおいて条件文を示す値を保持するレジスタをロードし、前記アドレスレジスタがテーブル入力を示すように前記アドレスレジスタの他のレジスタにおけるデータをロードし、前記アドレスレジスタにより示されたメモリアドレスにある前記メモリにストアされた前記メモリアドレスまでジャンプするためのマシンコードを生成するように構成される、請求項1−8のうちいずれか一項に記載のコンパイラ。 - 請求項1−9のうちいずれか一項に記載のコンパイラを有する、コンピュータ。
- 第1のコンピュータプログラミング言語において記述される第1のコンピュータプログラムを第2のコンピュータプログラムにコンパイルするためのコンパイル方法であって、
テーブル及びマシン言語コードを生成することにより前記第2のコンピュータプログラムを生成するステップであって、生成されたテーブル及び生成されたマシン言語コードは、前記第2のコンピュータプログラムを一緒に形成し、生成されたマシン言語コードは、テーブルを参照する、ステップと、
前記第1のコンピュータプログラムにおける算術又は論理的表現を識別するステップであって、前記表現は、少なくとも1つの変数に依存する、ステップと、
前記変数の複数の値のための識別された表現の予め計算された結果を表す1又はそれ以上のテーブルを生成し、予め計算された結果を表す生成された1又はそれ以上のテーブルにアクセスすることにより前記第2のコンピュータプログラムにおいて前記識別された表現を実装するためにマシン言語コードを生成するステップとを有し、
前記識別された表現を実装するために生成される前記マシン言語コードは、算術又は論理マシン命令を含まない、及び/又は、条件文のマシン命令を含まない、コンパイル方法。 - 前記第1のコンピュータプログラムは、第4のコンピュータプログラムを解釈するためのバーチャルマシンプログラムであり、
当該方法は、
更なるテーブル及び第4のプログラミング言語コードを生成することにより前記第4のコンピュータプログラムを生成することにより、第3のコンピュータプログラミング言語において記述される第3のコンピュータプログラムを第4のコンピュータプログラミング言語において記述される前記第4のコンピュータプログラムにコンパイルするステップであって、前記更なるテーブル及び前記第4のプログラミング言語コードは、前記第4のコンピュータプログラムを一緒に形成し、生成された第4のプログラミング言語コードは、更なるテーブルを参照する、ステップと、
前記第3のコンピュータプログラムにおける算術又は論理的表現を識別するステップであって、前記表現は、少なくとも1つの変数に依存する、ステップと、
前記変数の複数の値のための識別された表現の予め計算された結果を表す1又はそれ以上のテーブルを生成し、予め計算された結果を表す生成された1又はそれ以上のテーブルにアクセスすることにより前記第3のコンピュータプログラムにおいて前記識別された表現を実装するための第4のプログラミング言語コードを生成するステップとを有する、請求項11に記載のコンパイル方法。 - 第1のコンピュータプログラミング言語において記述される第1のコンピュータプログラムを第2のコンピュータプログラムにコンパイルするためのコンパイラにより、第1のコンピュータプログラミング言語において記述される第1のコンピュータプログラムを第2のコンピュータプログラミング言語において記述される第2のコンピュータプログラムにコンパイルすることにより生成される第1のテーブル及び第2のプログラミング言語コードを有するコンピュータプログラムであって、
前記コンパイラは、テーブル及び第2のプログラミング言語コードを生成することにより前記第2のコンピュータプログラムを生成するためのコードジェネレータを有し、
生成されたテーブル及び生成された第2のプログラミング言語コードは、前記第2のコンピュータプログラムを一緒に形成し、
生成された第2のプログラミング言語コードは、テーブルを参照し、
前記コンパイラは、前記第1のコンピュータプログラムにおける算術又は論理的表現を識別するように構成され、
前記表現は、少なくとも1つの変数に依存し、
前記コードジェネレータは、前記変数の複数の値のための識別された表現の予め計算された結果を表す1又はそれ以上のテーブルを生成し、予め計算された結果を表す生成された1又はそれ以上のテーブルにアクセスすることにより前記第2のコンピュータプログラムにおいて前記識別された表現を実装するための第2のプログラム言語コードを生成するように構成され、
当該コンピュータプログラムは、請求項1−10のうちいずれか一項に記載のコンパイラにより前記第2のコンピュータプログラムをマシン言語に翻訳するためにバーチャルマシンプログラムをコンパイルすることにより生成される第2のテーブル及びマシン言語コードを更に有し、
前記識別された表現を実装するために生成される前記マシン言語コードは、算術又は論理マシン命令を含まない、及び/又は、条件文のマシン命令を含まない、コンピュータプログラム。 - コンピュータプログラムがコンピュータ上で実行されたときに請求項11又は請求項12の全てのステップを実行するように適合されたコンピュータプログラムコード手段を有する、コンピュータプログラム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261723410P | 2012-11-07 | 2012-11-07 | |
US61/723,410 | 2012-11-07 | ||
EP13156991.5 | 2013-02-27 | ||
EP13156991 | 2013-02-27 | ||
PCT/EP2013/072668 WO2014072209A1 (en) | 2012-11-07 | 2013-10-30 | Compiler generating operator free code |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015537298A JP2015537298A (ja) | 2015-12-24 |
JP2015537298A5 true JP2015537298A5 (ja) | 2016-11-24 |
JP6429785B2 JP6429785B2 (ja) | 2018-11-28 |
Family
ID=47757443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015540106A Expired - Fee Related JP6429785B2 (ja) | 2012-11-07 | 2013-10-30 | 演算子のないコンパイラ |
Country Status (8)
Country | Link |
---|---|
US (1) | US9921813B2 (ja) |
EP (1) | EP2917833B1 (ja) |
JP (1) | JP6429785B2 (ja) |
CN (1) | CN104823161B (ja) |
BR (1) | BR112015010016A2 (ja) |
MX (1) | MX2015005621A (ja) |
RU (1) | RU2015121749A (ja) |
WO (1) | WO2014072209A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160328539A1 (en) * | 2015-05-05 | 2016-11-10 | Nxp B.V. | Obscuring Software Code With Split Variables |
US10068070B2 (en) * | 2015-05-05 | 2018-09-04 | Nxp B.V. | White-box elliptic curve point multiplication |
CN105404497B (zh) * | 2015-10-26 | 2018-05-25 | 北京锐安科技有限公司 | 一种逻辑表达式的解析方法及装置 |
CN105740215A (zh) * | 2016-01-23 | 2016-07-06 | 北京掌阔移动传媒科技有限公司 | 一种数据通信编码和解码方法 |
WO2018236384A1 (en) * | 2017-06-22 | 2018-12-27 | Archeo Futurus, Inc. | COMPILATION AND OPTIMIZATION OF A COMPUTER CODE BY MINIMIZING A NUMBER OF STATES IN A FINAL MACHINE CORRESPONDING TO THE COMPUTER CODE |
US9996328B1 (en) | 2017-06-22 | 2018-06-12 | Archeo Futurus, Inc. | Compiling and optimizing a computer code by minimizing a number of states in a finite machine corresponding to the computer code |
US10481881B2 (en) | 2017-06-22 | 2019-11-19 | Archeo Futurus, Inc. | Mapping a computer code to wires and gates |
SG11202004146WA (en) * | 2017-11-09 | 2020-06-29 | Nchain Holdings Ltd | System for simplifying executable instructions for optimised verifiable computation |
EP3591550A1 (en) * | 2018-07-06 | 2020-01-08 | Koninklijke Philips N.V. | A compiler device with masking function |
US10996981B2 (en) * | 2019-03-15 | 2021-05-04 | Toshiba Memory Corporation | Processor zero overhead task scheduling |
CN110543407B (zh) * | 2019-08-21 | 2021-11-05 | 杭州趣链科技有限公司 | 一种Solidity智能合约性能静态分析方法 |
CN111091612B (zh) * | 2019-10-09 | 2023-06-02 | 武汉凌久微电子有限公司 | 一种抽象目标码架构的着色语言机器码生成方法及装置 |
US11921616B1 (en) * | 2022-03-29 | 2024-03-05 | Amazon Technologies, Inc. | Retaining Dafny specifications |
US11934810B2 (en) * | 2022-05-19 | 2024-03-19 | Microsoft Technology Licensing, Llc | Translating an edit from a child computer language to a parent computer language while maintaining a semantic meaning of the edit |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5781752A (en) | 1996-12-26 | 1998-07-14 | Wisconsin Alumni Research Foundation | Table based data speculation circuit for parallel processing computer |
JPH11110224A (ja) | 1997-09-29 | 1999-04-23 | Nec Corp | 言語処理装置及び方法、並びに情報記憶媒体 |
US6658492B1 (en) * | 1998-03-20 | 2003-12-02 | Sun Microsystems, Inc. | System and method for reducing the footprint of preloaded classes |
JP2000194567A (ja) | 1998-12-25 | 2000-07-14 | Toshiba Corp | コンパイル装置、コンパイル方法、コンパイルプログラムを格納したコンピュ―タ読み取り可能な記録媒体および目的プログラムを格納したコンピュ―タ読み取り可能な記録媒体 |
CA2298990A1 (en) * | 2000-02-18 | 2001-08-18 | Cloakware Corporation | Method and system for resistance to power analysis |
US7996671B2 (en) | 2003-11-17 | 2011-08-09 | Bluerisc Inc. | Security of program executables and microprocessors based on compiler-architecture interaction |
US7703088B2 (en) * | 2005-09-30 | 2010-04-20 | Intel Corporation | Compressing “warm” code in a dynamic binary translation environment |
US8106463B2 (en) | 2005-12-06 | 2012-01-31 | Arm, Inc. | Memory cells for read only memories |
KR20080113277A (ko) * | 2006-04-28 | 2008-12-29 | 파나소닉 주식회사 | 프로그램 난독화시스템, 프로그램 난독화장치 및 프로그램 난독화방법 |
US20080127142A1 (en) | 2006-11-28 | 2008-05-29 | Microsoft Corporation | Compiling executable code into a less-trusted address space |
US7796671B2 (en) | 2008-03-31 | 2010-09-14 | Electro Scientific Industries, Inc. | Multi-pass optical power amplifier |
US9134977B2 (en) * | 2010-02-26 | 2015-09-15 | Red Hat, Inc. | Compiler operation for handling conditional statements |
CN102043659A (zh) * | 2010-12-08 | 2011-05-04 | 上海交通大学 | 消除内存访问冲突的编译装置及其实现方法 |
EP2482184A1 (en) | 2011-02-01 | 2012-08-01 | Irdeto B.V. | Adaptive obfuscated virtual machine |
-
2013
- 2013-10-30 EP EP13786213.2A patent/EP2917833B1/en not_active Revoked
- 2013-10-30 BR BR112015010016A patent/BR112015010016A2/pt not_active IP Right Cessation
- 2013-10-30 JP JP2015540106A patent/JP6429785B2/ja not_active Expired - Fee Related
- 2013-10-30 WO PCT/EP2013/072668 patent/WO2014072209A1/en active Application Filing
- 2013-10-30 US US14/435,595 patent/US9921813B2/en not_active Expired - Fee Related
- 2013-10-30 MX MX2015005621A patent/MX2015005621A/es not_active Application Discontinuation
- 2013-10-30 RU RU2015121749A patent/RU2015121749A/ru unknown
- 2013-10-30 CN CN201380058354.5A patent/CN104823161B/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015537298A5 (ja) | ||
RU2015121749A (ru) | Компилятор, генерирующий безоператорный код | |
JP6605573B2 (ja) | 並列ディシジョン・ツリー・プロセッサー・アーキテクチャ | |
US8972960B2 (en) | Optimization of an application to reduce local memory usage | |
JP2015532749A5 (ja) | ||
JP2017535854A5 (ja) | ||
JP2019504403A5 (ja) | ||
JP2015532748A5 (ja) | ||
JP2014506692A5 (ja) | ||
JP2017530469A5 (ja) | ||
RU2012149004A (ru) | Увеличение числа доступных для команд регистров общего назначения | |
JP2015507310A5 (ja) | ||
JP2016522476A5 (ja) | ||
JP2018528515A5 (ja) | ||
JP2015509249A5 (ja) | ||
JP2015527642A5 (ja) | ||
JP2016530631A5 (ja) | ||
JP2014503896A5 (ja) | ||
JP2013543175A5 (ja) | ||
JP2019523942A5 (ja) | ||
JP2008518355A5 (ja) | ||
JP2018523235A (ja) | Dmb操作を伴うロード/ストア操作を使用するロード獲得/ストア解放命令の実装 | |
RU2017132283A (ru) | Условно управляемое стилевое оформление | |
JP2018523235A5 (ja) | ||
CN105204837A (zh) | 一种逻辑编程的实现方法和装置 |