JP2008518355A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008518355A5 JP2008518355A5 JP2007538925A JP2007538925A JP2008518355A5 JP 2008518355 A5 JP2008518355 A5 JP 2008518355A5 JP 2007538925 A JP2007538925 A JP 2007538925A JP 2007538925 A JP2007538925 A JP 2007538925A JP 2008518355 A5 JP2008518355 A5 JP 2008518355A5
- Authority
- JP
- Japan
- Prior art keywords
- code
- processor
- generated
- computer program
- multiprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004590 computer program Methods 0.000 claims 13
- 230000000875 corresponding Effects 0.000 claims 5
Claims (25)
- 第1プロセッサと第2プロセッサとを含むマルチプロセッサであって、
当該マルチプロセッサは、第2プロセッサ上で動作するオブジェクトコードであるOC2コードに対応させて第1プロセッサ上で動作するオブジェクトコードであるOC1コードを生成するように構成されており、前記OC1コードは前記OC2コードへのポインタであるシンボルの定義を含むことを特徴とするマルチプロセッサ。 - 当該マルチプロセッサは、前記第2プロセッサ上での前記OC2コードの実行を生じさせるために、前記OC2コードに対応する前記OC1コードを前記第1プロセッサ上で実行するように構成されることを特徴とする請求項1に記載のマルチプロセッサ。
- 前記OC2コードに対応する前記OC1コードを生成するように構成されたシステムツールをさらに含むことを特徴とする請求項1または2に記載のマルチプロセッサ。
- DMAコントローラをさらに含み、前記第1プロセッサはシステムメモリを含み、前記第2プロセッサはローカルストアを含み、当該マルチプロセッサは、データが前記第1プロセッサのシステムメモリにロードされ、DMAコントローラによって前記第2プロセッサの前記ローカルストアに転送されることによって、そのデータが前記第2プロセッサに渡されるように構成されることを特徴とする請求項1から3のいずれかに記載のマルチプロセッサ。
- 前記OC2コードに対応する前記OC1コードは、前記OC2コードをラッパーの形で同封することにより生成されることを特徴とする請求項4に記載のマルチプロセッサ。
- 前記OC2コードをラッパーの形で同封することにより前記OC2コードに対応する前記OC1コードを生成するように構成されたシステムツールをさらに含むことを特徴とする請求項5に記載のマルチプロセッサ。
- 前記OC2コードに対応して生成された前記OC1コードは、
シンボルの定義をもつヘッダ部と、前記OC2コードとを含み、
前記シンボルは前記OC2コードへのポインタであることを特徴とする請求項5または6に記載のマルチプロセッサ。 - 複数のプロセッサ上の異種混合アーキテクチャからの複数のオブジェクトファイルを統合するための方法であって、
第2プロセッサ上で動作するオブジェクトコードであるOC2コードへのポインタをもたせて、第1プロセッサ上で動作するオブジェクトコードであるOC1コードを生成し、前記第1プロセッサ上で前記生成されたOC1コードを実行することにより、前記第2プロセッサ上での前記OC2コードの実行を生じさせることを特徴とする方法。 - 前記OC1コードを生成するためにシステムツールが供給されることを特徴とする請求項8に記載の方法。
- 前記生成されたOC1コードは前記OC2コードを含むことを特徴とする請求項8または9に記載の方法。
- 前記生成されたOC1コードは、
シンボルの定義をもつヘッダ部と、前記OC2コードとを含み、
前記シンボルは前記生成されたOC1コードに含まれた前記OC2コードへのポインタであることを特徴とする請求項10に記載の方法。 - 前記第1プロセッサから前記第2プロセッサへオブジェクトコードを実行のために渡すステップをさらに含むことを特徴とする請求項10または11に記載の方法。
- 前記OC1コードによる前記OC2コードへの参照を前記生成されたOC1コードに対する参照として解決するステップをさらに含むことを特徴とする請求項8から12のいずれかに記載の方法。
- 前記生成されたOC1コードを実行可能なプログラムに変換するステップをさらに含むことを特徴とする請求項8から13のいずれかに記載の方法。
- 前記生成されたOC1コードをアーカイブに変換するステップをさらに含むことを特徴とする請求項8から14のいずれかに記載の方法。
- 前記生成されたOC1コードをダイナミック共有ライブラリに変換するステップをさらに含むことを特徴とする請求項8から15のいずれかに記載の方法。
- 複数のプロセッサ上の異種混合アーキテクチャからの複数のオブジェクトファイルを統合するためのコンピュータプログラム製品であって、前記コンピュータプログラム製品はコンピュータプログラムが具体化された媒体を有し、前記コンピュータプログラムは、
第1プロセッサ上で動作するオブジェクトコードであるOC1コードであって、第2プロセッサ上で動作するオブジェクトコードであるOC2コードへのポインタを含むOC1コードを生成するためのコンピュータコードと、前記第1プロセッサ上で前記生成されたOC1コードを実行することにより、前記第2プロセッサ上での前記OC2コードの実行を生じさせるためのコンピュータコードとを含むことを特徴とするコンピュータプログラム製品。 - 前記OC1コードを生成するためにシステムツールが供給されることを特徴とする請求項17に記載のコンピュータプログラム製品。
- 前記生成されたOC1コードは前記OC2コードを含むことを特徴とする請求項17または18に記載のコンピュータプログラム製品。
- 前記生成されたOC1コードは、
シンボルの定義をもつヘッダ部と、
前記OC2コードとを含み、
前記シンボルは前記生成されたOC1コードに含まれた前記OC2コードへのポインタであることを特徴とする請求項19に記載のコンピュータプログラム製品。 - 前記第1プロセッサから前記第2プロセッサへオブジェクトコードを実行のために渡すためのコンピュータコードをさらに含むことを特徴とする請求項19または20に記載のコンピュータプログラム製品。
- 前記OC1コードによる前記OC2コードへの参照を前記生成されたOC1コードに対する参照として解決するためのコンピュータコードをさらに含むことを特徴とする請求項17から21のいずれかに記載のコンピュータプログラム製品。
- 前記生成されたOC1コードを実行可能なプログラムに変換するためのコンピュータコードをさらに含むことを特徴とする請求項17から22のいずれかに記載のコンピュータプログラム製品。
- 前記生成されたOC1コードをアーカイブに変換するためのコンピュータコードをさらに含むことを特徴とする請求項17から23のいずれかに記載のコンピュータプログラム製品。
- 前記生成されたOC1コードをダイナミック共有ライブラリに変換するためのコンピュータコードをさらに含むことを特徴とする請求項17から24のいずれかに記載のコンピュータプログラム製品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/976,264 | 2004-10-28 | ||
US10/976,264 US20060095898A1 (en) | 2004-10-28 | 2004-10-28 | Method for integrating multiple object files from heterogeneous architectures into a set of files |
PCT/US2005/034460 WO2006049740A2 (en) | 2004-10-28 | 2005-09-23 | Method for integrating multiple object files from heterogeneous architectures into a set of files |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008518355A JP2008518355A (ja) | 2008-05-29 |
JP2008518355A5 true JP2008518355A5 (ja) | 2008-11-20 |
JP5072599B2 JP5072599B2 (ja) | 2012-11-14 |
Family
ID=36178031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007538925A Expired - Fee Related JP5072599B2 (ja) | 2004-10-28 | 2005-09-23 | 異種混合アーキテクチャからの複数のオブジェクトファイルを一組のファイルに統合する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060095898A1 (ja) |
EP (1) | EP1815329A2 (ja) |
JP (1) | JP5072599B2 (ja) |
KR (1) | KR100892191B1 (ja) |
CN (1) | CN101048734A (ja) |
WO (1) | WO2006049740A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7644402B1 (en) * | 2004-03-17 | 2010-01-05 | Sun Microsystems, Inc. | Method for sharing runtime representation of software components across component loaders |
US8120610B1 (en) * | 2006-03-15 | 2012-02-21 | Adobe Systems Incorporated | Methods and apparatus for using aliases to display logic |
US8255919B2 (en) * | 2007-03-23 | 2012-08-28 | Qualcomm Atheros, Inc. | Distributed processing system and method |
US8694975B2 (en) * | 2008-09-09 | 2014-04-08 | Nec Corporation | Programming system in multi-core environment, and method and program of the same |
KR100968774B1 (ko) * | 2008-09-18 | 2010-07-09 | 고려대학교 산학협력단 | 다수의 이종 프로세서를 구비하는 멀티 프로세싱 시스템 및그 구동 방법 |
US20110113409A1 (en) * | 2009-11-10 | 2011-05-12 | Rodrick Evans | Symbol capabilities support within elf |
US9235458B2 (en) | 2011-01-06 | 2016-01-12 | International Business Machines Corporation | Methods and systems for delegating work objects across a mixed computer environment |
US9052968B2 (en) * | 2011-01-17 | 2015-06-09 | International Business Machines Corporation | Methods and systems for linking objects across a mixed computer environment |
US9104504B2 (en) | 2013-03-13 | 2015-08-11 | Dell Products Lp | Systems and methods for embedded shared libraries in an executable image |
US9753710B2 (en) * | 2013-11-07 | 2017-09-05 | Netronome Systems, Inc. | Resource allocation with hierarchical scope |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5247678A (en) * | 1989-10-12 | 1993-09-21 | Texas Instruments Incorporated | Load time linker for software used with a multiprocessor system |
JP3051438B2 (ja) * | 1989-10-12 | 2000-06-12 | テキサス インスツルメンツ インコーポレイテッド | 拡張グラフィック機能を与える方法 |
GB2272085A (en) * | 1992-10-30 | 1994-05-04 | Tao Systems Ltd | Data processing system and operating system. |
US6029000A (en) * | 1997-12-22 | 2000-02-22 | Texas Instruments Incorporated | Mobile communication system with cross compiler and cross linker |
CA2343437A1 (en) * | 2001-04-06 | 2002-10-06 | Ibm Canada Limited-Ibm Canada Limitee | Method and system for cross platform, parallel processing |
US7162543B2 (en) * | 2001-06-06 | 2007-01-09 | Sap Ag | Process for synchronizing data between remotely located devices and a central computer system |
US7415703B2 (en) * | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
US7444632B2 (en) * | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
US20060031821A1 (en) * | 2004-08-04 | 2006-02-09 | Rutter Budd J Ii | Divided compiling program application functionality for software development |
-
2004
- 2004-10-28 US US10/976,264 patent/US20060095898A1/en not_active Abandoned
-
2005
- 2005-09-23 KR KR1020077009699A patent/KR100892191B1/ko not_active IP Right Cessation
- 2005-09-23 JP JP2007538925A patent/JP5072599B2/ja not_active Expired - Fee Related
- 2005-09-23 WO PCT/US2005/034460 patent/WO2006049740A2/en active Application Filing
- 2005-09-23 CN CNA2005800370347A patent/CN101048734A/zh active Pending
- 2005-09-23 EP EP05800060A patent/EP1815329A2/en not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008518355A5 (ja) | ||
JP2019533854A5 (ja) | ||
JP6020091B2 (ja) | 演算処理装置の制御プログラム、演算処理装置の制御方法および演算処理装置 | |
JP2014513373A5 (ja) | ||
JP2015507310A5 (ja) | ||
JP2011123917A5 (ja) | ||
JP2011530768A5 (ja) | ||
JP2005508043A5 (ja) | ||
KR100892191B1 (ko) | 이종 구조로부터 다수의 오브젝트 파일을 한 세트의 파일로통합하는 방법 | |
JP2015537298A5 (ja) | ||
JP2010204979A5 (ja) | コンパイル方法 | |
JP2015509249A5 (ja) | ||
JP2005522772A5 (ja) | ||
Gittens et al. | Alchemist: An Apache Spark⇔ MPI interface | |
JPWO2021038842A5 (ja) | ||
JP2017509997A5 (ja) | ||
JP4420055B2 (ja) | マルチスレッドプロセッサ及びそれに用いるスレッド間同期操作方法 | |
JP6251158B2 (ja) | プログラム変換システム | |
US20140013312A1 (en) | Source level debugging apparatus and method for a reconfigurable processor | |
US20160246579A1 (en) | Compiler method, parallel processing method, and compiler apparatus | |
JP6254352B2 (ja) | ループのプロローグまたはエピローグの無効演算を処理する装置及び方法 | |
JP5292831B2 (ja) | プログラマブルコントローラ | |
KR102025694B1 (ko) | 재구성 가능한 프로세서의 검증 방법 | |
JP7324027B2 (ja) | プロファイリング方法 | |
WO2017056427A1 (ja) | プログラム書換装置、方法および記憶媒体 |