JP2010204979A5 - コンパイル方法 - Google Patents

コンパイル方法 Download PDF

Info

Publication number
JP2010204979A5
JP2010204979A5 JP2009050142A JP2009050142A JP2010204979A5 JP 2010204979 A5 JP2010204979 A5 JP 2010204979A5 JP 2009050142 A JP2009050142 A JP 2009050142A JP 2009050142 A JP2009050142 A JP 2009050142A JP 2010204979 A5 JP2010204979 A5 JP 2010204979A5
Authority
JP
Japan
Prior art keywords
area
program
tasking
cpu
directive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009050142A
Other languages
English (en)
Other versions
JP2010204979A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009050142A priority Critical patent/JP2010204979A/ja
Priority claimed from JP2009050142A external-priority patent/JP2010204979A/ja
Priority to US12/694,657 priority patent/US20100229161A1/en
Publication of JP2010204979A publication Critical patent/JP2010204979A/ja
Publication of JP2010204979A5 publication Critical patent/JP2010204979A5/ja
Withdrawn legal-status Critical Current

Links

Claims (1)

  1. 与えられた入力ソースコードプログラムを、コンピュータ装置に読み込んで、複数のＣＰＵで構成される並列計算機で並列実行可能なプログラムコードに変換するコンパイル方法であって、
    前記入力ソースコードプログラム中に、独立して並列実行するプログラム部分であるタスク領域を指定するタスク化指示文を解析する処理と、
    前記タスク化指示文の解析結果に基づいて前記タスク化指示文で指定されたプログラム領域であるタスク化領域をどの前記ＣＰＵに配置するかを決定すると共に、前記入力ソースコードプログラム中のタスク化指示文でタスク領域と指定されていないプログラム部分である非タスク化領域をどの前記ＣＰＵに配置するかを決定する、プログラム領域配置処理と、を含み、
    前記プログラム領域配置処理は、タスク化領域と非タスク化領域の関係を解析した関連領域情報を生成する関連領域生成処理を含み、前記ＣＰＵへの前記非タスク化領域の配置を、前記関連領域情報を用いて行なう、コンパイル方法。
JP2009050142A 2009-03-04 2009-03-04 コンパイル方法及びコンパイラ Withdrawn JP2010204979A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009050142A JP2010204979A (ja) 2009-03-04 2009-03-04 コンパイル方法及びコンパイラ
US12/694,657 US20100229161A1 (en) 2009-03-04 2010-01-27 Compile method and compiler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009050142A JP2010204979A (ja) 2009-03-04 2009-03-04 コンパイル方法及びコンパイラ

Publications (2)

Publication Number Publication Date
JP2010204979A JP2010204979A (ja) 2010-09-16
JP2010204979A5 true JP2010204979A5 (ja) 2012-03-29

Family

ID=42679376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009050142A Withdrawn JP2010204979A (ja) 2009-03-04 2009-03-04 コンパイル方法及びコンパイラ

Country Status (2)

Country Link
US (1) US20100229161A1 (ja)
JP (1) JP2010204979A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2612235A4 (en) * 2010-09-03 2014-03-05 Siemens Ag METHOD FOR PARALLELIZING AUTOMATIC CONTROL PROGRAMS AND COMPILER
US9489183B2 (en) 2010-10-12 2016-11-08 Microsoft Technology Licensing, Llc Tile communication operator
US9430204B2 (en) 2010-11-19 2016-08-30 Microsoft Technology Licensing, Llc Read-only communication operator
US9507568B2 (en) * 2010-12-09 2016-11-29 Microsoft Technology Licensing, Llc Nested communication operator
US9395957B2 (en) 2010-12-22 2016-07-19 Microsoft Technology Licensing, Llc Agile communication operator
CN102929214A (zh) * 2011-08-11 2013-02-13 西门子公司 一种嵌入式多处理单元并行处理系统及其运行方法
WO2013038566A1 (ja) 2011-09-16 2013-03-21 富士通株式会社 コンピュータシステム
JP5637182B2 (ja) * 2012-07-02 2014-12-10 株式会社デンソー プログラム開発支援装置、及びプログラム開発支援ツール
DE102012015897A1 (de) * 2012-08-10 2014-02-13 Giesecke & Devrient Gmbh Verfahren zum Ausführen vom Programmcode
US9250877B2 (en) * 2013-09-20 2016-02-02 Cray Inc. Assisting parallelization of a computer program
JP6362970B2 (ja) * 2014-09-02 2018-07-25 ルネサスエレクトロニクス株式会社 コンパイル方法、コンパイル装置及びコンパイラプログラム
JP6427054B2 (ja) * 2015-03-31 2018-11-21 株式会社デンソー 並列化コンパイル方法、及び並列化コンパイラ
US10037194B2 (en) * 2016-01-22 2018-07-31 American Express Travel Related Services Company, Inc. Systems and methods for visual data management
WO2018094087A1 (en) * 2016-11-17 2018-05-24 The Mathworks, Inc. Systems and methods for generating code for parallel processing units
US11442714B2 (en) * 2020-10-05 2022-09-13 Unisys Corporation Parallel code fragments in executable code

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039953B2 (ja) * 1989-04-28 2000-05-08 株式会社日立製作所 並列化装置
US5812852A (en) * 1996-11-14 1998-09-22 Kuck & Associates, Inc. Software implemented method for thread-privatizing user-specified global storage objects in parallel computer programs via program transformation
US6080204A (en) * 1997-10-27 2000-06-27 Altera Corporation Method and apparatus for contemporaneously compiling an electronic circuit design by contemporaneously bipartitioning the electronic circuit design using parallel processing
JP3933380B2 (ja) * 2000-10-05 2007-06-20 富士通株式会社 コンパイラ
EP1569104A3 (en) * 2004-01-09 2006-05-03 Interuniversitair Microelektronica Centrum Vzw An automated method for performing parallelization of sequential code and a computerized system adapted therefore
US7366956B2 (en) * 2004-06-16 2008-04-29 Hewlett-Packard Development Company, L.P. Detecting data races in multithreaded computer programs
US7757237B2 (en) * 2004-06-16 2010-07-13 Hewlett-Packard Development Company, L.P. Synchronization of threads in a multithreaded computer program
US7882498B2 (en) * 2006-03-31 2011-02-01 Intel Corporation Method, system, and program of a compiler to parallelize source code

Similar Documents

Publication Publication Date Title
JP2010204979A5 (ja) コンパイル方法
Konstantinidis et al. A quantitative roofline model for GPU kernel performance estimation using micro-benchmarks and hardware metric profiling
Cong et al. Understanding performance differences of FPGAs and GPUs
CY1122108T1 (el) Διαταξη συστοιχιας ηλεκτρονικων υπολογιστων για επεξεργασια ενος υπολογιστικου εργου και μεθοδος λειτουργιας αυτης
CN101667135B (zh) 一种交互式并行化编译系统及其编译方法
JP2013545169A5 (ja)
RU2015142982A (ru) Компиляция преобразований в пользовательском интерфейсе повторных вычислений
DE602007004587D1 (de) Verschleierung von Ausführungsspuren eines Computerprogrammcodes
EP2479673A3 (en) Software architecture for validating C++ programs using symbolic execution
JP2013539888A5 (ja)
Diamos et al. Speculative execution on multi-GPU systems
RU2014107726A (ru) Проецирование собственных интерфейсов прикладного программирования операционной системы в другие языки программирования
JP2009134741A5 (ja)
JP2016509714A5 (ja)
Streit et al. Sambamba: A runtime system for online adaptive parallelization
RU2018142897A (ru) Оптимизатор запроса для использования cpu и рефакторинга кода
Cordes et al. Automatic extraction of pipeline parallelism for embedded heterogeneous multi-core platforms
JP2008518355A5 (ja)
Langdal et al. Extending OMPT to support grain graphs
IN2014CH02634A (ja)
Sabne et al. Effects of compiler optimizations in openmp to cuda translation
Kumar et al. An approach for compiler optimization to exploit instruction level parallelism
Aguilar et al. Unified identification of multiple forms of parallelism in embedded applications
Jensen et al. Compiler feedback using continuous dynamic compilation during development
Kim et al. Analysis of the GPGPU Performance for Various Combinations of Workloads Executed Concurrently