JP2015534178A - アドレスマッピング - Google Patents

Abstract

本開示は、アドレスマッピングのための方法、メモリユニット、および装置を含む。１つの方法は、いくつかの論理アドレスに対応する論理−物理マッピングデータを有する、マッピングユニットを提供することを含む。当該マッピングユニットは、自身と関連付けられた可変データユニット種類を有しており、可変データユニット種類によって定義されたサイズを有するいくつかの物理データユニットのメモリ上の位置を示すマッピングデータを含む、第１の部分と、マッピングユニットが属するマッピングユニット群のいくつかの他のマッピングユニットのメモリ上の位置を示すマッピングデータを含む、第２の部分とを含む。【選択図】図１

Description

本開示は、一般的に半導体メモリおよび方法に関し、より具体的には、アドレスマッピングに関する。

メモリデバイスは、一般的には、コンピュータまたは他の電子デバイスの中の内部回路、半導体回路、集積回路として提供される。揮発性メモリおよび不揮発性メモリを含む多くの異なる種類のメモリが存在する。揮発性メモリは、そのデータ（例えば、情報）を維持するために電力を必要とし得るが、とりわけ、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、および同期式ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）を含む。不揮発性メモリは、電源が供給されていないときに、記憶されたデータを保持することによって、持続性のデータを提供することが可能であり、とりわけ、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）および抵抗ランダムアクセスメモリ（ＲＲＡＭ）などの抵抗可変メモリ、ならびにスピントルクトランスファランダムアクセスメモリ（ＳＴＴ ＲＡＭ）などの磁気ランダムアクセスメモリ（ＭＲＡＭ）を含み得る。

メモリデバイスは組み合わせて、ソリッドステートドライブ（ＳＳＤ）を形成することが可能である。ソリッドステートドライブは、様々な他の種類の不揮発性メモリおよび揮発性メモリの中で、ＮＡＮＤフラッシュメモリおよび／またはＮＯＲフラッシュメモリなどの不揮発性メモリを含み得、かつ／またはＤＲＡＭなどの揮発性メモリを含み得る。浮遊ゲートフラッシュデバイスおよび電荷トラップフラッシュ（ＣＴＦ）デバイスを含むフラッシュメモリデバイスは、電荷を記憶するために用いられる記憶構造（例えば、浮遊ゲートまたは電荷トラップ構造）を有するメモリセルを含み、広い範囲の電子応用のための不揮発性メモリとして利用され得る。

様々な装置（例えば、コンピューティングシステム）は、ホスト（例えば、様々な他の種類のホストの中でも、パーソナルラップトップコンピュータ、デスクトップコンピュータ、デジタルカメラ、モバイル電話、またはメモリカード読み取り装置）に連結されたＳＳＤを含み得る。ＳＳＤ動作と関連付けられたメモリ管理プロセスは、例えば、サブページ書き込み、不整合書き込み、および／または予測不可能な一時的および空間的局所性による非効率性を被りかねない。このような非効率性は、ホストから受信された指令（例えば、書き込み指令、読み出し指令、消去指令など）と関連付けられた入／出力（Ｉ／Ｏ）作業負荷の不規則性などの要因に依存し得るが、これは、他の欠点の中でも、書き込み増幅作用を増加させ、かつ／またはガベージコレクション効率を減少させかねない。メモリ管理プロセスは、論理アドレススペースと物理アドレススペースとの間でマッピングする（例えば、メモリ上に記憶されている物理データの位置を決定する）ために、しばしば、論理−物理（Ｌ２Ｐ）マッピングデータ構造（例えば、テーブル）を用いる。しかしながら、多くの現行のＬ２Ｐマッピング方式は、ホストＩ／Ｏ作業負荷パターンの不規則性を効果的に説明することが不可能である。

本開示のいくつかの実施形態による、少なくとも１つのメモリシステムを含むコンピューティングシステムの形態での装置のブロック図である。 以前のアドレスマッピング方式による、論理−物理アドレスマップである。 本開示のいくつかの実施形態による、論理−物理アドレスマップである。 本開示のいくつかの実施形態による、いくつかのマッピングユニット群を示す。 本開示のいくつかの実施形態による、アドレスマッピングと関連付けられたいくつかのマッピングユニットを示す。 本開示のいくつかの実施形態による、アドレスマッピングと関連付けられたいくつかのマッピングユニットを示す。 本開示のいくつかの実施形態による、アドレスマッピングと関連付けられたいくつかのマッピングユニットを示す。 本開示のいくつかの実施形態による、アドレスマッピングと関連付けられたいくつかのマッピングユニットを示す。 本開示のいくつかの実施形態による、アドレスマッピングと関連付けられたいくつかのマッピングユニットを示す。 本開示のいくつかの実施形態による、マッピングユニットを更新することに関連付けられた機能フローチャートを示す。

本開示は、アドレスマッピングのための方法、メモリユニット、および装置を含む。１つの方法は、いくつかの論理アドレスに関連付けられた論理−物理マッピングデータを有するマッピングユニットを提供することを含む。マッピングユニットは、自身と関連付けられた可変データユニット種類を有しており、可変データユニット種類によって定義されたサイズを有するいくつかの物理データユニットのメモリ上の位置を示すマッピングデータを含む、第１の部分と、マッピングユニットが属するマッピングユニット群のいくつかの他のマッピングユニットのメモリ上の位置を示すマッピングデータを含む、第２の部分とを含む。

本開示のいくつかの実施形態は、例えば、ホストのＩ／Ｏ作業負荷に基づいて調整することが可能な論理−物理アドレスマッピング方式を提供することが可能である。したがって、いくつかの実施形態は、従来のアドレスマッピング技法と比較して改善されたガベージコレクション効率および／または減少した書き込み増幅作用などの恩典を提供することが可能である。

本開示の次の詳細な説明において、その一部を形成し、その中で、本開示のいくつかの実施形態がどのように実施され得るかを例示によって示す、添付図面を参照する。これらの実施形態は、当業者が本開示の実施形態を実施することを可能とするように十分詳細に説明されており、他の実施形態が利用され得ること、また、プロセス的、電気的、および／または構造的な変更が、本開示の範囲から逸脱することなくなされ得ることを理解すべきである。本明細書で用いられる「Ｄ」および「ｍ」という指定文字は、特に図面中の参照番号に関しては、そのように指定されたいくつかの特定の特徴部が、本開示のいくつかの実施形態と一緒に含まれ得ることを示す。本明細書で用いられる「いくつかの」ものは、１つ以上のこのようなものを言及し得る。

本明細書中の数字は、第１の桁が図面の図番号に対応し、残余の桁が図面中の要素または構成要素を特定する番号付け規約に準ずる。異なる図間の類似した要素または構成要素は、類似した桁の使用によって特定され得る。例えば、３０１は図３の要素「０１」を参照し得るし、類似の要素は、図４では４０１として参照され得る。理解されるように、本明細書中で様々な実施形態に示す要素は、追加、交換、および／または消去されて、本開示のいくつかのさらなる実施形態を提供することが可能である。加えて、理解されるように、図面中に提供される要素の比率および相対的尺度は、本発明の実施形態を例示することを意図するものであり、制限的な意味でとらえられるべきではない。

図１は、本開示のいくつかの実施形態による、少なくとも１つのメモリシステム１０４を含むコンピューティングシステム１００の形態での装置のブロック図である。本明細書で用いられるメモリシステム１０４、コントローラ１０８、またはメモリデバイス１１０もまた、「装置」と個別に見なされ得る。メモリシステム１０４は、例えばソリッドステートドライブ（ＳＳＤ）であり、ホストインターフェース１０６、コントローラ１０８（例えば、プロセッサおよび／または他の制御回路）、およびいくつかのメモリデバイス１１０−１、・・・、１１０−Ｄ（例えば、ＮＡＮＤフラッシュデバイスなどのソリッドステートメモリデバイス）を含むことが可能であり、これらはメモリシステム１０４の記憶容量を提供する。いくつかの実施形態では、コントローラ１０８、メモリデバイス１１０−１〜１１０−Ｄ、および／またはホストインターフェース１０６は、１つのダイ上にまたは１つのパケット内に物理的に置かれ得る（例えば、管理ＮＡＮＤ応用分野）。また、いくつかの実施形態では、メモリ（例えば、メモリデバイス１１０−１〜１１０−Ｄ）は、１つのメモリデバイスを含むことが可能である。この例では、メモリデバイス１１０−１〜１１０−Ｄの各々は、それぞれのメモリチャネルに対応し、このチャネルは、一群のメモリデバイス（例えば、ダイまたはチップ）を含み得るが、しかしながら、実施形態はそのようには制限されない。加えて、いくつかの実施形態では、メモリデバイス１１０は、異なる種類のメモリを含むことが可能である。例えば、メモリデバイス１１０−１〜１１０−Ｄは、相変化メモリデバイス、ＤＲＡＭデバイス、マルチレベル（ＭＬＣ）ＮＡＮＤフラッシュデバイス、単一レベル（ＳＬＣ）ＮＡＮＤフラッシュデバイス、および／またはこれらの組み合わせを含むことが可能である。

ホストインターフェース１０６は、メモリシステム１０４とホスト１０２との間でデータを転送するために用いることが可能である。インターフェース１０６は、標準化されたインターフェースの形態であり得る。例えば、メモリシステム１０４をコンピューティングシステム１０１中でデータ記憶のために用いるとき、インターフェース１０６は、他のコネクタおよびインターフェースの中でも、シリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）、シリアルアタッチドＳＣＳＩ（ＳＡＳ）、周辺構成要素相互接続エクスプレス（ＰＣＩｅ）、またはユニバーサルシリアルバス（ＵＳＢ）であり得る。一般に、しかしながら、インターフェース１０６は、インターフェース１０６用のコンパティブルなコネクタを有するホスト１０２とメモリシステム１０４との間で制御権、アドレス、データ、および他の信号を回すためのインターフェースを提供することが可能である。ホスト１０２は、他の種類のホストの中でも、パーソナルラップトップコンピュータ、デスクトップコンピュータ、デジタルカメラ、モバイル電話、またはメモリカード読み取り装置などのホストシステムであり得る。ホスト１０２は、システムマザーボードおよび／またはバックプレーンを含むことが可能であり、いくつかのメモリアクセスデバイス（例えば、いくつかのプロセッサ）を含むことが可能である。

コントローラ１０８は、他の動作の中でも、データの読み出し動作、書き込み動作、および消去動作を制御するために、メモリ（例えば、メモリデバイス１１０−１〜１１０−Ｄ）と通信することが可能である。コントローラ１０８は、例えば、メモリへのアクセスを制御するためおよび／またはホスト１０２とメモリとの間でのデータ転送を容易化するために、ハードウェアおよび／またはソフトウェア（例えば、１つ以上の集積回路）および／またはソフトウェアの形態でのいくつかの構成要素を含むことが可能である。

図１に示す例では、コントローラ１０８は、ホストＩ／Ｏ管理構成要素１１２、フラッシュ変換層（ＦＴＬ）１１４、およびメモリユニット管理構成要素１１６を含む。しかしながら、コントローラ１０８は、本開示の実施形態を曖昧にしないために図示されない様々な他の構成要素を含み得る。また、構成要素１１２、１１４、および１１６は、コントローラ１０８上に存在しているものとして図示されているが、一部の実施形態では、構成要素１１２、１１４、および／または１１６は、システム１００中の別のどこかに（例えば、独立した構成要素としてまたは当該システムの異なる構成要素上に存在するものとして）存在し得る。

メモリ（例えば、メモリデバイス１１０−１〜１１０−Ｄ）がいくつかのメモリセルアレイを含む実施形態では、これらのアレイは、例えば、ＮＡＮＤアーキテクチャを持つフラッシュアレイであり得る。しかしながら、実施形態では、特定の種類のメモリアレイまたはアレイアーキテクチャには制限されない。メモリセルは、例えば、群として消去され、ブロック当たりいくつかのデータページを記憶することが可能ないくつかのブロックに分割することが可能である。いくつかのブロックを、一プレーンのメモリセルに含むことが可能であり、アレイはいくつかのプレーンを含むことが可能である。本明細書で用いられる「データのページ」とは、コントローラ１０８が１つの書き込み／読み出し動作の一部としてメモリ１１０に／から読み出し／書き込みするように構成されるデータの量のことであり、「フラッシュページ」と呼ぶことが可能である。一例として、メモリデバイスは、８ＫＢ（キロバイト）のページサイズを有し得て、ブロック当たり１２８ページのデータ、プレーン当たり２０４８ブロック、デバイス当たり１６プレーンを記憶するように構成され得る。

従来型のハードディスクドライブの場合とは異なって、フラッシュメモリに記憶されたデータは、直接上書きされることは不可能である。すなわち、あるブロックのフラッシュセルは、それに対してデータを再書き込みすることに先立って、消去されなければならない（例えば、一時に１ページ）。メモリデバイス１１０−１〜１１０−Ｄのうちの少なくとも１つがフラッシュメモリセルを含む実施形態では、コントローラ１０８は、論理―物理マッピング方式によってホスト１０２とメモリ１１０との間で転送されるデータを管理することが可能である。例えば、フラッシュ変換層１１４は、論理アドレス指定方式（例えば、論理ブロックアドレス指定（ＬＢＡ））を用いることが可能である。一例として、ホスト１０２から受信された新しいデータをメモリ１１０にすでに書き込まれている古いデータと置き換えるとき、コントローラ１０８は、この新しいデータをメモリ１１０上の新しい位置に書き込むことが可能であり、ＦＴＬ１１４の論理―物理マッピングは、書き込まれる新しいデータと関連付けられた対応する論理アドレス（複数可）が新しい物理的位置を示す（指示する）ように更新することが可能である。有効なデータをもはや記憶していない古い位置は、再度書き込まれることに先立って消去される。

フラッシュメモリセルは、それらが信頼性のないものとなる以前に限られた回数だけ循環させる（例えば、プログラムされる／消去される）ことが可能である。コントローラ１０８は、ウェアレベリングを実装してメモリ１１０上の摩耗速度を制御することが可能であり、これが、アレイ全体にわたって循環をより均一に広げることによって特定の群（例えば、ブロック）に対して実施されるプログラム／消去循環の回数を減少させることが可能である。ウェアレベリングは、ガベージコレクションと呼ばれる技法を含み得るが、これは、最も多くの無効なページを有するブロックを再生する（例えば、消去して書き込みに対して利用可能とする）ことがあり得る。無効なページとは、無効なデータを含むページ（例えば、自身と関連付けられた最新のマッピングをもはや有しないページ）のことであり得る。代替例では、ガベージコレクションは、しきい値量の無効ページを超えるページを持つブロックを再生することを含み得る。書き込み動作のために十分な自由ブロックが存在する場合、ガベージコレクション動作は発生し得ない。

書き込み増幅は、データをフラッシュメモリデバイス１１０に書き込むときに発生し得る。メモリアレイにデータをランダムに書き込むとき、コントローラ１０８は、アレイ中に利用可能なスペースがないかどうか走査する。メモリアレイ中の利用可能スペースは、データを記憶していないおよび／または消去された個々のセル、ページ、および／またはメモリセルのブロックであり得る。選択された位置にデータを書き込むための十分な利用可能スペースが存在する場合、データはメモリアレイの選択された位置に書き込まれる。選択された位置に十分な利用可能スペースが存在しない場合、メモリアレイ中のデータは、選択された位置に既に存在するデータを読み出し、新しい位置にコピーし、移動し、または別様に再書き込みして消去することによって再配置されて、選択された位置に再書き込みされる新しいデータのために利用可能スペースを残す。メモリアレイ中の有効データの再配置は、書き込み増幅と呼ばれるが、それは、メモリに書き込まれるデータの量が、選択された位置に十分な利用可能スペースがあった場合に発生するデータの量を超える（例えば、データの物理量は書き込むことを意図される論理量を超える）からである。書き込み増幅は好ましくないが、それは帯域幅を消耗させ、それにより性能を落とし、ＳＳＤの有効寿命を減少させかねないからである。書き込み増幅の量は、ガベージコレクション効率、ウェアレベリング効率、ランダム書き込み（例えば、非連続的な論理アドレスへの書き込み）の量、および／または過剰プロビジョニング（例えば、他の要因のなかでも、フラッシュメモリの物理的容量とユーザに対して利用可能なオペレーティングシステムを介して提示される論理容量との間の差）などの様々な要因によって実効化され得る。

フラッシュ変換層１１４は、ホストＩ／Ｏ管理構成要素１１２およびマッピングユニット管理構成要素１１６と協働して、本明細書に説明するいくつかの実施形態に従ってアドレスマッピングを実施する。いくつかの実施形態では、ホストＩ／Ｏ管理構成要素１１２は、（例えば、ＦＴＬ１１４を介してのマッピングに先立って）ホスト１０２からの書き込み指令に関連して受信されたデータを管理する。ホスト１０２のＩ／Ｏ作業負荷は不規則および／または可変であり得る。例えば、大きいファイル書き込み（例えば、大きいデータ量に対応する書き込み）は、しばしば、小さい書き込み（例えば、小さい量のデータに対応する書き込み）と混合され得る。この文脈で、「大きい」および「小さい」は、サイズの相対的な差のみのことである。一例として、小さい書き込みは、より大きいファイルに対応する４ＫＢのメタデータの書き込みのことであり得る。大きいファイルの書き込みは、例えば、１２８ＫＢのデータの書き込みを含み得る。大きいファイルの書き込みは、いくつかの連続する大きいファイルの書き込みを含み得る。例えば、２ＧＢの映像ファイルの書き込みは、ホスト１０２からのいくつかの連続する１２８ＫＢの書き込み指令を含み得る。

ホストＩ／Ｏ管理１１２は、受信されたデータを特定のサイズの単位で管理するように構成することが可能である。ホストＩ／Ｏ管理構成要素１１２によって管理されるデータユニットの特定のサイズは、利用可能なバッファのサイズに対応することが可能であり、例えば、４ＫＢであり得る。したがって、ホストＩ／Ｏ管理１１２は、ホスト１０２から受信されたデータを４ＫＢ単位としてＦＴＬ１１４を介してマッピングされるように編成することが可能である。本明細書で用いられる、ホストＩ／Ｏ管理構成１１２によって管理されるデータユニットサイズは、「システムページサイズ」と呼ぶことが可能である。

本明細書でさらに説明するように、マッピングユニット（ＭＵ）管理１１６は、いくつかの実施形態において、ホスト１０２のＩ／Ｏ作業負荷を監視することが可能である。例えば、ＭＵ管理１１６は、複数のメモリユニットおよび／またはメモリユニット群（ＭＵＧ）を求めて、ホスト１０２からの入力する書き込み指令と関連付けられた論理アドレスおよびそれと関連付けられた対応するサイズ（例えば、データの量）を追跡することが可能であるが、これらは、例えば、それぞれのＭＵおよび／またはＭＵＧに対するデータユニットサイズを決定するために用いることが可能である。

図２は、以前のアドレスマッピング方式に関わる論理−物理（Ｌ２Ｐ）アドレスマップ２０１である。Ｌ２Ｐマップ２０１は、例えば、テーブルなどのデータ構造の形態であり得る。Ｌ２Ｐマップ２０１は、一緒にしてＭＵ２０３と呼ばれる、いくつかのＭＵ２０３−０、２０３−１、２０３−２、・・・、２０３−ｉなどを含む。ＭＵ２０３の各々は、論理アドレスと物理アドレスとの間でマッピングするために用いられる固定量のマッピングデータを記憶することが可能である。固定量のデータは、データが書き込まれるメモリと関連付けられたページサイズに等しくあり得る。例えば、メモリ（例えば、図１に示すメモリデバイス１１０）が、８ＫＢの関連付けられたページサイズを有する場合、各々のＭＵ２０３は、８ＫＢのマッピングデータを記憶し得る。各々のＭＵ２０３は、各々が論理ページを物理ページにマッピングする固定数のエントリを含む物理アドレス（ＰＡ）データ構造（例えば、テーブル）を含む。例えば、図２に示すように、ＰＡテーブル２０５は、いくつかのエントリ（例えば、ＰＡ［０］、ＰＡ［１］、ＰＡ［２］、・・・、ＰＡ［ＰＡ＿ＰＥＲ＿ＭＵ−１］）を含むが、ここで、「ＰＡ＿ＰＥＲ＿ＭＵ」は、例えば、２，０４８であり得る。したがって、各々のＭＵ２０３が２，０４８のエントリを含み、各々のエントリが８ＫＢのページにマッピングする場合、各々のＭＵ２０３は、１６ＭＢ（例えば、エントリ当たり８ＫＢに２，０４８エントリを乗算する）のメモリをマッピングすることが可能である。

アドレスマップ２０１の比較的大きいサイズのため、ＭＵ２０３は、適切であるとき、メモリ（例えば、メモリ１１０）上に記憶して、ホスト（例えば、ホスト１０２）からの書き込み動作に関連付けて書き込まれる論理アドレスに基づいて、アクセスすることが可能である。例えば、１つ以上のＭＵ２０３を、例えば、メモリ１１０からコントローラのメモリ（例えば、ＤＲＡＭ、ＳＲＡＭなど）に転送することが可能である。すると、アクセスされたＭＵ２０３のマッピングデータは、それがメモリ上の適切な物理位置にマッピングするように更新することが可能であり、更新されたＭＵ２０３はメモリ２１０に書き戻すことが可能である。

しかしながら、図２で説明したアドレスマッピング方式などの先行技術によるアドレスマッピング方式は、様々な欠点を有し得るが、これらは、例えば、増加した書き込み増幅を招きかねない。例えば、それぞれのＭＵ２０３の各々に対応するＰＡテーブル２０５のエントリの各々は、同じ量の物理データ（例えば、この例では８ＫＢページサイズ）にマッピングする。ホストＩ／Ｏ作業負荷は不規則および／または可変であり得るため、ＭＵ２０３によってマッピングされた物理データユニットのサイズに対する可撓性の欠如は、例えば、長い連続したデータ書き込みによる大きい更新回数（例えば、マッピングテーブルエントリへ）、サブページ書き込み（例えば、ページサイズ未満のデータ量の書き込み）および／またはランダムなメモリ位置に対する小さいデータの書き込みによる不整合書き込み（例えば、物理ページ境界と整合していないデータユニットの書き込み）などのＭＵ管理オーバーヘッドの量の増加を招きかねない。可変のおよび／または不規則のホストＩ／Ｏ作業負荷もまた、予測不可能な時間的および／または空間的局所性を招きかねず、これがまた、アドレスマップ２０１のＭＵ２０３によってマッピングされた物理データユニットのサイズに対する可撓性（例えば、適応性）の欠如による増加した書き込み増幅を招きかねない。図３〜１０に関連付けて以下にさらに説明するように、本開示のいくつかの実施形態は、図２に関連して説明したような方式と比較してより可撓性のあるアドレスマッピング方式を提供するが、これは、他の恩典の中でも改善された書き込み増幅を提供することが可能である。

図３は、本開示のいくつかの実施形態による、Ｌ２Ｐマップ３０１である。Ｌ２Ｐマップ３０１は、例えば、テーブルなどのデータ構造の形態であり得る。Ｌ２Ｐマップ３０１は、一緒にしてＭＵ３０３と呼ばれる、いくつかのＭＵ３０３−０、３０３−１、３０３−２、・・・、３０３−ｉなどを含む。いくつかの実施形態では、図２に説明したＭＵ２０３に類似して、ＭＵ３０３の各々は、論理アドレスと物理アドレスとの間でマッピングするために用いられる固定量のマッピングデータを記憶することが可能である。固定量のデータは、データが書き込まれるメモリ（例えば、図１に示すメモリ１１０）と関連付けられたページサイズに等しくあり得る。例えば、メモリが８ＫＢの関連付けられたページサイズを有する場合、各々のＭＵ３０３は、８ＫＢの利用可能なマッピングデータスペースを含み得る。

各々のＭＵ３０３は、いくつかの論理アドレスに対応する。いくつかの実施形態では、各々のＭＵ３０３は、固定範囲の非重複論理アドレスに対応する。例えば、ＭＵ３０３−０は論理アドレス０〜１，０２４に対応し、ＭＵ３０３−１は論理アドレス１，０２５〜２，０４８に対応する、などである。また、本明細書にさらに説明するように、各々のＭＵ３０３は、関連付けられた可変のデータユニット種類を有し得るが、これは、特定のＭＵ３０３によってマッピングされた物理データユニットのサイズを定義することが可能である。

図３のＭＵ３０３−ｉによって例示されるように、各々のＭＵ３０３は、マッピングデータの第１の部分３０５およびマッピングデータの第２の部分３０７を含み得る。第１の部分３０５は、可変データユニット種類によって定義されたサイズを有するいくつかの物理データユニットのメモリ（例えば、メモリ１１０）上の位置を示すマッピングデータを含み得る。一例として、第１の部分３０５は、物理アドレス（ＰＡ）テーブル（例えば、データユニットマッピングテーブル）を含み得る。しかしながら、各々が物理ページにマッピングするエントリを有する図２に示すＰＡテーブル２０５などのＰＡテーブルを用いる先行技術による方式とは異なって、ＰＡテーブル３０５のエントリは各々が、ページサイズに等しくあり得るまたはあり得ない特定のサイズを有する物理データユニットにマッピングする。例えば、いくつかの実施形態では，Ｌ２Ｐマップ３０１は、自身と関連付けられたベースデータユニットサイズを有する。本明細書で用いられる場合、ベースデータユニットサイズは、Ｌ２Ｐマップ３０１を介してマッピングされた最小のデータユニットサイズのことであり得る。例えば、ベースデータユニットサイズは、メモリのページサイズより小さい、等しい、または大きいことがあり得る。一例として、メモリのページサイズが８ＫＢであれば、ベースデータユニットサイズは、４ＫＢ、８ＫＢ、１６ＫＢなどであり得る。いくつかの実施形態では、ベースデータユニットサイズは、システムページサイズ（例えば、図１に示すホストＩ／Ｏ管理１１２によって管理されるデータサイズ）に等しくあり得る。

様々な例では、システムページサイズは、メモリのページサイズ（例えば、フラッシュページサイズ）と同一ではないということがあり得る。例えば、システムページサイズは、４ＫＢであり得るし、メモリのページサイズは８ＫＢであり得るが、これは、（例えば、以前の方式での場合のように、論理−物理マッピングが８ＫＢページサイズにしかマッピングしない場合には）Ｉ／Ｏ要求と関連付けられたデータ細分化および／または不整合を招きかねない。したがって、本開示のいくつかの実施形態では、ベースデータユニットサイズは、システムページサイズと同一であるが、しかしながら、実施形態はそのように制限されない。

図３に示す例では、ＭＵ３０３−ｉのＰＡテーブル３０５は、エントリＰＡ［０］〜ＰＡ［ＰＡ＿ＰＥＲ＿ＭＵ−１］を含むが、式中「ＰＡ＿ＰＥＲ＿ＭＵ」は、例えば、１，０２４である。以下にさらに説明するように、マッピングテーブル３０５中のエントリの数は、他の要因の中でも、テーブル３０５に対して用いられる利用可能なマッピングデータスペースおよびエントリＰＡ［０］〜ＰＡ［ＰＡ＿ＰＥＲ＿ＭＵ−１］によってマッピングされるデータユニットのサイズなどの要因によって異なり得る。一例として、マッピングテーブル３０５のエントリの各々は、ベースデータユニットサイズを有する物理データユニットのメモリ上の位置を示すことが可能である。しかしながら、以下にさらに説明するように、いくつかの実施形態では、マッピングテーブルのエントリは、ベースデータユニットサイズ以外のサイズ（例えば、ベースデータユニットサイズの倍数であり得る）を有する物理データユニットのメモリ上の位置を示すことが可能である。

マッピングユニット３０３の第２の部分３０７は、マッピングユニット３０３が属するマッピングユニット群のいくつかの他のマッピングユニットのメモリ上の位置を示すマッピングデータを含むことが可能である。一例として、第２の部分３０７は、ＭＵ３０３−ｉが属する特定のマッピングユニット群のマッピングユニットの各々の（例えば、メモリ１１０のメモリ上の）位置を指示するエントリを含むマッピングテーブル（例えば、ＭＵマッピングテーブル）であり得る。したがって、ＭＵマッピングテーブル３０７のエントリは、物理マッピングユニットアドレスＰＭＵＡ［０］、ＰＭＵＡ［１］、ＰＭＵＡ［２］、・・・、ＰＭＵＡ［ｍ−１］を含むが、式中「ｍ」は１２８、２５６、５１２、２，０４８などであり得る。以下にさらに説明するように、Ｌ２Ｐマップ３０１は、各々が固定範囲の非重複ＭＵ３０３であり得るいくつかのマッピングユニット群（ＭＵＧ）を含み得る。例えば、各々のＭＵＧが５１２のＭＵ３０３を含む場合、第１のＭＵＧはＭＵ［０］〜ＭＵ［５１１］を含み得るし、次のＭＵＧはＭＵ［５１２］〜ＭＵ［１０２３］を含み得る、などとなる。

本明細書にさらに説明するように、いくつかの実施形態では、第２の部分３０７は、ＭＵＧのそれぞれのＭＵに対応する可変データユニット種類を示すデータを含むことが可能である。例えば、テーブル３０７の各々のエントリ（例えば、ＰＭＵＡ［０］、ＰＭＵＡ［１］、ＰＭＵＡ［２］、・・・、ＰＭＵＡ［ｍ−１］）は、それぞれのエントリがマッピングする特定のＭＵに対応する可変データユニット種類を示すデータを含むことが可能である。

いくつかの実施形態では、ＭＵ（例えば、３０３）に対応する利用可能なマッピングデータスペースの総量は、ＭＵＧによってマッピングされるスペースの特定に総量を維持しながらも、（例えば、第１の部分３０５と第２の部分３０７との間で）様々な様式で配分することが可能である。すなわち、そのテーブルサイズは、テーブルサイズがＭＵＧ間で異なるように調節することが可能である。１つの例として、ＭＵ３０３−ｉは、２ＧＢのスペースをマッピングする特定のＭＵＧ中の「ｍ」個のＭＵのうちの１つであり得る。この例として、テーブル３０５の各々のエントリが４ＫＢのベースデータユニットサイズに等しい物理データユニットにマッピングすると仮定する。したがって、テーブル３０５中のエントリの数（例えば、ＰＡ＿ＰＥＲ＿ＭＵ）が１０２４であれば、ＭＵ３０３−ｉは、４ＭＢのスペース（１０２４×４ＫＢ）をマッピングする。したがって、ＭＵ３０３−ｉが属するＭＵＧが２ＧＢのスペースをマッピングするためには、テーブル３０７中のエントリの数（例えば、「ｍ」）は、５１２（４ＭＢ×５１２＝２ＧＢ）でなければならない。代替的には、ＰＡ＿ＰＥＲ＿ＭＵは、ＭＵ３０３−ｉが５１２ＫＢ（１２８×４ＫＢ）をマッピングするように１２８であり得るし、「ｍ」は４０９６（５１２ＫＢ×４０９６＝２ＧＢ）であり得る。しかしながら、実施形態はそのように限られることはない。

図４は、本開示のいくつかの実施形態による、いくつかのマッピングユニット群を示す。いくつかの実施形態では、Ｌ２ＰマップのＭＵは、いくつかのＭＵＧに編成することが可能である。図４は、いくつかのＭＵＧ４０９−０（ＭＵＧ［０］）および４０９−１（ＭＵＧ［１］）を含むＬ２Ｐマップ４０１を図示するが、しかしながら、いくつかの実施形態は、３つ以上のＭＵＧを含むことが可能である。図４のＭＵは、図３で説明したＭＵ３０３に類似し得る。ＭＵＧ４０９の各々は、いくつかのＭＵ（例えば、ＭＵ［０］、ＭＵ［１］ＭＵ［２］、・・・、ＭＵ［ｉ］、・・・）を含む。いくつかの実施形態では、ＭＵの各々は、同一の量のメモリスペース（例えば、４ＭＢ、１６ＭＢ、１２８ＭＢなど）をマッピングする。しかしながら、特定のＭＵＧ（例えば、４０９−０）のＭＵは、異なるＭＵＧ（例えば、４０９−１）のＭＵとは異なる量のメモリスペースをマッピングし得る。いくつかの実施形態では、ＭＵＧ４０９の各々は、同一の量のメモリスペース（例えば、２５６ＭＢ、２ＧＢ、４ＧＢなど）をマッピングするが、しかしながら、実施形態はそのように制限されることはない。いくつかの実施形態では、各々のＭＵＧ４０９は、特定の範囲の論理アドレスに対応し、それぞれのＭＵＧ４０９に対応する論理アドレスは、重複しない。したがって、ＭＵＧ４０９−０によってマッピングされた論理アドレススペースは、ＭＵＧ４０９−１によってマッピングされた論理アドレススペースとは異なる。

図３に関連して上述したように、各々のＭＵＧ４０９のＭＵは、第１の部分４０５および第２の部分４０７を含むマッピングデータスペース中に固定量のマッピングデータを記憶することが可能である。図４に示すように、ＭＵＧ４０９−０のＭＵ［２］は、第１の部分４０５−０および第２の部分４０７−０を含む。同様に、ＭＵＧ４０９−１のＭＵ［ｉ］は、第１の部分４０５−１および第２の部分４０７−１を含む。第２の部分４０７は、ＭＵＧ４０９のＭＵの各々のメモリ上の位置を指示するエントリを含むＭＵマッピングテーブルであり得る。テーブル４０７はまた、ＭＵＧ４０９のＭＵに対応する可変データユニット種類を示すことが可能である。

動作に際して、ホスト（例えば、１０２）は、いくつかの論理アドレスと関連付けられた書き込み指令を発行することが可能である。コントローラ（例えば、１０８）は、書き込み指令を受信することが可能であり、これらいくつかの論理アドレスに対応する（メモリ１１０などのメモリ上に記憶され得る）特定のＭＵに（例えば、ＦＴＬ１１４などのＦＴＬを介して）アクセスすることが可能である。書き込み指令に対応するデータは、メモリに書き込むことが可能であり、ＭＵの部分４０５のマッピングデータは、論理アドレスが新しく書き込まれるデータのメモリ上の位置にマッピングするように更新することが可能である。いくつかの実施形態では、ＭＵの第２の部分４０７のマッピングデータもまた、（例えば、ＭＵをメモリに書き戻すことに先立って）更新することが可能である。図１０に関連してさらに説明するように、第２の部分４０７の最新のマッピングデータを維持することは、ＭＵＧ４０９のＭＵ（例えば、最新にメモリに書き込まれたＭＵ）のうちの現在最新の１つを決定することと、更新されているＭＵの第２の部分４０７に対応する無効インジケータを、ＭＵＧの現在最新のＭＵの第２の部分４０７に対応する最新のインジケータと交換することと、を含み得る。

図５は、本開示のいくつかの実施形態による、アドレスマッピングと関連付けられたいくつかのマッピングユニット（５０３−０、５０３−１、５０３−２、・・・、５０３−ｉ、・・・）を示す。上述したように、ＭＵ５０３は、Ｌ２Ｐマップ５０１中のＭＵＧ５０９などのいくつかのＭＵＧとして編成することが可能である。図５のＭＵ５０３およびＭＵＧ５０９は、例えば、先行する図と関連付けて説明したＭＵおよびＭＵＧに類似し得る。この例では、ＭＵＧ５０９は、ＭＵ５０３−ｉ（ＭＵ［ｉ］）およびいくつかの他の「隣接する」ＭＵ５０３を含む。図５に示すように、ＭＵ［ｉ］は、いくつかの物理データユニットのメモリ５１０上の位置を示すマッピングデータを含む第１の部分５０５と、ＭＵ［ｉ］が属するＭＵＧ５０９のいくつかの他のＭＵのメモリ５１０上の位置を示すマッピングデータを含む第２の部分５０７とを含む。いくつかの実施形態では、部分５０７のマッピングデータは、メモリ５１０以外のメモリ上（例えば、異なるメモリデバイスおよび／または異なる種類のメモリ上）の位置を示すことが可能である。

メモリ５１０は、例えば、図１に示すメモリデバイス１１０−１〜１１０−Ｄなどのいくつかのメモリデバイスを含むことが可能である。図５に示す例では、メモリ５１０は、第１のダイ（ダイ０）および第２のダイ（ダイ１）を含むが、各々が第１のプレーン（プレーン０）および第２のプレーン（プレーン１）のメモリセルを含むが、しかしながら、実施形態は、メモリ５１０と関連付けられた特定の数のダイおよび／またはプレーンに限られるわけではない。

ＭＵ［ｉ］の部分５０５は、例えば、データユニットマッピングテーブルを含むことが可能である。図５に示す例では、部分５０５は、エントリＰＡ［０］〜［ＰＡ＿ＰＥＲ＿ＭＵ−１］を有するテーブルを含むが、各々のエントリは、メモリ５１０上の物理データユニットの位置を示す（例えば、指示する）。例えば、この例では、それぞれのテーブルエントリＰＡ［０］、ＰＡ［１］、およびＰＡ［２］に対応する矢印５１１−０、５１１−１、および５１１−２は、メモリ５１０上の４ＫＢの物理データユニットを指示する。すなわち、部分５０５の各々のテーブルエントリは、メモリ５１０上のデータユニットの物理アドレス（ＰＡ）を示すことが可能である。本明細書に説明するように、部分５０５のテーブルエントリが指示するデータユニットのサイズは、ＭＵ［ｉ］に対応する可変データユニット種類によって定義される。

ＭＵ［ｉ］の部分５０７はまた、例えば、ＭＵマッピングテーブルを含むことが可能である。図５に示す例では、部分５０７は、ＭＵＧ５０９の各々のそれぞれのＭＵに対応するエントリを含むテーブルを含む。この例では、ＭＵＧ５０９に対応するＭＵの数は、指標「ｍ」で示される。したがって、部分５０７の各々のテーブルエントリは、（例えば、物理マッピングユニットアドレスＰＭＵＡ［０］〜ＰＭＵＡ［ｍ−１］によって示すように）ＭＵＧ５０９の「ｍ」個のＭＵのうちの特定の１つのメモリ５１０上の位置を示す。

部分５０７の各々のテーブルエントリはまた、エントリが対応するＭＵの可変ユニットデータ種類（ＴＰ）を示す、自身に対応する属性データを含む。可変データユニット種類は、例えば、対応するＭＵのデータユニットサイズを定義することが可能である。一例として、ＴＰ＝０は、対応するＭＵのデータユニットサイズがベースデータユニットサイズ（例えば、いくつかの可変データユニットサイズのうちの最小のデータユニットサイズ）に等しいことを示すことが可能である。ＴＰ＝１は、対応するＭＵのデータユニットサイズがベースデータユニットサイズの２倍に等しいことを示すことが可能であり、ＴＰ＝２は、対応するＭＵのデータユニットサイズがベースデータユニットサイズの４倍に等しいことを示すことが可能である。この例では、ベースデータユニットサイズは４ＫＢである。上述したように、いくつかの実施形態では、ベースデータユニットサイズは、例えば８ＫＢであり得るメモリ（例えば、５１０）に対応するページサイズ未満であり得る。テーブルエントリ５１３−ｉが示すように、ＭＵ［ｉ］は、０という対応する可変データユニット種類（例えば、ＴＰ＝０）を有するが、これは、部分５０５のテーブルエントリが（例えば、矢印５１１−０、５１１−１、および５１１−２によって示すように）メモリ５１０上の４ＫＢデータユニットを指示するという事実によって反映されている。実施形態は、この例に制限されない。

図６は、本開示のいくつかの実施形態による、アドレスマッピングと関連付けられたいくつかのマッピングユニット（６０３−０、６０３−１、６０３−２、・・・、６０３−ｉ、・・・）を示す。上述したように、ＭＵ６０３は、Ｌ２Ｐマップ６０１中のＭＵＧ６０９などのいくつかのＭＵＧとして編成することが可能である。図６のＭＵ６０３およびＭＵＧ６０９は、例えば、先行する図と関連付けて説明したＭＵおよびＭＵＧに類似し得る。この例では、ＭＵＧ６０９は、ＭＵ６０３−ｉ（ＭＵ［ｉ］）およびいくつかの他の「隣接する」ＭＵ６０３（例えば、ＭＵ６０３−ｉが属するＭＵＧ６０９の他のＭＵ６０３）を含む。図６に示すように、ＭＵ［ｉ］は、いくつかの物理データユニットのメモリ６１０上の位置を示すマッピングデータを含む第１の部分６０５−ｉと、ＭＵ［ｉ］が属するＭＵＧ６０９のいくつかの他のＭＵのメモリ６１０上の位置を示すマッピングデータを含む第２の部分６０７−ｉと、を含む。いくつかの実施形態では、部分６０７−ｉのマッピングデータは、メモリ６１０以外のメモリ上（例えば、異なるメモリデバイスおよび／または異なる種類のメモリ上）の位置を示すことが可能である。

メモリ６１０は、例えば、図１に示すメモリデバイス６１０−１〜６１０−Ｄなどのいくつかのメモリデバイスを含むことが可能である。図６に示す例では、メモリ６１０は、第１のダイ（ダイ０）および第２のダイ（ダイ１）を含むが、各々が第１のプレーン（プレーン０）および第２のプレーン（プレーン１）のメモリセルを含むが、しかしながら、実施形態は、メモリ６１０と関連付けられた特定の数のダイおよび／またはプレーンに限られるわけではない。

ＭＵ［ｉ］の部分６０５−ｉは、固定量のスペースを含むことが可能である。いくつかの実施形態では、ＭＵに対応するデータユニットの位置（例えば、物理アドレス）を示すために用いられるスペース６０５−ｉの量（例えば、データユニットマッピングテーブルのサイズ）は、部分６０５−ｉに対応する利用可能な量のスペース未満であり得る。図６に示す例では、利用可能スペース６０５−ｉの一部分は、ＭＵ［ｉ］に対応する可変データユニット種類によって定義されたサイズを有するＭＵ［ｉ］に対応するデータユニットの物理位置を示すデータユニットマッピングテーブル６１５−ｉを含む。スペース６１５−ｉの量は、ＭＵ［ｉ］に対応する可変データユニット種類によって異なり得る。以下にさらに説明するように、この例では、ＭＵ［ｉ］に対応する可変データユニット種類はＴＰ＝１であり、これは、ＭＵ［ｉ］に対応するデータユニットサイズ（例えば、８ＫＢ）がベースデータユニットサイズ（例えば、４ＫＢ）の２倍であることを示すことが可能である。したがって、テーブル６１５−ｉには、ＭＵ［ｉ］に対応する可変データユニット種類がＴＰ＝０であった場合の半分のエントリが存在する。すなわち、ＭＵ［ｉ］に対応する可変データユニットのサイズは、ベースデータユニットサイズの２倍であるから、部分６１５−ｉに対応する半分のテーブルエントリが、同一の量の論理スペースをマッピングするために用いられる。したがって、ＰＡ＿ＰＥＲ＿ＭＵが、ベースデータユニットサイズを取るテーブル６１５−ｉ中のエントリの数を示す場合、ＭＵ［ｉ］に対応するデータユニットサイズがベースデータユニットサイズの２倍であると仮定すると、ＰＡ＿ＰＥＲ＿ＭＵ／２は、テーブル６１５−ｉ中のテーブルエントリの数である。したがって、図６に示すテーブル６１５−ｉは、エントリＰＡ［０］〜ＰＡ［ＰＡ＿ＰＥＲ＿ＭＵ／２］であり、エントリの各々は、メモリ６１０上の８ＫＢデータユニットを（例えば、矢印６１１−ｉで示すように）指示する。

図６に示すように、いくつかの実施形態では、ＭＵ（例えば、ＭＵ［ｉ］）に対応する可変データユニット種類は、可変データユニット種類によって定義されたサイズを有するデータ対応データユニットをマッピングするために用いられるスペース（例えば、６１５−ｉ）の量が、利用可能なスペース（例えば、６０５−ｉ）の量未満になるようなものであり得る。このような実施形態では、利用可能なスペース（６０５−ｉ）の少なくとも一部分（例えば、６２５−ｉ）は、可変データユニット種類によって定義されたサイズ以外のサイズを有するＭＵに対応するデータユニットを指示するインジケータを提供することが可能である。例えば、部分６２５−ｉは、例えば、（例えば、可変／不規則ホストＩ／Ｏ作業負荷のために）ＭＵ［ｉ］によってマッピングされた論理スペースに対する上書きに関連付けられたマップ更新を維持するツリー（例えば、ハッシュツリー、ｂツリーなど）などのデータ構造を含むことが可能である。例えば、ホストによって開始され、ＭＵ［ｉ］に対応する論理アドレス範囲と関連付けられた１つ以上の４ＫＢ書き込み動作には、ＭＵ［ｉ］に対応する同一の論理アドレス範囲に対するいくつかの８ＫＢ書き込み動作が組み入れられ得る。ＭＵ［ｉ］に対応する現在の８ＫＢデータユニットサイズを調節するのではなく、４ＫＢ書き込みのため、部分６２５−ｉは、（例えば、図６の矢印６１９−ｉによって示すように）メモリ６１０上のより小さい４ＫＢデータユニットの位置を示すために用いることが可能である。部分６２５−ｉと関連付けられたスペースの限られた量のために、いくつかの実施形態では、可変データユニット種類は、ホストＩ／Ｏ作業負荷に応答して調節することが可能である。例えば、ＭＵ［ｉ］に対応する論理アドレス範囲に対する上書きに関連付けられた更新の数が、利用可能な更新スペース６２５−ｉがいっぱいになるような数であれば、可変データユニット種類は調節することが可能である（例えば、ＴＰ＝１からＴＰ＝０に変更される）。

ＭＵ［ｉ］の部分６０７−ｉは、例えば、ＭＵＧ６０９に対応するそれぞれのＭＵ６０３の位置を示すエントリを有するＭＵマッピングテーブルを含むことが可能である。ＭＵマッピングテーブル６０７−ｉのエントリはまた、それぞれのＭＵに対応する可変データユニット種類（ＴＰ）を示すことが可能である。この例では、ＭＵＧ６０９に対応するＭＵの数は、指標「ｍ」によって示される。したがって、部分６０７−ｉの各々のテーブルエントリは、（例えば、物理マッピングユニットアドレスＰＭＵＡ［０］〜ＰＭＵＡ［ｍ−１］によって示されるように）ＭＵＧ６０９の「ｍ」個のＭＵのうちの特定の１つのメモリ６１０上の位置を示す。

図６に示すように、ＭＵ［ｉ］に対応するエントリ６１３−ｉは、可変データユニット種類ＴＰ＝１を示すが、これは、この例では、部分６１５−ｉによってマッピングされたデータユニットサイズが、４ＫＢのベースデータユニットサイズのそれの２倍であることを示す。したがって、この例では、可変データユニット種類ＴＰ＝１はまた、スペース６０５−ｉの半分（例えば、６１５−ｉ）は８ＫＢデータユニットをマッピングするために用いられ、スペース６０５−ｉの半分（例えば、６２５−ｉ）は、ＭＵ［ｉ］に対応する論理アドレスに対する上書きと関連付けられたデータユニット（例えば、４ＫＢデータユニット）をマッピングするために用いられることを示す。

図６に示すＭＵ［ｊ］６０３−ｊは、ＭＵ［ｉ］６０３−ｉと同一のＭＵＧ６０９内にある。したがって、ＭＵ［ｉ］の部分６０７−ｉはエントリ６１３−ｊを含むが、これは、ＭＵ［ｊ］のメモリ６１０上の物理位置と、ＭＵ［ｊ］に対応する可変データユニット種類（例えば、ＴＰ＝３）とを（矢印６１７−ｊによって表されるＰＭＵＡ［ｊ］を介して）示す。この例では、ＴＰ＝３は、ＭＵ［ｊ］に対応するデータユニットサイズは３２ＫＢ（例えば、４ＫＢのベースデータユニットサイズの８倍）であることを示す。ＭＵ［ｊ］に対応するデータユニットサイズはベースデータユニットサイズの８倍であるため、ＭＵ［ｊ］に対応するデータサイズがベースデータユニットサイズであった場合に比べて、ＭＵ［ｊ］によってマッピングされる論理スペースの量をマッピングするために必要とされるＭＵマッピングテーブル６１５−ｊ中のエントリは８倍少なくて済む。したがって、部分６１５−ｊは、エントリＰＡ［０］〜ＰＡ［ＰＡ＿ＰＥＲ＿ＭＵ／８］を含むが、これは３２ＫＢのデータユニットのメモリ６１０上の位置を指示する（例えば、矢印６１１−ｊによって表されるような）インジケータを提供する。したがって、ＭＵ［ｊ］に対応する可変データユニット種類によって定義されたサイズを有するデータユニットに対するマッピング用に利用可能なスペース６０５−ｊの７／８は、未使用である。

上述したように、部分６２５−ｊは、例えば、可変データユニット種類によって定義される（例えば、ベースデータユニットサイズに等しいサイズなどの３２ＫＢ未満のサイズ）以外のサイズを有するＭＵ［ｊ］に対応するデータユニットを指示するインジケータを提供することが可能なハッシュツリーおよび／またはｂツリーなどのデータ構造を含むことが可能である。この例では、部分６２５−ｊは、メモリ６１０上の４ＫＢデータユニットに対する（例えば、矢印６１９−ｊで表される）ポインタを提供する。部分６２５−ｊのマッピングデータ（例えば、ツリーエントリ）は、ＭＵ［ｊ］によってマッピングされた論理アドレススペースに対する上書き（例えば、この例では、３２ＫＢのデータユニットサイズ未満の論理スペース量に対応するホストが開始した上書き）に対応することが可能である。

いくつかの理由により、（例えば、正確なマッピングデータを維持するなどのために、細分化されたおよび／または不整合の書き込みの可能性を軽減するために）ＭＵＧの１つ以上のＭＵ（例えば、６０３）の特定の可変データユニット種類を調節することが有用であり得る。例えば、ホストが、特定のＭＵの論理アドレススペースに対するいくつかの４ＫＢメタデータ書き込みなどのいくつかの比較的小さい書き込み指令を発行し、ＭＵの特定の可変データユニット種類によって定義されたデータユニットサイズが４ＫＢ書き込みサイズを超える場合、更新を維持するために利用可能なスペース（例えば、６２５−ｉ）は、容量に到達し得、かつ／または超え得る。したがって、ＭＵの特定の可変データユニット種類は、異なるデータユニット種類（例えば、より小さいデータユニットサイズを定義するデータユニット種類）に調節することが可能である。いくつかの実施形態では、特定の可変データユニット種類は、特定のＭＵの定義されたデータユニットサイズが増加するように調節することが可能である。例えば、ホストが、４ＫＢの定義されたデータユニットサイズを有する特定のＭＵの論理アドレス空間に対するいくつかの３２ＫＢ書き込みを発行する場合（例えば、ＴＰ＝０）、ＭＵの定義されたデータユニットサイズを、例えば、３２ＫＢに増すことが恩典となり得る（例えば、ＴＰ＝３）。ＭＵのデータユニットサイズを増すことは、データユニットマッピングテーブル（例えば、６１５−ｉ）のマッピングデータスペース（例えば、６０５−ｉ）の量を減少させるなどの恩典を提供することが可能であり、これは、ＭＵの論理アドレススペースに対するマッピング上書きのために利用可能なスペース（例えば、６２５−ｉ）を増加させる。

いくつかの実施形態では、マッピングユニット管理構成要素（例えば、図１に示すＭＵ管理１１６）は、ホスト（例えば、ホスト１０２）のＩ／Ｏ作業負荷を監視（例えば、追跡）することが可能である。例えば、ＭＵ管理構成要素は、入力する書き込み指令のサイズと、これらが対応するＭＵおよび／またはＭＵＧとを、（例えば、書き込み指令に対応する論理アドレスに基づいて）追跡することが可能である。ＭＵ管理構成要素は、監視された情報を用いて、例えば、様々なＭＵの可変データユニット種類および／またはそれに対応する可変データユニット種類を調節すべきかどうかを決定することが可能である。

したがって、本開示のいくつかの実施形態は、ＭＵの可変データユニット種類を調節する能力を提供する。可変データユニット種類を調節することは、他の恩典のうちでも、例えば、ＦＴＬ（例えば、図１に示すＦＴＬ１１４）によって実装することが可能で、かつホストＩ／Ｏ作業負荷の可変性および／または不規則性を考慮に入れて適合可能な可撓性のあるアドレスマッピング方式を提供することによって様々な恩典を提供することが可能である。

図７は、本開示のいくつかの実施形態による、アドレスマッピングと関連付けられたいくつかのマッピングユニット（７０３−０、７０３−１、７０３−２、・・・、７０３−ｉ、・・・）を示す。上述したように、ＭＵ７０３は、Ｌ２Ｐマップ７０１中のＭＵＧ７０９などのいくつかのＭＵＧとして編成することが可能である。図７のＭＵ７０３およびＭＵＧ７０９は、例えば、先行する図と関連付けて説明したＭＵおよびＭＵＧに類似し得る。この例では、ＭＵＧ７０９は、ＭＵ７０３−ｉ（ＭＵ［ｉ］）およびいくつかの他の「隣接する」ＭＵ７０３（例えば、ＭＵ７０３−ｉが属するＭＵＧ７０９の他のＭＵ７０３）を含む。図７に示すように、ＭＵ［ｉ］は、いくつかの物理データユニットのメモリ７１０上の位置を示すデータユニットマッピングテーブル７１５−ｉを含む第１の部分７０５−ｉと、ＭＵ［ｉ］が属するＭＵＧ７０９のいくつかの他のＭＵのメモリ７１０上の位置を示すＭＵマッピングテーブルを含む第２の部分７０７と、を含む。

上述したように、ＭＵ［ｉ］の部分７０５−ｉは、固定量のスペースを含むことが可能である。いくつかの実施形態では、ＭＵ［ｉ］に対応する可変データユニット種類によって定義されたサイズを有するデータユニットの位置（例えば、物理アドレス）を示すために用いられるマッピングテーブル７０５−ｉの量。スペース７１５−ｉの量は、ＭＵ［ｉ］に対応する可変データユニット種類によって異なり得る。

この例では、ＭＵテーブル７０７のエントリ７１３−ｉによって示されるように、ＭＵ［ｉ］に対応する可変データユニット種類はＴＰ＝１であり、これは、ＭＵ［ｉ］に対応するデータユニットサイズがベースデータユニットサイズ（例えば、４ＫＢ）のそれの２倍であることを示すことが可能である。すなわち、ＴＰ＝１によって定義されたデータユニットサイズは８ＫＢである。したがって、データユニットマッピングテーブル７１５−ｉ中には、ＭＵ［ｉ］に対応する可変データユニット種類がＴＰ＝０であった場合（ベースデータユニットサイズ、この例では、例えば、４ＫＢに等しい定義された可変データユニットサイズに対応するＴＰ＝０の場合）の半分のエントリが存在する。すなわち、ＭＵ［ｉ］に対応する可変データユニットのサイズがベースデータユニットサイズの２倍であるため、部分７１５−ｉに対応する半分のテーブルエントリが、ＭＵ［ｉ］によってマッピングされる同一の量の論理スペース（この例では、４ＭＢ）をマッピングするために、用いられる。したがって、ＰＡ＿ＰＥＲ＿ＭＵが、ベースデータユニットサイズを取るテーブル７１５−ｉ中のエントリの数を示す場合、ＭＵ［ｉ］に対応するデータユニットサイズがベースデータユニットサイズの２倍であると仮定すると、ＰＡ＿ＰＥＲ＿ＭＵ／２は、テーブル７１５−ｉ中のテーブルエントリの数である。したがって、図７に示すテーブル７１５−ｉは、エントリＰＡ［０］〜ＰＡ［ＰＡ＿ＰＥＲ＿ＭＵ／２］を含み、図７には示さないが、エントリの各々は、メモリ（例えば、メモリ７１０）上の８ＫＢデータユニットを指示する。

ＭＵ［ｉ］に対応する可変データユニット種類（例えば、ＴＰ＝１）は、データユニットマッピングテーブル７１５−ｉのサイズが利用可能なスペース７０５−ｉの量未満になるようなものであるため、利用可能スペース７０５−ｉの部分７２５−ｉは、例えば、（例えば、ホストＩ／Ｏ作業負荷の可変性／不規則性のために）ＭＵ［ｉ］によってマッピングされた論理スペースに対する上書きと関連付けられたマップ更新を維持するツリー（例えば、ハッシュツリー、ｂツリーなど）などのデータ構造を含むことが可能である。

ＭＵ［ｉ］の部分７０７は、例えば、ＭＵＧ７０９に対応するそれぞれのＭＵ７０３の位置を示すエントリを示すＭＵマッピングテーブルを含むことが可能である。ＭＵマッピングテーブル７０７のエントリはまた、それぞれのＭＵに対応する可変データユニット種類（ＴＰ）を示すことが可能である。この例では、ＭＵＧ７０９に対応するＭＵ７０３の数は、指標「ｍ」で示される。いくつかの実施形態では、ＭＵＧ７０９に対応するいくつかのＭＵ７０３は、直接データユニット（ＤＤＵ）ＭＵであり得る。本明細書で用いられるＤＤＵ ＭＵとは、特定のＭＵ（例えば、７０３−ｊ）が属するＭＵＧ（例えば、７０９）のそれぞれのＭＵ（例えば、７０３）の各々によってマッピングされたデータの量に等しいデータユニットサイズを持つＭＵ（例えば、７０３−ｊ）のことであり得る。

例えば、ＭＵ７０３の各々が、４ＭＢのデータをマッピングする場合、ＤＤＵ ＭＵ（例えば、７０３−ｊ）は、ＤＤＵと呼ばれるメモリ上の１つの４ＭＢの物理データユニットにマッピングする。図７で、ＭＵ［ｊ］に対応するマッピングエントリ７１３−ｊは、ＭＵ［ｊ］によってマッピングされた４ＭＢデータユニットのメモリ７１０上の位置を直接指示するインジケータ（矢印７２１−ｊで表される）を提供する。すなわち、ＰＭＵＡ［ｊ］は、ＤＤＵ ＭＵ［ｊ］に対応するＤＤＵを直接指示する。いくつかの実施形態では、ＤＤＵ ＭＵに対応する可変データユニット種類はＴＰ＝Ａ（ここで、「Ａ」は１６進法の数であり得る）である。したがって、エントリ７１３−ｊは、図７に示すように、ＴＰ＝Ａを含む属性データを含む。ＭＵ［ｊ］７０３−ｊのメモリ７１０上の位置を指示するのとは対照的に、ＰＭＵＡ［ｊ］は、ＭＵ［ｊ］に対応するＤＤＵを直接指示するため、ＭＵ［ｊ］は、それに対応するデータユニットの位置を決定するために、メモリ７１０上に記憶してアクセスする必要はない。したがって、１つ以上のＤＤＵ ＭＵの存在は、例えば、記憶されるＭＵの総数を減少させることが可能である。

図８は、本開示のいくつかの実施形態による、アドレスマッピングと関連付けられたいくつかのマッピングユニット（８０３−０、８０３−１、８０３−２、・・・、８０３−ｉ、・・・）を示す。ＭＵ８０３は、Ｌ２Ｐマップ８０１中のＭＵＧ８０９を含むいくつかのＭＵＧとして編成される。図８のＭＵ８０３およびＭＵＧ８０９は、例えば、先行する図と関連付けて説明したＭＵおよびＭＵＧに類似し得る。この例では、ＭＵＧ８０９は、ＭＵ８０３−ｉ（ＭＵ［ｉ］）および他のＭＵ８０３（ＭＵ８０３−ｉが属するＭＵＧ８０９のＭＵ［ｊ］を含む）を含む。

いくつかの実施形態において、また図８に示すように、ＭＵＧ（例えば、ＭＵＧ８０９）は、図７に関連付けて説明したＤＤＵ ＭＵ［ｊ］などの全てのＤＤＵ ＭＵを含むことが可能である。例えば、ＭＵＧ８０９のＭＵ８０３の各々は、ＤＤＵ ＭＵである。本明細書に説明する例では、ＤＤＵ ＭＵに対応する可変データユニット種類は、ＴＰ＝Ａである。このような例では、ＴＰ＝Ａは、データユニットサイズを、この例では４ＭＢであるＭＵＧのＭＵによってマッピングされたデータの量に等しいと定義する。ＭＵＧ８０９のＭＵ８０３の各々はＤＤＵ ＭＵであるため、ＭＵマッピングテーブル８０７中のエントリ（例えば、８１３−ｉ、８１３−ｊなど）の各々は、それぞれのＭＵ８０３に対応する４ＭＢデータユニットのメモリ８１０上の位置を示す物理マッピングユニットアドレス（例えば、ＰＭＵＡ［０］〜ＰＭＵＡ［ｍ−１］）を含む。例えば、矢印８２１−ｉによって示すように、ＰＭＵＡ［ｉ］はＭＵ［ｉ］に対応する４ＭＢデータユニットを指示し、矢印８２１−ｊによって示すように、ＰＭＵＡ［ｊ］はＭＵ［ｊ］に対応する４ＭＢデータユニットを指示する。

ＭＵＧがＤＤＵ ＭＵしか含まない実施形態では、データユニットマッピングテーブル（例えば、図７に示すマッピングテーブル７１５−ｉ）に割り当てられるスペースの量は、省略することが可能である。したがって、別様にデータユニットマッピングテーブルに割り当てられるスペースは、他の目的のために用いることが可能である。例えば、図８に示す実施形態では、ＭＵ［ｉ］の部分８０５−ｉは、ＭＵＧ８０９によってマッピングされた論理スペースに対する上書きと関連付けられたマッピング更新を維持するために用いられる。例えば、部分８０５−ｉは、ＭＵＧ８０９に対応するマッピング更新を維持するために、ツリー（例えば、ハッシュツリー、ｂツリーなど）などのデータ構造を含むことが可能である。図８に示すように、部分８０５−ｉのデータ構造のエントリは、メモリ８１０上のデータユニットに対する（例えば、矢印８１９によって表されるような）ポインタを提供する。この例では、矢印８１９は、ベースデータユニットサイズ（例えば、４ＫＢ）に等しいサイズを有するデータユニットを指示するが、しかしながら、実施形態はそのように制限されることはない。

部分８０５−ｉと関連付けられたデータ構造は、例えば、図７で説明した部分７２５−ｉおよび図６で説明した６２５−ｉと関連付けられたデータ構造に類似し得る。しかしながら、部分８０５−ｉのデータ構造は、（例えば、ＭＵＧ内の特定のＭＵによってマッピングされたアドレススペース上の論理アドレスに対応する更新を維持する事とは対照的に）ＭＵＧによってマッピングされた論理アドレススペース全体上の更新対応する論理アドレスを維持するために用いることが可能である。

図９は、本開示のいくつかの実施形態による、アドレスマッピングと関連付けられたいくつかのマッピングユニット（９０３−０、９０３−１、９０３−２、・・・、９０３−ｉ、・・・）を示す。ＭＵ９０３は、Ｌ２Ｐマップ９０１中のＭＵＧ９０９を含むいくつかのＭＵＧとして編成される。図９のＭＵ９０３およびＭＵＧ９０９は、例えば、先行する図と関連付けて説明したＭＵおよびＭＵＧに類似し得る。この例では、ＭＵＧ９０９は、ＭＵ９０３−ｉ（ＭＵ［ｉ］）および、ＭＵ９０３−ｉが属するＭＵＧ９０９の他のＭＵ９０３を含む。

ＭＵ９０３−ｉは、図８と関連付けて説明したＤＤＵ ＭＵ８０３−ｉなどのＤＤＵ ＭＵである。例えば、ＭＵ９０３−ｉの可変データユニット種類によって定義されたデータユニットサイズは、ＭＵ９０３−ｉによってマッピングされたデータの総量（例えば、４ＭＢ）に等しい。しかしながら、ＭＵ９０３−ｉは、ＭＵ８０３−ｉとは異なる可変データユニット種類を有する。図９に示す例では、ＭＵ９０３−ｉに対応する可変データユニット種類は、（ＴＰ＝Ａとは対照的に）ＴＰ＝Ｆである。本明細書で用いられる、ＴＰ＝Ｆの可変データユニット種類を有するＭＵは、「パケットＤＤＵ」ＭＵと呼ばれる。

パケットＤＤＵ ＭＵ９０３−ｉは、第１の部分９０５−ｉおよび第２の部分９０７を含むマッピングデータを含む。第２の部分９０７は、ＭＵ８０３−ｉの第２の部分８０７に類似し得る。すなわち、部分９０７は、ＭＵＧ９０９のＭＵ９０３に対応するＭＵマッピングテーブルを含むことが可能である。しかしながら、第１の部分９０５−ｉは、（例えば、上述したように更新を維持するためのデータユニットマッピングテーブルおよび／またはツリーデータ構造とは対照的に）パケットＤＤＵ ＭＵ９０３−ｉと関連付けられた管理情報を含む。管理情報は、様々な情報を含むことが可能であるが、これらは、この例では、媒体種類情報および位置情報（例えば、図９に示すようなＰＡ［ｎ］［ｍ］）を含む。媒体種類情報は、ＭＵ９０３−ｉに対応する物理データユニットがマッピングされる媒体の特定の種類を含むことが可能であり、位置情報は、例えば、物理データユニットの特定の種類の媒体上の物理アドレスを示すことが可能である。

一例として、ＭＵ９０３−ｉなどのパケットＤＤＵ ＭＵは、他の媒体種類の中でも、フラッシュメモリ（例えば、ＭＬＣ、ＳＬＣなど）、ＤＲＡＭ、抵抗可変メモリ（例えば、相変化メモリ、ＲＲＡＭなど）、記憶エリアネットワーク（ＳＡＮ）、および／またはネットワーク取付記憶（ＮＡＳ）などの様々な種類の媒体に書き込みおよび／またはから回収することが可能である。したがって、本明細書に提供する様々な例はフラッシュページに基づくフレームワークに依存するが、様々な実施形態では、Ｌ２Ｐマップ（例えば、９０１）のＭＵは、フラッシュページに基づくフレームワークの外側で管理することが可能である。一例として、１つ以上の異なる媒体種類９３３、９３５、９３７、９３９、および／または９３１と関連付けられたプロキシ構成要素９３１（例えば、プロキシプロセッサ）を用いて、ＭＵを管理することが可能である。

図１０は、本開示のいくつかの実施形態による、マッピングユニットを更新することに関連付けられた機能フローチャートを示す。いくつかの実施形態では、本明細書に説明するようなものなどのＭＵは、メモリに記憶して、適切なときにガベージコレクションすることが可能である。ＭＵは、例えば、メモリの専用領域に記憶することが可能である。本明細書に説明するように、ＭＵは、特定のＭＵＧのＭＵのメモリ上の位置を示すことが可能なマッピングユニットテーブル（例えば、３０７、４０７、５０７、６０７、７０７、８０７、９０７）を含むことが可能である。いくつかの実施形態では、ＭＵＧのＭＵのうちの最新に書き込みされた１つは、その群に対する現在最新のＭＵを含む。したがって、最新に書き込みされたＭＵ（例えば、そのＬ２Ｐマッピングに対する更新を最後に受信するＭＵ）は、現在最新のＭＵであり、ＭＵＧのＭＵの物理位置を指示する最新のインジケータを含む。ＭＵＧの現在最新のＭＵの表示は、例えば、コントローラによって維持することが可能である。

図１０では、ＭＵ［ｉ］１００３−ｉは、現在最新のＭＵを表す。したがって、ＭＵ１００３−ｉは、現在最新のマッピングテーブル１００７−ｉを含む。ＭＵ［ｊ］１００３−ｊは、更新され、次いでメモリに書き込まれるＭＵを表す。例えば、ＭＵ１００３−ｊのデータユニットテーブル１００５−ｊと関連付けられたエントリは、ホストが開始した書き込み動作に応答して更新される必要があり得る。ＭＵ１００３−ｊは現在最新のＭＵではないため、そのＭＵテーブル１００７−ｊは、無効なインジケータを含む（例えば、ＭＵテーブル１００７−ｊは陳腐化している）。ＭＵ１００３−ｊのデータユニットテーブル１００５−ｊが更新された後、それは、メモリに書き戻されて、新しい現在最新のＭＵ（例えば、現在最新のＭＵマッピングテーブルを持つＭＵ）になる。

したがって、ＭＵ１００３−ｊをメモリに書き戻すことに先立って、そのＭＵマッピングテーブル１００７−ｊは、現在最新のＭＵマッピングテーブル１００７−ｉと置き換えられる。図１０の右側に示すように、新しいＭＵ［ｊ］１００３−ｊは、更新されたデータユニットマッピングテーブル（例えば、ＰＡ［ ］）および現在最新のメモリユニットマッピングテーブル（例えば、ＰＭＵＡ［ ］）を含む。新しいＭＵ［ｊ］１００３−ｊは今や、現在最新のＭＵマッピングテーブル１００７−ｊを含むが、これを用いて、次に更新されてメモリに再書き込みされるＭＵの陳腐化したＭＵテーブルと置き換えることが可能である。

[結論]
本開示は、アドレスマッピングのための方法、メモリユニット、および装置を含む。１つの方法は、いくつかの論理アドレスに対応する論理−物理マッピングデータを有するマッピングユニットを提供することを含む。マッピングユニットは、自身と関連付けられた可変データユニット種類を有し、可変データユニット種類によって定義されたサイズを有するいくつかの物理データユニットのメモリ上の位置を示すマッピングデータを含む第１の部分およびマッピングユニットが属するマッピングユニット群のいくつかの他のマッピングユニットのメモリ上の位置を示すマッピングデータを含む第２の部分を含む。

本明細書で用いられる「および／または」という用語は、いくつかの関連付けられたリストアップされた項目のあらゆる組み合わせを含む。本明細書で用いられる「または」という用語は、特に記載のない限り、論理和を意味する。すなわち、「ＡまたはＢ」は、（Ａだけ）、（Ｂだけ）、または（ＡおよびＢの双方）を含み得る。言い換えれば、「ＡまたはＢ」は、「Ａおよび／またはＢ」または「いくつかのＡおよびＢ」を意味し得る。

具体的な実施形態を本明細書に図示し、説明したが、当業者は、同一の結果を達成するように計算された装置を、図示する具体的な実施形態の代わりに導入することが可能であることを理解するであろう。本開示は、本開示のいくつかの実施形態の適用例および変更例を網羅することを意図する。上記の説明は例示するようになされており制限するようにはなされていないことを理解すべきである。上記の実施形態の組み合わせと、本明細書に具体的には説明されなかった他の実施形態とは、上記の説明を読めば当業者には明らかであろう。本開示のいくつかの実施形態の範囲は、上記の構造および方法が用いられる他の応用分野を含む。したがって、本開示のいくつかの実施形態の範囲は、添付の特許請求の範囲、ならびにかかる特許請求の範囲が権利を有する均等物の全範囲を参照して決定されるべきである。

前述の詳細な説明において、一部の特徴部が、開示を合理的に行う目的のため、１つの実施形態に分類されている。この開示の方法は、本開示の開示された実施形態は各請求項に明示的に列挙されるよりも多い特徴部を用いなければならないという意図を反映するものと解釈されるべきではない。むしろ、次の特許請求の範囲が反映するように、発明の主題は、１つの開示された実施形態の全ての特徴部よりも少ない特徴部に存在する。したがって、次の特許請求の範囲は、それにより詳細な説明に組み込まれ、各請求項は、個別の実施形態として独立している。

Claims (40)

1. アドレスマッピングのための方法であって、
   いくつかの論理アドレスに対応する論理−物理マッピングデータを有するマッピングユニットを提供することを含み、前記マッピングユニットは、自身と関連付けられた可変データユニット種類を有し、
   前記可変データユニット種類によって定義されたサイズを有するいくつかの物理データユニットのメモリ上の位置を示すマッピングデータを含む、第１の部分と、
   前記マッピングユニットが属するマッピングユニット群のいくつかの他のマッピングユニットの前記メモリ上の位置を示すマッピングデータを含む、第２の部分と、を含む、アドレスマッピングのための方法。
2. 前記方法が、前記いくつかの論理アドレスのうちの１つ以上に対応する前記論理−物理マッピングデータの変化に応答して前記マッピングユニットを更新することを含む、請求項１に記載の方法。
3. 前記方法が、ホスト入力／出力（Ｉ／Ｏ）作業負荷を監視することと、前記マッピングユニットと関連付けられた前記可変データユニットサイズを、前記ホストＩ／Ｏ作業負荷に少なくとも部分的に基づいて調節することと、を含む、請求項１に記載の方法。
4. 前記マッピングユニットと関連付けられた前記可変データユニットサイズを調節することが、前記第１の部分によってマッピングされる前記いくつかの物理データユニットの量を調節することを含む、請求項３に記載の方法。
5. 前記方法が、いくつかのマッピングユニット群を提供することを含み、前記いくつかのマッピングユニット群の各々が、同一の数のマッピングユニットを含む、請求項１に記載の方法。
6. 各々のそれぞれのマッピングユニットが同一の数の非重複論理アドレスに対応するように、前記いくつかのマッピングユニット群を提供することを含む、請求項５に記載の方法。
7. 前記マッピングユニット群の前記いくつかの他のマッピングユニットの前記メモリ上の位置を示す最新マッピングデータを、
   前記マッピングユニット群の前記マッピングユニットのうちの現在最新の１つであって、前記いくつかのマッピングユニットの前記メモリ上の物理的位置を指示する最新インジケータを含む、現在最新の１つを決定することと、
   前記メモリに次に書き込まれる、前記マッピングユニット群のマッピングユニットであって、前記いくつかのマッピングユニットの前記メモリ上の物理的位置を指示する無効インジケータを含む、マッピングユニットを決定することと、
   次に前記メモリに書き込まれる前記マッピングユニットをメモリに書き込むことに先立って、次に前記メモリに書き込まれる前記マッピングユニットに対応する前記無効インジケータを、前記マッピングユニット群の前記マッピングユニットのうちの前記現在最新の１つに対応する前記最新インジケータと交換することと、
   によって維持することを含む、請求項１〜６のいずれか一項に記載の方法。
8. 前記マッピングユニット群の前記マッピングユニットのうちの前記現在最新の１つを決定することが、前記マッピングユニット群の前記マッピングユニットのうちのどれが前記メモリに最新に書き込まれたかを決定することを含む、請求項７に記載の方法。
9. 前記方法が、前記マッピングユニット群の前記マッピングユニットと関連付けられた前記可変データユニット種類を示す属性データを、前記第２の部分に提供することをさらに含む、請求項１〜６のいずれか一項に記載の方法。
10. 前記方法が、
    前記可変データユニット種類が、前記第１の部分に対応する前記マッピングデータのために用いられるスペースの量が固定量のスペース未満であるようなものである場合に、前記固定量のスペースの少なくとも一部分を用いて、前記可変データユニット種類によって定義された前記サイズ以外のサイズを有する物理データユニットを指示するインジケータを提供することを含む、請求項１〜６のいずれか一項に記載の方法。
11. アドレスマッピングのための方法であって、
    いくつかのマッピングユニットをメモリ上に記憶することであって、前記いくつかのマッピングユニットは各々、いくつかの論理アドレスデータに対応する論理−物理マッピングデータおよび自身と関連付けられた可変データユニット種類を含み、前記いくつかのマッピングユニットの各々のそれぞれの１つが、
    前記可変データユニット種類によって定義されたサイズを有する物理データユニットの位置を示すマッピングデータを含む、第１の部分と、
    前記いくつかのマッピングユニットの前記それぞれの１つが属するマッピングユニット群のいくつかの他のマッピングユニットの前記メモリ上の位置を示すマッピングデータを含む、第２の部分と、を含む、記憶することと、
    書き込み指令と関連付けられ、前記いくつかのマッピングユニットのうちの特定の１つに対応する論理アドレスに基づいて、前記メモリ上に記憶された前記いくつかのマッピングユニットのうちの前記特定の１つにアクセスすることと、を含む、アドレスマッピングのための方法。
12. 前記方法が、前記いくつかのマッピングユニットのうちの前記特定の１つに対応する現在の可変データユニット種類を決定することを含み、現在の可変データユニット種類が、前記いくつかのマッピングユニットのうちの前記特定の１つによってマッピングされたいくつかの物理データユニットのデータユニットサイズを示す、請求項１１に記載の方法。
13. 前記方法が、前記更新された特定のマッピングユニットを前記メモリに書き込むことに先立って、前記いくつかのマッピングユニットのうちの前記アクセスされた特定の１つを更新することを含む、請求項１２に記載の方法。
14. 前記いくつかのマッピングユニットのうちの前記アクセスされた特定の１つを更新することが、
    前記マッピングユニットのうちの前記アクセスされた特定の１つが属するマッピングユニット群の最新に更新されたマッピングユニットを決定することと、
    前記マッピングユニットのうちの前記アクセスされた特定の１つの前記第２の部分に対応する前記マッピングデータを、前記最新に更新されたマッピングユニットの前記第２の部分に対応する前記マッピングデータと交換し、それにより、前記更新された特定のマッピングユニットが、前記マッピングユニット群の前記最新に更新されたマッピングユニットになるようにすることと、を含む、請求項１３に記載の方法。
15. ホストの入／出力（Ｉ／Ｏ）作業負荷に基づいて、前記いくつかのマッピングユニットのうちの少なくとも１つの現在の可変データユニット種類を調節することを含む、請求項１１〜１３のいずれか一項に記載の方法。
16. 前記方法が、前記書き込み指令をホストから受信することを含む、請求項１１〜１３のいずれか一項に記載の方法。
17. 各々のマッピングユニットの前記第１の部分が、固定量のスペースを含み、前記可変データユニット種類によって定義された前記サイズ以外のサイズを有する物理データユニットの位置を示すために、前記固定量のスペースの少なくとも一部分を割り当てることを含む、請求項１１〜１３のいずれか一項に記載の方法。
18. 前記可変データユニット種類によって定義された前記サイズ以外のサイズを有する物理データユニットの位置を示すために、前記固定量のスペースの前記少なくとも一部分を、前記可変データユニット種類に基づいて割り当てることをさらに含む、請求項１１〜１３のいずれか一項に記載の方法。
19. 前記第２の部分が、各々が前記マッピングユニット群の前記いくつかのマッピングユニットのそれぞれ１つに対応するいくつかのエントリを有するマッピングテーブルを含み、前記いくつかのエントリのうちの少なくとも１つが、マッピングユニットの前記メモリ上の位置を指示するよりもむしろ、前記メモリ上の物理データユニットを直接指示するインジケータを提供する、請求項１１〜１３のいずれか一項に記載の方法。
20. 装置であって、
    各々が、自身と関連付けられたいくつかの可変データユニット種類のうちの１つの可変データユニット種類を有する、いくつかのマッピングユニットを記憶する、メモリであって、前記可変データユニット種類が、前記それぞれのマッピングユニットによってマッピングされたデータユニットサイズを定義する、メモリと、
    前記メモリに連結され、
    ホストから受信された書き込み指令と関連付けられた論理アドレスに基づいて特定のマッピングユニットにアクセスすることと、
    前記特定のマッピングユニットの一部分を更新することであって、前記一部分が、前記特定のマッピングユニットの前記可変データユニット種類によって定義されたサイズを有する物理データユニットの位置を示すマッピングデータを含む、更新することと、を行うように構成される、コントローラと、を備える、装置。
21. 前記特定のマッピングユニットが、前記特定のマッピングユニットが属するマッピングユニット群のいくつかのマッピングユニットの各々の前記メモリ上の位置を示すマッピングデータを含む、別の部分を含む、請求項２０に記載の装置。
22. 前記別の部分の前記マッピングデータが、マッピングユニットテーブルを含み、前記コントローラが、前記マッピングユニットテーブルを前記マッピングユニット群の別のマッピングユニットの現在最新のマッピングユニットテーブルと交換することによって、前記マッピングユニットテーブルを更新するように構成される、請求項２１に記載の装置。
23. 前記コントローラが、
    前記マッピングユニットテーブルを前記別のマッピングユニットの前記現在最新のマッピングユニットテーブルと交換した後で、前記特定のマッピングユニットをメモリに書き込むことと、
    次いで、前記特定のマッピングユニットの前記交換されたマッピングユニットテーブルにアクセスすることによって、前記マッピングユニット群の異なるマッピングユニットの前記メモリ上の位置を決定することと、を行うように構成される、請求項２２に記載の装置。
24. 前記いくつかのマッピングユニットが、いくつかのマッピングユニット群中に編成され、
    前記いくつかのマッピングユニットの各々が、同一の量のデータをマッピングし、
    特定のマッピングユニット群内の前記マッピングユニットの各々が、同一の量のデータをマッピングし、
    前記いくつかのマッピングユニットの各々が、固定量の利用可能データスペースを有し、前記固定量の使用可能データスペースが、それぞれのマッピングユニットが属する前記マッピングユニット群の前記マッピングユニットの各々の前記物理的位置を示すマッピングユニットテーブルを含む、一部分を含む、請求項２０〜２３のいずれか一項に記載の装置。
25. 前記いくつかのマッピングユニットのうちの少なくとも１つが、直接データユニット（ＤＤＵ）マッピングユニットである、請求項２０〜２３のいずれか一項に記載の装置。
26. 前記いくつかのマッピングユニットが、いくつかのマッピングユニット群中に編成され、
    前記マッピングユニット群のうちの少なくとも１つが、全ての直接データユニット（ＤＤＵ）マッピングユニットを含み、
    前記マッピングユニット群のうちの前記少なくとも１つのマッピングユニットの少なくとも一部分が、前記マッピングユニット群のうちの前記少なくとも１つによってマッピングされた前記論理スペースに対する上書きと関連付けられたマッピング更新を維持するために用いられる、請求項２０〜２３のいずれか一項に記載の装置。
27. 前記いくつかのマッピングユニットのうちの少なくとも１つが、パケット直接データユニットであって、前記パケット直接データユニットに対応する物理データユニットがマッピングされる、媒体の特定の種類を示す媒体種類情報を含む管理情報を含む、パケット直接データユニットである、請求項２０〜２３のいずれか一項に記載の装置。
28. 前記コントローラが、前記メモリの媒体種類とは異なる種類を有する媒体上に記憶される少なくとも１つのマッピングユニットにアクセスするように構成される、請求項２０〜２３のいずれか一項に記載の装置。
29. 装置であって、
    各々が関連付けられた可変データユニット種類を有する、いくつかのマッピングユニットを記憶する、メモリと、
    メモリユニット管理構成要素であって、
    ホストの入／出力（Ｉ／Ｏ）作業負荷を監視することと、
    前記ホストの前記Ｉ／Ｏ作業負荷に基づいて、前記いくつかのマッピングユニットのうちの少なくとも１つの前記可変データユニット種類を調節すべきかどうかを決定することと、を行うように構成される、メモリユニット管理構成要素と、を備える、装置。
30. 前記いくつかのマッピングユニットの各々が、
    前記可変データユニット種類によって定義されたサイズを有する物理データユニットの位置を示すマッピングデータを含む、第１の部分と、
    前記いくつかのマッピングユニットの前記それぞれ１つが属するマッピングユニット群のいくつかの他のマッピングユニットの前記メモリ上の位置を示すマッピングデータを含む、第２の部分と、を含む、請求項２９に記載の装置。
31. ホストの入／出力（Ｉ／Ｏ）作業負荷を監視するように構成されるメモリユニット管理構成要素が、前記いくつかのマッピングユニットの各々によってマッピングされた前記論理アドレスに対応する書き込み指令のサイズを追跡するように構成される、メモリユニット管理構成要素を含む、請求項２９に記載の装置。
32. 前記ホストの前記Ｉ／Ｏ作業負荷に基づいて、前記いくつかのマッピングユニットのうちの少なくとも１つの前記可変データユニット種類を調節すべきかどうかを決定するように構成される、メモリユニット管理構成要素が、前記可変データユニット種類によって定義されたデータユニットサイズが減少するように、前記可変データユニット種類を調節すべきかどうかを決定するように構成されるメモリユニット管理構成要素を含む、請求項２９に記載の装置。
33. 前記ホストの前記Ｉ／Ｏ作業負荷に基づいて、前記いくつかのマッピングユニットのうちの少なくとも１つの前記可変データユニット種類を調節すべきかどうかを決定するように構成される、メモリユニット管理構成要素が、前記可変データユニット種類によって定義されたデータユニットサイズが増加するように、前記可変データユニット種類を調節すべきかどうかを決定するように構成されるメモリユニット管理構成要素を含む、請求項２９に記載の装置。
34. 前記コントローラが、
    前記いくつかのメモリユニットのうちの特定の１つを前記メモリから回収することと、
    前記特定のメモリユニットのデータユニットマッピングテーブルを更新することと、
    前記特定のメモリユニットを前記メモリに書き戻すことに先立って、前記特定のメモリユニットのメモリユニットマッピングテーブルを更新することと、を行うように構成される、請求項２９に記載の装置。
35. 前記データユニットマッピングテーブルが、前記可変データユニット種類によって定義されたサイズを有する物理データユニットの前記メモリ上の位置に対する、ポインタを含み、前記メモリユニットマッピングテーブルが、前記特定のメモリユニットが属するメモリユニット群の前記メモリユニットの各々の前記可変データユニット種類を示す、請求項３４に記載の装置。
36. 前記メモリユニット管理構成要素が、前記メモリを含むメモリシステム上に置かれる、請求項２９〜３５のいずれか一項に記載の装置。
37. 前記メモリユニット管理構成要素が、前記メモリに連結されたコントローラ上に置かれる、請求項２９〜３５のいずれか一項に記載の装置。
38. 自身と関連付けられた可変データユニット種類を有し、固定量の利用可能記憶スペースを含む、マッピングユニットであって、前記固定量の利用可能記憶スペースが、
    いくつかの論理アドレスと関連付けられたいくつかの物理データユニットに対応する、マッピングデータを含む、第１の部分であって、前記マッピングデータが対応する前記いくつかの物理データユニットが、前記可変データユニット種類によって定義されたデータユニットサイズに依存する、第１の部分と、
    前記マッピングユニットおよび、前記マッピングユニットが属するマッピングユニット群のいくつかの他のマッピングユニットの各々に対応する、マッピングデータを含む、第２の部分と、を含み、前記マッピングデータが、
    前記マッピングユニットと、前記マッピングユニット群の前記いくつかの他のマッピングユニットの各々との前記メモリ上の位置に対応するアドレスと、
    前記マッピングユニットと、前記マッピングユニット群の前記他のマッピングユニットの各々との前記可変データユニット種類を示す属性データと、を含む、マッピングユニット。
39. 前記可変データユニット種類が調節可能であり、ホストの入／出力（Ｉ／Ｏ）作業負荷に基づいて調節されるように構成される、請求項３８に記載のマッピングユニット。
40. 前記第１の部分および前記第２の部分のために用いられる前記固定量の利用可能記憶スペースの量が、調節可能であり、
    前記マッピングユニットと関連付けられたベースデータユニットサイズと、
    前記いくつかの論理アドレスと関連付けられた前記いくつかの物理データユニットと、
    前記マッピングユニットによってマッピングされたデータの総量と、
    に基づいて調節されるように構成される、請求項３８〜３９のいずれか一項に記載のマッピングユニット。