JP2015532015A - How to bond substrates - Google Patents
How to bond substrates Download PDFInfo
- Publication number
- JP2015532015A JP2015532015A JP2015533075A JP2015533075A JP2015532015A JP 2015532015 A JP2015532015 A JP 2015532015A JP 2015533075 A JP2015533075 A JP 2015533075A JP 2015533075 A JP2015533075 A JP 2015533075A JP 2015532015 A JP2015532015 A JP 2015532015A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- assembly
- substrate
- channel
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 181
- 239000012790 adhesive layer Substances 0.000 claims abstract description 263
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000000853 adhesive Substances 0.000 claims description 63
- 230000001070 adhesive effect Effects 0.000 claims description 63
- 239000000463 material Substances 0.000 claims description 54
- 239000007789 gas Substances 0.000 claims description 47
- 239000003795 chemical substances by application Substances 0.000 claims description 19
- 230000003313 weakening effect Effects 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 15
- 238000009826 distribution Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims 2
- 238000012546 transfer Methods 0.000 description 16
- 230000013011 mating Effects 0.000 description 12
- 230000008439 repair process Effects 0.000 description 10
- 230000036961 partial effect Effects 0.000 description 7
- 230000000712 assembly Effects 0.000 description 6
- 238000000429 assembly Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 239000002904 solvent Substances 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010943 off-gassing Methods 0.000 description 4
- 238000009423 ventilation Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 229920001084 poly(chloroprene) Polymers 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000013022 venting Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 239000012459 cleaning agent Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 210000004907 gland Anatomy 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000013464 silicone adhesive Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000002470 thermal conductor Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000003522 acrylic cement Substances 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000013529 heat transfer fluid Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
- B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
- B32B37/1284—Application of adhesive
- B32B37/1292—Application of adhesive selectively, e.g. in stripes, in patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/04—Interconnection of layers
- B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
- B32B7/14—Interconnection of layers using interposed adhesives or interposed materials with bonding properties applied in spaced arrangements, e.g. in stripes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
- H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
- H01L2224/2732—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
- H01L2224/27438—Lamination of a preform, e.g. foil, sheet or layer the preform being at least partly pre-patterned
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29013—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29014—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
- H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83877—Moisture curing, i.e. curing by exposing to humidity, e.g. for silicones and polyurethanes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T279/00—Chucks or sockets
- Y10T279/23—Chucks or sockets with magnetic or electrostatic means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24851—Intermediate layer is discontinuous or differential
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
基板を結合する方法、この方法を使用して形成されたアセンブリ、ならびに前記アセンブリを修繕する改善された方法が開示され、アセンブリは、アセンブリの製造、性能、および修繕を改善するために、2つの基板を接合するために利用される接着層内に形成された少なくとも1つのチャネルを利用する。一実施形態では、アセンブリは、接着層によって第2の基板に固定された第1の基板を含む。アセンブリはチャネルを含み、チャネルは、接着層によって境界を画された少なくとも一方の側を有し、アセンブリの外部に露出された出口を有する。Disclosed is a method for bonding substrates, an assembly formed using the method, and an improved method for repairing the assembly. Utilizes at least one channel formed in an adhesive layer utilized to bond the substrates. In one embodiment, the assembly includes a first substrate secured to a second substrate by an adhesive layer. The assembly includes a channel, the channel having at least one side bounded by an adhesive layer and having an outlet exposed to the exterior of the assembly.
Description
本発明の実施形態は、一般に、基板を結合する方法、および区分けされた結合設計を使用してこの方法によって製造された半導体処理チャンバで使用するのに適した構成要素に関する。 Embodiments of the present invention generally relate to a method for bonding substrates and components suitable for use in a semiconductor processing chamber manufactured by this method using a segmented bonding design.
基板処理の適用分野では、ともに結合された2つ以上の部品または基板を使用して、多くのチャンバ部品および構成要素が製造される。そのような構成要素の例には、とりわけ、温度制御支持体に結合された静電パック、ガス分配プレートに結合されたシャワーヘッド、およびチャンバリッドに結合されたヒータが含まれる。
図1は、ともに結合された基板を備える従来のチャンバ部品の一例であり、このチャンバ部品を静電チャックアセンブリ100として示す。静電チャックアセンブリ100は、接着層104によって温度制御ベース106に連結された静電パック102を含む。静電パック102は基板支持面120を含み、真空処理中は、基板支持面120上にウエハ(図示せず)が静電気で保持される。基板支持面120は、概して、基板と静電パック102との間の熱伝達を改善するために、ヘリウムなどの裏側ガスを提供する複数の裏側ガス供給孔(図示せず)を含む。
接着層104は、概して、静電パック102および温度制御ベース106の嵌合面全体を覆う連続的なモノリシック層である。接着層104は、たとえばリフトピン、RF電力供給ロッド、ヘリウム通路などを収容するために接着層104を通って形成された複数の孔を含むことができる。話を簡単にするために、接着層104内に形成された例示的なリフトピン孔110のみを図1に示す。リフトピン孔110は、静電パック102を通って形成されたリフトピン孔116および温度制御ベース106を通って形成されたリフトピン孔118と位置合わせされる。
In substrate processing applications, many chamber parts and components are manufactured using two or more parts or substrates bonded together. Examples of such components include, among other things, an electrostatic pack coupled to a temperature control support, a showerhead coupled to a gas distribution plate, and a heater coupled to a chamber lid.
FIG. 1 is an example of a conventional chamber component comprising substrates bonded together, and this chamber component is shown as an
The
図2に示す静電チャックアセンブリ100の部分断面図を参照すると、静電パック102は、概して、誘電体204内に埋め込まれたチャッキング電極202を含む。誘電体204は、典型的には、窒化および/または酸化アルミニウムなどのセラミック材料から製造される。チャッキング電極202は、金属メッシュまたは他の適した導体とすることができる。基板支持面120上に配置された基板(すなわち、ウエハ)のチャッキングは、温度制御ベース106および接着層104を通過するRF電力供給ロッド(図示せず)を通ってチャッキング電極202にDC電圧を印加することによって、クーロン効果またはジョンセン−ラーベック効果を通じて実現される。
With reference to a partial cross-sectional view of the
温度制御ベース106は、概して、典型的にはアルミニウム、ステンレス鋼、または良好な熱伝導性を有する他の材料から製造された熱伝導体216を含む。少なくとも1つの温度制御特徴218を、熱伝導体216内に形成し、かつ/または熱伝導体216に連結することができる。温度制御特徴218は、ヒータまたはチラーとすることができ、図2に示す実施形態では、温度制御特徴218は、内側チャネル220および外側チャネル222として示されており、これらのチャネルを通って、別個に制御される熱伝達流体を循環させ、静電パック102の基板支持面120全体にわたって別個の温度制御ゾーンを提供することができる。
静電チャックアセンブリ100の製造および/または使用中、特に硬化中、接着層104によって放出される揮発性ガスが、静電パック102と温度制御ベース106との間に閉じ込められることがある。閉じ込められた揮発性ガスは、図2に示すボイド210によって示すように、静電パック102および温度制御ベース106の一方または両方から接着層104を剥離させることがある。ボイド210は、静電パック102と温度制御ベース106との間の熱インピーダンスを増大させ、その結果、処理された基板(たとえば、ウエハ)上の温度均一性が規格外れになる可能性があり、これは収率および生産性の大きな損失を招く。さらに、接着層104として湿分硬化させたシリコーンを利用する適用分野では、接着層104を完全に硬化させるために、局所的に結合箇所に十分な湿気が存在し、それを利用できることが必要である。接着層の直径に対して接着層が非常に薄いとき、十分な湿気を利用できるようにすることは、困難または不可能であり、その結果、接着層の硬化が不完全になる。これにより、使用中の揮発性ガスの放出およびその後の剥離、ならびに/または静電チャックアセンブリ100の性能の劣化が生じる可能性がさらに悪化する。
The
During manufacture and / or use of the
静電チャックアセンブリ100は周期的に修繕しなければならないため、接着層104のアスペクト比が高い場合、静電パック102と温度制御ベース106との間の結合を効率的に弱めるために必要とされる溶剤に接着層104の内部部分を完全に露出させることが困難になる。接着層104を十分に弱めることができなかった場合、静電パック102および/または温度制御ベース106は、静電パック102と温度制御ベース106が力強く引き離された場合、損傷することがある。極端な例では、静電パック102を解放するために、温度制御ベース106を機械で取り外すことが必要になることもある。したがって、従来の静電チャックアセンブリ100の修繕は、労働集約的で、スクラップ率が高く、かつ望ましくなく高価になることがある。
前述の問題は、静電チャックアセンブリに特有のものではなく、2つの基板を結合するために隣接する接着層を利用するほぼすべての半導体チャンバ構成要素にある程度存在する。この問題はまた、結合する表面積がはるかに大きくなりうるディスプレイおよび太陽真空処理の適用分野にも同様に存在する。
Since the
The foregoing problems are not unique to electrostatic chuck assemblies and are to some extent in almost all semiconductor chamber components that utilize adjacent adhesive layers to bond two substrates. This problem also exists in display and solar vacuum processing applications where the surface area to be bonded can be much larger.
したがって、基板を結合する改善された方法、この方法によって製造された構成要素、ならびに前記構成要素を修繕する改善された方法が必要とされている。 Therefore, there is a need for an improved method of bonding substrates, components produced by this method, and improved methods of repairing the components.
基板を結合する方法、この方法を使用して形成されたアセンブリ、ならびに前記アセンブリを修繕する改善された方法が開示され、アセンブリは、アセンブリの製造、性能、および修繕を改善するために、2つの基板を接合するために利用される接着層内に形成された少なくとも1つのチャネルを利用する。一実施形態では、静電パックを温度制御ベースに結合するときなど、2つの基板を結合するとき、連続的なモノリシック層とは対照的に、基板を結合する接着層が複数のセグメントに区分けされる。隣接セグメント間にチャネルが形成されるため、2つの物体は、修繕のために容易に結合解除することができる。加えて、このチャネルは、2つの基板間から揮発性ガスを放出することを可能にし、それによってアセンブリの寿命全体を通して均一の温度プロファイルおよび熱伝達性能を確保する。 Disclosed is a method for bonding substrates, an assembly formed using the method, and an improved method for repairing the assembly, the assembly comprising two methods for improving assembly manufacturing, performance, and repair. Utilizes at least one channel formed in an adhesive layer utilized to bond the substrates. In one embodiment, when two substrates are bonded, such as when an electrostatic pack is bonded to a temperature control base, the adhesive layer that bonds the substrates is divided into multiple segments, as opposed to a continuous monolithic layer. The Since a channel is formed between adjacent segments, the two objects can be easily decoupled for repair. In addition, this channel allows volatile gases to be released between the two substrates, thereby ensuring a uniform temperature profile and heat transfer performance throughout the lifetime of the assembly.
一実施形態では、アセンブリは、接着層によって第2の基板に固定された第1の基板を含む。アセンブリはチャネルを含み、チャネルは、接着層によって境界を画された少なくとも一方の側を有し、アセンブリの外部に露出された出口を有する。
一実施形態では、アセンブリを製造する方法が提供され、この方法は、接着層を第1の基板上へ付着させるステップと、接着層上へ第2の基板を配置し、それによって2つの基板をともに固定するステップであり、接着層が、基板間をアセンブリの外部まで横方向に延びるチャネルの少なくとも一方の側の境界を画す、固定するステップと、基板および接着層を結合手順にかけ、接着層から放出される揮発性ガスが基板間からチャネルを通って逃げることを可能にするステップとを含む。
一実施形態では、接着層によってともに接合された2つの基板を有するアセンブリを修繕する方法が提供され、接着層の少なくとも一方の側が、基板間をアセンブリの外部まで横方向に延びるチャネルの境界を画す。この方法は、チャネルを通って接着層の内部領域へ結合弱化剤を導入するステップと、基板を分離するステップと、第1の基板を修繕するステップと、修繕された第1の基板を使用して修繕されたアセンブリを形成するステップとを含む。
In one embodiment, the assembly includes a first substrate secured to a second substrate by an adhesive layer. The assembly includes a channel, the channel having at least one side bounded by an adhesive layer and having an outlet exposed to the exterior of the assembly.
In one embodiment, a method of manufacturing an assembly is provided, the method comprising depositing an adhesive layer on a first substrate and placing a second substrate on the adhesive layer, thereby attaching the two substrates. Fixing together, the adhesive layer delimiting at least one side of a channel that extends laterally between the substrates to the outside of the assembly, the fixing step, subjecting the substrate and the adhesive layer to a bonding procedure, and Allowing released volatile gases to escape from between the substrates through the channel.
In one embodiment, a method for repairing an assembly having two substrates joined together by an adhesive layer is provided, wherein at least one side of the adhesive layer delimits a channel that extends laterally between the substrates to the exterior of the assembly. . The method uses introducing a bond weakening agent through the channel to the interior region of the adhesive layer, separating the substrate, repairing the first substrate, and the repaired first substrate. Forming a repaired assembly.
別の実施形態では、静電パックを温度制御式ベースに固定する接着層を含む静電チャックアセンブリが提供される。静電チャックアセンブリは、接着層によって境界を画された少なくとも一方の側を有し、アセンブリの外部に露出された出口を有するチャネルを含む。 In another embodiment, an electrostatic chuck assembly is provided that includes an adhesive layer that secures the electrostatic pack to a temperature controlled base. The electrostatic chuck assembly includes a channel having at least one side bounded by an adhesive layer and having an outlet exposed to the exterior of the assembly.
本発明の上記の特徴を詳細に理解できるように、上記で簡単に要約した本発明のより詳細な説明は、実施形態を参照することによって得ることができる。これらの実施形態のいくつかを、添付の図面に示す。しかし、本発明は他の等しく有効な実施形態も許容しうるため、添付の図面は本発明の典型的な実施形態のみを示しており、したがって本発明の範囲を限定すると見なすべきではないことに留意されたい。 In order that the above features of the present invention may be understood in detail, a more detailed description of the invention, briefly summarized above, may be obtained by reference to the embodiments. Some of these embodiments are illustrated in the accompanying drawings. However, since the present invention may also permit other equally valid embodiments, the accompanying drawings show only typical embodiments of the invention and therefore should not be considered as limiting the scope of the invention. Please keep in mind.
理解を容易にするために、可能な場合、複数の図に共通の同一の要素を指すのに同一の参照番号を使用した。一実施形態の要素は、他の実施形態に有益に組み込むことができることが企図される。
本発明の実施形態は、概して、基板を結合する方法、この方法によって製造されたアセンブリ、ならびに前記アセンブリを修繕する改善された方法を提供する。本明細書に記載する本発明の実施形態は、2つの基板を接合するために利用される接着層によって部分的に境界を画された少なくとも1つのチャネルを利用する。本発明の特定の実施形態では、チャネルは、基板をともに結合する接着層の隣接セグメント間に画定される。チャネルは、基板アセンブリの外部に開いており、したがってアセンブリの硬化または使用中に接着層から放出される揮発性ガスが基板間から逃げるための通気経路を提供する。有利には、通気経路は、接着層のより良好な硬化を強化する。通気経路はまた、基板の表面全体にわたって温度プロファイルに悪影響を与えうるガスポケットが基板間に形成されるのを防止する。基板の表面全体にわたって温度プロファイルを制御する能力の信頼性を改善することによって、処理されたウエハの収率および生産性の大きな損失を招きうるウエハ上の規格外れの温度均一性、過熱点などが回避される。
To facilitate understanding, identical reference numerals have been used, where possible, to designate identical elements that are common to the figures. It is contemplated that elements of one embodiment can be beneficially incorporated into other embodiments.
Embodiments of the present invention generally provide a method for bonding substrates, an assembly produced by the method, and an improved method for repairing the assembly. The embodiments of the invention described herein utilize at least one channel that is partially bounded by an adhesive layer that is utilized to join two substrates. In certain embodiments of the invention, the channels are defined between adjacent segments of the adhesive layer that join the substrates together. The channel is open to the exterior of the substrate assembly, thus providing a vent path for volatile gases released from the adhesive layer to escape from between the substrates during assembly curing or use. Advantageously, the vent path enhances better curing of the adhesive layer. The vent path also prevents gas pockets from forming between the substrates that can adversely affect the temperature profile across the surface of the substrate. By improving the reliability of the ability to control the temperature profile across the entire surface of the substrate, out-of-specific temperature uniformity on the wafer, hot spots, etc. can result in significant loss of processed wafer yield and productivity. Avoided.
本発明の特定の実施形態は、従来の連続的なモノリシックの接着層とは対照的に複数のセグメントに区分けされた接着層によって、静電パックを温度制御ベースに結合することなど、2つの基板を結合することを含む。隣接セグメント間に形成されたチャネルは、修繕および/または保守のために基板を容易に結合解除することを可能にする。さらに加えて、隣接セグメント間のチャネルは、結合された基板の外部まで延びるため、2つの基板間から揮発性ガスを放出することを可能にする。
本発明の第1の実施形態については、接着層によって接合された2つの基板と、接着層から放出される揮発性ガスがアセンブリの外部へ逃げるための経路を提供する少なくとも1つのチャネルとを有する静電チャックアセンブリとして、例示的に説明する。本発明の第2の実施形態については、シャワーヘッドアセンブリとして例示的に説明し、本発明の第3の実施形態では、概して、少なくとも2つの基板からなるアセンブリについて説明する。本明細書に記載する本発明の他の実施形態は、上述のアセンブリを製造および修繕する方法を含む。本発明のさらに他の実施形態は、揮発性物質のための経路を提供するチャネルを必ずしも必要とするとは限らず、ウエハが載置される表面の平坦度が規定の平坦度公差内に留まるように基板間で十分な接着を確保する方法論を含む。
Certain embodiments of the present invention include two substrates, such as bonding an electrostatic pack to a temperature controlled base with an adhesive layer that is segmented into a plurality of segments as opposed to a conventional continuous monolithic adhesive layer. Including. A channel formed between adjacent segments allows the substrate to be easily decoupled for repair and / or maintenance. In addition, the channel between adjacent segments extends to the outside of the combined substrate, allowing volatile gases to be released from between the two substrates.
For the first embodiment of the present invention, it has two substrates joined by an adhesive layer and at least one channel that provides a path for volatile gases released from the adhesive layer to escape outside the assembly. An electrostatic chuck assembly will be described as an example. The second embodiment of the present invention is illustratively described as a showerhead assembly, and the third embodiment of the present invention generally describes an assembly of at least two substrates. Other embodiments of the invention described herein include a method for manufacturing and repairing the assembly described above. Still other embodiments of the present invention do not necessarily require a channel to provide a path for volatile materials, so that the flatness of the surface on which the wafer is placed remains within a specified flatness tolerance. Includes a methodology for ensuring sufficient adhesion between substrates.
図3は、ともに結合された基板を備えるアセンブリの一実施形態の分解斜視図であり、このアセンブリを静電チャックアセンブリ300として示す。図3Aは、図3の静電チャックアセンブリ300の部分横断面図である。図3と図3Aの両方を参照すると、静電チャックアセンブリ300は、接着層302によって温度制御ベース106に連結された静電パック102を含む。静電パック102は基板支持面120を含み、真空処理中は、基板支持面120上に基板(図示せず)が静電気で保持される。例示的な静電パック102および温度制御ベース106については上述したが、別法として、代替の構成を有する静電パックおよび温度制御ベースを利用することもできる。
FIG. 3 is an exploded perspective view of one embodiment of an assembly comprising substrates bonded together, and this assembly is shown as an
接着層302は、静電パック102および温度制御ベース106の嵌合面を結合させる。接着層302は、接着層302を通って形成された複数の孔、たとえば裏側ガス、電力供給、熱電対などのためのリフトピン孔110および/または他の孔を含むことができる。接着層302は、1つまたは複数のセグメント304から構成される。いくつかの実施形態では、セグメント304の1つまたは複数は、接着層302の他のセグメント304に接続されていない状態とすることができる。別法として、セグメント304の1つまたは複数は、接着層302を形成する他のセグメント304の1つまたは複数に接続することができる。
The
接着層302は、良好な熱伝導性を有する接着材料、たとえば約0.3ワット/メートルケルビン(W/mK)より大きい熱伝導性を有する材料から形成される。接着層302に適した材料には、それに限定されるものではないが、とりわけ、アクリルベースの接着剤、ネオプレンベースの接着剤、シリコーン接着剤、エポキシ、PSA(感圧接着剤)、熱可塑性接着剤、および熱硬化性接着剤、またはこれらの組合せが含まれる。適した接着材料の例には、PARKER−CHOMERICSから入手可能なTHERMATTACH(登録商標)T412という接着剤が含まれる。一実施形態では、接着層302は、約10〜約300μmまたはそれ以上の厚さを有する。接着層302はまた、摂氏25度で少なくとも約40ポンド/平方インチ(PSI)の重ね剪断接着力および約40PSIの張力強度を有することができる。一例では、アクリルの接着層302を使用するとき、静電パック102と温度制御ベース106との間の剥離強度は、約2ポンド(約0.91キログラム)/線形インチ〜約14ポンド(約6.35キログラム)/線形インチである。
The
接着層302を構成する結合材料は、接着シート(事前に形成し、次いで静電パック102もしくは温度制御ベース106上に敷設することができる)または流体(たとえば、所望のパターンで分注し、スクリーン印刷し、もしくは他の方法で分注することができるペースト、ゲル、もしくは液体)の形とすることができる。一実施形態では、接着層302は、所望の形状を有する複数の事前に切断されたセグメント304の形であり、セグメント304は、清浄な基板(たとえば、静電パック102または温度制御ベース106)の一方の上に平坦に注意深く積み重ねられ、スクイージをかけて大部分の気泡が除去され、次いで接着層の非接着面から解放ライナが除去され、他方の基板(たとえば、静電パック102または温度制御ベース106の他方)が、接着層302上で精密に位置合わせされ、その後結合手順にかけられる。
The bonding material comprising the
接着層302には、1つまたは複数のチャネル310を通って静電チャックアセンブリ100の外径308(たとえば、接着層302、静電パック102、または温度制御ベース106の外側の直径)への通気口が付けられており、静電チャックアセンブリ100の中心などの内部領域306から放出される揮発性ガスが静電パック102と温度制御ベース106との間から逃げることができる経路を提供する。チャネル310は、接着層302の平面内に位置し、または接着層302の平面に対して平行に位置することができ、たとえば静電パック102と温度制御ベース106との間を横方向に延びることができる。チャネル310の少なくとも1つは、静電チャックアセンブリ300の外径308上に形成された出口316で終端する。図3に示す実施形態では、チャネル310の少なくとも1つは、接着層302内で、接着層302の平面を画定する分離された接着セグメント304間に画定される。たとえば図4に示す実施形態では、4つのチャネル310が示されており、各チャネル310は、隣接セグメント304の対向するエッジ312、314間に画定され、各チャネル310は、静電チャックアセンブリ300の外径308上に出口316を有する。図4では、十字の形で垂直に配置された4つのチャネル310が示されているが、チャネル310は、直線、円形、または別の構成を有することができる。
チャネル310の出口316は、特に硬化中に接着層302によって放出される揮発性ガスが静電パック102と温度制御ベース106との間から逃げることを可能にする通気経路を提供する。チャネル310を介して静電チャックアセンブリ300の外径308への通気経路を提供することで、揮発性ガスが閉じ込められるのを実質上防止し、それによって接着層302が静電パック102および温度制御ベース106の一方または両方から剥離する可能性を著しく低減させる。加えて、チャネル310によって提供される通気経路は、ボイドの形成を実質上なくすため、静電パック102と温度制御ベース106との間の熱インピーダンスは均一のままとなり、それによって、チャックアセンブリ300の加工物の処理中の収率および生産性を増大させる。さらに、接着層302として湿分硬化させたシリコーンを利用する適用分野では、結合平面が薄く、かつアスペクト比が高いときでも、たとえば接着層が薄く(たとえば、約1〜500μm)、基板の直径が大きい(たとえば、約150mmより大きい)静電チャックアセンブリ内でも、チャネル310を介して接着層302の内部領域306内の結合箇所に局所的に湿気を供給することによって、接着層302の完全な硬化が強化される。
The
チャネル310はまた、接着層302を弱めるために利用される溶剤などの結合弱化剤の浸透のための経路を提供し、それによって基板(たとえば、静電パック102および温度制御ベース106)を修繕のためにより容易に分離することを可能にする。したがって、チャネル310は、従来の静電チャックアセンブリ内でモノリシックの接着層を除去するために用いられる従来の方法論と比較すると、より速く費用効率のよい修繕を可能にし、静電パック102および温度制御ベース106の損傷を著しく低減させる。
チャネル310は、概して、接着層302内に開放面積をもたらす。接着層302の開放面積は、接着層302の50パーセントも占めることができる。一実施形態では、チャネル310(および接着層302の他の穿孔)は、接着層302の約1%未満〜約50%パーセントの開放面積を画定する。
チャネル310はまた、静電パック102および温度制御ベース106の一方または両方の中に部分的に画定することができる。チャネル310は、熱伝達の均一性を促進するために、狭くすることができ、約10mm未満の幅を有することができる。チャネル310がその長さの実質上すべてに沿って接着層302に接触しているため、チャネル310のうち、接着層302に直接露出され、接着層302によって境界を画された部分は、チャネル310の周囲より指数的に大きい。
断続的な接着層302を有する別の利点は、接着層302にかかる応力が低減されることである。静電パック102および温度制御ベース106は、異なる熱膨張係数を有することができるため、これらの基板が加熱されるときに生成される応力は、接着層302によって吸収される。したがって、チャネル310の数、位置、および幅は、接着材料の寿命に悪影響を与えたり、剥離を引き起こしたり、または静電パック102の基板支持面120の平坦度を乱したりすることのないレベルで、接着層302内の応力を維持するように選択することができる。概して、セグメント304およびチャネル310が多ければ多いほど、接着層302によってより大きい応力を吸収することが可能になる。
Another advantage of having an intermittent
チャネル310が静電チャックアセンブリ300の外径308で終端しない代替実施形態では、チャネル310を横切ってセグメント304間に提供される間隙を利用して、接着層302内の応力を管理することができる。接着層302内の間隙により、静電パック102の基板支持面120の平坦度に悪影響を与えうる静電パック102と温度制御ベース106との間の熱膨張の不整合による影響が最小になる。
図3Bは、シールリング360を有する図3の静電チャックアセンブリ300の部分横断面図である。加えて、図3Bの断面線3C−3Cに沿って切り取った静電チャックアセンブリ300の横断面図を参照すると、Oリングまたはガスケットなどのシールリング360を、静電パック102と温度制御ベース106との間の結合線に配置することができる。加えて、シールリング360は、温度制御ベース106内に形成されたシール保持グランド362内に保持することができる。そのような実施形態では、接着層302から化学種のガスを放出するために内部領域306に通気口を付けることで、チャネル310の1つまたは複数を温度制御ベース106の外径308に連結する温度制御ベース106を通って形成された通路364を利用することができる。
In an alternative embodiment where the
FIG. 3B is a partial cross-sectional view of the
通路364は、静電パック102に対向する温度制御ベース106の上面370上に形成された開口366を有する。通路364は、静電チャックアセンブリ300の外径308上で温度制御ベース106の上面370と下面372との間に形成された開口368を有する。通路364は、2つの接続通路、たとえば2つの交差するドリル孔によって、または温度制御ベース106の中心線に対して鋭角に形成された単一の孔によって形成することができる。静電パック102の基板支持面120から離れる開口368の間隔により、処理中に放出されるあらゆる揮発性ガスが、処理されている基板の下流で処理チャンバの内部体積に入ることを可能にし、それによって潜在的な基板の汚染を低減させる。
別法として、通路364は、シール保持グランド362を横切って横方向に設けられた溝(図示せず)の形とすることができ、これによって、接着セグメント304間のチャネル310がシールリング360の周りを通って静電チャックアセンブリ300の外径308へ漏れ出ることが可能になる。
図5〜12は、静電チャックアセンブリの外部に露出された出口を有する少なくとも1つのチャネルを有する接着層の代替実施形態の横断面図であり、この接着層は、上記の接着層302の代わりに使うことができる。温度制御ベース上に配置された接着層を示すが、接着層は、別法として、温度制御ベースへの接着前に、静電パック上に配置することもできる。
The
Alternatively, the
5-12 are cross-sectional views of an alternative embodiment of an adhesive layer having at least one channel having an outlet exposed to the exterior of the electrostatic chuck assembly, the adhesive layer replacing the
図5の断面図を次に参照すると、静電チャックアセンブリ500が示されており、温度制御ベース106上に配置された下の接着層502を見せるため、静電パック102が除去されている。接着層502は、上記の接着層302と同様に製造することができる。
接着層502は、パイ状の構成で配置された複数のセグメント504を含み、したがってセグメント504間に画定されたチャネル510は、接着層502の内部領域306を通過する。少なくとも1つのチャネル510は、静電チャックアセンブリ500の外径308上に配置された出口316を有し、ガスが接着層502から効率的に逃げ、または排出されるための経路を提供する。接着層502が直径450mmを超過する実施形態の場合、これらのガスをさらにうまく排出することができる。チャネル510は、静電チャックアセンブリ500の中心線を通過し、それによって接着層502の均一で徹底的な硬化を促進する。チャネル510は、揮発性ガスを効率的に除去する。加えて、チャネル510は、修繕中に静電パック102を温度制御ベース106から迅速に実質上問題なく結合解除するため、結合弱化剤を接着層502の内部領域306へ効率的に供給することを容易にする。
Referring now to the cross-sectional view of FIG. 5, an
The
図6の断面図を次に参照すると、静電チャックアセンブリ600では、温度制御ベース106上に配置された下の接着層602を見せるため、静電パック102が除去されている(たとえば、図6には図示せず)。接着層602は、上記の接着層と同様に製造することができ、パック102をベース106に固定するために利用することができる。
接着層602は、パイ状の構成で配置された複数のセグメント604を含み、したがってセグメント604間に画定されたチャネル610は、接着層602の内部領域306を通過する。少なくとも1つのチャネル610は、静電チャックアセンブリ600の外径308上に配置された出口316を有する。チャネル610は、ガスが接着層602から効率的に逃げ、または排出されるための経路を提供する。接着層602が約450mmの直径を超過する実施形態では、これらのガスをさらにうまく排出することができる。一実施形態では、チャネル610は、静電チャックアセンブリ600の中心線を通過することができる。
Referring now to the cross-sectional view of FIG. 6, in the
The
一実施形態では、接着層602を構成するセグメント604は、少なくとも1つの外側セグメント622と少なくとも1つの内側セグメント624に分類することができる。外側セグメント622は、内側セグメント624の外側で放射状に配置される。外側セグメント622と内側セグメント624は、内部チャネル620によって分離される。内部チャネル620は、出口316で終端するチャネル610の少なくとも1つに連結することができ、したがって、セグメント604のうち、チャネル620に露出された部分に、通気口を付けることができる。追加の内部チャネル620(破線で示す)を利用して、同心円状の内側セグメント群624を作ることもできる(同じく破線で示す)。
In one embodiment, the
一実施形態では、外側セグメント622と内側セグメント624は、異なる接着材料から製造することができる。たとえば、外側セグメント622を構成する接着材料は、内側セグメント624を構成する接着材料より高い熱伝達係数を有することができる。静電パック102は、静電チャックアセンブリ600上に配置されたウエハのエッジよりウエハの中心を速く加熱するプロセスを補償するために、中心で優先的に冷却することができる。別法として、外側セグメント622を構成する接着材料は、内側セグメント624を構成する接着材料より低い熱伝達係数を有することができる。静電パック102は、静電パック102の中心に比べてエッジで優先的に冷却することができる。同心円状の内側セグメント群624を有する別の実施形態では、内側の内側セグメント群624と外側の内側セグメント群624を異なる接着材料から製造して、静電パック102と温度制御ベース106との間に異なる熱伝達率を有する3つ以上のゾーンを提供することができる。
In one embodiment, the
さらに別の実施形態では、外側セグメント622を構成する接着材料は、内側セグメント624を構成する接着材料に比べてより大きい剥離および/または引っ張り強度を有することができる。別法として、外側セグメント622を構成する接着材料は、内側セグメント624を構成する接着材料に比べてより低い剥離および/または引っ張り強度を有することができる。このようにして、外側セグメント622に対する内側セグメント624を構成する材料結合の強度は、静電パック102と温度制御ベース106の熱膨張係数の違いによる熱負荷後に、反りを防止し、かつ/または基板支持面120の平坦度を維持するように選択することができる。また、内側の内側セグメント群624と外側の内側セグメント群624を異なる接着材料から製造して、静電パック102を温度制御ベース106に連結する異なる接着強度を有する3つ以上のゾーンまたは同心円状のゾーンを提供することができる。接着材料に対して異なる強度を使用することで、基板支持面120の平坦度の望ましくない変化を防止することができ、化学機械研磨によって基板支持面120を修繕し、または平坦にする必要を低減させ、かつ/またはなくすことができる。加えて、チャネル610が静電チャックアセンブリ600の外径308で終端しない実施形態では、異なるセグメント604上で異なる強度を有する接着材料を使用することで、接着層602内の応力を管理し、基板支持面120の平坦度を促進することができる。
In yet another embodiment, the adhesive material that comprises the
図6に示すように、接着層602の開放面積は、1つの場所で別の場所に比べてより大きい開放面積を作るように、チャネル610、620の幅、数、および場所によって選択することができる。異なる開放面積を利用して、接着層602全体にわたって強度および/または熱伝達特性を調整することができる。たとえば、チャネル610、620は、静電チャックアセンブリ600の外径308近傍に位置する外部領域630に比べて、内部領域306内により大きい割合の開放面積を提供するように構成することができる。内部領域306で開放面積の割合がより大きい結果、静電パック102と温度制御ベース106との間の熱伝達は、静電パック102の周囲に比べて静電パック102の中心でより小さくなる。静電パック102の内部領域306と周囲に対する熱伝達率の違いは、ウエハの内部領域306よりウエハの周囲を速く加熱するプロセスを補償することができる。逆に、チャネル610、620は、接着層602の外側領域630に比べて内部領域306内でより小さい割合の開放面積を提供するように構成することができる。内部領域306内で開放面積の割合がより小さいことで、静電パック102の外側領域に比べて静電パック102の内部領域306または中心を通ってより大きい熱伝達が可能になる。
As shown in FIG. 6, the open area of the
図7の断面図を次に参照すると、静電チャックアセンブリ700では、温度制御ベース106上に配置された下の接着層702を見せるため、静電パック102が除去されている(たとえば、図7には図示せず)。接着層702は、上記の接着層と同様に製造することができ、パック102をベース106に固定するために利用することができる。より具体的には、静電チャックアセンブリ700は、上記の静電チャックアセンブリ600と実質上同一であるが、第1の端部が出口316で終端するチャネル710は、第2の端部で内側チャネル720に接続される。
Referring now to the cross-sectional view of FIG. 7, in the
接着層702は、先端を切ったパイ状の構成で配置された複数のセグメント704を含む。各チャネル710は、一方の端部を内側チャネル720で終端させ、他方の端部を静電チャックアセンブリ700の外径308上に配置された出口316で終端させることができる。チャネル710は、ガスが接着層702から効率的に逃げるための経路を提供する。
接着層702を構成するセグメント704は、少なくとも1つの外側セグメント622と少なくとも1つの内側セグメント624に分類することができる。外側セグメント622は、内側セグメント624の外側で放射状に配置される。外側セグメント622と内側セグメント624は、内部チャネル720によって分離される。
The
The
内側セグメント624は、外側セグメント622の接着材料とは異なる接着材料から製造することができる。内側セグメント624および外側セグメント622を参照して上記で論じたように、外側セグメント622を構成する接着材料は、内側セグメント624を構成する接着材料より高いまたは低い熱伝達係数を有することができる。このようにして、静電パック102は、エッジと中心の勾配によって熱的に調節することができる。別の実施形態では、外側セグメント622を構成する接着材料は、内側セグメント624を構成する接着材料に比べてより大きいまたは小さい剥離および/または引っ張り強度を有することができる。たとえば、外側セグメント622を構成する接着材料は、エポキシなどの内側セグメント624を構成する接着材料に比べてより低い剥離および/または引っ張り強度を提供するアクリルベースの接着剤、ネオプレンベースの接着剤、シリコーンの接着剤などから選択することができる。このようにして、外側セグメント622に対する内側セグメント624を構成する材料の強度は、静電パック102と温度制御ベース106との間の熱膨張の係数の不整合による熱負荷後に、反りを防止し、かつ/または静電パック102の基板支持面120の平坦度を維持するように選択することができる。代替実施形態では、外側セグメント622を構成する接着材料は、内側セグメント624を構成する接着材料に比べてより高い剥離および/または引っ張り強度を提供するように選択することができる。また、同心円状の内側セグメント群624(図示せず)を有する実施形態では、内側の内側セグメント群624と外側の内側セグメント群624を異なる接着材料から製造して、3つ以上のゾーンを提供することができる。たとえば、静電パック102を温度制御ベース106に連結する内側セグメント624のゾーンは、同心円状とすることができ、異なる接着強度および/または熱伝導性係数のものとすることができる。
図8を次に参照すると、静電チャックアセンブリ800では、温度制御ベース106上に配置された下の接着層802を見せるため、静電パック102が除去されている(たとえば、図8には図示せず)。接着層802は、上記の接着層と同様に製造することができ、パック102をベース106に固定するために利用することができる。より具体的には、静電チャックアセンブリ800は、上記の静電チャックアセンブリと実質上同一であるが、接着層802は、出口316で終端する少なくとも1つのチャネル810を含むことができる。単一のチャネル810が、内部領域306の方へ内方に延びる螺旋パターンを形成する。加えて、接着層802内の単一の螺旋状のチャネル810は、単一のセグメント804を提供することができる。螺旋状のチャネル810は、接着層802の内部領域306に通気口を付けることを容易にする。
Referring now to FIG. 8, in the
図9を次に参照すると、静電チャックアセンブリ900では、温度制御ベース106上に配置された下の接着層902を見せるため、静電パック102が除去されている(たとえば、図9には図示せず)。接着層902は、上記の接着層と同様に製造することができ、パック102をベース106に固定するために利用することができる。
Referring now to FIG. 9, in the
図9に示すように、接着層902は、2つの反対側の端部を有する少なくとも1つのチャネル910を含み、各端部は、別個の出口316で終端する。一実施形態では、複数のチャネル910を何列にも形成することができる。チャネル910の列は、線形、曲線、正弦曲線、または他の形状とすることができる。一実施形態では、チャネル910の列は、線形かつ平行とすることができ、列同士の間にセグメント904を画定することができる。任意選択で、接着層902は、チャネル910に対してゼロ以外の角度で配置された2次チャネル920(破線で示す)を含むことができ、それによってセグメント904の格子を形成することができる。2次チャネル920の少なくとも1つの端部は、出口316で終端する。一実施形態では、2次チャネル920は、チャネル910に対して約90度で配置することができる。
As shown in FIG. 9, the
図10の断面図を次に参照すると、静電チャックアセンブリ1000では、温度制御ベース106上に配置された下の接着層1002を見せるため、静電パック102が除去されている(たとえば、図10には図示せず)。接着層1002は、上記の接着層と同様に製造することができ、パック102をベース106に固定するために利用することができる。より具体的には、静電チャックアセンブリ1000の接着層1002は、複数の離散的なセグメント1004を含むことができる。任意選択で、離散的なセグメント1004の1つまたは複数は、接着性のウェブ1006(破線で示す)によって接続することができる。離散的なセグメント1004間に画定されるチャネル1010は、出口316を通って外径308に露出される。チャネル1010により、出口316を通って接着層1002の内部領域306に通気口が付けられる。
Referring now to the cross-sectional view of FIG. 10, in the
離散的なセグメント1004の数、寸法、位置、および密度は、接着層1002の開放面積を制御するように選択される。静電チャックアセンブリ1000の領域間の開放面積、および開放面積の割合は、上記で論じたように、静電チャックアセンブリ1000全体にわたって熱伝達率および/または接着強度プロファイルを制御するように選択することができる。
The number, size, position, and density of the
たとえば、接着層1002を画定するセグメント1004は、外側セグメント群1020、中間セグメント群1022、および内側セグメント群1024に分類することができる。各セグメント群1020、1022、1024は、1つまたは複数のセグメント1004を含むことができ、セグメント1004は、チャネル1010によって分離することができる。外側セグメント群1020は、中間セグメント群1022の外側で放射状に配置することができる。中間セグメント群1022は、内側セグメント群1024の外側で放射状に配置することができる。
For example, the
各セグメント群1020、1022、1024を構成するセグメント1004の1つもしくは複数、および/またはセグメント群1020、1022、1024は、異なる接着材料から製造することができる。図6の内側セグメント624および外側セグメント622を参照して上記で論じたように、特定のセグメント群内の1つまたは複数のセグメント1004を構成する接着材料は、その群内の他のセグメント1004を構成する接着材料より高いまたは低い熱伝達係数および/または強度を有することができる。たとえば、外側セグメント群1020を構成する接着材料は、エポキシなどの内側セグメント群1024を構成する接着材料に比べてより低い剥離および/または引っ張り強度を提供するアクリルベースの接着剤、ネオプレンベースの接着剤、シリコーンの接着剤などから選択することができる。このようにして、静電パック102は、方位角の勾配によって熱的に調節することができ、方位角の勾配は、処理チャンバ内の他の方位角の不均一性を補正または補償するように選択することができる。外側セグメント群1020に対する内側セグメント群1024の材料の強度は、熱負荷から接着層1002内で引き起こされる応力による反りを防止し、かつ/または基板支持面120の平坦度を維持するように選択することができる。熱負荷は、静電パック102と温度制御ベース106との間の熱膨張係数の不整合から生じることがある。
図11を次に参照すると、静電チャックアセンブリ1100では、温度制御ベース106上に配置された下の接着層1102を見せるため、静電パック102が除去されている(たとえば、図11には図示せず)。接着層1102は、上記の接着層と同様に製造することができ、パック102をベース106に固定するために利用することができる。より具体的には、静電チャックアセンブリ1100は、上記の静電チャックアセンブリと実質上同一であるが、接着層1102は、出口316で終端する少なくとも1つのチャネル1110によって分離された複数のセグメント1104を含むことができる。加えて、複数のセグメント1104は、少なくとも1つの1次セグメント1122を含むことができ、1次セグメント1122は、少なくとも1つの2次セグメント1120に外接する。2次セグメント1120は、外接する1次セグメント1122に接触することができ、またはセグメント1120、1122は、2次チャネル1124によって分離することができる。2次チャネル1124は、チャネル1110から分離することができ、または別法として、接続チャネル1126(破線で示す)によってチャネル1110に接続することができる。チャネル1110によって提供される通気経路は、静電パック102と温度制御ベース106との間からガスが逃げるのを容易にする。加えて、チャネル1110は、接着層1102の内部領域306へ結合弱化剤を導入することを容易にすることができる。セグメント1120、1122を製造する際に使用される接着材料は、同様のものとすることができ、または異なるものとすることができる。接着材料の選択を使用して、熱伝達プロファイルを制御し、接着層1102内の応力を管理し、かつ/または基板支持面120に対する平坦度を制御することができる。
One or more of the
Referring now to FIG. 11, in the
図12を次に参照すると、静電チャックアセンブリ1200では、温度制御ベース106上に配置された下の接着層1202を見せるため、静電パック102が除去されている(たとえば、図12には図示せず)。接着層1202は、上記の接着層と同様に製造することができ、パック102をベース106に固定するために利用することができる。静電チャックアセンブリ1200は、上記の静電チャックアセンブリ1100と実質上同一である。より具体的には、接着層1202は、出口316で終端する少なくとも1つのチャネル1210によって分離された複数のセグメント1204を含む。複数のセグメント1204は、少なくとも1つの1次セグメント1222を含み、1次セグメント1222は、少なくとも1つの2次セグメント1220に外接するが、セグメント1220、1222を分離する2次チャネル1224は、接続チャネル1226によってチャネル1210に接続される。チャネル1210によって提供される通気経路は、静電パック102と温度制御ベース106との間からガスが逃げるのを容易にする。加えて、通気経路は、接着層1202の内部領域306へ結合弱化剤を導入することを容易にする。セグメント1220、1222を製造する際に使用される接着材料は、同様のものとすることができ、または異なるものとすることができる。接着材料の選択を使用して、熱伝達プロファイルを制御し、接着層1102内の応力を管理し、かつ/または基板支持面120に対する平坦度を制御することができる。
Referring now to FIG. 12, in the
図13は、ともに結合された基板を備えるシャワーヘッドアセンブリ1300の分解断面図である。図14は、図13の断面線14−14に沿って切り取ったシャワーヘッドアセンブリ1300の横断面図である。図13と図14の両方を参照すると、シャワーヘッドアセンブリ1300は、接着層1302によってガス分配プレート1354に連結されたシャワーヘッド1352を含む。接着層1302は、シャワーヘッド1352内に形成された孔1312およびガス分配プレート1354内に形成された孔1314に位置合わせされた複数の孔1308を含む。孔1312、1324により、ウエハ処理中にガスがシャワーヘッドアセンブリ1300を通過することが可能になる。
FIG. 13 is an exploded cross-sectional view of a
接着層1302は、シャワーヘッド1352およびガス分配プレート1354の嵌合面を結合する。接着層1302は、1つまたは複数のセグメント1304から構成される。2つ以上のセグメント1304を有する実施形態では、セグメント1304の1つまたは複数は、チャネル1310によって他のセグメント1304から分離することができる。別法として、セグメント1304の1つまたは複数は、接着層1302を形成する他のセグメント1304の1つまたは複数と連続することができる。接着層1302を接着材料から形成して、熱伝達プロファイルを制御し、接着層1302内の応力を管理し、かつ/またはシャワーヘッドアセンブリ1300のガス分配プレート1354に対する平坦度を制御することができる。
The
接着層1302には、1つまたは複数のチャネル1310を通ってシャワーヘッドアセンブリ1300の外径1358(たとえば、外側の直径)への通気口が付けられている。シャワーヘッド1352とガス分配プレート1354との間の接着層1302の内部領域1306からの揮発性ガスは、1つまたは複数のチャネル1310を通ってシャワーヘッドアセンブリ1300の中心から放出することができる。チャネル1310の少なくとも1つは、シャワーヘッドアセンブリ1300の外径1358上に形成された出口1316で終端する。一実施形態では、チャネル1310の少なくとも1つは、接着層1302内で、接着層1302の平面を画定する分離された接着セグメント1304間に画定される。図13には約60度で配置された6つのチャネル1310が示されているが、チャネル1310は、他の形状寸法、密度、幅、数、間隔、または他の構成を有することができる。加えて、接着層1302、チャネル1310、および/またはセグメント1304は、上記の利点を実現するために静電パックで利用される接着層を参照して上記で論じた方法のいずれかで構成することができる。
The
チャネル1310はまた、接着層1302を弱める結合弱化剤のための接着層1302の内部領域への経路を提供する。結合弱化剤は、基板(たとえば、シャワーヘッド1352およびガス分配プレート1354)を修繕のためにより容易に分離することを可能にする。したがって、チャネル1310は、従来のシャワーヘッドアセンブリ内でモノリシックの接着層を除去するために用いられる従来の方法論と比較すると、シャワーヘッドアセンブリ1300のより速く費用効率のよい修繕を可能にし、シャワーヘッド1352およびガス分配プレート1354の損傷を著しく低減させる。
図15は、アセンブリ1500の分解上面斜視図である。アセンブリ1500は、接着層1504によって固定された少なくとも2つの基板1502、1506を含む。加えて、アセンブリ1500は、接着層1504にアセンブリ1500の外部1550への通気口を付けるように構成された少なくとも1つのチャネル1510を含む。チャネル1510は、接着層1504から放出される揮発性ガスが基板1502、1506間から逃げるための経路を提供する。
アセンブリ1500は、ガス放出からの汚染および/または基板1502、1506間の接着層からのガス放出による剥離のリスクを軽減するために、真空の条件下、超清浄な(たとえば、クリーンルーム)環境内、プラズマ処理システム内、または他のシステム内で使用されるように設計されたシステムまたは構成要素とすることができる。アセンブリ1500はまた、基板1502、1506を後に分離するために、接着層1504を化学的に弱めることが望ましい構成要素とすることができる。
FIG. 15 is an exploded top perspective view of
The
アセンブリ1500は、アセンブリ1500の外面1550の少なくとも一部分がプラズマ環境に露出された半導体真空処理チャンバ向けの構成要素とすることができる。一実施形態では、アセンブリ1500はリッドアセンブリであり、第1の基板1502はリッドの第1の部分であり、第2の基板1506はヒータなどのリッドの第2の部分である。別の実施形態では、アセンブリ1500は基板支持ペデスタルアセンブリであり、第1の基板1502は基板支持ペデスタルの第1の部分であり、第2の基板1506はヒータなどの基板支持ペデスタルの第2の部分である。別の実施形態では、アセンブリ1500はチャンバ壁または基板支持体のためのライナアセンブリであり、第1の基板1502はライナの第1の部分であり、第2の基板1506はライナの第2の部分である。さらに別の実施形態では、アセンブリ1500は、カバーリング、堆積リング、焦点リングなどの2つの部分からなるリングとすることができ、第1の基板1502はリングの第1の部分であり、第2の基板1506はリングの第2の部分である。さらに別の実施形態では、アセンブリ1500は、2つの部分からなるシールドであり、第1の基板1502はシールドの第1の部分であり、第2の基板1506はシールドの第2の部分である。
接着層1504は、図3〜12を参照して上述したように製造および構成することができる。接着層1504を通って形成された1つまたは複数のチャネル1510は、接着層1504のガス放出を容易にするために、アセンブリ1500の外部1550上に少なくとも1つの出口1512を有する。加えて、接着層1504を通って形成された1つまたは複数のチャネル1510を使用して、結合された基板1502、1506を分離するための結合弱化剤を接着層1504の内部領域1514へ導入することができる。
The
The
加えて、接着層1504を通って形成されたチャネル1510は、図16に示すように、基板1502、1506の少なくとも1つの中に形成された一部分1602を含むことができる。基板1502、1506の少なくとも1つの中にチャネル1510の一部分1602を形成することで、破線1604で示すように、接着層1504内で引き起こされる応力、セグメント1508の位置ずれ、または他の理由のために、チャネル1510の境界を画す接着層1504の側壁1606が膨らんだ場合にチャネル1510が閉じないことを実質上確実にする。
In addition, the
図17は、アセンブリ1700の分解上面斜視図である。アセンブリ1700は、接着層1704によって固定された少なくとも2つの基板1702、1706を含む。アセンブリ1700はまた、基板1702、1706の少なくとも1つの中に形成された少なくとも1つのチャネル1710を含む。チャネル1710は、2つの基板1702、1706を固定する接着層1704にアセンブリ1700の外部1750への通気口を付けるように構成される。チャネル1710の少なくとも一方の側は、接着層1704の境界を画す。チャネル1710は、接着層1704から放出される揮発性ガスが基板1702、1706間から逃げるための経路を提供する。アセンブリ1700は、アセンブリ1500を参照して上述したシステムまたは構成要素とすることができる。
FIG. 17 is an exploded top perspective view of
接着層1704は、図3〜16を参照して上述したように製造および構成することができ、任意選択で、接着層1704内に形成された通気チャネル(すなわち、図17にはチャネル310、510、610、710、810、910、1010、1210、1310、1510を図示せず)を含むことができる。基板1702、1706の少なくとも1つの中に形成された1つまたは複数のチャネル1710は、接着層1704によって少なくとも一方の側で境界を画され、接着層1704のガス放出を容易にするために、アセンブリ1700の外部1750上に少なくとも1つの出口1712を有する。加えて、チャネル1710を使用して、結合された基板1702、1706を分離するための結合弱化剤を接着層1704の内部領域1714へ導入することができる。
The
図18は、アセンブリを製造する方法1800のブロック図である。アセンブリは、図3〜17を参照して上述したように、接着層によって固定された少なくとも2つの基板を含むことができる。方法1800は、概して、接着層を第1の基板上へ付着させることを含む。方法1800はまた、接着層上へ第2の基板を配置して2つの基板をともに取り付けることを含む。接着層は、基板間をアセンブリの外部まで横方向に延びるチャネルの少なくとも一方の側を有する。方法1800はまた、基板および接着層を結合手順にかけることと、基板間の接着層からチャネルを通って揮発性ガスを放出することとを含む。
一実施形態では、方法1800は、ステップ1802で、チャンバ構成要素などのアセンブリを形成するために組み立てられるべき2つの基板の嵌合面を洗浄することによって始まる。洗浄は、溶剤、脱イオン水、または他の適した洗浄剤で嵌合面を拭き取ることによって実現することができる。任意選択で、2つの基板の嵌合面を粗面化することができる。
ステップ1804で、嵌合面の少なくとも1つに接着層が付着される。接着層は、事前に形成された接着シート(敷設することができる)または流体(たとえば、所望のパターンで分注し、スクリーン印刷し、マスキングし、もしくは他の方法で付着させることができるペースト)の形とすることができる。一実施形態では、接着層は、基板の嵌合面の少なくとも1つに固定された複数の事前に切断された形状を含む。接着層にスクイージをかけて、気泡を実質上除去し、接着層が嵌合面に対して実質上平坦になることを確実にすることができる。接着層は、1つまたは複数のチャネルのうち、チャンバ構成要素の外部に開く側を画定するように、嵌合面の少なくとも1つに付着される。チャネルは、接着層から放出される揮発性ガスが基板間から逃げることを可能にし、かつ/または、基板を後に分離することが望ましい場合、結合解除中に結合弱化剤を接着層の内部領域内へ導入することを可能にするように構成される。
FIG. 18 is a block diagram of a
In one embodiment, the
At
ステップ1806で、接着層上に配置されたあらゆる解放ライナが除去され、他方の基板は、接着層上に精密に位置合わせおよび配置され、それによって2つの基板をともに固定する。
ステップ1808で、基板および接着層は、利用されている接着剤のタイプに適した結合手順にかけられる。アセンブリで使用される例示的なアクリルベースの接着層の場合、結合手順は、事前に定義された期間にわたってオートクレーブ内で焼成することを含むことができる。結合手順は、接着層からの揮発性ガスの放出を強化するために、真空下で実行することができる。接着層の境界を画すチャネルは、接着層を構成する接着材料のより速く徹底的な硬化を可能にするとともに、接着層から放出されるあらゆる揮発性ガスが基板間から逃げることを可能にする。
At
At
ステップ1810で、結合されたアセンブリは、出荷に向けて洗浄、試験、および準備される。
図19は、アセンブリを修繕する方法1900のブロック図である。図3〜17を参照して上述したアセンブリなどのアセンブリは、接着層によって固定された少なくとも2つの基板を含むことができる。接着層の少なくとも一方の側は、基板間をアセンブリの外部まで横方向に延びるチャネルの境界を画す。方法1900は、概して、チャネルを通って接着層の内部領域へ結合弱化剤を導入することと、基板を分離することと、第1の基板を修繕することと、修繕された第1の基板を使用して修繕されたアセンブリを形成することとを含む。
At
FIG. 19 is a block diagram of a
ステップ1902で、接着層によって境界を画された少なくとも一方の側を有するチャネルを介して接着層の内部領域へ結合弱化剤を導入することによって、接着層によって形成された結合が弱められる。チャネルは、アセンブリの外部から接着層の内部領域内へ延びる。結合弱化剤は、接着層を構成する特定の接着材料の結合を弱めるのに適した溶剤または他の材料とすることができる。接着層の内部領域への結合弱化剤の導入は、結合弱化剤がチャネルを通って内部領域まで流れることによって実現することができる。チャネルは、接着層によって境界を画された少なくとも一方の側を有するため、結合弱化剤は、接着層の大きい領域全体にわたって接触する。加えて、基板を加熱して、結合弱化剤による接着層の化学的侵食を強化することができる。
In
ステップ1904で、基板は分離される。任意選択で、基板を分離することは、基板を引き離すことを含むことができる。
ステップ1906で、基板の少なくとも1つは再び表面仕上げされる。たとえば、プラズマ環境への露出によって点食された表面の一部分を除去して、実質上点食されていない表面を残すことができる。表面のこの部分は、機械加工、研削、ビードブラスト、吹付け加工、化学機械研磨、ラッピング、または他の適した技法によって除去することができる。
再び表面仕上げされている基板がセラミックの静電パックである場合、再び表面仕上げした後の表面上に、新しいセラミック材料層を配置することができる。新しいセラミック材料層は、基板に溶射堆積させることができ、または他の方法で結合することができる。次いで、基板上に堆積させた新しいセラミック材料層は、メサ、表面ガス分配チャネルなどの表面特徴を追加するように加工される。
At
At
If the substrate that has been surfaced again is a ceramic electrostatic pack, a new layer of ceramic material can be placed on the surface after it has been surfaced again. The new ceramic material layer can be spray deposited on the substrate or otherwise bonded. The new ceramic material layer deposited on the substrate is then processed to add surface features such as mesas, surface gas distribution channels.
再び表面仕上げされている基板がガス分配プレートである場合、再び表面仕上げすることで、プラズマ環境に露出された表面を新しいガス分配プレートの表面粗さに等しい表面粗さまで実質上回復させる。表面の回復は、材料除去および研磨プロセスを含むことができる。たとえば、表面は、約20Ra以下の表面粗さまで研磨することができる。
他の実施形態では、分離された基板の1つを再び表面仕上げするのではなく、1つの基板を新しいまたは異なる基板に交換することができる。
If the substrate that has been surfaced again is a gas distribution plate, surface finishing again restores the surface exposed to the plasma environment to a surface roughness substantially equal to the surface roughness of the new gas distribution plate. Surface recovery can include material removal and polishing processes. For example, the surface can be polished to a surface roughness of about 20 Ra or less.
In other embodiments, instead of resurfacing one of the separated substrates, one substrate can be replaced with a new or different substrate.
ステップ1908で、再び表面仕上げされた(または交換用)基板は、洗浄され、第2の基板に接合するために準備される。第2の基板は、ステップ1902で再び表面仕上げされた基板が以前に結合されていた基板などの回収された基板、または新しい基板とすることができる。2つの基板の嵌合面の洗浄は、溶剤、脱イオン水、または他の適した洗浄剤で嵌合面を拭き取ることによって実現することができる。任意選択で、2つの基板の嵌合面は、接合前に粗面化することができる。
At
ステップ1910で、再び表面仕上げされた基板は、接着層によって第2の基板に接合される。基板接合技法は、上記の方法1800または他の適した接合技法とすることができる。
要約すると、基板を結合する方法、およびこの方法によって製造されたアセンブリ、ならびに前記アセンブリを修繕する改善された方法を開示した。アセンブリは、少なくとも1つのチャネルを有する接着層を利用し、このチャネルは、2つの基板を接合するために利用される接着層によって境界を画される。接着層内のチャネルは、アセンブリの製造、性能、および修繕を改善する。チャネルは、アセンブリの硬化または使用中に揮発性ガスが接着層から放出されて基板間から逃げるための通気経路を提供する。有利には、通気経路は、接着層のより良好な硬化を強化し、温度プロファイルの制御を改善し、強化された平坦度の制御のためにアセンブリ内の応力の管理を可能にし、かつより効率的であるが破壊的でない基板の結合解除/分離を可能にする。本明細書に記載する本発明は、とりわけ、静電チャックアセンブリおよびシャワーヘッドアセンブリなどの半導体真空処理チャンバ構成要素(すなわち、アセンブリ)に特に有用である。しかし、本発明はまた、2つ以上の基板を固定する接着層に通気口を付ける能力が望ましい他の適用分野にも有用である。
In
In summary, a method for bonding substrates, an assembly produced by the method, and an improved method for repairing the assembly have been disclosed. The assembly utilizes an adhesive layer having at least one channel that is bounded by an adhesive layer that is utilized to join the two substrates. Channels in the adhesive layer improve assembly manufacturing, performance, and repair. The channel provides a vent path for volatile gases to escape from the adhesive layer and escape from between the substrates during assembly curing or use. Advantageously, the ventilation path enhances better curing of the adhesive layer, improves control of the temperature profile, allows for management of stresses in the assembly for enhanced flatness control, and is more efficient Allows decoupling / separation of the target but not destructive. The invention described herein is particularly useful for semiconductor vacuum processing chamber components (ie, assemblies) such as electrostatic chuck assemblies and showerhead assemblies, among others. However, the present invention is also useful in other applications where the ability to vent the adhesive layer that secures two or more substrates is desirable.
上記は本発明の実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく、本発明の他のさらなる実施形態を考案することもでき、本発明の範囲は、添付の特許請求の範囲によって決定される。 While the above is directed to embodiments of the present invention, other and further embodiments of the invention may be devised without departing from the basic scope thereof, and the scope of the invention is Determined by the claims.
Claims (15)
第1の基板と、
第2の基板と、
前記第1の基板および前記第2の基板を固定する接着層と、
前記接着層によって境界を画された少なくとも一方の側を有し、前記アセンブリの外部に露出された出口を有するチャネルとを備え、前記基板が、前記接着層によって固定され、半導体真空処理チャンバのための構成要素を形成する、アセンブリ。 An assembly,
A first substrate;
A second substrate;
An adhesive layer for fixing the first substrate and the second substrate;
A channel having at least one side bounded by the adhesive layer and having an outlet exposed to the exterior of the assembly, the substrate being secured by the adhesive layer and for a semiconductor vacuum processing chamber An assembly forming a component of
複数のセグメントを含む、請求項1に記載のアセンブリ。 The adhesive layer is
The assembly of claim 1, comprising a plurality of segments.
異なる接着材料から製造された少なくとも2つのセグメントを含む、請求項2に記載のアセンブリ。 The plurality of segments are
The assembly of claim 2 comprising at least two segments made from different adhesive materials.
第2のセグメントを構成する第2の接着材料とは異なる熱伝導性係数を有する第1の接着材料から構成された第1のセグメントを含む、請求項2に記載のアセンブリ。 The plurality of segments are
The assembly of claim 2, comprising a first segment constructed from a first adhesive material having a different thermal conductivity coefficient than the second adhesive material comprising the second segment.
第2のセグメントを構成する第2の接着材料とは異なる強度を有する第1の接着材料から構成された第1のセグメントを含む、請求項2に記載のアセンブリ。 The plurality of segments are
3. The assembly of claim 2, comprising a first segment constructed from a first adhesive material having a different strength than the second adhesive material comprising the second segment.
接着層を第1の基板上へ付着させるステップと、
前記接着層上へ第2の基板を配置し、それによって前記2つの基板をともに固定するステップであり、前記接着層が、前記基板間を前記アセンブリの外部まで横方向に延びるチャネルの少なくとも一方の側の境界を画す、固定するステップと、
前記基板および前記接着層を結合手順にかけ、前記接着層から放出される揮発性ガスが前記基板間から前記チャネルを通って逃げることを可能にするステップとを含み、前記接着層によって結合された前記基板が、半導体真空処理チャンバのための構成要素を形成する、方法。 A method of manufacturing an assembly comprising:
Depositing an adhesive layer on the first substrate;
Disposing a second substrate over the adhesive layer, thereby securing the two substrates together, wherein the adhesive layer is at least one of the channels extending laterally between the substrates to the outside of the assembly. Defining and fixing the side boundaries;
Subjecting the substrate and the adhesive layer to a bonding procedure, allowing volatile gases released from the adhesive layer to escape from between the substrates through the channel, and coupled by the adhesive layer A method wherein a substrate forms a component for a semiconductor vacuum processing chamber.
前記チャネルを通って前記接着層の内部領域へ結合弱化剤を導入するステップと、
前記基板を分離するステップと、
前記第1の基板を修繕するステップと、
前記修繕された第1の基板を使用して修繕されたアセンブリを形成するステップとを含む、方法。 A method of repairing an assembly having two substrates joined together by an adhesive layer, wherein at least one side of the adhesive layer delimits a channel extending laterally between the substrates to the outside of the assembly; The method comprises
Introducing a bond weakening agent through the channel into the inner region of the adhesive layer;
Separating the substrate;
Repairing the first substrate;
Forming a repaired assembly using the repaired first substrate.
静電パックと、
温度制御式ベースと、
前記静電パックおよび前記温度制御式ベースを固定する接着層と、
前記接着層によって境界を画された少なくとも一方の側を有し、前記アセンブリの外部に露出された出口を有するチャネルとを備える、アセンブリ。 An electrostatic chuck assembly,
An electrostatic pack,
A temperature-controlled base;
An adhesive layer for fixing the electrostatic pack and the temperature control base;
An assembly having at least one side bounded by the adhesive layer and having an outlet exposed to the exterior of the assembly.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261703220P | 2012-09-19 | 2012-09-19 | |
US61/703,220 | 2012-09-19 | ||
PCT/US2013/056256 WO2014046840A1 (en) | 2012-09-19 | 2013-08-22 | Methods for bonding substrates |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018090722A Division JP6640271B2 (en) | 2012-09-19 | 2018-05-09 | How to combine substrates |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015532015A true JP2015532015A (en) | 2015-11-05 |
JP6389181B2 JP6389181B2 (en) | 2018-09-12 |
Family
ID=50341847
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015533075A Active JP6389181B2 (en) | 2012-09-19 | 2013-08-22 | How to bond substrates |
JP2018090722A Active JP6640271B2 (en) | 2012-09-19 | 2018-05-09 | How to combine substrates |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018090722A Active JP6640271B2 (en) | 2012-09-19 | 2018-05-09 | How to combine substrates |
Country Status (6)
Country | Link |
---|---|
US (2) | US9627231B2 (en) |
JP (2) | JP6389181B2 (en) |
KR (2) | KR102172164B1 (en) |
CN (2) | CN104685607B (en) |
TW (2) | TWI652762B (en) |
WO (1) | WO2014046840A1 (en) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102172164B1 (en) | 2012-09-19 | 2020-10-30 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods for bonding substrates |
US9437468B2 (en) * | 2014-03-29 | 2016-09-06 | Intel Corporation | Heat assisted handling of highly warped substrates post temporary bonding |
US9415519B2 (en) * | 2014-07-01 | 2016-08-16 | Varian Semiconductor Equipment Associates, Inc. | Composite end effector and method of making a composite end effector |
US9999947B2 (en) * | 2015-05-01 | 2018-06-19 | Component Re-Engineering Company, Inc. | Method for repairing heaters and chucks used in semiconductor processing |
US10593584B2 (en) | 2015-11-02 | 2020-03-17 | Component Re-Engineering Company, Inc. | Electrostatic chuck for clamping in high temperature semiconductor processing and method of making same |
US20170211185A1 (en) * | 2016-01-22 | 2017-07-27 | Applied Materials, Inc. | Ceramic showerhead with embedded conductive layers |
JP6130089B1 (en) * | 2017-02-24 | 2017-05-17 | 伸和テクノス株式会社 | Method of covering the opening of the first part with the second part |
US10967605B2 (en) * | 2017-03-17 | 2021-04-06 | The Boeing Company | Decorative laminates having an open-cell foam layer |
JP7127269B2 (en) | 2017-10-23 | 2022-08-30 | 昭和電工マテリアルズ株式会社 | Member connection method |
CN107919316B (en) * | 2017-11-30 | 2020-05-05 | 深圳市华星光电技术有限公司 | Flexible display substrate and stripping method thereof |
JP6675085B2 (en) * | 2018-04-18 | 2020-04-01 | パナソニックIpマネジメント株式会社 | Group III nitride semiconductor substrate and method of manufacturing the same |
EP3788113A1 (en) | 2018-05-03 | 2021-03-10 | Avery Dennison Corporation | Adhesive laminates and method for making adhesive laminates |
CN112088427A (en) * | 2018-05-31 | 2020-12-15 | 应用材料公司 | Extremely even heating substrate supporting component |
US20210035767A1 (en) * | 2019-07-29 | 2021-02-04 | Applied Materials, Inc. | Methods for repairing a recess of a chamber component |
US11869792B2 (en) * | 2021-11-02 | 2024-01-09 | Sky Tech Inc. | Alignment mechanism and alignment method of bonding machine |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006013302A (en) * | 2004-06-29 | 2006-01-12 | Ngk Insulators Ltd | Substrate mounting device and substrate temperature adjusting method |
JP2006140455A (en) * | 2004-10-07 | 2006-06-01 | Applied Materials Inc | Method of controlling substrate temperature and its apparatus |
US20070072526A1 (en) * | 2005-09-28 | 2007-03-29 | Diamex International Corporation. | Polishing system |
WO2008114520A1 (en) * | 2007-03-19 | 2008-09-25 | Jsr Corporation | Chemical mechanical polishing pad and chemical mechanical polishing method |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3765431A (en) * | 1969-10-16 | 1973-10-16 | Western Electric Co | Apparatus for handling and maintaining the orientation of a matrix of miniature electrical devices |
JP2694668B2 (en) * | 1989-05-30 | 1997-12-24 | 日本真空技術株式会社 | Substrate holding device |
US5465515A (en) * | 1993-09-29 | 1995-11-14 | Walieddine; Fadi S. | Modular advertising display apparatus |
US6639783B1 (en) * | 1998-09-08 | 2003-10-28 | Applied Materials, Inc. | Multi-layer ceramic electrostatic chuck with integrated channel |
US6630218B1 (en) * | 1998-12-21 | 2003-10-07 | 3M Innovative Properties Company | Adhesive sheet and method for producing the same |
US6524675B1 (en) * | 1999-05-13 | 2003-02-25 | 3M Innovative Properties Company | Adhesive-back articles |
JP2002059363A (en) * | 2000-08-23 | 2002-02-26 | Chemitoronics Co Ltd | Wafer base material |
IL161808A0 (en) * | 2001-11-07 | 2005-11-20 | Axalto Sa | A method of manufacturing a plurality of assemblies |
JP4245868B2 (en) * | 2002-07-19 | 2009-04-02 | 東京エレクトロン株式会社 | Method for reusing substrate mounting member, substrate mounting member and substrate processing apparatus |
JP4397271B2 (en) * | 2003-05-12 | 2010-01-13 | 東京エレクトロン株式会社 | Processing equipment |
JP2005116948A (en) * | 2003-10-10 | 2005-04-28 | Nitto Denko Corp | Semiconductor wafer processing method, and double-faced adhesive sheet |
JP2006135272A (en) * | 2003-12-01 | 2006-05-25 | Tokyo Ohka Kogyo Co Ltd | Substrate support plate and peeling method of support plate |
US7300820B2 (en) * | 2004-03-16 | 2007-11-27 | Temic Automotive Of North America, Inc. | Adhesive assembly for a circuit board |
WO2005100498A1 (en) * | 2004-04-16 | 2005-10-27 | Riken Technos Corporation | Pressure-sensitive adhesive sheet and releasing material |
US7664176B2 (en) | 2004-07-09 | 2010-02-16 | Nokia Corporation | Method and system for entropy decoding for scalable video bit stream |
US9607719B2 (en) * | 2005-03-07 | 2017-03-28 | The Regents Of The University Of California | Vacuum chamber for plasma electric generation system |
JP4668052B2 (en) * | 2005-12-06 | 2011-04-13 | 東京応化工業株式会社 | Peeling device |
JP5318324B2 (en) * | 2005-12-06 | 2013-10-16 | 東京応化工業株式会社 | Lamination method of support plate |
JP5019811B2 (en) * | 2006-07-20 | 2012-09-05 | 東京エレクトロン株式会社 | Repair method of electrostatic adsorption electrode |
US7834453B2 (en) * | 2006-07-28 | 2010-11-16 | Taiwan Tft Lcd Association | Contact structure having a compliant bump and a test pad |
TWI346826B (en) * | 2006-10-26 | 2011-08-11 | Taiwan Tft Lcd Ass | Bonding structure and method of fabricating the same |
JP2008114520A (en) * | 2006-11-07 | 2008-05-22 | Matsushita Electric Ind Co Ltd | Vacuum heat insulation material |
DE102006052808A1 (en) | 2006-11-09 | 2008-05-15 | Robert Bosch Gmbh | hand-held jigsaw |
US9631128B2 (en) | 2007-02-09 | 2017-04-25 | Ngk Insulators, Ltd. | Bonding material and semiconductor supporting device |
US7667944B2 (en) | 2007-06-29 | 2010-02-23 | Praxair Technology, Inc. | Polyceramic e-chuck |
US20090229766A1 (en) * | 2008-03-14 | 2009-09-17 | Aveldson Jason L | Adhesive removal device |
US9543181B2 (en) * | 2008-07-30 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Replaceable electrostatic chuck sidewall shield |
JP5043771B2 (en) * | 2008-08-02 | 2012-10-10 | ラム リサーチ コーポレーション | Electrostatic chuck |
CN102160167B (en) * | 2008-08-12 | 2013-12-04 | 应用材料公司 | Electrostatic chuck assembly |
JP5731485B2 (en) * | 2009-05-15 | 2015-06-10 | インテグリス・インコーポレーテッド | Electrostatic chuck with polymer protrusions |
US10065403B2 (en) * | 2009-11-23 | 2018-09-04 | Cyvek, Inc. | Microfluidic assay assemblies and methods of manufacture |
JP5668413B2 (en) * | 2010-10-29 | 2015-02-12 | 日立化成株式会社 | Manufacturing method of semiconductor device |
US20120154974A1 (en) | 2010-12-16 | 2012-06-21 | Applied Materials, Inc. | High efficiency electrostatic chuck assembly for semiconductor wafer processing |
US8878116B2 (en) * | 2011-02-28 | 2014-11-04 | Sony Corporation | Method of manufacturing solid-state imaging element, solid-state imaging element and electronic apparatus |
CN103930503B (en) * | 2011-11-14 | 2017-12-12 | Lg化学株式会社 | Bonding film |
EP2924744B1 (en) * | 2011-11-29 | 2019-03-06 | Sharp Kabushiki Kaisha | Manufacturing method for light-emitting device |
US10124448B2 (en) * | 2011-12-31 | 2018-11-13 | Forge Tech, Inc. | Apparatus for repairing and improving structural integrity of storage tanks |
US9174313B2 (en) * | 2011-12-31 | 2015-11-03 | Forge Tech, Inc. | Method for repairing and improving structural integrity of storage tanks |
KR102172164B1 (en) * | 2012-09-19 | 2020-10-30 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods for bonding substrates |
KR101553962B1 (en) * | 2012-10-25 | 2015-09-17 | 샌트랄 글래스 컴퍼니 리미티드 | Adhesive composition and adhesive method thereof and separating method after adhesion |
US9186748B2 (en) * | 2013-07-27 | 2015-11-17 | Forge Tech, Inc. | Method for repairing and improving structural integrity of storage tanks |
US9199333B2 (en) * | 2013-07-28 | 2015-12-01 | Forge Tech, Inc. | Method for repairing and improving structural integrity of storage tanks |
JP2015078928A (en) * | 2013-10-17 | 2015-04-23 | キヤノン株式会社 | Channel device and manufacturing method thereof |
DE112016002769T5 (en) * | 2015-06-19 | 2018-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
-
2013
- 2013-08-22 KR KR1020157009734A patent/KR102172164B1/en active IP Right Grant
- 2013-08-22 CN CN201380048727.0A patent/CN104685607B/en active Active
- 2013-08-22 JP JP2015533075A patent/JP6389181B2/en active Active
- 2013-08-22 CN CN201710719266.5A patent/CN107680918B/en not_active Expired - Fee Related
- 2013-08-22 WO PCT/US2013/056256 patent/WO2014046840A1/en active Application Filing
- 2013-08-22 KR KR1020207030674A patent/KR102304432B1/en active IP Right Grant
- 2013-08-27 TW TW106140096A patent/TWI652762B/en active
- 2013-08-27 TW TW102130620A patent/TWI612609B/en active
- 2013-08-30 US US14/015,650 patent/US9627231B2/en active Active
-
2017
- 2017-03-08 US US15/453,456 patent/US10131126B2/en not_active Expired - Fee Related
-
2018
- 2018-05-09 JP JP2018090722A patent/JP6640271B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006013302A (en) * | 2004-06-29 | 2006-01-12 | Ngk Insulators Ltd | Substrate mounting device and substrate temperature adjusting method |
JP2006140455A (en) * | 2004-10-07 | 2006-06-01 | Applied Materials Inc | Method of controlling substrate temperature and its apparatus |
US20070072526A1 (en) * | 2005-09-28 | 2007-03-29 | Diamex International Corporation. | Polishing system |
WO2008114520A1 (en) * | 2007-03-19 | 2008-09-25 | Jsr Corporation | Chemical mechanical polishing pad and chemical mechanical polishing method |
Also Published As
Publication number | Publication date |
---|---|
US10131126B2 (en) | 2018-11-20 |
TW201413867A (en) | 2014-04-01 |
CN107680918A (en) | 2018-02-09 |
KR20200123293A (en) | 2020-10-28 |
US9627231B2 (en) | 2017-04-18 |
TWI612609B (en) | 2018-01-21 |
JP6640271B2 (en) | 2020-02-05 |
CN107680918B (en) | 2021-02-23 |
US20140099485A1 (en) | 2014-04-10 |
US20170173934A1 (en) | 2017-06-22 |
CN104685607B (en) | 2017-09-15 |
JP2018137480A (en) | 2018-08-30 |
JP6389181B2 (en) | 2018-09-12 |
CN104685607A (en) | 2015-06-03 |
KR102304432B1 (en) | 2021-09-17 |
TW201812989A (en) | 2018-04-01 |
KR20150056625A (en) | 2015-05-26 |
KR102172164B1 (en) | 2020-10-30 |
WO2014046840A1 (en) | 2014-03-27 |
TWI652762B (en) | 2019-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6640271B2 (en) | How to combine substrates | |
TWI484576B (en) | Film adhesive for semiconductor vacuum processing apparatus | |
US8051548B2 (en) | Method of manufacturing an electrostatic chuck | |
KR101826987B1 (en) | Substrate mounting table of substrate processing apparatus | |
JP5490119B2 (en) | Composite showerhead electrode assembly for plasma processing equipment | |
US10079167B2 (en) | Electrostatic chucking device | |
KR101821425B1 (en) | Electrostatic chucks and methods for refurbishing same | |
KR101196441B1 (en) | Repair Method for Electrostatic Chuck | |
JP2016031956A (en) | Plasma processing device | |
KR102016376B1 (en) | Dummy single ring for refurbishment test of semiconductor etching equipment | |
KR101861600B1 (en) | An adhesive material used for joining chamber components | |
KR20230079000A (en) | Maintenance method of electrostatic chuck device | |
TW201430996A (en) | Mechanical clamping assembly for a ring-shaped component within a vacuum chamber for substrate processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170605 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170905 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180509 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6389181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |