JP2015527822A - マルチバンド多次電力増幅器のためのデジタルアップコンバージョン - Google Patents

マルチバンド多次電力増幅器のためのデジタルアップコンバージョン Download PDF

Info

Publication number
JP2015527822A
JP2015527822A JP2015523648A JP2015523648A JP2015527822A JP 2015527822 A JP2015527822 A JP 2015527822A JP 2015523648 A JP2015523648 A JP 2015523648A JP 2015523648 A JP2015523648 A JP 2015523648A JP 2015527822 A JP2015527822 A JP 2015527822A
Authority
JP
Japan
Prior art keywords
multiband
signal
power amplifier
digital
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015523648A
Other languages
English (en)
Other versions
JP6235587B2 (ja
Inventor
モリス、ブラッドレイ、ジョン
パンザー、ハーピー
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン（パブル）
テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン（パブル）, テレフオンアクチーボラゲット エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Publication of JP2015527822A publication Critical patent/JP2015527822A/ja
Application granted granted Critical
Publication of JP6235587B2 publication Critical patent/JP6235587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0294—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using vector summing of two or more constant amplitude phase-modulated signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

本開示は、マルチバンド多次電力増幅器（ＭＯＰＡ：Multi-Order Power Amplifier）へ入力されるマルチバンド分割信号の利得、位相及び遅延の正確かつ高精度な制御を可能とする、マルチバンドＭＯＰＡのためのデジタルアップコンバージョンに関連する。概して、マルチバンドＭＯＰＡは、マルチバンド信号を増幅するように構成され、マルチバンド信号は、Ｎ個のマルチバンド分割信号としてマルチバンドＭＯＰＡのＮ個の入力をまたいで分割され、Ｎは上記マルチバンドＭＯＰＡの次数であって２以上である。上記マルチバンドＭＯＰＡのためのデジタルアップコンバージョンシステムは、マルチバンド分割信号のうちの少なくともＮ−１個、好適には全て、の各々についての上記マルチバンド信号のＭ個の周波数帯域の各々について利得、位相及び遅延を独立的に制御するように構成される。【選択図】図１

Description

［関連出願］
本出願は、２０１２年７月２６日に提出された米国特許出願第１３／５５８，４５５号の利益を主張し、その開示は参照により全体としてここに取り入れられる。
本開示は、マルチバンド多次電力増幅器のためのデジタルアップコンバージョンに関する。
多次電力増幅器（ＭＯＰＡ）は、複数の入力を有し、ＭＯＰＡにより増幅されるべき１つの入力信号が複数の入力をまたいで分割（split）され、それにより生じる分割入力信号が複数の増幅ブロックを駆動する、電力増幅器である。分割入力信号は、典型的には、アナログ回路又は知的なデジタルスプリッティングアルゴリズムにより生成される。複数の増幅ブロックは、共に動作して、ＭＯＰＡの出力において入力信号の増幅バージョンを生み出す。ＭＯＰＡのいくつかの例は、２ｗａｙドハティ増幅器、３ｗａｙドハティ増幅器、ＬＩＮＣ（Linear Amplification with Nonlinear Components）増幅器、ＥＥＲ（Envelope Elimination and Restoration）増幅器及びチャイレックス増幅器を含む。
ＭＯＰＡの動作は、分割入力信号が互いを基準として位相、利得及び遅延において静的にオフセットされていることを要する。この制御を達成するために、複数のアナログ的なアプローチが存在する。１つのアプローチは、ＭＯＰＡの入力マッチングネットワークの一部としての入力信号の無線周波数（ＲＦ）アナログ分割である（例えば、アナログドハティ）。他のアプローチは、アナログアップコンバージョンが後に続くベースバンド信号分割であり、アップコンバージョンパスにおいて利得、位相及び遅延をマッチングするために各アップコンバータの個別の補償を要し、アナログ直交変調器により生成される振幅及び位相のインバランスについて訂正するために追加的な訂正回路及び／又はアルゴリズムを要する。
アナログ領域で入力信号を分割することは、恐らくは最も簡易な方法であるが、結果としての分割は周波数依存であり、ケイパビリティにおいて非常に限定的である。複数の増幅パスをまたいだ位相、利得及び遅延のマッチングは分割構造の物理的な対称性によって達成されることができるものの、コンポーネントの差異を補償することが非常に困難となる。このタイプの分割は、複数の同時入力を有するＭＯＰＡにより達成可能な効率を限定し、ある範囲の周波数にわたる独立的な信号制御を要する。
ベースバンド信号分割は、ＲＦアナログ分割に対して利点を有するが、ベースバンドでなされる分割がアップコンバージョン後に損なわれないままでいるために、複数の分割入力信号についての複数のインスタンスをまたいでアップコンバージョンチェーンをマッチングすることを要する。典型的にはアップコンバージョンはアナログ領域内であることから、これは２次ＭＯＰＡについては比較的困難なタスクであり、但しより高次のＭＯＰＡについては極端に困難である。さらに、利得、位相及び遅延の補償は周波数依存であり、悪くすれば物理実装依存でさえある（例えば、構築されるあらゆるユニットを別々にキャリブレーションする必要があるか、又は平均的なキャリブレーションが全てのユニットに使用され達成可能な性能が限定される）。
ＭＯＰＡへ供給される分割入力信号の利得、位相及び遅延をオフセットするための既存のアプローチに伴う１つの課題は、正確性及び複雑さである。ＭＯＰＡの次数（即ち、入力の数）が増加するにつれて、既存の解決策の複雑さは克服不可能に近くなる。既存のアプローチに伴う他の課題は、それらが周波数依存であることでる。そのために、それらはマルチバンドの入力信号にとって適していない。
本開示は、マルチバンド多次電力増幅器（ＭＯＰＡ：Multi-Order Power Amplifier）へ入力されるマルチバンド分割信号の利得、位相及び遅延の正確かつ高精度な制御を可能とする、マルチバンドＭＯＰＡのためのデジタルアップコンバージョンに関連する。概して、マルチバンドＭＯＰＡは、マルチバンド信号を増幅するように構成され、マルチバンド信号は、Ｎ個のマルチバンド分割信号としてマルチバンドＭＯＰＡのＮ個の入力をまたいで分割されており、Ｎは上記マルチバンドＭＯＰＡの次数であって２以上である。マルチバンドＭＯＰＡのためのデジタルアップコンバージョンシステムは、マルチバンド分割信号のうちの少なくともＮ−１個、好適には全て、の各々についての上記マルチバンド信号のＭ個の周波数帯域の各々について利得、位相及び遅延を独立的に制御するように構成される。好適には、マルチバンド分割信号の各々についての周波数帯域の各々についての利得、位相及び遅延は、マルチバンドＭＯＰＡの１つ以上の性能パラメータ（例えば、線型性、効率性及び／又は出力電力）が最適化されるように独立的に制御される。
１つの実施形態において、上記マルチバンド信号の上記Ｍ個の周波数帯域の各々について、上記デジタルアップコンバージョンシステムは、当該周波数帯域向けのデジタルベースバンド入力信号を、当該周波数帯域向けのＮ個のベースバンド分割信号へと分割するデジタル信号スプリッタを含む。当該周波数帯域向けの上記Ｎ個のベースバンド分割信号の各々は、上記マルチバンドＭＯＰＡの上記Ｎ個のオーダのうちの別々のオーダに対応する。さらに、上記Ｍ個の周波数帯域の各々についての上記Ｎ個のベースバンド分割信号の各々について、上記デジタルアップコンバージョンシステムは、当該ベースバンド分割信号を所望のアップコンバージョン周波数へとデジタル的にアップコンバートして、それにより対応するアップコンバートされた分割信号を提供する、デジタルアップコンバータを含む。 上記デジタルアップコンバータは、上記アップコンバートされた分割信号の利得、位相及び遅延を制御するように構成される１つ以上のキャリブレーションアクチュエータを含む。デジタルアップコンバージョンの後に、上記周波数帯域の各々について、上記マルチバンドＭＯＰＡの上記オーダの各々について、別々のアップコンバートされた分割信号が存在する。
さらに、１つの実施形態において、上記デジタルアップコンバージョンシステムは、上記マルチバンドＭＯＰＡの上記Ｎ個のオーダのうちの各々について、デジタル合成器とデジタル−アナログ変換器とを含む。上記デジタル合成器は、上記マルチバンドＭＯＰＡの当該オーダ向けの上記Ｍ個の周波数帯域についての上記アップコンバートされた分割信号をデジタル的に合成して、上記マルチバンドＭＯＰＡの当該オーダ向けの合成アップコンバートデジタル信号を提供する、ように構成される。そして、上記デジタル−アナログ変換器は、上記合成アップコンバートデジタル信号を、上記マルチバンドＭＯＰＡの当該オーダ向けの合成アップコンバートアナログ信号へと変換する、ように構成される。そして、上記合成アップコンバートアナログ信号は、アナログ回路により処理されて、対応するマルチバンド分割信号が上記マルチバンドＭＯＰＡの対応する入力へ供給される。上記マルチバンド信号の上記周波数帯域のうちの各々についての上記マルチバンドＭＯＰＡの別々のオーダについての上記デジタルアップコンバータの１つ以上のキャリブレーションアクチュエータは独立して、上記アップコンバートされた分割信号の各々の利得、位相及び遅延を独立的に制御するように構成される。このやり方で、上記デジタルアップコンバージョンシステムは、上記マルチバンドＭＯＰＡへ入力されるマルチバンド分割信号の各々について周波数帯域ごとに、利得、位相及び遅延を独立的に制御する。１つの実施形態において、アップコンバートされた分割信号の各々の利得、位相及び遅延は、上記マルチバンドＭＯＰＡの１つ以上の性能パラメータ（例えば、線型性、効率性及び／又は出力電力）を最適化するように、独立的に制御される。
当業者は、好適な実施形態の以下の詳細な説明を添付図面の図との関連において読んだ後に、本開示の範囲を認識し、その追加的な側面を理解するであろう。
本明細書の一部に取り入れられ及びそれを形成する添付図面は、本開示の複数の観点を、本開示の原理を説示するために供される説明と共に示している。
マルチバンド信号を増幅するマルチバンド多次電力増幅器（ＭＯＰＡ）を示しており、マルチバンド信号は、複数のマルチバンド分割信号としてマルチバンドＭＯＰＡの複数の入力をまたいで分割される。本開示の１つの実施形態によれば、マルチバンドＭＯＰＡの１つ以上の性能パラメータを最適化するために、マルチバンド分割信号の各々についてのマルチバンド信号の各周波数帯域について、利得、位相及び遅延が独立的に制御される。 マルチバンドＭＯＰＡとデジタルアップコンバージョンシステムとを含むシステムを示しており、本開示の１つの実施形態によれば、デジタルアップコンバージョンシステムは、マルチバンドＭＯＰＡの１つ以上の性能パラメータが最適化されるように、マルチバンドＭＯＰＡへ入力される各マルチバンド分割信号についてのマルチバンド信号の各周波数帯域について、利得、位相及び遅延を独立的に制御する。 本開示の１つの実施形態に従って、図２のデジタルアップコンバータのうちの１つをより詳細に示している。
以下に説明される実施形態は、当業者が実施形態を実践することを可能とするために必要な情報を表現し、実施形態の実践の最良の形態を例示する。添付図面の図を踏まえて以下の説明を読めば、当業者は、本開示の概念を理解し、ここでは特に書かれていないそれら概念の応用を認識するであろう。それら概念及び応用は本開示及び添付の請求項の範囲に入ることが理解されるべきである。
本開示は、マルチバンド多次電力増幅器（ＭＯＰＡ：Multi-Order Power Amplifier）へ入力されるマルチバンド分割信号の利得、位相及び遅延の正確かつ高精度な制御を可能とする、マルチバンドＭＯＰＡのためのデジタルアップコンバージョンに関連する。この点において、図１は、本開示の１つの実施形態に従って、マルチバンドＭＯＰＡ１０の各入力についてマルチバンドＭＯＰＡ１０により増幅されるべき各周波数帯域についての独立的な利得、位相及び遅延のキャリブレーションを有するマルチバンドＭＯＰＡ１０を示している。概して、マルチバンドＭＯＰＡ１０は、マルチバンドＭＯＰＡ１０のＮ個の入力１２−１から１２−Ｎをまたいでマルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）として分割されているマルチバンド信号（ＳＭＢ）を増幅するように動作する。数値Ｎは、マルチバンドＭＯＰＡ１０の入力１２−１から１２−Ｎの数であり、マルチバンドＭＯＰＡ１０の“オーダ”ともいう。数値Ｎは、２以上である。マルチバンド信号（ＳＭＢ）は、Ｍ個の周波数帯域を有し、Ｍは２以上である。マルチバンドＭＯＰＡ１０は、例えば、マルチバンドのドハティ電力増幅器（例えば、２ｗａｙ又は３ｗａｙドハティ増幅器）、ＬＩＮＣ（Linear Amplification with Nonlinear Components）増幅器、ＥＥＲ（Envelope Elimination and Restoration）増幅器及びチャイレックス増幅器であってもよい。
ここで使用されるところによれば、“マルチバンド信号”は、複数の周波数帯域（即ち、第１の連続的な周波数帯域、第２の連続的な周波数帯域など）を占める複数の周波数成分であって、隣接する周波数帯域の間には周波数成分の無い周波数成分を含む信号である。各周波数帯域の内部で、マルチバンド信号は、当該マルチバンド信号の対応するキャリア周波数において、ここで“狭帯域（narrowband）信号”と呼ばれるものを含む。ここで使用されるところによれば、“狭帯域信号”は、旧来の意味において必ずしも“狭帯域”ではないが、マルチバンド信号の合計帯域幅よりも小さい（即ち、より狭い）帯域幅を有する。とりわけ、マルチバンド信号の周波数帯域内の狭帯域信号は、好適にはシングルバンドの信号である。しかしながら、１つの代替的な実施形態において、マルチバンド信号の周波数帯域の１つ以上における狭帯域信号の１つ以上は、それ自体マルチバンドの信号であってもよい。
図示したように、マルチバンドＭＯＰＡ１０の入力１２−１から１２−Ｎへ供給されるマルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）は、それぞれ分割信号Ｓ１−１からＳ１−Ｎ、ＳＭ−１からＳＭ−Ｎ、として特定されるマルチバンド信号（ＳＭＢ）のＭ個の周波数帯域の各々についてのＮ個の分割される信号から生成される。より具体的には、図示したように、分割信号Ｓ１−１からＳ１−Ｎは、マルチバンド信号（ＳＭＢ）についての第１のキャリア周波数（ｆ１）向け（即ち、マルチバンド信号（ＳＭＢ）の第１の周波数帯域向け）である。同様に、分割信号ＳＭ−１からＳＭ−Ｎは、マルチバンド信号（ＳＭＢ）についての第Ｍのキャリア周波数（ｆＭ）向け（即ち、マルチバンド信号（ＳＭＢ）の第Ｍの周波数帯域向け）である。合成器１４−１は、分割信号Ｓ１−１からＳＭ−１（即ち、Ｍ個全ての周波数帯域についての、マルチバンドＭＯＰＡ１０の第１オーダあるいは入力向けの分割信号群）を合成して、マルチバンドＭＯＰＡ１０の入力１２−１向けのマルチバンド分割信号（ＳＭＢ−１）を提供する。同様に、合成器１４−Ｎは、分割信号Ｓ１−ＮからＳＭ−Ｎ（即ち、Ｍ個全ての周波数帯域についての、マルチバンドＭＯＰＡ１０の第Ｎのオーダあるいは入力向けの分割信号群）を合成して、マルチバンドＭＯＰＡ１０の入力１２−Ｎ向けのマルチバンド分割信号（ＳＭＢ−Ｎ）を提供する。図示していないものの、合成器１４−１から１４−Ｎは好適にはデジタル合成器であり、デジタル合成器の後に続くデジタル−アナログ変換器及びアナログ回路がさらにデジタル合成器の出力を処理して、マルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）を提供する。但し、図１では、これらエレメントは議論の明瞭さ及び容易さのために省略されている。
マルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）は、マルチバンドＭＯＰＡ１０により増幅されて、マルチバンド出力信号（ＳＯＵＴ）が提供される。以下で詳細に議論するように、分割信号（Ｓ１−１からＳ１−Ｎ、ＳＭ−１からＳＭ−Ｎ）の各々の利得、位相及び遅延は、独立的に制御されあるいは構成される。そのようなものとして、分割信号（Ｓ１−１）の利得（Ｇ１−１）、位相（Φ１−１）及び遅延（τ１−１）は、Ｍ個全ての周波数帯域についての他の分割信号の全ての利得、位相及び遅延から独立的に制御され、分割信号（Ｓ１−２）の利得（Ｇ１−２）、位相（Φ１−２）及び遅延（τ１−２）は、Ｍ個全ての周波数帯域についての他の分割信号の全ての利得、位相及び遅延から独立的に制御される、などとなる。このやり方で、マルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）の各々についてＭ個の周波数帯域の各々についての利得、位相及び遅延が独立的に制御される。好適には、分割信号（Ｓ１−１からＳ１−Ｎ、ＳＭ−１からＳＭ−Ｎ）の各々の利得、位相及び遅延、並びに、従ってマルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）の各々についてのＭ個の周波数帯域の各々についての利得、位相及び遅延は、マルチバンドＭＯＰＡ１０の１つ以上の性能パラメータ（例えば、効率性、線型性及び／又は出力電力）が最適化されるように、独立的に制御される。１つの実施形態において、上記１つ以上の性能パラメータは、効率性と、線型性及び出力電力の一方又は双方と、を含む。１つの具体的な実施形態では、分割信号（Ｓ１−１からＳ１−Ｎ、ＳＭ−１からＳＭ−Ｎ）の各々の利得、位相及び遅延は、マルチバンドＭＯＰＡ１０についての１つ以上の予め定義される要件（例えば、予め定義される放射要件）を充足するために十分な線型性を維持しつつ効率性を最大化するように、独立的に制御される。
次へ進む前に、留意すべきこととして、分割信号（Ｓ１−１からＳ１−Ｎ、ＳＭ−１からＳＭ−Ｎ）の各々の利得、位相及び遅延についての値は、いかなる適切な技法を用いて選択され又はキャリブレーションされてもよい。１つの具体的な実施形態では、分割信号（Ｓ１−１からＳ１−Ｎ、ＳＭ−１からＳＭ−Ｎ）の各々の利得、位相及び遅延についての値は、工場でのキャリブレーション処理において選択される。例えば、マルチバンドＭＯＰＡ１０の１つ以上の性能パラメータが、当該１つ以上の性能パラメータの所望の最適化を提供する値が判定されるまで、何らかの適切なアルゴリズムを用いて、分割信号（Ｓ１−１からＳ１−Ｎ、ＳＭ−１からＳＭ−Ｎ）の各々の利得、位相及び遅延についての値を調整しながら測定され得る。そして、それら値は、記憶され、及びマルチバンドＭＯＰＡ１０の動作の期間中に利用され得る。他の実施形態において、分割信号（Ｓ１−１からＳ１−Ｎ、ＳＭ−１からＳＭ−Ｎ）の各々の利得、位相及び遅延についての値は、マルチバンドＭＯＰＡ１０の動作の間、出力信号（ＳＯＵＴ）の測定に基づいて動的に選択され得る。このやり方で、分割信号（Ｓ１−１からＳ１−Ｎ、ＳＭ−１からＳＭ−Ｎ）の各々の利得、位相及び遅延についての値を、マルチバンドＭＯＰＡ１０の１つ以上の性能パラメータを最適化するために必要とされる通りに、時間を追って更新することができる。
図２は、本開示の１つの実施形態に係るマルチバンドＭＯＰＡ１８のためのマルチバンドＭＯＰＡ１８及びデジタルアップコンバージョンシステム２０を含むシステム１６を示している。概して、マルチバンドＭＯＰＡ１８は、マルチバンドＭＯＰＡ１８のＮ個の入力２２−１から２２−Ｎをまたいでマルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）として分割されるマルチバンド信号（ＳＭＢ）を増幅するように動作する。数値Ｎは、マルチバンドＭＯＰＡ１８の入力２２−１から２２−Ｎの数であり、マルチバンドＭＯＰＡ１８の“オーダ（order）”ともいう。数値Ｎは、２以上である。マルチバンド信号（ＳＭＢ）は、Ｍ個の周波数帯域を有し、Ｍは２以上である。マルチバンドＭＯＰＡ１８は、例えば、マルチバンドのドハティ電力増幅器（例えば、２ｗａｙ又は３ｗａｙドハティ増幅器）、ＬＩＮＣ増幅器、ＥＥＲ増幅器及びチャイレックス増幅器であってもよい。
デジタルアップコンバージョンシステム２０は、マルチバンド信号（ＳＭＢ）のＭ個の周波数帯域についてのデジタルベースバンド信号（ＳＢＢ，１からＳＢＢ，Ｍ）をデジタル的にアップコンバートし、Ｎ個のマルチバンドアナログ信号（ＳＡＮＡＬＯＧ−１からＳＡＮＡＬＯＧ−Ｍ）を生成し、アナログ回路２４−１から２４−Ｎによるさらなる処理の後に、Ｎ個のマルチバンドアナログ信号は、マルチバンドＭＯＰＡ１８のそれぞれの入力２２−１から２２−Ｎに向けてマルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）を提供する。より具体的には、デジタルアップコンバージョンシステム２０は、デジタル信号スプリッタ２６−１から２６−Ｍと、各々が１つ以上のキャリブレーションアクチュエータを含むデジタルアップコンバータ２８（１−１）から２８（Ｍ−Ｎ）と、デジタル合成器３０−１から３０−Ｎと、デジタル−アナログ（Ｄ／Ａ）変換器３２−１から３２−Ｎとを含み、それらは図示されたように接続される。デジタル信号スプリッタ２６−１は、デジタルベースバンド信号（ＳＢＢ，１）を、各々がマルチバンドＭＯＰＡ１８の別々のオーダあるいは入力に対応するＮ個のベースバンド分割信号（ＳＢＢ，１−１からＳＢＢ，１−Ｎ）へと分割するように動作する。デジタル信号スプリッタ２６−１がデジタルベースバンド信号（ＳＢＢ，１）を分割するやり方は、個別の実装に依存して変化し得る。さらに、任意の適切なデジタル的な分割技法が使用されてよい。１つの例として、デジタル信号スプリッタ２６−１は、デジタルベースバンド信号（ＳＢＢ，１）をベースバンド分割信号（ＳＢＢ，１−１からＳＢＢ，１−Ｎ）へと均等に分割する。他の例として、マルチバンドＭＯＰＡ１８が二次ドハティ増幅器である場合、デジタル信号スプリッタ２６−１は、デジタル表現された信号の電圧が予め定義される閾値よりも小さい場合にはデジタルベースバンド信号（ＳＢＢ，１）の全体をベースバンド分割信号（ＳＢＢ，１−１からＳＢＢ，１−Ｎ）へと供給し、デジタル表現された信号の電圧が予め定義される閾値以上である場合にはデジタルベースバンド信号（ＳＢＢ，１）をベースバンド分割信号（ＳＢＢ，１−１及びＳＢＢ，１−２）をまたいで均等に分割する。また別の例として、マルチバンドＭＯＰＡ１８が二次ドハティ増幅器である場合、デジタル信号スプリッタ２６−１は、デジタルベースバンド信号（ＳＢＢ，１）のピークをベースバンド分割信号（ＳＢＢ，１−２）へと供給し、デジタルベースバンド信号（ＳＢＢ，１）の残りの非ピーク部分をベースバンド分割信号（ＳＢＢ，１−１）へ供給してもよい。上の例は、単に例に過ぎず、本開示の範囲を限定することを意図しない。
デジタルアップコンバータ２８（１−１）から２８（１−Ｎ）は、ベースバンド分割信号（ＳＢＢ，１−１からＳＢＢ，１−Ｎ）をそれぞれ第１の周波数帯域についての所望のアップコンバージョン周波数へとデジタル的にアップコンバートし、それによりアップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，１−Ｎ）を提供する。１つの実施形態において、所望のアップコンバージョン周波数は、マルチバンド信号（ＳＭＢ）の第１の周波数帯域についてのキャリア周波数である。しかしながら、所望のアップコンバージョン周波数は、それに限定されない。デジタルアップコンバータ２８（１−１）から２８（１−Ｎ）は、各々が１つ以上のキャリブレーションアクチュエータを含み、キャリブレーションアクチュエータは、対応するアップコンバートされた分割信号の利得、位相及び遅延を制御する。よって、デジタルアップコンバータ２８（１−１）は、アップコンバートされた分割信号（ＳＵＰ，１−１）の利得（Ｇ１−１）、位相（Φ１−１）及び遅延（τ１−１）を制御する１つ以上のキャリブレーションアクチュエータを含む。同様に、デジタルアップコンバータ２８（１−Ｎ）は、アップコンバートされた分割信号（ＳＵＰ，１−Ｎ）の利得（Ｇ１−Ｎ）、位相（Φ１−Ｎ）及び遅延（τ１−Ｎ）を制御する１つ以上のキャリブレーションアクチュエータを含む。
同じやり方で、デジタル信号スプリッタ２６−Ｍは、デジタルベースバンド信号（ＳＢＢ，Ｍ）を、各々がマルチバンドＭＯＰＡ１８の別々のオーダあるいは入力に対応するＮ個のベースバンド分割信号（ＳＢＢ，１−ＭからＳＢＢ，１−Ｎ）へと分割するように動作する。デジタル信号スプリッタ２６−１を基準として上で議論したように、デジタル信号スプリッタ２６−Ｍがデジタルベースバンド信号（ＳＢＢ，Ｍ）を分割するやり方は、個別の実装に依存して変化し得る。さらに、任意の適切な分割技法が使用されてよい。デジタルアップコンバータ２８（Ｍ−１）から２８（Ｍ−Ｎ）は、ベースバンド分割信号（ＳＢＢ，Ｍ−１からＳＢＢ，Ｍ−Ｎ）をそれぞれ第Ｍの周波数帯域についての所望のアップコンバージョン周波数へとデジタル的にアップコンバートし、それによりアップコンバートされた分割信号（ＳＵＰ，Ｍ−１からＳＵＰ，Ｍ−Ｎ）を提供する。デジタルアップコンバータ２８（Ｍ−１）から２８（Ｍ−Ｎ）は、各々が１つ以上のキャリブレーションアクチュエータを含み、キャリブレーションアクチュエータは、対応するアップコンバートされた分割信号の利得、位相及び遅延を制御する。よって、デジタルアップコンバータ２８（Ｍ−１）は、アップコンバートされた分割信号（ＳＵＰ，Ｍ−１）の利得（ＧＭ−１）、位相（ΦＭ−１）及び遅延（τＭ−１）を制御する１つ以上のキャリブレーションアクチュエータを含む。同様に、デジタルアップコンバータ２８（Ｍ−Ｎ）は、アップコンバートされた分割信号（ＳＵＰ，Ｍ−Ｎ）の利得（ＧＭ−Ｎ）、位相（ΦＭ−Ｎ）及び遅延（τＭ−Ｎ）を制御する１つ以上のキャリブレーションアクチュエータを含む。
次に、デジタル合成器３０−１から３０−Ｎは、マルチバンドＭＯＰＡ１８の対応するオーダあるいは入力向けのアップコンバートされた分割信号を合成して、対応する合成デジタル信号（ＳＣＯＭＢ−１からＳＣＯＭＢ−Ｎ）を提供する。合成デジタル信号（ＳＣＯＭＢ−１からＳＣＯＭＢ−Ｎ）の各々は、マルチバンドＭＯＰＡ１８のそれぞれのオーダ向けのアップコンバートされた分割信号群を含むマルチバンドデジタル信号である。より具体的には、デジタル合成器３０−１は、マルチバンドＭＯＰＡ１８の第１オーダあるいは第１の入力２２−１向けのアップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−１）を合成して、マルチバンドＭＯＰＡ１８の第１オーダ向けの合成デジタル信号（ＳＣＯＭＢ−１）を提供する。同様に、デジタル合成器３０−Ｎは、マルチバンドＭＯＰＡ１８の第Ｎオーダあるいは第Ｎの入力２２−Ｎ向けのアップコンバートされた分割信号（ＳＵＰ，１−ＮからＳＵＰ，Ｍ−Ｎ）を合成して、マルチバンドＭＯＰＡ１８の第Ｎオーダ向けの合成デジタル信号（ＳＣＯＭＢ−Ｎ）を提供する。そして、Ｄ／Ａ変換器３２−１から３２−Ｎは、合成デジタル信号（ＳＣＯＭＢ−１からＳＣＯＭＢ−Ｎ）をそれぞれデジタル−アナログ変換して、ここで合成アナログ信号ともいうマルチバンドアナログ信号（ＳＡＮＡＬＯＧ−１からＳＡＮＡＬＯＧ−Ｎ）を提供する。
最後に、マルチバンドアナログ信号（ＳＡＮＡＬＯＧ−１からＳＡＮＡＬＯＧ−Ｎ）は、アナログ回路２４−１から２４−Ｎによりそれぞれ処理されて、マルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）がマルチバンドＭＯＰＡ１８のそれぞれの入力２２−１から２２−Ｎへと供給される。アナログ回路２４−１から２４−Ｎは、例えば、マルチバンドアナログ信号（ＳＡＮＡＬＯＧ−１からＳＡＮＡＬＯＧ−Ｎ）から望ましくない周波数成分を除去するように動作する１つ以上のアナログフィルタ、及び潜在的には１つ以上の前置増幅器（pre-amplifiers）といった任意の所望のアナログ回路を含んでよい。
重要なこととして、デジタルアップコンバータ２８（１−１）から２８（Ｍ−Ｎ）内のキャリブレーションアクチュエータは、アップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−Ｎ）の利得（Ｇ１−１からＧＭ−Ｎ）、位相（Φ１−１からΦＭ−Ｎ）及び遅延（τ１−１からτＭ−Ｎ）を独立的に制御する。そうすることで、デジタルアップコンバータ２８（１−１）から２８（Ｍ−Ｎ）内のキャリブレーションアクチュエータは、マルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）の各々についてのＭ個の周波数帯域の各々について利得、位相及び遅延を独立的に制御する。とりわけ、アップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−Ｎ）の利得（Ｇ１−１からＧＭ−Ｎ）、位相（Φ１−１からΦＭ−Ｎ）及び遅延（τ１−１からτＭ−Ｎ）の独立的な制御は、デジタルアップコンバージョンシステム２０におけるデジタル回路の利得、位相及び遅延への作用が決定論的であるのに対して、アナログ回路２４−１から２４−Ｎの利得、位相及び遅延への作用が非決定論的である（例えば、温度の変動、製造における変動、経年劣化（aging）など）、という点において有益である。
好適には、デジタルアップコンバータ２８（１−１）から２８（Ｍ−Ｎ）内のキャリブレーションアクチュエータを用いて、アップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−Ｎ）の利得（Ｇ１−１からＧＭ−Ｎ）、位相（Φ１−１からΦＭ−Ｎ）及び遅延（τ１−１からτＭ−Ｎ）、並びに、従ってマルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）の各々についてのＭ個の周波数帯域の各々について利得、位相及び遅延は、マルチバンドＭＯＰＡ１８の１つ以上の性能パラメータ（例えば、効率性、線型性及び／又は出力電力）を最適化するように独立的に制御され又は構成される。なお、他の実施形態において、アップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−Ｎ）のうちのＮ−１個のみの各々についてのＭ個の周波数帯域の各々についての利得、位相及び遅延がキャリブレーションされてもよい。なぜなら、複数の利得、複数の位相及び複数の遅延の間でオフセットを制御する方が、それらの絶対値を制御するよりも好適であり得るからである。１つの実施形態において、上記１つ以上の性能パラメータは、効率性と、線型性及び出力電力の一方又は双方と、を含む。１つの具体的な実施形態では、デジタルアップコンバータ２８（１−１）から２８（Ｍ−Ｎ）内のキャリブレーションアクチュエータを用いて、アップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−Ｎ）の利得（Ｇ１−１からＧＭ−Ｎ）、位相（Φ１−１からΦＭ−Ｎ）及び遅延（τ１−１からτＭ−Ｎ）、並びに、従ってマルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）の各々についてのＭ個の周波数帯域の各々について利得、位相及び遅延は、マルチバンドＭＯＰＡ１８についての１つ以上の予め定義される要件（例えば、予め定義される放射要件）を充足するために十分な線型性を維持しつつマルチバンドＭＯＰＡ１８の効率性を最大化するように、独立的に制御され又は構成される。
アップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−Ｎ）の利得（Ｇ１−１からＧＭ−Ｎ）、位相（Φ１−１からΦＭ−Ｎ）及び遅延（τ１−１からτＭ−Ｎ）についての値は、いかなる適切な技法を用いて選択され又はキャリブレーションされてもよい。１つの具体的な実施形態では、アップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−Ｎ）の利得（Ｇ１−１からＧＭ−Ｎ）、位相（Φ１−１からΦＭ−Ｎ）及び遅延（τ１−１からτＭ−Ｎ）についての値は、工場でのキャリブレーション処理において選択される。例えば、マルチバンドＭＯＰＡ１８の１つ以上の性能パラメータが、当該１つ以上の性能パラメータの所望の最適化を提供する値が判定されるまで、何らかの適切なアルゴリズムを用いて、アップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−Ｎ）の利得（Ｇ１−１からＧＭ−Ｎ）、位相（Φ１−１からΦＭ−Ｎ）及び遅延（τ１−１からτＭ−Ｎ）についての値を調整しながら測定され得る。そして、それら値は、デジタルアップコンバージョンシステム２０により記憶され、又はさもなくばデジタルアップコンバージョンシステム２０内へプログラミングされ、及びマルチバンドＭＯＰＡ１８の動作の期間中に利用され得る。他の実施形態において、アップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−Ｎ）の利得（Ｇ１−１からＧＭ−Ｎ）、位相（Φ１−１からΦＭ−Ｎ）及び遅延（τ１−１からτＭ−Ｎ）についての値は、マルチバンドＭＯＰＡ１８の動作の間、マルチバンド出力信号（ＳＯＵＴ）の測定に基づいて動的に選択され得る。このやり方で、アップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−Ｎ）の利得（Ｇ１−１からＧＭ−Ｎ）、位相（Φ１−１からΦＭ−Ｎ）及び遅延（τ１−１からτＭ−Ｎ）についての値を、マルチバンドＭＯＰＡ１８の１つ以上の性能パラメータを最適化するために必要とされる通りに、時間を追って更新することができる。
図３は、本開示の１つの実施形態に従って、概して２８（Ｘ−Ｙ）として指定されている、図２のデジタルアップコンバータ２８（１−１）から２８（Ｍ−Ｎ）のうちの１つのより詳細な例示図である。図示したように、デジタルアップコンバータ２８（Ｘ−Ｙ）は、複数のキャリブレーションアクチュエータ３４、デジタルアップコンバータチェーン３６、及びいくつかの実施形態ではレート変更フィルタ（ＲＣＦ）３８を含む。ＲＣＦ３８は、ベースバンド分割信号（ＳＢＢ，Ｘ−Ｙ）のサンプリングレートがｆＳ／ＮＵＳに等しくない場合に望ましい可能性があり、ここでｆＳはＤ／Ａ変換器３２−Ｙの実効サンプリングレート、ＮＵＳはデジタルアップコンバータチェーン３６のアップサンプラ４０のアップサンプリングレートである。事実上、ＲＣＦ３８は、ベースバンド分割信号（ＳＢＢ，Ｘ−Ｙ）のサンプリングレートとＤ／Ａ変換器３２−Ｙの実効サンプリングレートとの間のブリッジである。
図示したように、本実施形態において、ベースバンド分割信号（ＳＢＢ，Ｘ−Ｙ）は複素信号である。いくつかの実施形態において、ベースバンド分割信号（ＳＢＢ，Ｘ−Ｙ）のサンプリングレートは、ＲＣＦ３８により変更される。そして、ベースバンド分割信号（ＳＢＢ，Ｘ−Ｙ）は、キャリブレーションアクチュエータ３４へと供給される。概して、キャリブレーションアクチュエータ３４は、対応するキャリブレーション値（ＧＸ−Ｙ，ＣＡＬ，ΦＸ−Ｙ，ＣＡＬ及びτＸ−Ｙ，ＣＡＬ）を介して、アップコンバートされた分割信号（ＳＵＰ，Ｘ−Ｙ）の利得（ＧＸ−Ｙ）、位相（ΦＸ−Ｙ）及び遅延（τＸ−Ｙ）を制御する。より具体的には、キャリブレーションアクチュエータ３４は、等化器４２、複素乗算器４４及び４６、粗遅延回路４８、並びに精細遅延回路５０を含む。なお、等化器４２、複素乗算器４４及び４６、粗遅延器４８、並びに精細遅延器５０の順序は変更されてもよい。等化器４２は、対応するアナログ回路２４−Ｙの応答を実質的に等化するように動作する。複素乗算器４４及び４６は、等化されたベースバンド分割信号に、それぞれ位相及び利得のキャリブレーション値（ΦＸ−Ｙ，ＣＡＬ，ＧＸ−Ｙ，ＣＡＬ）を乗算する。位相及び利得のキャリブレーション値（ΦＸ−Ｙ，ＣＡＬ，ＧＸ−Ｙ，ＣＡＬ）は、アップコンバート後の分割信号（ＳＵＰ，Ｘ−Ｙ）が所望の位相（ΦＸ−Ｙ）及び利得（ＧＸ−Ｙ）を有するようにする。とりわけ、１つの代替的な実施形態では、複素乗算器４４及び４６は、利得及び位相の双方をキャリブレーションする単一の複素乗算器へと組み合わせられる。次へ進む前に、留意すべきこととして、本実施形態ではキャリブレーションアクチュエータ３４はベースバンドにおいて実装されているが、本開示はそれに限定されない。キャリブレーションアクチュエータ３４の１つ以上、又は恐らくは全ては、デジタルアップコンバージョンの途中に又は後に実装されてもよい。
次いで、位相及び利得がキャリブレーションされたベースバンド分割信号は、キャリブレーションされたベースバンド分割信号（ＳＢＢ，ＣＡＬ，Ｘ−Ｙ）を提供するために、粗及び精細遅延回路４８及び５０を通過する。粗遅延回路４８により適用される粗い遅延は、粗遅延キャリブレーション値（τＸ−Ｙ，ＣＯＡＲＳＥ）により制御される。１つの例として、粗遅延回路４８は、一連のフリップフロップとして実装されてよく、粗遅延キャリブレーション値（τＸ−Ｙ，ＣＯＡＲＳＥ）はフリップフロップのうちの１つの出力を粗遅延回路４８の出力として選択し、それにより粗遅延回路４８により提供される遅延が制御される。精細遅延回路５０により適用される精細な遅延は、精細遅延キャリブレーション値（τＸ−Ｙ，ＦＩＮＥ）により制御される。１つの例として、精細遅延回路５０は、フィルタとして実装されてよく、精細遅延キャリブレーション値（τＸ−Ｙ，ＦＩＮＥ）は１つ以上のフィルタ係数である。粗及び精細遅延キャリブレーション値（τＸ−Ｙ，ＣＯＡＲＳＥ，τＸ−Ｙ，ＦＩＮＥ）は併せて、遅延キャリブレーション値（τＸ−Ｙ，ＣＡＬ）を形成する。
次いで、キャリブレーションされたベースバンド分割信号（ＳＢＢ，ＣＡＬ，Ｘ−Ｙ）は、所望のアップコンバージョン周波数のアップコンバートされた分割信号（ＳＵＰ，Ｘ−Ｙ）を提供するために、デジタルアップコンバータチェーン３６によりデジタル的にアップコンバートされる。１つの実施形態において、所望のアップコンバージョン周波数は、マルチバンド信号（ＳＭＢ）の対応する周波数帯域についてのキャリア周波数である。一方、他の実施形態において、所望のアップコンバージョン周波数は、Ｄ／Ａ変換器３２−Ｙ及びアナログ回路２４−Ｙによるアップコンバートされた分割信号（ＳＵＰ，Ｘ−Ｙ）の処理の後に生み出される信号がマルチバンド信号（ＳＭＢ）の対応する周波数帯域についての所望のキャリア周波数にあたるように選択される、予め決定される周波数である。
この例において、デジタルアップコンバータチェーン３６は、複素信号であるキャリブレーションされたベースバンド分割信号（ＳＢＢ，ＣＡＬ，Ｘ−Ｙ）を所望の周波数へとチューニングする複素チューナ５６を含む。複素チューナ５６は、キャリブレーションされたベースバンド分割信号（ＳＢＢ，ＣＡＬ，Ｘ−Ｙ）を所望のベースバンドチューニング周波数へとチューニングして、それによりチューニングされた複素デジタル分割信号を生成する。１つの実施形態において、ベースバンドチューニング周波数は、プログラミング可能であり又はさもなくば−ｆＳ／２ＮＵＳ及びｆＳ／２ＮＵＳのレンジ内で選択可能であり、ここでｆＳはＤ／Ａ変換器３２−Ｙの実効サンプリングレート、ＮＵＳはアップサンプラ４０のアップサンプリングレートである。
アップサンプラ４０は、チューニングされた複素デジタル分割信号をアップサンプリングレートＮＵＳでアップサンプリングし（ＮＵＳ≧２）、ｆＳというサンプリングレートを有するアップサンプリングされたデジタル分割信号を生成する。周波数領域において、アップサンプリングされたデジタル分割信号は、０からｆＳまでの周波数レンジ内に等間隔で隔てられたチューニングされた複素デジタル分割信号のＮＵＳ個のイメージを含み、ここでｆＳはＤ／Ａ変換器３２−Ｙの実効サンプリングレートである。イメージ選択フィルタ５４は、チューニングされた複素デジタル分割信号のイメージのうちの所望の１つを選択するためにアップサンプリングされたデジタル分割信号をフィルタリングし、それによりフィルタリングされた分割信号を提供する。より具体的には、イメージ選択フィルタ５４は、好適には、イメージ選択フィルタ５４の通過帯域が所望のフィルタチューニング周波数の中央となるように１つ以上のパラメータ（例えば、フィルタ係数）を介してプログラミング可能である。フィルタチューニング周波数は、チューニングされた複素デジタル分割信号の所望のイメージがイメージ選択フィルタ５４の通過帯域内に入るように選択される。
デジタル直交変調器５６は、フィルタリングされた分割信号を直交変調して、デジタルアップコンバータチェーン３６により出力されるアップコンバートされた分割信号（ＳＵＰ，Ｘ−Ｙ）を提供する。周波数領域において、直交変換は、フィルタリングされた分割信号内のチューニングされた複素デジタル分割信号のイメージのｆＱＭＯＤだけの周波数変換又は周波数シフトをもたらし、ここでｆＱＭＯＤは、デジタル直交変調器５６の変調周波数であり、複素信号を実信号へと変換する。変調周波数（ｆＱＭＯＤ）は、ゼロを含む任意の所望の周波数であり得る。デジタル直交変換の後、チューニングされた複素デジタル分割信号の周波数変換されたイメージの中央は、デジタルアップコンバータチェーン３６についての所望のアップコンバージョン周波数に合わせられる。
とりわけ、デジタル直交変調器５６は、ａ＋ｊｂ又はａ−ｊｂとしての直交変調の定義上で動作するように構成可能であり得る。これは望ましいかもしれず、なぜなら、例えば様々なセルラー通信標準（例えば、ＣＤＭＡ（Code Division Multiple Access）２０００及び３ＧＰＰ（3rd Generation Partnership Project））が異なる形で直交変調を定義し得るためである。従って、様々な通信標準に適合する目的で、デジタル直交変調器５６はこのやり方で構成可能であってよい。代替的に、この構成は、必要に応じてアクティブ化又は非アクティブ化可能な複素チューナ５２の前の複素共役機能によりハンドリングされてもよい。さらに、１つの実施形態において、デジタル直交変調器５６は、イメージ選択フィルタ５４と組み合わさせられてもよい。
デジタルアップコンバータチェーン３６及び複素チューナ５２、アップサンプラ４０、イメージ選択フィルタ５４及びデジタル直交変調器５６のいくつかの例示的な実装に関するさらなる情報のために、興味のある読者には、共通的に所有され譲り受けられた“METHODS AND SYSTEMS FOR PROGRAMMABLE DIGITAL UP-CONVERSION”というタイトルの米国特許出願公開第２０１０／００９８１９１Ａ１号（２００８年１０月２０日提出、２０１０年８月２２日公開、その全体は参照によりここに取り入れられる）を案内する。例えば、アップサンプラ４０及びイメージ選択フィルタ５４は別個のコンポーネントとして実装され得るものの、それらはそのように限定されない。アップサンプラ４０及びイメージ選択フィルタ５４は、代替的に、アップサンプリング及びイメージ選択フィルタリングの双方を実行する多相フィルタとして併せて実装されてもよい。他の例として、デジタルアップコンバータチェーン３６は、複数のアップサンプリング及びフィルタリングステージ内に配置される複数のアップサンプラ４０及びイメージ選択フィルタ５４を含んでもよい。また、本開示の理解にとって本質的ではないものの、デジタルアップコンバージョンに関するさらなる情報のために、興味のある読者には、共通的に所有され譲り受けられた“PROGRAMMABLE DIGITAL UP-CONVERSION FOR CONCURRENT MULTI-BAND SIGNALS”というタイトルの米国特許出願第１３／４９０，８０１号（２０１２年６月７日提出、その全体は参照によりここに取り入れられる）を案内する。
アップコンバートされた分割信号（ＳＵＰ，１−１からＳＵＰ，Ｍ−Ｎ）の利得、位相及び遅延の独立的な制御を含むデジタルアップコンバージョンシステム２０は、マルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）の各々についてのＭ個の周波数帯域の各々についての利得、位相及び遅延の正確な制御を可能とする。この正確な制御の１つの利点は、マルチバンド分割信号（ＳＭＢ−１からＳＭＢ−Ｎ）の各々についてのＭ個の周波数帯域の各々についての利得、位相及び遅延を、所望の動作ポイントにおいてマルチバンドＭＯＰＡ１８が動作するように構成することができることである。この所望の動作ポイントが、１つ以上の性能パラメータ（例えば、効率性、線型性及び／又は出力電力）を最適化するように選択されてもよい。
本開示を通じて、以下の頭字語が使用されている。
・３ＧＰＰ 3rd Generation Partnership Project
・ＣＤＭＡ Code Division Multiple Access
・Ｄ／Ａ Digital-to-Analog
・ＤＡＣ Digital-to-Analog Converter
・ＥＥＲ Envelope Elimination and Restoration
・ＬＩＮＣ Linear Amplification with Nonlinear Components
・ＭＯＰＡ Multi-Order Power Amplifier
・ＲＣＦ Rate Change Filter
・ＲＦ Radio Frequency
当業者は、本開示の好適な実施形態への改善及び修正を認識するであろう。全てのそうした改善及び修正は、ここで開示された概念及び次の請求項の範囲内であるものと見なされる。

Claims (27)

  1. マルチバンド多次電力増幅器（１８）と、
    前記マルチバンド多次電力増幅器（１８）のためのデジタルアップコンバージョンシステム（２０）と
    を含むシステム（１６）であって、
    前記マルチバンド多次電力増幅器（１８）は、前記マルチバンド多次電力増幅器（１８）の複数の入力（２２）をまたいで複数のマルチバンド分割信号として分割されるマルチバンド信号を増幅する、ように構成され、前記複数の入力（２２）は、前記マルチバンド多次電力増幅器（１８）のＮ個のオーダの各々について異なる入力を含み、Ｎは２以上であり、
    前記デジタルアップコンバージョンシステム（２０）は、前記複数のマルチバンド分割信号のうちの少なくともＮ−１個の各々についての前記マルチバンド信号のＭ個の周波数帯域の各々について、利得、位相及び遅延を独立的に制御する、ように構成される、
    システム（１６）。
  2. 前記デジタルアップコンバージョンシステム（２０）は、前記マルチバンド多次電力増幅器（１８）の１つ以上の性能パラメータが最適化されるように、前記複数のマルチバンド分割信号のうちの前記少なくともＮ−１個の各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域の各々について、前記利得、位相及び遅延を独立的に制御する、ように構成される、請求項１のシステム（１６）。
  3. 前記１つ以上の性能パラメータは、効率性と、線型性及び出力電力からなる群のうちの少なくとも１つと、を含む、請求項２のシステム（１６）。
  4. 前記デジタルアップコンバージョンシステム（２０）は、前記マルチバンド多次電力増幅器（１８）についての１つ以上の予め定義される要件を充足するために十分な線型性を維持しつつ、前記マルチバンド多次電力増幅器（１８）の効率性が最大化されるように、前記複数のマルチバンド分割信号のうちの前記少なくともＮ−１個の各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域の各々について、前記利得、位相及び遅延を独立的に制御する、ように構成される、請求項１のシステム（１６）。
  5. 前記マルチバンド信号は、前記マルチバンド信号のＭ個の周波数帯域内の前記Ｍ個の狭帯域信号を含み、Ｍは２以上であり、前記デジタルアップコンバージョンシステム（２０）は、前記マルチバンド信号の前記Ｍ個の周波数帯域の各周波数帯域について、
    当該周波数帯域向けのデジタルベースバンド信号を、当該周波数帯域向けのＮ個のベースバンド分割信号へと分割するデジタル信号スプリッタ（２６）と、
    当該周波数帯域向けの前記Ｎ個のベースバンド分割信号のうちの、当該周波数帯域向けの各ベースバンド分割信号についてのデジタルアップコンバータ（２８）と、
    を含み、
    前記周波数帯域向けの前記Ｎ個のベースバンド分割信号の各々は、前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダのうちの別々のオーダごとであり、
    前記デジタルアップコンバータ（２８）は、前記周波数帯域向けの前記ベースバンド分割信号を所望のアップコンバージョン周波数へとアップコンバートして、それにより前記周波数帯域向けのアップコンバートされた分割信号を提供し、
    前記デジタルアップコンバータ（２８）は、前記周波数帯域向けの前記アップコンバートされた分割信号の利得、位相及び遅延を制御するように構成される１つ以上のキャリブレーションアクチュエータを含む、
    請求項１のシステム（１６）。
  6. 前記デジタルアップコンバージョンシステム（２０）は、前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダのうちの各オーダについて、
    前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの前記マルチバンド信号の前記Ｍ個の周波数帯域についての前記アップコンバートされた分割信号をデジタル的に合成して、前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの合成アップコンバートデジタル信号を提供する、ように構成されるデジタル合成器（３０）と、
    前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの前記合成アップコンバートデジタル信号をデジタル−アナログ変換して、前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの合成アップコンバートアナログ信号を提供する、ように構成されるデジタル−アナログ変換器（３２）と、
    をさらに含む、請求項５のシステム（１６）。
  7. 前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダのうちの各オーダについて、
    前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの前記合成アップコンバートアナログ信号を処理して、前記マルチバンド多次電力増幅器（１８）の当該オーダに対応する、前記マルチバンド多次電力増幅器（１８）の前記複数の入力（２２）のうちの１つのための、前記複数のマルチバンド分割信号のうちの１つを提供する、ように構成されるアナログ回路（２４）、
    をさらに含む、請求項６のシステム（１６）。
  8. 前記マルチバンド信号の前記Ｍ個の周波数帯域のうちの各々についての前記Ｎ個のベースバンド分割信号についての前記デジタルアップコンバータ（２８）の各々の前記１つ以上のキャリブレーションアクチュエータは、前記マルチバンド多次電力増幅器（１８）の１つ以上の性能パラメータが最適化されるように、前記複数のマルチバンド分割信号のうちの各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域のうちの各々について、利得、位相及び遅延を独立的に制御する、ように構成される、請求項７のシステム（１６）。
  9. 前記１つ以上の性能パラメータは、効率性と、線型性及び出力電力からなる群のうちの少なくとも１つと、を含む、請求項８のシステム（１６）。
  10. 前記マルチバンド信号の前記Ｍ個の周波数帯域のうちの各々についての前記Ｎ個のベースバンド分割信号についての前記デジタルアップコンバータ（２８）の各々の前記１つ以上のキャリブレーションアクチュエータは、前記マルチバンド多次電力増幅器（１８）についての１つ以上の予め定義される要件を充足するために十分な線型性を維持しつつ、前記マルチバンド多次電力増幅器（１８）の効率性が最大化されるように、前記複数のマルチバンド分割信号のうちの各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域のうちの各々について、利得、位相及び遅延を独立的に制御する、ように構成される、請求項７のシステム（１６）。
  11. マルチバンド多次電力増幅器（１８）の複数の入力（２２）をまたいで複数のマルチバンド分割信号として分割されるマルチバンド信号を増幅するように構成される前記マルチバンド多次電力増幅器（１８）のためのデジタルアップコンバージョンシステム（２０）であって、前記複数の入力（２２）は、前記マルチバンド多次電力増幅器（１８）のＮ個のオーダの各々について異なる入力を含み、Ｎは２以上であり、前記マルチバンド信号は、前記マルチバンド信号のＭ個の周波数帯域内のＭ個の狭帯域信号を含み、Ｍは２以上であり、
    前記デジタルアップコンバージョンシステム（２０）は、前記マルチバンド信号の前記Ｍ個の周波数帯域の各周波数帯域について、
    当該周波数帯域向けのデジタルベースバンド信号を、当該周波数帯域向けのＮ個のベースバンド分割信号へと分割する、デジタル信号スプリッタ（２６）と、
    当該周波数帯域向けの前記Ｎ個のベースバンド分割信号のうちの、当該周波数帯域向けの各ベースバンド分割信号についてのデジタルアップコンバータ（２８）と、
    を含み、
    前記周波数帯域向けの前記Ｎ個のベースバンド分割信号の各々は、前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダのうちの別々のオーダごとであり、
    前記デジタルアップコンバータ（２８）は、前記周波数帯域向けの前記ベースバンド分割信号を所望のアップコンバージョン周波数へとアップコンバートして、それにより前記周波数帯域向けのアップコンバートされた分割信号を提供し、
    前記デジタルアップコンバータ（２８）は、前記周波数帯域向けの前記アップコンバートされた分割信号の利得、位相及び遅延を制御するように構成される１つ以上のキャリブレーションアクチュエータを含み、
    前記デジタルアップコンバージョンシステム（２０）は、前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダの各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域についての前記アップコンバートされた分割信号を処理して、前記マルチバンド多次電力増幅器（１８）の前記複数の入力（２２）のための前記複数のマルチバンド分割信号を提供する、ように構成される回路、を含む、
    デジタルアップコンバージョンシステム（２０）。
  12. 前記デジタルアップコンバージョンシステム（２０）は、前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダのうちの各オーダについて、
    前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの前記マルチバンド信号の前記Ｍ個の周波数帯域についての前記アップコンバートされた分割信号をデジタル的に合成して、前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの合成アップコンバートデジタル信号を提供する、ように構成されるデジタル合成器（３０）と、
    前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの前記合成アップコンバートデジタル信号をデジタル−アナログ変換して、前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの合成アップコンバートアナログ信号を提供する、ように構成されるデジタル−アナログ変換器（３２）と、
    をさらに含む、請求項１１のデジタルアップコンバージョンシステム（２０）。
  13. 前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダのうちの各オーダについて、前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの前記合成アップコンバートアナログ信号は、前記マルチバンド多次電力増幅器（１８）の当該オーダに対応する、前記マルチバンド多次電力増幅器（１８）の前記複数の入力（２２）のうちの１つのための、前記複数のマルチバンド分割信号のうちの１つが提供されるように、アナログ回路（２４）により処理される、請求項１２のデジタルアップコンバージョンシステム（２０）。
  14. 前記マルチバンド信号の前記Ｍ個の周波数帯域のうちの各々についての前記Ｎ個のベースバンド分割信号についての前記デジタルアップコンバータ（２８）の各々の前記１つ以上のキャリブレーションアクチュエータは、前記マルチバンド多次電力増幅器（１８）の１つ以上の性能パラメータが最適化されるように、前記複数のマルチバンド分割信号のうちの各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域のうちの各々について、利得、位相及び遅延を独立的に制御する、ように構成される、請求項１３のデジタルアップコンバージョンシステム（２０）。
  15. 前記１つ以上の性能パラメータは、効率性と、線型性及び出力電力からなる群のうちの少なくとも１つと、を含む、請求項１４のデジタルアップコンバージョンシステム（２０）。
  16. 前記マルチバンド信号の前記Ｍ個の周波数帯域のうちの各々についての前記Ｎ個のベースバンド分割信号についての前記デジタルアップコンバータ（２８）の各々の前記１つ以上のキャリブレーションアクチュエータは、前記マルチバンド多次電力増幅器（１８）についての１つ以上の予め定義される要件を充足するために十分な線型性を維持しつつ、前記マルチバンド多次電力増幅器（１８）の効率性が最大化されるように、前記複数のマルチバンド分割信号のうちの各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域のうちの各々について、利得、位相及び遅延を独立的に制御する、ように構成される、請求項１３のデジタルアップコンバージョンシステム（２０）。
  17. マルチバンド多次電力増幅器（１８）を介して、前記マルチバンド多次電力増幅器（１８）の複数の入力（２２）をまたいで複数のマルチバンド分割信号として分割されるマルチバンド信号を増幅することと、前記複数の入力（２２）は、前記マルチバンド多次電力増幅器（１８）のＮ個のオーダの各々について異なる入力を含むことと、Ｎは２以上であることと、
    前記複数のマルチバンド分割信号のうちの少なくともＮ−１個の各々についての前記マルチバンド信号のＭ個の周波数帯域の各々について、利得、位相及び遅延を独立的に制御することと、
    を含む方法。
  18. 前記複数のマルチバンド分割信号のうちの少なくともＮ−１個の各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域の各々について、前記利得、位相及び遅延を独立的に制御することは、
    前記複数のマルチバンド分割信号のうちの前記少なくともＮ−１個の各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域の各々について、前記利得、位相及び遅延をベースバンドにおいて独立的かつデジタル的に制御すること、
    を含む、請求項１７の方法。
  19. 前記複数のマルチバンド分割信号のうちの少なくともＮ−１個の各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域の各々について、前記利得、位相及び遅延を独立的に制御することは、
    前記マルチバンド多次電力増幅器（１８）の１つ以上の性能パラメータが最適化されるように、前記複数のマルチバンド分割信号のうちの前記少なくともＮ−１個の各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域の各々について、前記利得、位相及び遅延を独立的に制御すること、
    を含む、請求項１７の方法。
  20. 前記１つ以上の性能パラメータは、効率性と、線型性及び出力電力からなる群のうちの少なくとも１つと、を含む、請求項１９の方法。
  21. 前記複数のマルチバンド分割信号のうちの少なくともＮ−１個の各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域の各々について、前記利得、位相及び遅延を独立的に制御することは、
    前記マルチバンド多次電力増幅器（１８）についての１つ以上の予め定義される要件を充足するために十分な線型性を維持しつつ、前記マルチバンド多次電力増幅器（１８）の効率性が最大化されるように、前記複数のマルチバンド分割信号のうちの前記少なくともＮ−１個の各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域の各々について、前記利得、位相及び遅延を独立的に制御すること、
    を含む、請求項１７の方法。
  22. 前記マルチバンド信号は、前記マルチバンド信号のＭ個の周波数帯域内の前記Ｍ個の狭帯域信号を含み、Ｍは２以上であり、前記複数のマルチバンド分割信号のうちの各マルチバンド分割信号についての前記マルチバンド信号の前記Ｍ個の周波数帯域の各々について、前記利得、位相及び遅延を独立的に制御することは、前記マルチバンド信号の前記Ｍ個の周波数帯域の各周波数帯域について、
    当該周波数帯域向けのデジタルベースバンド信号を、当該周波数帯域向けのＮ個のベースバンド分割信号へとデジタル的に分割することと、当該周波数帯域向けの前記Ｎ個のベースバンド分割信号の各々は、前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダのうちの別々のオーダごとであることと、
    当該周波数帯域向けの前記Ｎ個のベースバンド分割信号のうちの、当該周波数帯域向けの各ベースバンド分割信号について、前記周波数帯域向けの前記ベースバンド分割信号を所望のアップコンバージョン周波数へとデジタル的にアップコンバートして、それにより前記周波数帯域向けのアップコンバートされた分割信号を提供することと、
    を含み、
    前記周波数帯域向けの前記ベースバンド分割信号をデジタル的にアップコンバートすることは、前記周波数帯域向けの前記アップコンバートされた分割信号の利得、位相及び遅延を制御することを含む、
    請求項１７の方法。
  23. 前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダのうちの各オーダについて、
    前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの前記マルチバンド信号の前記Ｍ個の周波数帯域についての前記アップコンバートされた分割信号をデジタル的に合成して、前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの合成アップコンバートデジタル信号を提供することと、
    前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの前記合成アップコンバートデジタル信号をデジタル−アナログ変換して、前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの合成アップコンバートアナログ信号を提供することと、
    をさらに含む、請求項２２の方法。
  24. 前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダのうちの各オーダについて、
    前記マルチバンド多次電力増幅器（１８）の当該オーダ向けの前記合成アップコンバートアナログ信号を、アナログ回路（２４）を介して処理して、前記マルチバンド多次電力増幅器（１８）の当該オーダに対応する、前記マルチバンド多次電力増幅器（１８）の前記複数の入力（２２）のうちの１つのための、前記複数のマルチバンド分割信号のうちの１つを提供すること、
    をさらに含む、請求項２３の方法。
  25. 前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダの各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域のうちの各々の前記アップコンバートされた分割信号の前記利得、位相及び遅延を制御することは、前記マルチバンド多次電力増幅器（１８）の１つ以上の性能パラメータが最適化されるように行われる、請求項２４の方法。
  26. 前記１つ以上の性能パラメータは、効率性と、線型性及び出力電力からなる群のうちの少なくとも１つと、を含む、請求項２５の方法。
  27. 前記マルチバンド多次電力増幅器（１８）の前記Ｎ個のオーダの各々についての前記マルチバンド信号の前記Ｍ個の周波数帯域のうちの各々の前記アップコンバートされた分割信号の前記利得、位相及び遅延を制御することは、前記マルチバンド多次電力増幅器（１８）についての１つ以上の予め定義される要件を充足するために十分な線型性を維持しつつ、前記マルチバンド多次電力増幅器（１８）の効率性が最大化されるように行われる、請求項２４の方法。
JP2015523648A 2012-07-26 2013-07-23 マルチバンド多次電力増幅器のためのデジタルアップコンバージョン Active JP6235587B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/558,455 2012-07-26
US13/558,455 US9571042B2 (en) 2012-07-26 2012-07-26 Digital upconversion for multi-band multi-order power amplifiers
PCT/IB2013/056037 WO2014016770A2 (en) 2012-07-26 2013-07-23 Digital upconversion for multi-band multi-order power amplifiers

Publications (2)

Publication Number Publication Date
JP2015527822A true JP2015527822A (ja) 2015-09-17
JP6235587B2 JP6235587B2 (ja) 2017-11-22

Family

ID=49328572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015523648A Active JP6235587B2 (ja) 2012-07-26 2013-07-23 マルチバンド多次電力増幅器のためのデジタルアップコンバージョン

Country Status (8)

Country Link
US (2) US9571042B2 (ja)
EP (1) EP2878078B1 (ja)
JP (1) JP6235587B2 (ja)
KR (1) KR102103759B1 (ja)
CN (1) CN104662794B (ja)
MY (1) MY176045A (ja)
PL (1) PL2878078T3 (ja)
WO (1) WO2014016770A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8842769B2 (en) 2012-03-16 2014-09-23 Telefonaktiebolaget L M Ericsson (Publ) Programmable digital up-conversion for concurrent multi-band signals
US9571042B2 (en) 2012-07-26 2017-02-14 Telefonaktiebolaget L M Ericsson (Publ) Digital upconversion for multi-band multi-order power amplifiers
US9106207B2 (en) * 2012-12-10 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Switching power amplifier system for multi-path signal interleaving
US8948301B2 (en) 2013-05-24 2015-02-03 Telefonaktiebolaget L M Ericsson (Publ) Multi-band radio-frequency digital predistortion
KR102215081B1 (ko) 2014-09-24 2021-02-10 삼성전자주식회사 송신 신호 처리 방법 및 그 송신기
CN104980174B (zh) * 2015-06-30 2018-02-06 上海华为技术有限公司 一种双频段双输入功放发射机
US10727876B2 (en) * 2016-03-18 2020-07-28 Jariet Technologies, Inc. Multi-channel, multi-band linearized digital transceivers
US10211785B2 (en) * 2016-12-29 2019-02-19 Nxp Usa, Inc. Doherty amplifiers with passive phase compensation circuits
WO2019119436A1 (zh) * 2017-12-22 2019-06-27 华为技术有限公司 一种信号处理电路、射频信号发射机和通信设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203540A (ja) * 2000-01-19 2001-07-27 Hitachi Ltd 高周波電力増幅器
JP2005020694A (ja) * 2003-06-24 2005-01-20 Northrop Grumman Corp マルチモードのマルチ増幅器アーキテクチャ
WO2013136860A1 (ja) * 2012-03-12 2013-09-19 日本電気株式会社 送信装置および送信方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4062011A (en) * 1972-08-21 1977-12-06 Control Data Corporation MTI System processor and method
US4363061A (en) * 1980-06-10 1982-12-07 Westinghouse Electric Corp. Electric motor and transformer load sensing technique
JPS6047513A (ja) * 1983-08-26 1985-03-14 Nec Corp 周波数ずれ吸収回路
US5223843A (en) * 1988-01-05 1993-06-29 Rockwell International Corporation High performance global positioning system receiver means and method
US5894497A (en) 1996-12-20 1999-04-13 Airnet Communications Corp. Reducing spurious modulation products in broadband multicarrier transmission by coherrent summation of the outputs of dissimilar digital-to analog device types
WO2001008320A1 (fr) * 1999-07-28 2001-02-01 Fujitsu Limited Procede et appareil pour compensation de distorsion de dispositif radio
US7505531B1 (en) * 2000-03-17 2009-03-17 Bridgewave Communications, Inc. Signal communications system and method for noisy links
CN1147177C (zh) 2000-09-26 2004-04-21 华为技术有限公司 一种提高宽带多载波基站载波输出功率的方法及其装置
US7376206B1 (en) * 2000-11-06 2008-05-20 Qualcomm Incorporated Method and apparatus for adjusting the phase of a received signal
US7170880B2 (en) * 2001-10-16 2007-01-30 Conexant, Inc. Sample rate change between single-carrier and multi-carrier waveforms
US6959178B2 (en) 2002-04-22 2005-10-25 Ipr Licensing Inc. Tunable upconverter mixer with image rejection
US20040037311A1 (en) * 2002-08-07 2004-02-26 Phonex Broadband Corporation Digital narrow band power line communication system
US7469491B2 (en) * 2004-01-27 2008-12-30 Crestcom, Inc. Transmitter predistortion circuit and method therefor
WO2006049140A1 (ja) 2004-11-01 2006-05-11 Hitachi Kokusai Electric Inc. 送信機
US7690837B2 (en) 2006-03-07 2010-04-06 The Boeing Company Method of analysis of effects of cargo fire on primary aircraft structure temperatures
US8693525B2 (en) 2006-07-14 2014-04-08 Qualcomm Incorporated Multi-carrier transmitter for wireless communication
CN101490996A (zh) 2006-07-14 2009-07-22 高通股份有限公司 用于发射多个cdma信道的装置
FR2904897B1 (fr) * 2006-08-10 2008-09-26 Alcatel Sa Dispositif d'amplification large bande
US7961045B2 (en) * 2007-03-30 2011-06-14 Nortel Networks Limited Amplifier pre-distortion systems and methods
US8055235B1 (en) * 2008-05-02 2011-11-08 Hypres, Inc. System and method for digital interference cancellation
US8243857B2 (en) 2008-06-23 2012-08-14 Apple Inc. Cordic based complex tuner with exact frequency resolution
US8175549B2 (en) * 2008-10-17 2012-05-08 Texas Instruments Incorporated Closed loop transmitter IQ calibration
US8553807B2 (en) 2008-10-20 2013-10-08 Apple Inc. Methods and systems for programmable digital up-conversion
US8265572B2 (en) 2009-12-21 2012-09-11 Ubidyne, Inc. Multiple envelope tracking system for an active antenna array
US8542768B2 (en) * 2009-12-21 2013-09-24 Dali Systems Co. Ltd. High efficiency, remotely reconfigurable remote radio head unit system and method for wireless communications
US8620242B2 (en) 2010-08-19 2013-12-31 Broadcom Corporation High performance transmitter preamplification chain with calibration feedback
US8412124B2 (en) 2011-07-26 2013-04-02 Telefonaktiebolaget L M Ericsson (Publ) Multi-band peak power reduction
US8576943B2 (en) * 2011-09-09 2013-11-05 Telefonaktiebolaget L M Ericsson (Publ) Linearization for a single power amplifier in a multi-band transmitter
US8380144B1 (en) 2011-09-30 2013-02-19 Telefonaktiebolaget L M Ericsson (Publ) Systems and methods for digital predistortion in a dual band transmitter
US8842769B2 (en) 2012-03-16 2014-09-23 Telefonaktiebolaget L M Ericsson (Publ) Programmable digital up-conversion for concurrent multi-band signals
US9571042B2 (en) 2012-07-26 2017-02-14 Telefonaktiebolaget L M Ericsson (Publ) Digital upconversion for multi-band multi-order power amplifiers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203540A (ja) * 2000-01-19 2001-07-27 Hitachi Ltd 高周波電力増幅器
JP2005020694A (ja) * 2003-06-24 2005-01-20 Northrop Grumman Corp マルチモードのマルチ増幅器アーキテクチャ
WO2013136860A1 (ja) * 2012-03-12 2013-09-19 日本電気株式会社 送信装置および送信方法

Also Published As

Publication number Publication date
US20170117852A1 (en) 2017-04-27
US9571042B2 (en) 2017-02-14
JP6235587B2 (ja) 2017-11-22
WO2014016770A2 (en) 2014-01-30
US10637403B2 (en) 2020-04-28
CN104662794B (zh) 2018-09-18
KR102103759B1 (ko) 2020-05-29
KR20150034788A (ko) 2015-04-03
MY176045A (en) 2020-07-22
CN104662794A (zh) 2015-05-27
EP2878078A2 (en) 2015-06-03
EP2878078B1 (en) 2020-02-19
US20140028391A1 (en) 2014-01-30
WO2014016770A3 (en) 2014-03-13
PL2878078T3 (pl) 2020-07-27

Similar Documents

Publication Publication Date Title
JP6235587B2 (ja) マルチバンド多次電力増幅器のためのデジタルアップコンバージョン
US10103755B2 (en) Multi-band radio-frequency digital predistortion
US10256899B2 (en) Flexible multi-channel amplifiers via wavefront muxing techniques
US20110235749A1 (en) Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals
KR100665021B1 (ko) 다주파대용 멱급수형 프리디스토터
KR101669173B1 (ko) 베이스밴드-도출형 광대역 ｒｆ 디지털 전치 왜곡 시스템
EP2517362B1 (en) Active antenna array with modulator-based pre-distortion
US20110235734A1 (en) Active antenna array having a single dpd lineariser and a method for predistortion of radio signals
US8355682B2 (en) Radio transmitter and method for transmission of combined signal
US20110235748A1 (en) Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals
EP1729409A1 (en) Feed forward amplifier for multiple frequency bands
CN104040883A (zh) 多频带发射机中的单一功率放大器的线性化
WO2001099271A2 (en) Management of internal signal levels and control of the net gain for a linc amplifier
EP3648343B1 (en) Doherty amplifier and amplification circuit
WO2014092617A1 (en) Digital pre-distortion for high bandwidth signals
US11546006B2 (en) Mitigation of intermodulation distortion
US11283474B2 (en) Baseband frequency selective magnitude and phase adjustment for wideband Doherty power amplifier
KR20050052556A (ko) 하이브리드 결합기를 이용한 다중 경로 전력 증폭기
CN113765529A (zh) 一种功放发射机
EP1394954A2 (en) Transmitter
JP2011135143A (ja) プリディストーション方式の歪補償装置
EP2667507B1 (en) Amplifier
CN116982256A (zh) 用于支持在具有数字预失真和前馈线性化的发射机系统中的互调分量抑制的方法和装置
JP2005269350A (ja) フィードフォワード増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171026

R150 Certificate of patent or registration of utility model

Ref document number: 6235587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250