JP2015524649A - パワーレギュレータシステムにおける電流測定 - Google Patents

パワーレギュレータシステムにおける電流測定 Download PDF

Info

Publication number
JP2015524649A
JP2015524649A JP2015524310A JP2015524310A JP2015524649A JP 2015524649 A JP2015524649 A JP 2015524649A JP 2015524310 A JP2015524310 A JP 2015524310A JP 2015524310 A JP2015524310 A JP 2015524310A JP 2015524649 A JP2015524649 A JP 2015524649A
Authority
JP
Japan
Prior art keywords
terminal
switching
power regulator
regulator system
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015524310A
Other languages
English (en)
Other versions
JP2015524649A5 (ja
JP6317347B2 (ja
Inventor
ジェームズ ヘガティ ティモシー
ジェームズ ヘガティ ティモシー
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2015524649A publication Critical patent/JP2015524649A/ja
Publication of JP2015524649A5 publication Critical patent/JP2015524649A5/ja
Application granted granted Critical
Publication of JP6317347B2 publication Critical patent/JP6317347B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4118—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Abstract

一実施例がパワーレギュレータシステム（１０）を含む。このシステムは、スイッチング信号を生成するよう構成されるゲートドライバ回路（２８）及びゲート端子（１８）でスイッチング信号を受信するよう構成されるスイッチング回路パッケージ（１２）を含む。スイッチング信号に関連付けられる信号リターンがゲートリターン端子（３０）で提供される。スイッチング回路パッケージは更に、スイッチングノード端子（２２）でスイッチング電圧を生成するためにスイッチング信号に応答して周期的にアクティブにされるスイッチ（１４）を含む。フィルタ段（３２）が、スイッチングノード端子（２２）とノード（３４）を相互接続するインダクタを含む。インダクタは、出力電圧を生成するためスイッチング電圧に応答して電流を導通するよう構成され得る。電流検知回路（３６）がゲートリターン端子（３０）とノード（３４）を相互接続し、出力電流の大きさを測定する。

Description

本開示は、概して電子回路システムに関し、更に具体的にはパワーレギュレータシステムにおける電流測定に関連する。
パワーレギュレータシステムは、電子デバイスにおける１つ又は複数の回路構成要素に電力を提供するために出力電圧をレギュレートするための種々の電子デバイスに実装され得る。このようなタイプのパワーレギュレータシステム一つは、バックコンバータなどのスイッチングパワーレギュレータであり、バックコンバータでは、出力電圧を生成するため出力インダクタを介して出力電流を提供するスイッチング電圧を生成するためにハイサイド及びローサイドスイッチが交互にアクティブにされる。幾つかのパワーレギュレータシステムは、フィードバックレギュレーション、過電流保護のためなど、出力電流の大きさを測定するため、又は電流レポート及び遠隔計測を可能にするために電流検知を実装する。一層低い電力放散及び一層大きな効率のための増大する要件を満たすために、典型的に、電流検知は実質的に効率的な方式で実行される必要がある。
１つの実施例がパワーレギュレータシステムを含む。このパワーレギュレータシステムは、スイッチング信号を生成するように構成されるゲートドライバ回路と、ゲート端子でこのスイッチング信号を受信するように構成されるスイッチング回路パッケージとを含む。スイッチング信号に関連付けられる信号リターンが、ゲート端子で提供される。スイッチング回路パッケージは更に、スイッチングノード端子でスイッチング電圧を生成するためにスイッチング信号に応答して周期的にアクティブにされるスイッチを含む。フィルタ段が、スイッチングノード端子及び或るノードを相互接続するインダクタを含む。インダクタは、出力電圧を生成するためにスイッチング電圧に応答して電流を導通するように構成され得る。電流検知回路が、ゲートリターン端子及び上記ノードを相互接続し、出力電流の大きさを測定する。
別の実施例が、スイッチングパワーレギュレータシステムを組み立てるための方法を含む。この方法は、ハイサイドスイッチング信号導体を、スイッチング回路パッケージの頂部ゲート端子及び頂部ゲートリターン端子に結合すること、及びローサイドスイッチング信号導体をスイッチング回路パッケージの底部ゲート端子に結合することを含む。この方法は更に、出力段をスイッチング回路パッケージのスイッチングノード端子に結合することを含む。出力段は、スイッチングノード端子と、出力インダクタを介する出力電流に基づいて出力電圧が生成される出力ノードとを相互接続する出力インダクタを含み得る。この方法は更に、電流検知回路を、スイッチング回路パッケージの頂部ゲートリターン端子に及び出力ノードに結合することを含み、電流検知回路は、出力電流の大きさを測定するように構成される。
別の実施例が、ハイサイドスイッチング信号及びローサイドスイッチング信号を生成するように構成されるゲートドライバ回路を含む印刷回路基板（ＰＣＢ）を含む。ＰＣＢは更に、底部ゲート端子でローサイドスイッチング信号を受信するように、及び頂部ゲート端子でハイサイドスイッチング信号を受信するように、及び頂部ゲートリターン端子でハイサイドスイッチング信号に関連付けられるハイサイド信号リターンを提供するように構成されるスイッチング回路パッケージを含む。スイッチング回路パッケージは、スイッチングノード端子でスイッチング電圧を生成するために、それぞれ、ハイサイドスイッチング信号及びローサイドスイッチング信号に応答して交互にアクティベートされる、ハイサイドスイッチ及びローサイドスイッチを含み得る。スイッチングノード端子と頂部ゲートリターン端子は、寄生抵抗を有する導体により相互接続され得る。ＰＣＢは更に、出力ノードで出力電圧を生成するためにスイッチング電圧に応答して出力電流を導通するように構成される出力インダクタを含む出力段を含む。ＰＣＢは更に電流検知回路を含み、電流検知回路は、ゲートリターン端子と出力ノードとを相互接続し、出力インダクタのＤＣ抵抗と寄生抵抗とを含む実効抵抗に基づいて出力電流の大きさを測定するように構成される。
パワーレギュレータシステムの一例を図示する。
パワーレギュレータ回路の一例を図示する。
スイッチング回路パッケージの一例を図示する。
スイッチングパワーレギュレータシステムを組み立てるための方法の一例を図示する。
本開示は、概して電子回路システムに関し、更に具体的にはパワーレギュレータシステムにおける電流測定に関連する。バックレギュレータシステムなどのパワーレギュレータシステムは、ハイサイドスイッチング信号及びローサイドスイッチング信号を生成するように構成されるゲートドライバを含む。パワーレギュレータシステムは更に、エンクローズド（enclosed）回路パッケージ（例えば、垂直スタック金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）パッケージ）として実装され得るスイッチング回路パッケージを含み、エンクローズド回路パッケージは、頂部ゲート端子でハイサイドスイッチング信号を及び底部ゲート端子でローサイドスイッチング信号を受信し得る。スイッチング回路パッケージはまた、ゲートリターン端子でハイサイド及びローサイドスイッチング信号の一つに関連付けられるリターン信号を提供することもできる。例えば、ゲートリターン端子は、リターンゲート端子が頂部ゲートリターン端子であるように、ハイサイドスイッチング信号に対してハイサイドリターン信号を提供し得る。ハイサイド及びローサイドスイッチング信号は、スイッチングノード端子においてスイッチング電圧を生成するためにスイッチング回路パッケージにおいて、それぞれ、ハイサイド及びローサイドスイッチを交互にアクティベートすることができる。スイッチング電圧は、それぞれのノード（例えば、入力ノード、又はレギュ―レータートポロジーに応じた出力ノード）で電圧を生成するためスイッチングノード端子に結合されるインダクタを介する電流フローを提供することができる。
電流検知回路が、ゲートリターン端子及びそれぞれのノードに結合され得、電流の大きさを測定するように構成され得る。一例として、ゲートリターン端子及びスイッチングノード端子は、スイッチング回路パッケージにおいて導体により分離され得、この導体は寄生抵抗を有する。従って、寄生抵抗は、インダクタのＤＣ抵抗及び寄生抵抗を含む実効抵抗に基づいて電流が測定され得るように、インダクタのＤＣ抵抗と組み合わされ得る。その結果、電流の測定は、本明細書に記載するようなものを含む既存の電流測定手法よりも、実質的に一層大きな信号対雑音比（ＳＮＲ）を有し得、実質的に一層安定的であり得、実質的に一層大きな振幅を有し得る。
図１は、パワーレギュレータシステム１０の一例を図示する。パワーレギュレータシステム１０は、演算デバイス、ワイヤレス通信デバイス、及び／又はバッテリー充電デバイスのためなどの、種々の電力供給応用例のうちの任意のものにおいて実装され得る。パワーレギュレータシステム１０は、例えば、ＤＣ入力電圧ＶＩＮに基づいてＤＣ出力電圧ＶＯＵＴを生成するように構成される、ハイサイド及びローサイドＤＣバックパワーレギュレータとして実装され得る。一例として、入力電圧ＶＩＮは、出力電圧ＶＯＵＴ（例えば、１．２Ｖ）より実質的に大きな大きさ（例えば、１２Ｖ）を有し得る。一例として、パワーレギュレータシステム１０は、印刷回路基板（ＰＣＢ）上のレギュレータ回路要素として実装され得る。
パワーレギュレータシステム１０は、エンクローズド回路パッケージとして実装され得るものなどのスイッチング回路パッケージ１２を含む。本明細書に記載するように、「エンクローズド回路パッケージ」という用語は、内部回路要素を有し、内部回路要素を外部回路に結合する端子を有する、スタンドアロンパッケージを表現する。本明細書に記載するように、スイッチング回路パッケージ１２に関連して説明するような「端子」という用語は、スイッチング回路パッケージ１２内の回路要素に結合するためにスイッチング回路パッケージ１２外部に提供される導体のための接続ポイントを指す。スイッチング回路パッケージ１２は、ハイサイドスイッチ１４及びローサイドスイッチ１６を含むように示されている。ハイサイドスイッチ１４は、頂部ゲート端子（ＴＧ）１８でハイサイドスイッチング信号ＨＳを受信し、入力電圧ＶＩＮを受信する電力端子（ＰＷＲ）２０とスイッチングノード端子（ＳＷ）２２とを相互接続する。ローサイドスイッチ１６は、底部ゲート端子（ＢＧ）２４でローサイドスイッチング信号ＬＳを受信し、スイッチングノード端子２２と、接地として図１の例で示す低レール電圧を受信する低電圧レール端子（ＧＮＤ）２６とを相互接続する。一例として、端子１８、２０、２２、２４、及び２６は、ねじ接続、はんだパッド、ピン、又は任意の他の導電性接続タイプなど種々の異なるタイプの端子のうちの任意のものとして構成され得る。
スイッチングノード端子２２は、寄生抵抗を有するなどの、ハイサイドスイッチ１４とローサイドスイッチ１６とを相互接続する導体（例えば、銅）を含み得る。例えば、導体はスイッチングノード端子２２と一体であり得る。本明細書に記載するように、寄生抵抗は、スイッチングノード端子２２と一体である導体の寄生抵抗を含み、更に、スイッチング回路パッケージ１２に関連付けられる他の接続の寄生抵抗だけでなく、関連するＰＣＢ上のトレースに関連付けられる寄生抵抗を含み得る。一例として、ハイサイドスイッチ１４及びローサイドスイッチ１６は、ＮチャネルパワーＦＥＴなどの、垂直スタック金属酸化物半導体電界効果トランジスタ（ＭＯＳＥＦＴ）として構成され得る。例えば、ハイサイドスイッチ１４は、スイッチング回路パッケージ１２において第１の半導体ダイ上に提供され得、ローサイドスイッチ１４は、スイッチング回路パッケージ１２において第２の半導体ダイ上に提供され得、スイッチングノード端子２２を構成する導体によって第１及び第２のダイが分離され得るようにされる。
パワーレギュレータシステム１０は、パルス幅変調（ＰＷＭ）デューティーサイクルに基づいて交互にアサートされるハイサイドスイッチング信号ＨＳ及びローサイドスイッチング信号ＬＳを生成するように構成されるゲートドライバ回路２８を含む。一例として、ＰＷＭデューティーサイクルは、ハイサイド及びローサイドスイッチング信号ＨＳ及びＬＳのアサート間の不感時間を含み得る。そのため、ハイサイドスイッチング信号ＨＳは、ハイサイドスイッチ１４をアクティブにするようにアサートされ、ローサイドスイッチング信号ＬＳは、ローサイドスイッチ１６をアクティブにするようにアサートされる。また、ゲートドライバ回路２８は、スイッチング回路パッケージ１２からハイサイドリターン信号ＨＳＲ及びローサイドリターン信号ＬＳＲを受信する。図１の例において、ハイサイドリターン信号ＨＳＲは頂部ゲートリターン端子（ＴＧＲ）３０から供給され、ローサイドリターン信号ＬＳＲは低電圧レール端子２６から受信される。頂部ゲートリターン端子３０は、種々の導電性接続タイプ（例えば、上述したようなもの）のうちの任意のものとして構成され得る。そのためハイサイドリターン信号ＨＳＲは、ハイサイドスイッチ１４を損傷させることなくハイサイドスイッチ１４をアクティベートするために充分な電圧でハイサイドスイッチング信号ＨＳをアサートするためのレベルシフトされた基準電圧に対応し得る。一例として、頂部ゲートリターン端子３０は、ハイサイドリターン信号ＨＳＲに対するケルビンゲート接続として構成され得る。
ハイサイド及びローサイドスイッチ１４及び１６のアクティベーション（例えば、ゲートドライバ回路２８を介する）に応答して、スイッチング電圧ＶＳＷが、スイッチングノード端子２２で生成され得る。パワーレギュレータシステム１０は、スイッチングノード端子２２に結合されるフィルタ段３２を含み、フィルタ段３２は、出力インダクタＬＯとＬＣフィルタとして動作する出力キャパシタＣｏとを含む。スイッチング電圧ＶＳＷは、出力インダクタＬＯを介して流れる出力電流ＩＯＵＴを供給することができる。例えば、ハイサイドスイッチ１４は、入力電圧ＶＩＮからスイッチングノード端子２２を介して及び出力インダクタＬＯを介して出力電流ＩＯＵＴを供給するためハイサイドアクティベーション信号ＨＳに応答してアクティブにされ、ローサイドスイッチ１４は、接地からスイッチングノード端子２２を介して及び出力インダクタＬＯを介して出力電流ＩＯＵＴを供給するためローサイドアクティベーション信号ＬＳに応答してアクティブにされる。そのため、フィルタ段３２は、出力インダクタＬＯを介して流れる出力電流ＩＯＵＴに応答して出力ノード３４で出力電圧ＶＯＵＴを供給するために出力段として機能し得る。
パワーレギュレータシステム１０は更に、出力電流ＩＯＵＴの大きさを測定するように構成される電流検知回路３６を含む。一例として、電流検知回路３６は、出力電圧ＶＯＵＴのレギュレーションのため及び／又は過電流保護のためなどの種々の理由のために出力電流ＩＯＵＴの大きさを測定することができる。電流検知回路３６は、頂部ゲートリターン端子３０と出力ノード３４とを相互接続するように示される。一例として、電流検知回路３６は、直列接続された検知レジスタ及び検知キャパシタを含み得、検知キャパシタが、出力インダクタＬＯのＤＣ抵抗に基づいて出力電流ＩＯＵＴの大きさに対応する電圧をサンプリングするように構成され得るようにされる。
頂部ゲートリターン端子３０は、ローサイドスイッチ１６の端子（例えば、ローサイドスイッチ１６のドレイン）に結合され得、そのため、スイッチングノード端子２２を構成する導体を介して出力インダクタＬＯから分離され得る。その結果、電流検知回路３６は、出力インダクタＬＯのＤＣ抵抗とスイッチングノード端子２２の導体の寄生抵抗とを含む実効抵抗に基づいて出力電流ＩＯＵＴの大きさを測定し得る。一例として、スイッチングノード端子２２の導体の寄生抵抗は、接地から流れる出力電流ＩＯＵＴとなるローサイドスイッチ１６のアクティベーションに基づき得、そのため、ハイサイド及びローサイドアクティベーション信号ＨＳ及びＬＳのＰＷＭデューティーサイクルに基づき得る。
出力電流ＩＯＵＴの測定においてスイッチングノード端子２２の寄生抵抗を組み入れることに基づいて、既存のパワーレギュレータシステムにおける典型的な測定システムに比して、一層大きな信号対雑音比（ＳＮＲ）が達成され得る。例えば、既存のパワーレギュレータシステムは、典型的に、電流検知回路をそれぞれのスイッチングノード端子に結合することにより出力電流を測定し、そのため、それぞれの出力インダクタのＤＣ抵抗に基づいて出力電流を測定するのみである。また、出力インダクタＬＯのＤＣ抵抗とスイッチングノード端子２２の導体の寄生抵抗とを含む実効抵抗は、スイッチングに対して安定的であり、温度に対して予測可能であり（例えば、予測可能な温度係数に基づく）、そのため、電流検知回路３６が、温度補償される方式で出力電流ＩＯＵＴの測定を達成する。これは、ハイサイド及びローサイドスイッチの一方を介する断続的な電流を測定し、そのため、温度及び／又は半導体プロセスに基づくスイッチオン状態抵抗（例えば、ＲＤＳＯＮ）の変動を受ける、典型的なパワーレギュレータシステムにおける電流測定と対称的である。
図２は、パワーレギュレータ回路５０の一例を図示する。パワーレギュレータシステム５０は、図１の例におけるパワーレギュレータシステム１０に実質的に類似して構成され得る。パワーレギュレータ回路５０は、図２の例においてＮチャネルパワーＦＥＴとして示す、ハイサイドスイッチＮ１及びローサイドスイッチＮ２を含む。一例として、ハイサイドスイッチＮ１及びローサイドスイッチＮ２は、図１の例におけるスイッチング回路パッケージ１２に類似するものなどのエンクローズド回路パッケージにおいて提供され得る。
ハイサイドスイッチＮ１は、頂部ゲート端子（ＴＧ）５２に結合されるゲート、電力端子（ＰＷＲ）５４に結合されるドレイン、及びスイッチングノード端子（ＳＷ）５６に結合されるソースを有する。一例として、頂部ゲート端子５２は、ハイサイドスイッチＮ１をアクティベートするためにハイサイドスイッチング信号ＨＳを受信し得、電力端子５４は、入力電圧（例えば、入力電圧ＶＩＮ）に結合され得る。ローサイドスイッチＮ２は、底部ゲート端子（ＢＧ）５８に結合されるゲート、頂部ゲートリターン端子（ＴＧＲ）６０に結合されるドレイン、及び低電圧レール端子（ＧＮＤ）６２に結合されるソースを有する。一例として、底部ゲート端子５８は、ローサイドスイッチＮ２をアクティベートするためにローサイドスイッチング信号（例えば、ドライバ回路からのローサイドスイッチング信号ＬＳ）を受信し得、低電圧レール端子６２は、低電圧レール（例えば、接地）に結合され得、ローサイドスイッチング信号（例えば、リターン信号ＨＳＲ）のためのリターンを提供し得、頂部ゲートリターン端子６０は、ハイサイドスイッチング信号（例えば、リターン信号ＬＳＲ）のためのリターンを提供し得る。頂部ゲートリターン端子６０は、スイッチングノード端子５６に結合され得る。幾つかの例において、頂部ゲートリターン端子６０は、ハイサイドリターン信号ＨＳＲに対するケルビンゲート接続として構成され得る。パワーレギュレータ回路５０は更に、出力インダクタＬＯと出力キャパシタＣＯとを含むフィルタ段６４を含む。図１の例において上述したものに類似して、ハイサイド及びローサイドスイッチＮ１及びＮ２のアクティベーションに基づいて出力ノード６６でＤＣ出力電圧ＶＯＵＴを生成するように、出力電流ＩＯＵＴが出力インダクタＬＯを介して流れる。
図２の例において、パワーレギュレータ回路５０は、ハイサイドスイッチＮ１のソースとスイッチングノード端子５６との間のレジスタＲＴ、ローサイドスイッチＮ２のドレインとの間のレジスタＲＢ、及び出力インダクタＬＯとスイッチングノード端子５６との間のレジスタＲＤＣＲを含む。レジスタＲＴ及びＲＢは、スイッチングノード端子５６と一体である導体の寄生抵抗を表す。例えば、スイッチングノード端子５６の導体は、ハイサイドスイッチＮ１及びローサイドスイッチＮ２を相互接続するように提供され得、頂部ゲートリターン端子６０は、ローサイドスイッチＮ２のドレインに直接的に結合され得る。レジスタＲＤＣＲは、出力インダクタＬＯのＤＣ抵抗を表し得る。
パワーレギュレータ回路５０は更に電流検知回路６８を含み、電流検知回路６８は、電流測定回路の一部とし得、出力電流ＩＯＵＴの大きさを測定するように構成される。電流検知回路６８は、頂部ゲートリターン端子６０と出力ノード６６との間に直列に結合される、検知レジスタＲＳ及び検知キャパシタＣＳを含む。電流検知回路６８はそのため、ローサイドスイッチＮ２のアクティベーションの結果としてレジスタＲＢの寄生抵抗とレジスタＲＤＣＲの抵抗とに基づく実効抵抗ＲＥＦＦに基づいて出力電流ＩＯＵＴを測定するように構成され得る。ローサイドスイッチＮ２は通常、ＰＷＭデューティーサイクル（例えば、約１０％デューティーサイクル）に基づいてパワーレギュレータ回路５０の一層効率的なのオペレーションのためハイサイドスイッチＮ１より長い期間導通するため、レジスタＲＢは、抵抗のかなりの量、測定経路の実効抵抗ＲＥＦＦに寄与し得、そのため、有意なＳＮＲ及び信号振幅を提供するための出力電流ＩＯＵＴの測定に寄与し得る。一例として、実効抵抗は次のように表すことができる。
ＲＥＦＦ＝ＲＤＣＲ＋（１−Ｄ）＊ＲＢ 式１
ここで、ＲＤＣＲは出力インダクタＬＯのＤＣ抵抗であり、Ｄはハイサイドスイッチング信号Ｎ１のデューティーサイクルであり、ＲＢはレジスタＲＢの抵抗である。
検知キャパシタＣＳ及び検知レジスタＲＳは、ローサイドスイッチＮ２の周期的アクティベーション、及びそのため実効抵抗ＲＥＦＦに対するレジスタＲＢの周期的寄与にかかわらず、出力電流ＩＯＵＴの時間平均化測定を可能とするＲＣフィルタとして動作するように構成され得る。一例として、検知レジスタＲＳ及び検知キャパシタＣＳは、実効抵抗及び出力インダクタＬＯに関連付けられるＬＲ時定数に実質的にマッチングされるＲＣ時定数を有し得る。例えば、時定数のマッチングは、次のように表すことができる。
ＬＯ／ＲＥＦＦ＝ＲＳ＊ＣＳ 式２
ここで、ＬＯは出力インダクタＬＯのインダクタンスであり、ＲＳは検知レジスタの抵抗であり、ＣＳは検知キャパシタの静電容量である。ＬＲ時定数及びＲＣ時定数のマッチングに応答して、検知キャパシタＣＳは、出力電流ＩＯＵＴに対応する検知電圧ＶＳＮＳをサンプリングし得る。そのため出力電流ＩＯＵＴは、下記のように、検知電圧ＶＳＮＳに基づいて測定され得る。
ＩＯＵＴ＝ＶＳＮＳ／ＲＥＦＦ 式３
図１の例に関して上述したように、出力電流ＩＯＵＴの測定においてスイッチングノード端子５６の寄生抵抗ＲＢを組み入れることに基づき、出力インダクタＬＯのＤＣ抵抗ＲＤＣＲのみに基づくＩＯＵＴの測定より大きなＳＮＲ及び信号振幅が達成され得る。例えば、出力インダクタＬＯのＤＣ抵抗ＲＤＣＲは非常に低く（例えば、約０．２ｍΩ）し得る。従って、典型的なパワーレギュレータシステムにおいて提供されるように、電流検知回路６８が頂部ゲートリターン端子６０の代わりにスイッチングノード端子５６に結合される場合、電流検知回路６８は、ハイサイドスイッチＮ１とローサイドスイッチＮ２との間に提供されるスイッチングノード端子５６の導体の部分を含まず、そのため、実効抵抗ＲＥＦＦに抵抗ＲＢを含まない。従って、約３０アンペアの出力電流ＩＯＵＴでは、検知電圧ＶＳＮＳは、約６ｍＶのみであり得、これは、低いＳＮＲをもたらし得、有意な測定誤差が生成され得る。
また、出力電流ＩＯＵＴの測定が、出力インダクタＬＯが製造されるもの同じ導体であり得る導体（例えば、銅）を介する出力電流ＩＯＵＴの流れに基づくため、出力電流ＩＯＵＴの測定は、実効抵抗ＲＥＦＦが、実質的に安定的であり得、且つ、温度変動に基づいて予測可能であるように、実質的に温度補償され得る。従って、出力電流ＩＯＵＴの測定は、典型的なパワーレギュレータシステム、即ち、温度及び／又はアクティベーションタイミング（例えば、ＲＤＳＯＮの変化）に基づいて予測不能な抵抗を呈し得るハイサイドスイッチ及び／又はローサイドスイッチを介する電流フローを測定することに基づいて出力電流を測定するシステム、とは対照的に実質的に正確となり得る。また、頂部ゲートリターン端子６０への結合に対する電流検知回路６８の配置は、リターン端子（例えば、頂部ゲートリターン端子６０）を含むなどの市販のスイッチング回路パッケージに対する変更なしに実装され得る。従って、本明細書に開示されるアプローチにより、廉価で効率的な方式で出力電流ＩＯＵＴの正確な測定が可能となる。
パワーレギュレータシステム１０及びパワーレギュレータ回路５０は、それぞれ、図１及び図２の例を限定することを意図していないことを理解されたい。例えば、パワーレギュレータシステム１０及びパワーレギュレータ回路５０はバックコンバータとして示されるが、電流検知手法、及び電流検知回路（例えば、電流検知回路３６）に関連付けられる接続は、ブーストパワーレギュレータシステム（例えば、出力ノード３４及び入力電力端子２０が反対になるシステム）など、隔離及び非隔離両方のトポロジー変形の、他の種類のスイッチングパワーレギュレータにも適用可能であり得ることを理解されたい。別の例として、ハイサイドスイッチＮ１及びローサイドスイッチＮ２は、ＮチャネルＦＥＴとして実装されるものに限定されず、種々の異なるタイプのスイッチのうちの任意のものとして構成され得る。別の例として、電流検知回路６８は、頂部ゲートリターン端子６０に結合することに限定されず、代替として、スイッチングノード端子５６と一体である導体を介する出力電流ＩＯＵＴの測定を提供するためにスイッチング回路パッケージ１２の別の部分に結合され得る。例えば、電流検知回路６８は、代替として、（例えば、スイッチの異なる構成のため）ローサイドスイッチＮ２に関連付けられるものなど、別個のゲートリターン端子に結合されてもよい。別の例として、実効抵抗ＲＥＦＦは、レジスタＲＢの代わりに又はレジスタＲＢに加えてレジスタＲＴを含み得る。従って、パワーレギュレータシステム１０及びパワーレギュレータ回路５０は、それぞれ、図１及び図２の例に限定されることを意図しておらず、種々の方式で構成され得る。
図３は、スイッチング回路パッケージ１００の一例を図示する。スイッチング回路パッケージ１００は、図１の例におけるスイッチング回路パッケージ１２に対応し得る。図３の例において、スイッチング回路パッケージ１００は、垂直スタックスイッチング回路パッケージ１００として示される。一例として、スイッチング回路パッケージ１００は、これ以降に説明する端子を除いてスイッチング回路パッケージ１００の全てを実質的に囲む囲い（enclosure）（図３の例には示していない）を含み得る。
スイッチング回路パッケージ１００は、ハイサイドスイッチを含むハイサイドダイ１０２、及びローサイドスイッチを含むローサイドダイ１０４を含む。ローサイドダイ１０４は、低電圧レール端子２６に対応する接地平面１０６の上に配される。図３の例において、スイッチング回路パッケージ１００は更に、入力電圧（例えば、入力電圧ＶＩＮ）に結合するように構成され得る２つの電力端子１０８を含み、これらは、導体１０９を介してハイサイドダイ１０２に関連付けられるハイサイドスイッチのドレインに結合される。スイッチング回路パッケージ１００は更に、ハイサイドスイッチング信号ＨＳを受信するように構成され得る頂部ゲート端子１１０を含み、これは、導体１１１を介してハイサイドダイ１０２に関連付けられるハイサイドスイッチのゲートに結合される。スイッチング回路パッケージ１００は更に、ハイサイドリターン信号ＨＳＲを提供するように構成され得る頂部ゲートリターン端子１１２を含み、これは、導体１１３を介してローサイドダイ１０４に関連付けられるローサイドスイッチのドレインに結合される。スイッチング回路パッケージ１００は更に、ローサイドスイッチング信号ＬＳを受信するように構成され得る底部ゲート端子１１４であって、導体１１５を介してローサイドダイ１０４に関連付けられるローサイドスイッチのゲートに結合される底部ゲート端子１１４と、フィルタ段（例えば、フィルタ段３２）に結合するように構成される３つのスイッチングノード端子１１６とを含む。スイッチングノード端子１１６は、ハイサイドダイ１０２及びローサイドダイ１０４を相互接続する（例えば、ハイサイドスイッチのソースとローサイドスイッチのドレインを相互接続する）導体１１８と一体であるように示される。
上述したものに類似して、電流検知回路が、頂部ゲートリターン端子１１２に及び出力ノード（例えば、出力ノード３４）に結合され得る。従って、電流検知回路は、関連する出力インダクタのＤＣ抵抗の及びハイサイドダイ１０２とローサイドダイ１０４とを相互接続する導体１１８の寄生抵抗の実効抵抗に基づいて出力電流の大きさを測定するように構成され得る。従って、電流検知回路は、スイッチングノード端子１１６に結合し、及びそのため、出力インダクタのＤＣ抵抗に基づく出力電流を測定することのみなどの、典型的なパワーレギュレータシステムにおける電流検知回路よりも、高いＳＮＲ及び高い振幅を有する検知電圧（例えば、検知電圧ＶＳＮＳ）を提供し得る。
上述の構造的及び機能的特徴を考慮すると、図４を参照して或る方法がよりよく分かるであろう。図示する動作は、他の実施例において、異なる順序で及び／又は他の動作と同時に生じてもよいことを理解及び認識されたい。また、図示した全ての特徴が或る方法を実装するために必要とされるわけではない。
図４は、スイッチングパワーレギュレータシステムを組み立てるための方法１５０の一例を図示する。１５２で、ハイサイドスイッチング信号導体（例えば、そこでハイサイドスイッチング信号ＨＳ及びハイサイドリターン信号ＨＳＲが提供される）が、スイッチング回路パッケージ（例えば、スイッチング回路パッケージ１２）の頂部ゲート端子（例えば、頂部ゲート端子１８）及び頂部ゲートリターン端子（例えば、頂部ゲートリターン端子３０）に結合される。１５４で、ローサイドスイッチング信号導体（例えば、そこでローサイドスイッチング信号ＬＳが供給される）が、スイッチング回路パッケージの底部ゲート端子（例えば、底部ゲート端子２４）に結合される。１５６で、フィルタ段（例えば、フィルタ段３２）が、スイッチング回路パッケージのスイッチングノード端子（例えば、スイッチングノード端子２２）に結合される。フィルタ段は、スイッチングノード端子と、出力電圧（例えば、出力電圧ＶＯＵＴ）が出力電流（例えば、出力電流ＩＯＵＴ）に基づいて出力インダクタを介して生成される出力ノード（例えば、出力ノード３４）とを相互接続する出力インダクタ（例えば、出力インダクタＬＯ）を含み得る。１５８で、電流検知回路（例えば、電流検知回路３６）が、スイッチング回路パッケージの頂部ゲートリターン端子に及び出力ノードに結合される。電流検知回路は出力電流の大きさを測定するように構成され得る。
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

Claims (20)

  1. パワーレギュレータシステムであって、
    スイッチング信号を生成するように構成されるゲートドライバ回路、
    ゲート端子で前記スイッチング信号を受信するように、及びゲートリターン端子で前記スイッチング信号に関連付けられる信号リターンを提供するように構成されるスイッチング回路パッケージであって、スイッチングノード端子でスイッチング電圧を生成するために前記スイッチング信号に応答して周期的にアクティブにされるスイッチを含む、前記スイッチング回路パッケージ、
    前記スイッチングノード端子と別のノードとを相互接続するインダクタを含むフィルタ段であって、前記インダクタが、出力電圧を生成するために前記スイッチング電圧に応答して電流を導通するように構成される、前記フィルタ段、及び
    前記ゲートリターン端子と前記別のノードとを相互接続し、前記電流の大きさを測定するように構成される、電流検知回路、
    を含む、パワーレギュレータシステム。
  2. 請求項１に記載のパワーレギュレ―タシステムであって、前記スイッチング信号が、底部ゲート端子に供給されるローサイドスイッチング信号として構成され、前記ゲートリターン端子が、頂部ゲート端子に供給されるハイサイドスイッチング信号に関連付けられるハイサイドリターン信号を提供するための頂部ゲートリターン端子として構成される、パワーレギュレータシステム。
  3. 請求項２に記載のパワーレギュレ―タシステムであって、前記電流検知回路が、ＲＥＦＦ＝ＲＤＣＲ＋（１−Ｄ）＊ＲＢとして表される実効抵抗ＲＥＦＦに基づいて前記電流の大きさを測定するように構成され、
    ここで、ＲＤＣＲが、前記インダクタのＤＣ抵抗であり、
    Ｄが、前記ハイサイドスイッチング信号のデューティーサイクルであり、
    ＲＢが、前記頂部ゲートリターン端子及び前記スイッチングノード端子を相互接続する導体の寄生抵抗である、
    パワーレギュレータシステム。
  4. 請求項１に記載のパワーレギュレ―タシステムであって、前記ゲートリターン端子が、前記スイッチに対するケルビンゲート接続として構成される、パワーレギュレータシステム。
  5. 請求項１に記載のパワーレギュレ―タシステムであって、前記スイッチング回路パッケージが、ハイサイドスイッチに関連付けられるハイサイドダイと、ローサイドスイッチとして構成される前記スイッチに関連付けられるローサイドダイとを含み、前記ハイサイドダイ及び前記ローサイドダイが、前記スイッチングノード端子と一体の導体により相互接続され、前記導体が寄生抵抗を有する、パワーレギュレータシステム。
  6. 請求項５に記載のパワーレギュレ―タシステムであって、前記ゲートリターン端子が、ハイサイドリターン信号を提供するため頂部ゲートリターン端子として構成され、前記頂部ゲート端子が、前記導体を介して前記スイッチングノード端子に結合される前記ローサイドスイッチの第１の端子で前記ローサイドダイに結合される、パワーレギュレータシステム。
  7. 請求項６に記載のパワーレギュレ―タシステムであって、前記ローサイドスイッチの前記第１の端子が、前記ゲートリターン端子及び前記スイッチングノード端子を相互接続する前記導体を介して前記ハイサイドスイッチの第１の端子に電気的に結合される、パワーレギュレータシステム。
  8. 請求項７に記載のパワーレギュレ―タシステムであって、前記ローサイドスイッチの前記第１の端子が、前記ローサイドスイッチのドレインに対応し、前記ハイサイドスイッチの前記第１の端子が、前記ハイサイドスイッチのソースに対応する、パワーレギュレータシステム。
  9. 請求項１に記載のパワーレギュレ―タシステムであって、前記スイッチがローサイドスイッチとして構成され、前記スイッチング回路パッケージが、ハイサイドスイッチ及び前記ローサイドスイッチを含むエンクローズド（enclosed）回路パッケージとして構成され、前記ハイサイドスイッチ及び前記ローサイドスイッチが、垂直スタック金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）として構成される、パワーレギュレータシステム。
  10. 請求項１に記載のパワーレギュレ―タシステムであって、前記ゲートリターン端子及び前記スイッチングノード端子が、前記ゲートリターン端子及び前記スイッチングノード端子を相互接続する導体を介して電気的に結合され、前記導体が寄生抵抗値を有する、パワーレギュレータシステム。
  11. 請求項１０に記載のパワーレギュレ―タシステムであって、前記電流検知回路が、検知レジスタ及び検知キャパシタを含み、前記検知レジスタ及び前記検知キャパシタのＲＣ時定数が、前記インダクタのインダクタンスと実効統合抵抗とを含むＬＲ時定数と実質的にマッチングされ、前記実効統合抵抗が、前記出力インダクタのＤＣ抵抗及び前記導体の前記寄生抵抗値を含む、パワーレギュレータシステム。
  12. 請求項１に記載のパワーレギュレ―タシステムを含む印刷回路基板（ＰＣＢ）。
  13. スイッチングパワーレギュレータシステムのための方法であって、前記方法が、
    ハイサイドスイッチング信号導体を、スイッチング回路パッケージの頂部ゲート端子及び頂部ゲートリターン端子に結合すること、
    ローサイドスイッチング信号導体を前記スイッチング回路パッケージの底部ゲート端子に結合すること、
    出力段を前記スイッチング回路パッケージのスイッチングノード端子に結合することであって、前記出力段が、前記スイッチングノード端子と、前記出力インダクタを介する出力電流に基づいて出力電圧が生成される出力ノードとを相互接続する出力インダクタを含むこと、及び
    電流検知回路を、前記スイッチング回路パッケージの前記頂部ゲートリターン端子に及び前記出力ノードに結合することであって、前記電流検知回路が、前記出力電流の大きさを測定するように構成されること、
    を含む、方法。
  14. 請求項１３に記載の方法であって、前記電流検知回路が検知レジスタ及び検知キャパシタを含む、方法。
  15. 請求項１４に記載の方法であって、前記検知レジスタ及び前記検知キャパシタのＲＣ時定数を、前記出力インダクタのインダクタンスと実効統合抵抗とを含むＬＲ時定数とマッチングすることを更に含み、前記実効統合抵抗が、前記出力インダクタのＤＣ抵抗と、前記スイッチングノード端子及び前記頂部ゲートリターン端子を分離する前記導体の前記寄生抵抗値とを含む、方法。
  16. 請求項１３に記載の方法であって、前記スイッチング回路パッケージが、ハイサイドスイッチ及びローサイドスイッチを含むエンクローズド回路パッケージとして構成され、前記ハイサイドスイッチ及び前記ローサイドスイッチが、垂直スタック金属酸化物半導体電界効果トランジスタ（ＭＯＳＥＦＴ）として構成される、方法。
  17. 請求項１３に記載の方法であって、前記スイッチング回路パッケージが、前記スイッチングノード端子と一体である導体により相互接続される、ハイサイドダイ及びローサイドダイを含み、前記導体が寄生抵抗値を有する、方法。
  18. 印刷回路基板（ＰＣＢ）であって、
    ハイサイドスイッチング信号及びローサイドスイッチング信号を生成するように構成されるゲートドライバ回路、
    スイッチング回路パッケージであって、底部ゲート端子で前記ローサイドスイッチング信号を受信するように、及び頂部ゲート端子で前記ハイサイドスイッチング信号を受信するように、及び頂部ゲートリターン端子で前記ハイサイドスイッチング信号に関連付けられるハイサイド信号リターンを提供するように構成され、前記スイッチング回路パッケージが、スイッチングノード端子でスイッチング電圧を生成するために、それぞれ、前記ハイサイドスイッチング信号及び前記ローサイドスイッチング信号に応答して交互にアクティベートされるハイサイドスイッチ及びローサイドスイッチを含み、前記頂部ゲートリターン端子が、寄生抵抗を有し且つ前記スイッチングノード端子と一体である導体に結合される、前記スイッチング回路パッケージ、
    出力ノードで出力電圧を生成するために前記スイッチング電圧に応答して出力電流を導通するように構成される出力インダクタを含む出力段、及び
    電流検知回路であって、前記頂部ゲートリターン端子と前記出力ノードとを相互接続し、前記出力インダクタのＤＣ抵抗と前記寄生抵抗とを含む実効抵抗に基づいて前記出力電流の大きさを測定するように構成される、前記電流検知回路、
    を含む、ＰＣＢ。
  19. 請求項１８に記載のＰＣＢであって、前記スイッチング回路パッケージが、前記導体により相互接続されるハイサイドダイ及びローサイドダイを含む、ＰＣＢ。
  20. 請求項１８に記載のＰＣＢであって、前記スイッチング回路パッケージがエンクローズド回路パッケージとして構成され、前記ハイサイドスイッチ及び前記ローサイドスイッチが、垂直スタック金属酸化物半導体電界効果トランジスタ（ＭＯＳＥＦＴ）として構成される、ＰＣＢ。
JP2015524310A 2012-07-24 2013-07-15 パワーレギュレータシステムにおける電流測定 Active JP6317347B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201261675111P 2012-07-24 2012-07-24
US61/675,111 2012-07-24
US201261694139P 2012-08-28 2012-08-28
US61/694,139 2012-08-28
US201361821539P 2013-05-09 2013-05-09
US61/821,539 2013-05-09
US13/933,681 2013-07-02
US13/933,681 US9093900B2 (en) 2012-07-24 2013-07-02 Measuring current in a power regulator system
PCT/US2013/050470 WO2014018290A2 (en) 2012-07-24 2013-07-15 Measuring current in a power regulator system

Publications (3)

Publication Number Publication Date
JP2015524649A true JP2015524649A (ja) 2015-08-24
JP2015524649A5 JP2015524649A5 (ja) 2016-08-25
JP6317347B2 JP6317347B2 (ja) 2018-04-25

Family

ID=49994243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015524310A Active JP6317347B2 (ja) 2012-07-24 2013-07-15 パワーレギュレータシステムにおける電流測定

Country Status (3)

Country Link
US (1) US9093900B2 (ja)
JP (1) JP6317347B2 (ja)
WO (1) WO2014018290A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20131283A1 (it) * 2013-07-31 2015-02-01 St Microelectronics Srl Dispositivo elettronico di potenza con caratteristiche di efficienza e radiazione elettromagnetica migliorate.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723974A (en) * 1995-11-21 1998-03-03 Elantec Semiconductor, Inc. Monolithic power converter with a power switch as a current sensing element
JP2000193687A (ja) * 1998-12-25 2000-07-14 Toyota Autom Loom Works Ltd 電流検出回路、およびその電流検出回路を備えたｄｃ／ｄｃコンバ―タ
JP2009027066A (ja) * 2007-07-23 2009-02-05 Meidensha Corp モジュール構造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525869A (en) * 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
US7116089B1 (en) 2005-10-28 2006-10-03 Monolithic Power Systems, Inc. Constant-peak-current minimum-off-time pulse frequency modulator for switching regulators
US7791324B2 (en) 2007-03-30 2010-09-07 Intersil Americas Inc. Switching regulator without a dedicated input current sense element
US7928713B2 (en) 2008-03-28 2011-04-19 Monolithic Power Systems, Inc. Method and apparatus for synchronous buck with active negative current modulation
US8531166B2 (en) 2010-07-26 2013-09-10 Richtek Technology Corporation, R.O.C. Constant on-time switching regulator, and control method and on-time calculation circuit therefor
US8957651B2 (en) * 2010-12-06 2015-02-17 Microchip Technology Incorporated User-configurable, efficiency-optimizing, power/energy conversion switch-mode power supply with a serial communications interface
US8723590B2 (en) 2010-12-23 2014-05-13 General Electric Company Power switch current estimator at gate driver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723974A (en) * 1995-11-21 1998-03-03 Elantec Semiconductor, Inc. Monolithic power converter with a power switch as a current sensing element
JP2000193687A (ja) * 1998-12-25 2000-07-14 Toyota Autom Loom Works Ltd 電流検出回路、およびその電流検出回路を備えたｄｃ／ｄｃコンバ―タ
JP2009027066A (ja) * 2007-07-23 2009-02-05 Meidensha Corp モジュール構造

Also Published As

Publication number Publication date
US20140028272A1 (en) 2014-01-30
CN104412194A (zh) 2015-03-11
WO2014018290A2 (en) 2014-01-30
WO2014018290A3 (en) 2014-06-26
US9093900B2 (en) 2015-07-28
JP6317347B2 (ja) 2018-04-25

Similar Documents

Publication Publication Date Title
US9627972B2 (en) Power converter package structure and method
JP6444477B2 (ja) スイッチモード電力コンバータ電流検知装置及び方法
US7385380B2 (en) Switching power supply
US7466116B2 (en) Current sensing circuit for a multi-phase DC-DC converter
US7683593B2 (en) Current sensing in a power converter
JP2005304210A (ja) 電源ドライバ装置及びスイッチング電源装置
US9425689B2 (en) Load regulation compensation module and switching converter comprising the same
US9391518B2 (en) Current sensing circuit for switching power converters
TWI549147B (zh) 電感器及具有該電感器的變換器
US9685865B2 (en) Power-supply apparatus having a high-side transistor and a low-side transistor
WO2014072383A1 (en) Absolute value current-sensing circuit for step-down dc-to-dc converters with integrated power stage
US20120161729A1 (en) Buck converter
TWI233996B (en) Current-sensing device applied to multi-phase DC-to-DC converter
CN103986328A (zh) 具有改进电流感应的dc-dc变换器及相关方法
US11209464B2 (en) Current detection circuit and power converter
Cheng et al. A high-accuracy and high-efficiency on-chip current sensing for current-mode control CMOS DC-DC buck converter
Michal Absolute value, 1% linear and lossless current-sensing circuit for the step-down DC-DC converters with integrated power stage
JP6317347B2 (ja) パワーレギュレータシステムにおける電流測定
Chen et al. On-chip current sensing technique for hysteresis current controlled DC-DC converter
TW201251290A (en) Buck DC-DC converter
CN113410226A (zh) 一种集成功率级及其自校准的输出电流检测方法
CN104412194B (zh) 测量电力调节器系统中的电流
JP2015524649A5 (ja)
Chen et al. A high‐efficient fast‐transient boost converter with adaptive on‐time controlled and zero‐current–detection techniques
TW201414165A (zh) 電流偵測裝置及升降壓式直流對直流轉換器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180329

R150 Certificate of patent or registration of utility model

Ref document number: 6317347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250