JP2015520598A - 集積化されたマイクロプラズマリミッタ - Google Patents

集積化されたマイクロプラズマリミッタ Download PDF

Info

Publication number
JP2015520598A
JP2015520598A JP2015515005A JP2015515005A JP2015520598A JP 2015520598 A JP2015520598 A JP 2015520598A JP 2015515005 A JP2015515005 A JP 2015515005A JP 2015515005 A JP2015515005 A JP 2015515005A JP 2015520598 A JP2015520598 A JP 2015520598A
Authority
JP
Japan
Prior art keywords
signal
trigger
substrate
plasma power
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015515005A
Other languages
English (en)
Other versions
JP6049869B2 (ja
JP2015520598A5 (ja
Inventor
チャン−チェン,パティ
ヘニング,ケリー・ジル
ゼング,シャンリン
ヤン,ジェフリー・エム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2015520598A publication Critical patent/JP2015520598A/ja
Publication of JP2015520598A5 publication Critical patent/JP2015520598A5/ja
Application granted granted Critical
Publication of JP6049869B2 publication Critical patent/JP6049869B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/16Overvoltage arresters using spark gaps having a plurality of gaps arranged in series
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/10Auxiliary devices for switching or interrupting
    • H01P1/14Auxiliary devices for switching or interrupting by electric discharge devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G11/00Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/002Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G11/00Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/004Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general using discharge tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Plasma Technology (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

プラズマ電力リミッタは、ウェハレベル製造技術を用いて他の回路要素と共に製造される。プラズマ電力リミッタは、信号基板とトリガ基板とを備え、これら基板の間に密閉キャビティが形成されイオン化可能な気体が充填される。信号基板はキャビティ内に信号ラインを含み、トリガ基板は少なくとも1つのトリガプローブを含み、該トリガプローブはトリガ基板から伝送ラインの方向に突出している。伝送ラインを伝送される信号がスレショルド電力レベルよりも大きい電力レベルを有する場合、キャビティ内の気体がイオン化されて伝送ラインとトリガプローブとの間に導電経路が形成され、高電力の電流が流し出される。

Description

本発明は、プラズマ電力リミッタ(プラズマリミッタ)に関し、より詳細には、ウェハレベルの処理を用いてモノリシック製造することにより、他の回路と同一のウェハ上に集積化されたプラズマ電力リミッタに関する。
なお、本出願は、「マイクロプラズマリミッタ」と題して2013年4月18日に出願された米国出願第13/865921号、及び、「集積化されたマイクロプラズマリミッタ」と題して2012年3月31日に出願された米国仮出願第61/653840号を優先権主張している。
[0003] モノリシックミリ波集積回路(MMIC)等の、基板ウェハ上に形成された集積回路用のウェハレベルのパッケージングが提案された。ウェハレベルのパッケージのあるデザインでは、カバー用ウェハがボンディングリングを用いて基板ウェハ上に搭載されて溶接密閉されたキャビティを提供し、該キャビティ内に集積回路が提供されている。通常、多数の集積回路が基板ウェハ上に形成され、これら集積回路が1つのカバーウェハによってカバーされ、各集積回路は分離ボンディングリングによって囲まれている。そして、カバーウェハ及び基板ウェハはボンディングリング間でダイシングすなわち切り離され、各集積回路用のパッケージに分離される。ダイシングプロセスは通常、パッケージ間でカバーウェハを切断してその一部を取り除くためのソー(saw)すなわち切断具を必要としている。これにより、パッケージ間で基板ウェハが切断される。
[0004] 集積回路は、電磁パルス(EMP)等の高強度又は高電力信号に影響を受けやすい。これは、故意ではないランダム信号であるか又は故意で敵意のある信号であるかに依存していない。例えば、多数の受信機に備えられる高性能の電子回路は、高電力入力信号に対して高感度である。特に、受信機の前段部にあるアンテナの直後に配置される低ノイズ増幅器(LNA)は、アンテナが高強度の電力信号を受信すると、破壊される可能性がある。これは、受信機の周波数及びノイズ特性が増大するに連れて、到来する電力に対するLNAの感受性がより増大するからである。
[0005] 高電力信号によって生じるダメージの影響に関するこのような問題点に鑑み、これらタイプの回路の前段部に配置されるプラズマ電力リミッタが既に開発された。典型的なプラズマ電力リミッタは、アルゴン等のイオン化可能な適宜の気体を包み込む密閉されたキャビティを備えている。なお、イオン化可能な気体は、イオン化されたときにプラズマとなって電流が流れる。到来する信号がイオン化可能な気体をイオン化するのに十分に高い強度である場合、該信号によって生じた電流が、プラズマによってシンキング(sinking)電極に向かい、これにより接地電位に流れてダメージを生じることがない。
[0006] 既知のプラズマ電力リミッタは、通常、受信機の前段部、又は、更なる処理のために信号を増幅する前に信号ロスを生じる他の回路の前段部に配置されるバルクデバイスである。したがって、いくつかのアプリケーションに対する特定回路の設計においては、このような電力リミッタを組み込むことができない。
図1は、受信機の前段部を示す概略図である。 図2は、図1に示した回路に用いることができる複数の垂直プローブチップ(tips)を備えたウェハレベルの集積化されたプラズマリミッタの断面図である。 図3は、1つの垂直プローブチップを備えたウェハレベルの集積化されたプラズマリミッタの断面図である。 図4は、従属接続された複数のプラズマリミッタを備えたプラズマ電力リミッタのブロック図である。
[0011] 本発明に係る、集積化されたウェハレベルのプラズマ電力リミッタの実施例を以下に説明するが、該説明は、本発明の本質を単に説明するものであり、本発明を限定することを意図するものではないとともに、該リミッタの仕様又は利用を限定することを意図するものではない。例えば、本明細書は、受信機の前段部に設けられるプラズ電力マリミッタについて説明するが、説明されるプラズマ電力リミッタは、高強度の信号によってダメージを受ける可能性がある電子デバイスを備えた適宜の任意の回路において使用可能である。
[0012] 図1は、無線通信アプリケーション等の多数のアプリケーションを有する受信機10の前段部(フロントエンド)の単純化した概略ブロック図である。受信機10は、所定の周波数で動作しかつ適宜の信号源からの信号に応答する任意の受信機である。受信機10は、アンテナ12を備え、該アンテナ12により処理すべき信号を受信する。アンテナ12として、本明細書において説明する目的を達成するものであれば任意のアンテナを用いることができ、また、当業者によって理解されるように、意図する特定の周波数帯用に種々の構成を採用することができる。アンテナ12によって受信された信号は、まずプラズマ電力リミッタ(プラズマリミッタ)14に送られ、該リミッタにおいて、以下で説明するように、受信機10中の敏感な電気回路を保護する。プラズマ電力リミッタ14は、ウェハレベルパッケージングを用いて受信機10の他の電気回路と同一のウェハ上に形成されたモノリシック集積回路であり、したがって、ウェハ上にこれら回路を形成するための製造ステップ中に該製造ステップと同一のステップを用いて形成される。
[0013] 所定のスレッショルド電力強度以下の信号は、プラズマ電力リミッタ(プラズマリミッタ)14を通過して、アンテナ12からの信号を以降の処理のために所定のレベルに増幅するLNA16に受信される。そして、受信された信号は周波数ダウンコンバータ18に送られて、高周波数の受信信号がデジタル信号に変換するのに適した中間周波数(IF)の信号に変換される。周波数ダウンコンバータ18は、局部発振器(LO)30、ミキサ22、増幅器24、バンドパスフィルタ(BPF)26、及びシンセサイザ(Syth)32を含んでいる。LNA16によって増幅された信号は、ミキサ22に送られて、局部発振器30からのLO信号をシンセサイザ32によって所定の周波数に同調された信号によって、受信信号の高周波数がIF周波数に低下される。IF信号は、BPF26によって特定の周波数帯に帯域制限されるが、ミキサ22とBPF26の組み合わせにより、ダウンコンバート処理においてIF信号の所望の周波数制御が行われる。BPF26からの帯域フィルタリングされたIF信号は、アナログ/デジタル変換器(ADC)40に送られて、アナログ信号がデジタル信号に変換され、受信機10の後段部で更なる処理が行われる。なお、ADC40は、タイミング信号として、シンセサイザ32から同調されたLO信号を受け取る。
[0014] 図2は、受信機10のプラズマ電力リミッタ14として利用可能なプラズマ電力リミッタ50の断面図を示している。プラズマ電力リミッタ50は、受信機10用の特定の仕様であるが、これは例示であって限定を意図するものではなく、プラズマ電力リミッタ50は、高強度すなわち高電力信号によりダメージを受ける送信回路等の回路を含んだ任意の回路装置に用いることができる。プラズマ電力リミッタ50は、ボンディング層56によってシールされた基板ウェハ52及びカバーウェハ54を含み、当業者に理解されるように、これらウェハ52及び54の間に密閉されたキャビティ(空間)58が形成される。ウェハ52及び54は、グループIII-Vの半導体であるシリコン等の適宜の半導体ウェハである。例えば、カバーウェハ54がシリコン、基板ウェハ52がInP、SiC、又はGaAsで構成される。ボンディング層56は、密閉されたキャビティ58を提供するための層及び材料の適宜の組み合わせによって構成され、例えば、ゴールド層60が基板ウェハ52上に構成され、ゴールド層62がカバーウェハ54上に構成される。この場合、当業者に理解されるように、これら層60及び62をボンディングしてボンディング層56を形成するために、低温ボンディングプロセスが用いられる。カバーウェハ54の境界部64は、密閉されたキャビティ58の大きさを画定する範囲(ディメンジョン)を提供する。
[0015] キャビティ58を提供するためのシーリング処理において、ウェハ52及び54がチャンバ内に配置され、該チャンバにアルゴン等の不活性ガス等の適宜のイオン化可能な気体が提供され、キャビティ58内に該気体が密封される。さらに、基板ウェハ52にカバーウェハ54がシールされる前に、カバーウェハ54がマイクロマシン加工されて一連の垂直プローブチップ(tips)70を形成する。本明細書においては、これらをプラズマトリガと称する。プローブチップ70は、ウェハ52及び54を結合して一体化するときに、基板ウェハ52の方向に延びる(突出する)ように形成される。これらプローブチップの制御される離間距離については、以下の説明から明らかになるであろう。さらに、ウェハ52及び54を結合して一体化する前に、金属被膜すなわち金属層72がカバーウェハ54上に形成され、高電力信号を低下させるための導電経路を提供すると共に、密閉キャビティ58中の気体のイオン化によってプラズマが生成されたときに、集中化された電気信号を受け取るプローブチップ70を長寿命化する。金属層72は、アルミニウム、銅、タングステン、ニッケル、耐熱性金属等の適宜の導電製金属で構成される。
[0016] ウェハ52及び54を結合して一体化する前に、基板ウェハ52に該ウェハを貫通するビア80が形成され、該ビア80が銅等の適宜のビアメタル82によってメタライズされる。1又は複数のマイクロストリップライン84が、キャビティ58に対向することになる基板ウェハ52の表面に形成され、ビアメタル82に電気的に接続される。マイクロストリップライン84は、プラズマ電力リミッタ50を備えている受信機10又は他の構造における特定の周波数用としてのサイズ及びディメンジョンを有しており、これにより、マイクロストリップライン84は、該ラインに沿って伝搬する信号に対して低インピーダンスを呈する。入力信号ライン86が、キャビティ58と反対側である基板ウェハ52の底部表面上に形成され、アンテナ12と直接接続される。出力信号ライン88も、キャビティ58と反対側である基板ウェハ52の底部表面上に形成され、キャビティ58と反対側の基板ウェハ52の側上の出力ビアメタル82に電気的に接続される。これにより、出力信号ライン88は、マイクロストリップライン84を介して伝搬される信号を受け取る。
[0017] プラズマ電力リミッタ50の動作中、アンテナ12で受信した信号がキャビティ58において気体がイオン化されることが無い程度に低い強度である場合、該受信信号は、マイクロストリップライン84に沿って低ロス又はゼロロスでリミッタ50を直接伝搬する。一方、受信信号の強度すなわちパワーがキャビティ58において十分に高く気体がイオン化される場合、該キャビティは、信号が受信機10の前段部の構成要素にダメージを与える電位よりも低い電位となるように設計されており、高強度信号のマイクロストリップライン84に沿っての伝搬により、キャビティ58内の気体がイオン化されてプラズマを発生させる。該プラズマは導電性であり、マイクロストリップライン84からプローブチップ70へ電流を流すことができる。キャビティ58内の気体がイオン化されてキャビティ58を横断する導電経路が生成された場合でも、依然として信号のパワーが所定のスレッショルド以上である必要があり、これは、気体を介して流れる電流を提供するために、気体をどの程度イオン化するかに関わっており、以下により詳細に説明する種々のファクタに基づいている。金属層72は、グランドすなわち基準電位に電気的に接続されており、これにより、プローブチップ70で受け取った電流は基準電位に流れることができる。
[0018] プローブチップ70は、プラズマ電力リミッタ50を介して伝搬するパワーの値を決定する制御構造を提供する。プローブチップ70を備えていない場合、マイクロストリップライン84及び金属被膜72は平行平面として動作し、これら平面の距離により、気体がイオン化されたときに電流がキャビティ58を横断するかどうかを決定する。キャビティ58内へ延びるプローブチップ70を用いることにより、該プローブチップ70が電磁界集中装置(コンセントレイタ)として機能し、これらプローブチップ70とマイクロストリップライン84との間の距離により、気体がイオン化されたときにマイクロストリップライン84から金属被膜72へ、どの程度電流が流れやすいかどうかを決定する。したがって、プローブチップ70とマイクロストリップライン84との間の距離及び使用される気体は、プラズマ電力リミッタ50が活性化されるべき電力(パワー)レベルがどの程度であるかを設定するように、設計される。さらに、プラズマ電力リミッタ50がいつ活性化されるかについて他のクライテリアが設計され、該クライテリアとして、プローブチップ70の数、金属層72の材料、プローブチップ70間の距離、等が含まれる。金属層72は、電流搬送特性だけでなく、長寿命化のために、プラズマにより生じるアーク放電環境への耐性に対する特性も考慮して、選択される。
[0019] プラズマ電力リミッタ50は、ウェハレベルの処理構成でイオン化可能な気体を用いて電流を低減するために適用可能な設計を提供する。プラズマトリガの位置、方向、サイズ等は、本発明の技術的範囲内において、異なる製造技術に対して変更することができる。
[0020] 図3は、プラズマ電力リミッタ100の断面図を示しており、該リミッタ100は、プラズマ電力リミッタ50とは異なる設計であるが同一の原理により動作する。プラズマ電力リミッタ100は、搭載目的のために、裏返す前の状態で示されており、プラズマトリガを備えたウェハは底部にあってトリガ基板102として示されており、信号ラインを備えたウェハは上部にあって信号基板104として示されている。これら基板102及び104は、ボンディング層106によってシールされており、ボンディング層106は、上述の例と同様に、ゴールド層108及び110を備え、イオン化可能な気体を包含する密閉キャビティを画定している。アンテナ12で受信した信号は、基板104を貫通する入力ビア114に送られ、基板104を貫通する出力ビア116を介してキャビティ112を出る。これらビア114及び116は、キャビティ112内のマイクロストリップライン118によって電気的に接続されている。マイクロストリップライン84は、本明細書で説明する機能を達成する金属であれば、任意で適宜の金属を用いることができる。窒化シリコン等の絶縁層120が、キャビティ112に対向する信号基板104の表面上に形成されてマイクロストリップライン84用の電気的絶縁を提供し、また、窒化シリコン等の絶縁層134がキャビティ112に対向するトリガ基板102の表面上に形成されている。
[0021] トリガ基板102は、電極126に電気的に接続された金属皮膜124を有するプラズマトリガ122を備えている。マイクロストリップライン118上を高電力信号が伝搬した結果、キャビティ112内の気体がイオン化されてプラズマが発生されると、キャビティ112を横切って流れる電流8がプラズマトリガ122によって受け取られる。リミッタ100は、デバイスにとって適切な方法で該電流を低減する。例えば、電極126を、接地電位に電気的に接続されるトリガ基板102を貫通するメタルビア128に電気的に接続することができる。このようにする代わりに、電極126を、キャビティ112を交差するキャビティ内インターコネクト(ICIC)130に電気的に接続し、該インターコネクトを、基板104を貫通するメタル出力ビア132に電気的に接続してもよい。
[0022] 図示していないが、気体のイオン化によって生じる電流を受け取るマイクロストリップライン118から絶縁された絶縁層120上に、電極又は他のトップメタルを形成してもよい。この場合、電流は、ICIC130を介して又は介さずにビア132に流れ、また、ビア128に流れる。別の実施例では、電極126をプラズマトリガ122の周囲のリングから離間して配置し、気体のイオン化により電流が電極126とリングとの間のギャップを流れ、そして電流がプラズマ電力リミッタ100により取り除かれるようにすることができる。
[0023] 複数のプラズマ電力リミッタを従属接続することができ、これらリミッタは相違する又は相違しない電力レベルを有して、これらリミッタの後段の回路に更なる保護を提供することができる。例えば、気体がイオン化されて電流がグランドに流れるよう構成されたプラズマリミッタで高強度信号を受信した場合でも、電流の一部分はプラズマリミッタの外部に流れて出力信号ラインに流れ、依然として高電力である可能性がある。このような信号を他のプラズ電力マリミッタで受信することにより、より一層の保護を提供することができる。従属接続された複数のプラズマ電力リミッタは、異なる電圧スレショルドで活性化されるように設計することができ、これにより、これらリミッタを備えた単一の集積回路を種々の異なるアプリケーション用に提供することができる。
[0024] 図4は、上述の従属接続されたプラズマ電力リミッタを示している。図4は、複数の一連のプラズマ電力リミッタ(プラズマリミッタ)142を備えたプラズマ電力リミッタ回路140のブロック図である。複数のプラズマ電力リミッタ142として、本明細書に記載した機能を有するものであれば任意のものを採用することができ、例えば、プラズマ電力リミッタ50及び100を用いることができる。複数のプラズマ電力リミッタ142は、同一又は非同一に設計することができ、異なる又は同一の活性化スレショルドを有することができる。また、各プラズマ電力リミッタ142において、複数のプラズマトリガを信号ラインから異なる距離に離間して配置することができる。さらに、複数のプラズマ電力リミッタ142それぞれにおけるプラズマトリガの数及びタイプを同一又は異ならせて、同一又は異なる活性化スレショルドを提供することもできる。
[0025] 上記説明は、単に本発明の例示的な実施例を記載するものである。上記説明並びに付随する図面及び特許請求の範囲に基づき、種々の変更、修正及び変形が、特許請求の範囲に規定される発明の技術的思想及び技術的範囲から逸脱することなく可能であることを、当業者であれば理解することができるであろう。

Claims (20)

  1. プラズマ電力リミッタであって、
    第1及び第2の面を有する信号基板であって、該信号基板の第1の面上に形成された信号入力ラインと、信号基板を貫通しかつ信号入力ラインに電気的に接続された信号入力ビアと、信号基板の第2の面上に形成されかつ信号入力ビアに電気的に接続された信号伝送ラインと、信号基板を貫通しかつ信号伝送ラインに電気的に接続された信号出力ビアと、信号基板の第1の面上に形成されかつ信号出力ビアに電気的に接続された信号出力ラインとを有する信号基板と、
    第1の面及び第2の面を有し、信号基板に結合されて密閉されたキャビティを形成するトリガ基板であって、キャビティ内において信号基板の第2の面とトリガ基板の第2の面とが対向しており、トリガ基板の第2の面からキャビティ内に信号ラインの方向に延びる少なくとも1つのトリガプローブを備えているトリガ基板と
    を備え、
    キャビティ内にイオン化可能な気体が充填されており、
    少なくとも1つのトリガプローブは、トリガメタルで皮膜されており、
    信号入力ラインから信号伝送ラインを介して信号出力ラインに伝送される信号であってスレショルド電力レベルよりも大きい電力レベルを有する信号により、キャビティ内の気体がイオン化されて信号伝送ラインとトリガプローブとの間に短絡回路が形成される
    よう構成されていることを特徴とするプラズマ電力リミッタ。
  2. 請求項1記載のプラズマ電力リミッタにおいて、トリガプローブとして離間配置された複数のトリガプローブを備え、これらトリガプローブは、トリガ基板の第2の面から延びており、かつ全てがトリガメタルによって被膜されていることを特徴とするプラズマ電力リミッタ。
  3. 請求項1記載のプラズマ電力リミッタにおいて、トリガ基板はシリコンで構成され、信号基板はInP、SiC、及びGaAsからなるグループから選択されたもので構成されていることを特徴とするプラズマ電力リミッタ。
  4. 請求項1記載のプラズマ電力リミッタにおいて、トリガ基板は、該トリガ基板を貫通しトリガメタルに電気的に接続されたトリガプローブビアを備えており、該トリガプローブビアにより、イオン化された気体を横断してトリガメタルから流れる電流が接地電位に流れることを特徴とするプラズマ電力リミッタ。
  5. 請求項1記載のプラズマ電力リミッタにおいて、該リミッタはさらに、トリガメタルに電気的に接続されたキャビティ内インターコネクトと、信号基板を貫通しかつキャビティ内インターコネクトに電気的に接続されたトリガビアとを備えていることを特徴とするプラズマ電力リミッタ。
  6. 請求項1記載のプラズマ電力リミッタにおいて、該リミッタは、ウェハレベル製造技術を用いて製造され、他の回路要素と同時に形成されることを特徴とするプラズマ電力リミッタ。
  7. 請求項6記載のプラズマ電力リミッタにおいて、該リミッタは、受信機のアンテナと低ノイズ増幅器との間の前段部分に設けられていることを特徴とするプラズマ電力リミッタ。
  8. 請求項1記載のプラズマ電力リミッタにおいて、該リミッタは、電気的に従属接続された複数のプラズマ電力リミッタの1つであることを特徴とするプラズマ電力リミッタ。
  9. 請求項8記載のプラズマ電力リミッタにおいて、複数のプラズマ電力リミッタは、異なる活性化スレショルドを有していることを特徴とするプラズマ電力リミッタ。
  10. プラズマ電力リミッタであって、
    第1及び第2の面を有する信号基板であって、該信号基板の第1の面上に形成された信号入力ラインと、信号基板を貫通しかつ信号入力ラインに電気的に接続された信号入力ビアと、信号基板の第2の面上に形成されかつ信号入力ビアに電気的に接続された信号伝送ラインと、信号基板を貫通しかつ信号伝送ラインに電気的に接続された信号出力ビアと、信号基板の第1の面上に形成されかつ信号出力ビアに電気的に接続された信号出力ラインとを有する信号基板と、
    第1の面及び第2の面を有し、信号基板に結合されて密閉されたキャビティを形成するトリガ基板であって、キャビティ内において信号基板の第2の面とトリガ基板の第2の面とが対向しており、トリガ基板の第2の面からキャビティ内に信号ラインの方向に延びる離間配置された複数のトリガプローブを備えているトリガ基板と
    を備え、
    キャビティ内にイオン化可能な気体が充填されており、
    複数のトリガプローブは、トリガメタルで皮膜されており、
    信号入力ラインから信号伝送ラインを介して信号出力ラインに伝送される信号であってスレショルド電力レベルよりも大きい電力レベルを有する信号により、キャビティ内の気体がイオン化されて信号伝送ラインとトリガプローブとの間に短絡回路が形成され、
    プラズマ電力リミッタは、ウェハレベル製造技術を用いて製造され、他の回路要素と同時に形成される
    ことを特徴とするプラズマ電力リミッタ。
  11. 請求項10記載のプラズマ電力リミッタにおいて、トリガ基板はシリコンで構成され、信号基板はInP、SiC、及びGaAsからなるグループから選択されたもので構成されていることを特徴とするプラズマ電力リミッタ。
  12. 請求項10記載のプラズマ電力リミッタにおいて、該リミッタは、受信機のアンテナと低ノイズ増幅器との間の前段部分に設けられていることを特徴とするプラズマ電力リミッタ。
  13. 請求項10記載のプラズマ電力リミッタにおいて、該リミッタは、電気的に従属接続された複数のプラズマ電力リミッタの1つであることを特徴とするプラズマ電力リミッタ。
  14. 請求項13記載のプラズマ電力リミッタにおいて、複数のプラズマ電力リミッタは、異なる活性化スレショルドを有していることを特徴とするプラズマ電力リミッタ。
  15. プラズマ電力リミッタであって、
    第1及び第2の面を有する信号基板であって、該信号基板の第1の面上に形成された信号入力ラインと、信号基板を貫通しかつ信号入力ラインに電気的に接続された信号入力ビアと、信号基板の第2の面上に形成されかつ信号入力ビアに電気的に接続された信号伝送ラインと、信号基板を貫通しかつ信号伝送ラインに電気的に接続された信号出力ビアと、信号基板の第1の面上に形成されかつ信号出力ビアに電気的に接続された信号出力ラインとを有する信号基板と、
    第1の面及び第2の面を有し、信号基板に結合されて密閉されたキャビティを形成するトリガ基板であって、キャビティ内において信号基板の第2の面とトリガ基板の第2の面とが対向しており、トリガ基板の第2の面からキャビティ内に信号ラインの方向に延びる少なくとも1つのトリガプローブを備えているトリガ基板と
    を備え、
    キャビティ内にイオン化可能な気体が充填されており、
    少なくとも1つのトリガプローブは、トリガメタルで皮膜されており、
    トリガ基板は、該トリガ基板を貫通しかつトリガメタルに電気的に接続されたトリガプローブビアであって、イオン化された気体を横断してトリガメタルから流れる電流を接地電位に流すトリガプローブビアを備えており、
    信号入力ラインから信号伝送ラインを介して信号出力ラインに伝送される信号であってスレショルド電力レベルよりも大きい電力レベルを有する信号により、キャビティ内の気体がイオン化されて信号伝送ラインとトリガプローブとの間に短絡回路が形成され、
    プラズマ電力リミッタは、ウェハレベル製造技術を用いて製造され、他の回路要素と同時に形成される
    ことを特徴とするプラズマ電力リミッタ。
  16. 請求項15記載のプラズマ電力リミッタにおいて、該リミッタはさらに、トリガメタルに電気的に接続されたキャビティ内インターコネクトと、信号基板を貫通しかつキャビティ内インターコネクトに電気的に接続されたトリガビアとを備えていることを特徴とするプラズマ電力リミッタ。
  17. 請求項15記載のプラズマ電力リミッタにおいて、該リミッタは、受信機のアンテナと低ノイズ増幅器との間の前段部分に設けられていることを特徴とするプラズマ電力リミッタ。
  18. 請求項15記載のプラズマ電力リミッタにおいて、該リミッタは、電気的に従属接続された複数のプラズマ電力リミッタの1つであることを特徴とするプラズマ電力リミッタ。
  19. 請求項8記載のプラズマ電力リミッタにおいて、複数のプラズマ電力リミッタは、異なる活性化スレショルドを有していることを特徴とするプラズマ電力リミッタ。
  20. 請求項15記載のプラズマ電力リミッタにおいて、トリガ基板はシリコンで構成され、信号基板はInP、SiC、及びGaAsからなるグループから選択されたもので構成されていることを特徴とするプラズマ電力リミッタ。
JP2015515005A 2012-05-31 2013-04-26 集積化されたマイクロプラズマリミッタ Active JP6049869B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261653840P 2012-05-31 2012-05-31
US61/653,840 2012-05-31
US13/865,921 2013-04-18
US13/865,921 US9054500B2 (en) 2012-05-31 2013-04-18 Integrated micro-plasma limiter
PCT/US2013/038523 WO2013180869A1 (en) 2012-05-31 2013-04-26 Integrated micro-plasma limiter

Publications (3)

Publication Number Publication Date
JP2015520598A true JP2015520598A (ja) 2015-07-16
JP2015520598A5 JP2015520598A5 (ja) 2016-12-01
JP6049869B2 JP6049869B2 (ja) 2016-12-21

Family

ID=49669970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015515005A Active JP6049869B2 (ja) 2012-05-31 2013-04-26 集積化されたマイクロプラズマリミッタ

Country Status (5)

Country Link
US (1) US9054500B2 (ja)
EP (1) EP2856643B1 (ja)
JP (1) JP6049869B2 (ja)
TW (1) TWI535103B (ja)
WO (1) WO2013180869A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019208202A (ja) * 2018-03-30 2019-12-05 ザ・ボーイング・カンパニーTheBoeing Company Rf用マイクロプラズマリミッタ、及びマイクロ波回路保護

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018205670A1 (de) * 2018-04-13 2019-10-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hermetisch abgedichtete Moduleinheit mit integrierten Antennen
CN113948834B (zh) * 2021-10-18 2022-10-11 中国人民解放军国防科技大学 一种分支式圆波导高功率微波天线开关

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891730A (en) * 1989-05-10 1990-01-02 The United States Of America As Represented By The Secretary Of The Army Monolithic microwave integrated circuit terminal protection device
JP2000013994A (ja) * 1998-06-19 2000-01-14 Okaya Electric Ind Co Ltd 電界電子放出型サージ吸収素子
JP2007066557A (ja) * 2005-08-29 2007-03-15 Murata Mfg Co Ltd チップ型避雷器及びその製造方法
US20080165466A1 (en) * 2007-01-05 2008-07-10 Luke Timothy Gritter Method and Apparatus For Providing a Carbon Nanotube Plasma Limiter Having a Subnanosecond Response Time
US20110057740A1 (en) * 2007-11-27 2011-03-10 Thales Electromagnetic signal power limiter and method of designing the power limiter

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439230A (en) * 1965-08-25 1969-04-15 Sprague Electric Co Electrolytic capacitor and filter network
US3775642A (en) * 1971-01-25 1973-11-27 Siemens Ag Gas discharge excess voltage arrester
US3754811A (en) * 1971-12-13 1973-08-28 Eastman Kodak Co Projection screen
DE3100924A1 (de) * 1981-01-14 1982-08-05 Siemens AG, 1000 Berlin und 8000 München "gasentladungs-ueberspannungsableiter"
US5900062A (en) 1995-12-28 1999-05-04 Applied Materials, Inc. Lift pin for dechucking substrates
US6353290B1 (en) 1996-03-06 2002-03-05 The United States Of America As Represented By The Secretary Of The Army Microwave field emitter array limiter
US5856211A (en) * 1996-04-10 1999-01-05 Donnelly Corporation Method for filling the cavities of cells with a chromogenic fluid
KR100230279B1 (ko) * 1997-03-31 1999-11-15 윤종용 음극 아크 방전을 이용한 박막 증착장치
US6586955B2 (en) 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6572357B2 (en) * 2001-02-27 2003-06-03 Illinois Valley Holding Comany Apparatus for manufacturing monolithic cross flow particulate traps
US20040252438A1 (en) 2002-06-13 2004-12-16 Accurate Automation Corporation Method and apparatus for a subnanosecond response time transient protection device
US6943768B2 (en) * 2003-02-21 2005-09-13 Xtellus Inc. Thermal control system for liquid crystal cell
US20110043742A1 (en) * 2003-02-21 2011-02-24 Cavanaugh Shanti A Contamination prevention in liquid crystal cells
EP1612899A4 (en) * 2003-04-10 2010-02-24 Okaya Electric Industry Co DISCHARGE TUBES AND TOP ABSORPTION DEVICE
US7045868B2 (en) 2003-07-31 2006-05-16 Motorola, Inc. Wafer-level sealed microdevice having trench isolation and methods for making the same
KR100555849B1 (ko) 2003-11-27 2006-03-03 주식회사 셈테크놀러지 중성입자빔 처리장치
US8220318B2 (en) 2005-06-17 2012-07-17 Georgia Tech Research Corporation Fast microscale actuators for probe microscopy
US7637149B2 (en) 2005-06-17 2009-12-29 Georgia Tech Research Corporation Integrated displacement sensors for probe microscopy and force spectroscopy
US20070014069A1 (en) 2005-06-24 2007-01-18 Accurate Automation Corporation Method and apparatus to protect an ethernet network by suppression of transient voltage pulses using a plasma limiter
DE102005036265A1 (de) * 2005-08-02 2007-02-08 Epcos Ag Funkenstrecke
US7919839B2 (en) * 2007-07-24 2011-04-05 Northrop Grumman Systems Corporation Support structures for on-wafer testing of wafer-level packages and multiple wafer stacked structures
US7777318B2 (en) * 2007-07-24 2010-08-17 Northrop Grumman Systems Corporation Wafer level packaging integrated hydrogen getter
US7696062B2 (en) * 2007-07-25 2010-04-13 Northrop Grumman Systems Corporation Method of batch integration of low dielectric substrates with MMICs
WO2009055807A1 (en) 2007-10-25 2009-04-30 The Board Of Trustees Of The University Of Illinois Microchannel laser having microplasma gain media
US8569090B2 (en) 2010-12-03 2013-10-29 Babak Taheri Wafer level structures and methods for fabricating and packaging MEMS
US9171963B2 (en) * 2011-04-11 2015-10-27 University Of Central Florida Research Foundation, Inc. Electrostatic discharge shunting circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891730A (en) * 1989-05-10 1990-01-02 The United States Of America As Represented By The Secretary Of The Army Monolithic microwave integrated circuit terminal protection device
JP2000013994A (ja) * 1998-06-19 2000-01-14 Okaya Electric Ind Co Ltd 電界電子放出型サージ吸収素子
JP2007066557A (ja) * 2005-08-29 2007-03-15 Murata Mfg Co Ltd チップ型避雷器及びその製造方法
US20080165466A1 (en) * 2007-01-05 2008-07-10 Luke Timothy Gritter Method and Apparatus For Providing a Carbon Nanotube Plasma Limiter Having a Subnanosecond Response Time
US20110057740A1 (en) * 2007-11-27 2011-03-10 Thales Electromagnetic signal power limiter and method of designing the power limiter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019208202A (ja) * 2018-03-30 2019-12-05 ザ・ボーイング・カンパニーTheBoeing Company Rf用マイクロプラズマリミッタ、及びマイクロ波回路保護
JP7471055B2 (ja) 2018-03-30 2024-04-19 ザ・ボーイング・カンパニー Rf用マイクロプラズマリミッタ、及びマイクロ波回路保護

Also Published As

Publication number Publication date
JP6049869B2 (ja) 2016-12-21
TW201411925A (zh) 2014-03-16
EP2856643B1 (en) 2016-10-12
EP2856643A1 (en) 2015-04-08
WO2013180869A1 (en) 2013-12-05
US20130321969A1 (en) 2013-12-05
US9054500B2 (en) 2015-06-09
TWI535103B (zh) 2016-05-21

Similar Documents

Publication Publication Date Title
US10404226B2 (en) Power amplifier module
CN100533970C (zh) 弹性表面波装置以及通信装置
EP2342746B1 (en) Integrated circuit with interrupted seal ring
JP6049869B2 (ja) 集積化されたマイクロプラズマリミッタ
US11251769B2 (en) Bulk acoustic wave components
JP6132692B2 (ja) アンテナ装置
KR20140090399A (ko) 무선 주파수 필터 및 무선 주파수 필터의 제조방법
JP2007059676A (ja) 半導体装置
KR20200089715A (ko) 탄성파 장치, 고주파 프론트엔드 회로 및 통신 장치
JP2019208202A (ja) Rf用マイクロプラズマリミッタ、及びマイクロ波回路保護
CN111418152A (zh) 弹性波装置、高频前端电路及通信装置
US6650205B2 (en) Wafer-scale package for surface acoustic wave circuit and method of manufacturing the same
US9774067B2 (en) Low power threshold integrated micro-plasma limiter
JP2006067258A (ja) 弾性表面波装置および通信装置
WO2008045983A2 (en) Microphone microchip device with internal noise suppression
CN106104911B (zh) 高频封装
JP2015023194A (ja) 半導体装置
US20200321933A1 (en) Acoustic wave device, high-frequency front end circuit, communication device, and method for manufacturing acoustic wave device
EP4250472A1 (en) Microscale plasma limiter integrated into thick film interconnect
JP2006128809A (ja) 弾性表面波素子および通信装置
KR20010092582A (ko) 다중 밴드 표면탄성파 필터의 패키지 구조
KR100388055B1 (ko) 표면탄성파 듀플렉서
KR20000025854A (ko) 표면탄성파 필터 시스템의 잡음 방지 장치
JP2005123498A (ja) マイクロ波集積回路
KR20030030492A (ko) 표면탄성파 필터 패키지의 반사파 차단 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161122

R150 Certificate of patent or registration of utility model

Ref document number: 6049869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250