JP2015519285A - Single crystal silicon ingot and wafer, ingot growth apparatus and method thereof - Google Patents
Single crystal silicon ingot and wafer, ingot growth apparatus and method thereof Download PDFInfo
- Publication number
- JP2015519285A JP2015519285A JP2015512563A JP2015512563A JP2015519285A JP 2015519285 A JP2015519285 A JP 2015519285A JP 2015512563 A JP2015512563 A JP 2015512563A JP 2015512563 A JP2015512563 A JP 2015512563A JP 2015519285 A JP2015519285 A JP 2015519285A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal silicon
- silicon ingot
- ingot
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/14—Heating of the melt or the crystallised materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
- C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10T117/10—Apparatus
- Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
- Y10T117/1032—Seed pulling
- Y10T117/1068—Seed pulling including heating or cooling details [e.g., shield configuration]
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
実施例のシリコン単結晶インゴット及びウエハは、ベイカンシー優勢無欠陥領域及びインタースティシャル優勢無欠陥領域のうち少なくとも一つの領域に含まれた結晶欠陥のうち10nm〜30nmの大きさの結晶欠陥を優勢に有する遷移領域が形成されている。【選択図】図3The silicon single crystal ingot and wafer of the example predominate crystal defects having a size of 10 nm to 30 nm among crystal defects included in at least one of the vacancy dominant defect-free region and the interstitial dominant defect-free region. A transition region is formed. [Selection] Figure 3
Description
実施例は、単結晶シリコンインゴット及びウエハと、そのインゴットを成長させる装置及び方法に関する。 Embodiments relate to single crystal silicon ingots and wafers and apparatus and methods for growing the ingots.
一般に、シリコンウエハを製造する方法として、フローティングゾーン(FZ:Floating Zone)法またはチョクラルスキー(CZ:CZochralski)法が多く用いられている。FZ法を適用して単結晶シリコンインゴットを成長させる場合、大口径のシリコンウエハを製造しにくいだけでなく、工程コストが非常に高いという問題があるため、CZ法に基づいて単結晶シリコンインゴットを成長させることが一般化されている。 In general, as a method of manufacturing a silicon wafer, a floating zone (FZ) method or a Czochralski (CZ) method is often used. When a single crystal silicon ingot is grown by applying the FZ method, not only is it difficult to manufacture a large-diameter silicon wafer, but there is a problem that the process cost is very high. Therefore, a single crystal silicon ingot is formed based on the CZ method. It has become common to grow.
CZ法によれば、石英るつぼに多結晶シリコンを装入し、黒鉛発熱体を加熱してこれを溶融させた後、溶融により形成されたシリコン溶融液にシード(seed)結晶を浸漬させ、溶融液の界面で結晶化が起こるようにして、シード結晶を回転させながら引き上げることによって、単結晶シリコンインゴットが育成される。その後、育成された単結晶シリコンインゴットをスライシング(slicing)、エッチング(etching)及び研磨(polishing)してウエハの形状に作る。 According to the CZ method, polycrystalline silicon is charged into a quartz crucible, a graphite heating element is heated and melted, and then a seed crystal is immersed in the melted silicon melt and melted. A single crystal silicon ingot is grown by pulling the seed crystal while rotating it so that crystallization occurs at the liquid interface. Thereafter, the grown single crystal silicon ingot is sliced, etched, and polished into a wafer shape.
図1は、単結晶シリコンインゴットの成長時に、V/Gによる結晶欠陥領域の分布を概略的に示した図である。ここで、Vは、単結晶シリコンインゴットの引き上げ速度を示し、Gは、固液界面近傍の鉛直方向の温度勾配を示す。 FIG. 1 is a diagram schematically showing the distribution of crystal defect regions due to V / G during the growth of a single crystal silicon ingot. Here, V represents the pulling speed of the single crystal silicon ingot, and G represents the temperature gradient in the vertical direction near the solid-liquid interface.
ボロンコフ(Voronkov)理論によれば、所定の臨界値以上のV/Gで単結晶シリコンインゴットを高速で引き上げると、ボイド(void)起因の欠陥が存在するベイカンシー(vacancy)が豊富(rich)な領域(以下、‘V領域’という)として単結晶シリコンインゴットが成長する。すなわち、V領域は、シリコン原子の不足によりベイカンシーが過剰となる領域である。 According to the Voronkov theory, when a single crystal silicon ingot is pulled up at a high speed with a V / G equal to or higher than a predetermined critical value, a vacancy-rich region in which defects due to voids exist exists. A single crystal silicon ingot grows as (hereinafter referred to as “V region”). That is, the V region is a region where the vacancy becomes excessive due to a shortage of silicon atoms.
また、所定の臨界値よりも小さいV/Gで単結晶シリコンインゴットを引き上げると、酸化誘起積層欠陥(OSF:Oxidation Induced Stacking Fault)が存在するOバンド(band)領域として単結晶シリコンインゴットが成長する。 Further, when the single crystal silicon ingot is pulled up with a V / G smaller than a predetermined critical value, the single crystal silicon ingot grows as an O-band region where an oxidation induced stacking fault (OSF) exists. .
また、V/Gを更に低くして単結晶シリコンインゴットを低速で引き上げると、格子間シリコンが集合した転位ループに起因するインタースティシャル(interstitial)領域(以下、‘I領域’という)として単結晶インゴットが成長する。すなわち、I領域は、シリコン原子の過剰により格子間シリコンの凝集体が多い領域である。 Further, when V / G is further lowered and the single crystal silicon ingot is pulled up at a low speed, a single crystal is formed as an interstitial region (hereinafter referred to as “I region”) due to a dislocation loop in which interstitial silicon is gathered. Ingot grows. That is, the I region is a region where there are many agglomerates of interstitial silicon due to excess of silicon atoms.
V領域とI領域との間には、ベイカンシーが優勢なベイカンシー優勢無欠陥領域(以下、‘VDP領域’という)及びインタースティシャルが優勢な無欠陥領域(以下、‘IDP領域’という)が存在する。VDP領域とIDP領域は、シリコン原子の不足や過剰のない領域という点で同一であるが、VDP領域は酸素析出核を含む反面、IDP領域は酸素析出核を含まない点で互いに異なる。 Between the V region and the I region, there is a vacancy dominant defect-free region (hereinafter referred to as “VDP region”) and an interstitial dominant defect-free region (hereinafter referred to as “IDP region”). To do. The VDP region and the IDP region are the same in that there is no shortage or excess of silicon atoms, but the VDP region includes oxygen precipitation nuclei, but the IDP region is different from each other in that it does not include oxygen precipitation nuclei.
Oバンドに属し、微細な大きさのベイカンシー欠陥、例えば、DSOD(Direct Surface Oxide Defect)を有する小さなボイド(small void)領域が存在し得る。 There may be a small void region that belongs to the O band and has a vacancy defect of a fine size, for example, DSOD (Direct Surface Oxide Defect).
このとき、VDP領域とIDP領域として単結晶インゴットを成長させるために、単結晶シリコンインゴットを成長させる間、該当するV/Gを維持しなければならない。そのために、単結晶シリコンインゴットを育成する間、シリコンウエハを育成中のインゴットから切り出し、切り出したウエハの結晶欠陥を評価して、該当するV/Gでインゴットが所望の通りに成長しているかを検討し、検討した結果に基づいてV/Gを調整することで、VDP領域やIDP領域として単結晶インゴットを成長させる。 At this time, in order to grow the single crystal ingot as the VDP region and the IDP region, the corresponding V / G must be maintained while the single crystal silicon ingot is grown. Therefore, during the growth of the single crystal silicon ingot, the silicon wafer is cut out from the growing ingot, the crystal defects of the cut out wafer are evaluated, and whether the ingot is growing as desired at the corresponding V / G. A single crystal ingot is grown as a VDP region or an IDP region by examining and adjusting V / G based on the examined result.
ウエハの結晶欠陥を評価する方法として、反応性イオンエッチング(RIE:Reactive Ion Etching)法、銅(Cu)デポジション(deposition)法、Cuヘイズ(haze)法などが用いられている。 As a method for evaluating crystal defects of a wafer, a reactive ion etching (RIE) method, a copper (Cu) deposition method, a Cu haze method, or the like is used.
一方、半導体素子の線幅が次第に縮小され、高集積化されるに伴い、単結晶シリコンインゴットの成長中に発生する微細な結晶欠陥の制御及び管理が非常に重要となっている。例えば、VDP領域とIDP領域のような無欠陥領域内でも所望の微細の程度を有する結晶欠陥のみを有するインゴットの成長が要求されている。特に、DRAM(Dynamic Random Access Memory)やNANDフラッシュ(flash)メモリなどのような場合、20nm以下に線幅が狭くなりながら、シリコンウエハが20nmよりも小さい大きさの結晶欠陥を有することが要求される。 On the other hand, as the line width of semiconductor elements is gradually reduced and highly integrated, control and management of fine crystal defects generated during the growth of single crystal silicon ingots are becoming very important. For example, it is required to grow an ingot having only a crystal defect having a desired fine degree even in a defect-free region such as a VDP region and an IDP region. In particular, in the case of DRAM (Dynamic Random Access Memory), NAND flash (flash) memory, etc., it is required that the silicon wafer has a crystal defect smaller than 20 nm while the line width is narrowed to 20 nm or less. The
しかし、前述した様々な既存の結晶欠陥の評価方法は、30nmより大きい大きさを有する結晶欠陥を検出できるだけで、30nmより小さい大きさの結晶欠陥はろくに評価できない。すなわち、既存の結晶欠陥の評価方法は、30nmより小さい大きさの結晶欠陥は、一括的に同じ大きさを有する欠陥として評価するだけである。したがって、30nmより小さい大きさ、例えば、10nm〜29nmの結晶欠陥を有するシリコンウエハまたはインゴットを製造しにくいという問題がある。 However, the various existing crystal defect evaluation methods described above can only detect crystal defects having a size larger than 30 nm and cannot evaluate crystal defects having a size smaller than 30 nm. That is, the existing crystal defect evaluation method only evaluates crystal defects having a size smaller than 30 nm as defects having the same size collectively. Therefore, there is a problem that it is difficult to manufacture a silicon wafer or ingot having a crystal defect of a size smaller than 30 nm, for example, 10 nm to 29 nm.
実施例は、30nmよりも小さい微細な大きさの結晶欠陥を有するシリコン単結晶インゴット及びウエハを提供する。 The embodiment provides a silicon single crystal ingot and a wafer having a crystal defect having a fine size smaller than 30 nm.
他の実施例は、微細な大きさの結晶欠陥を有するシリコンウエハを作製するシリコン単結晶インゴット成長装置及び方法を提供する。 Another embodiment provides an apparatus and method for growing a silicon single crystal ingot for producing a silicon wafer having a fine crystal defect.
実施例の単結晶シリコンインゴット及びウエハは、ベイカンシー優勢無欠陥領域及びインタースティシャル優勢無欠陥領域のうち少なくとも一つの領域に含まれた結晶欠陥のうち10nm〜30nmの大きさの結晶欠陥を優勢に有する遷移領域を含む。 The single crystal silicon ingot and wafer of the example predominate crystal defects having a size of 10 nm to 30 nm among crystal defects included in at least one of the vacancy dominant defect-free region and the interstitial dominant defect-free region. Including transition regions.
前記遷移領域に含まれた全体結晶欠陥のうち10nm〜30nmの大きさの結晶欠陥は、50%よりも多い。 Among the total crystal defects included in the transition region, the crystal defects having a size of 10 nm to 30 nm are more than 50%.
前記遷移領域に含まれた全体結晶欠陥のうち10nm〜30nmの大きさの結晶欠陥が、70%以上を占める。 Of the total crystal defects included in the transition region, crystal defects having a size of 10 nm to 30 nm occupy 70% or more.
前記遷移領域は、リング状の酸化誘起積層欠陥を含まない。 The transition region does not include a ring-shaped oxidation-induced stacking fault.
前記単結晶シリコンインゴット及びウエハは、チョクラルスキー法により製造される。 The single crystal silicon ingot and the wafer are manufactured by the Czochralski method.
前記遷移領域に含まれた前記結晶欠陥の大きさは、10nm〜19nmである。 The crystal defects included in the transition region are 10 nm to 19 nm.
前記単結晶シリコンインゴット及びウエハにおいて、前記インタースティシャル優勢無欠陥領域は前記遷移領域全体において100x%(ここで、0≦x≦1)を占め、前記ベイカンシー優勢無欠陥領域は前記遷移領域全体において100(1−x)%を占める。 In the single crystal silicon ingot and the wafer, the interstitial dominant defect-free region occupies 100x% (where 0 ≦ x ≦ 1) in the entire transition region, and the vacancy dominant defect-free region is in the entire transition region. It occupies 100 (1-x)%.
前記単結晶シリコンインゴット及びウエハの直径を基準として、前記インタースティシャル優勢無欠陥領域は前記遷移領域全体の70%以上を占める。 Based on the diameter of the single crystal silicon ingot and the wafer, the interstitial dominant defect-free region occupies 70% or more of the entire transition region.
前記単結晶シリコンインゴット及びウエハの直径を基準として、前記ベイカンシー優勢無欠陥領域は前記遷移領域全体の30%以下を占める。 Based on the diameter of the single crystal silicon ingot and the wafer, the vacancy dominant defect-free region occupies 30% or less of the entire transition region.
前記遷移領域において、前記ベイカンシー優勢無欠陥領域は前記単結晶シリコンインゴット及びウエハの周縁部に位置し、前記インタースティシャル優勢無欠陥領域は前記単結晶シリコンインゴット及びウエハの前記周縁部の内側の中央に位置する。 In the transition region, the vacancy dominant defect-free region is located at a peripheral portion of the single crystal silicon ingot and the wafer, and the interstitial dominant defect-free region is a center inside the peripheral portion of the single crystal silicon ingot and the wafer. Located in.
前記単結晶シリコンインゴット及びウエハの直径を基準として、前記ベイカンシー優勢無欠陥領域は前記遷移領域全体の70%以上を占める。 Based on the diameter of the single crystal silicon ingot and the wafer, the vacancy dominant defect-free region occupies 70% or more of the entire transition region.
前記単結晶シリコンインゴット及びウエハの直径を基準として、前記インタースティシャル優勢無欠陥領域は前記遷移領域全体の30%以下を占める。 Based on the diameter of the single crystal silicon ingot and the wafer, the interstitial dominant defect-free region occupies 30% or less of the entire transition region.
前記遷移領域において、前記インタースティシャル優勢無欠陥領域は前記単結晶シリコンインゴット及びウエハの周縁部に位置し、前記ベイカンシー優勢無欠陥領域は前記単結晶シリコンインゴット及びウエハの前記周縁部の内側の中央に位置する。 In the transition region, the interstitial dominant defect-free region is located at a peripheral portion of the single crystal silicon ingot and the wafer, and the vacancy dominant defect-free region is a center inside the peripheral portion of the single crystal silicon ingot and the wafer. Located in.
前記遷移領域に含まれた前記結晶欠陥の大きさは、マジックス法により検出可能である。 The size of the crystal defect included in the transition region can be detected by the Magics method.
前記遷移領域に含まれた前記結晶欠陥の大きさは、前記単結晶シリコンインゴット及びウエハを熱処理していない状態で前記マジックス法により検出可能である。 The size of the crystal defect included in the transition region can be detected by the Magics method in a state where the single crystal silicon ingot and the wafer are not heat-treated.
前記マジックス法により撮影された映像において、ピクセル番号1は10nm〜19nmの大きさの結晶欠陥を示す。
In an image photographed by the magics method,
他の実施例の単結晶シリコンインゴット成長装置は、シリコン融液を収容するるつぼと、前記るつぼの周囲に設置されて、前記るつぼに熱を加えるヒーターと、前記ヒーターの最大発熱部の位置に応じて決定された位置に最大磁場プレーン(MGP)が形成されるように前記るつぼに磁場を印加する磁場印加部とを含む。 The single crystal silicon ingot growth apparatus according to another embodiment includes a crucible containing a silicon melt, a heater installed around the crucible to apply heat to the crucible, and a position of a maximum heat generating portion of the heater. And a magnetic field applying unit that applies a magnetic field to the crucible so that a maximum magnetic field plane (MGP) is formed at the position determined in this manner.
前記単結晶シリコンインゴット成長装置は、前記ヒーターを制御して、前記最大発熱部の位置を変更する第1制御部と、前記最大発熱部の変更された位置に応じて調整された位置に前記MGPが形成されるように前記磁場印加部を制御する第2制御部とをさらに含む。 The single crystal silicon ingot growth apparatus controls the heater to change the position of the maximum heat generating portion, and to adjust the MGP to a position adjusted according to the changed position of the maximum heat generating portion. And a second control unit that controls the magnetic field application unit so as to be formed.
前記ヒーターは、上下方向に均一に発熱するか、または上下方向に発熱量を調節可能である。 The heater generates heat uniformly in the vertical direction or can adjust the amount of heat generated in the vertical direction.
前記MGPは、前記最大発熱部の位置よりも低い位置に位置する。 The MGP is located at a position lower than the position of the maximum heat generating portion.
前記MGPは、前記シリコン融液の界面を基準として前記最大発熱部の位置よりも20%〜40%低い位置に位置する。
The MGP is located at a
前記MGPは、前記シリコン融液の界面よりも50mm〜300mm低い位置に位置する。 The MGP is located 50 to 300 mm lower than the interface of the silicon melt.
前記磁場印加部から前記るつぼに印加する前記磁場の強度は、2000〜3400ガウスであってもよい。 The intensity of the magnetic field applied to the crucible from the magnetic field application unit may be 2000 to 3400 Gauss.
前記成長する単結晶シリコンインゴットの目標引き上げ速度マージンは、0.010mm/min〜0.030mm/minであってもよい。 The target pulling speed margin of the growing single crystal silicon ingot may be 0.010 mm / min to 0.030 mm / min.
また、シリコン融液を収容するるつぼと、前記るつぼの周囲に設置されて、前記るつぼに熱を加えるヒーターと、前記るつぼに磁場を印加する磁場印加部とを有する単結晶シリコンインゴット成長装置において行われる実施例に係る単結晶シリコンインゴットの成長方法は、前記ヒーターの最大発熱部の位置を決定するステップと;前記最大発熱部の決定された位置に応じて最大磁場プレーン(MGP)の位置を決定するステップと;前記決定された位置に前記MGPが形成されるように前記磁場を前記るつぼに印加するステップと;を含む。 In addition, in a single crystal silicon ingot growth apparatus having a crucible containing a silicon melt, a heater that is installed around the crucible and that applies heat to the crucible, and a magnetic field application unit that applies a magnetic field to the crucible. The method for growing a single crystal silicon ingot according to an embodiment includes a step of determining a position of a maximum heat generating portion of the heater; and determining a position of a maximum magnetic field plane (MGP) according to the determined position of the maximum heat generating portion. Applying the magnetic field to the crucible so that the MGP is formed at the determined position.
前記単結晶シリコンインゴット成長方法は、前記最大発熱部の位置が変更されたとき、前記最大発熱部の変更された位置に応じて前記MGPの位置を調整するステップと;前記磁場を前記るつぼに印加して、前記調整された位置に前記MGPを形成するステップと;をさらに含む。 The method for growing a single crystal silicon ingot includes the step of adjusting the position of the MGP according to the changed position of the maximum heat generating portion when the position of the maximum heat generating portion is changed; and applying the magnetic field to the crucible And forming the MGP at the adjusted position.
前記磁場を前記るつぼに印加して、前記最大発熱部の位置よりも低い位置に前記MGPを形成する。 The magnetic field is applied to the crucible to form the MGP at a position lower than the position of the maximum heat generating portion.
前記磁場を前記るつぼに印加して、前記シリコン融液の界面を基準として前記最大発熱部の位置よりも20%〜40%低い位置に前記MGPを形成する。
The magnetic field is applied to the crucible, and the MGP is formed at a
前記磁場を前記るつぼに印加して、前記シリコン融液の界面よりも50mm〜300mm低い位置に前記MGPを形成する。
The magnetic field is applied to the crucible to form the MGP at a
前記るつぼに印加される前記磁場の強度は、2000〜3400ガウスであってもよい。 The intensity of the magnetic field applied to the crucible may be 2000-3400 Gauss.
前記成長する単結晶シリコンインゴットの目標引き上げ速度マージンは、0.010mm/min〜0.030mm/minであってもよい。 The target pulling speed margin of the growing single crystal silicon ingot may be 0.010 mm / min to 0.030 mm / min.
また、実施例に係る単結晶シリコンインゴット成長装置は、単結晶シリコンインゴットを成長させるための溶融シリコンを収容するるつぼと;前記るつぼ内のシリコンが溶融されるように、前記るつぼに熱を加えるヒーターと;前記単結晶シリコンインゴットを回転させながら引き上げる引き上げ部と;前記単結晶シリコンインゴットの回転角速度を計算する回転角速度計算部と;前記計算された回転角速度を目標回転角速度と比較し、比較された結果を角速度エラー値として出力する第1比較部と;前記角速度エラー値に応じて、前記成長する単結晶シリコンインゴットの直径がセンシングされる部分に前記溶融シリコンの流速を調整する流速制御部と;前記単結晶シリコンインゴットの直径をセンシングする直径センシング部と;を含む。 In addition, a single crystal silicon ingot growth apparatus according to an embodiment includes a crucible containing molten silicon for growing a single crystal silicon ingot; and a heater that heats the crucible so that silicon in the crucible is melted. A pulling portion that pulls up the single crystal silicon ingot while rotating; a rotation angular velocity calculation unit that calculates a rotation angular velocity of the single crystal silicon ingot; the calculated rotation angular velocity is compared with a target rotation angular velocity and compared A first comparison unit that outputs a result as an angular velocity error value; and a flow rate control unit that adjusts the flow rate of the molten silicon in a portion where the diameter of the growing single crystal silicon ingot is sensed according to the angular velocity error value; A diameter sensing unit for sensing the diameter of the single crystal silicon ingot;
前記単結晶シリコンインゴット成長装置は、前記センシングされた直径と目標直径とを比較し、比較された結果を直径エラー値として出力する第2比較部をさらに含み、前記引き上げ部は、前記直径エラー値に応じて可変された引き上げ速度で前記単結晶インゴットを回転させながら引き上げる。 The single crystal silicon ingot growth apparatus further includes a second comparison unit that compares the sensed diameter with a target diameter and outputs a comparison result as a diameter error value. The pulling unit includes the diameter error value. The single crystal ingot is pulled up while rotating at a pulling speed that is variable according to the above.
また、単結晶シリコンインゴットを成長させるための溶融シリコンを収容するるつぼと、前記るつぼ内のシリコンに熱を加えて前記シリコンが溶融されるようにするヒーターと、前記単結晶シリコンインゴットを回転させながら引き上げる引き上げ部とを含む単結晶シリコンインゴット成長装置において行われる実施例に係る単結晶シリコンインゴットの成長方法は、前記単結晶シリコンインゴットの回転角速度を測定するステップと;前記測定された回転角速度を目標回転角速度と比較して角速度エラー値を決定するステップと;前記角速度エラー値を用いて、前記成長する単結晶シリコンインゴットの直径がセンシングされる部分に前記溶融シリコンの流速を調整するステップと;前記単結晶シリコンインゴットの直径をセンシングするステップと;を含む。 Also, a crucible containing molten silicon for growing a single crystal silicon ingot, a heater for applying heat to the silicon in the crucible to melt the silicon, and rotating the single crystal silicon ingot A method for growing a single crystal silicon ingot according to an embodiment performed in a single crystal silicon ingot growth apparatus including a pulling unit for pulling up includes a step of measuring a rotational angular velocity of the single crystal silicon ingot; and a target of the measured rotational angular velocity Determining an angular velocity error value relative to a rotational angular velocity; adjusting the molten silicon flow rate to a portion where the diameter of the growing single crystal silicon ingot is sensed using the angular velocity error value; Sensing the diameter of a single crystal silicon ingot Including; steps and.
前記単結晶シリコンインゴットの成長方法は、前記センシングされた直径と目標直径とを比較して直径エラー値を決定するステップと、前記直径エラー値を用いて、前記成長する単結晶シリコンインゴットの引き上げ速度を可変させるステップとをさらに含む。 The method for growing the single crystal silicon ingot includes a step of comparing the sensed diameter with a target diameter to determine a diameter error value, and using the diameter error value, a pulling speed of the growing single crystal silicon ingot Further varying.
前記測定された回転角速度が前記目標回転角速度よりも大きいとき、前記流速を減少させて調整する。 When the measured rotational angular velocity is larger than the target rotational angular velocity, the flow velocity is decreased and adjusted.
前記直径がセンシングされる部分は前記溶融シリコンのメニスカスに該当し、前記溶融シリコンの流速を減少させることで前記メニスカスの流動が安定化される。 The portion where the diameter is sensed corresponds to the meniscus of the molten silicon, and the flow of the meniscus is stabilized by decreasing the flow rate of the molten silicon.
前記成長する単結晶シリコンインゴットの引き上げ速度マージンは、0.020mm/min〜0.030mm/minであってもよい。 The growth rate margin of the growing single crystal silicon ingot may be 0.020 mm / min to 0.030 mm / min.
実施例の半導体用高品質シリコン単結晶インゴット及びウエハは、マジックス法を用いて30nmよりも小さい微細な大きさの結晶欠陥を検出できるので、30nmよりも小さい大きさ、例えば、10nm〜19nmの大きさを有する結晶欠陥を含む遷移領域として形成することができるので、20nm以下に狭くなった線幅を有する半導体素子に使用することができる。 Since the high-quality silicon single crystal ingot and wafer for semiconductor of the example can detect a crystal defect having a fine size smaller than 30 nm using the magics method, the size is smaller than 30 nm, for example, 10 nm to 19 nm. Since it can be formed as a transition region including a crystal defect having a size, it can be used for a semiconductor element having a line width narrowed to 20 nm or less.
また、実施例の単結晶シリコン成長方法及び装置は、単結晶シリコンインゴットの直径がセンシングされるメニスカス(meniscus)の流動を安定化させた後に引き上げ速度を制御するので、引き上げ速度をより正確に制御することができ、最大磁場プレーン(MGP)の位置を最大発熱部の位置を基準として決定するだけでなく、磁場の強度を適宜調整してシリコン融液の対流を制御するので、ベイカンシーとインタースティシャルとの再結合を促進させて、IDP領域のマージンを増加させることができる。したがって、前述したような20nm以下の大きさの結晶欠陥を有するシリコンウエハを生産しやすい環境、すなわち、高品質を有するシリコンウエハを作製する再現性を高めるなど、インゴットの生産性及び成長速度を増加させることができる。 In addition, the single crystal silicon growth method and apparatus of the embodiment controls the pulling speed after stabilizing the flow of the meniscus where the diameter of the single crystal silicon ingot is sensed, so that the pulling speed is more accurately controlled. In addition to determining the position of the maximum magnetic field plane (MGP) with reference to the position of the maximum heat generating part, the convection of the silicon melt is controlled by adjusting the strength of the magnetic field as appropriate. It is possible to increase the margin of the IDP region by promoting the recombination with the char. Therefore, the productivity and growth rate of ingots are increased, such as improving the reproducibility of producing silicon wafers having high quality, such as the environment in which silicon wafers having crystal defects of 20 nm or less as described above are easily produced. Can be made.
以下、本発明を具体的に説明するために実施例を挙げて説明し、発明に対する理解を助けるために、添付の図面を参照して詳細に説明する。しかし、本発明に係る実施例は、様々な形態に変形可能であり、本発明の範囲が、以下に詳述する実施例に限定されるものと解釈されてはならない。本発明の実施例は、当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。 Hereinafter, the present invention will be described in detail by way of examples, and will be described in detail with reference to the accompanying drawings in order to facilitate understanding of the invention. However, the embodiments according to the present invention can be modified in various forms, and the scope of the present invention should not be construed as being limited to the embodiments described in detail below. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art.
図2は、実施例に係る単結晶インゴット成長装置100を示す図である。
FIG. 2 is a diagram illustrating the single crystal
図2に示した単結晶インゴット成長装置100は、るつぼ10、支持軸駆動部16、支持回転軸18、シリコン溶融液20、インゴット30、種結晶32、ワイヤ引き上げ部40、引き上げワイヤ42、熱遮蔽部材50、るつぼ10の周囲に配置されたヒーター60、断熱材70、磁場印加部80、直径センサ部90、回転角速度計算部92、第1比較部94、流速制御部96、第2比較部110、第1及び第2制御部120,130を含む。
A single crystal
図2を参照すると、本実施例に係る単結晶シリコンインゴット成長装置100は、CZ法により、次のように単結晶シリコンインゴット30を育成する。
Referring to FIG. 2, the single crystal silicon
まず、るつぼ10内で、シリコンの高純度多結晶原料を融点温度以上にヒーター60によって加熱して、シリコン溶融液20に変化させる。このとき、シリコン溶融液20を収容するるつぼ10は、内側が石英12からなっており、外側が黒鉛14からなる二重構造を有する。
First, in the
その後、引き上げ部40は、引き上げワイヤ42を繰り出すことにより、シリコン溶融液20の表面の略中心部に種結晶32の先端を接触または浸漬させる。このとき、シードチャック(seed chuck)(図示せず)を用いてシリコン種結晶32を保持することができる。
Thereafter, the pulling
その後、支持軸駆動部16は、るつぼ20の支持回転軸18を矢印のような方向に回転させると共に、引き上げ部40は、引き上げワイヤ42によってインゴット30を回転させながら引き上げて育成する。このとき、インゴット30を引き上げる速度Vと温度勾配(G、△G)を調節して、円柱形状の単結晶シリコンインゴット30を完成することができる。
Thereafter, the support
熱遮蔽部材50は、単結晶シリコンインゴット30とるつぼ10との間にインゴット30を取り囲むように配置されて、インゴット30から放射される熱を遮断する役割を果たす。
The
図3は、本実施例に係る単結晶シリコンインゴットの成長速度及び結晶欠陥の分布を示す図である。 FIG. 3 is a diagram showing the growth rate and crystal defect distribution of the single crystal silicon ingot according to this example.
図3に示した単結晶シリコンインゴットの欠陥分布は、遷移領域をさらに規定すること以外は、図1に示した単結晶シリコンインゴットの欠陥分布と同一であるので、V領域、小さなボイド領域、Oバンド領域、VDP領域、IDP領域及びI領域についての詳細な説明は省略する。ここで、遷移領域は、VDP領域及びIDP領域のうち少なくとも一つの領域に含まれた結晶欠陥のうち10nm〜30nmの大きさの結晶欠陥を優勢に有する領域と定義される。優勢と言える程度は50%以上を意味することができる。すなわち、遷移領域に含まれた全体結晶欠陥のうち10nm〜30nmの大きさの結晶欠陥が50%よりも多く存在し得る。すなわち、遷移領域に含まれた全体結晶欠陥のうち10nm〜30nmの大きさの結晶欠陥がk%(ここで、50≦k≦100)以上を占めることができる。 The defect distribution of the single crystal silicon ingot shown in FIG. 3 is the same as the defect distribution of the single crystal silicon ingot shown in FIG. 1 except that the transition region is further defined, so that the V region, small void region, O Detailed descriptions of the band region, the VDP region, the IDP region, and the I region are omitted. Here, the transition region is defined as a region having predominantly crystal defects having a size of 10 nm to 30 nm among crystal defects included in at least one of the VDP region and the IDP region. The degree of dominance can mean 50% or more. That is, more than 50% of crystal defects having a size of 10 nm to 30 nm may exist among the entire crystal defects included in the transition region. That is, out of the total crystal defects included in the transition region, crystal defects having a size of 10 nm to 30 nm can occupy k% (here, 50 ≦ k ≦ 100) or more.
例えば、遷移領域に優勢に含まれた結晶欠陥の大きさは10nm〜19nmであってもよい。このような遷移領域は、リング状の酸化誘起積層欠陥領域であるOバンドやI領域に属する結晶欠陥を含まないことができる。 For example, the size of the crystal defect dominantly included in the transition region may be 10 nm to 19 nm. Such a transition region can be free from crystal defects belonging to the O band or the I region, which are ring-shaped oxidation-induced stacking fault regions.
もし、図2に示した装置が目標V/Gの範囲(以下、‘T(VG)’という)内で選択された任意のV/Gでインゴット30を育成すれば、本実施例によるインゴット30またはシリコンウエハは、10nm〜30nmの大きさの結晶欠陥を優勢に有することができる。
If the apparatus shown in FIG. 2 grows the
図4は、実施例に係る単結晶シリコンインゴット及びウエハ5Aの平面図を示し、図5は、他の実施例に係る単結晶シリコンインゴット及びウエハ5Bの平面図を示す。
FIG. 4 shows a plan view of the single crystal silicon ingot and the
図3に示したT(VG)内で4−4’のV/Gの値でインゴット30を成長させたとき、インゴット30またはシリコンウエハ5Aは、図4に示したような結晶欠陥分布を有することができる。この場合、シリコンウエハ5Aの遷移領域は、VDP領域142とIDP領域140の両方にわたって分布している。
When the
または、図3に示したT(VG)内で5−5’のV/Gの値でインゴット30を成長させたとき、シリコンウエハ5Bは、図5に示したような結晶欠陥分布を有することができる。この場合、シリコンウエハ5Bの遷移領域はIDP領域150にのみ分布している。すなわち、シリコンウエハ5Bの遷移領域はVDP領域には分布していない。
Alternatively, when the
または、図3に示したT(VG)内で6−6’のV/Gの値でインゴット30を成長させたとき、シリコンウエハの遷移領域はVDP領域にのみ分布している。すなわち、シリコンウエハの遷移領域はIDP領域には分布していない。
Alternatively, when the
結局、本実施例に係るシリコンウエハにおいて、IDP領域は、遷移領域全体において、次の数式1のようにm%を占め、VDP領域は、遷移領域全体において、次の数式2のようにn%を占めることができる。
As a result, in the silicon wafer according to the present embodiment, the IDP region occupies m% as in the following
ここで、0≦x≦1である。 Here, 0 ≦ x ≦ 1.
例えば、シリコンウエハの直径を基準として、IDP領域は遷移領域全体の70%以上を占め、VDP領域は遷移領域全体の30%未満を占めることができる。このとき、図4に例示したように、遷移領域を含むシリコンウエハ5Aにおいて、VDP領域はシリコンウエハ5Aの周縁部に位置し、IDP領域はシリコンウエハ5Aの周縁部の内側の中央に位置することができる。または、シリコンウエハの直径を基準として、VDP領域は遷移領域全体の70%以上を占め、IDP領域は遷移領域全体の30%未満を占めることができる。このとき、図4の例示とは異なり、遷移領域において、IDP領域はシリコンウエハの周縁部に位置し、VDP領域はシリコンウエハの周縁部の内側の中央に位置することができる。しかし、これに限定されず、シリコンウエハの遷移領域において、VDP領域とIDP領域は多様な形態で位置することができる。
For example, based on the diameter of the silicon wafer, the IDP region can occupy 70% or more of the entire transition region, and the VDP region can occupy less than 30% of the entire transition region. At this time, as illustrated in FIG. 4, in the
一方、前述したT(VG)内のV/Gでインゴットを育成する間、多様な因子により、初期設定されたT(VG)を外れたV/Gでインゴット30が育成されることがある。したがって、所望の10nm〜30nmの大きさの結晶欠陥が優勢な遷移領域としてインゴット30が育成されるかを評価する必要がある。そのために、本実施例では、マジックス(Magics)法を用いる。
On the other hand, while the ingot is grown with V / G in the T (VG) described above, the
一般に、既存のマジックス法によれば、ウエハサンプルを撮影して映像を獲得すると、互いに異なるカラーで様々なピクセル(pixel)が映像に表示される。このとき、ピクセルが形成するパターンを通じて、ウエハサンプルが有する欠陥が成長工程、スライシング工程、エッチング工程及び研磨工程のいずれの工程から引き起こされたかを推測する。このように、既存のマジックス法は、ただ、欠陥のソースを評価するために用いられた。しかし、本出願人は、前述したマジックス法を用いて、次のような方法で結晶欠陥の大きさを検出した。 In general, according to the existing Magics method, when a wafer sample is captured and an image is acquired, various pixels are displayed in the image in different colors. At this time, it is estimated whether a defect of the wafer sample is caused from a growth process, a slicing process, an etching process, or a polishing process through a pattern formed by the pixels. Thus, the existing Magics method was only used to assess the source of defects. However, the present applicant has detected the size of crystal defects by the following method using the above-mentioned Magics method.
以下、育成中の単結晶シリコンインゴット30から切り取ったウエハサンプルに含まれた結晶欠陥のうち30nmより小さい大きさの結晶欠陥が優勢であるか否か(すなわち、ウエハサンプルが遷移領域として形成されているか否か)をマジックス法により評価する方法を、次のように、添付の図面を参照して説明する。 Hereinafter, whether or not a crystal defect having a size smaller than 30 nm is dominant among crystal defects included in a wafer sample cut from the growing single crystal silicon ingot 30 (that is, the wafer sample is formed as a transition region). A method for evaluating whether or not by the Magics method will be described with reference to the accompanying drawings as follows.
まず、直径12インチ(300mm)の単結晶シリコンインゴットを育成しながら、インゴットの育成方向に垂直な水平方向にインゴットを切断して、ウエハサンプルを準備する。 First, while growing a single crystal silicon ingot having a diameter of 12 inches (300 mm), the ingot is cut in a horizontal direction perpendicular to the growing direction of the ingot to prepare a wafer sample.
図6Aは、ウエハサンプルにCuヘイズ法を適用した後のウエハサンプルの平面図を示し、図6B及び図6Cは、ウエハサンプルをマジックス法により撮影した映像を示す。図6B及び図6Cにおいて、マジックス法により得られた映像は、ピクセルを互いに異なるカラーにより区分して表示するが、同図は白黒に見えるので、理解を助けるために、ピクセル(pixel)1のカラーはOと表示し、ピクセル2のカラーは☆と表示し、ピクセル3のカラーは△と表示して区分した。また、図6B及び図6Cの映像は、ただ幾つかのピクセル(すなわち、ピクセル1ないしピクセル3)のみを表示しているが、これに限定されず、より多くのピクセルを区分して表示することができる。
FIG. 6A shows a plan view of the wafer sample after the Cu haze method is applied to the wafer sample, and FIGS. 6B and 6C show images of the wafer sample taken by the Magics method. In FIGS. 6B and 6C, the images obtained by the magics method are displayed with pixels separated by different colors. However, since the figure looks black and white, in order to help understanding, the image of
もし、既存の結晶欠陥の評価方法、例えばCuヘイズ法によれば、図6Aに示したように、ウエハサンプルにおいて、VDP領域は黒色で表示され、IDP領域は白色で表示されるだけである。したがって、Cuヘイズ法によれば、VDP領域とIDP領域に含まれた結晶欠陥のうち30nmより小さい大きさを有する結晶欠陥がどのくらい優勢であるかを評価できなかった。すなわち、既存の結晶欠陥の評価方法によれば、30nmより小さい、即ち、0nm〜19nmの大きさの結晶欠陥のみを優勢に有する遷移領域を含むシリコンウエハを作製することができなかった。 If the existing crystal defect evaluation method, for example, the Cu haze method is used, as shown in FIG. 6A, in the wafer sample, the VDP region is displayed in black and the IDP region is only displayed in white. Therefore, according to the Cu haze method, it has not been possible to evaluate how dominant the crystal defects having a size smaller than 30 nm among the crystal defects included in the VDP region and the IDP region. That is, according to the existing crystal defect evaluation method, it was not possible to produce a silicon wafer including a transition region predominantly having crystal defects smaller than 30 nm, that is, having a size of 0 nm to 19 nm.
しかし、本実施例によれば、ウエハサンプルが30nmより小さい大きさを有する結晶欠陥が優勢であるか否かを、次のように評価することができる。 However, according to the present embodiment, it can be evaluated as follows whether or not the crystal defects having a size of the wafer sample smaller than 30 nm are dominant.
まず、カメラ(図示せず)によりウエハサンプルを撮影すると、互いに異なるカラーのピクセル(例えば、ピクセル1〜ピクセル3)を見せる図6B又は図6Cに例示したような映像が得られる。
First, when a wafer sample is photographed by a camera (not shown), an image as shown in FIG. 6B or FIG. 6C showing pixels of different colors (for example,
このとき、本出願人は、図6Bまたは図6Cに示した映像を走査電子顕微鏡(SEM:Scanning Electron Microscope)でレビュー(review)した後、透過電子顕微鏡(TEM:Transmission Electro Microscope)で観察した結果、ピクセル別結晶欠陥の体積を究明することができた。すなわち、マジックス法により撮影された映像を通じて、結晶欠陥の大きさをピクセルの種類に応じて評価できることを見出した。 At this time, the applicant has reviewed the image shown in FIG. 6B or FIG. 6C with a scanning electron microscope (SEM), and then observed the image with a transmission electron microscope (TEM: Transmission Electron Microscope). The volume of crystal defects by pixel could be investigated. That is, it has been found that the size of crystal defects can be evaluated according to the type of pixel through an image photographed by the Magics method.
図7は、マジックス法により獲得した映像の各ピクセルと体積との関係をTEMで分析したグラフであって、横軸はピクセル番号を示し、縦軸は体積を示す。ここで、相関係数(R2)は0.9であり、相関関係式はy=3427.7x2−4700.4x+23968であり得る。 FIG. 7 is a graph in which the relationship between each pixel and volume of an image acquired by the Magics method is analyzed by TEM. The horizontal axis indicates the pixel number, and the vertical axis indicates the volume. Here, the correlation coefficient (R 2 ) is 0.9, and the correlation equation may be y = 3427.7x 2 -4700.4x + 23968.
図8は、TEMを用いて撮影したピクセル1に該当する結晶欠陥のイメージを示す。ここで、[100],[011],
TEMは、オングストローム(Å)単位の大きさを有する結晶欠陥の大きさ及び種類を検出することができる装備であるので、各ピクセルを図8のようにTEMで撮影して、ピクセル別結晶欠陥の大きさを評価することができた。また、多数のピクセルをTEMで撮影して、ピクセル別欠陥の大きさが、図7に示したように相関性を有することを見出した。図7を参照すると、ピクセルの番号が小さくなるほど、結晶欠陥の体積が小さくなることがわかる。これは、ピクセル番号が小さくなるほど結晶欠陥の大きさが小さいことを暗示する。また、図8を参照すると、ピクセル1の結晶欠陥の大きさは、約10nm〜19nmの大きさを有することがわかる。
Since the TEM is a device capable of detecting the size and type of crystal defects having a size of angstrom (Å), each pixel is photographed with the TEM as shown in FIG. The size could be evaluated. In addition, a large number of pixels were photographed with a TEM, and it was found that the size of each pixel defect has a correlation as shown in FIG. Referring to FIG. 7, it can be seen that the smaller the pixel number, the smaller the volume of crystal defects. This implies that the smaller the pixel number, the smaller the crystal defect size. Referring to FIG. 8, it can be seen that the size of the crystal defect of the
したがって、既存に評価できなかった30nmよりも小さい大きさの結晶欠陥の具体的な大きさを、マジックス法により撮影した映像に表示されるピクセルを通じて検出することができる。 Therefore, the specific size of a crystal defect having a size smaller than 30 nm that could not be evaluated can be detected through pixels displayed in an image photographed by the magics method.
図9は、ピクセルのヒストグラム(histogram)を示すグラフであって、横軸はピクセル番号を示し、縦軸は各ピクセルの度数(又は、密度)を示す。 FIG. 9 is a graph showing a histogram of pixels, where the horizontal axis indicates the pixel number and the vertical axis indicates the frequency (or density) of each pixel.
ウエハサンプルを撮影した映像から、図9に示したような各ピクセルのヒストグラムを生成する。その後、ヒストグラムにおいて各ピクセル番号の度数を評価して、ウエハサンプルに含まれた結晶欠陥の大きさを確認することができる。 A histogram of each pixel as shown in FIG. 9 is generated from an image obtained by photographing the wafer sample. Thereafter, the frequency of each pixel number is evaluated in the histogram, and the size of the crystal defect included in the wafer sample can be confirmed.
以下、ピクセル1に該当する大きさの結晶欠陥を優勢に有するウエハサンプルを作製しようとする。
Hereinafter, a wafer sample having a crystal defect having a size corresponding to the
例えば、図6Bに示したウエハサンプルの映像において、周縁部にはピクセル1からピクセル3までのカラー(O、☆、△)が表示される反面、周縁部の内側の中央にはピクセル1のカラー(O)のみ表示されている。このような図6Bに例示した映像から、図9に示したヒストグラム曲線200を求める。このとき、ピクセル番号1に該当する度数が臨界度数よりも大きいので、ピクセル1に該当する大きさの結晶欠陥を優勢に有する遷移領域としてシリコンウエハが形成されたものと決定する。ここで、臨界度数とは、優勢の程度に応じて決定される。例えば、優勢の程度が前述したk%である場合、臨界度数は全体ピクセルの数のk%を意味する。すなわち、この場合には、T(VG)内のV/Gでインゴット30が成長しているので、図6Bに示したウエハサンプルは、所望の大きさの結晶欠陥が優勢な遷移領域として形成されたシリコンウエハであって、合格である。
For example, in the image of the wafer sample shown in FIG. 6B, the colors (O, ☆, Δ) from
もし、T(VG)内でV/Gがさらに低くなると、マジックス法により撮影したウエハサンプルの映像は図6Cの通りである。この場合、IDP領域の結晶欠陥が優勢に含まれた遷移領域としてシリコンウエハが形成されたので、これもまた合格である。 If V / G is further lowered within T (VG), an image of the wafer sample taken by the Magics method is as shown in FIG. 6C. In this case, since the silicon wafer is formed as a transition region in which crystal defects in the IDP region are predominately included, this is also acceptable.
しかし、図9に示したヒストグラム曲線202が得られたとき、ピクセル番号1に該当する度数は臨界度数よりも小さく、代わりにピクセル2に該当する度数が臨界度数よりも大きいので、シリコンウエハは、ピクセル2に該当する大きさの結晶欠陥を優勢に有するため、不合格である。したがって、T(VG)を逸脱したV/Gの値を△V/Gだけ低くして、T(VG)内のV/Gでインゴット30が成長するようにすることで、本実施例に係るシリコンウエハを作製することができる。
However, when the
もし、各ピクセル番号別結晶格子の大きさが、図7に基づいて予め定められ、各結晶欠陥の大きさに相応するV/Gが予め定められていれば、△V/Gは容易に求めることができる。図9の場合、ピクセル2に該当する結晶欠陥の大きさに該当するV/Gから、ピクセル1に該当する結晶欠陥の大きさに該当するV/Gを減算して、△V/Gを得ることができる。このとき、△V/Gを調整して、ピクセル1の度数がピクセル2の度数よりも多くなるようにする場合(202→200)、度数の分布は増加するようになる。したがって、これを考慮して△V/Gの値を決定することができる。
If the size of the crystal lattice for each pixel number is predetermined based on FIG. 7 and V / G corresponding to the size of each crystal defect is predetermined, ΔV / G can be easily obtained. be able to. In the case of FIG. 9, ΔV / G is obtained by subtracting V / G corresponding to the size of the crystal defect corresponding to
以上で説明したように、本実施例によれば、切り取ったウエハサンプルに含まれた結晶欠陥の大きさが30nmより小さい、例えば、10nm〜19nmであるか否かを、前述したようにマジックス法により評価することができる。したがって、単結晶シリコンインゴット30を成長させるV/GがT(VG)の範囲を外れる時、V/GがT(VG)内に属するように正確に調整することができるので、本実施例に係るシリコンウエハは、VDP領域及びIDP領域のうち少なくとも一つの領域に含まれた結晶欠陥のうち10nm〜30nmの大きさの結晶欠陥を優勢に有する遷移領域としてのみ形成されることがわかる。
As described above, according to the present embodiment, whether or not the size of the crystal defect included in the cut wafer sample is smaller than 30 nm, for example, 10 nm to 19 nm, is determined as described above. It can be evaluated by law. Therefore, when V / G for growing the single
さらに、本実施例によれば、マジックス法によりウエハサンプルに含まれた結晶欠陥の大きさを評価するとき、ウエハサンプルを熱処理するなどの付加的な前処理工程を行う必要がない。したがって、ウエハサンプルをより迅速に評価して、育成中のインゴット成長工程に直ちにフィードバックして反映できるので、生産時間を短縮することができる。 Furthermore, according to the present embodiment, when the size of crystal defects contained in the wafer sample is evaluated by the Magics method, it is not necessary to perform an additional pretreatment process such as heat treatment of the wafer sample. Therefore, the wafer sample can be evaluated more quickly and can be immediately fed back and reflected in the growing ingot growth process, so that the production time can be shortened.
以下、前述した実施例に係るシリコンウエハを製造するための、単結晶シリコンインゴット成長装置及び方法について、次のように添付の図面を参照して説明する。しかし、後述する単結晶シリコンインゴット成長装置及び方法は、本実施例に係るシリコンウエハ以外に、一般のシリコンウエハを製造するためにも利用できることは勿論である。 Hereinafter, a single crystal silicon ingot growth apparatus and method for manufacturing a silicon wafer according to the above-described embodiment will be described with reference to the accompanying drawings as follows. However, it is needless to say that the single crystal silicon ingot growth apparatus and method to be described later can be used for manufacturing a general silicon wafer in addition to the silicon wafer according to the present embodiment.
図10は、実施例に係る単結晶シリコンインゴットの成長方法を説明するためのフローチャートである。 FIG. 10 is a flowchart for explaining a method of growing a single crystal silicon ingot according to the embodiment.
図2及び図10を参照すると、単結晶シリコンインゴット30の回転角速度を計算する(ステップ302)。そのために、回転角速度計算部92は、引き上げ部40から提供されたインゴット30が回転する速度及びセンサ90から提供されたセンシングされたインゴット30の直径を用いて、インゴット30の回転角速度を計算することができる。
Referring to FIGS. 2 and 10, the rotational angular velocity of the single
ステップ302の後に、第1比較部94は、回転角速度計算部92で計算された回転角速度を目標回転角速度TSRと比較し、比較された結果を角速度エラー値として流速制御部96に出力する(ステップ304)。
After
ステップ304の後に、流速制御部96は、第1比較部94から受信した角速度エラー値に応じて、成長する単結晶シリコンインゴット30の直径がセンシングされる部分34に溶融シリコン20の流速を減少させる(ステップ306)。そのために、流速制御部96は、引き上げ部40及び/または支持軸駆動部16を制御して流速を減少させることができる。すなわち、流速制御部96は、引き上げ部40を介してインゴット30の回転速度を制御し、支持軸駆動部16を介してるつぼ10の回転速度を制御する。もし、角速度エラー値に基づいて、測定された回転角速度が目標回転角速度TSRよりも大きいと判断されると、流速制御部96は流速を減少させる。直径がセンシングされる部分34がシリコン溶融液20のメニスカスに該当する場合、シリコン溶融液20の流速を減少させて、メニスカスの流動を安定化させることができる。
After
ステップ306の後に、直径センシング部90は、単結晶シリコンインゴット30の直径をセンシングする(ステップ308)。
After
ステップ308の後に、第2比較部110は、直径センシング部90でセンシングされた直径と目標直径TDとを比較し、比較された結果を直径エラー値として引き上げ部40に出力する(ステップ310)。
After
ステップ310の後に、引き上げ部40は、直径エラー値に応じて、成長する単結晶シリコンインゴット30の引き上げ速度を可変させ、可変された引き上げ速度で単結晶シリコンインゴット30を回転させながら引き上げる(ステップ312)。したがって、直径エラー値に応じて、成長する単結晶シリコンインゴット30の引き上げ速度を調整することができる。
After
図11A及び図11Bは、インゴット30の引き上げ速度Vの軌跡を示すグラフであって、横軸は時間を示し、縦軸は引き上げ速度Vを示す。
11A and 11B are graphs showing the trajectory of the pulling speed V of the
図12は、既存と本実施例に係る引き上げ速度のマージンを示す図である。ここで、Pバンドは、図1に示した小さなボイド領域とOバンドとの間の境界を示す。 FIG. 12 is a diagram showing a margin of the pulling speed according to the existing example and the present example. Here, the P band indicates a boundary between the small void region and the O band shown in FIG.
一般に、直径センシング部90でセンシングされた直径に応じて、引き上げ部40は単結晶シリコンインゴット30の引き上げ速度を制御する。例えば、直径センシング部90のセンシングされたインゴット30の直径が目標直径TDよりも大きいと、引き上げ部40は、インゴット30の実測直径が目標直径よりも大きい分だけインゴット30の引き上げ速度を高める。しかし、直径センシング部90のセンシングされた直径が目標直径TDよりも小さいと、引き上げ部40は、実測直径が目標直径よりも小さい分だけインゴット30の引き上げ速度を低下させる。このとき、直径がセンシングされる部分であるメニスカス34は、インゴット30の育成時に生成されるノードや溶融シリコン20の流速の強度に影響を受けて不安定となり得る。このように、メニスカス34が不安定であるにもかかわらず、不安定なメニスカス34を介してセンシングした実測直径によって引き上げ速度を調整する場合、図11Aに示されたように、引き上げ速度がT(VG)内の引き上げ速度の目標軌跡320を外れて変動する幅322が非常に大きくなることがある。この場合、図12に示したように、Pバンド(小さなボイド領域とOバンド領域との間)領域の結晶欠陥336、V領域、またはI領域の結晶欠陥334を含むことで不良処理可能なインゴット30またはシリコンウエハの度数が多くなることがある(330参照)。
In general, the pulling
これとは異なり、本実施例では、前述した問題を解決するために、前述したステップ302〜ステップ306を通じてメニスカス34の流動を安定化させた後に、直径センシング部90により直径を正確にセンシングし、正確にセンシングされた値に基づいて引き上げ速度を調整する。したがって、図11Bに示したように、引き上げ速度Vが目標引き上げ速度の軌跡320を外れて変動する幅324が減少するようになる。したがって、図12を参照すると、成長する単結晶シリコンインゴット30の引き上げ速度のマージンは、既存L1の0.015mm/min〜0.016mm/minから本実施例L2の0.010mm/min〜0.030mm/min、例えば、0.025mm/minに大きく増加することができる。したがって、図12に示したように、本実施例の場合、ウエハサンプルの度数を見ると、P領域とI領域の結晶欠陥を含むことで不良処理可能なインゴット30またはシリコンウエハがないことがわかる(332参照)。これは、同一のシリコン溶融液20の量で生産性を10%以上増加させることができるだけでなく、インゴット30の成長速度もまた10%以上向上させる。
In contrast, in this embodiment, in order to solve the above-described problem, after the flow of the
図13は、他の実施例に係る単結晶シリコンインゴットの成長方法を説明するためのフローチャートである。 FIG. 13 is a flowchart for explaining a method of growing a single crystal silicon ingot according to another embodiment.
図2及び図13を参照すると、第1制御部120は、ヒーター60の最大発熱部の位置62を決定する(ステップ402)。
Referring to FIGS. 2 and 13, the
ステップ402の後に、第2制御部130は、第1制御部120から受信したヒーター60の最大発熱部の決定された位置62に応じて最大磁場プレーン(MGP:Maximum Gauss Plane)の位置を決定する(ステップ404)。ここで、MGPとは、磁場印加部80から発生する磁場の水平成分が最大となる部分を意味する。磁場印加部80は、断熱材70によってヒーター60と熱的に遮断される。
After
ヒーター60は、上下方向に均一に発熱してもよく、上下方向にその発熱量を調節することもできる。もし、ヒーター60が上下方向に均一に発熱する場合、最大発熱部は、ヒーター60の中央または中央より少し上側に位置する。しかし、ヒーター60が上下方向に発熱量を調節できる場合には、最大発熱部は任意に調整可能である。
The
ステップ404の後に、第2制御部130は、磁場印加部80を制御して、決定された位置にMGPが形成されるようにるつぼ10に磁場を印加する(ステップ406)。
After
その後、ステップ408で最大発熱部の位置が変更された時、最大発熱部の変更された位置62に応じてMGPの位置を調整する(ステップ410)。第1制御部120は、ヒーター60を制御して、最大発熱部の位置62を変更させることができる。ヒーター60が移動する場合、最大発熱部の位置62も変化し得る。第2制御部130は、第1制御部120を介して最大発熱部の変更された位置62を確認し、変更された位置に応じてMGPが形成される位置を調整する。
Thereafter, when the position of the maximum heat generating portion is changed in
ステップ410の後に、第2制御部130は、調整された位置にMGPが形成されるように磁場印加部80を制御して、磁場をるつぼ10に印加する(ステップ412)。
After
実施例によれば、MGPは、最大発熱部の位置62よりも低い位置に位置するように決定することができる。例えば、MGPは、シリコン融液20の界面を基準として最大発熱部の位置62よりも20%〜40%低い位置に位置してもよい。すなわち、シリコン融液20の界面から最大発熱部の位置62が第1距離D1だけ離隔していると、MGPは、シリコン融液20の界面から第1距離D1よりも20%〜40%低い第2距離D2だけ離隔して位置することができる。第2距離D2は50mm〜300mmであってもよく、例えば、150mmであってもよい。
According to the embodiment, the MGP can be determined to be located at a position lower than the
図14Aは、MGPの位置によるIDPマージンの最大値を示し、図14Bは、MGPの位置によるIDPマージンの最大値の70%の値を示す。各グラフにおいて、横軸はMGPの位置を示し、MGPの位置は、シリコン融液20の界面を‘0’とし、界面の下方に行くほど(−)値が大きくなる。図14BのREFは、本実施例に係るMGPと比較される基準値を示す。
FIG. 14A shows the maximum value of the IDP margin according to the position of the MGP, and FIG. 14B shows a value that is 70% of the maximum value of the IDP margin according to the position of the MGP. In each graph, the horizontal axis indicates the position of the MGP, and the MGP position is set to “0” at the interface of the
図14A及び図14Bを参照すると、MGPは、−50mm〜−300mmに位置することができ、−150mmのとき、IDPのマージンは最大となることがわかる。 Referring to FIGS. 14A and 14B, it can be seen that the MGP can be located between −50 mm and −300 mm, and the margin of the IDP is maximized when it is −150 mm.
一方、前述した最大発熱部の位置62とMGPの位置を調整してシリコン融液20の対流を制御できるだけでなく、磁場印加部80によって印加される磁場の強度によってもシリコン融液20の対流を制御することができる。例えば、磁場印加部80からるつぼ10に印加される磁場は、2000〜3400ガウスであってもよく、2800ガウスの時、IDPマージンは最大となることがわかる。
On the other hand, not only can the convection of the
図15Aは、磁場の強度によるIDPマージンの最大値を示し、図15Bは、磁場の強度によるIDPマージンの最大値の70%の値を示す。各グラフにおいて、縦軸はIDPマージンを示し、横軸は磁場の強度をガウスで示す。図15BのREFは、本実施例に係るガウスと比較される基準値を示す。 FIG. 15A shows the maximum value of the IDP margin due to the strength of the magnetic field, and FIG. 15B shows the value of 70% of the maximum value of the IDP margin due to the strength of the magnetic field. In each graph, the vertical axis indicates the IDP margin, and the horizontal axis indicates the magnetic field strength in gauss. REF in FIG. 15B indicates a reference value compared with Gauss according to the present embodiment.
図15A及び図15Bを参照すると、磁場の強度が2800ガウスのとき、IDPのマージンは、0.007mm/minから0.010mm/minないし0.030mm/minに増加することができ、例えば、0.020mm/minないし0.022mm/minまでIDPマージンが向上することができる。 Referring to FIGS. 15A and 15B, when the magnetic field strength is 2800 gauss, the IDP margin can be increased from 0.007 mm / min to 0.010 mm / min to 0.030 mm / min, for example, 0 The IDP margin can be improved from 0.020 mm / min to 0.022 mm / min.
このように、IDPのマージンが増加する場合、IDP領域が形成される温度領域である1250℃〜1420℃の長さ区間が拡張されて、前述したシリコンウエハの作製条件が遥かに容易となる。 As described above, when the IDP margin increases, the length range of 1250 ° C. to 1420 ° C., which is the temperature region in which the IDP region is formed, is expanded, and the above-described silicon wafer fabrication conditions become much easier.
一般に、単結晶シリコンインゴット30の回転角速度を変更させる場合、シリコン融液20の界面の膨らみ程度、インゴット30の成長方向の温度勾配(G=Gs+Gm)(ここで、Gsはインゴットの温度勾配を示し、Gmはシリコン融液20の温度勾配を示す)、インゴット30とシリコン融液20が接する部分においてインゴット30の半径方向の温度勾配の差(△G=Gse−Gsc)(ここで、Gse及びGscは、インゴット30の下部の周縁部及び中央の温度勾配をそれぞれ示す。)、インゴット30に含まれた酸素の濃度、インゴット30とシリコン融液20との間に形成される過冷領域の大きさなどが変更される。例えば、シリコンインゴット30の回転角速度が増加すると、シリコン融液20の界面は非常に膨らみ、温度勾配Gが大きくなり、温度勾配の差(△G)が小さくなり、酸素の濃度が低くなるので、良好な品質のインゴット30を生成することができるが、引き上げ速度の制御は難しくなる。これと反対に、シリコンインゴット30の回転角速度が減少すると、シリコン融液20の界面は平らになり、温度勾配Gが小さくなり、温度勾配の差△Gが大きくなり、酸素の濃度が高くなるなど、不良品質のインゴット30が生成されることがあるが、引き上げ速度の制御は容易となる。しかし、磁場により、このような関係は崩れることがある。また、一般に、図2に示したシリコン融液20は、インゴット30の回転によって矢印方向22に対流し、るつぼ10の回転によって矢印方向24に対流する。しかし、シリコン融液20の対流は、MGPを基準として上部と下部が遮断され得る。
Generally, when the rotational angular velocity of the single
既存とは異なり、前述した本実施例によれば、最大発熱部の位置に応じてシリコン融液の対流を考慮してMGPを決定し、磁場の強度を適宜調整してシリコン融液20の対流を制御する。したがって、回転角速度を変更しながら発生し得る前述した問題点を補償することができる。すなわち、MGPが、最大発熱部位の位置62よりもシリコン融液20の界面から20%〜40%さらに低いとき、矢印方向22にインゴット30の中央に向かって対流が強くなることで、ベイカンシーとインタースティシャルとの再結合区間の確保が可能であるので、IDP領域のマージンが増加するようになる。
Unlike the existing one, according to the above-described embodiment, the MGP is determined in consideration of the convection of the silicon melt according to the position of the maximum heat generating portion, and the convection of the
本実施例では、10nm〜30nmの大きさの結晶欠陥を優勢に有する遷移領域として形成されたシリコンウエハまたはインゴットを成長させるために、図2に示した装置を用いた。しかし、前述した図10及び図13に示した方法を行う図2に示された成長装置は、例示的なものに過ぎず、各ステップを行うために、自動成長制御器(AGC:Automatic Growing Controller)(図示せず)または自動温度制御器(ATC:Automatic Temperature Controller)(図示せず)などをさらに用いてもよいことは勿論である。 In this example, the apparatus shown in FIG. 2 was used to grow a silicon wafer or ingot formed as a transition region having crystal defects having a size of 10 nm to 30 nm. However, the growth apparatus shown in FIG. 2 that performs the method shown in FIGS. 10 and 13 is merely an example, and an automatic growth controller (AGC) is used to perform each step. ) (Not shown) or an automatic temperature controller (ATC) (not shown) may be used.
また、前述した図10及び図13に示した単結晶シリコンインゴットの成長方法は、同時に使用してもよく、これらのうち一つの方法のみ使用してもよい。また、本実施例に係るシリコンウエハを作製するために、単結晶シリコンインゴット30の回転角速度、MGP、磁場の強度、最大発熱部位の位置以外に、冷却ガスであるアルゴンガスなどの不活性ガスの圧力/流量、熱遮蔽部材50とシリコン融液20の界面間の間隔(melt gap)、熱遮蔽部材50の形状、ヒーター60の個数、るつぼ10の回転速度をさらに用いてもよいことは勿論である。
Moreover, the growth method of the single crystal silicon ingot shown in FIGS. 10 and 13 described above may be used at the same time, or only one of them may be used. Further, in order to manufacture the silicon wafer according to the present embodiment, in addition to the rotational angular velocity, MGP, magnetic field strength, and position of the maximum heat generation portion of the single
以上、実施例を中心に説明したが、これは単なる例示であり、本発明を限定するものではなく、本発明の属する分野における通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上に例示していない種々の変形及び応用が可能であるということが理解されるであろう。例えば、実施例に具体的に示した各構成要素は変形実施が可能である。そして、このような変形及び応用による差異点は、添付の特許請求の範囲で規定する本発明の範囲に含まれるものと解釈しなければならない。 Although the embodiments have been described above, this is merely an example, and is not intended to limit the present invention. Any person who has ordinary knowledge in the field to which the present invention belongs will be described. It will be understood that various modifications and applications not exemplified above are possible without departing from the characteristics. For example, each component specifically shown in the embodiments can be modified. And the difference by such a deformation | transformation and application must be interpreted as being included in the scope of the present invention prescribed in the attached claim.
本実施例は、30nmより小さい微細な大きさの結晶欠陥を有する、半導体用高品質の単結晶シリコンインゴット及びウエハを生産するのに利用することができる。 This embodiment can be used to produce high-quality single crystal silicon ingots and wafers for semiconductors having crystal defects of a fine size smaller than 30 nm.
Claims (33)
前記るつぼの周囲に設置されて、前記るつぼに熱を加えるヒーターと、
前記ヒーターの最大発熱部の位置に応じて決定された位置に最大磁場プレーン(MGP)が形成されるように前記るつぼに磁場を印加する磁場印加部とを含む、単結晶シリコンインゴット成長装置。 A crucible containing a silicon melt;
A heater installed around the crucible to apply heat to the crucible;
A single crystal silicon ingot growth apparatus comprising: a magnetic field application unit configured to apply a magnetic field to the crucible so that a maximum magnetic field plane (MGP) is formed at a position determined according to a position of a maximum heat generation unit of the heater.
前記ヒーターを制御して、前記最大発熱部の位置を変更する第1制御部と、
前記最大発熱部の変更された位置に応じて調整された位置に前記MGPが形成されるように前記磁場印加部を制御する第2制御部とをさらに含む、請求項14に記載の単結晶シリコンインゴット成長装置。 The single crystal silicon ingot growth apparatus comprises:
A first control unit that controls the heater to change a position of the maximum heat generating unit;
The single crystal silicon according to claim 14, further comprising: a second control unit that controls the magnetic field application unit so that the MGP is formed at a position adjusted according to the changed position of the maximum heat generating unit. Ingot growth device.
前記ヒーターの最大発熱部の位置を決定するステップと、
前記最大発熱部の決定された位置に応じて最大磁場プレーン(MGP)の位置を決定するステップと、
前記決定された位置に前記MGPが形成されるように前記磁場を前記るつぼに印加するステップとを含む、単結晶シリコンインゴットの成長方法。 A single crystal silicon ingot growth apparatus, which is provided in a single crystal silicon ingot growth apparatus, includes a crucible for storing a silicon melt, a heater for applying heat to the crucible, and a magnetic field applying unit for applying a magnetic field to the crucible. A method for growing a crystalline silicon ingot, comprising:
Determining the position of the maximum heating portion of the heater;
Determining a position of a maximum magnetic field plane (MGP) according to the determined position of the maximum heat generating part;
Applying the magnetic field to the crucible so that the MGP is formed at the determined position.
前記最大発熱部の位置が変更されたとき、前記最大発熱部の変更された位置に応じて前記MGPの位置を調整するステップと、
前記磁場を前記るつぼに印加して、前記調整された位置に前記MGPを形成するステップとをさらに含む、請求項21に記載の単結晶シリコンインゴットの成長方法。 The method for growing the single crystal silicon ingot is:
Adjusting the position of the MGP according to the changed position of the maximum heat generating part when the position of the maximum heat generating part is changed;
The method for growing a single crystal silicon ingot according to claim 21, further comprising: applying the magnetic field to the crucible to form the MGP at the adjusted position.
前記るつぼ内のシリコンが溶融されるように、前記るつぼに熱を加えるヒーターと、
前記単結晶シリコンインゴットを回転させながら引き上げる引き上げ部と、
前記単結晶シリコンインゴットの回転角速度を計算する回転角速度計算部と、
前記計算された回転角速度を目標回転角速度と比較し、比較された結果を角速度エラー値として出力する第1比較部と、
前記角速度エラー値に応じて、前記成長する単結晶シリコンインゴットの直径がセンシングされる部分に前記溶融シリコンの流速を調整する流速制御部と、
前記単結晶シリコンインゴットの直径をセンシングする直径センシング部とを含む、単結晶シリコンインゴット成長装置。 A crucible containing molten silicon for growing a single crystal silicon ingot;
A heater that applies heat to the crucible so that the silicon in the crucible is melted;
A pulling portion for pulling up the single crystal silicon ingot while rotating;
A rotational angular velocity calculator for calculating a rotational angular velocity of the single crystal silicon ingot;
A first comparison unit that compares the calculated rotational angular velocity with a target rotational angular velocity and outputs the compared result as an angular velocity error value;
According to the angular velocity error value, a flow rate control unit that adjusts the flow rate of the molten silicon in a portion where the diameter of the growing single crystal silicon ingot is sensed,
A single crystal silicon ingot growth apparatus including a diameter sensing unit that senses a diameter of the single crystal silicon ingot.
前記引き上げ部は、前記直径エラー値に応じて可変された引き上げ速度で前記単結晶インゴットを回転させながら引き上げる、請求項27に記載の単結晶シリコンインゴット成長装置。 The single crystal silicon ingot growth apparatus further includes a second comparison unit that compares the sensed diameter with a target diameter and outputs the compared result as a diameter error value.
28. The single crystal silicon ingot growth apparatus according to claim 27, wherein the pulling unit pulls up the single crystal ingot while rotating the single crystal ingot at a pulling speed varied according to the diameter error value.
前記単結晶シリコンインゴットの回転角速度を測定するステップと、
前記測定された回転角速度を目標回転角速度と比較して角速度エラー値を決定するステップと、
前記角速度エラー値を用いて、前記成長する単結晶シリコンインゴットの直径がセンシングされる部分に前記溶融シリコンの流速を調整するステップと、
前記単結晶シリコンインゴットの直径をセンシングするステップとを含む、単結晶シリコンインゴットの成長方法。 A crucible containing molten silicon for growing a single crystal silicon ingot, a heater that applies heat to the silicon in the crucible to melt the silicon, and a pull that pulls up while rotating the single crystal silicon ingot A method for growing a single crystal silicon ingot performed in a single crystal silicon ingot growth apparatus including a portion,
Measuring the rotational angular velocity of the single crystal silicon ingot;
Comparing the measured rotational angular velocity with a target rotational angular velocity to determine an angular velocity error value;
Adjusting the flow rate of the molten silicon to a portion where the diameter of the growing single crystal silicon ingot is sensed using the angular velocity error value;
Sensing a diameter of the single crystal silicon ingot, and growing the single crystal silicon ingot.
前記直径エラー値を用いて、前記成長する単結晶シリコンインゴットの引き上げ速度を可変させるステップとをさらに含む、請求項29に記載の単結晶シリコンインゴットの成長方法。 The method for growing a single crystal silicon ingot compares the sensed diameter with a target diameter to determine a diameter error value;
30. The method for growing a single crystal silicon ingot according to claim 29, further comprising varying a pulling rate of the growing single crystal silicon ingot using the diameter error value.
前記溶融シリコンの流速を減少させることで前記メニスカスの流動が安定化される、請求項29に記載の単結晶シリコンインゴットの成長方法。 The portion where the diameter is sensed corresponds to the meniscus of the molten silicon,
30. The method for growing a single crystal silicon ingot according to claim 29, wherein the flow of the meniscus is stabilized by decreasing the flow rate of the molten silicon.
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2012-0054652 | 2012-05-23 | ||
KR1020120054653A KR101379799B1 (en) | 2012-05-23 | 2012-05-23 | Apparatus and method for growing monocrystalline silicon ingots |
KR10-2012-0054654 | 2012-05-23 | ||
KR10-2012-0054653 | 2012-05-23 | ||
KR1020120054652A KR101379798B1 (en) | 2012-05-23 | 2012-05-23 | Apparatus and method for growing monocrystalline silicon ingots |
KR1020120054654A KR101366154B1 (en) | 2012-05-23 | 2012-05-23 | High quality silicon monocrystalline ingot and wafer for semiconductor |
PCT/KR2013/002710 WO2013176396A1 (en) | 2012-05-23 | 2013-04-02 | Single crystal silicon ingot and wafer, and apparatus and method for growing said ingot |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015519285A true JP2015519285A (en) | 2015-07-09 |
Family
ID=49624038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015512563A Pending JP2015519285A (en) | 2012-05-23 | 2013-04-02 | Single crystal silicon ingot and wafer, ingot growth apparatus and method thereof |
Country Status (5)
Country | Link |
---|---|
US (1) | US20150147258A1 (en) |
JP (1) | JP2015519285A (en) |
CN (1) | CN104334774A (en) |
DE (1) | DE112013002642T5 (en) |
WO (1) | WO2013176396A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10141413B2 (en) * | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
KR101472349B1 (en) * | 2013-05-21 | 2014-12-12 | 주식회사 엘지실트론 | Silicon monocrystalline ingot and wafer for semiconductor |
JP6052189B2 (en) * | 2014-01-16 | 2016-12-27 | 信越半導体株式会社 | Heat treatment method for silicon single crystal wafer |
KR101729515B1 (en) * | 2015-04-14 | 2017-04-24 | 주식회사 엘지실트론 | Method for growing silicon single crystal ingot |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153081A (en) * | 2002-10-31 | 2004-05-27 | Shin Etsu Handotai Co Ltd | Soi wafer and method of manufacturing the same |
JP2009537442A (en) * | 2006-05-19 | 2009-10-29 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | Control of formation of agglomerated point defects and oxygen clusters induced from silicon single crystal side surface during CZ growth |
JP2011068531A (en) * | 2009-09-28 | 2011-04-07 | Sumco Corp | Pulling method for silicon single crystal |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100954291B1 (en) * | 2008-01-21 | 2010-04-26 | 주식회사 실트론 | Apparatus for manufacturing high-quality semiconductor single crystal ingot and Method using the same |
KR101105475B1 (en) * | 2009-02-04 | 2012-01-13 | 주식회사 엘지실트론 | Method for manufacturing single crystal minimizing process-deviation |
KR101304444B1 (en) * | 2010-04-07 | 2013-09-04 | 주식회사 엘지실트론 | Apparatus for manufacturing semiconductor single crystal ingot using magnetic field and Method thereof |
-
2013
- 2013-04-02 US US14/402,405 patent/US20150147258A1/en not_active Abandoned
- 2013-04-02 CN CN201380026674.2A patent/CN104334774A/en active Pending
- 2013-04-02 DE DE112013002642.2T patent/DE112013002642T5/en not_active Ceased
- 2013-04-02 WO PCT/KR2013/002710 patent/WO2013176396A1/en active Application Filing
- 2013-04-02 JP JP2015512563A patent/JP2015519285A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153081A (en) * | 2002-10-31 | 2004-05-27 | Shin Etsu Handotai Co Ltd | Soi wafer and method of manufacturing the same |
JP2009537442A (en) * | 2006-05-19 | 2009-10-29 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | Control of formation of agglomerated point defects and oxygen clusters induced from silicon single crystal side surface during CZ growth |
JP2011068531A (en) * | 2009-09-28 | 2011-04-07 | Sumco Corp | Pulling method for silicon single crystal |
Also Published As
Publication number | Publication date |
---|---|
US20150147258A1 (en) | 2015-05-28 |
CN104334774A (en) | 2015-02-04 |
DE112013002642T5 (en) | 2015-03-19 |
WO2013176396A1 (en) | 2013-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4808832B2 (en) | Method for producing defect-free crystals | |
JP5167651B2 (en) | Method for measuring distance between heat shield member lower end surface and raw material melt surface, and method for controlling the distance | |
US7524371B2 (en) | Method for manufacturing defect-free silicon single crystal | |
US9650725B2 (en) | Method for manufacturing a defect-controlled low-oxygen concentration silicon single crystal wafer | |
US20060005761A1 (en) | Method and apparatus for growing silicon crystal by controlling melt-solid interface shape as a function of axial length | |
JP3627498B2 (en) | Method for producing silicon single crystal | |
JP2015519285A (en) | Single crystal silicon ingot and wafer, ingot growth apparatus and method thereof | |
US20160160388A1 (en) | Silicon single crystal ingot and wafer for semiconductor | |
JP4193610B2 (en) | Single crystal manufacturing method | |
JP5145721B2 (en) | Method and apparatus for producing silicon single crystal | |
KR101862157B1 (en) | Method and apparatus for manufacturing silicon monocrystalline ingot | |
JP3867476B2 (en) | Silicon single crystal manufacturing method and silicon single crystal manufacturing apparatus | |
JP2005015313A (en) | Method for manufacturing single crystal, and single crystal | |
JP2019081680A (en) | Quality determination method for silicon block, quality determination program for silicon block, and manufacturing method for silicon single crystal | |
KR101366154B1 (en) | High quality silicon monocrystalline ingot and wafer for semiconductor | |
TWI785889B (en) | Method for estimating oxygen concentration of silicon single crystal, method for manufacturing silicon single crystal, and device for manufacturing silicon single crystal | |
KR101379798B1 (en) | Apparatus and method for growing monocrystalline silicon ingots | |
JP5716689B2 (en) | Silicon single crystal manufacturing method and silicon single crystal manufacturing apparatus | |
KR101379799B1 (en) | Apparatus and method for growing monocrystalline silicon ingots | |
KR101540567B1 (en) | Single crystalline ingots, method and apparatus for manufacturing the ingots | |
JP5509636B2 (en) | Defect analysis method of silicon single crystal | |
JP2008189523A (en) | Method for manufacturing single crystal | |
KR101781463B1 (en) | Apparatus and method for growing silicon single crystal ingot | |
JP3823717B2 (en) | Method for producing silicon single crystal | |
US20240003047A1 (en) | Method and apparatus for growing silicon single crystal ingots |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160906 |