JP2015512238A - 過渡サージ制御技術回路 - Google Patents

Abstract

【課題】電気サージからハードウェア又は装置を保護する能動形サージ抑圧又は保護回路を提供すること。【解決手段】動作中，サージ状態がないときは，回路は信号経路を介して入力源から接続された負荷へ信号を通過させる。サージがあるときは，回路は自動的にサージを感知し，信号経路から迂回させる。信号経路を沿った信号の伝送を許すか，阻止するかいずれかのために，信号経路に沿って切替え部品が提供される。サージを迂回させるとき，回路は切替え部品を閉状態（伝送を許す）から開状態（伝送を阻止する）に自動的に変化させる。サージが過ぎ去った後，回路は切替え部品を開状態から閉状態に自動的に変化させる。信号経路からサージ状態を迂回させることに応答して，ほかの自動的な回路の振舞を達成することもできる。【選択図】図１

Description

本発明は概略，サージ保護回路及びその改善に関する。より詳細には，本発明は，自動的にリセット可能なサージ保護回路及びその改善に関する。

本発明は，２０１２年２月１０日付け出願の米国仮特許出願第６１／５９７，６３１号“Transient Control Technology Circuit"の恩恵及び優先権を主張し，ここにその全内容を参照して組み込む。

通信装置，計算機，家庭用ステレオアンプ，テレビ，その他の電子装置は，益々，電気エネルギサージによる損傷を受けやすい種々の電子部品を用いて製造されている。雑音だけでなく，電力線及び伝送線路電圧の急変化は，接続されている装置の動作周波数範囲を変化させ，電子装置を著しく損傷又は破壊することがある。このようなサージ状態の影響を受けた電子装置は，修理又は交換が非常に高価なことがある。したがって，これらの装置及び部品を電力サージから保護する費用効果的な方法が必要である。

サージ保護器は，落雷，開閉サージ，過渡現象，雑音，不正接続若しくはほかの異常状態，又は電力線若しくは伝送線路を伝わる障害による電流及び電圧の大きな変化に起因する損傷から電子装置を保護することを補助する。このような保護方式は，航空会社の運用に固有の安全に対する配慮が増加しているため，電子回路の信頼性がしばしば強化された精査の対象になる，航空宇宙産業において特に重要である。民間用又は軍用航空機システムに対する過電圧又は過電流による電力サージの効果は，航空機に搭載された種々のシステムの危険な破壊を起こすことがあり，安全な航空会社の運行のために軽減しなければならない。最近の航空機に搭載された電子システム，特に，飛行特性又は航法システムに影響を与える飛行に重要な電子回路の数は増加し続けているため，このようなシステムがシステムを通じて伝ぱする電力サージによる損傷又は障害を受け難いことが重要である。これらの危険性を減少させるために，電子回路又はほかの電子装置を介した電力サージの伝ぱを防止するための航空機電気システムの一部として，保護回路又は装置が組み込まれてきた。

しかし，従来の保護回路は，通常，過電流障害状態の際，開放になるように構成されたヒューズを用いる。ほかの保護回路は，直列又は並列の受動型サージ保護装置を用いる。サージの伝ぱを防止するために，これらのヒューズ又は保護素子が開放又はトリップすると，接続された電気システムは保護状態になるが，回路が航空機の接続されたシステムに障害を起こすことがある。実際，適切な航空機の機能又は動作に関して多くのシステムが互いに相互運用性を有するため，サージ保護方式に起因する第１システムから第２システムへの障害の伝ぱは非常に好ましくなく，航空機の安全運行に損害を与えることがある。

したがって，過電圧又は過電流状態を自動的に感知し，過電圧又は過電流状態に能動的に応答し，過電圧又は過電流状態が正規の状態に戻ったとき，自動的にリセットされる能動型サージ保護システム又は回路が望ましい。サージ保護システムは，一つのシステムの障害が別の接続されたシステムに伝ぱしたり，障害を生じさせたりしない電力サージ保護を提供することが望ましい。さらに，サージ保護システム又は回路は，製造が安価であり，サージ保護装置に最適な連携又は振舞を提供しつつ軽いことが望ましい。

サージ状態を自動的に感知し，サージ状態が消散したとき自動的にリセットするように構成される装置及び方法が開示される。一つの実施例においては，自動サージ感知保護装置は，空間を規定するきょう体と，きょう体に接続された入力ポートと，きょう体に接続された出力ポートとを含んでもよい。第１トランジスタは筐体内に配置され，第１端子，第２端子及び第３端子を有してもよく，第１端子は入力ポートに接続され，第２端子は出力ポートに接続される。第１トランジスタは，導通設定から非導通設定に自動的に切り替わるように構成されてもよく，導通設定は第１端子から第２端子へ信号伝ぱを許し，非導通設定は第１端子から第２端子への信号伝ぱを阻止する。第１トランジスタにバイアスを加えるために，きょう体内に少なくとも一つの抵抗を配置し，第１トランジスタの第３端子に接続してもよい。サージ信号を入力ポートから接地に迂回させるために，きょう体内に少なくとも一つのダイオードを配置し，入力ポートに接続してもよい。第１トランジスタの導通設定から非導通設定への切替えを制御するために，第２トランジスタを第１トランジスタの第３端子に接続してもよい。

本発明のほかのシステム，方法，特徴及び利点は，以降の図面及び詳細な説明を吟味すれば，当業者には明白であるか，明白になるであろう。すべてのそのような更なるシステム，方法，特徴及び利点は本明細書に含まれ，本発明の範囲内であり，本願の請求項によって保護されるものとする。図面に示された構成部品は必ずしも正確な縮尺ではなく，本発明の重要な特徴をより良く示すために強調されていることがある。図面において，種々の図を通して類似の参照番号は類似の部品を指す。

本発明の実施例による，２電力入力を有し，自動的にサージを感知し，サージ後にリセットするように構成された過渡現象制御技術サージ保護回路の概略回路図である。 本発明の実施例による，単一電力入力及び正極性を有し，自動的にサージを感知し，サージ後にリセットするように構成された過渡現象制御技術サージ保護回路の概略回路図である。 本発明の実施例による，単一電力入力及び負極性を有し，自動的にサージを感知し，サージ後にリセットするように構成された過渡現象制御技術サージ保護回路の概略回路図である。

図１を参照すると，過渡現象制御技術サージ保護回路１００の概略回路図が示されている。サージ保護回路１００は，別の方法では負荷（１０３，１０４）に損傷を与えるか，又は破壊することがある電気サージからどのような接続された負荷（１０３，１０４）も保護するように動作する。保護された負荷（１０３，１０４）は任意の形態の電気装置，例えば航空機に搭載された電気ユニット，通信装置，移動体通信用鉄塔（ｃｅｌｌ ｔｏｗｅｒ），基地局，パーソナル計算機，サーバ，通信網部品又は装置，通信網コネクタ，又は任意のほかの種類のサージに影響を受けやすい電子装置，であってよい。サージ保護回路１００は，コンデンサ，抵抗，インダクタ，ダイオード及びＩＧＢＴのような，いくつかの種々の電気部品を含む。例として，サージ保護回路１００は特定のコンデンサ，抵抗，インダクタ，ダイオード又はＩＧＢＴの値と，特定のサージ保護又はエネルギ蓄積機能を達成するための構成を有するように説明されるであろう。しかし，ほかの特定のコンデンサ，抵抗，インダクタ，ダイオード若しくはＩＧＢＴの値又は構成を用いて，ほかの電気，サージ保護又はエネルギ蓄積の特性を達成してもよい。類似して，特定のコンデンサ，抵抗，インダクタ，ダイオード又はＩＧＢＴの回路素子及び値を有する好適な構成又は実施例が示されているが，本発明において説明した正確な回路素子又は値を使用する必要はない。このように，上記のコンデンサ，抵抗，インダクタ，ダイオード又はＩＧＢＴは，本発明の実施例を説明するために使用されたに過ぎず，本発明を制限するものではない。

サージ保護回路１００は，サージ保護又は抑圧素子として実現してもよい。サージ保護回路１００は，正電圧源１０１と負荷１０３との間のサージ保護装置を接続するための正入力ポート１０５及び正出力ポート１１０を含む。類似して，サージ保護回路１００は，負電圧源１０２と負荷１０４との間のサージ保護装置を接続するための負入力ポート１５５及び負出力ポート１６０を含む。電圧源（１０１，１０２）は，ＤＣ２７０Ｖ，２０Ａの電源であってよい。一つの実施例においては，サージ保護回路１００は，きょう体又は利用者がサージ保護又は抑圧素子を電圧源（１０１，１０２）及び負荷（１０３，１０４）に物理的に接続できるようにするほかの箱（ｅｎｃｌｏｓｕｒｅ）の一部として形成してもよいし，含めてもよい。

入力ポート（１０５，１５５）及び出力ポート（１１０，１６０）は，信号を搬送する導体，例えば同軸ケーブルとはめ合うか，又は別様に接続するように構成される。いくつかの実施例においては，サージ保護回路１００は双方向に動作するように構成してもよく，回路に組み込まれたサージ抑圧素子は出力ポートとして機能する入力ポート又はその逆を有することができる。電源（１０１，１０２）と接続された負荷（１０３，１０４）との間の導体経路又は伝送線路に沿ったサージ保護回路１００を有するサージ抑圧素子を電気的に接続することによって，ほかの方法では接続された負荷（１０３，１０４）を損傷又は破壊することがある電気サージは，サージ保護装置によって消散する。通常のサージ保護方法は，サージ電流を代替の並列するサージ経路に沿ったサージ素子（例えば，シリコンアバランシェダイオード）に迂回させることによって，任意の接続された装置に現れる電圧レベルを低下させるように動作するに過ぎない。しかし，サージ素子の通過（ｌｅｔ ｔｈｒｏｕｇｈ）電圧又は通過電力にために，サージの一部又は残りは依然として接続された装置に現れる。サージ保護回路１００は，以降更に詳細に説明するとおり，サージ電流の迂回に加えて，切替え部品（例えば，ＩＧＢＴ）を組み込むことによって，このようなサージ電圧又は電流すべてを阻止するように動作する。したがって，サージ保護回路１００は，保護すべきシステム又は装置に現れるサージ電圧レベルを単に低下させるのではなく，全サージ電圧を完全に阻止し，全サージ電流を接続されたシステム又は装置に伝ぱしないように迂回させ，その結果，接続されたシステム又は装置にサージエネルギが伝ぱしないようになる。

サージ保護回路１００は，正入力ポート１０５から正出力ポート１１０に延びる信号経路１０６を組み込む。類似して，信号経路１５６は，負入力ポート１５５から負出力ポート１６０へ延びる。接地又は帰線導体１３０もまた，サージ保護回路１００の一部として含まれる。帰線導体１３０は，コネクタポートを介して外部接地に接続されるように構成された信号線路であってもよいし，サージ保護装置の外部きょう体の一部であってもよい。各入力ポート（１０５，１５５）に各電源（１０１，１０２）が示されている。各出力ポート（１１０，１６０）に接続された各負荷（１０３，１０４）が示されている。任意の更なるサージ保護回路素子がないときは，入力ポート（１０５，１５５）からの電力サージはそれぞれの信号経路（１０６，１５６）に沿って出力ポート（１１０，１６０）に伝ぱし，接続された負荷（１０３，１０４）に干渉し，損傷を与え又は破壊する可能性がある。

サージ保護回路１００は，サージが接続された負荷（１０３，１０４）と干渉しないように，入力ポート（１０５，１５５），出力ポート（１１０，１６０）及び帰線導体１３０の間に接続された種々の回路素子を含む。これらの回路素子は，サージが接続された負荷（１０３，１０４）に到達する前にサージを自動的迂回させるように構成されるだけでなく，非サージ状態又はサージ状態下のサージ保護回路１００の動作に基づいて，サージ保護回路１００の信号経路を変更し，自動的にリセットするようにも構成される。したがって，サージの存在によるサージ保護回路１００の障害がほかの接続されたシステムに伝ぱしたり，障害を起こすことがない。

サージ保護回路１００において使用される種々の部品についてより特化すると，３個のコンデンサ（１２１，１２２，１２３）が設けられ，各コンデンサ（１２１，１２２，１２３）の一端は帰線導体１３０に電気的に接続され，他端は，正入力ポート１０５から正出力ポート１１０に延びる信号経路１０６に沿って，電気ノードに接続される。インダクタ１２０もまた，信号経路１０６に沿って接続される。３個のコンデンサ（１２１，１２２，１２３）及びインダクタ１２０は，電力供給源，誘導モータ負荷，又は入力ポート１０５又は負荷１０３に接続されたほかの干渉装置から生ずるどのような逆（ｂａｃｋ）電磁界（ＥＭＦ）効果も無くすパイフィルタの要素である。類似して，３個のコンデンサ（１７１，１７２，１７３）が，負入力ポート１５５から負出力ポート１６０に延びる信号経路１５６に沿って，帰線導体１３０と電気ノードとの間に接続される。上記と類似する理由で，インダクタ１７０も信号経路１５６に沿って接続され，３個のコンデンサ（１７１，１７２，１７３）と共にパイフィルタを形成する。

サージ保護回路１００はまた，第１絶縁ゲート（ＩＧＢＴ）１１６も含む。第１ＩＧＢＴ１１６は３端子素子であり，一つの端子１１７（例えば，コレクタ）が正入力ポート１０５に接続され，第２端子１１８（例えば，エミッタ）が正出力ポート１１０に接続される。第１の導通設定において，ＩＧＢＴ１１６は正出力ポート１０５に現れた信号が信号経路１０６に沿って正出力ポート１１０に伝ぱできるようにする。第１抵抗１４１，第２抵抗１４２，第３抵抗１４３を含む複数のバイアス抵抗又は分流器１４０が，ＩＧＢＴ１１６をバイアスするために，ＩＧＢＴ１１６の第３端子１１９（例えば，ゲート）に接続される。上記の複数の抵抗の値は，電圧源（１０１，１０２）の目標動作電圧及び負荷電流から導出される。第１抵抗１４１，第２抵抗１４２及び第３抵抗１４３は分流ネットワークを形成して，第３抵抗１４３を通る電流（すなわち，ゲート電流）がＩＧＢＴ１１６を飽和領域に駆動するために十分大きいとき，ＩＧＢＴ１１６が第２の非導通設定で動作するためのバイアスレベル及び／又はしきい値を設定する。一つの実施例においては，第１抵抗１４１は約６５オーム，第２抵抗１４２は約２．７キロオーム，第３抵抗１４３は約１オームであってよい。

類似して，３端子を有する第２ＩＧＢＴ１６６が設けられ，一つの端子１６７が負入力ポート１５５に接続され，第２端子１６８が負出力ポート１６０に接続される。第１ＩＧＢＴ１１６についての上記の説明と同一に，又は類似して，第２ＩＧＢＴ１６６は，負出力ポート１５５に現れた信号が信号経路１５６に沿って負出力ポート１６０に伝ぱできるようにする第１の導通設定を有する。第１ＩＧＢＴ１１６についての上記の説明と同一に，又は類似して，第４抵抗１９１，第５抵抗１９２，第６抵抗１９３を含む複数のバイアス抵抗又は分流器１９０が，ＩＧＢＴ１６６をバイアスするために，第２ＩＧＢＴ１６６の第３端子１６９に接続される。抵抗１９０は，上述の対応する抵抗１４０と同一の値を有してよい。ＩＧＢＴ（１１６，１６６）の両端の電圧が急に減少又は無くなったときに更なる回路保護を提供するために，フライバックダイオード（１８１，１８６）もまた，それぞれＩＧＢＴ（１１６，１６６）の両端に設けてもよい。

ツェナーダイオード（１２６，１２５）が，帰線導体１３０（すなわち，接地）と，信号経路１０６に沿った電気ノードとの間に接続される。類似して，ツェナーダイオード（１７６，１７５）が帰線導体１３０と信号経路１５６に沿った電気ノードとの間に接続される。サージ信号が信号経路１０６に沿って現れたとき，サージ信号が負荷１０３に伝ぱして，負荷を損傷する可能性がある前に，ツェナーダイオード（１２６，１２５）がサージエネルギの少なくともいくらかを帰線導体１３０に流す。類似して，サージ信号が信号経路１５６に沿って現れたとき，サージ信号が負荷１０４に伝ぱして，負荷を損傷する可能性がある前に，ツェナーダイオード（１７６，１７５）がサージエネルギの少なくともいくらかを帰線導体１３０に流す。ツェナーダイオード（１２６，１２５，１７６，１７５）は任意の所望のしきい値電圧を有してよく，電圧源（１０１，１０２）の最大連続動作電圧の１０％に基づいて選択してもよいし，所与の回路のために所望のサージ量に耐えるための好適な，又は使用するサージ迂回技術（例えば，シリコンアバランシェダイオード（ＳＡＤ），金属酸化物バリスタ（ＭＯＶ），ガス放電管（ＧＤＴ），等）に基づいて選択してもよい。

ツェナーダイオード（１２６，１２５，１７６，１７５）とＩＧＢＴ（１１６，１６６）との組合せは，電力サージ波形に曝されたとき，装置の高信頼な保護を提供する。サージエネルギを管理するためにツェナーダイオード（１２６，１２５，１７６，１７５）及びＩＧＢＴ（１１６，１６６）を一緒に用いることによって，ツェナーダイオード（１２６，１２５，１７６，１７５）だけがあるときには任意の接続された装置にサージの残りをもたらす可能性がある通過電圧が完全に除去される。ＩＧＢＴ（１１６，１６６）の１又は複数が接続された装置へのサージの経路を阻止するための開回路を提供するため，サージ電流は，ツェナーダイオード（１２６，１２５，１７６，１７５）の１又は複数を通って完全に迂回サージ経路に沿って流れる。このようにして，サージ電圧又はエネルギが単に低下するのではなく，任意の接続された装置に関する限り，無にされる。一つの実施例においては，管理される電力サージ波形は，DO160 Waveform 5A規格の要求条件に対して，２０００Ｖ，２０００Ａ，４０／１２０μｓのパルスである。しかし，任意の所望の電力サージ波形に適応するために，代替の実施形態を設計してもよい。代替の実施例においては，ＳＡＤ，ＭＯＶ，ＧＤＴなどのようなほかの回路素子又は部品をツェナーダイオード（１２６，１２５，１７６，１７５）のいずれかの代わりに用いてもよい。類似して，ある実施例においては，ＩＧＢＴ（１１６，１６６）の代わりに，又は追加で，代替の切替え部品（例えば，スイッチ，トランジスタ，フリップフロップ，接触器，等）を用いてもよい。

サージ信号が正入力ポート１０５にもたらされ，帰線導体１３０に迂回させられたとき，ＩＧＢＴ１１６の動作は，第１の導通設定から第２の非導通設定に変わる。サージ信号の少なくとも一部は感知制御１１５を通って複数の抵抗１４０に至る。感知制御１１５は，非サージ信号が現れたときは導通しないが，サージ信号が現れたとき導通し始める任意の回路素子又は素子であってよい。複数の抵抗１４０からのバイアスによって，第２の非導通設定にあるとき，ＩＧＢＴ１１６は，正入力ポート１０５に現れる信号が信号経路１０６に沿って正出力ポート１１０に伝ぱしないようにする。

負入力ポート１５５に現れたサージ信号が帰線導体１３０に迂回させられたとき，類似の動作が起こる。サージ信号の少なくとも一部が感知制御１６５を通過したとき，複数の抵抗１９０からのバイアスによって，第２ＩＧＢＴ１６６の動作は第２の非導通設定に変わる。第２ＩＧＢＴ１６６の第２の非導通設定は，負入力ポート１５５に現れる信号が信号経路１５６に沿って負出力ポート１６０に伝ぱしないようにする。ＩＧＢＴ（１１６，１６６）は，第１端子（１１７，１６７）及び第２端子（１１８，１６８）の両端で約１，０００Ｖに耐えることができ，約４０Ａの電流を通過させることができる。第１の導通設定にあるとき，ＩＧＢＴ（１１６，１６６）は低連続電力損失（例えば，約２．１ＶＣＥ）を示す。

このようにして，入力ポート（１０５，１５５）のサージ信号が自動的に感知され，接続された負荷（１０３，１０４）以外に向けられる，すなわち迂回させられるだけでなく，サージ信号が接地に流されたことに応答して，入力ポート（１０５，１５５）から出力ポート（１１０，１６０）へ導く信号経路（１０６，１５６）自体がＩＧＢＴ（１１６，１６６）によって自動的に開放され，これによってサージ状態のとき，システムの一部からほかへ障害が伝染することが防止又は軽減される。サージ信号が入力ポート（１０５，１５５）に現れなくなると，信号経路（１０６，１５６）はＩＧＢＴ（１１６，１６６）によって自動的に再度閉じられる。代替の実施例においては，サージ信号を感知したこと及び／又はサージ信号が接地に迂回させられたことに応答して，種々の信号経路のいずれかをも所望又は設計のとおりに自動的に変更し，サージ信号が現れなくなった後，自動的にリセットしてもよい。

次に図２に移ると，正極性回路として構成され，自動的にサージを感知し，サージ後にリセットするように構成された，単一電力入力を有する過渡現象制御技術サージ保護回路２００の概略回路図が示されている。電源２０５は，以降詳細に説明するように，種々の電子部品を介して負荷２５０に接続されている。一つの実施例においては，種々の電子部品は，印刷回路基板に物理的に搭載され，電源２０５及び／又は負荷２５０と接続するように構成されてもよい。ある実施形態においては，電子部品は，電源２０５と接続する入力ポートと，負荷２５０と接続する出力ポートとを有するきょう体又はほかの箱に収容してもよい。サージ保護回路２００のある構造又は機能的態様は，上述の通りの概略回路図１００の構造又は機能的態様と同一又は類似であってもよいし，同一に又は類似して動作してもよい。

サージ保護回路２００において使用されている種々の電子部品により特化すると，以降より詳細に説明するとおり，信号経路を制御する三つの接続端子（２４５，２４６，２４７）を有するトランジスタ２４０（例えば，ＩＧＢＴ）が設けられる。電源２０５又はほかの信号源が，トランジスタ２４０の第１接続端子２４５において，トランジスタ２４０に接続されている。負荷２５０は，トランジスタ２４０の第２接続端子２４６においてトランジスタ２４０に接続されている。このように，電源２０５からトランジスタ２４０を通って接続された負荷２５０に信号経路２０１が形成される。正常動作時（例えば，サージ状態がないとき）には，トランジスタ２４０は導通設定にあり，信号は信号経路２０１に沿って，トランジスタ２４０を通過できる。しかし，サージ状態においては，トランジスタ２４０は非導通設定に変わり，信号は信号経路２０１に沿ってトランジスタ２４０を通過できないようになる。

抵抗（２２０，２２６）は，トランジスタ２４０の第３端子２４７と電源２０５とに接続され，導通設定又は非導通設定のトランジスタ２４０をバイアスすることを補助する。抵抗２２０は，サージ状態がないとき，電源２０５から抵抗２２６へ電流が流れるようにし，信号又は電力が電源２０５から信号経路２０１に沿って負荷２５０へ流れることができるように，トランジスタ２４０を導通設定にバイアスする。

ツェナーダイオード（２１０，２１２，２１４）は，信号経路２０１に導かれたサージを迂回させるように，電源２０５に接続される。抵抗（２２４，２２２）はツェナーダイオード（２１０，２１２，２１４）に接続される。第１トランジスタ２４０の導通設定から非導通設定に，又はその逆の切替えを制御するために，三つの接続端子（２３５，２３６，２３７）を有する第２トランジスタ２３０もまた設けられる。第２トランジスタ２３０の第１端子２３５は，抵抗２２６を介して第１トランジスタ２４０の第３端子２４７に接続される。第２トランジスタ２３０の第２端子２３６は接地又は帰線に接続される。第２トランジスタ２３０の第３端子２３７は抵抗２２２に接続される。このようにして，サージがツェナーダイオード（２１０，２１２，２１４）に遭遇したとき，ツェナーダイオード（２１０，２１２，２１４）は過電圧状態を感知して，サージ電流を抵抗２２４に導通させ始める。電流はまた抵抗２２２にも流れ，第２トランジスタ２３０（例えば，ＩＧＢＴ）の第１端子２３５と第２端子２３６との間が導通し始めるように第２トランジスタを駆動する。

第２トランジスタ２３０が導通し始めたとき，抵抗２２０からの電流は抵抗２２６ではなく第２トランジスタ２３０を通って流れる。このように，第１トランジスタ２４０は正常な導通設定から非導通設定に変わる。図１に関して説明したものと類似して，第１トランジスタ２４０にかかる電圧が急に減少又は無くなったとき，更なる保護を提供するために，第１トランジスタ２４０の両端に渡ってフライバックダイオード２４２が設けられる。代替の実施例においては，同一又は類似の方法で，第２トランジスタ２３０の両端に渡ってもフライバックダイオードを設けてもよい。

抵抗２２０は１００キロオームの抵抗，抵抗２２４は４７キロオームの抵抗であってよい。抵抗（２２６，２２２）は１キロオームの抵抗であってよい。第１及び第２トランジスタ（２４０，２３０）は双方ともIRG4BC40S ＩＧＢＴであってよい。第１トランジスタ２４０は，信号経路２０１に沿って低損失で最適な電力転送が提供されるように，所望の電圧及び／又は電流を扱えるように選択してもよい。高速切替え能力及び高電力処理容量のためにＩＧＢＴを用いてもよいが，代替の切替え部品に比べてより高価であり重いことがある。回路２００内の他と異なる電気部品の数を最小化するため，第２トランジスタ２３０は第１トランジスタ２４０と同一の電気部品を選択してもよいし，動作中に現れる信号に適応するようにほかのトランジスタ又は切替え素子を選択してもよい。ツェナーダイオード（２１０，２１２，２１４）は，ほかのサージ迂回素子（例えば，ＳＡＤ，ＭＯＶ，ＧＤＴ，など）で補充又は置き換えてもよい。種々のサージ迂回素子は代替サージ迂回回路の性能を提供してもよい（例えば，ＧＤＴは，サージが迂回させれられる前に，より長い遅延がある）。

次に図３に移ると，自動的にサージを感知し，サージ後にリセットするように構成された，単一電力入力を有する過渡現象制御技術サージ保護回路３００の概略回路図が示されている。サージ保護回路３００は，正極性回路である図２に示したサージ保護回路２００に類似して動作する負極性回路である。電源３０５は，以降詳細に説明するように，種々の電子部品を介して負荷３５０に接続されている。一つの実施例においては，種々の電子部品は，印刷回路基板に物理的に搭載され，電源３０５及び／又は負荷３５０と接続するように構成されてもよい。ある実施形態においては，電子部品は，電源３０５と接続する入力ポートと，負荷３５０と接続する出力ポートとを有するきょう体又はほかの箱に収容してもよい。サージ保護回路３００のある構造又は機能的態様は，上述の通りの概略回路図１００の構造又は機能的態様と同一又は類似であってもよいし，同一に又は類似して動作してもよい。

サージ保護回路３００において使用されている種々の電子部品により特化すると，以降より詳細に説明するとおり，信号経路を制御する三つの接続端子（３４２，３４３，３４１）を有するトランジスタ３４０（例えば，ＩＧＢＴ）が設けられる。電源３０５又はほかの信号源が，トランジスタ３４０の第１接続端子３４２において，トランジスタ３４０に接続されている。負荷３５０は，トランジスタ３４０の第２接続端子３４３においてトランジスタ３４０に接続されている。正常動作時（例えば，サージ状態がないとき）には，トランジスタ３４０は導通設定にあり，信号はトランジスタ３４０を通過できる。しかし，サージ状態においては，トランジスタ３４０は非導通設定に変わり，信号はトランジスタ３４０を通過できないようになる。

抵抗（３２６，３２４）は，トランジスタ３４０の第３端子３４１と接地３６０とに接続され，導通設定又は非導通設定のトランジスタ３４０をバイアスすることを補助する。抵抗３２４は，サージ状態がないとき，電源３０５から抵抗３２６へ電流が流れるようにし，信号又は電力が電源３０５から負荷３５０へ流れることができるように，トランジスタ３４０を導通設定にバイアスする。

ツェナーダイオード（３１０〜３１７）は，サージを迂回させるように，電源３０５に接続される。抵抗（３２０，３２２）はツェナーダイオード（３１０〜３１７）に接続される。第１トランジスタ３４０の導通設定から非導通設定に，又はその逆の切替えを制御するために，三つの接続端子（３３２，３３３，３３１）を有する第２トランジスタ３３０もまた設けられる。第２トランジスタ３３０の第２端子３３２は，抵抗３２６を介して第１トランジスタ３４０の第３端子３４１に接続される。第２トランジスタ３３０の第１端子３３２は電源３０５に接続される。第２トランジスタ３３０の第３端子３３１は抵抗３２２に接続される。このようにして，サージがツェナーダイオード（３１０，３１１）に遭遇したとき，ツェナーダイオード（３１０，３１１）は過電圧状態を感知して，サージ電流を抵抗３２０に導通させ始める。電流はまた抵抗３２２にも流れ，第２トランジスタ３３０（例えば，ＩＧＢＴ）の第１端子３３２と第２端子３３３との間が導通し始めるように第２トランジスタを駆動する。

第２トランジスタ３３０が導通し始めたとき，抵抗３２４からの電流は抵抗３２６ではなく第２トランジスタ３３０を通って流れる。このように，第１トランジスタ３４０は正常な導通設定から非導通設定に変わる。図１に関して説明したものと類似して，第１トランジスタ３４０にかかる電圧が急に減少又は無くなったとき，更なる保護を提供するために，第１トランジスタ３４０の両端に渡ってフライバックダイオード３４５が設けられる。代替の実施例においては，同一又は類似の方法で，第２トランジスタ３３０の両端に渡ってもフライバックダイオード３３５を設けてもよい。

抵抗３２４は９９キロオームの抵抗，抵抗３２０は４８キロオームの抵抗であってよい。抵抗（３２６，３２２）は１キロオームの抵抗であってよい。第１及び第２トランジスタ（３４０，３３０）は双方ともIRG4BC40S ＩＧＢＴであってよい。第１トランジスタ３４０は，低損失で最適な電力転送が提供されるように，所望の電圧及び／又は電流を扱えるように選択してもよい。高速切替え能力及び高電力処理容量のためにＩＧＢＴを用いてもよいが，代替の切替え部品に比べてより高価であり重いことがある。回路３００内の他と異なる電気部品の数を最小化するため，第２トランジスタ３３０は第１トランジスタ３４０と同一の電気部品を選択してもよいし，動作中に現れる信号に適応するようにほかのトランジスタ又は切替え素子を選択してもよい。ツェナーダイオード（３１０〜３１７）は，ほかのサージ迂回素子（例えば，ＳＡＤ，ＭＯＶ，ＧＤＴ，など）で補充又は置き換えてもよい。種々のサージ迂回素子は代替サージ迂回回路の性能を提供してもよい（例えば，ＧＤＴは，サージが迂回させられる前に，より長い遅延がある）。

上述のサージ保護回路１００，２００又は３００は，同一又は類似の機能を達成するために，別の回路素子の値又は異なる，追加の，若しくはより少ない回路素子に変更又は代替の設計をしてもよい。サージ保護回路１００，２００又は３００はまた，任意の所望の電圧又は電流動作レベルの応用に変更してもよい。サージ保護回路１００，２００又は３００は，ＡＣ機能又はＤＣ機能を実現するための部品で設計してもよい。このように，サージ保護回路１００，２００又は３００は，広範な通常又は共通に予想されるサージレベル用に構成してもよいし，特定のシステム又は装置に適合するように個別化した構成で設計及び構築してもよい。所望の機能を達成するために，少数の電気部品を用いることによって，製造費用を減少させ，回路を実現した装置の重量を低く保つことができる。

サージ保護回路１００，２００又は３００を実現した回路素子は，箱又はきょう体内に配置した個別素子であってもよいし，及び／又は印刷回路基板に搭載若しくは電気的に接続してもよい。使用する箱は，利用者が自分のシステム又は装置に回路を組み込むことができるように入力ポート及び／又は出力ポートを有してもよい。ある実施例においては，箱はコネクタであり，そのコネクタに種々の回路素子が集積されていてもよい。

本発明の実施例を説明的に開示した。したがって，本明細書を通じて用いた用語は非制限的に読むことが望ましい。当業者であれば，この教示に対するわずかな修正を想起するであろうが，ここに正当化される特許の範囲内に制限されるものは，本発明が貢献する技術に対する改善の範囲に合理的に入るすべての実施形態であり，本願の請求項及びその均等物に照らすことを除いて，本願発明の範囲は制限されないことを理解されたい。

Claims (20)

1. 自動サージ感知保護装置であって，
   入力ポートと，
   出力ポートと，
   第１端子，第２端子及び第３端子を有する第１トランジスタであって，前記第１端子は前記入力ポートに接続され，前記第２端子は前記出力ポートに接続され，前記第１トランジスタは導通設定から非導通設定に自動的に切り替わるように構成され，前記導通設定は前記第１端子から前記第２端子への信号の伝ぱを許し，前記非導通設定は前記第１端子から前記第２端子への信号の伝ぱを阻止する，第１トランジスタと，
   前記第１トランジスタをバイアスするための，前記第１トランジスタの前記第３端子に接続された少なくとも一つの抵抗と，
   前記入力ポートから接地へサージ信号を迂回させるための，前記入力ポートに接続された少なくとも一つのダイオードと，
   前記第１トランジスタの前記導通設定から前記非導通設定への切替えを制御するための，前記第１トランジスタの前記第３端子に接続された第２トランジスタと，
   を備える自動サージ感知保護装置。
2. 前記第１トランジスタは，前記サージ信号が前記入力ポートから前記接地へ迂回させられた後，前記非導通設定から前記導通設定に自動的に切り替わるように構成される，請求項１に記載の自動サージ感知保護装置。
3. 前記第１トランジスタは，絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であり，前記第２トランジスタはＩＧＢＴである，請求項２に記載の自動サージ感知保護装置。
4. きょう体内に配置され，前記出力ポート及び前記第１トランジスタの前記第２端子に接続されたインダクタを更に備える，請求項３に記載の自動サージ感知保護装置。
5. 前記きょう体内に配置され，前記入力ポート又は前記出力ポートにもたらされる電磁界（ＥＭＦ）をろ波するために，前記インダクタに接続された少なくとも一つのコンデンサを更に備える，請求項４に記載の自動サージ感知保護装置。
6. 前記ダイオードは直列に配置された複数のツェナーダイオードを含む，請求項２に記載の自動サージ感知保護装置。
7. 正極性回路として構成された，請求項１に記載の自動サージ感知保護装置。
8. 負極性回路として構成された，請求項１に記載の自動サージ感知保護装置。
9. 自動サージ感知保護回路であって，
   入力ポートと，
   出力ポートと，
   第１端子，第２端子及び第３端子を有する第１トランジスタであって，前記第１端子は前記入力ポートに接続され，前記第２端子は前記出力ポートに接続され，前記第１トランジスタは導通設定から非導通設定に自動的に切り替わるように構成され，前記導通設定は前記第１端子から前記第２端子への信号の伝ぱを許し，前記非導通設定は前記第１端子から前記第２端子への信号の伝ぱを阻止する，第１トランジスタと，
   前記第１トランジスタをバイアスするための，前記第１トランジスタの前記第３端子に接続された分流器と，
   前記入力ポートから接地へサージ信号を迂回させるための，前記入力ポートに接続された少なくとも一つのダイオードと，
   前記第１トランジスタの前記導通設定から前記非導通設定への切替えを制御するための，前記第１トランジスタの前記第３端子に接続された第２トランジスタと，
   を備える回路。
10. 前記第１トランジスタの前記第２端子と前記出力ポートとの間にパイフィルタが接続されている，請求項９に記載の回路。
11. 前記パイフィルタは少なくとも一つのコンデンサ及びインダクタを含む，請求項１０に記載の回路。
12. 前記分流器は複数の抵抗を含む，請求項９に記載の回路。
13. 前記第１トランジスタの前記第１端子と前記第２端子との間に接続されたフライバックダイオードを更に備える，請求項９に記載の回路。
14. 前記第２トランジスタの第１端子と第２端子との間に接続されたフライバックダイオードを更に備える，請求項９に記載の回路。
15. 自動サージ感知保護回路であって，
    正入力ポートと，
    負入力ポートと，
    正出力ポートと，
    負出力ポートと，
    第１端子，第２端子及び第３端子を有する第１トランジスタであって，前記第１端子は前記正入力ポートに接続され，前記第２端子は前記正出力ポートに接続され，前記第１トランジスタは導通設定から非導通設定に自動的に切り替わるように構成され，前記導通設定は前記第１端子から前記第２端子への信号の伝ぱを許し，前記非導通設定は前記第１端子から前記第２端子への信号の伝ぱを阻止する，第１トランジスタと，
    前記第１トランジスタをバイアスするための，前記第１トランジスタの前記第３端子に接続された少なくとも一つの抵抗と，
    前記正入力ポートから帰線導体へサージ信号を迂回させるための，前記正入力ポートに接続された少なくとも一つのダイオードと，
    前記第１トランジスタの前記導通設定から前記非導通設定への切替えを制御するための，前記第１トランジスタの前記第３端子に接続された第２トランジスタと，
    第１端子，第２端子及び第３端子を有する第３トランジスタであって，前記第１端子は前記負入力ポートに接続され，前記第２端子は前記負出力ポートに接続され，前記第３トランジスタは導通設定から非導通設定に自動的に切り替わるように構成される，第３トランジスタと，
    前記第３トランジスタをバイアスするための，前記第３トランジスタの前記第３端子に接続された少なくとも一つの抵抗と，
    前記負入力ポートから前記帰線導体へサージ信号を迂回させるための，前記負入力ポートに接続された少なくとも一つのダイオードと，
    前記第３トランジスタの前記導通設定から前記非導通設定への切替えを制御するための，前記第３トランジスタの前記第３端子に接続された第４トランジスタと，
    を備える回路。
16. 前記正出力ポートと接地との間に接続された第１パイフィルタと，前記負出力ポートと前記接地との間に接続された第２パイフィルタとを更に備える，請求項１５に記載の回路。
17. 前記帰線導体は接地に接続される，請求項１５に記載の回路。
18. 前記第１トランジスタの前記第１端子と前記第２端子との間に接続されたフライバックダイオードを更に備える，請求項１５に記載の回路。
19. 前記第３トランジスタの前記第１端子と前記第２端子との間に接続されたフライバックダイオードを更に備える，請求項１５に記載の回路。
20. 前記正入力ポートと前記帰線導体との間に接続された第１コンデンサと，前記負入力ポートと前記帰線導体との間に接続された第２コンデンサとを更に備える，請求項１５に記載の回路。

Images