JP2015501003A - ディスプレイ装置を制御するための回路 - Google Patents

Abstract

ディスプレイは、各光変調器が第1のアクチュエータおよび第2のアクチュエータを有する、光変調器アレイを含む。制御マトリクスは、第2の状態インバータの入力部に結合された出力部を有する第1の状態インバータを有する回路を含む。データストアキャパシタは、第1のインバータの入力部に結合されており、画素の将来の画素状態に対応するデータ電圧を蓄えるように構成される。第1の更新相互接続は、第1の状態インバータに結合されており、第1の更新相互接続に印加された電圧を変更すると、蓄えられたデータ電圧に第1のアクチュエータが応答するように構成される。第2の更新相互接続は、第2の状態インバータに結合されており、第2の更新相互接続に印加された電圧を変更すると、第1のインバータの電圧状態に第2のアクチュエータが応答するように構成される。

Description

関連出願
本特許出願は、「Circuits for Controlling Display Apparatus」と題する2011年9月20日に出願された米国仮特許出願第61/536,692号、および「Circuits for Controlling Display Apparatus」と題する2012年9月19日に出願された米国非仮特許出願第13/622,980号の優先権を主張する。先願の開示は、本特許出願の一部と見なされ、参照により本特許出願に組み込まれる。

本開示は、電気機械システム(EMS)の分野に関する。具体的には、本開示は、ディスプレイ画像を生成するためにディスプレイ装置のEMS光変調器アレイを制御するための回路に関する。

様々なディスプレイ装置は、画像を形成するために光を透過または反射する対応する光変調器を有するディスプレイ画素のアレイを含む。光変調器は、第1の状態と第2の反対の状態との間で光変調器を駆動するためのアクチュエータを含む。ある種のディスプレイ装置では、光変調器の速度および信頼性を上げるのが望ましい。光変調器は、制御マトリクスと呼ばれる回路の集合によって制御される。

本開示のシステム、方法およびデバイスはそれぞれ、いくつかの発明的態様を有し、これらのうちの1つが、本明細書で開示する望ましい属性に対して単独で責任を負うことはない。

本開示で説明する主題の1つの発明的態様は、各ディスプレイ要素が第1の状態にディスプレイ要素を駆動するように構成された第1のアクチュエータおよび第2の状態にディスプレイ要素を駆動するように構成された第2のアクチュエータを有する、ディスプレイ要素のアレイを含むディスプレイ装置で実施され得る。ディスプレイ装置はまた、第1の状態インバータおよび第2の状態インバータを含む回路を画素ごとに含む制御マトリクスを含む。第1の状態インバータは、第2の状態インバータの入力部に結合された出力部を有する。制御マトリクスはまた、第1のインバータの入力部に結合されたデータストアキャパシタを画素ごとに含む。データストアキャパシタは、画素の将来の画素状態に対応するデータ電圧を蓄えるように構成される。画素ごとに、制御マトリクスは、第1の状態インバータに結合された第1の更新相互接続も含む。第1の更新相互接続は、第1の更新相互接続に印加された電圧を変更すると、データストアキャパシタに蓄えられたデータ電圧に第1のアクチュエータが応答するように構成される。画素ごとに、制御マトリクスは、第2の状態インバータに結合された第2の更新相互接続も含む。第2の更新相互接続は、第2の更新相互接続に印加された電圧を変更すると、第1のインバータの電圧状態に第2のアクチュエータが応答するように構成される。いくつかの実装形態では、制御マトリクスは、インジウム、ガリウム、亜鉛の酸化物(IGZO)の層を有するトランジスタを使用している。いくつかの実装形態では、ディスプレイ装置は、複数のディスプレイ要素のアドレス指定およびアクティブ化を通じて作動電圧の付近で作動電圧相互接続を維持するように構成される。

いくつかの実装形態では、ディスプレイ装置は、第1のインバータに、データストアキャパシタに蓄えられたデータに応答させるために、第1の更新相互接続に印加された電圧を第1の低い電圧まで下げるように構成される。データストアキャパシタに蓄えられたデータに第1のインバータが応答した後、ディスプレイ装置は、第2のインバータに、第1のインバータの電圧状態に応答させるために、第2の更新相互接続に印加された電圧を下げるように構成される。

いくつかの実装形態では、第1のインバータは、第1の更新相互接続に結合された第1の放電トランジスタを含み、第2のインバータは、第2の更新相互接続に結合された第2の放電トランジスタを含む。第1の放電トランジスタの出力部は、第2の放電トランジスタの入力部に結合される。第1の更新相互接続に印加された電圧を第1の低い電圧まで下げると、第1の放電トランジスタは、データストアキャパシタに蓄えられたデータに応答し、第1のインバータに、データストアキャパシタに蓄えられたデータに応答した状態を引き受けさせる。第2の更新相互接続に印加された電圧を下げると、第2の放電トランジスタは、第2のインバータが第1のインバータの状態の反対の状態を引き受けるように、第1のインバータの状態に応答する。いくつかの実装形態では、ディスプレイ装置は、第2のインバータが第1のインバータの状態の反対の状態を引き受けたことに応答して、少なくとも1つの光源をアクティブ化するように構成される。

いくつかの実装形態では、ディスプレイ装置は、第1のインバータに、データストアキャパシタに蓄えられたデータに応答させるために、第1の更新相互接続に印加された電圧を第1の電圧状態まで上げるように構成される。データストアキャパシタに蓄えられたデータに第1のインバータが応答した後、ディスプレイ装置は、第2のインバータに、第1のインバータの電圧状態に応答させるために、第2の更新相互接続に印加された電圧を上げるように構成される。

いくつかの実装形態では、第1のインバータは、第1の更新相互接続に結合された第1の放電トランジスタを含み、第2のインバータは、第2の更新相互接続に結合された第2の放電トランジスタを含む。第1の放電トランジスタの出力部は、第2の放電トランジスタの入力部に結合される。第1の更新相互接続に印加された電圧を第1の電圧状態まで上げると、第1の放電トランジスタは、データストアキャパシタに蓄えられたデータに応答し、第1のインバータに、データストアキャパシタに蓄えられたデータに応答した状態を引き受けさせる。第2の更新相互接続に印加された電圧を上げると、第2の放電トランジスタは、第2のインバータが第1のインバータの状態の反対の状態を引き受けるように、第1のインバータの状態に応答する。いくつかの実装形態では、ディスプレイ装置は、第2のインバータが第1のインバータの状態の反対の状態を引き受けたことに応答して、少なくとも1つの光源をアクティブ化するように構成される。

いくつかの実装形態では、第1の状態インバータの入力部および第2の状態インバータの入力部が相補的データ入力を受信するように構成されるように、回路は対称的である。いくつかの実装形態では、回路は、n型トランジスタのみおよびp型トランジスタのみのうちの1つを含む。

いくつかの実装形態では、回路は、第1の状態インバータおよび第2の状態インバータに結合された単一の作動電圧相互接続をさらに含む。いくつかの実装形態では、第1の状態インバータは、作動電圧相互接続に結合された第1の充電トランジスタを含み、第2のインバータは、作動電圧相互接続に結合された第2の充電トランジスタを含む。いくつかの実装形態では、回路は、第1の状態インバータおよび第2の状態インバータに結合されたプリチャージ電圧相互接続をさらに含む。いくつかの実装形態では、回路は、第1の状態インバータおよび第2の状態インバータに結合されたプリチャージ電圧相互接続をさらに含む。

いくつかの実装形態では、ディスプレイ要素は光変調器を含む。いくつかの実装形態では、ディスプレイ要素は電気機械システム(EMS)ディスプレイ要素を含む。いくつかの実装形態では、ディスプレイ要素はマイクロ電気機械システム(MEMS)ディスプレイ要素を含む。

いくつかの実装形態では、ディスプレイ装置は、ディスプレイ要素のアレイおよびコントローラを組み込んだモジュール、画像データを処理するように構成されたプロセッサ、ならびにプロセッサと通信するように構成されたメモリデバイスを含む。

いくつかの実装形態では、コントローラは、プロセッサおよびメモリデバイスのうちの少なくとも1つを含む。いくつかの実装形態では、装置は、ディスプレイモジュールに少なくとも1つの信号を送るように構成されたドライバ回路を含み、プロセッサは、ドライバ回路に画像データの少なくとも一部分を送るようにさらに構成される。

いくつかの実装形態では、装置は、プロセッサに画像データを送るように構成された画像ソースモジュールを含む。いくつかのそのような実装形態では、画像ソースモジュールは、受信機、トランシーバ、および送信機のうちの少なくとも1つを含む。いくつかの実装形態では、装置は、入力データを受信し、入力データをプロセッサに通信するように構成された入力デバイスを含む。

本開示で説明する主題の1つの発明的態様は、ディスプレイ装置上に画像を生成するための方法で実施され得る。本方法は、第1の状態インバータおよび第2の状態インバータを含む回路に対し、第1の状態インバータに対応する第1の作動ノードに第1のプリチャージ電圧および第2の状態インバータに対応する第2の作動ノードに第2のプリチャージ電圧を印加するステップを含む。本方法はまた、画素の将来の画素状態に対応するデータ電圧に応答して、第1の作動ノードに印加された第1のプリチャージ電圧を更新するステップを含む。本方法はまた、第1の作動ノードに印加された第1のプリチャージ電圧を更新したことに応答して、第2の作動ノードに印加された第2のプリチャージ電圧を更新するステップを含む。さらに、本方法は、ディスプレイ装置上に画像を生成するために光源をアクティブ化するステップを含む。

いくつかの実装形態では、第1の作動ノードに印加された第1のプリチャージ電圧を更新するステップは、第1の更新相互接続を低い電圧にさせるステップを含む。いくつかの実装形態では、第2のプリチャージ電圧を更新するステップは、第2の更新相互接続を低い電圧にさせるステップを含む。いくつかの実装形態では、ディスプレイ装置のディスプレイ要素は、第1の作動ノードにおける第1のプリチャージ電圧および第2の作動ノードにおける第2のプリチャージ電圧に応答して調整される。

本明細書で説明する主題の1つまたは複数の実装形態の詳細は、添付の図面および以下の説明において示す。本概要で提供する例は、主に電気機械システム(EMS)方式ディスプレイに関して説明するが、本明細書で提供する概念は、他のタイプのディスプレイ、たとえば、液晶ディスプレイ(LCD)、有機発光ダイオード(OLED)ディスプレイ、電気泳動ディスプレイ、および電界放出ディスプレイ、ならびに他の非ディスプレイEMSデバイス、たとえば、EMSマイクロフォン、センサ、および光スイッチに適用することができる。他の特徴、態様および利点は、説明、図面および特許請求の範囲から明らかになろう。以下の図の相対寸法は、一定の縮尺で描かれてはいない場合があることに留意されたい。

直視型MEMS方式ディスプレイ装置の例示的な概略図である。 ホストデバイスの例示的なブロック図である。 例示的なシャッター式光変調器の例示的な透視図である。 ローリングアクチュエータシャッター式光変調器の断面図である。 例示的な非シャッター式マイクロ電気機械システム(MEMS)光変調器の断面図である。 エレクトロウェッティング式光変調アレイの断面図である。 制御マトリクスの例示的な概略図である。 図3Aの制御マトリクスに接続されたシャッター式光変調器アレイの透視図である。 二重アクチュエータシャッターアセンブリの図である。 二重アクチュエータシャッターアセンブリの図である。 例示的な制御マトリクスの一部分を示す図である。 例示的なフレームアドレス指定および画素作動方法のフロー図である。 制御マトリクスの様々な相互接続に印加された例示的な電圧のタイミング図である。 別の例示的な制御マトリクスの一部分を示す図である。 例示的なフレームアドレス指定および画素作動方法のフロー図である。 制御マトリクスの様々な相互接続に印加された例示的な電圧のタイミング図である。 別の例示的な制御マトリクスの一部分を示す図である。 複数のディスプレイ要素を含むディスプレイデバイスを示すシステムブロック図である。 複数のディスプレイ要素を含むディスプレイデバイスを示すシステムブロック図である。

様々な図面における同じ参照符号および記号は、同じ要素を示している。

本開示は、ディスプレイ上に画像を生成するためにディスプレイ装置のディスプレイ要素のアレイを制御するための回路に関する。いくつかの実装形態では、各ディスプレイ要素はディスプレイ画素に対応する。ある種のディスプレイ装置は、光変調器が光を透過するON状態などの第1の状態および光変調器が光をまったく出さないOFF状態などの第2の状態に光変調器を駆動するための1つまたは複数のアクチュエータを含む光変調器などのディスプレイ要素を含む。上述のアクチュエータを駆動するために使用される回路は、制御マトリクスに配列される。制御マトリクスは、アレイの各画素を、所与の画像フレームに関して、対応する光変調器のON状態に対応するON状態または対応する光変調器のOFF状態に対応するOFF状態のいずれかになるようにアドレス指定する。

ある種のディスプレイ装置では、制御マトリクスは、一般にIGZOと呼ばれるインジウム、ガリウム、亜鉛の酸化物(InGaZnO)などの金属酸化物層を組み込んだトランジスタを含むことができる。IGZOから作られた制御マトリクスなどの制御マトリクスは、単一のタイプのトランジスタ、たとえばn-MOSトランジスタのみを使用して構築され得る。他の材料を使用する他の制御マトリクスは、p-MOSトランジスタのみを使用して構築され得る。1つのタイプのトランジスタのみを使用して構築された制御マトリクスは一般に、n-MOSトランジスタとp-MOSトランジスタの両方を組み込んだ制御マトリクスよりも信頼性が低い。1つのタイプのトランジスタのみを含むそのような制御マトリクスの信頼性を向上させるために、いくつかの制御マトリクスは、複数のデータまたは作動電圧相互接続を利用することがある。その結果、著しい追加電力消費が生じることがあり、かつ光スループットに利用可能な基板空間が減少し、ディスプレイ輝度が低下する。

単一のトランジスタタイプの制御マトリクスの不信頼度を緩和しつつ、また追加電力消費に関して妥協することなく、金属酸化物ベースのトランジスタを使用する利益を実現するために、制御マトリクスは、いくつかの実装形態では、単一の作動電圧相互接続および2つの別個の更新相互接続を含むことができる。回路の放電トランジスタを独立して制御するように各々が構成された2つの別個の更新相互接続を利用することによって、制御マトリクスは、画素の状態を確実に制御し、中間状態に画素が入るのを防止することができる。

本開示で説明する主題の特定の実装形態は、以下の潜在的な利点のうちの1つまたは複数を実現するように実装され得る。制御マトリクスの放電トランジスタを独立して制御するように各々が構成された2つの別個の更新相互接続を利用することによって、制御マトリクスは、1つのタイプのトランジスタのみが形成されるIGZOなどの基板から作られ得る。このようにして、制御マトリクスは、そのような制御マトリクスの不信頼度を緩和しつつ、また追加電力消費に関して妥協する必要なく、改善された基板特性から利益を得ることができる。

図1Aは、直視型MEMS方式ディスプレイ装置100の概略図を示している。ディスプレイ装置100は、行および列に配列された複数の光変調器102a〜102d(全体として「光変調器102」)を含む。ディスプレイ装置100において、光変調器102aおよび102dは開状態にあり、光を通させる。光変調器102bおよび102cは閉状態にあり、光の通過を妨げる。光変調器102a〜102dの状態を選択的にセットすることによって、ディスプレイ装置100は、1つのランプまたは複数のランプ105で照射された場合、バックライト付きディスプレイ用の画像104を形成するのに利用することができる。別の実装形態では、装置100は、装置の前面から発する周辺光の反射によって、画像を形成することができる。別の実装形態では、装置100は、ディスプレイの前面に配置された1つのランプまたは複数のランプからの光の反射によって、すなわちフロントライトを使用して、画像を形成することができる。

いくつかの実装形態では、各光変調器102は、画像104中の画素106に対応する。いくつかの他の実装形態では、ディスプレイ装置100は、複数の光変調器を利用して、画像104中の画素106を形成することができる。たとえば、ディスプレイ装置100は、3つの色固有光変調器102を含み得る。特定の画素106に対応する色固有光変調器102のうちの1つまたは複数を選択的に開くことによって、ディスプレイ装置100は、画像104中のカラー画素106を生成することができる。別の例では、ディスプレイ装置100は、画像104中のルミナンスレベルを提供するために、画素106ごとに2つ以上の光変調器102を含む。画像に関して、「画素」は、画像の解像度によって定義される最も小さいピクチャ要素に対応する。ディスプレイ装置100の構造構成要素に関して、「画素」という用語は、画像の単一画素を形成する光を変調するのに使用される、機械構成要素と電気構成要素との組合せを指す。

ディスプレイ装置100は、投影型アプリケーションで通常見出される結像光学素子を含まなくてよいという点で、直視型ディスプレイである。投影型ディスプレイでは、ディスプレイ装置の表面に形成される画像は、スクリーンまたは壁に投影される。ディスプレイ装置は、投影画像よりもかなり小さい。直視型ディスプレイでは、ユーザは、光変調器を含み、場合によってはディスプレイ上で見られる輝度および/またはコントラストを増強するためのバックライトまたはフロントライトを含むディスプレイ装置を直接見ることによって、画像を見る。

直視型ディスプレイは、透過モードまたは反射モードのいずれかで動作し得る。透過型ディスプレイでは、光変調器は、ディスプレイの後ろに配置された1つのランプまたは複数のランプから発する光をフィルタリングし、または選択的に遮断する。場合によっては、各画素を均一に照明できるように、ランプからの光は、光ガイドまたは「バックライト」に注入される。透過直視型ディスプレイは、光変調器を含む一方の基板がバックライトのすぐ上に配置されるサンドイッチアセンブリ配列を円滑にするように、透明基板またはガラス基板の上に構築されることが多い。

各光変調器102は、シャッター108および開口109を含むことができる。画像104中の画素106を照明するために、シャッター108は、見ている人に向かって光が開口109を通るように配置される。画素106を未点灯のまま保つために、シャッター108は、光が開口109を通過するのを妨げるように配置される。開口109は、各光変調器102中の反射材料または光吸収材料を通じてパターニングされた開きによって画定される。

ディスプレイ装置は、シャッターの移動を制御するための、基板と、光変調器とに接続された制御マトリクスも含む。制御マトリクスは、画素の行ごとに、少なくとも1つの書込み許可相互接続110(「スキャンライン相互接続」とも呼ばれる)と、各画素列に対する1つのデータ相互接続112と、すべての画素に、または少なくとも、ディスプレイ装置100中の複数の列と複数の行の両方にある画素に共通電圧を与える1つの共通相互接続114とを含む、一連の電気相互接続(たとえば、相互接続110、112および114)を含む。適切な電圧(「書込み許可電圧、V_WE」)の印加に応じて、所与の画素行に対する書込み許可相互接続110は、行中の画素を、新規シャッター移動命令を受諾するように準備する。データ相互接続112は、新規移動命令を、データ電圧パルスの形で伝達する。データ相互接続112に印加されるデータ電圧パルスは、いくつかの実装形態において、シャッターの静電的な移動に直接寄与する。いくつかの他の実装形態では、データ電圧パルスは、スイッチ、たとえばトランジスタ、または、データ電圧よりも通常、規模が高い別個の作動電圧の、光変調器102への印加を制御する他の非線形回路要素を制御する。次いで、これらの作動電圧を印加した結果、シャッター108の静電駆動移動が生じる。

図1Bは、ホストデバイス(すなわち、セルフォン、スマートフォン、PDA、MP3プレーヤ、タブレット、電子リーダーなど)のブロック図120の一例を示している。ホストデバイスは、ディスプレイ装置128、ホストプロセッサ122、環境センサ124、ユーザ入力モジュール126、および電源を含む。

ディスプレイ装置128は、複数のスキャンドライバ130(「書込み許可電圧源」とも呼ばれる)、複数のデータドライバ132(「データ電圧源」とも呼ばれる)、コントローラ134、共通ドライバ138、ランプ140〜146、ランプドライバ148および光変調器150を含む。スキャンドライバ130は、スキャンライン相互接続110に書込み許可電圧を印加する。データドライバ132は、データ相互接続112にデータ電圧を印加する。

ディスプレイ装置のいくつかの実装形態において、データドライバ132は、特に画像104のルミナンスレベルがアナログ方式で導出されるべきである場合、光変調器にアナログデータ電圧を提供するように構成される。アナログ動作において、光変調器102は、ある範囲の中間電圧がデータ相互接続112を通して印加されると、シャッター108における、ある範囲の中間開状態が生じ、その結果、画像104におけるある範囲の中間照明状態すなわちルミナンスレベルが生じるように設計される。他の場合には、データドライバ132は、2つ、3つまたは4つのデジタル電圧レベルの縮小セットのみをデータ相互接続112に印加するように構成される。これらの電圧レベルは、デジタル方式で、シャッター108の各々に対して、開状態、閉状態、または他の不連続状態(discrete state)をセットするように設計される。

スキャンドライバ130およびデータドライバ132は、デジタルコントローラ回路134(「コントローラ134」とも呼ばれる)に接続される。コントローラはデータを、行および画像フレームでグルーピングされた所定のシーケンスに編成されて、ほぼ直列方式でデータドライバ132に送る。データドライバ132は、直列並列データコンバータと、レベルシフティングと、一部のアプリケーション向けにはデジタルアナログ電圧コンバータとを含み得る。

ディスプレイ装置は、場合によっては、共通電圧源とも呼ばれる1組の共通ドライバ138を含む。いくつかの実装形態において、共通ドライバ138は、たとえば、一連の共通相互接続114に電圧を供給することによって、光変調器アレイ内のすべての光変調器にDC共通電位を提供する。いくつかの他の実装形態では、共通ドライバ138は、コントローラ134からのコマンドに従って、光変調器アレイに対し電圧パルスまたは信号、たとえば、アレイの複数の行および列中のすべての光変調器の同時作動を駆動および/または開始することが可能であるグローバル作動パルスを出す。

異なるディスプレイ機能のためのドライバ(たとえば、スキャンドライバ130、データドライバ132、および共通ドライバ138)はすべて、コントローラ134によって時間同期される。コントローラからのタイミングコマンドが、ランプドライバ148と、画素アレイ内の特定の行の書込み許可およびシーケンシングと、データドライバ132からの電圧の出力と、光変調器作動を可能にする電圧の出力とにより、赤、緑および青および白色ランプ(それぞれ140、142、144、および146)の照明を調整する。

コントローラ134は、シャッター108の各々が、新規画像104に適した照明レベルにリセットされ得るためのシーケンシングまたはアドレス指定方式を決定する。新規画像104は、周期的間隔でセットされ得る。たとえば、ビデオディスプレイの場合、カラー画像104またはビデオフレームは、10〜300ヘルツ(Hz)の範囲の周波数でリフレッシュされる。いくつかの実装形態において、アレイへの画像フレームの設定は、交替画像フレームが、赤、緑および青など、交替する一連の色で照射されるように、ランプ140、142、144、および146の照明と同期される。それぞれの色のための画像フレームは、カラーサブフレームと呼ばれる。フィールド順次式カラー方法と呼ばれるこの方法では、カラーサブフレームが、20Hzを超過する周波数で交替される場合、人間の脳は、交替するフレーム画像を、広い連続する範囲の色を有する画像の知覚に平均する。代替実装形態では、原色をもつ4つ以上のランプが、ディスプレイ装置100において利用されてよく、赤、緑、および青以外の原色を利用する。

ディスプレイ装置100が、開状態と閉状態との間のシャッター108のデジタル切替えのために設計されるいくつかの実装形態において、コントローラ134は、前述のように、時分割グレースケールの方法によって画像を形成する。いくつかの他の実装形態では、ディスプレイ装置100は、画素ごとに複数のシャッター108を使用することによって、グレースケールを提供することができる。

いくつかの実装形態において、画像状態104についてのデータは、コントローラ134によって、変調器アレイに、スキャンラインとも呼ばれる個々の行の順次アドレス指定によりロードされる。シーケンス中の行すなわちスキャンラインごとに、スキャンドライバ130は、アレイのその行について、書込み許可相互接続110に書込み許可電圧を印加し、続いて、データドライバ132が、選択された行中の各列について、所望のシャッター状態に対応するデータ電圧を供給する。このプロセスは、アレイ中のすべての行についてデータがロードされるまで繰り返す。いくつかの実装形態において、データローディングのための選択された行のシーケンスは、線形であり、アレイ中の上から下に進む。いくつかの他の実装形態では、選択された行のシーケンスは、視覚的アーティファクトを最小限にするために擬似ランダム化される。また、いくつかの他の実装形態では、シーケンシングはブロックで編成され、この場合、ブロックに対して、画像状態104の特定の一部のみについてのデータが、たとえば、シーケンス中のアレイの5行おきにのみアドレス指定することによってアレイにロードされる。

いくつかの実装形態において、アレイに画像データをロードするためのプロセスは、シャッター108を作動させるプロセスとは、時間的に分離される。これらの実装形態において、変調器アレイは、アレイ中の各画素に対するデータメモリ要素を含むことができ、制御マトリクスは、メモリ要素に記憶されたデータに従って、シャッター108の同時作動を開始するためのトリガ信号を、共通ドライバ138から搬送するためのグローバル作動相互接続を含み得る。

代替実装形態では、画素アレイと、画素を制御する制御マトリクスとが、方形の行および列以外の構成で配列され得る。たとえば、画素は、六角形アレイまたは曲線をなす行および列で配列され得る。概して、本明細書で使用するスキャンラインという用語は、書込み許可相互接続を共有する、任意の複数の画素を指すものである。

ホストプロセッサ122は全般的に、ホストの動作を制御する。たとえば、ホストプロセッサは、ポータブル電子デバイスを制御するための汎用または専用プロセッサであり得る。ホストデバイス120内に含まれるディスプレイ装置128に対して、ホストプロセッサは、画像データならびにホストに関する追加データを出力する。そのような情報は、環境センサからのデータ、たとえば周辺光もしくは温度、たとえば、ホストの動作モードもしくはホストの電源に残っている電力量を含むホストに関する情報、画像データの内容に関する情報、画像データのタイプに関する情報、および/または画像を選択する際に使用するディスプレイ装置に関する指示を含み得る。

ユーザ入力モジュール126は、ユーザの個人的好みをコントローラ134に直接、またはホストプロセッサ122を介して伝える。いくつかの実装形態では、ユーザ入力モジュールは、ユーザが「色をより濃く」、「コントラストをより良好に」、「電力をより低く」、「輝度を増して」、「スポーツ」、「生のアクション」、または「アニメーション」などの個人的好みをプログラムしているソフトウェアによって制御される。いくつかの他の実装形態では、これらの好みは、スイッチまたはダイヤルなどのハードウェアを使用して、ホストに入力される。コントローラ134への複数のデータ入力はコントローラに対し、最適な画像化特性に対応する様々なドライバ130、132、138および148にデータを提供するように指示する。

環境センサモジュール124も、ホストデバイスの一部として含まれ得る。環境センサモジュールは、温度および/または周辺の採光条件など、周辺環境に関するデータを受信する。センサモジュール124は、デバイスが屋内またはオフィス環境で動作しているのか、明るい昼光の中の屋外環境で動作しているのか、夜間の屋外環境で動作しているのかを区別するようにプログラムされ得る。センサモジュールは、コントローラが周辺環境に応答して表示条件を最適化できるように、この情報をディスプレイコントローラ134に通信する。

図2Aは、例示的なシャッター式光変調器200の透視図を示している。シャッター式光変調器は、図1Aの直視型MEMS方式ディスプレイ装置100への組込みに適している。光変調器200は、アクチュエータ204に結合されたシャッター202を含む。アクチュエータ204は、2つの別個のコンプライアント電極ビームアクチュエータ205(「アクチュエータ205」)から形成され得る。シャッター202は、一方では、アクチュエータ205に結合する。アクチュエータ205は、表面203に対して実質的に平行である運動面における表面203の上方で、シャッター202を横方向に移動する。シャッター202の反対側は、アクチュエータ204によって加えられる力に対向する復元力を与えるスプリング207に結合する。

各アクチュエータ205は、シャッター202をロードアンカ208に接続するコンプライアントロードビーム206を含む。ロードアンカ208は、コンプライアントロードビーム206とともに、機械的サポートとして働き、シャッター202を、表面203に近接して懸架されたまま保つ。表面は、光を通過させるための1つまたは複数の開口穴211を含む。ロードアンカ208は、コンプライアントロードビーム206とシャッター202とを表面203に物理接続し、ロードビーム206を、バイアス電圧、一部の事例ではグランドに電気接続する。

基板がシリコンのような不透過性のものである場合、基板204を通して穴アレイをエッチングすることによって、基板に開口穴211が形成される。基板204がガラスやプラスチックのような透明なものである場合、基板203に堆積された遮光材料の層に開口穴211が形成される。開口穴211は概して、円形、楕円、多角形、蛇状、または形状が不規則でよい。

各アクチュエータ205は、各ロードビーム206に隣接して配置されたコンプライアント駆動ビーム216も含む。駆動ビーム216は、一方の端部において、駆動ビーム216の間で共有される駆動ビームアンカ218に結合する。各駆動ビーム216の他端は、自由に移動する。各駆動ビーム216は、駆動ビーム216の自由端と、ロードビーム206の固定端との近くのロードビーム206に最接近するように湾曲される。

動作時、光変調器200を組み込むディスプレイ装置は、駆動ビームアンカ218を介して駆動ビーム216に電位を印加する。第2の電位が、ロードビーム206に印加され得る。駆動ビーム216とロードビーム206との間の得られる電位差は、駆動ビーム216の自由端を、ロードビーム206の固定端の方に引き付け、ロードビーム206のシャッター端を、駆動ビーム216の固定端の方に引き付け、そうすることによって、シャッター202を、駆動アンカ218に向かって横に駆動する。コンプライアント部材206は、ビーム206および216の電位にわたる電圧が除去されたとき、ロードビーム206がシャッター202をその初期位置に押し戻すように、スプリングとして働き、ロードビーム206に蓄えられた応力を解放する。

光変調器200などの光変調器は、電圧が除去された後にシャッターをその休止位置に戻すための、スプリングなどの受動復元力を組み込む。他のシャッターアセンブリは、「開」および「閉」アクチュエータの2種セット、ならびにシャッターを開状態または閉状態のいずれかに移動させるための「開」および「閉」電極の別個のセットを組み込むことができる。

制御マトリクスによりシャッターおよび開口のアレイを制御して、画像が生じるようにし、多くの場合、適切なルミナンスレベルで画像を移動させるための様々な方法がある。一部のケースでは、制御は、ディスプレイの周囲にあるドライバ回路に接続された行および列相互接続の受動マトリクスアレイを用いて遂行される。他のケースでは、ディスプレイの速度、ルミナンスレベルおよび/または電力消散性能を向上させるために、切替えおよび/またはデータ記憶要素を、アレイ(いわゆるアクティブマトリクス)の各画素中に含めることが適切である。

ディスプレイ装置100は、代替実装形態では、上述のシャッターアセンブリ200などの横方向シャッター式光変調器以外の光変調器を含む。たとえば、図2Bは、ローリングアクチュエータシャッター式光変調器220の断面図を示している。ローリングアクチュエータシャッター式光変調器220は、図1AのMEMS方式ディスプレイ装置100の代替実装形態への組込みに適している。ローリングアクチュエータ式光変調器は、固定電極の反対側に配設され、電界の印加に伴ってシャッターとして機能するように特定の方向に移動するようにバイアスされた可動電極を含む。いくつかの実装形態では、光変調器220は、基板228と絶縁層224との間に配設された平面電極226および絶縁層224に取り付けられた固定端部230を有する可動電極222を含む。印加電圧がまったくない場合に、可動電極222の可動端部232は、固定端部230の方へ自由に回転して、回転状態をもたらす。電極222と電極226との間に電圧を印加すると、可動電極222は展開し、絶縁層224に横になり、それにより光が基板228を通るのを遮断するシャッターとして働く。可動電極222は、電圧が除去された後、弾性復元力によって回転状態に戻る。回転状態の方へのバイアスは、異方性応力状態を含むように可動電極222を製造することによって達成され得る。

図2Cは、例示的な非シャッター式MEMS光変調器250の断面図を示している。光タップ変調器250は、図1AのMEMS方式ディスプレイ装置100の代替実装形態への組込みに適している。光タップは、減衰全反射(TIR)の原理に従って作用する。すなわち、光252が光ガイド254にもたらされると、干渉がない状況において、光252はたいてい、TIRのために光ガイド254の前面または後面を通って光ガイド254を脱出することができない。光タップ250は、十分に高い屈折率を有するタップ要素256を有するので、タップ要素256が光ガイド254と接触したことに応答して、タップ要素256に隣接した光ガイド254の表面に衝突した光252は、光ガイド254を脱出してタップ要素256を通り、見ている人の方に向かい、それにより、画像の形成がもたらされる。

いくつかの実装形態では、タップ要素256は、柔軟な透明材料のビーム258の一部として形成される。電極260は、ビーム258の一方の側の部分をコーティングし得る。対向する電極262が、光ガイド254上に配設される。電極260および262にわたって電圧を印加することによって、光ガイド254に対するタップ要素256の位置は、光ガイド254から光252を選択的に抽出するように制御され得る。

図2Dは、エレクトロウェッティング式光変調アレイ270の例示的な断面図を示している。エレクトロウェッティング式光変調アレイ270は、図1AのMEMS方式ディスプレイ装置100の代替実装形態への組込みに適している。光変調アレイ270は、光キャビティ274上に形成された複数のエレクトロウェッティング式光変調セル272a〜d(全体として「セル272」)を含む。光変調アレイ270はまた、セル272に対応する1組のカラーフィルタ276を含む。

各セル272は、水(または他の透明な導電性または極性の流体)278の層、光吸収オイル280の層、(たとえば、酸化インジウムスズ(ITO)から作られた)透明電極282、および光吸収オイル280の層と透明電極282との間に位置する絶縁層284を含む。本明細書で説明する実装形態では、電極はセル272の後面の一部分を占める。

セル272の後面の残りは、光キャビティ274の前面を形成する反射開口層286から形成される。反射開口層286は、反射性金属または誘電鏡を形成する薄膜の積層などの反射性材料から形成される。セル272ごとに、光を通させるように反射開口層286中に開口が形成される。セルの電極282は、開口中に、および別の誘電体層によって分離された反射開口層286を形成する材料の上に堆積される。

光キャビティ274の残りは、反射開口層286に近接して配置された光ガイド288、および反射開口層286の反対側の光ガイド288の一方の側にある第2の反射層290を含む。一連の光リダイレクタ291は、光ガイドの後面上に、第2の反射層に近接して形成される。光リダイレクタ291は、拡散反射体または鏡面反射体のいずれかであり得る。LEDなどの1つまたは複数の光源292は、光ガイド288に光294を注入する。

代替実装形態では、追加の透明基板(図示せず)が光ガイド288と光変調アレイ270との間に配置される。この実装形態では、反射開口層286は、光ガイド288の表面上ではなく追加の透明基板上に形成される。

動作中、セル(たとえば、セル272bまたは272c)の電極282に電圧を印加すると、セル中の光吸収オイル280はセル272の1つの部分に集まる。その結果、光吸収オイル280は、反射開口層286中に形成された開口を光が通過するのを遮断しなくなる(たとえば、セル272bおよび272c参照)。次いで開口におけるバックライトを脱出した光は、セルを通り、1組のカラーフィルタ276中の対応するカラーフィルタ(たとえば、赤、緑または青)を通って脱出して、画像中にカラー画素を形成することができる。電極282が接地されたとき、光吸収オイル280は、反射開口層286中の開口をカバーし、開口を通過しようとする光294を吸収する。

電圧がセル272に印加されたときにオイル280が集まるエリアは、画像の形成に関連して廃棄空間(wasted space)を構成する。このエリアは、電圧が印加されるかまたはされないかに関係なく、透過しない。したがって、反射開口層286の反射部分を含めないことで、このエリアは、本来であれば画像の形成に寄与するために使用され得る光を吸収する。一方、反射開口層286を含めることで、本来であれば吸収されているこの光は、異なる開口を通る将来の脱出のために、光ガイド288に逆反射される。エレクトロウェッティング式光変調アレイ270は、本明細書で説明するディスプレイ装置に含めるのに適した非シャッター方式MEMS変調器の唯一の例ではない。他の形式の非シャッター方式MEMS変調器も同様に、本開示の範囲から逸脱することなく、本明細書で説明する様々な形式のコントローラ機能によって制御され得る。

図3Aは、制御マトリクス300の例示的な概略図を示している。制御マトリクス300は、図1AのMEMS方式ディスプレイ装置100に組み込まれた光変調器を制御するのに適している。図3Bは、図3Aの制御マトリクス300に接続されたシャッター式光変調器アレイ320の透視図を示している。制御マトリクス300は、画素アレイ320(「アレイ320」)をアドレス指定することができる。各画素301は、アクチュエータ303によって制御される、図2Aのシャッターアセンブリ200などの弾性シャッターアセンブリ302を含み得る。各画素は、開口324を含む開口層322も含み得る。

制御マトリクス300は、シャッターアセンブリ302が形成される基板304の表面に、拡散または薄膜堆積電気回路として組み立てられる。制御マトリクス300は、制御マトリクス300中の画素301の各行に対するスキャンライン相互接続306と、制御マトリクス300中の画素301の各列に対するデータ相互接続308とを含む。各スキャンライン相互接続306は、書込み許可電圧源307を、対応する画素301の行中の画素301に電気接続する。各データ相互接続308は、データ電圧源309(「V_dソース」)を、対応する画素の列中の画素301に電気接続する。制御マトリクス300中で、V_dソース309は、シャッターアセンブリ302の作動に使用されるエネルギーの大部分を提供する。このように、データ電圧源、V_dソース309は、作動電圧源としても働く。

図3Aおよび図3Bを参照すると、画素アレイ320中の各画素301または各シャッターアセンブリ302に対して、制御マトリクス300は、トランジスタ310とキャパシタ312とを含む。各トランジスタ310のゲートは、画素301が置かれているアレイ320中の行のスキャンライン相互接続306に電気接続される。各トランジスタ310のソースは、それに対応するデータ相互接続308に電気接続される。各シャッターアセンブリ302のアクチュエータ303は、2つの電極を含む。各トランジスタ310のドレインは、対応するキャパシタ312の1つの電極、および対応するアクチュエータ303の電極のうちの1つと並列に電気接続される。シャッターアセンブリ302内のキャパシタ312の他方の電極およびアクチュエータ303の他方の電極は、共通または接地電位に接続される。代替実装形態では、トランジスタ310は、半導体ダイオードおよび/または金属絶縁体金属サンドイッチ型スイッチ素子で置き換えることができる。

動作時、画像を形成するために、制御マトリクス300は、各スキャンライン相互接続306にV_weを順に印加することによって、シーケンス中のアレイ320中の各行を書込み可能にする。書込み可能にされた行に対して、行中の画素301のトランジスタ310のゲートへのV_weの印加により、トランジスタ310を通してデータ相互接続308に電流が流れて、シャッターアセンブリ302のアクチュエータ303に電位が印加される。行が書込み可能にされている間、データ電圧V_dが、データ相互接続308に選択的に印加される。アナロググレースケールを与える実装形態では、各データ相互接続308に印加されるデータ電圧は、書込み可能にされたスキャンライン相互接続306とデータ相互接続308との交差に置かれた画素301の所望の輝度との関係で変えられる。デジタル制御方式を提供する実装形態では、データ電圧は、比較的低規模の電圧(すなわち、グランドに近い電圧)になるように、またはV_at(作動閾電圧)を満たし、もしくは超えるように選択される。データ相互接続308へのV_atの印加に応答して、対応するシャッターアセンブリ内のアクチュエータ303が作動し、シャッターアセンブリ302内のシャッターを開く。データ相互接続308に印加された電圧は、制御マトリクス300が行にV_weを印加するのをやめた後でも、画素301のキャパシタ312に蓄えられたままとどまる。したがって、シャッターアセンブリ302が作動するのに十分な程長い時間、行において電圧V_weを待ち、保持する必要はなく、そのような作動は、書込み許可電圧が行から除去された後も進行し得る。キャパシタ312は、アレイ320内のメモリ要素としても機能し、画像フレームの照明のために作動命令を記憶する。

アレイ320の画素301ならびに制御マトリクス300は、基板304上に形成される。アレイは、基板304上に配設された開口層322を含み、開口層322は、アレイ320中のそれぞれの画素301に対する1組の開口324を含む。開口324は、各画素中のシャッターアセンブリ302と整列される。いくつかの実装形態では、基板304は、ガラスまたはプラスチックなどの透明材料から作られる。いくつかの他の実装形態では、基板304は、不透過性材料から作られるが、この場合、穴がエッチングされて開口324を形成する。

シャッターアセンブリ302は、アクチュエータ303とともに、双安定にされ得る。すなわち、シャッターは、いずれかの位置にシャッターを保持するための電力がほとんどまたはまったく要求されることなく、少なくとも2つの均衡位置(たとえば開または閉)に存在し得る。より具体的には、シャッターアセンブリ302は、機械的に双安定であり得る。シャッターアセンブリ302のシャッターが正しい位置でセットされると、その位置を維持するのに、電気エネルギーまたは保持電圧は要求されない。シャッターアセンブリ302の物理要素に対する機械的圧力が、シャッターを所定の場所で保持し得る。

シャッターアセンブリ302はまた、アクチュエータ303とともに、電気的に双安定にされ得る。電気的に双安定のシャッターアセンブリでは、シャッターアセンブリの作動電圧を下回る電圧範囲が存在し、この電圧範囲は、(シャッターが開または閉のいずれかの状態で)閉アクチュエータに印加されると、シャッターに対向力が加えられたとしても、アクチュエータを閉のままに、かつシャッターを所定の位置に保持する。対向力は、図2Aに示すシャッター式光変調器200内のスプリング207などのスプリングによって加えることができ、または対向力は、「開」もしくは「閉」アクチュエータなどの対向アクチュエータによって加えることができる。

光変調器アレイ320は、画素ごとに単一のMEMS光変調器を有するものとして示されている。各画素中に複数のMEMS光変調器が設けられる他の実装形態も可能であり、そうすることによって、各画素中の単なる2進「オン」または「オフ」光学状態以上のものを可能にする。画素中の複数のMEMS光変調器が設けられ、光変調器の各々に関連付けられた開口324が不等面積をもつ符号化面積分割グレースケールのいくつかの形が可能である。

いくつかの他の実装形態では、ローラー式光変調器220、光タップ250、またはエレクトロウェッティング式光変調アレイ270、ならびに他のMEMS方式光変調器が、光変調器アレイ320内のシャッターアセンブリ302の代わりに用いられ得る。

図4Aおよび図4Bは、二重アクチュエータシャッターアセンブリ400の例示的な図を示している。図4Aに示す二重アクチュエータシャッターアセンブリは、開状態にある。図4Bは、閉状態にある二重アクチュエータシャッターアセンブリ400を示している。シャッターアセンブリ200とは対照的に、シャッターアセンブリ400は、シャッター406の両側にアクチュエータ402および404を含む。各アクチュエータ402および404は、独立に制御される。第1のアクチュエータ、シャッター開アクチュエータ402は、シャッター406を開くのを担当する。第2の対向アクチュエータ、シャッター閉アクチュエータ404は、シャッター406を閉じるのを担当する。アクチュエータ402および404は両方とも、コンプライアントビーム電極アクチュエータである。アクチュエータ402および404は、シャッターがその上方で懸架されている開口層407に対して実質的に、平行な平面にあるシャッター406を駆動することによって、シャッター406を開閉する。シャッター406は、アクチュエータ402および404に取り付けられたアンカ408によって、開口層407の少し上方で懸架される。シャッター406の移動軸に沿って、シャッター406の両端に取り付けられたサポートの含有により、シャッター406の面外運動が低減され、基板に対して実質的に平行な平面への運動が制限される。以下で説明するように、多種多様な制御マトリクスがシャッターアセンブリ400とともに使用され得る。

シャッター406は、光が通り得る2つのシャッター開口412を含む。開口層407は、3つの開口409からなるセットを含む。図4Aにおいて、シャッターアセンブリ400は開状態にあり、したがって、シャッター開アクチュエータ402は作動しており、シャッター閉アクチュエータ404はその弛緩位置にあり、かつシャッター開口412の中心線が開口層の開口409のうちの2つの中心線と一致する。図4Bにおいてシャッターアセンブリ400は閉状態に移されており、したがって、シャッター開アクチュエータ402はその弛緩位置にあり、シャッター閉アクチュエータ404は作動しており、かつシャッター406の遮光部分は今では、開口409(点線として示す)を通る光の透過を遮断するための所定の位置にある。

各開口は、その周囲に、少なくとも1つの辺をもつ。たとえば、方形開口409は、4つの辺をもつ。円形、楕円、卵型、または他の湾曲開口が開口層407に形成される代替実装形態では、各開口は、単一辺のみを有し得る。いくつかの他の実装形態では、開口は、数学的な意味において分離され、または独立する必要はなく、連結されてよい。すなわち、開口の一部または成形断面が、各シャッターとの対応を維持し得る間、これらのセクションのいくつかは、開口の単一の連続外周が複数のシャッターによって共有されるように連結され得る。

様々な出口角をもつ光を、開状態にある開口412および409に通すために、開口層407中の開口409の対応する幅またはサイズよりも大きい幅またはサイズをシャッター開口412に与えることが有利である。閉状態において光が漏れるのを効果的に阻止するために、シャッター406の遮光部分が開口409と重なるのが好ましい。図4Bは、シャッター406内の遮光部分の辺と、開口層407内に形成される開口409の1つの辺との間の所定の重複416を示す。

静電アクチュエータ402および404は、その電圧変位挙動により、シャッターアセンブリ400に双安定特性が与えられるように設計される。シャッター開アクチュエータおよびシャッター閉アクチュエータの各々について、作動電圧を下回る電圧範囲が存在し、この電圧範囲は、そのアクチュエータが閉状態である(シャッターは開または閉のいずれかである)間に印加されると、対向アクチュエータに作動電圧が印加された後でも、アクチュエータを閉のままに、かつシャッターを所定の位置に保持する。そのような対向力に対してシャッターの位置を維持するのに必要とされる最小電圧は、維持電圧V_mと呼ばれる。

ある種のディスプレイ装置では、制御マトリクスは、アモルファスシリコン、低温度ポリシリコンなどの半導体層または一般にIGZOと呼ばれるインジウム、ガリウム、亜鉛の酸化物(InGaZnO)などの酸化物層を有する基板から形成され得る。アモルファスシリコンの層の代わりにIGZO層を有する基板を利用する利点は、IGZOの電子移動性が高まり、ディスプレイがアドレス指定され得る速度が上がることである。さらに、IGZOは低温度ポリシリコンよりも移動性が低いが、IGZO層を有する基板は、生産コストが低く、利益が大きいので、低温度ポリシリコンよりも好まれることがある。とはいえ、IGZOプロセスを使用してp-MOSタイプのトランジスタを製造するのは、現在では難しい。したがって、IGZOを使用して作られる制御マトリクスは通常、n-MOSトランジスタとともに構築されるにすぎない。

しかしながら、単一のタイプのトランジスタ、たとえばn-MOSトランジスタのみを使用して構築された制御マトリクスは一般に、信頼度が所望の水準を下回る。そのような制御マトリクスの不信頼度を緩和するために、いくつかの制御マトリクスは、複数のデータまたは作動電圧相互接続を利用し得る。その結果、著しい追加電力消費が生じ、かつ光スループットに利用可能な基板空間が減少し、ディスプレイ輝度が低下する。

いくつかの実装形態では、IGZO層を有する基板を利用し、単一の作動電圧相互接続および2つの別個の更新相互接続を含む制御マトリクスは、そのような制御マトリクスの不信頼度を緩和しつつ、また追加電力消費に関して妥協する必要なく、IGZOを使用する利益を実現するのを助けることができる。IGZO層の使用は、制御マトリクスをn-MOSトランジスタの利用のみに制限する。以下でさらに説明する回路の放電トランジスタを独立して制御するように各々が構成された2つの別個の更新相互接続を利用することによって、制御マトリクスは、画素の状態を確実に制御し、中間状態に画素が入るのを防止することができる。

図5は、例示的な制御マトリクス500の一部分を示している。制御マトリクス500は、図1Aに示すディスプレイ装置100において使用するために実装され得る。制御マトリクス500の構造は、この後に説明する。その動作は、図6に関連して後述する。

制御マトリクス500は、MEMS方式光変調器を含む画素502のアレイを制御する。いくつかの実装形態では、MEMS方式光変調器は、図2Aに示すシャッターアセンブリ200などの少なくとも1つのシャッターアセンブリを含むシャッター式光変調器であり得る。

制御マトリクス500は、ディスプレイ装置100中の画素502の各行に対するスキャンライン相互接続506と、画素502の各列に対するデータ相互接続508とを含む。スキャンライン相互接続506は、画素502にデータをロードできるように構成される。データ相互接続508は、画素502にロードされるデータに対応するデータ電圧を提供するように構成される。さらに、制御マトリクス500は、プリチャージ相互接続510、作動電圧相互接続520、第1の更新相互接続532、第2の更新相互接続534、およびデータストア相互接続536(「共通相互接続」と総称される)を含む。これらの共通相互接続510、520、532、534および536は、アレイの複数の行および複数の列による画素502の間で共有される。いくつかの実装形態では、共通相互接続510、520、532、534および536は、ディスプレイ装置100中のすべての画素502の間で共有される。

制御マトリクス500中の各画素502はまた、書込み許可トランジスタ552およびデータストアキャパシタ554を含む。スキャンライン相互接続506が書込み許可トランジスタ552を制御するように、書込み許可トランジスタ552のゲートはスキャンライン相互接続506に結合される。書込み許可トランジスタ552のソースは、データ相互接続508に結合され、書込み許可トランジスタ552のドレインは、データストアキャパシタ554の第1の端子および後述する第1の状態インバータ511に結合される。データストアキャパシタ554の第2の端子は、データストア相互接続536に結合される。このようにして、書込み許可トランジスタ552が、スキャンライン相互接続506によって提供された書込み許可電圧を介してオンに切り替えられると、データ相互接続508によって提供されたデータ電圧は、書込み許可トランジスタ552を通り、データストアキャパシタ554に蓄えられる。次いで蓄えられたデータ電圧は、第1の画素状態または第2の画素状態のうちの1つに画素502を駆動するために使用される。

制御マトリクス500はまた、第1の画素状態と第2の画素状態との間で駆動され得る二重作動光変調器504を含む。光変調器504は、第1の作動ノード515に結合された第1のアクチュエータによって第1の画素状態に駆動され、一方で光変調器504は、第2の作動ノード525に結合された第2のアクチュエータによって第2の画素状態に駆動され得る。制御マトリクス500は、第1の状態インバータ511および第2の状態インバータ521を含む回路をさらに含む。第1の状態インバータ511は、第1の作動ノード515における電圧を管理し、第1の作動ノード515において第1の放電トランジスタ514に結合された第1の充電トランジスタ512を含む。第2の状態インバータ521は、第2の作動ノード525における電圧を管理し、第2の作動ノード525において第2の放電トランジスタ524に結合された第2の充電トランジスタ522を含む。

第1の充電トランジスタ512のゲートは、プリチャージ相互接続510に接続され、一方で第1の充電トランジスタ512のドレインは、作動電圧相互接続520に接続される。第1の充電トランジスタ512のソースは、第1の作動ノード515において第1の放電トランジスタ514のドレインに結合される。第1の放電トランジスタ514のゲートは、書込み許可トランジスタ552のドレインおよびデータストアキャパシタ554の一方の端部に接続される。第1の放電トランジスタのソースは、第1の更新相互接続532に結合される。

第2の充電トランジスタ522のゲートも、プリチャージ相互接続510に接続される。第2の充電トランジスタ522のドレインは、作動電圧相互接続520に接続される。第2の充電トランジスタ522のソースは、第2の作動ノード525において第2の放電トランジスタ524のドレインに結合される。第2の放電トランジスタ524のゲートは、第1の作動ノード515に結合される。第2の放電トランジスタ524のソースは、第2の更新相互接続534に結合される。

第1の更新相互接続532は、データストアキャパシタ554に蓄えられた電圧とともに、第1の放電トランジスタ514を介して第1の作動ノード515における電圧を制御する。第2の更新相互接続534は、第2の放電トランジスタ524を介して第2の作動ノード525における電圧を制御する。トランジスタ512、514、522、524および552の各々は、n-MOSトランジスタである。上述のように、1つのタイプのトランジスタのみから形成された回路は、より最近のインジウム、ガリウム、亜鉛の酸化物(IGZO)製造プロセスにおいて特に有用であり、p型トランジスタの構築が難しい場合はなおさらである。代替的に、制御マトリクスは、すべてのp型トランジスタとともに設計され得る。以下で詳細に説明する図8は、p-MOSトランジスタのみを含む制御マトリクス800の一実装形態を示している。

図6は、例示的なフレームアドレス指定および画素作動方法600のフロー図を示している。方法600は、たとえば、図5の制御マトリクス500を動作させるように用いられ得る。フレームアドレス指定および画素作動方法600は、4つの全般的段階を進める。最初に、データローディング段階において、ディスプレイ中の画素のデータ電圧が、画素ごとに一度に1つの行にロードされる(ブロック652)。次に、プリチャージ段階において、光変調器に結合された作動ノードが充電される(ブロック654)。次に、更新段階において、第1の更新相互接続および第2の更新相互接続にプリロードされた電圧が変更され、光変調器に、更新状態を引き受けさせる(ブロック656)。光変調器が更新状態を引き受けると、光アクティブ化段階において光源がアクティブ化される(ブロック658)。

フレームアドレス指定および画素作動方法600の様々な段階の詳細は、図7に示すタイミング図を参照しながら説明する。図7は、制御マトリクスの様々な相互接続に印加された例示的な電圧のタイミング図700を示している。タイミング図700は、たとえば、図6に示すフレームアドレス指定および画素作動方法600に従って図5の制御マトリクス500を動作させるように用いられ得る。

特に、タイミング図700は、制御マトリクス500によって用いられるフレームアドレス指定および画素作動方法600の様々な段階中の様々な相互接続における電圧を示す別個のタイミンググラフを含む。タイミング図は、データ相互接続508において印加された電圧を示すタイミンググラフ702、スキャンライン相互接続506における電圧を示すタイミンググラフ704、第2のグローバル更新相互接続534における電圧を示すタイミンググラフ706、プリチャージ相互接続510に印加された電圧を示すタイミンググラフ708、作動電圧相互接続520に印加された電圧を示すタイミンググラフ710、および第1のグローバル更新相互接続532に印加された電圧を示すタイミンググラフ712を含む。

さらに、タイミング図700は、第1の画素状態に対応する第1の領域740aおよび第2の画素状態に対応する第2の領域740bに分離される。第1の領域740aと第2の領域740bの両方は、図6に示すフレームアドレス指定および画素作動方法600の様々な段階に対応する部分を含む。第1の領域740aおよび第2の領域740bの各々は、対応する、データローディング段階652に対応するデータロード部分742aおよび742b、プリチャージング段階654に対応するプリチャージング部分744aおよび744b、更新段階656に対応する更新部分746aおよび746b、ならびに光アクティブ化段階658に対応するアクティブ化部分748aおよび748bを含む。タイミング図は一定の縮尺で描かれてはいないこと、ならびにタイミンググラフの各々の相対的な長さおよび幅は特定の電圧または持続時間を示すものではないことを諒解されたい。さらに、図7に示す電圧レベルは、単に説明のためのものである。当業者は、様々な実装形態において他の電圧レベルが使用され得ることを理解されたい。

ここで、図5に示す制御マトリクス500および図7に示すタイミング図700を参照しながら図6に示すフレームアドレス指定および画素作動方法600を参照すると、データローディング段階(ブロック652)は、タイミング図700のデータローディング部分742aおよび742bに対応する。フレームアドレス指定および画素作動方法600は、アレイの特定の行の画素の各々をアドレス指定するためのデータローディング段階(ブロック652)で始まる。データローディング段階(ブロック652)は、画素の次の画素状態に対応するデータ電圧を印加するステップ(ブロック660)を進める。次の画素状態は、光透過状態に対応する第1の画素状態または遮光状態に対応する第2の画素状態であり得る。いくつかの実装形態では、高いデータ電圧が第1の画素状態に対応する。これは、タイミンググラフ702の部分742aに示されている。いくつかの実装形態では、低いデータ電圧が第2の画素状態に対応する。これは、タイミンググラフ702の部分742bに示されている。

次いでデータローディング段階(ブロック652)は、スキャンライン相互接続506が書込み許可されるように、その行に対応するスキャンライン相互接続506に書込み許可電圧V_weを印加するステップ(ブロック662)を進める。書込み許可された行に対するスキャンライン相互接続506への書込み許可電圧V_weの印加は、行中のすべての画素の書込み許可トランジスタ552などの書込み許可トランジスタをONにする。

スキャンライン相互接続506に書込み許可電圧を印加する(ブロック662)と、データ相互接続508に印加されたデータ電圧V_dは、選択された画素502のデータストアキャパシタ554上に電荷として蓄えられる。それは、データ電圧V_dがデータ相互接続508に印加されたときに、書込み許可トランジスタ552がONに切り替えられており、データ電圧V_dは書込み許可トランジスタ552からデータキャパシタ554まで通り、データキャパシタ554上でデータ電圧V_dが電荷としてロードされるか、または蓄えられるからである。

データをロードするプロセスは、書込み許可された行中の画素の各々において同時に実行され得る。このようにして、制御マトリクス500は、制御マトリクス500における所与の行の列に、その行が書込み許可されている間に同時にデータ電圧を選択的に印加する。いくつかの実装形態では、制御マトリクス500は、第1の画素状態および第2の画素状態のうちの1つの方に作動されるべき列にデータ電圧を印加するだけである。行中の画素がすべてアドレス指定されると、スキャンライン相互接続506に印加された書込み許可電圧が除去される(ブロック664)。いくつかの実装形態では、スキャンライン相互接続506は接地される。これは、タイミンググラフ704の部分742aに示されている。次いで、データ相互接続508に印加されたデータ電圧も、データ相互接続508から除去される(ブロック666)。これは、データ相互接続508に印加されたデータ電圧が高い場合にはタイミンググラフ702の部分742aに示されており、逆に、データ相互接続508に印加されたデータ電圧が低い場合にはタイミンググラフ702の部分742bに示されている。次いでデータローディング段階(ブロック652)は、制御マトリクス500におけるアレイの後続の行のために繰り返される。データローディング段階(ブロック652)の終わりに、選択された画素グループ中のデータストアキャパシタの各々は、次の画像状態の設定に適したデータ電圧を含める。

次いで制御マトリクス500はプリチャージ段階(ブロック654)を進め、第2の更新相互接続534が高いプリチャージ電圧にさせられる(ブロック670)。これは、タイミンググラフ706の部分744aおよび744bに示されている。いくつかの実装形態では、プリチャージ電圧は約12V〜40Vの範囲にある。いくつかの実装形態では、高いプリチャージ電圧は、作動電圧相互接続520に印加された作動電圧に対応し得る。いくつかの実装形態では、第2の更新相互接続534は、第2の放電トランジスタ524がOFFに切り替えられたままとなるように、高いプリチャージ電圧にさせられる。いくつかの実装形態では、第2の更新相互接続534は、第1の作動ノード515および第2の作動ノード525がプリチャージされる一方で、第2の放電トランジスタ524をOFFに切り替えた状態に維持するのに十分な電圧にさせられ得る。

第2の更新相互接続534を高いプリチャージ電圧にさせると、プリチャージ相互接続510は、高いプリチャージ電圧にさせられる(ブロック672)。いくつかの実装形態では、プリチャージ電圧は約12V〜40Vの範囲にある。いくつかの実装形態では、プリチャージ相互接続510は、第2の更新相互接続534に印加された高い作動電圧に対応するプリチャージ電圧にさせられる。概して、第1の充電トランジスタ512および第2の充電トランジスタ522をオンに切り替えることが可能なプリチャージ電圧で十分である。これは、タイミンググラフ708の部分744aおよび744bに示されている。

プリチャージ相互接続510を高いプリチャージ電圧にさせると、作動電圧相互接続520に印加された作動電圧により、第1の作動ノード515および第2の作動ノード525は作動電圧にさせられる。このようにして、第1の作動ノード515および第2の作動ノード525は、「プリチャージされた」と言われる。いくつかの実装形態では、作動電圧相互接続520は、プリチャージ相互接続510に印加された高いプリチャージ電圧に対応する電圧に維持される。いくつかの実装形態では、最大作動電圧は、充電トランジスタ512および522のダイオードドロップにより、最大プリチャージ電圧よりも小さい場合がある。いくつかの実装形態では、作動電圧相互接続520は、約25V〜40Vに維持される。

第1の作動ノード515および第2の作動ノード525をプリチャージすると、プリチャージ相互接続510はまた、低い電圧にさせられる(ブロック674)。いくつかの実装形態では、プリチャージ相互接続510の電圧はグランドにさせされる。いくつかの実装形態では、プリチャージ相互接続510は、約10〜30μsの間、高い電圧に維持される。いくつかの実装形態では、プリチャージ相互接続510は、30μsよりも長い期間、高い電圧に維持される。これは、タイミンググラフ708の部分744aおよび744bに示されている。

第1の作動ノード515および第2の作動ノード525をプリチャージすると、制御マトリクス500は更新段階(ブロック656)を進む。この段階では、第1の更新相互接続532は低い電圧にさせられる(ブロック680)。いくつかの実装形態では、第1の更新相互接続532はグランドに接続される。第1の更新相互接続532に印加された電圧の変動が、タイミンググラフ712の部分746aおよび746bに示されている。第1の画素状態に対応して、データストアキャパシタ554に蓄えられたデータ電圧が高い場合、第1の放電トランジスタ514は、第1の更新相互接続532を低い電圧状態にさせると、ONに切り替えられる。その結果、第1の作動ノード515における電圧は、低い電圧にさせられる。逆に、第2の画素状態に対応して、データストアキャパシタ554に蓄えられたデータ電圧が低い場合、第1の放電トランジスタ514は、第1の更新相互接続532を低い電圧にさせると、OFFに切り替えられたままとなる。その結果、第1の作動ノード515における電圧は、高い電圧状態に維持される。

第1の更新相互接続532が低い電圧にされた(ブロック680)後、第2の更新相互接続534が低い電圧にさせられる(ブロック682)。第2の更新相互接続534に印加された電圧の変動が、タイミンググラフ706の部分746aおよび746bに示されている。いくつかの実装形態では、第2の更新相互接続534はグランドに接続される。いくつかの実装形態では、第2の更新相互接続534は、第1の更新相互接続532を下げたことに応答して第1の作動ノード515が安定するのに十分長い間、高い電圧に保持される。いくつかの実装形態では、低い電圧状態は、第1の作動ノード515が高い電圧状態にあるという条件で、第2の放電トランジスタ524をOFF状態からON状態に切り替えるのに十分な電圧に対応し得る。第1の作動ノード515が、第1の画素状態に対応する低い電圧にさせられた場合、第2の放電トランジスタ524は、第2の更新相互接続534を低い電圧にさせると、OFFに切り替えられたままとなる。その結果、第2の作動ノード525における電圧は、高い電圧に維持される。逆に、第1の作動ノード515が、第2の画素状態に対応する高い電圧状態に維持された場合、第2の放電トランジスタ524は、第2の更新相互接続534を低い電圧状態にさせると、ONに切り替えられる。その結果、第2の作動ノード525における電圧は、低い電圧状態にさせられる。このようにして、第1の作動ノード515における電圧および第2の作動ノード525における電圧は相補的である。これは、制御マトリクス500が対称的だからである。すなわち、第1の状態インバータの入力部および第2の状態インバータの入力部は、相補的データ入力を受信するように構成される。

第1の作動ノード515および第2の作動ノード525における相対的電圧状態に基づいて、光変調器504は、第1の画素状態または第2の画素状態のいずれかを引き受ける。いくつかの実装形態では、第1の作動ノード515が低い電圧状態にあり、一方で第2の作動ノード525が高い電圧状態にあるときに、光変調器504は、第1の画素状態を引き受けることができる。逆に、第1の作動ノード515が高い電圧状態にあり、一方で第2の作動ノード525が低い電圧状態にあるときに、光変調器504は、第2の画素状態を引き受けることができる。いくつかの実装形態では、光変調器504はシャッターを含むことができる。そのような実装形態では、更新段階656中に、シャッターは、以前の画素状態にとどまること、または新しい画素状態を引き受けるように作動されることのいずれかが可能である。

光変調器504のアクチュエータがその所望の状態で安定すると、制御マトリクス500は光アクティブ化段階658を進む。光アクティブ化段階は、第1の更新相互接続532および第2の更新相互接続534を保持電圧にさせるステップ(ブロック684)を進む。保持電圧は通常、第1の放電トランジスタ514および第2の放電トランジスタ524のゲート端子に印加されている電圧に等しい。このようにして、制御マトリクス500が、次の画素状態に対応するデータローディング段階に向けて準備する中、第1の放電トランジスタ514および第2の放電トランジスタ524は、OFFに切り替えられ得る。いくつかの実装形態では、データ電圧に対応する画素状態で光変調器504が安定した後、第2の更新相互接続534は保持電圧状態にさせられる。

第1の更新相互接続532および第2の更新相互接続534を保持電圧状態にさせると、制御マトリクス500は、1つまたは複数の光源をアクティブ化するステップ(ブロック686)を進める。タイミング図700の光アクティブ化部分748aおよび748bは、光アクティブ化段階(ブロック658)に対応する。光アクティブ化段階中、タイミング図700の光アクティブ化部分748aおよび748bに示すように、様々な相互接続に印加された電圧のすべては保持され得る。光源をアクティブ化する(ブロック686)と、フレームアドレス指定および画素作動方法600は、データローディング段階(ブロック652)に戻ることによって繰り返され得る。

いくつかの実装形態では、制御マトリクス500は、CMOS回路として実現され得る。いくつかのそのような実装形態では、第1の充電トランジスタ512および第2の充電トランジスタ522は、PMOSトランジスタであり得る。そのような実装形態では、プリチャージ相互接続を高い作動電圧に維持して、PMOSトランジスタをOFFに切り替えられた状態に維持することができる。次いで、プリチャージ相互接続に印加されたプリチャージ電圧を作動電圧未満、たとえば作動電圧を5V下回る電圧に落として、PMOSトランジスタをONに切り替えることができる。このようにして、第1の作動ノード515および第2の作動ノード525は、プリチャージされ得る。PMOS充電トランジスタを利用することによって、電力節約が達成され得る。これは、PMOS充電トランジスタをONに切り替えるために使用されたプリチャージ相互接続510に印加された電圧が、第1の充電トランジスタ512および第2の充電トランジスタ522などの対応するNMOS充電トランジスタをONに切り替えるために必要な電圧よりも小さくなり得るからである。

図8は、別の例示的な制御マトリクス800の一部分を示している。制御マトリクス800は、図1Aに示すディスプレイ装置100において使用するために実装され得る。制御マトリクス800の構造は、図5に示す制御マトリクス500の構造と実質的に同様である。制御マトリクス800は、使用されるトランジスタのタイプが制御マトリクス500と異なる。具体的には、制御マトリクス800はp-MOSトランジスタを利用し、一方で制御マトリクス500はn-MOSトランジスタを利用する。制御マトリクス800の動作は、図9に関して説明する。

制御マトリクス800は、MEMS方式光変調器を含む画素802のアレイを制御する。いくつかの実装形態では、MEMS方式光変調器は、図2Aに示すシャッターアセンブリ200などの少なくとも1つのシャッターアセンブリを含むシャッター式光変調器であり得る。

制御マトリクス800は、ディスプレイ装置100中の画素802の各行に対するスキャンライン相互接続806と、画素802の各列に対するデータ相互接続808とを含む。スキャンライン相互接続806は、画素802にデータをロードできるように構成される。データ相互接続808は、画素802にロードされるデータに対応するデータ電圧を提供するように構成される。さらに、制御マトリクス800は、プリチャージ相互接続810、作動電圧相互接続820、第1の更新相互接続832、第2の更新相互接続834、およびデータストア相互接続836(「共通相互接続」と総称される)を含む。これらの共通相互接続810、820、832、834および836は、アレイの複数の行および複数の列による画素802の間で共有される。いくつかの実装形態では、共通相互接続810、820、832、834および836は、ディスプレイ装置100中のすべての画素802の間で共有される。

いくつかの実装形態では、制御マトリクス800中の各画素802はまた、書込み許可トランジスタ852およびデータストアキャパシタ854を含む。スキャンライン相互接続806が書込み許可トランジスタ852を制御するように、書込み許可トランジスタ852のゲートはスキャンライン相互接続806に結合される。書込み許可トランジスタ852のソースは、データ相互接続808に結合され、書込み許可トランジスタ852のドレインは、データストアキャパシタ854の第1の端子および後述する第1のインバータ811に結合される。データストアキャパシタ854の第2の端子は、データストア相互接続836に結合される。このようにして、書込み許可トランジスタ852が、スキャンライン相互接続806によって提供された書込み許可電圧を介してONに切り替えられると、データ相互接続808によって提供されたデータ電圧は、書込み許可トランジスタ852を通り、データストアキャパシタ854に蓄えられる。次いで蓄えられたデータ電圧は、第1の画素状態または第2の画素状態のうちの1つに画素802を駆動するために使用される。

制御マトリクス800はまた、第1の画素状態と第2の画素状態との間で駆動され得る二重作動光変調器804を含む。光変調器804は、第1の作動ノード815に結合された第1のアクチュエータによって第1の画素状態に駆動され、一方で光変調器804は、第2の作動ノード825に結合された第2のアクチュエータによって第2の画素状態に駆動され得る。制御マトリクス800は、第1の状態インバータ811および第2の状態インバータ821を含む回路をさらに含む。第1の状態インバータ811は、第1の作動ノード815における電圧を管理し、第1の作動ノード815において第1の放電トランジスタ814に結合された第1の充電トランジスタ812を含む。第2の状態インバータ821は、第2の作動ノード825における電圧を管理し、第2の作動ノード825において第2の放電トランジスタ824に結合された第2の充電トランジスタ822を含む。

第1の充電トランジスタ812のゲートは、プリチャージ相互接続810に接続され、一方で第1の充電トランジスタ812のドレインは、作動電圧相互接続820に接続される。第1の充電トランジスタ812のソースは、第1の作動ノード815において第1の放電トランジスタ814のドレインに結合される。第1の放電トランジスタ814のゲートは、書込み許可トランジスタ852のドレインおよびデータストアキャパシタ854の一方の端部に接続される。第1の放電トランジスタ814のソースは、第1の更新相互接続832に結合される。

第2の充電トランジスタ822のゲートは、プリチャージ相互接続810に接続され、一方で第2の充電トランジスタ822のドレインは、作動電圧相互接続820に接続される。第2の充電トランジスタ822のソースは、第2の作動ノード825において第2の放電トランジスタ824のドレインに結合される。第2の放電トランジスタ824のゲートは、第1の作動ノード811に結合される。第2の放電トランジスタ824のソースは、第2の更新相互接続834に結合される。

第1の更新相互接続832は、データストアキャパシタ854に蓄えられた電圧とともに、第1の放電トランジスタ814を介して第1の作動ノード815における電圧を制御する。第2の更新相互接続834は、第2の放電トランジスタ824を介して第2の作動ノード825における電圧を制御する。トランジスタ812、814、822、824および852の各々は、p-MOSトランジスタである。

図9は、例示的なフレームアドレス指定および画素作動方法900のフロー図を示している。方法900は、たとえば、図8の制御マトリクス800を動作させるように用いられ得る。フレームアドレス指定および画素作動方法900は、図6に示すフレームアドレス指定および画素作動方法600と実質的に同様である。フレームアドレス指定および画素作動方法900は、4つの全般的段階を進める。最初に、制御マトリクスの様々な相互接続が電圧をプリロードされる(ブロック952)。次に、データローディング段階において、ディスプレイ中の画素のデータ電圧が、画素ごとに一度に1つの行にロードされる(ブロック954)。次に、更新段階において、第1の更新相互接続および第2の更新相互接続にプリロードされた電圧が変更され、光変調器に、更新状態を引き受けさせる(ブロック956)。光変調器が更新状態を引き受けると、光アクティブ化段階において光源がアクティブ化される(ブロック958)。

フレームアドレス指定および画素作動方法900の様々な段階の詳細は、図10に示すタイミング図を参照しながら説明する。図10は、制御マトリクスの様々な相互接続に印加された例示的な電圧のタイミング図1000を示している。タイミング図1000は、たとえば、図9に示すフレームアドレス指定および画素作動方法900に従って図8の制御マトリクス800を動作させるように用いられ得る。

特に、タイミング図1000は、図9に示すような制御マトリクス800によって用いられるフレームアドレス指定および画素作動方法900の様々な段階中の様々なノードおよび相互接続における電圧を示す別個のタイミンググラフを含む。タイミング図1000は、作動電圧相互接続820において印加された電圧を示すタイミンググラフ1002、スキャンライン相互接続806に印加された電圧を示すタイミンググラフ1004、データ相互接続808に印加された電圧を示すタイミンググラフ1006、プリチャージ相互接続810に印加された電圧を示すタイミンググラフ1008、第1の作動ノード815における電圧を示すタイミンググラフ1010、および第2の作動ノード825における電圧を示すタイミング1012、第1のグローバル更新相互接続832に印加された電圧を示すタイミンググラフ1014、および第2のグローバル更新相互接続834に印加された電圧を示すタイミンググラフ1016を含む。

さらに、タイミング図1000は、第1の画素状態に対応する第1の領域1040aおよび第2の画素状態に対応する第2の領域1040bに分離される。第1の領域1040aと第2の領域1040bの両方は、フレームアドレス指定および画素作動方法900の様々な段階に対応する部分を含む。第1の領域1040aおよび第2の領域1040bの各々は、対応する、プリローディング段階952に対応するプリロード部分1042aおよび1042b、データローディング段階954に対応するデータローディング部分1044aおよび1044b、更新段階956に対応する更新部分1046aおよび1046b、ならびに光アクティブ化段階958に対応するアクティブ化部分1048aおよび1048bを含む。タイミング図1000は一定の縮尺で描かれてはいないこと、ならびにタイミンググラフの各々の相対的な長さおよび幅は特定の電圧または持続時間を示すものではないことを諒解されたい。その上、図10に示す電圧は、説明のためのものにすぎず、本開示の範囲を限定するものではない。さらに、便宜上、各タイミンググラフは、上側限界および下側限界によって画定された電圧範囲に対応する。概して、本明細書で使用する「高い電圧状態」という用語は、電圧範囲の下側限界よりも電圧範囲の上側限界に近い電圧に対応し、一方で「低い電圧状態」という用語は、電圧範囲の上側限界よりも電圧範囲の下側限界に近い電圧に対応する。

図9は、例示的なフレームアドレス指定および画素作動方法900のフロー図を示している。方法900は、たとえば、図8の制御マトリクス800を動作させるように用いられ得る。フレームアドレス指定および画素作動方法900は、4つの全般的段階を進める。最初に、データローディング段階において、ディスプレイ中の画素のデータ電圧が、画素ごとに一度に1つの行にロードされる(ブロック952)。次に、プリチャージ段階において、光変調器に結合された作動ノードが充電される(ブロック954)。次に、更新段階において、第1の更新相互接続および第2の更新相互接続にプリロードされた電圧が変更され、光変調器に、更新状態を引き受けさせる(ブロック956)。光変調器が更新状態を引き受けると、光アクティブ化段階において光源がアクティブ化される(ブロック958)。

フレームアドレス指定および画素作動方法900の様々な段階の詳細は、図10に示すタイミング図を参照しながら説明する。図10は、制御マトリクスの様々な相互接続に印加された例示的な電圧のタイミング図1000を示している。タイミング図1000は、たとえば、図9に示すフレームアドレス指定および画素作動方法900に従って図8の制御マトリクス800を動作させるように用いられ得る。

特に、タイミング図1000は、制御マトリクス800によって用いられるフレームアドレス指定および画素作動方法900の様々な段階中の様々な相互接続における電圧を示す別個のタイミンググラフを含む。タイミング図は、データ相互接続808において印加された電圧を示すタイミンググラフ1002、スキャンライン相互接続806における電圧を示すタイミンググラフ1004、第2のグローバル更新相互接続834における電圧を示すタイミンググラフ1006、プリチャージ相互接続810に印加された電圧を示すタイミンググラフ1008、作動電圧相互接続820に印加された電圧を示すタイミンググラフ1010、および第1のグローバル更新相互接続832に印加された電圧を示すタイミンググラフ1012を含む。

さらに、タイミング図1000は、第1の画素状態に対応する第1の領域1040aおよび第2の画素状態に対応する第2の領域1040bに分離される。第1の領域1040aと第2の領域1040bの両方は、図9に示すフレームアドレス指定および画素作動方法900の様々な段階に対応する部分を含む。第1の領域1040aおよび第2の領域1040bの各々は、対応する、データローディング段階952に対応するデータロード部分1042aおよび1042b、プリチャージング段階954に対応するプリチャージング部分1044aおよび1044b、更新段階956に対応する更新部分1046aおよび1046b、ならびに光アクティブ化段階958に対応するアクティブ化部分1048aおよび1048bを含む。タイミング図は一定の縮尺で描かれてはいないこと、ならびにタイミンググラフの各々の相対的な長さおよび幅は特定の電圧または持続時間を示すものではないことを諒解されたい。さらに、図10に示す電圧レベルは、単に説明のためのものである。当業者は、様々な実装形態において他の電圧レベルが使用され得ることを理解されたい。

ここで、図8に示す制御マトリクス800および図10に示すタイミング図1000を参照しながら図9に示すフレームアドレス指定および画素作動方法900を参照すると、データローディング段階(ブロック952)は、タイミング図1000のデータローディング部分1042aおよび1042bに対応する。フレームアドレス指定および画素作動方法900は、アレイの特定の行の画素の各々をアドレス指定するためのデータローディング段階(ブロック952)で始まる。データローディング段階(ブロック952)は、画素の次の画素状態に対応するデータ電圧を印加するステップ(ブロック960)を進める。次の画素状態は、光透過状態に対応する第1の画素状態または遮光状態に対応する第2の画素状態であり得る。いくつかの実装形態では、高いデータ電圧が第1の画素状態に対応する。これは、タイミンググラフ1002の部分1042aに示されている。いくつかの実装形態では、低いデータ電圧が第2の画素状態に対応する。これは、タイミンググラフ1002の部分1042bに示されている。

次いでデータローディング段階(ブロック952)は、スキャンライン相互接続806が書込み許可されるように、その行に対応するスキャンライン相互接続806に書込み許可電圧V_weを印加するステップ(ブロック962)を進める。書込み許可された行に対するスキャンライン相互接続806への書込み許可電圧V_weの印加は、行中のすべての画素の書込み許可トランジスタ852などの書込み許可トランジスタをONにする。

スキャンライン相互接続806に書込み許可電圧を印加する(ブロック962)と、データ相互接続808に印加されたデータ電圧V_dは、選択された画素802のデータストアキャパシタ854上に電荷として蓄えられる。それは、データ電圧V_dがデータ相互接続808に印加されたときに、書込み許可トランジスタ852がONに切り替えられており、データ電圧V_dは書込み許可トランジスタ852からデータキャパシタ854まで通り、データキャパシタ854上でデータ電圧V_dが電荷としてロードされるか、または蓄えられるからである。

データをロードするプロセスは、書込み許可された行中の画素の各々において同時に実行され得る。このようにして、制御マトリクス800は、制御マトリクス800における所与の行の列に、その行が書込み許可されている間にほぼ同時にデータ電圧を選択的に印加する。いくつかの実装形態では、制御マトリクス800は、第1の画素状態および第2の画素状態のうちの1つの方に作動されるべき列にデータ電圧を印加するだけである。行中の画素がすべてアドレス指定されると、スキャンライン相互接続806に印加された書込み許可電圧が除去される(ブロック964)。いくつかの実装形態では、スキャンライン相互接続806は接地される。これは、タイミンググラフ1004の部分1042aに示されている。次いで、データ相互接続808に印加されたデータ電圧も、データ相互接続808から除去される(ブロック966)。これは、データ相互接続808に印加されたデータ電圧が「高い」場合にはタイミンググラフ1002の部分1042aに示されており、逆に、データ相互接続808に印加されたデータ電圧が「低い」場合にはタイミンググラフ1002の部分1042bに示されている。いくつかの実装形態では、「高い」電圧は、保持電圧、たとえば0Vよりも低い電圧を印加するステップに対応し得る。逆に、「低い」電圧は、たとえば0Vに等しいかまたはそれよりも大きい電圧を印加するステップに対応し得る。次いでデータローディング段階(ブロック952)は、矢印968によって示されるように、制御マトリクス800におけるアレイの後続の行のために繰り返される。データローディング段階(ブロック952)の終わりに、選択された画素グループ中のデータストアキャパシタの各々は、次の画像状態の設定に適したデータ電圧を含める。

次いで制御マトリクス800はプリチャージ段階(ブロック954)を進め、第2の更新相互接続834が低いプリチャージ電圧にさせられる(ブロック970)。これは、タイミンググラフ1006の部分1044aおよび1044bに示されている。いくつかの実装形態では、低いプリチャージ電圧は、光変調器804の作動ノードをプリチャージするときに作動電圧相互接続820に印加された作動電圧に対応し得る。いくつかの実装形態では、低いプリチャージ電圧は約-12V〜-40Vの範囲にある。いくつかの実装形態では、第2の更新相互接続834は、第1の作動ノード815および第2の作動ノード825がプリチャージされる一方で、第2の放電トランジスタ824をOFFに切り替えた状態に維持するのに十分な電圧にさせられ得る。

第2の更新相互接続834を低いプリチャージ電圧にさせると、プリチャージ相互接続810は、低いプリチャージ電圧にさせられる(ブロック972)。いくつかの実装形態では、プリチャージ電圧は約-12V〜-40Vの範囲にある。いくつかの実装形態では、プリチャージ相互接続810は、第2の更新相互接続834に印加された低いプリチャージ電圧に対応する低いプリチャージ電圧にさせられる。これは、タイミンググラフ1008の部分1044aおよび1044bに示されている。概して、第1の充電トランジスタ812および第2の充電トランジスタ822をONに切り替えることが可能なプリチャージ電圧で十分である。

プリチャージ相互接続810を低いプリチャージ電圧にさせると、作動電圧相互接続820に印加された作動電圧により、第1の作動ノード815および第2の作動ノード825は、作動電圧相互接続820に印加された作動電圧にさせられる。このようにして、第1の作動ノード815および第2の作動ノード825は、「プリチャージされた」と言われる。いくつかの実装形態では、作動電圧相互接続820は、プリチャージ相互接続810の低いプリチャージ電圧に対応する作動電圧に維持される。いくつかの実装形態では、作動電圧相互接続820は、約-25V〜-40Vに維持される。

第1の作動ノード815および第2の作動ノード825をプリチャージすると、プリチャージ相互接続810はまた、高いプリチャージ電圧に戻される(ブロック974)。これは、タイミンググラフ1008の部分1044aおよび1044bに示されている。いくつかの実装形態では、プリチャージ相互接続810の電圧はグランドにさせされる。いくつかの実装形態では、プリチャージ相互接続810は、約10〜30μsの間、低いプリチャージ電圧に維持される。いくつかの実装形態では、プリチャージ相互接続は、30μsよりも長い期間、低いプリチャージ電圧に維持される。

第1の作動ノード815および第2の作動ノード825をプリチャージすると、制御マトリクス800は更新段階(ブロック956)を進む。この段階では、第1の更新相互接続832は高い電圧にさせられる(ブロック980)。いくつかの実装形態では、第1の更新相互接続832はグランドに接続される。第1の更新相互接続832に印加された電圧の変動が、タイミンググラフ1012の部分1046aおよび1046bに示されている。第1の画素状態に対応して、データストアキャパシタ854に蓄えられたデータ電圧が「高い」場合、第1の放電トランジスタ814は、第1の更新相互接続832を高い電圧にさせると、ONに切り替えられる。その結果、第1の作動ノード815における電圧は、高い電圧にさせられる。逆に、第2の画素状態に対応して、データストアキャパシタ854に蓄えられたデータ電圧が「低い」場合、第1の放電トランジスタ814は、第1の更新相互接続832を高い電圧にさせると、OFFに切り替えられたままとなる。その結果、第1の作動ノード815における電圧は、プリチャージ段階中に作動電圧相互接続820において印加された低い作動電圧に対応する低い電圧状態に維持される。

第1の更新相互接続832が高い電圧にされた(ブロック980)後、第2の更新相互接続834が高い電圧にさせられる(ブロック982)。第2の更新相互接続834に印加された電圧の変動が、タイミンググラフ1006の部分1046aおよび1046bに示されている。いくつかの実装形態では、第2の更新相互接続834はグランドに接続される。いくつかの実装形態では、第2の更新相互接続834は、第1の更新相互接続832を上げたことに応答して第1の作動ノード815が安定するのに十分長い間、低い電圧に保持される。いくつかの実装形態では、高い電圧状態は、第1の作動ノード815が低い電圧状態にあるという条件で、第2の放電トランジスタ824をOFF状態からON状態に切り替えるのに十分な電圧に対応し得る。第1の作動ノード815が、第1の画素状態に対応する高い電圧にさせられた場合、第2の放電トランジスタ824は、第2の更新相互接続834を高い電圧にさせると、OFFに切り替えられたままとなる。その結果、第2の作動ノード825における電圧は、低い電圧に維持される。逆に、第1の作動ノード815が、第2の画素状態に対応する低い電圧状態に維持された場合、第2の放電トランジスタ824は、第2の更新相互接続834を高い電圧状態にさせると、ONに切り替えられる。その結果、第2の作動ノード825における電圧は、高い電圧状態にさせられる。

第1の作動ノード815および第2の作動ノード825における相対的電圧状態に基づいて、光変調器804は、第1の画素状態または第2の画素状態のいずれかを引き受ける。いくつかの実装形態では、第1の作動ノード815が低い電圧状態にあり、一方で第2の作動ノード825が高い電圧状態にあるときに、光変調器804は、第1の画素状態を引き受けることができる。逆に、第1の作動ノード815が高い電圧状態にあり、一方で第2の作動ノード825が低い電圧状態にあるときに、光変調器804は、第2の画素状態を引き受けることができる。いくつかの実装形態では、光変調器804はシャッターを含むことができる。そのような実装形態では、更新段階956中に、シャッターは、以前の画素状態にとどまること、または新しい画素状態を引き受けるように作動されることのいずれかが可能である。

光変調器804のアクチュエータがその所望の状態で安定すると、制御マトリクス800は光アクティブ化段階958を進む。光アクティブ化段階は、第1の更新相互接続832および第2の更新相互接続834を保持電圧にさせるステップ(ブロック984)を進む。保持電圧は通常、第1の放電トランジスタ814および第2の放電トランジスタ824のゲート端子に印加されている電圧にほぼ等しい。このようにして、制御マトリクス800が、次の画素状態に対応するデータローディング段階に向けて準備する中、第1の放電トランジスタ814および第2の放電トランジスタ824は、OFFに切り替えられ得る。いくつかの実装形態では、データ電圧に対応する画素状態で光変調器804が安定した後、第2の更新相互接続834は保持電圧状態にさせられる。

第1の更新相互接続832および第2の更新相互接続834を保持電圧にさせると、制御マトリクス800は、1つまたは複数の光源をアクティブ化するステップ(ブロック986)を進める。タイミング図1000の光アクティブ化部分1048aおよび1048bは、光アクティブ化段階(ブロック958)に対応する。光アクティブ化段階中、タイミング図1000の光アクティブ化部分1048aおよび1048bに示すように、様々な相互接続に印加された電圧のすべては保持され得る。光源をアクティブ化する(ブロック986)と、フレームアドレス指定および画素作動方法900は、データローディング段階(ブロック952)に戻ることによって繰り返され得る。

図11は、別の例示的な制御マトリクスの一部分を示している。制御マトリクス1100は、図5に示す制御マトリクス500と同様であるが、制御マトリクス1100が単一の作動相互接続1120を含み、プリチャージ相互接続をまったく含まないという点で、制御マトリクス500とは異なる。これは、ダイオード接続トランジスタを利用することによって可能である。図11に示すように、制御マトリクスは、ダイオード接続トランジスタである第1の充電トランジスタ1112および第2の充電トランジスタ1122を含む。そのようなトランジスタは、ドレイン端子とゲート端子の両方が同じ電圧を受け取るようにドレイン端子およびゲート端子がノードで接続されるように構成される。

制御マトリクス1100は、ソース電圧(V_GS)へのゲートが0Vであるときに確実にOFF状態にあるトランジスタを使用する場合の実装形態において使用するのに好適であり得る。デプレッションモードデバイスとして動作するトランジスタが、図5に示す制御マトリクス500などの、別個のプリチャージ相互接続および作動電圧相互接続を含む制御マトリクス構成において実装され得る。そのようなトランジスタ、たとえばIGZOプロセスを使用して組み立てられたトランジスタは、0Vを上回るしきい値を制御するのが難しい傾向がある。その結果、制御マトリクス500などの制御マトリクスが、IGZOプロセスを使用して作られたディスプレイまたは他の同様のディスプレイとともに利用され得る。

図12Aおよび図12Bは、複数のディスプレイ要素を含むディスプレイデバイス40を示すシステムブロック図である。ディスプレイデバイス40は、たとえば、スマートフォン、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス40の同じ構成要素またはその若干異なる形態はまた、テレビ、コンピュータ、タブレット、電子リーダー、ハンドヘルドデバイス、およびポータブルメディアデバイスなど、様々なタイプのディスプレイデバイスを示す。

ディスプレイデバイス40は、ハウジング41、ディスプレイ30、アンテナ43、スピーカ45、入力デバイス48およびマイクロフォン46を含む。ハウジング41は、射出成形および真空成形など、様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング41は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから形成され得る。ハウジング41は、異なる色の、または異なるロゴ、ピクチャもしくはシンボルを含む他の取外し可能な部分と交換され得る取外し可能な部分(図示せず)を含み得る。

ディスプレイ30は、本明細書で説明したように、双安定ディスプレイまたはアナログディスプレイを含む様々なデバイスのうちのいずれかであり得る。ディスプレイ30はまた、プラズマ、エレクトロルミネセント(EL)、有機発光ダイオード(OLED)、STN方式液晶ディスプレイ(STN LCD)もしくは薄膜トランジスタ(TFT)LCDなどのフラットパネルディスプレイ、またはブラウン管(CRT)もしくは他のチューブデバイスなどの非フラットパネルディスプレイを含むように構成され得る。

ディスプレイデバイス40の構成要素は、図12Aに概略的に示されている。ディスプレイデバイス40は、ハウジング41を含んでおり、その中に少なくとも部分的に包囲された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス40はネットワークインターフェース27を含んでおり、ネットワークインターフェース27はアンテナ43を含んでおり、アンテナ43はトランシーバ47に結合され得る。ネットワークインターフェース27は、ディスプレイデバイス40に表示されることのある画像データのソースであり得る。したがって、ネットワークインターフェース27は、画像ソースモジュールの一例であるが、プロセッサ21および入力デバイス48も、画像ソースモジュールの働きをすることができる。トランシーバ47はプロセッサ21に接続され、プロセッサ21は調整ハードウェア52に接続される。調整ハードウェア52は、(信号をフィルタリングするか、または別の方法で操作するなど)信号を調整するように構成され得る。調整ハードウェア52は、スピーカ45およびマイクロフォン46に接続され得る。プロセッサ21は、入力デバイス48およびドライバコントローラ29にも接続され得る。ドライバコントローラ29は、フレームバッファ28およびアレイドライバ22に結合されてよく、アレイドライバ22は、次いでディスプレイアレイ30に結合され得る。図12Aに明示されていない要素を含む、ディスプレイデバイス40における1つまたは複数の要素は、メモリデバイスとして機能するように構成され、プロセッサ21と通信するように構成され得る。いくつかの実装形態では、電源50は、特定のディスプレイデバイス40の設計における実質的にすべての構成要素に電力を提供することができる。

ネットワークインターフェース27は、ディスプレイデバイス40がネットワークを介して1つまたは複数のデバイスと通信できるように、アンテナ43およびトランシーバ47を含む。ネットワークインターフェース27はまた、たとえば、プロセッサ21のデータ処理要件を緩和するためのいくつかの処理能力を有し得る。アンテナ43は、信号を送信および受信することができる。いくつかの実装形態では、アンテナ43は、IEEE 16.11規格、たとえばIEEE 16.11(a)、(b)、もしくは(g)、またはIEEE 802.11規格、たとえばIEEE 802.11a、b、g、n、およびそのさらなる実装形態に従って、RF信号を送信および受信する。いくつかの他の実装形態では、アンテナ43は、Bluetooth(登録商標)規格に従ってRF信号を送信および受信する。セルラー電話の場合、アンテナ43は、符号分割多元接続(CDMA)、周波数分割多元接続(FDMA)、時分割多元接続(TDMA)、Global System for Mobile communications(GSM)、GSM/汎用パケット無線サービス(GPRS:General Packet Radio Service)、拡張データGSM環境(EDGE:Enhanced Data GSM Environment)、地上基盤無線(TETRA:Terrestrial Trunked Radio)、広帯域CDMA(W-CDMA)、Evolution Data Optimized(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速パケットアクセス(HSPA)、高速ダウンリンクパケットアクセス(HSDPA)、高速アップリンクパケットアクセス(HSUPA)、発展型高速パケットアクセス(HSPA+:Evolved High Speed Packet Access)、Long Term Evolution(LTE)、AMPS、または3G、4Gもしくは5G技術を利用するシステムなど、ワイヤレスネットワーク内で通信するために使用される他の既知の信号を受信するように設計され得る。トランシーバ47は、アンテナ43から受信された信号を、プロセッサ21によって受信でき、さらにプロセッサ21によって操作できるように前処理することができる。トランシーバ47はまた、プロセッサ21から受信された信号を、アンテナ43を介してディスプレイデバイス40から送信できるように処理することができる。

いくつかの実装形態では、トランシーバ47は、受信機によって置き換えられ得る。さらに、いくつかの実装形態では、ネットワークインターフェース27は、プロセッサ21に送られることになる画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ21は、ディスプレイデバイス40の動作全体を制御することができる。プロセッサ21は、圧縮された画像データなどのデータを、ネットワークインターフェース27または画像ソースから受信し、そのデータを生の画像データへ、または生の画像データに素早く変換できるフォーマットへと処理する。プロセッサ21は、処理されたデータをドライバコントローラ29に、または記憶のためにフレームバッファ28に送ることができる。生データは通常、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、彩度およびグレースケールレベルを含み得る。

プロセッサ21は、ディスプレイデバイス40の動作を制御するためのマイクロコントローラ、CPUまたは論理ユニットを含み得る。調整ハードウェア52は、スピーカ45に信号を送信するための、およびマイクロフォン46から信号を受信するための増幅器およびフィルタを含み得る。調整ハードウェア52は、ディスプレイ40内の個別構成要素であってよく、またはプロセッサ21もしくは他の構成要素に組み込まれてもよい。

ドライバコントローラ29は、プロセッサ21によって生成された生画像データを、直接プロセッサ21から、またはフレームバッファ28から取得でき、かつ生画像データをアレイドライバ22への高速送信に向けて適切に再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ29は、生画像データを、ディスプレイアレイ30でスキャンするのに適した時間的順序を有するように、ラスタ様フォーマットを有するデータフローに再フォーマットすることができる。ドライバコントローラ29は、フォーマットされた情報をアレイドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、独立型集積回路(IC)としてシステムプロセッサ21に関連付けられることが多いが、そのようなコントローラは、多くの方法で実装され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ21中に埋め込まれること、ソフトウェアとしてプロセッサ21中に埋め込まれること、またはアレイドライバ22とハードウェアで完全に統合されることがある。

アレイドライバ22は、フォーマットされた情報をドライバコントローラ29から受信することができ、ビデオデータを、ディスプレイ要素のディスプレイのx-yマトリクスから来る数百、場合によっては数千(またはそれよりも多く)のリード線(lead)に1秒当たり多数回適用される波形の並列セットに再フォーマットすることができる。いくつかの実装形態では、アレイドライバ22、およびディスプレイアレイ30は、ディスプレイモジュールの一部である。いくつかの実装形態では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、ディスプレイモジュールの一部である。

いくつかの実装形態では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、本明細書で説明するタイプのデバイスのいずれにも適している。たとえば、ドライバコントローラ29は、従来型のディスプレイコントローラまたは双安定ディスプレイコントローラ(たとえば、図1に関して上述したコントローラ134)であり得る。さらに、アレイドライバ22は、従来型のドライバまたは双安定ディスプレイドライバであり得る。その上、ディスプレイアレイ30は、従来型のディスプレイアレイまたは双安定ディスプレイアレイ(たとえば、図3に示す光変調器アレイ320などの、ディスプレイ要素のアレイを含むディスプレイ)であり得る。いくつかの実装形態では、ドライバコントローラ29は、アレイドライバ22と統合され得る。そのような実装形態は、高集積システム、たとえば、携帯電話、ポータブル電子デバイス、ウォッチまたは小型ディスプレイ(small-area display)において有用であり得る。

いくつかの実装形態では、入力デバイス48は、たとえば、ユーザがディスプレイデバイス40の動作を制御することを可能にするように構成され得る。入力デバイス48は、QWERTYキーパッドもしくは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、ディスプレイアレイ30と統合されたタッチセンシティブスクリーン、または感圧性もしくは感熱性の膜を含むことができる。マイクロフォン46は、ディスプレイデバイス40の入力デバイスとして構成され得る。いくつかの実装形態では、マイクロフォン46を介したボイスコマンドが、ディスプレイデバイス40の動作を制御するために使用され得る。

電源50は、様々なエネルギー蓄積デバイスを含むことができる。たとえば、電源50は、ニッケルカドミウムバッテリーまたはリチウムイオンバッテリーなどの充電式バッテリーであり得る。充電式バッテリーを使用した実装形態では、充電式バッテリーは、たとえば、壁コンセントまたは光起電デバイスもしくはアレイから来る電力を使用して充電可能であり得る。代替的に、充電式バッテリーはワイヤレス充電可能であり得る。電源50は、再生可能エネルギー源、キャパシタ、またはプラスチック太陽電池もしくは太陽電池塗料を含む太陽電池であってもよい。電源50はまた、壁コンセントから電力を受け取るように構成され得る。

いくつかの実装形態では、電子ディスプレイシステム内のいくつかの場所に位置し得るドライバコントローラ29に制御プログラマビリティが存在する。いくつかの他の実装形態では、アレイドライバ22に制御プログラマビリティが存在する。上述の最適化は、任意の数のハードウェアおよび/またはソフトウェア構成要素において、および様々な構成で実施され得る。

本明細書で開示した実装形態に関連して説明した様々な例示的な論理、論理ブロック、モジュール、回路およびアルゴリズムのプロセスは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得る。ハードウェアとソフトウェアの互換性は、全体的にそれらの機能に関して説明し、上述の様々な例示的な構成要素、ブロック、モジュール、回路およびプロセスにおいて示してきた。そのような機能がハードウェアとして実装されるか、またはソフトウェアとして実装されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。

本明細書で開示した態様に関連して説明した様々な例示的な論理、論理ブロック、モジュールおよび回路を実装するために使用されるハードウェアおよびデータ処理装置は、汎用シングルチッププロセッサもしくは汎用マルチチッププロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、または、本明細書で説明した機能を実行するように設計されたそれらの任意の組合せで、実装または実行することができる。汎用プロセッサはマイクロプロセッサ、または任意の従来のプロセッサ、コントローラ、マイクロコントローラ、もしくは状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。いくつかの実装形態では、特定のプロセスおよび方法は、所与の機能に固有の回路によって実行され得る。

1つまたは複数の態様では、説明した機能は、本明細書で開示した構造およびそれらの構造の同等物を含む、ハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェアにおいて、またはそれらの任意の組合せで実装され得る。本明細書で説明した対象の実装形態はまた、1つまたは複数のコンピュータプログラム、すなわち、データ処理装置による実行のために、またはデータ処理装置の動作を制御するために、コンピュータ記憶媒体上に符号化されたコンピュータプログラム命令の1つまたは複数のモジュールとして実装され得る。

ソフトウェアで実装される場合、機能を1つまたは複数の命令またはコードとしてコンピュータ可読媒体に記憶すること、またはコンピュータ可読媒体を介して送信することができる。本明細書で開示した方法またはアルゴリズムのプロセスは、コンピュータ可読媒体上に存在し得るプロセッサ実行可能ソフトウェアモジュールで実施され得る。コンピュータ可読媒体は、コンピュータ記憶媒体と通信媒体の両方を含み、これらは、ある場所から別の場所へのコンピュータプログラムの転送を可能にし得る任意の媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であってよい。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROM、または他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形式で所望のプログラムコードを記憶するために使用でき、コンピュータによってアクセスできる任意の他の媒体を含むことができる。また、あらゆる接続がコンピュータ可読媒体と適切に呼ばれ得る。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク(disc)、光ディスク(disc)、デジタル多目的ディスク(disc)(DVD)、フロッピーディスク(disk)、およびブルーレイディスク(disc)を含み、ディスク(disk)は通常、データを磁気的に再生し、ディスク(disc)はレーザで光学的にデータを再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれる。さらに、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込まれ得る、機械可読媒体およびコンピュータ可読媒体上に1つまたは任意の組合せまたはセットのコードおよび命令として存在し得る。

本開示で説明した実装形態の様々な修正形態が当業者にはすぐに理解でき、本明細書に定める一般的原理は、本開示の趣旨または範囲から離れることなく他の実装形態に適用できる。したがって、特許請求の範囲は、本明細書に示す実装形態に限定されることを意図しておらず、本開示、この原理および本明細書で開示する新規の特徴と合致する最大の範囲を認めるものである。

さらに、当業者は、「上側」および「下側」という用語が、図の説明を簡単にするために使用されることがあり、適切に配向されたページ上の図の方位に対応する相対位置を示しており、実装される任意のデバイスの適切な方位を反映していない場合があることを容易に諒解する。

個別の実装形態との関連で本明細書で説明しているいくつかの特徴は、単一の実装形態において組合せで実装されてもよい。反対に、単一の実装形態との関連で説明している様々な特徴は、複数の実装形態で個別に、または任意の適切な副組合せで実装されてもよい。さらに、特徴は一定の組合せで機能するものとして上述され、当初はそういうものとして特許請求されることもあるが、特許請求される組合せによる1つまたは複数の特徴は、場合によっては、当該組合せにより実施可能であり、特許請求される組合せは、副組合せまたは副組合せの変形を対象にし得る。

同様に、動作は特定の順序で図面に示されているが、これについては、所望の結果を達成するために、そのような動作を示された特定の順序でもしくは順次に実行すること、またはすべての示された動作を実行することを要求するものとして理解すべきではない。さらに、図面は、1つまたは複数の例示的なプロセスをフロー図の形式で概略的に示し得る。しかしながら、図示されていない他の動作を、概略的に示す例示的なプロセスに組み込むことができる。たとえば、1つまたは複数の追加の動作は、示された動作のいずれかの前、示された動作のいずれかの後、示された動作のいずれかと同時に、または示された動作のいずれかの間に実行され得る。いくつかの状況において、マルチタスキングおよび並列処理は有利であり得る。また、上述の実装形態における様々なシステム構成要素の分離については、すべての実装形態でかかる分離を要求するものとして理解すべきではなく、説明されるプログラム構成要素およびシステムは一般に単一のソフトウェア製品への統合、または複数のソフトウェア製品へのパッケージ化が可能であると理解されたい。さらに、他の実装形態も、以下の特許請求の範囲内に入る。場合によっては、請求項に記載のアクションは、異なる順序で実行されながらもなお、望ましい結果を達成することが可能である。

21 プロセッサ、システムプロセッサ
22 アレイドライバ
27 ネットワークインターフェース
28 フレームバッファ
29 ドライバコントローラ
30 ディスプレイ、ディスプレイアレイ
40 ディスプレイデバイス
41 ハウジング
43 アンテナ
45 スピーカ
46 マイクロフォン
47 トランシーバ
48 入力デバイス
50 電源
52 調整ハードウェア
100 直視型MEMS方式ディスプレイ装置、ディスプレイ装置、装置
102 光変調器、色固有光変調器
102a 光変調器
102b 光変調器
102c 光変調器
102d 光変調器
104 画像、新規画像、カラー画像、画像状態
105 ランプ
106 画素、カラー画素
108 シャッター
109 開口
110 書込み許可相互接続、相互接続、スキャンライン相互接続
112 データ相互接続、相互接続
114 共通相互接続、相互接続
120 ブロック図、ホストデバイス
122 ホストプロセッサ
124 環境センサ、環境センサモジュール、センサモジュール
126 ユーザ入力モジュール
128 ディスプレイ装置
130 スキャンドライバ、ドライバ
132 データドライバ、ドライバ
134 コントローラ、デジタルコントローラ回路、ディスプレイコントローラ
138 共通ドライバ、ドライバ
140 ランプ
142 ランプ
144 ランプ
146 ランプ
148 ランプドライバ、ドライバ
150 光変調器
200 シャッター式光変調器、光変調器、シャッターアセンブリ
202 シャッター
203 表面、基板
204 アクチュエータ、基板
205 コンプライアント電極ビームアクチュエータ、アクチュエータ
206 コンプライアントロードビーム、ロードビーム、コンプライアント部材、ビーム
207 スプリング
208 ロードアンカ
211 開口穴
216 コンプライアント駆動ビーム、駆動ビーム、ビーム
218 駆動ビームアンカ、駆動アンカ
220 ローリングアクチュエータシャッター式光変調器、光変調器、ローラー式光変調器
222 可動電極、電極
224 絶縁層
226 平面電極、電極
228 基板
230 固定端部
232 可動端部
250 非シャッター式MEMS光変調器、光タップ変調器、光タップ
252 光
254 光ガイド
256 タップ要素
258 ビーム
260 電極
262 電極
270 エレクトロウェッティング式光変調アレイ、光変調アレイ
272 セル
272a エレクトロウェッティング式光変調セル
272b エレクトロウェッティング式光変調セル、セル
272c エレクトロウェッティング式光変調セル、セル
272d エレクトロウェッティング式光変調セル
274 光キャビティ
276 カラーフィルタ
278 水(または他の透明な導電性または極性の流体)
280 光吸収オイル、オイル
282 透明電極、電極
284 絶縁層
286 反射開口層
288 光ガイド
290 第2の反射層
291 光リダイレクタ
292 光源
294 光
300 制御マトリクス
301 画素
302 弾性シャッターアセンブリ、シャッターアセンブリ
303 アクチュエータ
304 基板
306 スキャンライン相互接続
307 書込み許可電圧源
308 データ相互接続
309 データ電圧源、V_dソース
310 トランジスタ
312 キャパシタ
320 シャッター式光変調器アレイ、画素アレイ、アレイ、光変調器アレイ
322 開口層
324 開口
400 二重アクチュエータシャッターアセンブリ、シャッターアセンブリ
402 アクチュエータ、シャッター開アクチュエータ、静電アクチュエータ
404 アクチュエータ、シャッター閉アクチュエータ、静電アクチュエータ
406 シャッター
407 開口層
408 アンカ
409 開口、方形開口
412 シャッター開口、開口
416 重複
500 制御マトリクス
502 画素
504 二重作動光変調器、光変調器
506 スキャンライン相互接続
508 データ相互接続
510 プリチャージ相互接続、共通相互接続
511 第1の状態インバータ
512 第1の充電トランジスタ、トランジスタ
514 第1の放電トランジスタ、トランジスタ
515 第1の作動ノード
520 作動電圧相互接続、共通相互接続
521 第2の状態インバータ
522 第2の充電トランジスタ、トランジスタ
524 第2の放電トランジスタ、トランジスタ
525 第2の作動ノード
532 第1の更新相互接続、共通相互接続、第1のグローバル更新相互接続
534 第2の更新相互接続、共通相互接続、第2のグローバル更新相互接続
536 データストア相互接続、共通相互接続
552 書込み許可トランジスタ、トランジスタ
554 データストアキャパシタ
600 フレームアドレス指定および画素作動方法、方法
652 データローディング段階
654 プリチャージング段階
656 更新段階
658 光アクティブ化段階
700 タイミング図
702 タイミンググラフ
704 タイミンググラフ
706 タイミンググラフ
708 タイミンググラフ
710 タイミンググラフ
712 タイミンググラフ
740a 第1の領域
740b 第2の領域
742a データロード部分、データローディング部分、部分
742b データロード部分、データローディング部分、部分
744a プリチャージング部分、部分
744b プリチャージング部分、部分
746a 更新部分、部分
746b 更新部分、部分
748a アクティブ化部分、光アクティブ化部分
748b アクティブ化部分、光アクティブ化部分
800 制御マトリクス
802 画素
804 二重作動光変調器、光変調器
806 スキャンライン相互接続
808 データ相互接続
810 プリチャージ相互接続、共通相互接続
811 第1の状態インバータ
812 第1の充電トランジスタ、トランジスタ
814 第1の放電トランジスタ、トランジスタ
815 第1の作動ノード
820 作動電圧相互接続、共通相互接続
821 第2の状態インバータ
822 第2の充電トランジスタ、トランジスタ
824 第2の放電トランジスタ、トランジスタ
825 第2の作動ノード
832 第1の更新相互接続、共通相互接続、第1のグローバル更新相互接続
834 第2の更新相互接続、共通相互接続、第2のグローバル更新相互接続
836 データストア相互接続、共通相互接続
852 書込み許可トランジスタ、トランジスタ
854 データストアキャパシタ
900 フレームアドレス指定および画素作動方法、方法
952 プリローディング段階、データローディング段階
954 データローディング段階、プリチャージング段階
956 更新段階
958 光アクティブ化段階
1000 タイミング図
1002 タイミンググラフ
1004 タイミンググラフ
1006 タイミンググラフ
1008 タイミンググラフ
1010 タイミンググラフ
1012 タイミンググラフ
1014 タイミンググラフ
1016 タイミンググラフ
1040a 第1の領域
1040b 第2の領域
1042a プリロード部分、データロード部分、データローディング部分、部分
1042b プリロード部分、データロード部分、データローディング部分、部分
1044a データローディング部分、プリチャージング部分、部分
1044b データローディング部分、プリチャージング部分、部分
1046a 更新部分、部分
1046b 更新部分、部分
1048a アクティブ化部分、光アクティブ化部分
1048b アクティブ化部分、光アクティブ化部分
1100 制御マトリクス
1112 第1の充電トランジスタ
1120 作動相互接続
1122 第2の充電トランジスタ

Claims (27)

1. 各ディスプレイ要素が第1の状態に前記ディスプレイ要素を駆動するように構成された第1のアクチュエータおよび第2の状態に前記ディスプレイ要素を駆動するように構成された第2のアクチュエータを有する、ディスプレイ要素のアレイと、
   制御マトリクスと
   を含むディスプレイ装置であって、前記制御マトリクスは画素ごとに、
   第1の状態インバータおよび第2の状態インバータを含む回路であって、前記第1の状態インバータは、前記第2の状態インバータの入力部に結合された出力部を有する、回路と、
   前記第1の状態インバータに結合された第1の更新相互接続であって、前記第1の更新相互接続に印加された電圧を変更すると、前記画素の将来の画素状態に対応するデータ電圧に前記第1のアクチュエータが応答するように構成された第1の更新相互接続と、
   前記第2の状態インバータに結合された第2の更新相互接続であって、前記第2の更新相互接続に印加された電圧を変更すると、前記第1のインバータの電圧状態に前記第2のアクチュエータが応答するように構成された第2の更新相互接続と
   を含む、ディスプレイ装置。
2. 前記制御マトリクスは、インジウム、ガリウム、亜鉛の酸化物(IGZO)の層を有するトランジスタを使用している、請求項1に記載のディスプレイ装置。
3. データストアキャパシタが、前記第1のインバータの入力部に結合されており、前記データ電圧を蓄えるように構成される、請求項1に記載のディスプレイ装置。
4. 前記ディスプレイ装置は、前記複数のディスプレイ要素のアドレス指定および作動を通じて作動電圧の付近で前記作動電圧相互接続を維持するように構成される、請求項1に記載のディスプレイ装置。
5. 前記ディスプレイ装置は、
   前記第1のインバータに前記データ電圧に応答させるために、前記第1の更新相互接続に印加された電圧を第1の低い電圧まで下げるステップと、
   前記第1のインバータが前記データ電圧に応答した後、前記第2のインバータに前記第1のインバータの前記電圧状態に応答させるために、前記第2の更新相互接続に印加された電圧を下げるステップと
   を行うように構成される、請求項1に記載のディスプレイ装置。
6. 前記第1のインバータは、前記第1の更新相互接続に結合された第1の放電トランジスタを含み、前記第2のインバータは、前記第2の更新相互接続に結合された第2の放電トランジスタを含み、前記第1の放電トランジスタの出力部は、前記第2の放電トランジスタの前記入力部に結合され、
   前記第1の更新相互接続に印加された前記電圧を前記第1の低い電圧まで下げると、前記第1の放電トランジスタは、前記データ電圧に応答し、前記第1のインバータに、前記データ電圧に応答した状態を引き受けさせ、
   前記第2の更新相互接続に印加された前記電圧を下げると、前記第2の放電トランジスタは、前記第2のインバータが前記第1のインバータの前記状態の反対の状態を引き受けるように、前記第1のインバータの前記状態に応答する、請求項5に記載のディスプレイ装置。
7. 前記第2のインバータが前記第1のインバータの前記状態の反対の状態を引き受けたことに応答して、少なくとも1つの光源をアクティブ化するステップをさらに含む、請求項6に記載のディスプレイ装置。
8. 前記ディスプレイ装置は、
   前記第1のインバータに前記データ電圧に応答させるために、前記第1の更新相互接続に印加された電圧を第1の電圧状態まで上げるステップと、
   前記第1のインバータが前記データ電圧に応答した後、前記第2のインバータに前記第1のインバータの前記電圧状態に応答させるために、前記第2の更新相互接続に印加された電圧を上げるステップと
   を行うように構成される、請求項1に記載のディスプレイ装置。
9. 前記第1のインバータは、前記第1の更新相互接続に結合された第1の放電トランジスタを含み、前記第2のインバータは、前記第2の更新相互接続に結合された第2の放電トランジスタを含み、前記第1の放電トランジスタの出力部は、前記第2の放電トランジスタの前記入力部に結合され、
   前記第1の更新相互接続に印加された前記電圧を前記第1の電圧状態まで上げると、前記第1の放電トランジスタは、前記データ電圧に応答し、前記第1のインバータに、前記データ電圧に蓄えられた前記データに応答した状態を引き受けさせ、
   前記第2の更新相互接続に印加された前記電圧を上げると、前記第2の放電トランジスタは、前記第2のインバータが前記第1のインバータの前記状態の反対の状態を引き受けるように、前記第1のインバータの前記状態に応答する、請求項8に記載のディスプレイ装置。
10. 前記第2のインバータが前記第1のインバータの前記状態の反対の状態を引き受けたことに応答して、少なくとも1つの光源をアクティブ化するステップをさらに含む、請求項9に記載のディスプレイ装置。
11. 前記第1の状態インバータの前記入力部および前記第2の状態インバータの前記入力部が相補的データ入力を受信するように構成されるように、前記回路は対称的である、請求項1に記載のディスプレイ装置。
12. 前記回路は、n型トランジスタのみおよびp型トランジスタのみのうちの1つを含む、請求項1に記載のディスプレイ装置。
13. 前記回路は、前記第1の状態インバータおよび前記第2の状態インバータに結合された単一の作動電圧相互接続をさらに含む、請求項1に記載のディスプレイ装置。
14. 前記第1の状態インバータは、前記作動電圧相互接続に結合された第1の充電トランジスタを含み、前記第2のインバータは、前記作動電圧相互接続に結合された第2の充電トランジスタを含む、請求項13に記載のディスプレイ装置。
15. 前記第1の状態インバータは第1のダイオード接続トランジスタを含み、前記第2の状態インバータは第2のダイオード接続トランジスタを含み、前記第1のダイオード接続トランジスタおよび前記第2のダイオード接続トランジスタは単一の作動電圧相互接続に接続される、請求項13に記載のディスプレイ装置。
16. 前記回路は、前記第1の状態インバータおよび前記第2の状態インバータに結合されたプリチャージ電圧相互接続をさらに含む、請求項1に記載のディスプレイ装置。
17. 前記ディスプレイ要素は光変調器を含む、請求項1に記載のディスプレイ装置。
18. 前記ディスプレイ要素は電気機械システム(EMS)ディスプレイ要素を含む、請求項1に記載のディスプレイ装置。
19. 前記ディスプレイ要素はマイクロ電気機械システム(MEMS)ディスプレイ要素を含む、請求項1に記載のディスプレイ装置。
20. ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、
    前記プロセッサと通信するように構成されたメモリデバイスと
    をさらに含む、請求項1に記載のディスプレイ装置。
21. 前記ディスプレイに少なくとも1つの信号を送るように構成されたドライバ回路をさらに含み、
    前記プロセッサは、前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成される、請求項18に記載のディスプレイ装置。
22. 前記プロセッサに前記画像データを送るように構成された画像ソースモジュールをさらに含み、前記画像ソースモジュールは、受信機、トランシーバ、および送信機のうちの少なくとも1つを含む、請求項20に記載のディスプレイ装置。
23. 入力データを受信し、前記入力データを前記プロセッサに通信するように構成された入力デバイス
    をさらに含む、請求項21に記載のディスプレイ装置。
24. ディスプレイ装置上に画像を生成するための方法であって、
    第1の状態インバータおよび第2の状態インバータを含む回路に対し、前記第1の状態インバータに対応する第1の作動ノードに第1のプリチャージ電圧および前記第2の状態インバータに対応する第2の作動ノードに第2のプリチャージ電圧を印加するステップと、
    画素の将来の画素状態に対応するデータ電圧に応答して、前記第1の作動ノードに印加された前記第1のプリチャージ電圧を更新するステップと、
    前記第1の作動ノードに印加された前記第1のプリチャージ電圧を更新したことに応答して、前記第2の作動ノードに印加された前記第2のプリチャージ電圧を更新するステップと、
    前記ディスプレイ装置上に画像を生成するために光源をアクティブ化するステップと
    を含む方法。
25. 前記画素の前記将来の画素状態に対応する前記データ電圧に応答して、前記第1の作動ノードに印加された前記第1のプリチャージ電圧を更新するステップは、前記第1の更新相互接続上の電圧を下げるステップを含む、請求項24に記載の方法。
26. 前記第2の作動ノードに印加された前記第2のプリチャージ電圧を更新するステップは、前記第2の更新相互接続上の電圧を下げるステップを含む、請求項24に記載の方法。
27. 前記ディスプレイ装置のディスプレイ要素は、前記第1の作動ノードにおける前記第1のプリチャージ電圧および前記第2の作動ノードにおける前記第2のプリチャージ電圧に応答して調整される、請求項24に記載の方法。