JP2015228077A - マイクロプロセッサ自動復帰システム - Google Patents

Abstract

【課題】マイクロプロセッサの動作状態を監視しその稼働率を向上させるため、一過性障害発生を逸早く検出し、ハードウェアでマイクロプロセッサを自動復帰させること。【解決手段】マイクロプロセッサ１と、その動作の監視制御部２と、マイクロプロセッサへの電源をオフ／オンするマイクロプロセッサ用電源部３と、を備え、監視制御部２は、レジスタ２１と、レジスタへの信号の監視検出部２２と、監視検出部からの出力で動作するウォッチドッグタイマ２３と、からなるハードウェア構成を有し、ウォッチドッグタイマ２３は、マイクロプロセッサからレジスタへの一定時間内のアクセス無しの場合に、マイクロプロセッサへの割込信号２５を出力し、続いてマイクロプロセッサへのリセット信号２６を出力し、さらに、マイクロプロセッサ用電源部３への電源オフ信号２７を出力して、それぞれの出力２５，２６，２７による処理によってマイクロプロセッサ１の一過性故障の自動復帰を行うこと。【選択図】図１

Description

本発明は、マイクロプロセッサの動作状態を監視検出し、その稼働率を向上させるためのマイクロプロセッサ自動復帰システムに係わり、特にソフトウェアの変更を伴わずにハードウェアによってマイクロプロセッサの一過性障害発生を自動復帰させるシステムに関する。

従来から、マイクロプロセッサシステムの動作状態を監視検出する手段として、ウォッチドッグタイマ（ＷＤＴ）が知られている。このＷＤＴを用いた従来技術では、メインのプログラムがハングアップなどの不正常な状態に陥ってしまって規則的なウォッチドッグ操作（サービスパルスの書き込みやタイマのクリア動作）が行なわれなかった場合に、ウォッチドッグタイマがオーバーフローし、ハングアップしたマイクロプロセッサシステムを正常動作に戻すためにマイクロプロセッサをリセットしている。

また、二重化構成したプロセッサの一方が異常状態になったことを別設のＷＤＴよりもいち早く検出してプロセッサを初期化して安定稼動を目指す従来技術が、例えば特許文献１に開示されている。

この特許文献１によると、各プロセッサによってシステムバスを介して定期的にリセットされることでシステムの正常動作を監視するウォッチドッグタイマ（ＷＤＴ）に加えて、二重化構成の一方のプロセッサのアクセス要求信号によって起動され、他方のプロセッサからのアクセス要求信号によってリセットされる待ち合わせ監視タイマを設け、この待ち合わせ監視タイマーがタイムアップしたときに、各プロセッサを初期化することでシステムの安定稼働を実施することが開示されている。

特開平６−３５８８０号公報

しかしながら、上記の特許文献１では冗長化によるコストアップが大きく、暴走からの復帰方法がリセットによるプロセッサの初期化しかなく、リセット後も復帰しない場合の配慮が欠けており、場合によっては稼働率向上に寄与できないという課題があった。また、既に稼働しているシステムに上記引用文献１の技術を導入するためには、ソフトウェアの更新に留まらない大規模なシステム再構築が必要になるという課題があった。

本発明の目的は、マイクロプロセッサにおける一過性の障害発止時に、リセット処理以外の他の処理手法をも用いて、マイクロプロセッサを自動回復させ、稼働率の向上を図るマイクロプロセッサ自動復帰システムを提供することにある。

前記課題を解決するために、本発明は主として次のような構成を採用する。
制御対象物を動作制御するマイクロプロセッサと、システムバスを介して前記マイクロプロセッサの動作を監視制御する監視制御部と、前記マイクロプロセッサへの電源をオフ／オンするマイクロプロセッサ用電源部と、を備えたマイクロプロセッサ自動復帰システムにおいて、
前記監視制御部は、前記動作制御の信号を授受するレジスタと、前記授受した信号を監視検出する監視検出部と、前記監視検出部からの出力で動作するウォッチドッグタイマと、からなるハードウェア構成を有し、前記ウォッチドッグタイマは、前記マイクロプロセッサから前記レジスタへのアクセス有無の監視検出によって一定時間内のアクセス無しの場合に、前記マイクロプロセッサへの割込信号を出力して割込処理を実行し、前記割込処理で前記マイクロプロセッサの一過性故障の自動復帰を行い、前記ウォッチドッグタイマは、前記自動復帰の無いことの監視検出によって、前記マイクロプロセッサへのリセット信号を出力してリセット処理を実行し、前記リセット処理で前記マイクロプロセッサの一過性故障の自動復帰を行い、または、前記リセット処理による自動復帰の無いことの監視検出によって、前記マイクロプロセッサ用電源部への電源オフ信号を出力してマイクロプロセッサ電源オフ処理を実行し、前記マイクロプロセッサ電源オフ処理で再度の前記マイクロプロセッサの一過性故障の自動復帰を行う構成とする。

本発明によれば、一過性の障害発生時に、マイクロプロセッサをリセットすることに加えて、マイクロプロセッサへの電源オフ／オンによって自動復帰（自動回復）が可能となり、稼働率の向上を図ることができる。

また、自動復帰を実現するために、マイクロプロセッサに内蔵のウォッチドッグタイマに対するソフトウェア動作ではなくて、外付けのウォッチドッグタイマのハードウェア構成とすることで、常時監視が可能であり稼働率の一層の向上を図ることができるとともに、既存の稼働中のシステムへのアド・オンによりシステム構成が可能となる。

本発明の実施形態に係るマイクロプロセッサ自動復帰システムの全体構成を示すブロック図である。 本実施形態に係るマイクロプロセッサ自動復帰システムの動作を表すフローチャートである。 従来技術に関するマイクロプロセッサ自動復帰システムのブロック図である。

本発明の実施形態に係るマイクロプロセッサ自動復帰システムについて、図１及び図２を参照しながら以下説明する。図１は本発明の実施形態に係るマイクロプロセッサ自動復帰システムの全体構成を示すブロック図であり、図２は本実施形態に係るマイクロプロセッサ自動復帰システムの動作を表すフローチャートである。

図面において、１はマイクロプロセッサ、２は監視制御部、３はマイクロプロセッサ用電源部、４はシステムバス、２１はレジスタ、２２は監視検出部、２３はウォッチドッグタイマ（ＷＤＴ）、２５は割込信号、２６はリセット信号、２７は電源オフ／オン信号、をそれぞれ表す。

まず、本発明の実施形態に係るマイクロプロセッサ自動復帰システムを説明する前提として、従来のマイクロプロセッサ自動復帰システムについて図３を用いて説明する。図３は従来技術に関するマイクロプロセッサ自動復帰システムのブロック図である。

図３において、マイクロプロセッサ１は、通常、システムバス４を通してレジスタ２１と信号授受を行い、この信号授受の周期的やり取りを監視検出部２２が監視している。そして、マイクロプロセッサのハングアップによって信号授受の周期的やり取りを監視検出部２２が一定時間内に検出できなかった場合に、ＷＤＴ２３は監視検出部２２からの当該不検出信号でリセット信号２６を送出し、このリセット信号２６でマイクロプロセッサ１をリセットして、マイクロプロセッサ１の自動復帰の可能性を実施していた。

また、図３に示す構成とは異なるマイクロプロセッサ自動復帰の他の従来技術として、マイクロプロセッサにＷＤＴを内蔵させてソフトウェア（Ｓ／Ｗ）で動作させる型式のものが提案されていて、このＷＤＴは、制御対象物（一例として、部屋のドア）への環境情報の設定（一例として、部屋毎のドア数、ドアのカードリーダ）を行うイニシャライズ工程と、このイニシャライズ工程での情報を基に制御対象物のメインルーチン工程（一例として、ドアの開・閉状態、施錠・解錠状態の周期的短時間の検知ルーチン）と、から成り立っている。この従来技術においては、リセットするとソフトウェアの動作でイニシャライズ工程の初期状態から稼働するためメインルーチン工程の通常動作の起動に時間を要して、稼働率（一例として、カードを用いてドアの開・閉による部屋への入退出の制御）が低下するおそれがある。

そこで、本発明の実施形態に係るマイクロプロセッサ自動復帰システムでは、詳細は後述するが概説すれば、ソフトウェアを介在させずにハードウェアから構成されていて、マイクロプロセッサの動作状態を常時監視し、この監視の結果を基にマイクロプロセッサ外付けのＷＤＴを動作させ、ＷＤＴの動作結果を基にマイクロプロセッサの自動復帰動作を実行させることで、マイクロプロセッサの稼働率の向上を実現することが一つの特徴である。

さらに、ＷＤＴの動作結果として、リセット信号に加えて、割込信号及び／又はマイクロプロセッサ用電源オフ／オン信号を出力させることで、マイクロプロセッサの稼働率の一層の向上を実現することが他の特徴である。

図１（１）において、本実施形態に係るマイクロプロセッサ自動復帰システムは、マイクロプロセッサ１と、監視制御部２と、マイクロプロセッサ用電源部３と、システムバス４と、を備えている。監視制御部２は、ハードウェアのＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）で構成され、システムバス４に実装されており、レジスタ２１、監視検出部２２、ウォッチドッグタイマ（ＷＤＴ）２３、を有していて、ＷＤＴ２３のオーバーフロー（タイムアップ）で割込信号２５、リセット信号２５、電源オフ／オン信号を出力する。

ＷＤＴ２３の詳細構造は図１（２）に示すように、ＷＤＴ１，ＷＤＴ２，ＷＤＴ３から構成され、ＷＤＴ２３がタイムアップする前に各ＷＤＴへのクリア命令（マイクロプロセッサ１からレジスタ２１への周期的アクセスを基に監視検出部２２からの指令）でタイマ（ＷＤＴ２３）のカウントを再スタートさせているが、仮に、マイクロプロセッサ１の一過性の故障発生でレジスタ２１へのアクセスが無かった場合、ＷＤＴ１，ＷＤＴ２，ＷＤＴ３はタイムアップ（オーバーフロー）でそれぞれ割込信号２５、リセット信号２５、電源オフ／オン信号を出力する。

ここで、マイクロプロセッサ１によるレジスタ２１へのアクセス（一例として、ドアの開・閉状態、施錠・解錠状態の周期的短時間の検知ルーチン）を監視検出部２２が検出すると、各ＷＤＴにはリセットＲがかかってタイマのカウント再スタートさせている。

図１（１）において、本実施形態ではハードウェアとしてマイクロプロセッサ用電源部３が設置されている。このマイクロプロセッサ用電源部３は直流電源とスイッチとからなり、スイッチは、ＷＤＴ３のタイムアップによる電源オフ／オン信号２７によってオフ／オンする。

次に、本実施形態に係るマイクロプロセッサ自動復帰システムの動作について、図２を参照しながら以下説明する。図２は本実施形態に係るマイクロプロセッサ自動復帰システムの動作を表すフローチャートである。

最初に、本実施形態に係るマイクロプロセッサ自動復帰のための全体システムをオンにし（ステップ１）、続いて、マイクロプロセッサ用電源部３のスイッチをオンにしてマイクロプロセッサ用電源をオンにする（ステップ２）。

次に、マイクロプロセッサ１からレジスタ２１へのアクセスを監視検出部２２が監視し（一例として、ドアの開・閉状態、施錠・解錠状態の短時間周期毎のチェック）、一定時間アクセスが無かった場合、マイクロプロセッサ１の異常の兆候（ハングアップ）として把握する（ステップ３）。ステップ３でレジスタ２１へのアクセス検出でハングアップがあれがマイクロプロセッサ１に対する割込要求を発行する（ステップ４）。

割込要求によってマイクロプロセッサ１の動作確認を行う（ステップ５）。割込要求に対してマイクロプロセッサ１が正常に応答したことを確認すれば、割込要求を取り下げ、ステップ３に戻る。マイクロプロセッサ１による割込サービスが成されない場合には異常状態であると判断してマイクロプロセッサ１へリセットを発行する（ステップ６）。

リセット発行で自動復帰すればステップ３に戻るが、自動復帰しなければＷＤＴ２３は電源オフ／オン信号を出力することでマイクロプロセッサ用電源部３のスイッチをオフしてマイクロプロセッサ１への電源供給をオフする（ステップ８）。マイクロプロセッサ１への電源オフで自動復帰の可能性をさらに探ることになる。

このように、マイクロプロセッサの外付けのハードウェアで構成されていて、マイクロプロセッサへの割込発行、リセット発行、マイクロプロセッサ用電オフ発行のそれぞれの発行動作によって、マイクロプロセッサの一過性障害発生に対して自動復帰を探りその稼働率の向上を図るようにすることが本実施形態の特徴の１つである。この際に、割込発行とリセット発行を実施して自動復帰を図るように構成してもよく、さらに、マイクロプロセッサ用電オフ発行を追加する構成としてもよい。

また、図２に示す、異常発生時におけるアクセス有無監視処理と割り込み処理とリセット処理とマイクロプロセッサ電源オフ処理等の処理状況について、これらの状況を不図示の不揮発性メモリに記憶させておけば、その記憶内容が今後の予防・保守に有益なデータとなる。

本実施形態に係るマイクロプロセッサ自動復帰システムにおける割込処理をハードウェアのＦＰＧＡで実行することによって、ソフトウェアにおけるイニシャライズ工程（リセット）の起動時間を要することが無く直ちに実行でき、また、ソフトウェアにおけるメインルーチン工程（リセット）で取得した取得情報の喪失が生じること無く実行できるという優位性が生じる。さらに、本実施形態において、ハードウェアのマイクロプロセッサ用電源オフ処理を採用することによって、マイクロプロセッサへのリセット処理で復帰しない場合に電源再起動で復帰する可能性が生じることになる。

以上のように、本実施形態によると、マイクロプロセッサ１によるレジスタ２１へのアクセスを監視し、一過性の障害発生によって一定時間アクセスが無かったときに、割込を実行し、割込応答が無い場合にマイクロプロセッサへのリセット処理を実行し、このリセット処理で自動復帰しなかった場合、マイクロプロセッサ用電源部３に対する電源オフ制御をさらに実行して、マイクロプロセッサ１の自動復帰を可能とするものである。

本発明の実施形態は、マイクロプロセッサによる制御対象物の稼動率を向上させるため、暴走やハングアップの事態を逸早く検出し、ハードウェアで自動復帰するマイクロプロセッサの自動復帰システムであり、以上の説明で制御対象物として部屋に設けたドアを例示して、部屋のドア数、カードリーダの属性、ドア開・閉状態、施錠・解錠状態についてのマイクロプロセッサとレジスタとの信号授受をもとに説明したが、本発明はこれに限ること無くマイクロプロセッサが制御するすべての対象物に適用することができる技術である。

１ マイクロプロセッサ
２ 監視制御部
３ マイクロプロセッサ用電源部
４ システムバス
２１ レジスタ
２２ 監視検出部
２３ ウォッチドッグタイマ（ＷＤＴ）
２５ 割込信号
２６ リセット信号
２７ 電源オフ／オン信号

Claims (2)

1. 制御対象物を動作制御するマイクロプロセッサと、システムバスを介して前記マイクロプロセッサの動作を監視制御する監視制御部と、を備え、
   前記監視制御部は、前記動作制御の信号を授受するレジスタと、前記授受した信号を監視検出する監視検出部と、前記監視検出部からの出力で動作するウォッチドッグタイマと、からなるハードウェア構成を有し、
   前記ウォッチドッグタイマは、前記マイクロプロセッサから前記レジスタへのアクセス有無の監視検出によって一定時間内のアクセス無しの場合に、前記マイクロプロセッサへの割込信号を出力して割込処理を実行し、前記割込処理で前記マイクロプロセッサの一過性故障の自動復帰を行い、
   前記ウォッチドッグタイマは、さらに前記自動復帰の無いことの監視検出によって、前記マイクロプロセッサへのリセット信号を出力してリセット処理を実行し、前記リセット処理で前記マイクロプロセッサの一過性故障の自動復帰を行う
   ことを特徴とするマイクロプロセッサ自動復帰システム。
2. 請求項１において、
   前記マイクロプロセッサへの電源をオフ／オンするマイクロプロセッサ用電源部をさらに備え、
   前記ウォッチドッグタイマは、さらに前記リセット処理による自動復帰の無いことの監視検出によって、前記マイクロプロセッサ用電源部への電源オフ信号を出力してマイクロプロセッサ電源オフ処理を実行し、前記マイクロプロセッサ電源オフ処理で再度の前記マイクロプロセッサの一過性故障の自動復帰を行う
   ことを特徴とするマイクロプロセッサ自動復帰システム。