JP2015226035A - Wiring board - Google Patents

Wiring board Download PDF

Info

Publication number
JP2015226035A
JP2015226035A JP2014111973A JP2014111973A JP2015226035A JP 2015226035 A JP2015226035 A JP 2015226035A JP 2014111973 A JP2014111973 A JP 2014111973A JP 2014111973 A JP2014111973 A JP 2014111973A JP 2015226035 A JP2015226035 A JP 2015226035A
Authority
JP
Japan
Prior art keywords
wiring conductor
insulating layer
conductor
layer
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014111973A
Other languages
Japanese (ja)
Inventor
貴之 田口
Takayuki Taguchi
貴之 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2014111973A priority Critical patent/JP2015226035A/en
Publication of JP2015226035A publication Critical patent/JP2015226035A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board that is able to transmit a signal stably.SOLUTION: A wiring board A comprises: a first wiring conductor layer 4 disposed on the upper face of a first insulation layer 3, having a first area X of high area occupation rate and a second area Y of low area occupation rate, including a signal belt-like wiring conductor 4b extending to the second area Y from the first area X, and first grounds or power conductors 4c arranged on both sides of the belt-like wiring conductor 4b; a second wiring conductor layer 3 disposed on the underside of the first insulation layer 3 and including a second ground or power source conductor 2c; and a third wiring conductor layer 6 disposed on the first insulation layer 3 and including a power source conductor 6c. In a first insulation layer 3, on both sides of the belt-like wiring conductor 4b in the first area X, the via holes V for grounding or power source for connecting first and second ground or power source conductors 2c are arranged in parallel to each other while they are filled with the first wiring conductor layer 4. A dummy via hole H filled with the second insulation layer 5 is disposed.

Description

本発明は、半導体素子等を搭載するための配線基板に関するものである。   The present invention relates to a wiring board for mounting a semiconductor element or the like.

図３に、半導体集積回路素子等の半導体素子を搭載するための従来の配線基板Ｂを示す。
配線基板Ｂは、コア用の配線導体層１２が被着されたコア用の絶縁層１１と、その上下に積層されたビルドアップ用の下層の絶縁層１３と、下層の絶縁層１３の表面に被着されたビルドアップ用の下層の配線導体層１４と、その上に積層された上層の絶縁層１５と、上層の絶縁層１５の表面に被着されたビルドアップ用の上層の配線導体層１６と、さらにその上に被着されたソルダーレジスト層１７とを備えている。
絶縁層１１は、多数のスルーホール１８を備えており、スルーホール１８の内壁および上下面にコア用の配線導体層１２が被着されている。スルーホール１８内に被着された配線導体層１２は、スルーホール導体１２ａを形成している。絶縁層１１の上下面に被着された配線導体層１２は、スルーホール導体１２ａに接続するためのスルーホールランド１２ｂおよびコア用の接地または電源用導体１２ｃを形成している。
ビルドアップ用の絶縁層１３、１５は、配線導体層１２を含む絶縁層１１の上下面に、下層および上層の絶縁層１３、１５の順にそれぞれ積層されている。絶縁層１３、１５には、複数のビアホール１９が形成されている。
下層の絶縁層１３に形成されたビアホール１９内および絶縁層１３表面には、下層の配線導体層１４が被着されている。上層の絶縁層１５に形成されたビアホール１９内および絶縁層１５の表面には上層の配線導体１６が被着されている。ビアホール１９内に被着された配線導体層１４、１６は、それぞれビア導体１４ａ、１６ａを形成している。上面側の絶縁層１３表面に被着された配線導体層１４は、ビア導体１４ａに接続するためのビアランド１４ｄや、信号用の帯状配線導体１４ｂおよびその両側に配置された第１の接地または電源用導体１４ｃを形成している。
上面側の絶縁層１５に形成された配線導体層１６は、半導体素子接続パッド１６ｂおよび接地または電源用導体１６ｃを形成している。半導体素子接続パッド１６ｂは、上面側の絶縁層１５上の中央部に密集して配置されており、その多くがその直下に形成されたビア導体１６ａを介してスルーホールランド１２ｂに接続されている。
なお、帯状配線導体１４ｂは、その一端がビア導体１６ａを介して一部の半導体素子接続パッド１６ｂに接続されており、接地または電源用導体１２ｃ、１６ｃと対向する位置を絶縁層１３の中央部から外周部へ向けて延在している。そして、絶縁層１３の外周部において、ビア導体１４ａを介してスルーホールランド１２ｂに接続されている。
下面側の絶縁層１５の表面に被着された配線導体層１６は、回路基板接続パッド１６ｄを形成している。回路基板接続パッド１６ｄは、ビア導体１６ａ、１４ａを介してスルーホールランド１２ｂや接地または電源用導体１４ｃ、１２ｃに接続されている。
ソルダーレジスト層１７は、上層の絶縁層１５表面に被着されている。上面側のソルダーレジスト層１７は、半導体素子接続パッド１６ｂを露出する開口部１７ａを有している。また、下面側のソルダーレジスト層１７は、回路基板接続パッド１６ｄを露出する開口部１７ｂを有している。 FIG. 3 shows a conventional wiring board B for mounting a semiconductor element such as a semiconductor integrated circuit element.
The wiring board B includes a core insulating layer 11 on which a core wiring conductor layer 12 is deposited, a build-up lower insulating layer 13 stacked on the upper and lower sides thereof, and a surface of the lower insulating layer 13. The deposited lower wiring conductor layer 14 for buildup, the upper insulating layer 15 laminated thereon, and the upper wiring conductor layer for buildup deposited on the surface of the upper insulating layer 15. 16 and a solder resist layer 17 deposited thereon.
The insulating layer 11 includes a large number of through holes 18, and a core wiring conductor layer 12 is attached to the inner wall and upper and lower surfaces of the through holes 18. The wiring conductor layer 12 deposited in the through hole 18 forms a through hole conductor 12a. The wiring conductor layer 12 deposited on the upper and lower surfaces of the insulating layer 11 forms a through-hole land 12b for connection to the through-hole conductor 12a and a core ground or power supply conductor 12c.
The build-up insulating layers 13 and 15 are laminated on the upper and lower surfaces of the insulating layer 11 including the wiring conductor layer 12 in the order of the lower and upper insulating layers 13 and 15, respectively. A plurality of via holes 19 are formed in the insulating layers 13 and 15.
A lower wiring conductor layer 14 is deposited in the via hole 19 formed in the lower insulating layer 13 and on the surface of the insulating layer 13. An upper wiring conductor 16 is deposited in the via hole 19 formed in the upper insulating layer 15 and on the surface of the insulating layer 15. The wiring conductor layers 14 and 16 deposited in the via hole 19 form via conductors 14a and 16a, respectively. The wiring conductor layer 14 deposited on the surface of the insulating layer 13 on the upper surface side includes a via land 14d for connection to the via conductor 14a, a strip-like wiring conductor 14b for signals, and a first ground or power supply disposed on both sides thereof. A conductor 14c is formed.
The wiring conductor layer 16 formed on the upper insulating layer 15 forms a semiconductor element connection pad 16b and a ground or power supply conductor 16c. The semiconductor element connection pads 16b are densely arranged at the central portion on the insulating layer 15 on the upper surface side, and many of them are connected to the through-hole lands 12b via via conductors 16a formed immediately below the semiconductor element connection pads 16b. .
One end of the strip-shaped wiring conductor 14b is connected to a part of the semiconductor element connection pads 16b via the via conductors 16a, and the position facing the ground or power supply conductors 12c, 16c is the central portion of the insulating layer 13. Extends toward the outer periphery. And in the outer peripheral part of the insulating layer 13, it is connected to the through-hole land 12b via the via conductor 14a.
The wiring conductor layer 16 deposited on the surface of the lower insulating layer 15 forms a circuit board connection pad 16d. The circuit board connection pad 16d is connected to the through-hole land 12b and the ground or power supply conductors 14c and 12c via the via conductors 16a and 14a.
The solder resist layer 17 is deposited on the surface of the upper insulating layer 15. The solder resist layer 17 on the upper surface side has an opening 17a that exposes the semiconductor element connection pad 16b. Also, the solder resist layer 17 on the lower surface side has an opening 17b that exposes the circuit board connection pad 16d.

そして、半導体素子の電極を半導体素子接続パッド１６ｂに半田を介して接続するとともに、回路基板接続パッド１６ｄを回路基板の配線導体に半田を介して接続することにより、半導体素子が回路基板に電気的に接続され、半導体素子と回路基板との間で帯状配線導体１４ｂを介して信号を伝送することにより半導体素子が作動する。   The semiconductor element is electrically connected to the circuit board by connecting the electrode of the semiconductor element to the semiconductor element connection pad 16b via solder and connecting the circuit board connection pad 16d to the wiring conductor of the circuit board via solder. The semiconductor element operates by transmitting a signal between the semiconductor element and the circuit board via the strip-shaped wiring conductor 14b.

なお、下層の絶縁層１３の上面に上層の絶縁層１５を積層するには、ビアホール１９内および上面に配線導体層１４が被着された絶縁層１３の上面に、絶縁層１５用の未硬化の樹脂フィルムを重ねるとともに加熱しながら真空プレスする方法が採用されている。このとき、加熱により樹脂フィルムの樹脂が一旦軟化溶融するとともに、その一部が真空プレスにより配線導体層１４同士の間に充填される。したがって、絶縁層１５の厚みは、配線導体層１４同士の間に充填された樹脂の分だけ、元の樹脂フィルムの厚みよりも薄くなる。   In order to laminate the upper insulating layer 15 on the upper surface of the lower insulating layer 13, the uncured layer for the insulating layer 15 is formed on the upper surface of the insulating layer 13 in which the wiring conductor layer 14 is deposited in the via hole 19 and on the upper surface. A method in which the resin films are stacked and vacuum pressed while heating is employed. At this time, the resin of the resin film is once softened and melted by heating, and a part of the resin is filled between the wiring conductor layers 14 by vacuum pressing. Therefore, the thickness of the insulating layer 15 is smaller than the thickness of the original resin film by the amount of the resin filled between the wiring conductor layers 14.

ところで、このような配線基板Ｂにおいては、密集して配置される半導体素子接続パッド１６ｂ下方の絶縁層１３中央部付近においては、多数のビアランド１４ｄや帯状配線導体１４ｂが密集して配置されている。このため、上面側の絶縁層１３中央部における帯状配線導体１４ｂの両側には、接地または電源用導体１４ｃを配置するスペースを確保することが困難であり第１の接地または電源用導体１４ｃが形成されていない部分が多い。一方で、上面側の絶縁層１３外周部付近においては、ビアランド１４ｄや帯状配線導体１４ｂの密集が少ないため、帯状配線導体１４ｂの両側には、接地または電源用導体１４ｃが形成されている。このように、上面側の絶縁層１３には、外周部付近における配線導体層１４の面積占有率が高い領域Ｘと、中央部付近における配線導体層１４の面積占有率が低い領域Ｙとが存在している。   By the way, in such a wiring board B, a large number of via lands 14d and strip-shaped wiring conductors 14b are densely arranged in the vicinity of the central portion of the insulating layer 13 below the densely arranged semiconductor element connection pads 16b. . For this reason, it is difficult to secure a space for arranging the ground or power supply conductor 14c on both sides of the strip-like wiring conductor 14b in the central portion of the insulating layer 13 on the upper surface side, and the first ground or power supply conductor 14c is formed. There are many parts that are not. On the other hand, in the vicinity of the outer peripheral portion of the insulating layer 13 on the upper surface side, since the via lands 14d and the strip-shaped wiring conductors 14b are less dense, grounding or power supply conductors 14c are formed on both sides of the strip-shaped wiring conductor 14b. As described above, the insulating layer 13 on the upper surface side includes the region X where the area occupancy of the wiring conductor layer 14 near the outer peripheral portion is high and the region Y where the area occupancy of the wiring conductor layer 14 near the center is low. doing.

ところが、上層の絶縁層１５を下層の絶縁層１３上に積層するときに、下層の配線導体層１４の面積占有率が低い下層の絶縁層１３の中央部では、下層の配線導体層１４の面積占有率が高い外周部と比べて、より多くの上層の絶縁層１５用の脂樹が下層の配線導体層１４同士の間に充填される。したがって、上層の絶縁層１５厚みが、下層の配線導体層１４の面積占有率が低い領域Ｙでは薄くなり、下層の配線導体層１４の面積占有率が高い領域Ｘでは厚いものとなる。
その結果、第１の絶縁層１３表面の中央部から外周部にかけて延在する帯状配線導体１４ｂと、上層の接地または電源用導体１６ｃとの間に介在する絶縁層１５厚みが配線基板Ｂの中央部と外周部とで不均一となる。このため、帯状配線導体１４ｂにおけるインピーダンスを所定の値に調整することが困難となり、信号を安定的に伝送することができない場合がある。 However, when the upper insulating layer 15 is laminated on the lower insulating layer 13, the area of the lower wiring conductor layer 14 is lower in the central portion of the lower insulating layer 13 where the area occupancy of the lower wiring conductor layer 14 is lower. Compared with the outer peripheral portion having a high occupation ratio, more of the upper layer of the insulating layer 15 for the insulating layer 15 is filled between the lower wiring conductor layers 14. Therefore, the thickness of the upper insulating layer 15 is thin in the region Y where the area occupancy of the lower wiring conductor layer 14 is low, and is thick in the region X where the area occupancy of the lower wiring conductor layer 14 is high.
As a result, the thickness of the insulating layer 15 interposed between the belt-like wiring conductor 14b extending from the central portion of the surface of the first insulating layer 13 to the outer peripheral portion and the upper-layer ground or power supply conductor 16c has a center of the wiring substrate B. And non-uniformity in the outer periphery. For this reason, it becomes difficult to adjust the impedance in the strip-shaped wiring conductor 14b to a predetermined value, and the signal may not be transmitted stably.

特開２００１−７７５４３号公報JP 2001-77543 A

本発明は、帯状配線導体と接地または電源用の導体層との間に介在する絶縁層の厚みを均一にしてインピーダンスを所定の値に調整することで、信号を安定的に伝送することができる配線基板を提供することを課題とする。   According to the present invention, a signal can be stably transmitted by adjusting the impedance to a predetermined value by making the thickness of the insulating layer interposed between the strip-shaped wiring conductor and the ground or power supply conductor layer uniform. It is an object to provide a wiring board.

本発明の配線基板は、第１の絶縁層と、第１の絶縁層の上面に配設されており、上面における面積占有率が高い第１の領域および該上面における面積占有率が低い第２の領域を有するとともに、第１の領域から第２の領域にかけて延在する信号用の帯状配線導体および第１の領域における帯状配線導体の両側に配置された第１の接地または電源用導体を含む第１の配線導体層と、第１の絶縁層の下面に配設されており、帯状配線導体および第１の接地または電源用導体に対向する部分を有する第２の接地または電源用導体を含む第２の配線導体層と、第１の絶縁層上および第１の配線導体層上に配設された第２の絶縁層と、第２の絶縁層の上面に配設されており、帯状配線導体および第１の接地または電源用導体に対向する部分を有する第３の接地または電源用導体を含む第３の配線導体層とを具備して成る配線基板であって、第１の絶縁層は、第１の領域における帯状配線導体の両側に、第１の接地または電源用導体と第２の接地または電源用導体とを接続するための接地または電源用のビアホールが第１の配線導体層により充填された状態で帯状配線導体に沿って並設されているとともに、接地または電源用のビアホールの間に、第２の絶縁層により充填されたダミーのビアホールが配設されていることを特徴とするものである。   The wiring board of the present invention is disposed on the first insulating layer and the upper surface of the first insulating layer, the first region having a high area occupancy on the upper surface, and the second area having a low area occupancy on the upper surface. A signal strip-shaped wiring conductor extending from the first region to the second region and a first ground or power supply conductor disposed on both sides of the strip-shaped wiring conductor in the first region. A first wiring conductor layer and a second grounding or power supply conductor disposed on the lower surface of the first insulating layer and having a strip-shaped wiring conductor and a portion facing the first grounding or power supply conductor; A second wiring conductor layer; a second insulating layer disposed on the first insulating layer and the first wiring conductor layer; and a second wiring layer disposed on an upper surface of the second insulating layer. A third having a portion facing the conductor and the first ground or power supply conductor; And a third wiring conductor layer including a ground or power supply conductor, wherein the first insulating layer is provided on both sides of the strip-shaped wiring conductor in the first region. A grounding or power supply via hole for connecting the conductive conductor and the second grounding or power supply conductor is provided in parallel along the strip-shaped wiring conductor in a state of being filled with the first wiring conductor layer. Alternatively, a dummy via hole filled with the second insulating layer is provided between the power supply via holes.

本発明の配線基板によれば、第１の絶縁層の第１の領域における帯状配線導体の両側に、帯状配線導体に沿って多数のダミーのビアホールが並設されている。そして、第２の絶縁層が多数のダミーのビアホール内を充填するようにして第１の絶縁層上に積層される。
このため、第１の領域において第２の絶縁層がダミーのビアホール内に充填される量と、第２の領域において第２の絶縁層が第１の配線導体層同士の間に充填される量との差を小さくすることができる。
これにより、第１の領域から第２の領域にかけて、帯状配線導体と第３の接地または電源用導体との間の第２の絶縁層の厚みが均一化される。その結果、インピーダンスを所定の値に調整して信号を安定的に伝送することが可能な配線基板を提供することができる。
なお、第１の接地または電源用導体と第２の接地または電源用導体とを接続する接地または電源用のビアホールが第１の配線導体層により充填された状態で帯状配線導体に沿って並設されていることから、第１の接地または電源用導体にダミーのビアホールを開口することによる信号の伝送特性の劣化を抑制することができる。 According to the wiring board of the present invention, a large number of dummy via holes are arranged in parallel along the strip-shaped wiring conductor on both sides of the strip-shaped wiring conductor in the first region of the first insulating layer. Then, the second insulating layer is laminated on the first insulating layer so as to fill a large number of dummy via holes.
Therefore, the amount of the second insulating layer filled in the dummy via hole in the first region and the amount of the second insulating layer filled between the first wiring conductor layers in the second region. And the difference can be reduced.
Thereby, the thickness of the 2nd insulating layer between a strip | belt-shaped wiring conductor and a 3rd earth | ground or power supply conductor is equalize | homogenized from a 1st area | region to a 2nd area | region. As a result, it is possible to provide a wiring board capable of adjusting the impedance to a predetermined value and stably transmitting signals.
The grounding or power supply via hole connecting the first grounding or power supply conductor and the second grounding or power supply conductor is filled in parallel with the first wiring conductor layer along the belt-like wiring conductor. Therefore, it is possible to suppress deterioration of signal transmission characteristics due to opening a dummy via hole in the first ground or power supply conductor.

図１は、本発明の配線基板の実施の形態の一例を示す概略断面図である。FIG. 1 is a schematic cross-sectional view showing an example of an embodiment of a wiring board according to the present invention. 図２（ａ）および（ｂ）は、本発明の配線基板の実施の形態の一例を示す要部拡大平面図および要部拡大断面図である。2 (a) and 2 (b) are an enlarged plan view and an enlarged sectional view of a main part showing an example of an embodiment of a wiring board according to the present invention. 図３は、従来の配線基板の実施の形態の一例を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing an example of an embodiment of a conventional wiring board.

次に、本発明の実施形態の一例を図１および図２を基に説明する。
図１に示すように本例の配線基板Ａは、コア用の配線導体層２が被着されたコア用の絶縁層１と、その上下に積層されたビルドアップ用の下層の絶縁層３と、絶縁層３の表面に被着されたビルドアップ用の下層の配線導体層４と、その上に積層されたビルドアップ用の上層の絶縁層５と、絶縁層５の表面に被着されたビルドアップ用の上層の配線導体層６と、さらにその上に被着されたソルダーレジスト層７とを備えている。
そして、配線基板Ａの上面中央部に半導体素子が搭載される。 Next, an example of an embodiment of the present invention will be described with reference to FIGS.
As shown in FIG. 1, the wiring board A of this example includes a core insulating layer 1 on which a core wiring conductor layer 2 is deposited, and a build-up lower insulating layer 3 stacked above and below the core insulating layer 1. The build-up lower wiring conductor layer 4 deposited on the surface of the insulating layer 3, the build-up upper insulating layer 5 laminated thereon, and the surface of the insulating layer 5. An upper wiring conductor layer 6 for build-up and a solder resist layer 7 deposited thereon are further provided.
Then, a semiconductor element is mounted at the center of the upper surface of the wiring board A.

絶縁層１は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁層１は、多数のスルーホール８を備えている。スルーホール８は、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成され、各スルーホール径は、およそ５０〜１５０μｍ程度である。   The insulating layer 1 is made of, for example, an electrically insulating material in which a glass cloth is impregnated with a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin. The insulating layer 1 has a large number of through holes 8. The through hole 8 is formed by, for example, drilling, laser processing, or blasting, and each through hole has a diameter of about 50 to 150 μm.

スルーホール８の内壁および上下面には配線導体層２が被着されている。配線導体層２は、例えば周知のセミアディティブ法により、銅めっき等の良導電性金属から成る。スルーホール８内に被着された配線導体層２は、スルーホール導体２ａを形成している。絶縁層１の上下面に被着された配線導体層２は、スルーホール導体２ａに接続するためのスルーホールランド２ｂ、および接地または電源用導体２ｃを形成している。   A wiring conductor layer 2 is deposited on the inner wall and upper and lower surfaces of the through hole 8. The wiring conductor layer 2 is made of a highly conductive metal such as copper plating by, for example, a known semi-additive method. The wiring conductor layer 2 deposited in the through hole 8 forms a through hole conductor 2a. The wiring conductor layer 2 deposited on the upper and lower surfaces of the insulating layer 1 forms a through-hole land 2b for connection to the through-hole conductor 2a and a ground or power supply conductor 2c.

下層の絶縁層３は、配線導体層２を含む絶縁層１の上下に積層されている。絶縁層３は、エポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料から成る。絶縁層３には、複数のビアホール９が形成されている。ビアホール９は、例えばレーザー加工により形成され、ビアホール径はおよそ５０〜１００μｍ程度である。   The lower insulating layer 3 is laminated above and below the insulating layer 1 including the wiring conductor layer 2. The insulating layer 3 is made of an electrically insulating material containing a thermosetting resin such as an epoxy resin or a polyimide resin. A plurality of via holes 9 are formed in the insulating layer 3. The via hole 9 is formed by, for example, laser processing, and the via hole diameter is about 50 to 100 μm.

上層の絶縁層５は、配線導体層４を含む絶縁層３の表面に積層されている。絶縁層５は、エポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料から成る。絶縁層５には、複数のビアホール９が形成されている。ビアホール９は、例えばレーザー加工により形成され、ビアホール径はおよそ５０〜１００μｍ程度である。   The upper insulating layer 5 is laminated on the surface of the insulating layer 3 including the wiring conductor layer 4. The insulating layer 5 is made of an electrically insulating material containing a thermosetting resin such as an epoxy resin or a polyimide resin. A plurality of via holes 9 are formed in the insulating layer 5. The via hole 9 is formed by, for example, laser processing, and the via hole diameter is about 50 to 100 μm.

下層の絶縁層３の表面に上層の絶縁層５を積層するには、配線導体層４が被着された絶縁層３の表面に、絶縁層５用の未硬化の樹脂フィルムを重ねるとともに加熱しながら真空プレスする方法が採用されている。このとき、加熱により樹脂フィルムの樹脂が一旦軟化溶融するとともに、その一部が真空プレスにより配線導体層４同士の間に充填される。   In order to laminate the upper insulating layer 5 on the surface of the lower insulating layer 3, an uncured resin film for the insulating layer 5 is overlaid on the surface of the insulating layer 3 on which the wiring conductor layer 4 is deposited and heated. However, a vacuum pressing method is employed. At this time, the resin of the resin film is once softened and melted by heating, and a part of the resin is filled between the wiring conductor layers 4 by vacuum pressing.

下層の絶縁層３の表面およびビアホール９内には、下層の配線導体層４が被着されており、ビアホール９内に被着された配線導体層４は、ビア導体４ａを形成している。また、上層の絶縁層５の表面およびビアホール９内には、上層の配線導体層６が被着されており、ビアホール９内に被着された配線導体層６は、ビア導体６ａを形成している。これらの配線導体層４、６は、例えば周知のセミアディティブ法により銅めっき等の良導電性金属から成る。
上面側の下層の絶縁層３の表面に被着された配線導体層４は、信号用の帯状配線導体４ｂや帯状配線導体４ｂの両側の接地または電源用導体４ｃ、およびビア導体４ａ、６ａに接続するためのビアランド４ｄを形成している。
また、上面側の上層の絶縁層５の表面に被着された配線導体層６は、半導体素子接続パッド６ｂおよび接地または電源用導体６ｃを形成している。
半導体素子接続パッド６ｂは、上面側の絶縁層５表面の中央部に密集して配置されており、その多くがその下方に形成されたビア導体６ａ、４ａを介してスルーホールランド２ｂに接続されている。帯状配線導体４ｂは、その一端がビア導体６ａを介して一部の半導体素子接続パッド６ｂに接続されており、上下の接地または電源用導体２ｃ、６ｃと対向する位置を絶縁層３の中央部から外周部へ向けて延在している。そして、絶縁層３の外周部において、ビア導体４ａを介してスルーホールランド２ｂに接続されている。
下面側の上層の絶縁層５の表面に被着された配線導体層６は、回路基板接続パッド６ｄを形成している。回路基板接続パッド６ｄは、ビア導体４ａ、６ａを介してスルーホールランド２ｂや接地または電源用導体４ｃ、２ｃに接続されている。 A lower wiring conductor layer 4 is deposited on the surface of the lower insulating layer 3 and in the via hole 9, and the wiring conductor layer 4 deposited in the via hole 9 forms a via conductor 4a. In addition, an upper wiring conductor layer 6 is deposited on the surface of the upper insulating layer 5 and in the via hole 9, and the wiring conductor layer 6 deposited in the via hole 9 forms a via conductor 6a. Yes. These wiring conductor layers 4 and 6 are made of a highly conductive metal such as copper plating by a known semi-additive method, for example.
The wiring conductor layer 4 deposited on the surface of the lower insulating layer 3 on the upper surface side is connected to the signal strip-like wiring conductor 4b, the ground or power supply conductor 4c on both sides of the strip-like wiring conductor 4b, and the via conductors 4a and 6a. A via land 4d for connection is formed.
Further, the wiring conductor layer 6 deposited on the surface of the upper insulating layer 5 on the upper surface side forms a semiconductor element connection pad 6b and a ground or power supply conductor 6c.
The semiconductor element connection pads 6b are densely arranged at the center of the surface of the insulating layer 5 on the upper surface side, and many of them are connected to the through-hole lands 2b via via conductors 6a and 4a formed therebelow. ing. One end of the strip-shaped wiring conductor 4b is connected to a part of the semiconductor element connection pads 6b via the via conductor 6a, and the position facing the upper and lower grounding or power supply conductors 2c, 6c is the center of the insulating layer 3 Extends toward the outer periphery. And in the outer peripheral part of the insulating layer 3, it is connected to the through-hole land 2b through the via conductor 4a.
The wiring conductor layer 6 deposited on the surface of the upper insulating layer 5 on the lower surface side forms a circuit board connection pad 6d. The circuit board connection pad 6d is connected to the through-hole land 2b and the ground or power supply conductors 4c and 2c via the via conductors 4a and 6a.

ソルダーレジスト層７は、上層の絶縁層５の表面に被着されている。上面側のソルダーレジスト層７は、半導体素子接続パッド６ｂを露出する開口部７ａを有している。また、下面側のソルダーレジスト層７は、回路基板接続パッド６ｄを露出する開口部７ｂを有している。   The solder resist layer 7 is deposited on the surface of the upper insulating layer 5. The solder resist layer 7 on the upper surface side has an opening 7a that exposes the semiconductor element connection pad 6b. The solder resist layer 7 on the lower surface side has an opening 7b that exposes the circuit board connection pad 6d.

ソルダーレジスト層７は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを絶縁層５の上に塗布または貼着して熱硬化させることにより形成される。   The solder resist layer 7 is formed by, for example, applying or pasting a resin paste or film made of an electrically insulating material containing a thermosetting resin such as an epoxy resin or a polyimide resin on the insulating layer 5 and thermosetting it. The

そして、半導体素子の電極を半導体素子接続パッド６ｂに半田を介して接続するとともに、回路基板接続パッド６ｄを回路基板の配線導体に半田を介して接続することにより、半導体素子が回路基板に電気的に接続され、半導体素子と回路基板との間で帯状配線導体４ｂを介して信号を伝送することにより半導体素子が作動する。   The semiconductor element electrode is connected to the semiconductor element connection pad 6b via solder, and the circuit board connection pad 6d is connected to the wiring conductor of the circuit board via solder, so that the semiconductor element is electrically connected to the circuit board. The semiconductor element operates by transmitting a signal between the semiconductor element and the circuit board via the strip-shaped wiring conductor 4b.

このような配線基板Ａにおいては、密集して配置される半導体素子接続パッド６ｂ下方の上面側の絶縁層３中央部付近においては、多数のビアランド４ｄや帯状配線導体４ｂが密集して配置されている。このため、この絶縁層３中央部における帯状配線導体４ｂの両側には、接地または電源用導体４ｃを配置するスペースを確保することが困難であり、接地または電源用導体４ｃが形成されていない領域が多い。一方で、上面側の絶縁層３外周部付近においては、ビアランド４ｄや帯状配線導体４ｂの密集がないため、帯状配線導体４ｂの両側には、接地または電源用導体４ｃが形成されている。このように、上面側の絶縁層３には、外周部付近における配線導体層４の面積占有率が高い領域Ｘと、中央部付近における配線導体層４の面積占有率が低い領域Ｙとが存在している。   In such a wiring board A, a large number of via lands 4d and strip-like wiring conductors 4b are densely arranged in the vicinity of the central portion of the insulating layer 3 on the upper surface side below the semiconductor element connection pads 6b that are densely arranged. Yes. For this reason, it is difficult to secure a space for disposing the ground or power supply conductor 4c on both sides of the strip-like wiring conductor 4b in the central portion of the insulating layer 3, and a region where the ground or power supply conductor 4c is not formed. There are many. On the other hand, in the vicinity of the outer peripheral portion of the insulating layer 3 on the upper surface side, there is no denseness of the via lands 4d and the strip-shaped wiring conductors 4b. Therefore, grounding or power supply conductors 4c are formed on both sides of the strip-shaped wiring conductor 4b. As described above, the insulating layer 3 on the upper surface side includes the region X in which the area occupancy of the wiring conductor layer 4 near the outer peripheral portion is high and the region Y in which the area occupancy of the wiring conductor layer 4 near the center is low. doing.

ところで、本発明においては図２に示すように、上面側の絶縁層３の領域Ｘにおける帯状配線導体４ｂの両側に、帯状配線導体４ｂに沿って多数のダミーのビアホールＨが並設されている。このダミーのビアホールＨは、帯状配線導体４ｂと上層の接地または電源用導体６ｃとの間の絶縁層５の厚みを均一化するためのものであり、その内部に上層の絶縁層５用の樹脂が充填されている。これにより、下層の配線導体層４の面積占有率が高い領域Ｘにおいて上層の絶縁層５用の樹脂がダミーのビアホールＨ内および下層の配線導体層４同士の間に充填される量と、下層の配線導体層４の面積占有率が低い領域Ｙにおいて上層の絶縁層５用の樹脂が下層の配線導体層４同士の間に充填される量との差を小さくすることができる。
したがって、下層の配線導体層４の面積占有率が低い領域Ｙから、下層の配線導体層４の面積占有率が高い領域Ｘにかけての帯状配線導体４ｂと上層の接地または電源用導体６ｃとの間の絶縁層５の厚みが均一化される。その結果、インピーダンスを所定の値に調整して信号を安定的に伝送することが可能な配線基板Ａを提供することができる。
なお、ダミーのビアホールＨは、帯状配線導体４ｂから５００μｍ以内の位置に並設することが好ましい。５００μｍを超えた位置に並設すると、帯状配線導体４ｂと上層の接地または電源用導体６ｃとの間の絶縁層５の厚みを均一化する効果が小さくなるおそれがある。ダミーのビアホールＨの径はおよそ５０〜１００μｍ程度である。
また、下層の接地または電源用導体４ｃとコア用の接地または電源用導体２ｃとを接続する接地または電源用のビアホールＶを配線導体層４により充填された状態で帯状配線導体４ｂに沿って並設しておくことにより、ダミーのビアホールＨを設けることによる信号の伝送特性の劣化を抑制することができる。
In the present invention, as shown in FIG. 2, a large number of dummy via holes H are arranged in parallel along the strip-shaped wiring conductor 4b on both sides of the strip-shaped wiring conductor 4b in the region X of the insulating layer 3 on the upper surface side. . This dummy via hole H is for uniformizing the thickness of the insulating layer 5 between the strip-shaped wiring conductor 4b and the upper-layer ground or power-supply conductor 6c, and a resin for the upper insulating layer 5 is provided therein. Is filled. Accordingly, the amount of the resin for the upper insulating layer 5 filled in the dummy via hole H and between the lower wiring conductor layers 4 in the region X where the area occupation ratio of the lower wiring conductor layer 4 is high, In the region Y where the area occupancy of the wiring conductor layer 4 is low, the difference from the amount of the resin for the upper insulating layer 5 filled between the lower wiring conductor layers 4 can be reduced.
Therefore, between the band-like wiring conductor 4b and the upper-layer ground or power supply conductor 6c from the region Y where the area occupancy of the lower wiring conductor layer 4 is low to the region X where the area occupancy of the lower wiring conductor layer 4 is high. The thickness of the insulating layer 5 is made uniform. As a result, it is possible to provide the wiring board A capable of adjusting the impedance to a predetermined value and stably transmitting a signal.
The dummy via hole H is preferably arranged in parallel at a position within 500 μm from the strip-shaped wiring conductor 4b. If it is arranged in parallel at a position exceeding 500 μm, the effect of uniformizing the thickness of the insulating layer 5 between the strip-shaped wiring conductor 4b and the upper-layer ground or power supply conductor 6c may be reduced. The diameter of the dummy via hole H is about 50 to 100 μm.
Further, ground or power supply via holes V connecting the ground or power supply conductor 4c and the core ground or power supply conductor 2c are arranged along the strip-shaped wiring conductor 4b in a state filled with the wiring conductor layer 4. By providing it, it is possible to suppress deterioration of signal transmission characteristics due to provision of the dummy via hole H.

２ 第２の配線導体層
２ｃ 第２の接地または電源用導体
３ 第１の絶縁層
４ 第１の配線導体層
４ｂ 帯状配線導体
４ｃ 第１の接地または電源用導体
５ 第２の絶縁層
６ 第３の配線導体層
６ｃ 第３の接地または電源用導体
Ａ 配線基板
Ｈ ダミーのビアホール
Ｘ 第１の領域
Ｙ 第２の領域
Ｖ 接地または電源用のビアホール 2 Second wiring conductor layer 2c Second ground or power supply conductor 3 First insulating layer 4 First wiring conductor layer 4b Strip-shaped wiring conductor 4c First ground or power supply conductor 5 Second insulating layer 6 Second 3 wiring conductor layer 6c Third ground or power supply conductor A Wiring board H Dummy via hole X First region Y Second region V Ground or power supply via hole

Claims (1)

第１の絶縁層と、該第１の絶縁層の上面に配設されており、該上面における面積占有率が高い第１の領域および該上面における面積占有率が低い第２の領域を有するとともに、前記第１の領域から前記第２の領域にかけて延在する信号用の帯状配線導体および前記第１の領域における前記帯状配線導体の両側に配置された第１の接地または電源用導体を含む第１の配線導体層と、前記第１の絶縁層の下面に配設されており、前記帯状配線導体および前記第１の接地または電源用導体に対向する部分を有する第２の接地または電源用導体を含む第２の配線導体層と、前記第１の絶縁層上および前記第１の配線導体層上に配設された第２の絶縁層と、該第２の絶縁層の上面に配設されており、前記帯状配線導体および前記第１の接地または電源用導体に対向する部分を有する第３の接地または電源用導体を含む第３の配線導体層と、を具備して成る配線基板であって、前記第１の絶縁層は、前記第１の領域における前記帯状配線導体の両側に、前記第１の接地または電源用導体と前記第２の接地または電源用導体とを接続するための接地または電源用のビアホールが前記第１の配線導体層により充填された状態で前記帯状配線導体に沿って並設されているとともに、該接地または電源用のビアホールの間に、前記第２の絶縁層により充填されたダミーのビアホールが配設されていることを特徴する配線基板。   A first insulating layer; a first region disposed on the upper surface of the first insulating layer; having a first region having a high area occupation ratio on the upper surface; and a second region having a low area occupation ratio on the upper surface. , Including a signal strip wiring conductor extending from the first region to the second region and a first ground or power source conductor disposed on both sides of the strip wiring conductor in the first region. A second grounding or power supply conductor disposed on the lower surface of the first wiring conductor layer and the first insulating layer and having a portion facing the strip-shaped wiring conductor and the first grounding or powering conductor A second wiring conductor layer including: a second insulating layer disposed on the first insulating layer and the first wiring conductor layer; and an upper surface of the second insulating layer. The strip-shaped wiring conductor and the first ground or power source A third wiring conductor layer including a third ground or power supply conductor having a portion facing the body, wherein the first insulating layer is formed in the first region. Both sides of the strip-shaped wiring conductor are filled with ground or power via holes for connecting the first ground or power conductor and the second ground or power conductor with the first wiring conductor layer. And a dummy via hole filled with the second insulating layer is disposed between the ground or power supply via holes in parallel with each other along the belt-like wiring conductor. Wiring board to be used.
JP2014111973A 2014-05-30 2014-05-30 Wiring board Pending JP2015226035A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014111973A JP2015226035A (en) 2014-05-30 2014-05-30 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014111973A JP2015226035A (en) 2014-05-30 2014-05-30 Wiring board

Publications (1)

Publication Number Publication Date
JP2015226035A true JP2015226035A (en) 2015-12-14

Family

ID=54842573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014111973A Pending JP2015226035A (en) 2014-05-30 2014-05-30 Wiring board

Country Status (1)

Country Link
JP (1) JP2015226035A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022032293A (en) * 2020-08-11 2022-02-25 日本メクトロン株式会社 Wiring body and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217508A (en) * 2000-01-31 2001-08-10 Toshiba Corp Printed board
JP2004031812A (en) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd Method of manufacturing wiring board
JP2009076934A (en) * 1997-12-29 2009-04-09 Ibiden Co Ltd Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP2012074930A (en) * 2010-09-29 2012-04-12 Panasonic Corp High frequency power amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076934A (en) * 1997-12-29 2009-04-09 Ibiden Co Ltd Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP2001217508A (en) * 2000-01-31 2001-08-10 Toshiba Corp Printed board
JP2004031812A (en) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd Method of manufacturing wiring board
JP2012074930A (en) * 2010-09-29 2012-04-12 Panasonic Corp High frequency power amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022032293A (en) * 2020-08-11 2022-02-25 日本メクトロン株式会社 Wiring body and manufacturing method thereof
US11564313B2 (en) 2020-08-11 2023-01-24 Nippon Mektron, Ltd. Wiring body and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP6626697B2 (en) Wiring board and method of manufacturing the same
US20160095218A1 (en) Composite wiring board and mounting structure of the same
TW201711534A (en) Flexible circuit board and method for manufacturing same
JP5311653B2 (en) Wiring board
JP2009170941A (en) Capacitor mounting wiring board
KR20150138059A (en) Wiring substrate
JP2015211147A (en) Wiring board
US8829361B2 (en) Wiring board and mounting structure using the same
JP2012033529A (en) Wiring board
JP2015226035A (en) Wiring board
JP2018082070A (en) Wiring board and electronic apparatus using the same
JP5370883B2 (en) Wiring board
JP4235092B2 (en) Wiring substrate and semiconductor device using the same
JP2016139632A (en) Wiring board
JP4360617B2 (en) Wiring board
JP4349891B2 (en) Wiring board and electronic device
JP5890978B2 (en) Wiring board manufacturing method
JP5808055B2 (en) Wiring board
JP2009290044A (en) Wiring substrate
JP2017045821A (en) Semiconductor device mounted substrate
JP4508620B2 (en) Wiring board
JP5997200B2 (en) Wiring board
JP2004327633A (en) Wiring substrate
JP2014110265A (en) Wiring board
JP2005159091A (en) Wiring board

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306