JP2015216534A - Ａｄ変換回路および固体撮像装置 - Google Patents

Abstract

【課題】電源電圧の変動に起因するラッチタイミングのずれを低減することができるAD変換回路および固体撮像装置を提供する。
【解決手段】第1の電圧よりも小さく第2の電圧よりも大きい第3の電圧が複数のラッチユニット95に電源電圧として印加される。容量C1とラッチ制御信号線96とが電気的に接続されたとき、ラッチ制御信号線96の電位が第3の電圧以上となる。容量C1とラッチ制御信号線96との電気的な接続が解除されているときのみ、第1の電圧が容量C1に印加されるとともに第2の電圧がラッチ制御信号線96に印加される。複数のラッチユニット95は、ラッチ制御信号線96の電位が第3の電圧以上となったときに複数のクロック信号CK0-CK3をラッチする。
【選択図】図2

Description

本発明は、AD変換回路に関する。また、本発明は、AD変換回路を有し、デジタルカメラ、デジタルビデオカメラ、内視鏡等に使用される固体撮像装置に関する。

従来の固体撮像装置に用いられるAD変換回路の一例として、図13に示すAD変換回路1000（例えば、特許文献1、特許文献2参照）が知られている。図13に示すように、AD変換回路1000は、クロック生成部101と、参照信号生成部102と、比較器103と、ラッチ部104と、カウンタ105と、タイミング制御部106とを有する。

クロック生成部101は、例えば遅延制御回路（Delay Lock Loop : DLL）で構成されている。クロック生成部101は、互いに位相の異なる複数のクロック信号（多相クロック）CK0-CK3を生成する。参照信号生成部102は、クロック生成部101の出力に同期して、時間が経過するにつれてレベルが傾斜状に変化する参照信号RAMPを生成する。

比較器103は、時間検出の対象となる画素信号Vpixと参照信号RAMPとを受けて、画素信号Vpixの大きさに応じた時間軸方向の大きさ（パルス幅）を有するパルス信号である比較信号Vcoを出力する。比較器103は、電源電圧VDDが印加される電源配線109に接続されている。

ラッチ部104は、例えばD-ラッチで構成される複数のラッチユニット107を有する。複数のラッチユニット107は、ラッチ制御信号線108によって比較器103に接続されている。複数のラッチユニット107は、比較器103からの比較信号Vcoを受けて、比較信号V_COが反転するタイミングでクロック信号CK0-CK3をラッチする。

カウンタ105は、ラッチ部104の1つのラッチユニット107から出力される信号Latch0に基づいて計数（カウント）を行う。信号Latch0は、クロック生成部101からのクロック信号CK0が入力されるラッチユニット107から出力される信号であって、クロック信号CK0と同等の信号である。

次に、図14を用いて、AD変換回路1000の動作について説明する。図14は、AD変換回路1000の動作例を示している。図14では、参照信号RAMPと、画素信号Vpixと、比較信号Vcoと、クロック信号CK0-CK3と、信号Latch0-Latch3と、カウント値とが示されている。信号Latch0-Latch3は、クロック信号CK0-CK3が入力された4つのラッチユニット107の内部における信号の状態を示している。図14の横方向が時間を示している。また、カウント値を除く各信号について、図14の縦方向が電圧を示している。

まず、動作の開始に係るタイミングT1で、クロック生成部101が動作を開始する。これにより、参照信号生成部102が参照信号RAMPの出力を開始する。クロック生成部101からのクロック信号CK0-CK3がラッチユニット107に入力される。1つのラッチユニット107は、クロック信号CK0を信号Latch0としてカウンタ105に出力する。カウンタ105は、信号Latch0に基づいて計数を行う。図14に示す例では、カウンタ105は信号Latch0の立上りエッジで計数を行う。

タイミングT1では、参照信号RAMPのレベルは画素信号Vpixのレベルよりも高い。タイミングT1以降、参照信号RAMPのレベルは時間の経過とともに減少する。参照信号RAMPのレベルが画素信号Vpixのレベルよりも低くなるタイミングT2で、比較器103からの比較信号VcoのレベルがLowからHighに反転する。これによって、複数のラッチユニット107は、クロック信号CK0-CK3の状態を保持する。カウンタ105は、複数のラッチユニット107がクロック信号CK0-CK3の状態を保持することで、カウント値を保持する。

上記のようにして、AD変換回路1000は、画素信号Vpixの大きさに応じたデジタルデータを得る。デジタルデータは、カウンタ105が保持しているカウント値と、複数のラッチユニット107が保持しているクロック信号CK0-CK3の状態とで構成される。

特開2009-38781号公報 特開2009-38726号公報

固体撮像装置において、AD変換回路1000を構成する比較器103と、ラッチ部104と、カウンタ105とは、微細化された画素ピッチに配置される。このため、複数のラッチユニット107は画素の配列の列方向に直列に配置される。また、複数のラッチユニット107と比較器103とを接続するラッチ制御信号線108は画素の配列の列方向に長くなる。

このため、比較器103の出力には、図13に示していない大きな配線容量が負荷として加わる。また、複数のラッチユニット107間のラッチタイミングを揃えるためには、比較器103からの比較信号Vcoの立上り時間を短くする必要がある。大きな配線容量が付加された比較器103からの比較信号Vcoの立上り時間を短くするためには、比較器103からの比較信号Vcoのレベルが変化するタイミングで電源配線109に大きな電流を流す必要がある。ラッチユニット107の個数は、図13に示す例では4個である。しかし、実際にはラッチユニット107の個数が8個又は16個以上であることも考えられる。例えば、ラッチユニット107の個数が16個である場合、ラッチ制御信号線108の配線長は1mm近くになる。また、ラッチ制御信号線108の配線容量は数百fF程度になる。

図13に示すように各比較器103は共通の電源配線109に接続されている。このため、各比較器103に流れる電流が、電源配線109を介して他の比較器103にも流れる。また、各比較器103からの比較信号Vcoが反転するタイミングは画素信号Vpixに応じて変化する。このため、ある1列の比較器103からの比較信号Vcoのみが反転するタイミングもあれば、全列の比較器103からの比較信号Vcoが同時に反転するタイミングもある。

図15は、電源配線109から比較器103に入力される電源電圧Vddと、比較信号Vcoとの変化を示している。図15の横方向が時間を示している。また、図15の縦方向が電圧を示している。図15では、1列の比較器103からの比較信号Vcoのみが反転する場合と、全列の比較器103からの比較信号Vcoが同時に反転する場合とのそれぞれについて電源電圧Vddと比較信号Vcoとが示されている。

1列の比較器103からの比較信号Vcoのみが反転する場合、比較信号Vcoが反転することによる電源電圧Vddへの影響は小さい。つまり、電源電圧Vddはほとんど変化しない。一方、全列の比較器103からの比較信号Vcoが同時に反転する場合、全ての比較器103に流れる電流が同時に電源配線109に流れるため、電源配線109に流れる電流が大きくなる。このため、電源配線109の配線抵抗により、電源電圧Vddが大きく低下する。また、電源電圧Vddの電圧降下の程度に応じて比較信号Vcoの立上り時間が変化する。

図15に示すように、1列の比較器103からの比較信号Vcoのみが反転する場合と比べて、全列の比較器103からの比較信号Vcoが同時に反転する場合では比較信号Vcoの立上り時間がより長くなる。このため、複数のラッチユニット107のラッチタイミングがずれる。ラッチタイミングのずれはAD変換の誤差となる。

本発明は、電源電圧の変動に起因するラッチタイミングのずれを低減することができるAD変換回路および固体撮像装置を提供する。

本発明は、時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、アナログ信号と前記参照信号とを比較し、前記参照信号が前記アナログ信号に対して所定の条件を満たすタイミングで比較信号を生成する比較器と、互いに位相の異なる複数のクロック信号を生成するクロック生成部と、前記複数のクロック信号に対応する複数のラッチユニットを有し、前記複数のラッチユニットの各々は前記複数のクロック信号のうち対応する1つをラッチするラッチ部と、第1の電圧が印加される容量と、前記第1の電圧よりも小さい第2の電圧が印加され、前記複数のラッチユニットに接続されたラッチ制御信号線と、制御信号に基づいて前記容量と前記ラッチ制御信号線との電気的な接続を制御する第1のスイッチと、前記比較信号が生成されたときのみ、前記容量と前記ラッチ制御信号線とを電気的に接続する前記制御信号を出力する選択回路と、を有し、前記第1の電圧よりも小さく前記第2の電圧よりも大きい第3の電圧が前記複数のラッチユニットに電源電圧として印加され、前記容量と前記ラッチ制御信号線とが電気的に接続されたとき、前記ラッチ制御信号線の電位が前記第3の電圧以上となり、前記容量と前記ラッチ制御信号線との電気的な接続が解除されているときのみ、前記第1の電圧が前記容量に印加されるとともに前記第2の電圧が前記ラッチ制御信号線に印加され、前記複数のラッチユニットは、前記ラッチ制御信号線の電位が前記第3の電圧以上となったときに前記複数のクロック信号をラッチすることを特徴とするAD変換回路である。

また、本発明は、光電変換素子を有し、画素信号を出力する複数の画素が行列状に配置された画素部と、上記のAD変換回路と、を有し、前記参照信号生成部と前記クロック生成部とを除く前記AD変換回路の構成が前記複数の画素の配列の1列または複数列ごとに設けられていることを特徴とする固体撮像装置である。

本発明によれば、選択回路が比較器の負荷となるため、複数のラッチユニットが比較器の負荷となる場合と比較して、比較器の負荷を小さくすることが可能となる。また、容量とラッチ制御信号線との電気的な接続が解除されているときのみ、第1の電圧と第2の電圧とが印加される。つまり、容量とラッチ制御信号線とが電気的に接続されているときには、第1の電圧と第2の電圧とがラッチ制御信号線から電気的に切り離されている。このため、容量とラッチ制御信号線とが電気的に接続されたときに流れる電流が外部に与える影響を低減することが可能となる。したがって、電源電圧の変動に起因するラッチタイミングのずれを低減することができる。

本発明の一実施形態による固体撮像装置の構成例を示すブロック図である。 本発明の一実施形態による固体撮像装置が有するADCの構成例を示すブロック図である。 本発明の一実施形態による固体撮像装置が有するADCにおける選択回路の構成例を示す回路図である。 本発明の一実施形態による固体撮像装置が有するADCの動作例を示すタイミングチャートである。 本発明の一実施形態による固体撮像装置が有するADCにおけるラッチ制御信号線の電位の変化を示す参考図である。 本発明の一実施形態による固体撮像装置が有するADCの構成例を示すブロック図である。 本発明の一実施形態による固体撮像装置が有するADCにおける容量と負荷容量との各々とグランド端子との接続を示す回路図である。 本発明の一実施形態の第1の変形例による固体撮像装置が有するADCの構成例を示すブロック図である。 本発明の一実施形態の第1の変形例による固体撮像装置が有するADCの動作例を示すタイミングチャートである。 本発明の一実施形態の第2の変形例による固体撮像装置が有するADCの構成例を示すブロック図である。 本発明の一実施形態の第2の変形例による固体撮像装置が有するADCにおける選択回路の構成例を示す回路図である。 本発明の一実施形態の第2の変形例による固体撮像装置が有するADCの動作例を示すタイミングチャートである。 従来のAD変換回路の構成例を示すブロック図である。 従来のAD変換回路の動作例を示すタイミングチャートである。 従来のAD変換回路における電源電圧と比較信号との変化を示すタイミングチャートである。

以下、図面を参照し、本発明の実施形態を説明する。図1は、本発明の一実施形態による固体撮像装置100の構成例を示している。図1に示すように、固体撮像装置100は、画素部1と、ADC（Analog Digital Converter）部2と、参照信号生成部3と、クロック生成部4と、垂直走査回路5と、水平走査回路6と、タイミング制御部7とを有する。

画素部1は複数の画素8を有する。複数の画素8の各々は、光電変換素子を有し、光電変換素子に入射した光の量に応じた画素信号Vpixを生成し、生成された画素信号Vpixを出力する。画素部1において、複数の画素8は行列状に配置されている。図1では4行4列の16個の画素8が示されているが、行数および列数は2以上であればよい。

ADC部2は複数のADC9を有する。複数のADC9の各々は、画素8から出力された画素信号VpixをAD変換し、画素信号Vpixの大きさに応じたデジタルデータを得る。複数のADC9は複数の画素8の配列の1列ごとに設けられている。複数のADC9は複数の画素8の配列の複数列ごとに設けられていてもよい。つまり、複数のADC9の各々が、複数列の画素8から出力された画素信号Vpixを処理してもよい。

参照信号生成部3は、DAC（Digital Analog Converter）または積分回路などで構成されている。参照信号生成部3は、時間の経過とともに増加または減少する参照信号RAMPを生成する。

クロック生成部4は、遅延制御回路（Delay Locked Loop : DLL）または電圧制御発振器（Voltage Controlled Oscillator : VCO）などで構成されている。クロック生成部4は、互いに位相の異なる複数のクロック信号を生成する。本実施形態では、クロック生成部4は4つのクロック信号を生成する。

垂直走査回路5は、シフトレジスタまたはデコーダなどで構成されている。垂直走査回路5は、複数の画素8を行ごとに駆動する制御信号を生成し、生成された制御信号を各行の画素8に出力する。

水平走査回路6は、シフトレジスタまたはデコーダなどで構成されている。水平走査回路6は、各列のADC9からデジタルデータを読み出す。読み出されたデジタルデータは固体撮像装置100から出力される。

タイミング制御部7は、タイミングジェネレータなどで構成されている。タイミング制御部7は、ADC部2と、クロック生成部4と、垂直走査回路5と、水平走査回路6とを制御する制御信号を生成し、生成された制御信号をADC部2と、クロック生成部4と、垂直走査回路5と、水平走査回路6とに出力する。

固体撮像装置100において、参照信号生成部3と、クロック生成部4と、ADC9とが、本実施形態によるAD変換回路を構成している。

図2は、ADC9の構成例を示している。図2では水平方向が複数の画素8の配列の列方向である。図2に示すように、ADC9は、比較器91と、選択回路92と、ラッチ部93と、カウンタ94と、第1のスイッチSW1と、第2のスイッチSW2と、第3のスイッチSW3と、容量C1とを有する。

比較器91は、アナログ信号である画素信号Vpixと参照信号RAMPとを比較し、参照信号RAMPが画素信号Vpixに対して所定の条件を満たすタイミングで比較信号Vcoを生成する。所定の条件は、画素信号Vpixと参照信号RAMPとのレベルの大きさの関係が入れ替わることである。例えば、所定の条件が満たされる前、比較信号VcoはLowレベルの無効状態である。参照信号RAMPが時間の経過とともに減少する例では、比較器91が比較を開始したタイミングで、参照信号RAMPのレベルは画素信号Vpixのレベルよりも大きい。参照信号RAMPのレベルが画素信号Vpixのレベルよりも小さくなったタイミングで比較信号VcoはHighレベルの有効状態となる。一方、参照信号RAMPが時間の経過とともに増加する例では、比較器91が比較を開始したタイミングで、参照信号RAMPのレベルは画素信号Vpixのレベルよりも小さい。参照信号RAMPのレベルが画素信号Vpixのレベルよりも大きくなったタイミングで比較信号VcoはHighレベルの有効状態となる。

選択回路92は、比較器91から出力された比較信号Vcoに基づいて、第1のスイッチSW1を制御する第1の制御信号Vsw1を生成する。図3は、選択回路92の構成例を示している。図3に示すように、選択回路92はインバータ回路97（反転回路）を有する。インバータ回路97は、比較信号Vcoを反転することによって第1の制御信号Vsw1を生成し、生成された第1の制御信号Vsw1を出力する。選択回路92の構成は、図3に示す構成に限らない。選択回路92を構成する回路は、第1のスイッチSW1を制御する第1の制御信号Vsw1を生成できる回路であればよい。

ラッチ部93は、クロック生成部4が生成する複数のクロック信号CK0-CK3に対応する複数のラッチユニット95を有する。複数のラッチユニット95の各々は複数のクロック信号CK0-CK3のうち対応する1つをラッチする。複数のラッチユニット95はラッチ制御信号線96に接続されている。また、複数のラッチユニット95の電源電圧として電圧VDD15（第3の電圧）が複数のラッチユニット95に印加される。電圧VDD15は、後述する電圧VDD30よりも小さく、グランド電圧よりも大きい。例えば、電圧VDD15は1.5Vである。複数のラッチユニット95は、ラッチ制御信号線96の電位が、電源電圧として印加される電圧VDD15以上となったときに複数のクロック信号CK0-CK3をラッチする。

カウンタ94は、ラッチ部93の1つのラッチユニット95から出力される信号に基づいて計数（カウント）を行う。本実施形態では、カウンタ94は、クロック信号CK0が入力されるラッチユニット95から出力される、クロック信号CK0と同等の信号に基づいて計数を行う。図2では、カウンタ94が計数を行った結果であるカウント値を保持する回路は示されていない。例えば、ラッチ機能を有するカウンタをカウンタ94として用いることにより、カウンタ94がカウント値の保持回路を兼ねてもよい。

第1のスイッチSW1と第2のスイッチSW2とはPMOSトランジスタで構成されている。また、第3のスイッチSW3はNMOSトランジスタで構成されている。

第1のスイッチSW1のゲートは選択回路92に接続されている。選択回路92から出力された第1の制御信号Vsw1が第1のスイッチSW1のゲートに入力される。第1のスイッチSW1のドレインは第2のスイッチSW2のソースと容量C1の第1端とに接続されている。

第1のスイッチSW1は、第1の制御信号Vsw1に基づいて容量C1とラッチ制御信号線96との電気的な接続を制御する。具体的には、第1の制御信号Vsw1のレベルがLowである場合、第1のスイッチSW1はON状態であり、容量C1とラッチ制御信号線96とを電気的に接続する。また、第1の制御信号Vsw1のレベルがHighである場合、第1のスイッチSW1はOFF状態であり、容量C1とラッチ制御信号線96との電気的な接続を解除する。

第2のスイッチSW2のゲートはタイミング制御部7に接続されている。タイミング制御部7は、第2のスイッチSW2を制御する第2の制御信号Vsw2を出力する。タイミング制御部7から出力された第2の制御信号Vsw2が第2のスイッチSW2のゲートに入力される。第2のスイッチSW2のソースは、電圧VDD30を出力する、図示されていない電圧源に接続されている。電圧源から出力された電圧VDD30が第2のスイッチSW2のソースに印加される。例えば、電圧VDD30は3.0Vである。第2のスイッチSW2のドレインは、容量C1の第1端と第1のスイッチSW1のソースとに接続されている。

第2のスイッチSW2は、電圧VDD30を出力する電圧源と容量C1との電気的な接続を制御することにより、電圧VDD30（第1の電圧）と容量C1との電気的な接続を制御する。具体的には、第2の制御信号Vsw2のレベルがLowである場合、第2のスイッチSW2はON状態であり、電圧VDD30と容量C1とを電気的に接続する。また、第2の制御信号Vsw2のレベルがHighである場合、第2のスイッチSW2はOFF状態であり、電圧VDD30と容量C1との電気的な接続を解除する。

容量C1は、第1端と第2端とを有する容量である。電圧源から出力された電圧VDD30が、第2のスイッチSW2を介して容量C1に印加される。容量C1の第2端は、グランド電圧が供給されるグランド端子に接続されている。グランド電圧が容量C1の第2端に印加される。以下では、容量C1の容量値とラッチ制御信号線96の負荷容量CLの容量値とが同じであると仮定して説明する。負荷容量CLは、配線またはトランジスタなどに付加される寄生容量である。

第3のスイッチSW3のゲートはタイミング制御部7に接続されている。タイミング制御部7は、第3のスイッチSW3を制御する第3の制御信号Vsw3を出力する。タイミング制御部7から出力された第3の制御信号Vsw3が第3のスイッチSW3のゲートに入力される。第3のスイッチSW3のドレインは第1のスイッチSW1のドレインとラッチ制御信号線96とに接続されている。第3のスイッチSW3のソースはグランド端子に接続されている。グランド電圧が第3のスイッチSW3のソースに印加される。

第3のスイッチSW3は、グランド端子とラッチ制御信号線96との電気的な接続を制御することにより、グランド電圧（第2の電圧）とラッチ制御信号線96との電気的な接続を制御する。具体的には、第3の制御信号Vsw3のレベルがHighである場合、第3のスイッチSW3はON状態であり、グランド電圧とラッチ制御信号線96とを電気的に接続する。また、第3の制御信号Vsw3のレベルがLowである場合、第3のスイッチSW3はOFF状態であり、グランド電圧とラッチ制御信号線96との電気的な接続を解除する。

第3のスイッチSW3のソースと容量C1の第2端とに印加されるグランド電圧は、所定の電圧源が出力する所定の電圧であって、電圧VDD15よりも小さい電圧であってもよい。第1のスイッチSW1と、第2のスイッチSW2と、第3のスイッチSW3とを用いてADC9内の電気的な接続を制御することによって、構成をより簡単にすることができる。

次に、ADC9の動作を説明する。図4は、ADC9の動作例を示している。図4では、参照信号RAMPと、画素信号Vpixと、比較信号Vcoと、第1の制御信号Vsw1と、第2の制御信号Vsw2と、第3の制御信号Vsw3と、容量C1の第1端の電圧Vc1と、ラッチ制御信号線96の電位Vlatと、クロック信号CK0-CK3と、信号Latch0-Latch3と、カウント値とが示されている。信号Latch0-Latch3は、クロック信号CK0-CK3が入力された4つのラッチユニット95の内部における信号の状態を示している。図4の横方向が時間を示している。また、カウント値を除く各信号について、図4の縦方向が電圧を示している。

タイミングT1よりも前では、比較信号VcoのレベルはLowである。このため、選択回路92はHighレベルの第1の制御信号Vsw1を出力する。このため、第1のスイッチSW1はOFF状態であり、容量C1とラッチ制御信号線96との電気的な接続は解除されている。

また、タイミングT1よりも前では、第2の制御信号Vsw2のレベルはLowである。このため、第2のスイッチSW2はON状態であり、電圧VDD30と容量C1とを電気的に接続している。これによって、電圧VDD30が容量C1の第1端に印加されるため、容量C1の第1端の電圧Vc1は電圧VDD30である。

また、タイミングT1よりも前では、第3の制御信号Vsw3のレベルはHighである。このため、第3のスイッチSW3はON状態であり、グランド電圧とラッチ制御信号線96とを電気的に接続する。これによって、グランド電圧がラッチ制御信号線96に印加されるため、ラッチ制御信号線96の電位Vlatはグランド電圧（GND）である。

タイミングT1で参照信号生成部3が参照信号RAMPの生成を開始するとともに、比較器91が参照信号RAMPと画素信号Vpixとの比較を開始する。タイミングT1では、参照信号RAMPのレベルは画素信号Vpixのレベルよりも大きい。

また、タイミングT1で第2の制御信号Vsw2のレベルがLowからHighに変化する。このため、第2のスイッチSW2はOFF状態となり、電圧VDD30と容量C1との電気的な接続を解除する。容量C1の第1端の電圧Vc1は電圧VDD30に保たれる。

また、タイミングT1で第3の制御信号Vsw3のレベルがHighからLowに変化する。このため、第3のスイッチSW3はOFF状態となり、グランド電圧とラッチ制御信号線96との電気的な接続を解除する。ラッチ制御信号線96の電位Vlatはグランド電圧（GND）に保たれる。

タイミングT1以降、参照信号RAMPは時間の経過とともに減少する。また、クロック生成部4から出力されたクロック信号CK0-CK3がラッチ部93の複数のラッチユニット95に入力される。クロック信号CK0が入力されたラッチユニット95は、入力されたクロック信号CK0をカウンタ94のカウントクロックとして出力する。カウンタ94は、ラッチユニット95から出力された信号に基づいて計数を行う。クロック信号CK0の立上りのタイミングでカウンタ94のカウント値が増加する。

タイミングT2で参照信号RAMPのレベルが画素信号Vpixのレベルよりも小さくなったとき、すなわち画素信号Vpixと参照信号RAMPとのレベルの大きさの関係が入れ替わったとき、比較器91はHighレベルの比較信号Vcoを出力する。つまり、比較信号VcoのレベルがLowからHighに変化する。

これによって、選択回路92はLowレベルの第1の制御信号Vsw1を出力する。このため、第1のスイッチSW1はON状態となり、容量C1とラッチ制御信号線96とを電気的に接続する。このとき、ラッチ制御信号線96の電位Vlatは、グランド電圧（GND）から、容量C1の第1端の電圧Vc1すなわち電圧VDD30とグランド電圧（GND）との中間の電圧すなわち電圧VDD15となる。複数のラッチユニット95の電源電圧が電圧VDD15であるので、ラッチ制御信号線96の電位Vlatが電圧VDD15となることで、複数のラッチユニット95は複数のクロック信号CK0-CK3をラッチする。ラッチ制御信号線96の電位Vlatの変化の詳細については後述する。

カウンタ94は、複数のラッチユニット95がクロック信号CK0-CK3をラッチすることで、カウント値をラッチする。

上記のように、容量C1とラッチ制御信号線96との電気的な接続が解除されているときのみ、電圧VDD30が容量C1に印加されるとともにグランド電圧がラッチ制御信号線96に印加される。また、選択回路92は、比較器91において所定の条件が満たされ、比較信号Vcoが生成されたときのみ、容量C1とラッチ制御信号線96とを電気的に接続する第1の制御信号Vsw1を出力する。これによって、タイミングT2でラッチ制御信号線96の電位Vlatが電圧VDD15となる。すなわち、容量C1とラッチ制御信号線96とが電気的に接続されたとき、ラッチ制御信号線96の電位が複数のラッチユニット95の電源電圧以上となる。このため、タイミングT2で複数のラッチユニット95が複数のクロック信号CK0-CK3をラッチする。

図4に示す動作では、タイミングT1で、第2のスイッチSW2はOFF状態となり、電圧VDD30と容量C1との電気的な接続を解除する。また、図4に示す動作では、タイミングT1で、第3のスイッチSW3はOFF状態となり、グランド電圧とラッチ制御信号線96との電気的な接続を解除する。第2のスイッチSW2がOFF状態となるタイミングと、第3のスイッチSW3がOFF状態となるタイミングとは、比較信号VcoのレベルがLowからHighとなるタイミングT2以前のタイミングであればよい。

図5は、ラッチ制御信号線96の電位Vlatの変化を示している。図5(a)は、第1の制御信号Vsw1のレベルがHighであるときのラッチ制御信号線96の電位Vlatの状態を示している。第1の制御信号Vsw1のレベルがHighであるため、第1のスイッチSW1はOFF状態である。このため、容量C1とラッチ制御信号線96とは電気的に接続されていない。前述したように、電圧VDD30が容量C1に印加される。電圧VDD30が3Vであるため、容量C1の容量値をC1と表すと、容量C1の電荷量Q1はC1×3Vである。

また、前述したように、グランド電圧がラッチ制御信号線96に印加される。このため、ラッチ制御信号線96の負荷容量CLの容量値をCLと表すと、負荷容量CLの電荷量QLはCL×0Vである。

図5(b)は、第1の制御信号Vsw1のレベルがLowであるときのラッチ制御信号線96の電位Vlatの状態を示している。第1の制御信号Vsw1のレベルがLowであるため、第1のスイッチSW1はON状態である。このため、容量C1とラッチ制御信号線96とが電気的に接続される。このとき、容量C1の電荷とラッチ制御信号線96の負荷容量CLの電荷とが各容量の容量値の比に応じて移動する。

電荷が移動した結果、ラッチ制御信号線96の電位Vlatは、(Q1+QL)/(C1+CL)となる。本例では、容量C1の容量値とラッチ制御信号線96の負荷容量CLの容量値とが等しい。このため、容量C1の電荷量Q1と負荷容量CLの電荷量QLとが等しくなるように電荷が移動する。これによって、ラッチ制御信号線96の電位Vlatは1.5Vとなる。

固体撮像装置100における構成のうち、垂直走査回路5と、水平走査回路6と、タイミング制御部7とは、固体撮像装置100の特徴的な効果を得るために必須の構成ではない。また、ADC9における構成のうちカウンタ94は、固体撮像装置100の特徴的な効果を得るために必須の構成ではない。

本実施形態によれば、時間の経過とともに増加または減少する参照信号RAMPを生成する参照信号生成部3と、アナログ信号（画素信号Vpix）と参照信号RAMPとを比較し、参照信号RAMPがアナログ信号に対して所定の条件を満たすタイミングで比較信号を生成する比較器91と、互いに位相の異なる複数のクロック信号CK0-CK3を生成するクロック生成部4と、複数のクロック信号CK0-CK3に対応する複数のラッチユニット95を有し、複数のラッチユニット95の各々は複数のクロック信号CK0-CK3のうち対応する1つをラッチするラッチ部93と、第1の電圧（電圧VDD30）が印加される容量C1と、第1の電圧よりも小さい第2の電圧（グランド電圧）が印加され、複数のラッチユニット95に接続されたラッチ制御信号線96と、制御信号（第1の制御信号Vsw1）に基づいて容量C1とラッチ制御信号線96との電気的な接続を制御する第1のスイッチSW1と、比較信号Vcoが生成されたときのみ、容量C1とラッチ制御信号線96とを電気的に接続する制御信号を出力する選択回路92と、を有し、第1の電圧よりも小さく第2の電圧よりも大きい第3の電圧（電圧VDD15）が複数のラッチユニット95に電源電圧として印加され、容量C1とラッチ制御信号線96とが電気的に接続されたとき、ラッチ制御信号線96の電位が第3の電圧以上となり、容量C1とラッチ制御信号線96との電気的な接続が解除されているときのみ、第1の電圧が容量C1に印加されるとともに第2の電圧がラッチ制御信号線96に印加され、複数のラッチユニット95は、ラッチ制御信号線96の電位が第3の電圧以上となったときに複数のクロック信号CK0-CK3をラッチするAD変換回路が構成される。

また、本実施形態によれば、光電変換素子を有し、画素信号Vpixを出力する複数の画素8が行列状に配置された画素部1と、上記のAD変換回路（参照信号生成部3、クロック生成部4、ADC9）と、を有し、参照信号生成部3とクロック生成部4とを除くAD変換回路の構成が複数の画素8の配列の1列または複数列ごとに設けられていることを特徴とする固体撮像装置100が構成される。

本実施形態では、選択回路92が比較器91の負荷となる。選択回路92は、1つの素子（インバータ回路97）だけで構成することができる。このため、複数のラッチユニット95が比較器91の負荷となる場合と比較して、比較器91の負荷を小さくすることが可能となる。比較器91は大きな負荷を駆動する必要がないため、比較信号Vcoが反転するタイミングで大きな電流は流れない。

また、容量C1とラッチ制御信号線96との電気的な接続が解除されているときのみ、電圧VDD30とグランド電圧とが印加される。つまり、容量C1とラッチ制御信号線96とが電気的に接続されているときには、電圧VDD30とグランド電圧とがラッチ制御信号線96から電気的に切り離されている。ラッチ制御信号線96の電圧は、その負荷容量CLと容量C1との間の電荷の移動により、グランド電圧から複数のラッチユニット95の電源電圧以上の電圧に変化することができる。このため、容量C1とラッチ制御信号線96とが電気的に接続されたときに流れる電流が他の列のADC9に流れにくくすることが可能となる。

以上のことから、ADC9に流れる電流が他の列のADC9の電源電圧に与える影響を低減することができる。つまり、電源電圧の変動に起因するラッチタイミングのずれを低減することができる。したがって、AD変換による誤差の少ない良好な画像を得ることができる。

第1のスイッチSW1は選択回路92と複数のラッチユニット95との間に配置されている。第1のスイッチSW1と選択回路92との距離が、複数のラッチユニット95のうち選択回路92に最も近いラッチユニット95（図2ではクロック信号CK3が入力されるラッチユニット95）と選択回路92との距離よりも小さいことが望ましい。これによって、選択回路92と第1のスイッチSW1との間の配線を短くすることができる。つまり、第1のスイッチSW1のスイッチング動作によって流れる電流を小さくすることができる。したがって、ADC9に流れる電流が他の列のADC9の電源電圧に与える影響をより低減することができる。第1のスイッチSW1と選択回路92との距離をより小さくするために、第1のスイッチSW1と選択回路92との距離と、第1のスイッチSW1と複数のラッチユニット95のうち選択回路92に最も近いラッチユニット95との距離の和が、選択回路92と複数のラッチユニット95のうち選択回路92に最も近いラッチユニット95との距離になるべく近いことが望ましい。

容量C1の容量値とラッチ制御信号線96の負荷容量CLの容量値とが同じでなくてもよい。容量C1の容量値は、容量C1とラッチ制御信号線96とが電気的に接続されたとき、ラッチ制御信号線96の電位Vlatが電圧VDD15以上となる値に設定されていればよい。具体的には、容量C1の容量値は、ラッチ制御信号線96の負荷容量CLの容量値以上の値であればよい。複数のラッチユニット95の電源電圧が電圧VDD15よりも小さい場合には、容量C1の容量値をより小さくすることが可能である。

複数のラッチユニット95の配置は、図2に示す配置に限らない。ADC9は、図6に示すADC9aであってもよい。ADC9aでは、複数のラッチユニット95がラッチ制御信号線96を中心にして対称に配置されている。上記以外の点については図2に示すADC9と同様である。

また、複数のラッチユニット95の個数は、4個に限らない。複数のラッチユニット95の個数は2個以上であれば良い。2進数を扱うため、複数のラッチユニット95の数は、2の累乗であることが望ましい。これによって、後段のデジタル回路（図示していない画像処理回路など）がデジタル信号を処理しやすくなる。

また、容量C1と負荷容量CLとがグランド端子に共通に接続されるようにしてもよい。図7は、容量C1と負荷容量CLとの各々とグランド端子との接続を示している。図7(a)では、容量C1と負荷容量CLとがグランド端子に共通に接続されている。図7(a)に示すように、第1のスイッチSW1を通った電流は負荷容量CLを通って容量C1に流れる。このため、グランド端子に流れる電流が低減する。

図7(b)では、容量C1と負荷容量CLとが異なるグランド端子に接続されている。このため、容量C1とグランド端子との間で電流が流れると共に、負荷容量CLとグランド端子との間で電流が流れる。グランド端子に電流が流れると、グランド配線の配線抵抗により、グランド電圧が変動する。

図7(a)に示すように容量C1と負荷容量CLとをグランド端子に共通に接続することによって、第1のスイッチSW1が容量C1とラッチ制御信号線96とを接続するタイミングでグランド端子に流れる電流を低減することができる。これによって、電源電圧の変動に加えて、グランド電圧の変動を低減することができる。つまり、より良好な画像を得ることができる。図7(a)に示すように容量C1と負荷容量CLとをグランド端子に共通に接続するために、ラッチ制御信号線96を、容量C1の一端が接続されるグランド配線などでガードリングしてもよい。ラッチ制御信号線96をガードリングするグランド配線とラッチ制御信号線96との間に負荷容量CLが形成される。

次に、本実施形態の変形例を説明する。

（第1の変形例）
図8は、第1の変形例によるADC9bの構成例を示している。図2に示すADC9は、図8に示すADC9bであってもよい。ADC9bでは、第3のスイッチSW3が選択回路92からの第1の制御信号Vsw1によって制御される。

第3のスイッチSW3のゲートは選択回路92に接続されている。選択回路92から出力された第1の制御信号Vsw1が第3のスイッチSW3のゲートに入力される。第1の制御信号Vsw1のレベルがHighである場合、第3のスイッチSW3はON状態であり、グランド電圧とラッチ制御信号線96とを電気的に接続する。また、第1の制御信号Vsw1のレベルがLowである場合、第3のスイッチSW3はOFF状態であり、グランド電圧とラッチ制御信号線96との電気的な接続を解除する。上記以外の点については、図2に示すADC9と同様である。

図9は、ADC9bの動作例を示している。図9では、参照信号RAMPと、画素信号Vpixと、比較信号Vcoと、第1の制御信号Vsw1と、第2の制御信号Vsw2と、容量C1の第1端の電圧Vc1と、ラッチ制御信号線96の電位Vlatとが示されている。図9の横方向が時間を示している。また、図9の縦方向が電圧を示している。

タイミングT1からタイミングT2まで、選択回路92が出力する第1の制御信号Vsw1のレベルはHighである。このため、第3のスイッチSW3はON状態であり、グランド電圧とラッチ制御信号線96とを電気的に接続する。これによって、グランド電圧がラッチ制御信号線96に印加されるため、ラッチ制御信号線96の電位Vlatはグランド電圧（GND）である。

タイミングT2で選択回路92はLowレベルの第1の制御信号Vsw1を出力する。このため、第1のスイッチSW1はON状態となり、容量C1とラッチ制御信号線96とを電気的に接続する。同時に、第3のスイッチSW3はOFF状態となり、グランド電圧とラッチ制御信号線96との電気的な接続を解除する。

このとき、ラッチ制御信号線96の電位Vlatは、グランド電圧（GND）から、容量C1の第1端の電圧Vc1すなわち電圧VDD30とグランド電圧（GND）との中間の電圧すなわち電圧VDD15となる。上記以外の点については、図4に示す動作と同様である。

ADC9bでは、比較器91が比較を開始してから比較信号Vcoが反転するまでの間、ラッチ制御信号線96がフローティングにならない。すなわち、ラッチ制御信号線96がどこにも接続されていない状態にならない。このため、ノイズに対する耐性を高くすることができる。つまり、ラッチ制御信号線96にノイズが重畳してもラッチ部93が誤動作しないようにすることができる。同様に、比較信号Vcoが反転するタイミングT2で第2のスイッチSW2がOFF状態からON状態になるようにしてもよい。これによって、比較器91が比較を開始してから比較信号Vcoが反転するまでの間、容量C1がフローティングにならない。つまり、容量C1にノイズが重畳してもラッチ部93が誤動作しないようにすることができる。

(第2の変形例)
図10は、第2の変形例によるADC9cの構成例を示している。図2に示すADC9は、図10に示すADC9cであってもよい。ADC9cでは、選択回路92が選択回路92aに変更されている。選択回路92aは、比較器91から出力された比較信号Vcoに基づいて、第1のスイッチSW1を制御する第1の制御信号Vsw1と、第3のスイッチSW3を制御する第3の制御信号Vsw3とを生成する。

図11は、選択回路92aの構成例を示している。図11に示すように、選択回路92aはインバータ回路97と遅延回路98とを有する。インバータ回路97は、比較信号Vcoを反転することによって第3の制御信号Vsw3を生成し、生成された第3の制御信号Vsw3を出力する。遅延回路98は、インバータ回路97から出力された第3の制御信号Vsw3に所定量の遅延を与え、第1の制御信号Vsw1として出力する。

図12は、ADC9cの動作例を示している。図12では、参照信号RAMPと、画素信号Vpixと、比較信号Vcoと、第1の制御信号Vsw1と、第2の制御信号Vsw2と、第3の制御信号Vsw3と、容量C1の第1端の電圧Vc1と、ラッチ制御信号線96の電位Vlatとが示されている。図12の横方向が時間を示している。また、図12の縦方向が電圧を示している。

タイミングT2で参照信号RAMPのレベルが画素信号Vpixのレベルよりも小さくなったとき、すなわち画素信号Vpixと参照信号RAMPとのレベルの大きさの関係が入れ替わったとき、比較器91はHighレベルの比較信号Vcoを出力する。つまり、比較信号VcoのレベルがLowからHighに変化する。

これによって、選択回路92aはLowレベルの第3の制御信号Vsw3を出力する。このため、第3のスイッチSW3はOFF状態となり、グランド電圧とラッチ制御信号線96との電気的な接続を解除する。さらに、所定の遅延時間Tdelayが経過したタイミングT3で、選択回路92aはLowレベルの第1の制御信号Vsw1を出力する。このため、第1のスイッチSW1はON状態となり、容量C1とラッチ制御信号線96とを電気的に接続する。このとき、ラッチ制御信号線96の電位Vlatは、グランド電圧（GND）から、容量C1の第1端の電圧Vc1すなわち電圧VDD30とグランド電圧（GND）との中間の電圧すなわち電圧VDD15となる。上記以外の点については、図4に示す動作と同様である。

ADC9cでは、第1のスイッチSW1と第3のスイッチSW3とが異なるタイミングでON状態になる。これによって、第1のスイッチSW1と第3のスイッチSW3とを貫通して流れる電流を低減することができる。このため、AD変換による誤差のより少ない良好な画像を得ることができる。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

1 画素部
2 ADC部
3 参照信号生成部
4 クロック生成部
5 垂直走査回路
6 水平走査回路
7 タイミング制御部
8 画素
9，9a，9b，9c ADC
91 比較器
92，92a 選択回路
93 ラッチ部
94 カウンタ
95 ラッチユニット
96 ラッチ制御信号線
97 インバータ回路
98 遅延回路
100 固体撮像装置
SW1 第1のスイッチ
SW2 第2のスイッチ
SW3 第3のスイッチ
C1 容量

Claims (5)

1. 時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、
   アナログ信号と前記参照信号とを比較し、前記参照信号が前記アナログ信号に対して所定の条件を満たすタイミングで比較信号を生成する比較器と、
   互いに位相の異なる複数のクロック信号を生成するクロック生成部と、
   前記複数のクロック信号に対応する複数のラッチユニットを有し、前記複数のラッチユニットの各々は前記複数のクロック信号のうち対応する1つをラッチするラッチ部と、
   第1の電圧が印加される容量と、
   前記第1の電圧よりも小さい第2の電圧が印加され、前記複数のラッチユニットに接続されたラッチ制御信号線と、
   制御信号に基づいて前記容量と前記ラッチ制御信号線との電気的な接続を制御する第1のスイッチと、
   前記比較信号が生成されたときのみ、前記容量と前記ラッチ制御信号線とを電気的に接続する前記制御信号を出力する選択回路と、
   を有し、
   前記第1の電圧よりも小さく前記第2の電圧よりも大きい第3の電圧が前記複数のラッチユニットに電源電圧として印加され、
   前記容量と前記ラッチ制御信号線とが電気的に接続されたとき、前記ラッチ制御信号線の電位が前記第3の電圧以上となり、
   前記容量と前記ラッチ制御信号線との電気的な接続が解除されているときのみ、前記第1の電圧が前記容量に印加されるとともに前記第2の電圧が前記ラッチ制御信号線に印加され、
   前記複数のラッチユニットは、前記ラッチ制御信号線の電位が前記第3の電圧以上となったときに前記複数のクロック信号をラッチする
   ことを特徴とするAD変換回路。
2. 前記第1のスイッチと前記選択回路との距離が、前記複数のラッチユニットのうち前記選択回路に最も近いラッチユニットと前記選択回路との距離よりも小さいことを特徴とする請求項1に記載のAD変換回路。
3. 前記第1の電圧と前記容量との電気的な接続を制御する第2のスイッチと、
   前記第2の電圧と前記ラッチ制御信号線との電気的な接続を制御する第3のスイッチと、
   を有することを特徴とする請求項1または請求項2に記載のAD変換回路。
4. 前記複数のラッチユニットの数は、2の累乗であることを特徴とする請求項1〜請求項3のいずれか一項に記載のAD変換回路。
5. 光電変換素子を有し、画素信号を出力する複数の画素が行列状に配置された画素部と、
   請求項1に記載のAD変換回路と、
   を有し、
   前記参照信号生成部と前記クロック生成部とを除く前記AD変換回路の構成が前記複数の画素の配列の1列または複数列ごとに設けられている
   ことを特徴とする固体撮像装置。

Images