以下、図1から図8を参照して本発明の実施形態について詳細に説明する。
まず、図1を用いて放射線撮影システムの全体構成を説明する。図1は、本実施形態を示す放射線撮像システムのブロック図の一例である。
放射線撮像システム1は、放射線撮像装置100、画像処理およびシステム制御を行う処理部101、ディスプレイ等を含む表示部102、放射線制御部103、放射線を発生する放射線源104を有する。放射線撮影を行う際には、処理部101により、放射線撮像装置100と放射線制御部103が同期制御され得る。被写体を透過した放射線(X線、α線、β線、γ線等)は放射線撮像装置100によって検出され、処理部101等で所定の処理が行われた後、被写体の画像データが生成される。画像データは、表示部102に放射線画像として表示される。本実施形態における放射線撮像システム1は、本発明における撮像システムに相当する。
放射線撮像装置100は、センサアレイ10と、駆動部410と、信号読出部20と、スイッチング電源部131と、制御部109と、を有する。センサアレイ10は、複数の行および複数の列を形成するように行列状に配列された複数のセンサを有する。複数のセンサの各々は、放射線叉は光に応じた電荷を生成する変換素子と、当該電荷に応じた信号の保持をするための保持部と、を少なくとも有する。なお、センサの具体的な構成については、図2で詳述する。制御部109は、信号の保持を複数のセンサに対して一括で行い、且つ、複数のセンサを行ごとに選択するように、センサアレイ10を駆動し得る。信号読出部20は、駆動部410により選択された行の各保持部から信号を順次読み出し得る。スイッチング電源部131は、動作クロックの周期に基づいてスイッチング周波数が決定され、当該スイッチング周波数で電圧を生成し得る。制御部109は、センサアレイ10から信号読出部20が信号を読み出す周期と、スイッチング電源のスイッチング周波数を決定するための動作クロックの周期の少なくとも一方の制御を行い得る。本実施形態における放射線撮像装置100は、本発明における撮像装置に相当する。
以下、各部について詳述する。
センサアレイ10を有するセンサパネル105は、複数のセンサユニット120が板状の基台の上にタイリング(2次元配列)されて構成されている。このような構成により大型のセンサパネル105が形成され得る。なお、各センサユニット120には複数のセンサが配列されている。また、ここでは、複数のセンサユニット120が7列×2行を形成するようにタイリングされた構成が例示されているが、この構成に限られるものではない。
センサアレイ10の上には、例えば、放射線を光に変換するシンチレータ(不図示)が設けられ得る。各センサには、光電変換を行う変換素子が用いられる。これにより、照射された放射線量に基づく電気信号が得られる。すなわち、本実施形態では、各センサとそれに対応するシンチレータとによって、放射線に応じた電荷を生成する変換素子が構成され得る。なお、当該変換素子は、放射線を直接電荷に変換するものであってもよい。また、各センサの具体的な構成については、図2(b)で詳細に説明する。
駆動部410は、後述する垂直走査回路403および水平走査回路404を含む。
信号読出部20は、例えば、差動アンプ等を含む信号増幅部107と、アナログデジタル変換(AD変換)を行うAD変換部108とを少なくとも有している。信号読出部20は、後述する垂直走査回路403、水平走査回路404で選択されたセンサの信号を読み出し得る。そして、センサパネル105の上辺部および下辺部には、電気信号の入出力又は電源の供給を行うための複数の電極が配列されている。電極は、外部回路に接続され、接続には例えばフライングリード式プリント配線板(不図示)が用いられる。そして、センサアレイ10からの信号は、電極を介して信号読出部20により読み出される。制御部109からの制御信号は、電極を介してセンサアレイ10に入力される。
制御部109は、例えば処理部101との間で、制御コマンドの通信を行い、同期信号の通信を行い、また、処理部101への画像データの出力を行う。また、制御部109は、センサアレイ10ないし各ユニットを制御し、例えば、各センサの駆動制御や動作モード制御を行う。また、制御部109は、信号読出部20のAD変換部108によりAD変換された各センサユニット120の画像データ(デジタルデータ)を用いて1つのフレームデータに合成し、処理部101に出力する。制御部109の制御下で、信号読出部20により放射線画像と放射線画像を補正するための補正用画像が読み出される。
処理部101は、取得した1つのフレームデータからオフセット用のフレームデータを差し引くことでオフセット補正を行い得る。センサユニット120は、撮影のための放射線が照射されていない期間においても暗電流が発生する。このため、センサユニット120は画像データにオフセット値を持っている。処理部101は、所定の期間に放射線を照射しないで取得した画像データをセンサユニット120のオフセット用のフレームデータとして有している。そして、処理部101は、所定の時間で取得した画像データから、オフセット用のフレームデータを減算しオフセット補正を行え得る。
制御部109と処理部101との間では、各種インターフェースを介して、制御コマンドないし制御信号および画像データの授受が行われる。処理部101は、制御用インターフェース110を介して、動作モードや各種パラメータなどの設定情報ないし撮影情報を制御部109に出力する。ここで、動作モードには、画素加算設定の可否を決定する画素加算モードを少なくとも有している。また、制御部109は、制御用インターフェース110を介して、放射線撮像装置100の動作状態などの装置情報を処理部101に出力する。また、制御部109は、画像データインターフェース111を介して、放射線撮像装置100で得られた画像データを処理部101に出力する。また、制御部109は、READY信号112を用いて、放射線撮像装置100が撮影可能な状態になったことを処理部101に通知する。また、処理部101は、外部同期信号113を用いて、制御部109からのREADY信号112に応答して制御部109に、放射線の照射開始(曝射)のタイミングを通知する。また、制御部109は、曝射許可信号114がイネーブル状態の間に、放射線制御部103に制御信号を出力して放射線照射を開始させる。制御部109は所定の周期でクロック信号を発生させる発振器を有している。制御部109は、発振器から発生したクロック信号からPLL回路により各部の動作に必要な所定の周期のクロックを生成する。
AC/DC変換部130は、放射線撮像システム1の外からの交流電圧(AC電源)を入力し、放射線撮像装置100で使用され得る入力電圧Vinを出力する。AC/DC変換部130は、例えばAC/DCコンバータが用いられる。
スイッチング電源部131は、AC/DC変換部130からの入力電圧Vinを1又は複数種の電圧に変換して、放射線撮像装置100内の各部に所定の電圧を供給する。スイッチング電源部131は、少なくとも1又は複数のスイッチング電源(DC/DCコンバータ)を有している。スイッチング電源部131は、放射線撮像装置100の仕様に応じてリニアレギュレータを更に含んでいてもよい。スイッチング電源部131は、所定の電圧として、アナログ電圧1(Va1)、アナログ電圧2(Va2)、リセット電圧(Vres)およびクランプ電圧(Vcl)をアナログ回路部133へ供給する。アナログ電圧1(Va1)は、信号読出部20を動作させるための電圧である。アナログ電圧2(Va2)はセンサユニット120を動作させるための電源電圧である。なお、スイッチング電源部131の具体的な構成については、図3で詳述する。
動作クロック132は、スイッチング電源部131のDC/DCコンバータの動作クロックである。動作クロック132は、制御部109内のPLL回路により所定の周期のクロックが生成される。スイッチング電源部131のDC/DCコンバータは入力された動作クロック132にてスイッチング周波数が決定され、所定の電圧を生成する。
次に、図2(a)および図2(b)を用いて、センサユニット120の構成を説明する。図2(a)はセンサユニット120の構成例を示す図である。図2(b)は、センサアレイ10を形成する1個当たりセンサ402の回路構成の一例を示す等価回路図である。
図2(a)に示すように、センサユニット120は、長辺側である縦方向にm個、短辺側である横方向にn個に複数のセンサ402が配列されている。図2(b)に示すように、複数のセンサの夫々は、例えば、第1部分ps1と第2部分ps2と第3部分ps3とを含み得る。なお、各部分に構成されるトランジスタであるM1〜M13は、制御部109によって導通の可否が制御され得る。
第1部分ps1は、フォトダイオードPDと、トランジスタM1〜M3と、フローティングディフュージョン容量CFD(以下、FD容量CFD)と、感度切り替え用の容量CFD’とを有し得る。フォトダイオードPDは光電変換素子であり、放射線叉は光に応じた電荷を生成し得る。フォトダイオードPDは、照射された放射線に応じて前述のシンチレータで生じた光を電気信号に変換する。なお、フォトダイオードPD放射線を直接検出し電荷を生成し得るものであってもよい。そして、当該放射線叉は光に応じた量の電荷がフォトダイオードPDで発生し、発生した電荷量に応じたFD容量CFDの電圧が第2部分ps2に出力される。また、感度切り替え用の容量CFD’は、センサ402の放射線に対する感度を切り替えるために用いられ、トランジスタM1(スイッチ素子)を介してフォトダイオードPDに接続されている。WIDE信号が活性化されることによってトランジスタM1が導通状態になり、FD容量CFDと容量CFD’との合成容量の電圧が第2部分ps2に出力される。このように、センサ402では、容量CFD’を用いるか否かで放射線に対する感度を変更している。また、トランジスタM2は、PRES信号が活性化されることによってフォトダイオードPDの電荷を初期化し、第2部分ps2に出力される電圧をリセットする。なお、感度切り替え機能を有しない場合、M1およびCFD’はps1に含まれない。
第2部分ps2は、トランジスタM3〜M7とクランプ容量CCLと定電流源とを有し得る。トランジスタM3とトランジスタM4と定電流源(例えばカレントミラー構成のトランジスタ)とは電流経路を形成するように直列に接続されている。トランジスタM3のゲートに入力されるイネーブル信号ENが活性化されることによって、第1部分ps1からの電圧を受けるトランジスタM4が動作状態となる。このようにしてソースフォロワ回路が形成され、第1部分ps1からの電圧に応じた電圧が出力される。その後段には、トランジスタM5〜7とクランプ容量CCLとで構成されたクランプ回路が設けられている。具体的には、クランプ容量CCLの一方の端子n1が、第1部分ps1のトランジスタM3とトランジスタM4との間のノードに接続されており、他方の端子n2が、クランプスイッチとして機能するトランジスタM5に接続されている。また、トランジスタM6とトランジスタM7と定電流源とは電流経路を形成するように直接に接続されており、当該他方の端子n2は、トランジスタM7のゲートに接続されている。この構成により、第1部分ps1のフォトダイオードPDで生じるkTCノイズ(いわゆるリセットノイズ)の影響が低減され得る。具体的には、前述のリセット時における第1部分ps1からの電圧に応じた電圧がクランプ容量CCLの端子n1に入力される。また、クランプ信号PCLが活性化されることによりトランジスタM5が導通状態になり、クランプ電圧VCLがクランプ容量CCLの端子n2に入力される。このようにして、端子n2の電位をノイズ成分としてクランプし、その後のフォトダイオードPDでの電荷の発生および蓄積に伴う電圧の変化分を信号成分として出力する。また、イネーブル信号ENはトランジスタM6のゲートにも入力され、イネーブル信号ENが活性化されることによってトランジスタM7が動作状態となる。このようにしてソースフォロワ回路が形成され、トランジスタM7のゲート電圧に応じた電圧が第3部分ps3に出力される。
第3部分ps3は、トランジスタM8、M10、M11、M13と、アナログスイッチSW9、SW12と、容量CSおよびCNとを有し得る。第3部分ps3は、本発明における保持部に相当する。保持部は、信号保持部と、基準信号部を有する。信号保持部は、光電変換素子で発生した電荷の量に応じた信号を保持する機能を有する。具体的には、M8、M10、SW9、容量CSを有する。基準信号部は、発生した電荷の量の基準となる基準信号を保持する機能を有する。具体的には、M9、M11、SW12、容量CNを有する。
トランジスタM8と容量CSとはサンプルホールド回路を形成しており、第2部分ps2からの出力値を保持する信号保持部として機能する。まず、信号保持部で信号が保持される動作について説明する。具体的には、制御信号TS1を用いてトランジスタM8の状態(導通状態または非導通状態)を切り替えることにより、第2部分ps2から得られる信号(光成分にしたがう信号)を容量CSに保持し、即ち、サンプリングを行う。また、トランジスタM10は、そのソースフォロワ動作によってアンプとして機能し、これによって当該信号は増幅される。当該増幅された信号は、制御信号VSRを用いてアナログスイッチSW9を導通状態にすることより、端子S1から出力される。次に、基準保持部により、基準信号が保持される動作について説明する。同様に、トランジスタM11およびM13とアナログスイッチSW12と容量CNとは、基準信号が保持され得る。
駆動部410は、各センサ402を駆動するための垂直走査回路403と、各センサ402から信号読出を行うための水平走査回路404と、を有している。
垂直走査回路403および水平走査回路404は、例えばシフトレジスタで構成されており、制御部109からの制御信号に基づいて動作する。垂直走査回路403は、行信号線405を介して各センサ402に制御信号を入力し、当該制御信号に基づいて各センサ402を行単位で駆動する。例えば、垂直走査回路403は行選択部として機能し、信号読出を行うべきセンサ402を複数のセンサに対し、行ごとに所定の選択周期で選択する。また、水平走査回路404は列選択部として機能し、制御信号に基づいて各センサ402を列ごとに選択して、所定の読み出し周期で当該各センサ402からの信号を順に出力させる。
センサユニット120は、更に入力端子としてVST、HST、CLKV、CLKHを有する。入力端子VSTは、垂直走査スタート信号VSTが入力される端子である。入力端子CLKVは、垂直走査クロック信号CLKVが入力される端子である。入力端子CLKHは、水平走査クロック信号CLKHが入力される端子である。入力端子HSTは、水平走査スタート信号HSTが入力される端子である。
垂直走査回路403は行ごとに複数のセンサを選択し、垂直走査クロックCLKVに同期してセンサを副走査方向である行方向に順次走査する。水平走査回路404は垂直走査回路403により選択された行のセンサの列信号線を水平走査クロック信号CLKHに同期して1センサごとに順次選択する。垂直走査回路403の出力線である行信号線405がイネーブルになることにより、列信号線406、407を介して光信号、基準信号は出力される。列信号線406,407に出力された信号を水平走査回路404が順次選択することにより、アナログ電圧出力線408,409に各センサの信号が順次出力される。
更に、センサユニット120は、チップセレクト端子CS、信号出力端子S、基準信号出力端子Nを有する。チップセレクト端子CSは、センサユニット120から信号を読み出し得る状態にするための端子である。信号出力端子Sは、各センサ402の容量CSに保持された信号を読み出すための端子であり、基準信号出力端子Nは、容量CNに保持される。
次に図3を用いて本実施形態におけるスイッチング電源部について説明する。図3は、本実施形態におけるスイッチング電源部131の内部のブロックの一例を示す図である。図3ではスイッチング電源部131の構成の一例としてDC/DCコンバータ1つとリニアレギュレータ4つの構成としている。DC/DCコンバータ700は例えば、PWM方式のものが好適に用いられる。DC/DCコンバータ700は動作クロック132によってスイッチング周波数が決定される。DC/DCコンバータ700はスイッチング周波数に応じた周期で、導電体に乗る伝導性ノイズや空間への漏洩磁界により電磁誘導ノイズを発生させる。例えば、伝導性ノイズは、リップルノイズやスパイクノイズがある。
スイッチング電源としてのDC/DCコンバータ700は、スイッチング電源部131の入力電圧VinをVaへ降圧する。DC/DCコンバータ700は制御部109から供給される動作クロック132により動作する。701、702、703、704はリニアレギュレータであり、それぞれDC/DCコンバータ700の出力電圧Vaからアナログ電圧1(Va1)、アナログ電圧2(Va2)、リセット電圧(Vres)クランプ電圧(Vcl)を生成する。また、リニアレギュレータ701〜704はDC/DCコンバータ700に比べ電圧変換時のノイズが低いが、電源としての効率が低く発熱が高いため、限定された範囲での使用とする。
なお、図3ではスイッチング電源部131の構成としてDC/DCコンバータ1つとリニアレギュレータ4つの構成としたが、本発明はこれに限られるものではない。例えば、スイッチング電源部131は、Va1、Va2用のDC/DCコンバータ、Vres、Vcl用のDC/DCコンバータの2つの構成にしてもよい。また、スイッチング電源部131は、リニアレギュレータを介さず4つのDC/DCコンバータで構成してもよい。この場合においても、スイッチング電源部131で使用するすべてのDC/DCコンバータが動作クロック132で動作していればよい。また、入出力電圧の大小関係は本実施形態に限定されるものでなく、入力電圧Vin<出力電圧Vaの関係であってもよい。
図4を参照しながら、動作モードの一例として、動画撮影モードにおけるセンサ402の駆動方法を述べる。
まず、図4に示すように、時刻t1で動作モード設定および撮影開始設定がなされる。その後、時刻t2では撮影のための駆動が開始され、リセット駆動RDと、サンプリング駆動SDとが交互に繰り返される。また、サンプリング駆動SDの後でかつ、その次のリセット駆動RDの前に、センサアレイ10から信号読出を行う読出動作ROがなされる。
リセット駆動RDでは、リセット動作と、リセット時の出力成分をノイズ成分としてクランプする動作と、を行う。具体的には、図4に示すように、時刻t2では、イネーブル信号ENをHiレベルにして、トランジスタM3およびM6を導通状態にする。これにより、トランジスタM4およびM7がソースフォロア動作を行える状態になる。
時刻t3では、信号PRESおよびWIDEをHiレベルにして、感度切替え用のトランジスタM1を導通状態にした状態で、リセット用のトランジスタM2を導通状態にする。これにより、フォトダイオードPDは基準電圧VRESに接続され、フォトダイオードPDがリセットされると共に容量CFD’および容量CFDの電圧もリセットされる。また、リセット直後のトランジスタM4のゲート電圧に応じた電圧が、クランプ容量CCLの一方の端子n1(トランジスタM4側の端子)に入力される。
時刻t4では、信号PCLをHiレベルにして、前述のクランプを行うためのトランジスタM5を導通状態にする。これにより、クランプ電圧VCLがクランプ容量CCLの他方の端子n2(トランジスタM7側の端子)に入力される。また、時刻t4では、信号TSおよびTNをHiレベルにして、前述のサンプリングを行うためのトランジスタM8を導通状態にする。これにより、容量CSおよびCNはいずれも初期状態(トランジスタM7のゲート電圧が基準電圧VCLのときの第2部分ps2の出力値の電圧)になる。
時刻t5では、信号PRESおよびWIDEをLowレベルにして、トランジスタM1およびM2を非導通状態にする。これにより、容量CFD’および容量CFDは、トランジスタM1が非導通状態になるため、リセット直後の電圧で固定され、また、クランプ容量CCLの端子n1は、リセット直後のトランジスタM4のゲート電圧に応じた電圧にセットされる。
時刻t6では、信号PCLをLowレベルにして、トランジスタM5を非導通状態にする。これにより、端子n1と端子n2との電位差(基準電圧VRESにしたがう電圧と基準電圧VCLとの電位差)に応じた電荷がクランプ容量CCLに保持され、前述のkTCノイズのクランプが完了する。また、時刻t6では、信号TSおよびTNをLowレベルにして、トランジスタM8、M11を非導通状態にする。これにより、容量CSおよびCNの電圧が固定される。時刻t6では、前述の曝射許可信号114をHiレベル(許可状態)にする。その後、フォトダイオードPDでは電荷が発生し蓄積される。
時刻t7では、イネーブル信号ENをLowレベルにして、トランジスタM3およびM6を非導通状態にする。これにより、トランジスタM4およびM7を非動作状態にする。
以上のようにして、リセット駆動RDの一連の動作が終了する。即ち、リセット駆動RDでは、フォトダイオードPDをリセットすると共に、第1部分ps1のフォトダイオードPDに起因するkTCノイズに相当する電圧がクランプ容量CCLに保持され、また、容量CSおよびCNが初期化される。
なお、リセット駆動RDは、全てのセンサについて一括で行うことができ、その後(例えば時刻t31〜t32)に為されるリセット駆動RDも上述と同様のタイミングでなされ得る。また、制御タイミングのずれを防ぐことによって隣接するセンサ間でデータの連続性が維持され得る。
次に、サンプリング駆動SDでは、センサ402を駆動し、得られる信号を容量CSに保持する動作を行う。具体的には、時刻t11でイネーブル信号ENをHiレベルにしてトランジスタM3およびM6を導通状態にし、トランジスタM4およびM7がソースフォロア動作を行う状態になる。トランジスタM4のゲート電圧(即ち、FD容量CFDの電圧)は、フォトダイオードPDで発生し蓄積された電荷量に応じて変化しており、当該変化したゲート電圧に応じた電圧がクランプ容量CCLの一方の端子n1に入力され、端子n1の電位が変化する。クランプ容量CCLの他方の端子n2の電位変化は、当該端子n1の電位変化にしたがう。ここで、前述のとおり、クランプ容量CCLにはkTCノイズに相当する電圧が保持されているため、この電位変化の量が信号成分として第3部分ps3に出力される。
時刻t12〜t14では、センサ402の信号が、容量CSに保持される。時刻t12では、信号TSをHiレベルにしてトランジスタM8を導通状態にし、第2部分ps2の出力値についてのサンプリングを開始する。具体的には、容量CSは、時刻t11の駆動にしたがう第2部分ps2の出力値の電圧(トランジスタM7のゲート電圧に応じた電圧)になる。次に、時刻t13では、時刻t12でサンプリングを開始したので、曝射許可信号114をLowレベル(禁止状態)にする。その後、時刻t14では、信号TSをLowレベルにしてトランジスタM8を非導通状態にし、即ち、第2部分ps2の出力値をホールドする。具体的には、容量CSの電圧が第2部分ps2の出力値で固定される。
次に、時刻t15では、信号PRESをHiレベルにして、リセット用のトランジスタM2を導通状態にする。これにより、FD容量CFDおよび容量CFD’の電圧をリセットして基準電圧VRESにし、端子n1の電圧も時刻t3と同じ状態にリセットされる。
時刻t16では、信号PCLをHiレベルにしてトランジスタM5を導通状態にし、クランプ電圧VCLがクランプ容量CCLの他方の端子n2(トランジスタM7側の端子)に入力される。時刻t17では、信号PRESをLowレベルにしてトランジスタM1およびM2を非導通状態にする。これにより、容量CFD’および容量CFDはリセット直後の電圧で固定され、また、クランプ容量CCLの端子n1は、リセット直後のトランジスタM4のゲート電圧に応じた電圧にセットされる。
時刻t18〜t19では、第2部分ps2の回路構成に依存する熱ノイズ、1/fノイズ、温度差、プロセスばらつき等の固定パターンノイズに相当する電圧が容量CNに保持される。時刻t18では、信号TNをHiレベルにしてトランジスタM11を導通状態にする。これにより、容量CNは充電され、トランジスタM7のゲート電圧が基準電圧VCLのときの第2部分ps2の出力値の電圧になる。時刻t19では、信号TNをLowレベルにしてトランジスタM11を非導通状態にする。これにより、容量CNの電圧が固定される。最後に、時刻t20では信号PCLをLowレベルにしてトランジスタM5を非導通状態にし、時刻t21ではイネーブル信号ENをLowレベルにしてトランジスタM3およびM6を非導通状態(トランジスタM4およびM7を非動作状態)にする。
以上のようにして、サンプリング駆動SDの一連の動作が終了する。なお、サンプリング駆動SDは、前述のリセット駆動RDと同様に、各センサユニット120の制御タイミングのずれを防ぐため、全てのセンサについて一括でなされ得る。なお、各信号レベルのHighレベルおよびLowレベルの極性は例示であり、システムに応じて信号レベルは反転され得る。
図5(a)から図5(c)のタイミングチャートを用いて、センサユニット120の各センサ402から1フレーム分の信号を読み出す動作について詳細に説明する。
図5(a)は、センサユニット120における1フレーム分のセンサ402の読み出し動作の一例を示すタイミングチャートである。なお、読み出し動作時には、チップセレクト端子CSが常にHiレベルになっている。読み出し動作がされている時間は時刻t101からt103であり、図4(a)における読み出し駆動ROに相当する。制御部109は、時刻t100で垂直走査スタート信号VSTをHiレベルの状態にし、垂直走査クロック信号CLKVがHiレベルとなる。これにより、第1行目のセンサ402が垂直走査回路403により選択されるようにセットされる。その後、垂直走査クロック信号CLKVを受け、垂直走査回路403は、垂直走査クロック信号CLKVを受けるたびに、選択している行を、第1行目から第m行目まで順にシフトさせる。次に、制御部109は、時刻t101で水平走査スタート信号HSTをHiレベルの状態にし、水平走査クロック信号CLKHがHiレベルになる。これにより、水平走査回路404の列選択行信号H1がイネーブルとなる。その後、水平走査回路404は、垂直走査回路403により1行分の各センサ402が選択されている間に、水平走査クロック信号CLKHを受けるたびに、当該各センサ402を第1列目から第n列目まで列ごとに選択して順次信号を出力させる。その後、時刻t103までに、垂直走査クロック信号CLKVにより垂直走査回路403の行信号線を順次切り換えながら、水平走査を行うことによりセンサユニット120の全センサの読み出しが完了する。そして、制御部109に出力された画素データは、信号読出部20で読み出された順番で、画像データインターフェース111により処理部101に送信される。
図5(b)は、信号の読み出し周期と動作クロック132の関係の一例を示すタイミングチャートである。制御部109は、信号読出部20の読み出し周期と動作クロック132のいずれか一方の制御を行う。制御部109による当該制御は、特に画素加算設定等の動作モードが変更された場合に有用である。制御部109は動作クロック132の信号が変化するタイミングに信号読出部20が各センサの保持部からの信号を読み出す列が行ごとに同じになるように制御を行っている。
図5(c)は、図5(b)とは異なる方法での信号の読み出し周期と動作クロック132との関係の一例を示すタイミングチャートである。上述した他のタイミングチャートと異なる点として、制御部109は、動作クロック132の信号が変化するタイミングから所定の期間の後に信号の読み出しを開始する制御を行っている。具体的には、動作クロック132の信号が変化するタイミングを、水平走査クロック信号CLKHが読み出していないタイミングとしている点で異なる。このため、信号読み出し時にスイッチング電源から受けるノイズの影響を低減することができる。以下、具体的な動作について述べる。
図5(c)では、時刻t201で動作クロック132および垂直走査クロック信号CLKVが立ち上がってから、時刻t202で水平走査スタート信号HSTが立ち上がるまでに、所定の時間は、読み出しを行わない時間を設けている。図5(c)では一例として、水平走査クロック信号CLKHの4クロック分挿入している。当該所定の時間は、垂直走査回路403が選択する行を変更した時に、列信号線の電圧値を安定させるために設定される。垂直走査回路403および制御部109は、列信号線の寄生容量に応じて、時刻t201から時刻t202までの時間を決定する。更に、当該所定の時間の間にリップルノイズやスパイクノイズが発生するように、読み出し時間を調整し得る。具体的には、動作クロック132の立ち上がり時に、時刻t202からのセンサ402の信号の読み出し時に、リップルノイズやスパイクノイズの影響を受けにくくすることができる。
なお、図5(c)に示す読み出し方法では、垂直走査クロック信号CLKVが立ち上がってから水平走査スタート信号HSTが立ち上がるまでに水平走査クロック信号CLKHを4クロック挿入したが、これに限定されるものではない。動作クロック132の立ち上がりが、センサ402から信号の読み出しを行っていない時間であればよい。以上により、スイッチング電源からのノイズの影響は画像データにおける同じ列に出るように制御され得る。そのため、上述したオフセット補正により、放射線画像の影響を低減することができる。
図6は本実施形態におけるセンサユニット120内の画素加算回路の回路図および構成図を示す。画素加算回路は、隣接するセンサ間の信号を加算または平均化するための回路である。図6(a)は図2(b)におけるセンサ402の2つを簡略化した回路に画素加算回路を挿入した図である。500、501は、図2(b)におけるフォトダイオードPDにあたる。502、503、506、507、514、515はそれぞれの回路のソースフォロアとして動作するトランジスタMである。502、503は図2(b)ではトランジスタM4に対応し、506、507は図2(b)におけるトランジスタM7に対応する。また、514、515はそれぞれ図2(b)におけるトランジスタM10、M13にあたる。504、505は図2(b)のクランプ容量(Ccl)にあたる。508、509は図2(b)のサンプルホールドスイッチS(M8)もしくはサンプルホールドスイッチN(M11)にあたる。510、511は光信号用もしくは基準信号用ホールド容量であり、図2(b)において容量CSもしくCNにあたる。512および513は画素加算回路を構成する加算用トランジスタ(加算スイッチ)である。図6(b)は複数のセンサ402と画素加算回路との接続の一例を示す図である。図6(b)に示すように、隣接するセンサSごとの光信号もしくは基準信号用容量同士を接続することで、画素加算を行い得る。複数のセンサ402の信号を加算することで読み出しを行うセンサSを減らすことができる。そのため、制御部109は、高いフレームレートでの信号の読み出しを行いことができる。制御部109は、垂直走査回路403を介して、画素加算の設定を行う。図6(b)では、信号ADD1をHiレベル、信号ADD2をLowレベルにすると、2×2の画素加算を行う。信号ADD1をHiレベル、信号ADD2をHiレベルにすると4×4の画素加算を行う。そして、図4における読み出し処理ROを実行するタイミングで各信号をHiレベルにする。なお、信号レベルはこれに限られるものではなく、回路構成に応じて、HiレベルとLowレベルは反転する場合がある。更に本実施形態において加算しているセンサSの個数は一例であり、これに限られるものではない。
次に画素加算が設定されている場合の動作について説明する。なお、画素加算回路の具体的な構成は、図6で詳述する。水平走査回路404は、画素加算の設定に応じて走査周期を決定する。画素加算がされていない場合は、水平走査クロック信号CLKHの立ち上がりに同期して、水平走査回路404の列選択行信号がH2,H3、・・・Hnと切り換わる。水平走査回路404は、時刻t102までで画素を(1,1)から順番に(n,1)まで選択し、センサユニット120の横方向画素群の走査を終了する。画素加算が2×2の場合は、水平走査クロック信号CLKHの立ち上がりに同期して、水平走査回路404の列選択行信号がH3,H5,・・・Hn−1と切り換わる。水平走査回路404は、時刻t102までで画素を(1,1)から順番に(n−1,1)まで選択し、センサユニット120の横方向画素群の走査を終了する。画素加算が4×4の場合は、水平走査クロック信号CLKHの立ち上がりに同期して、水平走査回路404の列選択行信号がH5,H9,・・・Hn−3と切り換わる。水平走査回路404は、時刻t102までで画素を(1,1)から順番に(n−3,1)まで選択し、センサユニット120の横方向画素群の走査を終了する。以上のように、画素加算の設定により1行分の走査を行う時間が変更される。画素加算を行わない時に1行分の走査を行う時間は、水平走査クロック信号CLKHの周期×n、2×2の設定の時は水平走査クロック信号CLKHの周期×(n/2)、4×4の設定の時は水平走査クロック信号CLKHの周期×(n/4)となる。
制御部109は、画素加算4×4の設定の場合、図5(b)では、本来垂直走査クロック信号CLKVの1周期内の水平走査クロック信号CLKHはn/4回で十分であるが、本実施形態ではn回駆動を行い得る。n/4+1回目以降の水平走査クロック信号CLKHからは信号が出力されないため、制御部109では、行ごとにn/4+1回目以降の出力を無視するようになっている。なお、制御部109は、画素加算が2×2の設定である場合はn/2+1回目以降の出力を無視するようになっている。
図7は本実施形態における動作クロック132の周期を決定するためのフローチャートの一例である。以下では、動作モードとしての画素加算設定(画素加算モード)に基づいて、動作クロック132の周期が設定されるフローについて詳細に説明する。制御部109は、まずは撮影開始設定がされて、放射線撮像装置100が外部同期信号を受け付ける状態であるかを確認する(S801)。撮影開始設定がなされていない場合は、動作クロック132の周期は変更しない(S802)。S801で撮影開始設定がなされている場合は、制御部109は、画素加算設定がされているかの判定をする(S803)。画素加算設定がされていない場合は、動作クロック132の周期は水平走査クロック信号CLKHをn分周した値とする(S804)。画素加算設定がされている場合は、画素加算設定が2×2か4×4かの判定を行う(S805)。画素加算設定が2×2の場合は、動作クロック132の周期は水平走査クロック信号CLKHをn/2分周した値とする(S806)。画素加算設定が4×4の場合は、動作クロック132の周期は水平走査クロック信号CLKHをn/4分周した値とする(S807)。以上により、画素加算設定に基づいて動作クロック132が設定される。なお、図7では、画素加算設定の確認を行う工程(S803)と画素加算設定で加算される画素数(S805)の確認は、別々に行われることとしているが、これに限られるものではない。例えば、S803とS805を同じ工程で行い加算される画素数を判定してもよい。なお、制御部109は、垂直走査クロック信号CLKVと動作クロック132が一定の位相差になるように、読み出し駆動ROの開始タイミングを決定する。
本実施形態では、画素加算の設定によらず、動作クロック132の周期と垂直走査クロック信号CLKVの周期および位相を一定に保つことができる。そのため、放射線撮影時の画像データにおけるDC/DCコンバータ700から発生するノイズによる影響を受ける画素を所定の画素とすることができる。そして、処理部101により、オフセット補正を行うことにより、画像データからノイズによる影響を低減することができる。
以上により、スイッチング電源を有する放射線撮像装置において、スイッチング電源のノイズによる放射線画像への影響を抑制し得る。
更に、図8を用いて、動作クロック132の周波数を決定するためのフローチャートの一例を説明する。図7で説明した方法と異なる点は、画素加算の設定と比較してフレームレートの設定を優先し、動作クロック132を決定する点である。以下、図7との差分について詳細に説明する。本実施形態におけるフレームレートとは、動画の撮影(放射線撮影)において、1秒間に何枚の画像(放射線画像)を撮影できるのかを表す指標の1つである。ここで、フレームレート単位は、fps(frame per second)とする。例えば、フレームレートが30fpsの場合には、1秒間に30枚のX線画像(放射線画像)の撮影が行われる。「最大フレームレート」とは、放射線撮像装置100で設定可能な最大のフレームレートを示す。画素加算設定に伴い1フレーム辺りの読み出し駆動ROの動作は早くなる。この場合に1フレーム辺りの読み出し駆動ROの時間に基づいて動作クロック132の周波数を決定すると、スイッチング電源の効率を低下させる場合がある。そのため、制御部109は、各画素加算設定での最大フレームレートの値をスイッチング電源の効率が一定値以上を確保できる値に設定し得る。
図8におけるS901、S902、S903までは図7におけるS801、S802、S803と同様である。以下では、S904以降のフローについて詳細に説明する。S903にて画素加算設定がされている場合は、動作するフレームレートの値が、画素加算無し時の最大フレームレート以下かの判断を行う(S904)。画素加算無し時の最大フレームレート以下である場合は、画素加算の設定に関わらず、動作クロック132の周波数は水平走査クロック信号CLKHをn分周した値とする(S905)。S904にて画素加算無し時の最大フレームレートより高いフレームレートである場合は、2×2の画素加算かの判定を行う(S906)。S906で2×2の画素加算ではないと判断された場合は、動作フレームレートが2×2の画素加算時の最大フレームレート以下かの判断を行う。2×2の画素加算時の最大フレームレート以下である場合は、動作クロック132の周波数は水平走査クロック信号CLKHをn/2分周した値とする(S908)。S907にて2×2の画素加算時の最大フレームレートより高いフレームレートである場合は、動作クロック132の周波数は水平走査クロック信号CLKHをn/4分周した値とする(S909)。
本実施形態はDC/DCコンバータ700の効率を一定以上の値に確保した動作クロック132と比較して、水平走査クロック信号CLKHをn分周したクロックが大きくなってしまう場合に有用である。DC/DCコンバータ700は、スイッチング周波数が大きいほど、電力変換効率が低下し消費電力が大きくなるため消費電力や発熱の低減といった効果もある。以上により、スイッチング電源の電源変換効率を一定以上確保しつつスイッチング電源のノイズによる放射線画像への影響を抑制し得る。
なお、本発明の実施形態は、コンピュータや制御コンピュータがプログラム(コンピュータプログラム)を実行することによって実現することもできる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したCD−ROM等のコンピュータが読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施例として適用することができる。また、上記のプログラムも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体およびプログラムプロダクトは、本発明の範疇に含まれる。また、実施形態から容易に想像可能な組み合わせによる発明も本発明の範疇に含まれる。
以上、本発明を実施形態に基づいて詳述してきたが、本発明はこれらの特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明の範疇に含まれる。さらに、上述した実施形態は本発明の一実施の形態を示すものにすぎず、上述した実施形態から容易に想像可能な発明も本発明の範疇に含まれる。