JP2015200740A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2015200740A JP2015200740A JP2014078732A JP2014078732A JP2015200740A JP 2015200740 A JP2015200740 A JP 2015200740A JP 2014078732 A JP2014078732 A JP 2014078732A JP 2014078732 A JP2014078732 A JP 2014078732A JP 2015200740 A JP2015200740 A JP 2015200740A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- period
- gate
- display device
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 229920005591 polysilicon Polymers 0.000 abstract description 16
- 230000000903 blocking effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 59
- 238000010586 diagram Methods 0.000 description 37
- 230000004044 response Effects 0.000 description 29
- 230000000052 comparative effect Effects 0.000 description 27
- 230000008859 change Effects 0.000 description 24
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 230000007423 decrease Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
アクティブ素子で構成される画素がマトリクス状に配置されてなる画面の各ラインを複数の走査信号線により線順次に選択して走査し、選択されたラインの画素にデータ信号線からデータ信号を供給して表示を行う表示装置の駆動方法において、上記画面を1回走査する走査期間よりも長い非走査期間であって、全走査信号線を非走査状態とする休止期間を設け、上記走査期間と上記休止期間との和を1垂直期間とする。上記休止期間に、全データ信号線を駆動するデータ信号ドライバに対して上記全データ信号線をハイインピーダンス状態とする。上記休止期間に、上記アクティブ素子のOFF抵抗値を略最大とする非選択電圧を全走査信号線に印加する。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
すなわち、表示装置は、ゲートとソースとドレインとを有するTFTと、前記ソースに接続される信号線と、前記ドレインに接続される画素容量と、前記ソースと前記ドレイン間の導通を遮断する電位を前記ゲートに供給する第1の電源と、前記第1の電源の電位を前記ゲートに供給するスイッチと、を備える。前記表示装置は、1画面を走査する走査期間と、前記走査期間と次の走査期間との間に前記走査期間と同じかそれよりも長い休止期間とを有する。前記走査期間中は前記スイッチをオンするようにされ、前記休止期間中は前記スイッチをオフするようにされる。
アクティブマトリクス表示装置における、データ書き込み後の保持期間では、各画素に形成されたTFTをOFF状態にして画素電極のチャージを保持させる。もし、この画素トランジスタを構成するTFTのOFF特性が悪ければ、保持期間中にチャージが抜けてしまい、保持期間後の電圧値が初期値と異なり輝度が変化してしまう。こうなると、再度書き込んだ時に輝度が変化する現象として現れ、フリッカが視認されてしまう。低周波駆動や間欠駆動においては、このOFF特性すなわち保持期間中のチャージをいかに確実に長時間保持できるかが重要なパラメータになる。
近年、OFF特性が良好であることを特徴とする材料として酸化物半導体(例えばIn(インジウム)、Ga(ガリウム)、Zn(亜鉛)から構成される酸化物であるIGZO)が注目されており、これを用いたアクティブマトリクス表示装置も発表されている。しかし、一般にスマートフォンなどの高精細なアクティブマトリクス表示装置では、LTPSのTFTを用いる場合が多い。これはTFTサイズを小さくできるメリットや、走査回路などのロジック回路もアレイ基板(TFT基板)に形成できるメリットによるものであり、今後もこのLTPSのTFTが主流であると思われる。
LTPSのTFTのリークに関しては、(a)ドレイン(または画素電極)とゲート電極間での緩和現象、および(b)ドレイン(または画素電極)からソース(または信号線)に抜けるリーク電流、の2つのモードが知られている。一般的にリーク電流と呼ぶ場合には(b)のほうを指すことが多いが、本願発明者らの解析では(a)についても無視できず、(a)に対しても何らかの低減策を講じる必要のあることが明らかになってきた。
本開示に先立って検討した技術(以下、比較例という。)における(a)ドレインとゲート電極間での緩和現象について、図1および図2を用いて説明する。なお、本明細書では電位は映像信号レンジの中心を基準(0V)として表記するものとする。
図1は比較例の方式の構成を模式的に示す図である。図2は比較例の方式の電位波形図である。
TFT10はポリシリコンで形成される半導体層1と、ゲート電極2と、半導体層1とゲート電極2の間にあるゲート絶縁膜3と、を備える。なお、ゲート電極2およびゲート絶縁膜3の上には層間絶縁膜4が形成されている。半導体層1はソース11とポリシリコンチャネル部12とドレイン13とを有する。ソース11は信号線5に、ドレイン13は画素電極6に、ゲート電極2はゲート電源供給回路7にそれぞれ接続される。ここで、ゲート電源供給回路7の出力電位をVG、ゲート電極2の電位(ゲート電位)をVg、信号線5の電位(信号電位)をVs、画素電極6の電位(画素電位)をVd、ポリシリコンチャネル部12の電位(チャネル電位)をVchとする。
まず、スイッチSW2がOFFしスイッチSW1がONして、VG(=Vg)が高電位(VGH)にある場合にはTFT10は導通状態となっており、正フレーム/負フレームに関係なく、信号電位(Vs)がソース11、ポリシリコンチャネル部12、ドレイン13および画素電極6に伝達され、Vch=Vd=Vsとなっている。ここで、ソース11と信号線5の間の抵抗成分を無視しているので、ソース11の電位(ソース電位)はVsとなる。また、ドレイン13と画素電極6の間の抵抗成分を無視するとドレイン13の電位(ドレイン電位)はVdとなる。すなわち、図2の矢印A1に示すように、書き込み時、Vch(+)およびVd(+)は共にVs(+)まで充電され、Vch(−)およびVd(−)は共にVs(−)まで充電される。ここで、図2において、Vs(+)は正極性側(正フレーム時)の信号電位、Vs(−)は負極性側(負フレーム時)の信号電位である。Vch(+)は正極性側のチャネル電位、Vch(−)は負極性側のチャネル電位である。Vd(+)は正極性側の画素電位、Vd(−)は負極性側の画素電位である。
ポリシリコンチャネル部12はTFT10のOFF状態にて必ずしも理想的な抵抗無限大状態ではなくリーク抵抗成分Roffを持っており、休止期間においてVg=VGLを保っているので、容量Csと容量Cchの間でリーク抵抗成分Roffを介して電荷再配分が起こる。したがって、図2の矢印A3に示すように、Vch(+)およびVch(−)が上昇、Vd(+)およびVd(−)が下降して等電位化しようとする。なお、ソース電位(Vs)とVchの間での電荷再配分も起こるがここでは無視する。これがドレインとゲート間の緩和現象として知られるものであり、時定数は一般に数10msec〜数secのオーダーである。
ドレインとゲート間の緩和現象を低減する対策として、本願発明者らはゲートフローティング方式を種々検討した。まず、第1のゲートフローティング方式について図3および図4を用いて説明する。
図3は第1のゲートフローティング方式の構成を模式的に示す図である。図4は第1のゲートフローティング方式の電位波形図である。
第1のゲートフローティング方式のTFTの構成は比較例に係る表示装置のTFTと同じであるが、ゲート電源供給回路7との接続関係が異なる。第1のゲートフローティング方式では、ゲート電源供給回路7とゲート電極2との間にスイッチSW3が配置されている。ここで、比較例の表示装置と同様に、VGはゲート電源供給回路7の出力電位、Vgはゲート電極2の電位(ゲート電位)、Vsは信号線5の電位(信号電位)、Vdは画素電極6の電位(画素電位)、Vchはポリシリコンチャネル部12の電位(チャネル電位)である。以下、第1のゲートフローティング方式の動作について説明する。
TFT10のVgがVGH→VGLに移行するまでの動作は図2と同じである。すなわち、図4の矢印A1および矢印A2における動作は図2の矢印A1および矢印A2における動作と同じである。ここで、図4において、Vs(+)は正極性側(正フレーム時)の信号電位、Vs(−)は負極性側(負フレーム時)の信号電位である。Vch(+)は正極性側のチャネル電位、Vch(−)は負極性側のチャネル電位である。Vd(+)は正極性側の画素電位、Vd(−)は負極性側の画素電位である。Vg(+)は正極性側のゲート電位、Vg(−)は負極性側のゲート電位である。
第1のゲートフローティング方式は、TFT10のOFF後の休止期間において、スイッチSW3をOFFすることによってTFT10のゲート電極2をゲート電源供給回路7から切り離し、ゲート電極2を電気的にフローティングにするというものである。こうすると休止期間にて容量Cchが孤立した容量となり電荷が保存され容量Cchでの電流は発生しなくなるので、リーク抵抗成分Roff’を経由してソース11とポリシリコンチャネル部12間で流れる電流が無視できるものとすれば、リーク抵抗成分Roffにも電流が流れないこととなる。したがって、容量Csに蓄積される電荷量も保存され、Vdも一定となる。図4の矢印A3に示すように、休止期間にてVch(+)とVd(+)は等電位化し、Vch(−)とVd(−)は等電位化するが、Vgが固定されていないため、この等電位化はVd(+)およびVd(−)が一定で、Vch(+)およびVch(−)のみが上昇することで達成される。このとき容量Cchの保持電圧は一定のため、Vch(+)およびVd(−)の上昇に伴って、Vg(+)およびVg(−)も上昇する。図4の矢印A4に示すように、正負フレーム間での保持電圧振幅(Vd(+)−Vd(−))は一定に保たれる。画素電位(Vd)が一定のため液晶の透過率も一定となり、フリッカが抑制される。
図5は比較例と第1のゲートフローティング方式の輝度応答波形図である。図6は比較例と第1のゲートフローティング方式の輝度変化率を示す図である。図7は比較例と第1のゲートフローティング方式の電位波形図である。図8は図5の輝度応答波形から対称成分を抽出した輝度応答波形図である。
実際に液晶表示装置を比較例の方式(図1)と第1のゲートフローティング方式(図3)で動作させたときの輝度応答波形の例を図5に示す。比較例の方式(REF)では、負フレーム(NF)で輝度が僅かに上昇傾向、正フレーム(PF)で輝度が顕著に下降傾向となっている。第1のゲートフローティング方式(GF1)では、負フレーム、正フレームともに輝度が中程度に下降傾向となっている。図6に示すように、第1のゲートフローティング方式の正フレームの輝度変化率は−4.06%で、比較例の方式の−19.45%よりも大幅に小さくなっている。一方、第1のゲートフローティング方式の負フレーム(NF)の輝度変化率は−7.67%で、比較例の方式の0.78%より大きくなっている。第1のゲートフローティング方式の正フレームの輝度と負フレームの輝度の平均(対称成分、AVE)は−5.87%で、比較例の方式の−9.33%よりも小さくなっている。第1のゲートフローティング方式の正フレームと負フレームの差(反対称成分、DIF)は3.62%で、比較例の方式の−20.24%よりも大幅に小さくなっている。図5の矢印B1および矢印B2に示すように、第1のゲートフローティング方式の方が比較例の方式よりも輝度は1.00に近い。したがって、第1のゲートフローティング方式の正負フレームの輝度応答の反対称成分(正フレームの輝度と負フレームの輝度の差)は比較例の方式よりも低減している。
図8は図5に示す輝度応答波形から正負フレーム平均化した波形(対称成分)を示したものである。比較例の方式(REF)から第1のゲートフローティング方式(GF1)にすることで、確かに輝度変動は小さくなっているが、図4に示すような完全フラット(輝度一定)にはなっていない。
第1のゲートフローティング方式での実験結果が図4に示すようにならない理由として、上述の第1のゲートフローティング方式の説明では無視したが、リーク抵抗成分Roff’を経由してソース11とポリシリコンチャネル部12間で流れる電流の影響が実際は無視できないことに起因する可能性が考えられる。この場合、休止期間のソース電位(信号電位)の影響を受けると考えられるので、これを確かめるための実験を行った。
リーク電流がソース電位の影響を受けることおよび第2のゲートフローティング方式について図9から図12を用いて説明する。
図9は第2のゲートフローティング方式の輝度応答波形図である。図10は第2のゲートフローティング方式の輝度変化率を示す図である。図11は第2のゲートフローティング方式の電位波形図である。図12は図9の輝度応答波形から対称成分を抽出した輝度応答波形図である。
休止期間(QP)のソース電位を(a)書き込み時Vsと同じ値に保持する場合(「同相」または「Vs(IP)」という。)、(b)0Vに保持する場合(「0V」または「Vs(0V)」という。)、(c)書き込み時Vsと逆符号で絶対値が等しい値に保持する場合(「逆相」または「Vs(RP)」という。)、の3通りについて実験を行った。このときの輝度応答波形の測定結果が図9である。負フレーム(NF)、正フレーム(PF)ともに、逆相の場合が輝度変化の傾斜が一番大きく、逆相→0V→同相の順で輝度変化の傾斜が緩やかになっていることがわかる。図10に示すように、Vs(IP)の正フレーム(PF)の輝度変化率は−1.72%で、Vs(0V)の−3.94%、Vs(RP)の−5.88%よりも小さくなっている。Vs(IP)の負フレームの輝度変化率は−7.51%で、Vs(0V)の−9.22%、Vs(RP)の−12.04%よりも小さくなっている。Vs(IP)の正フレーム(PF)の輝度と負フレーム(NF)の輝度の平均(対称成分、AVE)は−4.62%で、Vs(0V)の−6.58%、Vs(RP)の−8.96%よりも小さくなっている。したがって、Vs(IP)の対称成分(AVE)の輝度傾斜は低減している。
図11は図9の輝度応答波形をもとに画素電位変動を推測したものである。図11に示すように、確かに休止期間のソース電位に応じて画素電位変動が異なっていると解釈できる。なお、ゲート電位(Vg)は走査期間(SP)においてはVGHまたはVGLに固定されている。
また、図12は図9から巨視的な目視観察時の輝度に対応する対称成分を抽出したものである。ここでも逆相の場合が輝度変化の傾斜が一番大きく、逆相→0V→同相の順で輝度変化の傾斜が緩やかになっていることが見て取れる。
以上のことから、リーク抵抗成分Roff’を経由してソース11とポリシリコンチャネル部12間で流れる電流の寄与は確かに存在する。
したがって、第2のゲートフローティング方式では、休止期間のソース電位を書き込み時のVsと同相で保持するようにする。このことにより、輝度変動(フリッカ)を抑制可能である。なお、休止期間のソース電位を書き込み時のVsと同じ電位ではないが、同じ極性の電位で保持することによっても、ソース電位を0Vで保持するよりもフリッカ抑制の効果はある。
第3のゲートフローティング方式について図13から図16を用いて説明する。
図13は第3のゲートフローティング方式の輝度応答波形図である。図14は第3のゲートフローティング方式の輝度変化率を示す図である。図15は第3のゲートフローティング方式の電位波形図である。図16は図13の輝度応答波形から対称成分を抽出した輝度応答波形図である。
図15に示すように、第3のゲートフローティング方式(GF3)は、負フレーム(NF)の休止期間(QP)ではゲート電位(Vg)をVGLに固定し、正フレーム(PF)の休止期間(QP)のみゲート電位(Vg)をフローティングにするというものである。上述したように、比較例の方式から第1のゲートフローティング方式にすることで、正フレームは輝度変化率が顕著に下降傾向であったものが大きく改善(下降傾向ではあるが変化率の絶対値が減少)している一方で、負フレームは輝度変化率が僅かに上昇傾向であったものが下降傾向に転じていた。すなわち、正負平均としての輝度変化率が下降傾向になるのを抑制するという観点では、第1のゲートフローティング方式での負フレームの挙動はむしろ逆効果となっていた。そこで、改善効果の大きい正フレームのみ休止期間のゲート電位をゲートフローティングにして、負フレームは休止期間のゲート電位を固定することで、正負フレームの平均としての輝度変化率の絶対値が下降傾向になるのを、最小限にすることができる。実際、図13および図14に示すように、正フレームの輝度応答波形および輝度変化率は第1のゲートフローティング方式(GF1)と同様の挙動、負フレームのそれは比較例の方式(REF)と同様の挙動となり、正負フレームの平均(対称成分)としての輝度応答波形は図16に示すようにフラットに近くなり、フリッカを大きく改善することができる。
(1)休止期間においてゲート電位をフローティングにする((a)ドレインとゲート電極間での緩和現象の対策)。または、
(2)休止期間のソース電位を最適化する((b)ドレインからソースに抜けるリーク電流の対策)。または、
(3)休止期間においてゲート電位をフローティングとし、かつ休止期間のソース電位を最適化する((a)と(b))。または、
(4)休止期間において正フレームだけゲート電位をフローティングにする((a))。または、
(5)休止期間において正フレームだけゲート電位をフローティングとし、かつ休止期間のソース電位を最適化する((a)と(b))。
以上、間欠駆動について説明したが、上記(1)および(4)については、低周波駆動の保持期間においても適用することができる。
高精細が特徴のLTPSのTFTを用いた表示装置においてもフリッカを抑制することができる。これによりサイズが小さいLTPSを使用することができるので、高開口率化によるバックライト電力低減、あるいは狭額縁化と、低周波駆動または間欠駆動による回路消費電力の低減を両立することができる。α−SiはポリシリコンよりもOFF特性は良いが、酸化物半導体よりもOFF特性は悪いので、α−SiのTFTを用いた表示装置に本実施の形態を適用してもよいことはいうまでもない。なお、酸化物半導体はα−SiよりもOFF特性が良いが、酸化物半導体のTFTを用いた表示装置に本実施の形態を適用することを妨げるものではない。
図17は実施例1に係る表示装置の構成を示す図である。図18は実施例1に係る制御回路のブロック図である。図19および図20は実施例1に係る表示装置の駆動方法を説明するタイミングチャートである。図21は実施例1に係る表示装置の駆動波形を示す図である。
実施例1に係る表示装置100Aは、制御回路CTRと、表示パネルPNLと、表示パネルPNLを背面側から照明する照明手段としてのバックライトBLTと、を備えている。表示パネルPNLはアレイ基板と対向基板と液晶層を備える。表示パネルPNLはマトリクス状に配置された表示画素PXを含む表示部AAを有する。表示装置100Aは、対向電極COMに印加される電位と画素電極PEとに印加される電位との差により、液晶層に電界を生じさせ、液晶層に含まれる液晶分子の配向方向を制御するFFSモードの液晶表示装置である。液晶分子の配向方向により、バックライトBLTから出射される光の透過光量が制御される。
表示パネルPNLは、表示部AAにおいて、複数の表示画素PXが配列する行に沿って延びる走査線G(G1_1、G1_2、G2_1、G2_2、…、Gm_1、Gm_2)と、複数の表示画素PXが配列する列に沿って延びる信号線S(S1、S2…、Sn−1、Sn)と、走査線Gと信号線Sが交差する位置近傍に配置された画素スイッチSWとを備えている。
画素スイッチSWはTFTで構成されている。画素スイッチSWのゲート電極は対応する走査線Gと電気的に接続されている。画素スイッチSWのソース電極は対応する信号線Sと電気的に接続されている。画素スイッチSWのドレイン電極は対応する画素電極PEと電気的に接続されている。
ここで、走査線Gに関しては、表示画素PXの1行について2本の走査線があり、m行目の表示画素PXに対応する走査線はそれぞれ走査線Gm_1、走査線Gm_2で示してある。奇数列の表示画素PXの画素スイッチSWのゲート電極はGm_1に、偶数列のそれに対するものはGm_2に接続されている。
ゲートドライバGD_1、GD_2とソースドライバSDとは、表示部AAの周囲の領域に配置されている。ソースドライバSDは半導体集積回路で構成されて、アレイ基板にCOG実装されている。ゲートドライバGD_1、GD_2はアレイ基板にTFTで形成されている。なお、ゲートドライバGD_1、GD_2はソースドライバSDと同様に半導体集積回路で構成しアレイ基板にCOG実装するようにしてもよい。
ゲートドライバGD_1、GD_2は複数の走査線Gにオン電圧を順次印加して、選択された走査線Gに電気的に接続された画素スイッチSWのゲート電極にオン電圧を供給する。ゲート電極にオン電圧が供給された画素スイッチSWの、ソース電極−ドレイン電極間が導通する。ソースドライバSDは、複数の信号線Sのそれぞれに対応する出力信号を供給する。信号線Sに供給された信号は、ソース電極−ドレイン電極間が導通した画素スイッチSWを介して対応する画素電極PEに印加される。
ゲートドライバGD_1、GD_2とソースドライバSDとは、表示パネルPNLの外部に配置された制御回路CTRにより動作を制御される。制御回路CTRは対向電圧(Vcom)、ゲートHigh電位(VGH)、ゲートLow電位(VGL)、クロック信号(CLK)、スタート信号(STV)および制御信号(CTLG_1、CTLG_2)を生成する。
ゲートドライバGD_1、GD_2は、各行毎にシフトレジスタSRと、バッファBFを有している。シフトレジスタSRはクロック信号(CLK)に対応して行選択の情報(High/Lowの二値論理)であるスタート信号(STV)を1行ずつ転送していく機能を有している。バッファBFは、シフトレジスタSRの選択/非選択の状態出力をレベル増幅するものであり、シフトレジスタSRが選択状態のときには走査線GをVGH配線63A、63B上のゲートHigh電位(VGH)に接続し、非選択状態のときには走査線GをVGL配線62A、62B上のゲートLow電位(VGL)に接続する。これにより、後述する走査期間においては、選択状態の行の走査線GにはVGH電位が給電され、非選択状態の行の走査線GにはVGL電位が給電されることとなる。
制御回路CTRはVGL電位を出力しているが、表示パネルPNL内のVGL配線61AとVGL配線62Aとの間にP型TFTのスイッチGSW_1が、VGL配線61BとゲートドライバGD_2の配線62Bとの間にP型TFTのスイッチGSW_2が挿入されている。スイッチGSW_1、GSW_2はアレイ基板上にTFTで形成されている。なお、ゲートドライバGD_1、GD_2が半導体集積回路で構成されてアレイ基板にCOG実装される場合は、スイッチGSW_1、GSW_2をゲートドライバGD_1、GD_2内に形成してもよい。そして、スイッチGSW_1、GSW_2のゲートに入力されるCTLG_1、CTLG_2によって、導通および切断を切り替えることができるようになっている。CTLG_1、CTLG_2がHighのときはスイッチGSW_1、GSW_2がOFFとなり、VGL配線62A、62Bがフローティング状態となる。後述する休止期間においてはすべての行が非選択状態(非走査状態)であるが、VGL配線62A、62B上はフローティング状態であるためVGL電位は給電されず、すべての走査線がフローティング状態となる。スイッチGSW_1、GSW_2は図3のスイッチSW3に相当するものである。なお、VGH電位は例えば8V程度、VGL電位は例えば−7V程度である。CTLG_1、CTLG_2のHighの電位は例えば5V程度、Lowの電位は例えば−10V程度である。
映像処理回路24Aは、図示していないホスト回路から送られる映像データのフォーマット(データの並びで、RGBまたはBGR等)を整える入力段映像処理回路(Rx)241、ドライバICインターフェースの映像フォーマット(例えばmini−LVDS)に変換処理する出力段映像処理回路(Tx)244で構成される。
タイミング生成回路24Bは、DE信号から水平同期信号(HSYNC)、垂直同期信号(VSYNC)に類似した内部基準信号(SYNC)を生成する基準信号生成回路245、SYNCを基にドットクロック(DCLK)毎でカウント・アップする水平カウンタおよび水平同期周期でカウント・アップする垂直カウンタ(水平・垂直カウンタ246)、水平・垂直カウンタ246の値から、ゲートドライバGD_1、GD_2およびソースドライバSDの各制御信号のパルス幅や周期をデコードするパスル生成回路247からなる。
電圧生成回路24Eは、VCOM、VGH、VGL等の電圧を生成する。
タイミング生成回路24Bでのパルス生成(デコード値)や映像処理回路24Aの動作設定、電圧生成回路24Eの電圧設定は、動作設定レジスタ24Cにあらかじめプリセットした値を参照し動作を決定する。動作設定レジスタ24Cのレジスタ値は、例えば不揮発性メモリ(EEPROM等)に書き込まれたデータを電源起動時にレジスタに読み込み、制御回路CTR内の各回路に値をセットする。
制御回路CTRは、例えばスタート信号(STV)のパルス間隔を167msecと長くすることもできる。1画面の走査期間(SP)が通常のままであるとすると、上記のパルス間隔のうち約9/10は全走査信号線を非走査状態とする期間となる。このように、制御回路CTRでは、走査期間(SP)が終了した後に再びスタート信号(STV)がゲートドライバGD_1、GD_2に入力されるまでの非走査期間(NSP)が、走査期間(SP)以上の長さになるように設定することができる。この場合は、図20に示すように、非走査期間(NSP)を休止期間(QP)という。なお、走査線が低電位(VGL)になってから走査線が高電位(VGH)になるまでの期間が保持期間(HP)である。
制御回路CTRでは画像の内容に応じて複数の非走査期間(NSP)を設定することができるようになっている。非走査期間(NSP)に休止期間(QP)を設けることにより、画面を書き換える回数、すなわちソースドライバSDから出力する信号の供給周波数を減少させることができるので、画素を充電する電力を削減することができる。
すなわち、制御回路CTRは、駆動電力低減のために間欠駆動の機能を持っている。いま、一例として表示装置100Aの標準のフレーム周波数が60Hz(すなわち(1/60)secごとに画素への映像信号の書き換えが行われる)であるとする。動画表示の場合(第1の動作モードの場合)には標準の60Hzでの動作とする。動画視認性がそれほど重視されない静止画像などを表示する場合(第2の動作モードの場合)には約(1/60)secをかけて書き込み(画面の上から下までの走査)を行った後に、例えば(1/60)sec、(3/60)sec、(7/60)sec、あるいは(59/60)secの休止期間(QP)を設ける。休止期間(QP)に制御回路CTRの動作を停止すればその間の回路消費電力は実質0になり、書き込み時も含めた時間平均としての回路消費電力をそれぞれ、1/2、1/4、1/8、あるいは1/60に低減することができる。
バッファBFは図3のスイッチSW1、SW2に相当する回路を有する。なお、図3に示すように、ゲート電源供給回路7とスイッチSW3との間にスイッチSW1、SW2を配置すると、図17では走査線GごとにスイッチGSW_1、GSW_2が必要となる。そこで、実施例1では、制御回路CTRとバッファBFとの間にスイッチGSW_1、GSW_2を配置し、スイッチGSW_1、GSW_2の数を減らしている。なお、低周波駆動する場合は、バッファBFの後に走査線GごとにスイッチGSW_1、GSW_2を配置する。
ここで、スイッチGSW_1、GSW_2を制御するCTLG_1およびCTLG_2は、走査期間(SP)内ではLowレベルとなっている。スイッチGSW_1、GSW_2は導通状態となり、制御回路CTRからのVGL電位がゲートドライバGD_1、GD_2内に給電される状態となる。一方、休止期間(QP)内においてはCTLG_1およびCTLG_2がHigh状態となり、スイッチGSW_1、GSW_2は非導通状態となる。ただし、休止期間(QP)の最初の期間(例えばクロック信号(CLK)の1周期)および最後の期間(例えばクロック信号(CLK)の1周期)はゲート線Gの電位をVGLにするためにスイッチGSW_1、GSW_2は導通状態にするのが好ましい。休止期間(QP)では表示領域AA内のすべての走査線GはバッファBFを介してVGL配線62A、62Bに接続されているため、これら全走査線GとVGL配線62A、62Bをまとめた導体系が、フローティング状態となる。これにより、先に説明したゲートフローティング方式が実現され、フリッカ抑制を実現することができる。
なお、映像信号電位の平均値は制御回路CTRにおいて演算することが可能である。あるいは、演算の負荷が大きければ、演算は行わずに映像信号の中間調の電位レベルに設定するのでも十分な効果は得られる。例えば、中間調の電位レベルは最大255階調とすれば、127階調の電位レベルである。
変形例1に係る表示装置について図22を用いて説明する。
図22は変形例1に係る表示装置の駆動波形を示す図である。
図12の輝度応答波形において休止期間(QP)における信号線Sの電位が逆相→0V→同相の順で輝度変化の傾斜が緩やかになっていることを説明したが、同相の場合であっても輝度変動率は0にはならず、ある程度の(負の)輝度変動は残留している。これはTFT起因ではなく、画素容量Csにてリーク電流が発生していて表示画素PXでの保持電圧が低下しているためと推定している。しかし、休止期間(QP)における信号線Sの電位を同相でかつさらに振幅を増大した状態で保持すれば、図12の同相の場合よりもさらに輝度変動率が改善されることが期待できる。
変形例1に係る表示装置ではこれを考慮して、図22に示すように、休止期間(QP)における信号線Sの電位を映像信号電位の平均よりも大きな電位としている。具体的には、正極性側は映像信号電位の最大値、負極性側は映像信号電位の最小値としている。これにより、実施例1よりもさらに優れたフリッカ抑制効果を得ることができる。
変形例2に係る表示装置について図23を用いて説明する。
図23は変形例2に係る表示装置の駆動波形を示す図である。
第3のゲートフローティング方式(正フレームのみゲートフローティングにして負フレームは休止期間のゲート電位を固定とする方式)を具現化したものである。休止期間(QP)でのCTLG_1およびCTLG_2の制御方法が実施例1と異なっている。具体的には、第一グループ(信号線S1、S3、・・・)の列の表示画素PXに正極性の信号が保持され、第二グループ(信号線S2、S4、・・・)の列の表示画素PXに負極性の信号が保持される休止期間では、正極性の信号が保持された表示画素PXにつながる走査線G1_1、G2_1、・・・がフローティングになるようにCTLG_1をHighレベルとし、負極性の信号が保持された表示画素PXにつながる走査線G1_1、G2_1、・・・が固定電位(VGL)になるようにCTLG_2をLowレベルとしている。また、第一グループ(信号線S1、S3、・・・)の列の表示画素PXに負極性の信号が保持され、第二グループ(信号線S2、S4、・・・)の列の表示画素PXに正極性の信号が保持される休止期間では、その逆としている。これにより、図13で説明したように、輝度応答波形がフラットに近くなり、フリッカを大きく改善することができる。なお、図23では、保持期間(QP)における信号線Sの電位は、直前の走査期間(SP)における映像信号電位の平均の場合を示しているが、0V、映像信号の中間調の電位レベル、映像信号電位の平均よりも大きな電位のいずれであってもよい。映像信号電位の平均よりも大きな電位の具体例としては、正極性側は映像信号電位の最大値、負極性側は映像信号電位の最小値としている。
図24は実施例2に係る表示装置の構成を示す図である。図25は実施例2に係る表示装置の駆動波形を示す図である。
実施例1のゲートフローティング方式の表示装置において、休止期間(QP)の信号線Sの電位を所定の電位レベルに設定する方式について説明した。しかし、これらの休止期間(QP)の信号線Sの電位を所定の電位レベルに設定する方式は、ゲートフローティング方式ではない実施例2に係る表示装置100Bに対しても適用可能で、フリッカ抑制効果を得ることができる。
表示装置100Bは、実施例1に係る表示装置100AからスイッチGSW_1、GSW_2をなくして走査線Gの電位は常時固定電位になるようにしたものであり、かつ1行内での2つの走査線Gm_1、Gm_2の区別をなくして共通化した構成になっている。すなわち、走査線Gは表示部AAの左側に配置されるゲートドライバGD_1および右側に配置されるゲートドライバGD_2の両方に接続されている。図24に示す駆動波形図は図21の駆動波形図からスイッチGSW_1、GSW_2のゲートを制御する信号(CTLG_1、CTLG_2)をなくしたものになっている。なお、図24では、休止期間(QP)の信号線Sの電位を、実施例1の直前の走査期間(SP)における映像信号電位の平均に設定する方式を図示しているが、上述したように実施例1の映像信号の中間調の電位レベルする方式や変形例1に記載した所定の電位レベルに設定する方式であってもよい。
LTPSのTFTのリークには2つのモード、(a)ドレインとゲート電極間での緩和現象、および(b)ドレインからソースに抜けるリーク電流、があることを先に説明した。本実施例では、このうち、(a)に起因するフリッカを抑制する効果は薄れるが、(b)に起因するフリッカを抑制する効果が得られるため、トータルとしてのフリッカ抑制には有効である。また、本実施例では1行当たりに走査線を2本設ける必要が無いので、開口率向上というメリットも得られる。
2・・・ゲート電極
3・・・ゲート絶縁膜
4・・・層間絶縁膜
5・・・信号線
6・・・画素電極
7・・・ゲート電源供給回路
9・・・対向電極
10・・・TFT
11・・・ソース
12・・・ポリシリコンチャネル部
13・・・ドレイン
BLT・・・バックライト
COM・・・対向電極
Cs・・・画素容量
Cch・・・容量
CTR・・・制御回路
GD、GD_1、GD_2・・・ゲートドライバ
G、G1、G2、G3、Gm−1、Gm・・・走査線
G1_1、G2_1、G3_1、Gm_1・・・走査線
G1_2、G2_2、G3_2、Gm_2・・・走査線
GSW_1、GSW_2・・・スイッチ
PLN・・・表示パネル
PX・・・表示画素
SD・・・ソースドライバ
S、S1、S2、Sn−1、Sn・・・信号線
SW・・・画素スイッチ
SW1、SW2、SW3・・・スイッチ
Claims (20)
- 表示装置は、
ゲートとソースとドレインとを有するTFTと、
前記ソースに接続される信号線と、
前記ドレインに接続される画素容量と、
前記ソースと前記ドレイン間の導通を遮断する電位を前記ゲートに供給する第1の電源と、
前記第1の電源の電位を前記ゲートに供給するスイッチと、
を備え、
前記表示装置は、1画面を走査する走査期間と、前記走査期間と次の走査期間との間に前記走査期間と同じかそれよりも長い休止期間とを有し、
前記走査期間中は前記スイッチをオンするようにされ、
前記休止期間中は前記スイッチをオフするようにされる。 - 請求項1の表示装置において、さらに、
前記ソースと前記ドレイン間を導通する電位を前記ゲートに供給する第2の電源を備え、
前記走査期間中は前記第1および第2の電源の電位のいずれかを前記ゲートに供給することにより、前記ゲートの電位を固定するようにされ、
前記休止期間中は前記第1および第2の電源の電位のいずれも前記ゲートに供給しないことにより、前記ゲートの電位をフローティングにするようにされる。 - 請求項1の表示装置において、
前記休止期間においては前記信号線の電位を直前の走査期間における信号線の極性と同じ極性の0V以外の所定の電位とするようにされる。 - 請求項3の表示装置において、
前記休止期間においては前記信号線の電位を直前の走査期間における映像信号電位の平均とするようにされる。 - 請求項3の表示装置において、
前記休止期間においては前記信号線の電位を映像信号電位の最大値と最小値の中間とするようにされる。 - 請求項3の表示装置において、
前記休止期間においては、正極性の前記信号線の電位を直前の走査期間における映像信号電位の平均よりも大きくするようにされ、負極性の前記信号線の電位を直前の走査期間における映像信号電位の平均よりも小さくするようにされる。 - 請求項3の表示装置において、
前記休止期間においては、正極性の前記信号線の電位を映像信号電位の最大値とするようにされ、負極性の前記信号線の電位を映像信号電位の最小値とするようにされる。 - 請求項1の表示装置において、さらに、
第1のゲートドライバと、
第2のゲートドライバと、
前記第1のゲートドライバに接続される第1の走査線と、
前記第2のゲートドライバに接続される第2の走査線と、
を備え、
前記第1の走査線は奇数列の信号線に接続されるTFTに接続するようにされ、
前記第2の走査線は偶数列の信号線に接続されるTFTに接続するようにされる。 - 請求項1の表示装置において、
前記信号線の電位が正極性の場合は前記休止期間においては前記スイッチをオフするようにされ、前記信号線の電位が負極性の場合は前記休止期間においては前記スイッチをオンするようにされる。 - 請求項9の表示装置において、
前記休止期間においては前記信号線の電位を直前の走査期間における信号線の極性と同じ極性の0V以外の所定の電位とするようにされる。 - 請求項10の表示装置において、
前記休止期間においては前記信号線の電位を直前の走査期間における映像信号電位の平均とするようにされる。 - 請求項10の表示装置において、
前記休止期間においては前記信号線の電位を映像信号電位の最大値と最小値の中間とするようにされる。 - 請求項10の表示装置において、
前記休止期間においては、正極性の前記信号線の電位を直前の走査期間における映像信号電位の平均よりも大きくするようにされ、負極性の前記信号線の電位を直前の走査期間における映像信号電位の平均よりも小さくするようにされる。 - 請求項10の表示装置において、
前記休止期間においては、正極性の前記信号線の電位を映像信号電位の最大値とするようにされ、負極性の前記信号線の電位を映像信号電位の最小値とするようにされる。 - 請求項1の表示装置において、
前記スイッチはp型のTFTである。 - 表示装置は、
ゲートとソースとドレインとを有するTFTと、
前記ゲートに接続される走査線と、
前記ソースに接続される信号線と、
前記ドレインに接続される画素容量と、
前記ソースと前記ドレイン間の導通を遮断する電位を前記ゲートに供給する電源と、
を備え、
前記表示装置は、1画面を走査する走査期間と、前記走査期間と次の走査期間との間に前記走査期間と同じかそれよりも長い休止期間とを有し、
前記休止期間においては、前記電源の電位を前記ゲートに供給するようにされ、前記信号線の電位を直前の走査期間における信号線の極性と同じ極性の0V以外の所定の電位とするようにされる。 - 請求項16の表示装置において、
前記休止期間においては前記信号線の電位を直前の走査期間における映像信号電位の平均とするようにされる。 - 請求項16の表示装置において、
前記休止期間においては前記信号線の電位を映像信号電位の最大値と最小値の中間とするようにされる。 - 請求項16の表示装置において、
前記休止期間においては、正極性の前記信号線の電位を直前の走査期間における映像信号電位の平均よりも大きくするようにされ、負極性の前記信号線の電位を直前の走査期間における映像信号電位の平均よりも小さくするようにされる。 - 請求項16の表示装置において、
前記休止期間においては、正極性の前記信号線の電位を映像信号電位の最大値とするようにされ、負極性の前記信号線の電位を映像信号電位の最小値とするようにされる。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014078732A JP6491821B2 (ja) | 2014-04-07 | 2014-04-07 | 表示装置 |
US14/680,140 US9997120B2 (en) | 2014-04-07 | 2015-04-07 | Display device with gate floating for reducing flicker |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014078732A JP6491821B2 (ja) | 2014-04-07 | 2014-04-07 | 表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015200740A true JP2015200740A (ja) | 2015-11-12 |
JP2015200740A5 JP2015200740A5 (ja) | 2017-04-27 |
JP6491821B2 JP6491821B2 (ja) | 2019-03-27 |
Family
ID=54210290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014078732A Active JP6491821B2 (ja) | 2014-04-07 | 2014-04-07 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9997120B2 (ja) |
JP (1) | JP6491821B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102234512B1 (ko) * | 2014-05-21 | 2021-04-01 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치를 포함하는 전자 기기 및 그의 구동 방법 |
CN107068082B (zh) * | 2017-03-03 | 2019-07-05 | 京东方科技集团股份有限公司 | 液晶显示面板的反转控制方法、装置和液晶显示面板 |
US11250792B2 (en) * | 2020-04-22 | 2022-02-15 | Tcl China Star Optoelectronics Technology Co., Ltd. | Backlight partition driving module, backlight device, and display device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001084226A1 (fr) * | 2000-04-28 | 2001-11-08 | Sharp Kabushiki Kaisha | Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage |
JP2001312253A (ja) * | 2000-04-28 | 2001-11-09 | Sharp Corp | 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器 |
JP2002182619A (ja) * | 2000-10-05 | 2002-06-26 | Sharp Corp | 表示装置の駆動方法およびそれを用いた表示装置 |
US20030080951A1 (en) * | 2001-10-26 | 2003-05-01 | Koji Fujiwara | Driving method of display device and display device using thereof |
JP2004029477A (ja) * | 2002-06-26 | 2004-01-29 | Fujitsu Ltd | 液晶表示装置の駆動方法及び液晶表示装置 |
JP2005070539A (ja) * | 2003-08-26 | 2005-03-17 | Seiko Epson Corp | 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6856307B2 (en) * | 2000-02-01 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of driving the same |
JP4074207B2 (ja) * | 2003-03-10 | 2008-04-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP2005321457A (ja) * | 2004-05-06 | 2005-11-17 | Seiko Epson Corp | 走査線駆動回路、表示装置及び電子機器 |
KR101871654B1 (ko) * | 2009-12-18 | 2018-06-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치의 구동 방법 및 표시 장치 |
US9280231B2 (en) * | 2012-06-20 | 2016-03-08 | Synaptics Incorporated | Disabling display lines during input sensing periods |
-
2014
- 2014-04-07 JP JP2014078732A patent/JP6491821B2/ja active Active
-
2015
- 2015-04-07 US US14/680,140 patent/US9997120B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001084226A1 (fr) * | 2000-04-28 | 2001-11-08 | Sharp Kabushiki Kaisha | Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage |
JP2001312253A (ja) * | 2000-04-28 | 2001-11-09 | Sharp Corp | 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器 |
JP2002182619A (ja) * | 2000-10-05 | 2002-06-26 | Sharp Corp | 表示装置の駆動方法およびそれを用いた表示装置 |
US20030080951A1 (en) * | 2001-10-26 | 2003-05-01 | Koji Fujiwara | Driving method of display device and display device using thereof |
JP2003131632A (ja) * | 2001-10-26 | 2003-05-09 | Sharp Corp | 表示装置の駆動方法およびそれを用いた表示装置 |
JP2004029477A (ja) * | 2002-06-26 | 2004-01-29 | Fujitsu Ltd | 液晶表示装置の駆動方法及び液晶表示装置 |
JP2005070539A (ja) * | 2003-08-26 | 2005-03-17 | Seiko Epson Corp | 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US9997120B2 (en) | 2018-06-12 |
US20150287375A1 (en) | 2015-10-08 |
JP6491821B2 (ja) | 2019-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9972237B2 (en) | Display device and driving method thereof | |
KR101679923B1 (ko) | 스캔 구동부를 포함하는 표시패널 및 그의 구동방법 | |
US9601074B2 (en) | Drive device and display device | |
US9318071B2 (en) | Display device | |
JP6334114B2 (ja) | 表示装置 | |
US9653013B2 (en) | Liquid crystal display device, data line drive circuit, and drive method for liquid crystal display device | |
US9548037B2 (en) | Liquid crystal display with enhanced display quality at low frequency and driving method thereof | |
US9595232B2 (en) | Liquid crystal display device and driving method thereof | |
US20150287372A1 (en) | Liquid crystal display device and method for driving same | |
US9934743B2 (en) | Drive device, drive method, display device and display method | |
US20160071493A1 (en) | Display device and display method thereof for compensating pixel voltage loss | |
KR102125281B1 (ko) | 표시 장치 및 이의 구동 방법 | |
JP6491821B2 (ja) | 表示装置 | |
US9412324B2 (en) | Drive device and display device | |
WO2013024776A1 (ja) | 表示装置およびその駆動方法 | |
JP2015200740A5 (ja) | ||
KR102629152B1 (ko) | 액정표시장치 및 그 구동방법 | |
US8878832B2 (en) | Pixel circuit, display device, and method for driving display device | |
US9626920B2 (en) | Liquid crystal display device and method for driving same | |
JP5972914B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法 | |
JP2016045318A (ja) | 表示装置 | |
KR20080011853A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170323 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6491821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |