JP2015185642A - Bidirectional photothyristor chip and solid-state relay - Google Patents
Bidirectional photothyristor chip and solid-state relay Download PDFInfo
- Publication number
- JP2015185642A JP2015185642A JP2014059712A JP2014059712A JP2015185642A JP 2015185642 A JP2015185642 A JP 2015185642A JP 2014059712 A JP2014059712 A JP 2014059712A JP 2014059712 A JP2014059712 A JP 2014059712A JP 2015185642 A JP2015185642 A JP 2015185642A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- gate
- anode
- cathode
- photothyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
この発明は、双方向フォトサイリスタチップ、上記双方向フォトサイリスタチップを用いたソリッドステートリレー(以下、SSRと略称する)に関する。 The present invention relates to a bidirectional photothyristor chip and a solid state relay (hereinafter abbreviated as SSR) using the bidirectional photothyristor chip.
従来より、交流で使用するSSRとして、図15に示すような回路構成を有するものがある。このSSR8は、LED(発光ダイオード)等の発光素子1および点弧用の双方向フォトサイリスタ2から成る光点弧カプラ3と、負荷を実制御するための双方向サイリスタ(以下、メインサイリスタと言う場合もある)4と、抵抗器5や容量6等で成るスナバ回路7とで構成されている。
Conventionally, some SSRs used in alternating current have a circuit configuration as shown in FIG. The SSR 8 includes a light-emitting
また、上記SSR8を構成する光点弧カプラ3の等価回路図は、図16に示す通りである。双方向フォトサイリスタ2は、CH(チャネル)1のフォトサイリスタ9とCH2のフォトサイリスタ10とで構成されている。そして、CH1のフォトサイリスタ9は、PNPトランジスタQ1のベースをNPNトランジスタQ2のコレクタに接続する一方、PNPトランジスタQ1のコレクタをNPNトランジスタQ2のベースに接続して構成されている。同様に、CH2のフォトサイリスタ10は、PNPトランジスタQ3のベースをNPNトランジスタQ4のコレクタに接続する一方、PNPトランジスタQ3のコレクタをNPNトランジスタQ4のベースに接続して構成されている。
Further, an equivalent circuit diagram of the
さらに、上記CH1側においては、PNPトランジスタQ1のエミッタが直接電極T1に接続されている。一方、NPNトランジスタQ2のエミッタは直接に、ベースはゲート抵抗11を介して、電極T2に接続されている。同様に、CH2側においては、PNPトランジスタQ3のエミッタが直接電極T2に接続されている。一方、NPNトランジスタQ4のエミッタは直接に、ベースはゲート抵抗12を介して、電極T1に接続されている。
Further, on the CH1 side, the emitter of the PNP transistor Q1 is directly connected to the electrode T1. On the other hand, the emitter of the NPN transistor Q2 is connected directly to the electrode T2 via the gate resistor 11 at the base. Similarly, on the CH2 side, the emitter of the PNP transistor Q3 is directly connected to the electrode T2. On the other hand, the emitter of the NPN transistor Q4 is connected directly to the electrode T1 via the
上記構成を有する光点弧カプラ3は、以下のように動作する。すなわち、図16において、電極T1‐電極T2間に素子のオン電圧(約1.5V)よりも高い電圧の電源電圧がバイアスされている条件下で、先ず、電極T1側が電極T2側よりも正電位にある場合は、LED1からの光信号を双方向フォトサイリスタ2が受光すると、CH1側のNPNトランジスタQ2がオン状態となる。そうすると、CH1側のPNPトランジスタQ1のベース電流が引き出されることになり、このPNPトランジスタQ1がオンする。続いて、PNPトランジスタQ1のコレクタ電流によってCH1側のNPNトランジスタQ2にベース電流が供給され、正帰還によりCH1側のPNPN部がオンして、電極T1から電極T2へ交流回路の負荷に応じたオン電流が流れる。その場合、CH2側では、バイアス印加の向きが逆であるからPNPN部の正帰還が起こらず、1次光電流のみが流れる。
The
一方、上記電極T2側が電極T1側よりも正電位にある場合には、CH2側のPNPN部が、上述の場合と全く同様に正帰還動作してオンし、CH1側では1次光電流のみが流れる。 On the other hand, when the electrode T2 side is more positive than the electrode T1 side, the PNPN section on the CH2 side is turned on by positive feedback operation in the same manner as described above, and only the primary photocurrent is on the CH1 side. Flowing.
こうして、上記CH1側のPNPN部またはCH2側のPNPN部がオン動作すると、この電流がメインサイリスタ4のゲートに流れ込み、メインサイリスタ4をオンさせるのである。
Thus, when the CH1 side PNPN section or the CH2 side PNPN section is turned on, this current flows into the gate of the
上述のような上記光トリガ用の双方向フォトサイリスタ2と、負荷を実制御するための双方向サイリスタであるメインサイリスタ4とのハイブリッド構成を有するSSR8は、電流容量を大きくできるという特徴を有している。その理由は、バーティカル型のチップ構造を採用しているために、電流経路がPNPN素子の面積に比例して増えるためチップサイズを小さくできるからである。つまり、コストに対する効率がよい構造であるといえる。
The SSR 8 having a hybrid configuration of the above-described
これに対し、不利な点は、(1) バーティカル型のチップ構造を得るために、アイソレーションやメサ構造を採用する必要があり、作り難い。(2) 上記(1)のためにプロセスコストが高い。(3) メインサイリスタ4は、光でトリガができない(メインサイリスタ4のトリガ電流としては約10mAが必要であり、光励起で発生するキャリア電流では大幅に不足するため)。
On the other hand, there are disadvantages: (1) In order to obtain a vertical chip structure, it is necessary to adopt an isolation or mesa structure, which is difficult to make. (2) The process cost is high due to the above (1). (3) The
近年、電子業界を取り巻く経済環境は益々厳しくなってきており、電子機器のコストの削減や軽便性の向上が益々強く望まれるようになってきている。このような要求に対応するために、図15に示すような構成を有する従来のSSRにおいて、例えば、部品点数を削減するため、メインサイリスタ4を省略して図14に示すような回路構成のSSRを作製し、上記光トリガ用の双方向フォトサイリスタのみでダイレクトに負荷を制御する試みがなされている。
In recent years, the economic environment surrounding the electronic industry has become increasingly severe, and there has been an increasing demand for reduction in the cost of electronic devices and improvement in convenience. In order to meet such a demand, in the conventional SSR having the configuration as shown in FIG. 15, for example, in order to reduce the number of parts, the
このように、メインサイリスタを省略した回路構成のSSRを作製でき、ダイレクトに負荷を制御できる上記光トリガ用の双方向フォトサイリスタとして、特許第4065825号公報(特許文献1)に開示された双方向フォトサイリスタチップがある。 As described above, the bi-directional photothyristor for the optical trigger that can produce an SSR having a circuit configuration in which the main thyristor is omitted and can directly control the load is disclosed in Japanese Patent No. 4065825 (Patent Document 1). There is a photothyristor chip.
図17は、上記特許文献1に開示された双方向フォトサイリスタチップにおける概略パターンレイアウトを示す。また、図18および図19は、図17におけるB‐B’矢視断面概略図である。尚、図18は光オン時の状態を示し、図19は光オフ時である電圧反転時(転流時)の状態を示す。 FIG. 17 shows a schematic pattern layout in the bidirectional photothyristor chip disclosed in Patent Document 1. 18 and 19 are schematic cross-sectional views taken along the line B-B 'in FIG. FIG. 18 shows a state when the light is on, and FIG. 19 shows a state when the voltage is reversed (commutation) when the light is off.
上記従来の双方向フォトサイリスタチップにおいては、平面的には、図17に示すように、中心線A‐A’とこの中心線に直交する線分B‐B’との交点に対して180度の回転対称に、つまり上記交点に対して点対称のパターンを有している。また、断面的には、図18および図19に示すように、中心線A‐A’と直交する垂直方向の線分C‐C’に対して左右対称に構成されている。以下、中心線A‐A’および線分C‐C’に対して左側のフォトサイリスタをCH1のフォトサイリスタ20aと称する一方、右側のフォトサイリスタをCH2のフォトサイリスタ20bと称する。
In the conventional bidirectional photothyristor chip, as shown in FIG. 17, in plan view, it is 180 degrees with respect to the intersection of the center line AA ′ and the line segment BB ′ orthogonal to the center line. , That is, a point-symmetric pattern with respect to the intersection. Further, as shown in FIGS. 18 and 19, the cross section is configured to be symmetrical with respect to a vertical line segment C-C ′ orthogonal to the center line A-A ′. Hereinafter, the left photothyristor is referred to as
図17,図18および図19において、21はN型シリコン基板、22は高濃度N型拡散領域22aと高濃度P型拡散領域22bとから構成されたショートダイオード(チャネル分離領域)、23はアノード拡散領域(P型)、24はゲート拡散領域(P型)、25はカソード拡散領域(N型)、26はゲート抵抗領域、27はチャネルストッパとしての高濃度N型拡散領域、23a,24a,27aはAl電極である。また、T1,T2はリードフレーム、28a,28b,28a’,28b’はAuワイヤ、29はショットキーバリアダイオードである。
In FIGS. 17, 18 and 19, 21 is an N-type silicon substrate, 22 is a short diode (channel isolation region) composed of a high-concentration N-
上記構成によれば、双方向フォトサイリスタにおける重要な設計パラメータである転流特性を大幅に向上させることができる。したがって、本双方向フォトサイリスタをSSRの光点孤カプラとして用いることによって、メインサイリスタを省略することが可能になるのである。 According to the above configuration, the commutation characteristic, which is an important design parameter in the bidirectional photothyristor, can be greatly improved. Therefore, the main thyristor can be omitted by using the bidirectional photothyristor as the SSR light spot coupler.
ここで、上記「転流特性」とは、転流失敗を起こすこと無く制御可能な最大の動作電流値Icomを表す特性のことである。そして、上記特許文献1に開示された双方向フォトサイリスタチップにおいては、N型シリコン基板21の表面側にショートダイオード22を有している。したがって、図19に示すように、ショートダイオード22によって、転流時において、N型シリコン基板21内の少数キャリア30が回収される。その結果、上記CH2側の正帰還作用によってCH2のフォトサイリスタ20bがオンするという誤動作(転流失敗)が抑制されて、転流特性が改善されるのである。
Here, the “commutation characteristic” is a characteristic representing the maximum operating current value Icom that can be controlled without causing commutation failure. The bidirectional photothyristor chip disclosed in Patent Document 1 has a
上述のように、上記特許文献1に開示された双方向フォトサイリスタチップは、光トリガを目的とした双方向フォトサイリスタであって、負荷を実制御するためのドライバー素子の目的としても作製されており、それらの目的に適したラテラル構造を有している。そのために、プレーナー構造のために作り易く、プロセスコストが安価であるという利点がある。 As described above, the bi-directional photothyristor chip disclosed in Patent Document 1 is a bi-directional photothyristor for the purpose of optical triggering, and is also produced for the purpose of a driver element for actually controlling a load. And has a lateral structure suitable for those purposes. Therefore, there is an advantage that the planar structure is easy to manufacture and the process cost is low.
しかしながら、上記従来の特許文献1に開示された双方向フォトサイリスタチップにおいては、以下のような問題がある。 However, the bidirectional photothyristor chip disclosed in Patent Document 1 has the following problems.
すなわち、上記双方向フォトサイリスタチップのようなラテラル構造のPNPN素子の場合には、電流経路が、互いに対向しているアノード拡散領域(P型)23と、ゲート拡散領域(P型)24とカソード拡散領域(N型)25との複合体(以下、「ゲート拡散領域24/カソード拡散領域25」と記載する)とのうちのCH1のフォトサイリスタ20aまたはCH2のフォトサイリスタ20bの領域に位置する片側と、その幅(奥行き)とに依存するために、チップサイズ(∝コスト)に対する電流効率が悪いと言う問題がある。
That is, in the case of a lateral PNPN element such as the bidirectional photothyristor chip, the current paths are the anode diffusion region (P type) 23, the gate diffusion region (P type) 24, and the cathode that are opposed to each other. One side located in the region of the
そのため、上記特許文献1に開示された双方向フォトサイリスタにおいては、高電流化を図る必要がある。 Therefore, in the bidirectional photothyristor disclosed in Patent Document 1, it is necessary to increase the current.
上記高電流化を図るためには、上記双方向フォトサイリスタのチップサイズを増大させて、電流が流れ込む面の距離(アノード拡散領域23,ゲート拡散領域24およびカソード拡散領域25の幅)を長くすれば可能になる。しかしながら、チップコストが増大することになってしまう。
In order to increase the current, the chip size of the bidirectional photothyristor is increased, and the distance of the surface into which the current flows (the width of the
そこで、この発明の課題は、ラテラル構造のPNPN素子を有すると共に高電流化を図ることが可能な双方向フォトサイリスタチップ、上記双方向フォトサイリスタチップを用いたSSRを提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a bidirectional photothyristor chip having a lateral PNPN element and capable of increasing the current, and an SSR using the bidirectional photothyristor chip.
上記課題を解決するため、この発明の双方向フォトサイリスタチップは、
1つの半導体チップの表面に、互いに離間して形成された第1フォトサイリスタ部および第2フォトサイリスタ部を備え、
上記各フォトサイリスタ部は、一方向に延在すると共にN型またはP型のうち一方の導電型を持つアノード拡散領域と、N型またはP型のうち他方の導電型を持つ基板と、上記アノード拡散領域に対向する上記一方の導電型を持つゲート拡散領域と、このゲート拡散領域内に上記アノード拡散領域に対向して形成されると共に上記他方の導電型を持つカソード拡散領域とを含むPNPN部を有しており、
上記アノード拡散領域と上記ゲート拡散領域とにおける互いに対向する二つの側辺と、上記カソード拡散領域における上記アノード拡散領域と対向する側辺とのうち、少なくとも何れか一つの側辺の平面形状が、上記アノード拡散領域から上記ゲート拡散領域および上記カソード拡散領域に向かって供給される電流が、上記アノード拡散領域の延在方向である上記一方向の中央部へ集中するのを緩和する形状になっている
ことを特徴としている。
In order to solve the above problems, the bidirectional photothyristor chip of the present invention is:
A first photothyristor portion and a second photothyristor portion formed on the surface of one semiconductor chip so as to be separated from each other;
Each of the photothyristor sections includes an anode diffusion region extending in one direction and having one conductivity type of N type or P type, a substrate having the other conductivity type of N type or P type, and the anode A PNPN portion including a gate diffusion region having the one conductivity type facing the diffusion region, and a cathode diffusion region formed in the gate diffusion region facing the anode diffusion region and having the other conductivity type Have
The planar shape of at least one of the two sides opposite to each other in the anode diffusion region and the gate diffusion region and the side opposite to the anode diffusion region in the cathode diffusion region is: The current supplied from the anode diffusion region toward the gate diffusion region and the cathode diffusion region has a shape that relaxes concentration in the central portion of the one direction that is the extending direction of the anode diffusion region. It is characterized by being.
また、この発明のSSRは、
上記この発明の双方向フォトサイリスタチップと、LEDとで構成された光点孤カプラと、
スナバ回路と
で構成されていることを特徴としている。
The SSR of the present invention is
A light spot coupler composed of the bidirectional photothyristor chip of the present invention and an LED;
It is characterized by comprising a snubber circuit.
以上より明らかなように、この発明の双方向フォトサイリスタチップは、上記アノード拡散領域から上記ゲート拡散領域および上記カソード拡散領域に向かって供給される電流が、上記一方向の中央部に集中することを緩和することができる。すなわち、上記アノード拡散領域と上記ゲート拡散領域/上記カソード拡散領域との間に突入電流であるサージ電流が流れた場合に、電流が上記一方向の中央部に集中するのを緩和することができる。 As is clear from the above, in the bidirectional photothyristor chip of the present invention, the current supplied from the anode diffusion region toward the gate diffusion region and the cathode diffusion region is concentrated in the central portion in the one direction. Can be relaxed. That is, when a surge current that is an inrush current flows between the anode diffusion region and the gate diffusion region / the cathode diffusion region, it is possible to reduce the concentration of the current in the central portion in the one direction. .
したがって、この発明によれば、上記ゲート拡散領域/上記カソード拡散領域の接合破壊を防止して突入電流サージ耐圧を上げることができ、ラテラル構造のPNPN素子を有する双方向フォトサイリスタチップの高電流化を図って電流効率を高めることができる。 Therefore, according to the present invention, the breakdown of the gate diffusion region / the cathode diffusion region can be prevented to increase the inrush current surge withstand voltage, and the bidirectional photothyristor chip having a lateral PNPN element can be increased in current. As a result, current efficiency can be improved.
また、この発明のSSRは、LEDからの光信号に応じてダイレクトに負荷を制御するために、ラテラル構造のPNPN素子を有する双方向フォトサイリスタチップを用いた場合であっても、電流効率を上げることが可能な光点弧カプラを用いている。したがって、負荷を制御するためのメインサイリスタを省略することが可能になり、部品点数の少ない安価で高性能なSSRを実現できる。 Further, the SSR of the present invention increases current efficiency even when a bidirectional photothyristor chip having a lateral PNPN element is used to directly control a load according to an optical signal from an LED. It is possible to use a light ignition coupler. Therefore, the main thyristor for controlling the load can be omitted, and an inexpensive and high-performance SSR with a small number of parts can be realized.
以下、この発明を図示の実施の形態により詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
・第1実施の形態
図1は、本実施の形態の双方向フォトサイリスタチップにおける概略パターンレイアウトを示し、図2は図1におけるD‐D'矢視断面概略図である。
First Embodiment FIG. 1 shows a schematic pattern layout in a bidirectional photothyristor chip of this embodiment, and FIG. 2 is a schematic cross-sectional view taken along the line DD ′ in FIG.
本実施の形態の双方向フォトサイリスタチップは、図1および図2に示すように、チップを構成するN型シリコン基板41の表面に、互いに離間して形成されたCH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとで構成されている。
As shown in FIGS. 1 and 2, the bidirectional photothyristor chip of the present embodiment includes a
上記第1フォトサイリスタ42aおよび第2フォトサイリスタ42bは、夫々、P型のアノード拡散領域43と、アノード拡散領域43に対向するP型のゲート拡散領域44と、ゲート拡散領域44内にアノード拡散領域43に対向して形成されたN型のカソード拡散領域45を有している。こうして、アノード拡散領域43からカソード拡散領域45に向かってPNPN部が形成される。尚、46はゲート抵抗領域である。
The
また、上記チップの周辺に沿って、チャネルストッパとしての高濃度N型拡散領域47が形成されている。さらに、高濃度N型拡散領域47上に破線で示すようにAl電極47aが形成されている。また、アノード拡散領域43を覆うようにAl電極(破線表示)43aが形成され、ゲート拡散領域44,カソード拡散領域45およびゲート抵抗領域46を覆うようにAl電極(破線表示)44aが形成されている。
A high-concentration N-
上記双方向フォトサイリスタは、平面的には、図1に示すように、中心線E‐E’とこの中心線に直交する線分D‐D’との交点に対して180度の回転対称に、つまり上記交点に対して略点対称のパターンを有している。また、断面的には、図2に示すように、中心線E‐E’と直交する垂直方向の線分F‐F’に対して略左右対称に構成されている。すなわち、中心線E‐E’および線分F‐F’に対して左側のフォトサイリスタが上記CH1の第1フォトサイリスタ42aであり、右側のフォトサイリスタが上記CH2の第2フォトサイリスタ42bである。
As shown in FIG. 1, the bidirectional photothyristor has a rotational symmetry of 180 degrees with respect to the intersection of a center line EE ′ and a line segment DD ′ orthogonal to the center line. That is, it has a substantially point-symmetric pattern with respect to the intersection point. Further, as shown in FIG. 2, the cross section is substantially symmetrical with respect to a vertical line segment F-F ′ orthogonal to the center line E-E ′. That is, the left photothyristor is the CH1
さらに、上記CH1の第1フォトサイリスタ42aのアノード拡散領域43上のAl電極43aと、CH2の第2フォトサイリスタ42bのカソード拡散領域45上のAl電極44aとが、Auワイヤ48a,48bによってリードフレームT1に接続されている。また、CH1の第1フォトサイリスタ42aにおけるカソード拡散領域45上のAl電極44aと、CH2の第2フォトサイリスタ42bにおけるアノード拡散領域43上のAl電極43aとが、Auワイヤ48a’,48b’によってリードフレームT2に接続されている。こうして、CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとが、逆並列にワイヤーボンドで配線されている。
Further, the
さらに、本双方向フォトサイリスタチップでは、上記第1フォトサイリスタ42aおよび第2フォトサイリスタ42bにおいて、アノード拡散領域43およびカソード拡散領域45の長手方向を第1方向、この第1方向に垂直な方向であってN型シリコン基板41の表面に略平行な方向を第2方向とした場合に、上記第2方向において、チップ最外周のダイシング面のうちゲート拡散領域44に対向するダイシング面と当該ゲート拡散領域44との間の距離Xを、400μm以内に設定している。
Further, in the bidirectional photothyristor chip, in the
以下、図3および図4を参照しながら、転流特性IcomがX≦400μmの領域で改善される理由について説明する。図3および図4は、図2と同じ、図1のD‐D'矢視断面概略図であり、上記距離Xは「X≦400μm」である。但し、図3は光オン時の状態を示し、図4は光オフ時である電圧反転時(転流時)の状態を示す。 Hereinafter, the reason why the commutation characteristic Icom is improved in the region of X ≦ 400 μm will be described with reference to FIGS. 3 and 4. 3 and 4 are schematic cross-sectional views taken along the line DD ′ of FIG. 1 as in FIG. 2, and the distance X is “X ≦ 400 μm”. However, FIG. 3 shows a state when the light is on, and FIG. 4 shows a state when the voltage is reversed (commutation) when the light is off.
図3に示すように、上記CH1側における第1フォトサイリスタ42aのオン時に発生した少数キャリア49は、図4に示す転流時には、本双方向フォトサイリスタの電位勾配によって、CH1の第1フォトサイリスタ42aにおけるアノード拡散領域43、あるいは、CH2の第2フォトサイリスタ42bにおけるゲート拡散領域44に回収される。その場合に、CH2側のゲート拡散領域44に回収される少数キャリアの量がある臨界値を超えると、CH2の第2フォトサイリスタ42bにおける上記PNPN部を構成するNPNトランジスタがオンし、CH2の第2フォトサイリスタ42bの正帰還を促して、第2フォトサイリスタ42bがオンして、上記「転流失敗」を招くことになる。
As shown in FIG. 3, the
そこで、上記「転流失敗」を抑制するためには、できる限り動作電流の臨界値Icomを増大させる必要がある。そして、Icomを増大させるためには、CH2側のゲート拡散領域44に回収される少数キャリアの量を抑制する必要がある。
Therefore, in order to suppress the “commutation failure”, it is necessary to increase the critical value Icom of the operating current as much as possible. In order to increase Icom, it is necessary to suppress the amount of minority carriers collected in the
ここで、上記CH1の第1フォトサイリスタ42aにおけるチップ外周のダイシング面とゲート拡散領域44との間の距離Xを縮小すると、図3に示すようにオン時にCH1側で発生した少数キャリア49が、CH2側に移動する前に、図4に示すように、CH1側のダイシング面に回収されることになる。
Here, when the distance X between the dicing surface on the outer periphery of the chip and the
したがって、上記チップ外周のダイシング面とゲート拡散層44との距離Xは、本双方向フォトサイリスタにおける上記転流特性以外の特性(例えば、耐圧等の特性)を満足した上で、最大限に縮小することが望ましい。特に、X≦400μmとすることが望ましい。
Therefore, the distance X between the dicing surface on the outer periphery of the chip and the
このように、本実施の形態においては、上記第1フォトサイリスタ42aおよび第2フォトサイリスタ42bは、上記第2方向において、チップ最外周のダイシング面とゲート拡散領域44との間の距離Xを、400μm以内に設定している。
As described above, in the present embodiment, the
したがって、例えば、オン時に上記CH1側で発生した少数キャリア49が、CH2側に移動する前に、図4に示すように、CH1側のダイシング面に回収されることになる。その結果、上記ショットキーバリアダイオードや上記チャネル分離領域が無くても、上記転流特性を大幅に向上させることができる。
Therefore, for example, the
そのために、チップ面積の増大を抑制し、且つ1チップで光点孤して負荷を制御する機能を有してSSRのメインサイリスタを省略できる、安価な双方向フォトサイリスタチップを得ることができるのである。 Therefore, an inexpensive bi-directional photothyristor chip can be obtained that has the function of controlling the load by suppressing the increase in the chip area and controlling the load in a single chip and omitting the SSR main thyristor. is there.
ところで、上記構成における双方向フォトサイリスタチップにおいて、高電流化を図るためには、突入電流のサージ耐量を上げて定格電流値を上げる必要がある。一般的には、定格電流値の10倍の突入電流サージ耐量が必要とされ、例えば定格電流値が0.3Aである定格品の場合には、3Aの突入電流サージ耐量が必要とされている。 By the way, in the bidirectional photothyristor chip configured as described above, in order to increase the current, it is necessary to increase the surge current resistance of the inrush current and increase the rated current value. In general, an inrush current surge resistance of 10 times the rated current value is required. For example, in the case of a rated product having a rated current value of 0.3 A, an inrush current surge resistance of 3 A is required. .
図1に示す本双方向フォトサイリスタチップのパターンレイアウトにおいて、CH1の第1フォトサイリスタ42aまたはCH2の第2フォトサイリスタ42bにおける互いに対向する一直線状の側辺を有するアノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間に突入電流であるサージ電流を流すと、図3に示すように、アノード拡散領域43の側部から横の方向(ラテラル方向)へ流れる電流が、ゲート拡散領域44/カソード拡散領域45の上記第1方向中央部に集中して接合破壊が発生してしまう。したがって、本双方向フォトサイリスタチップの高電流化を図る上で、チップの上記第1方向中央部への電流集中を緩和する必要がある。
In the pattern layout of the bidirectional photothyristor chip shown in FIG. 1, an
この発明は、上記アノード拡散領域43とゲート拡散領域44とカソード拡散領域45とのパターン構造の変更によって、上記チップの上記第1方向中央部への電流集中の緩和を図るものである。
The present invention is intended to alleviate current concentration at the center in the first direction of the chip by changing the pattern structure of the
先ず、本実施の形態においては、上記カソード拡散領域45におけるアノード拡散領域43に対向する側辺の形状を変更することによって、上記チップの上記第1方向中央部への電流集中を緩和する。
First, in the present embodiment, by changing the shape of the side of the
図5は、図1に示すパターンレイアウトにおける上記第1フォトサイリスタ42a側のアノード拡散領域43とゲート拡散領域44とカソード拡散領域45とのパターン概略図を示す。図5において、アノード拡散領域43およびゲート拡散領域44のパターンは、図1に示すパターンレイアウトの場合と同様に矩形を成している。これに対し、カソード拡散領域45のパターンは、アノード拡散領域43に対向する側辺45aの上記第1方向中央部に、矩形状の切り欠き部50を形成している。
FIG. 5 shows a schematic pattern diagram of the
こうすることによって、上記アノード拡散領域43と、ゲート拡散領域44/カソード拡散領域45(ゲート拡散領域44とカソード拡散領域45との複合体)との間に突入電流が流れた場合に、アノード拡散領域43からゲート拡散領域44/カソード拡散領域45に供給される電流のうち上記第1方向中央部に集中している電流の一部が、切り欠き部50における中央壁50aよりもPゲート接合面からの距離が近い両側壁50b,50cに向かって流れる。尚、上記「Pゲート接合面」とは、P型のゲート拡散領域44におけるN型シリコン基板41との接合面であり、ゲート拡散領域44のアノード拡散領域43に対向する側面である。
Thus, when an inrush current flows between the
こうして、上記ゲート拡散領域44/カソード拡散領域45の上記第1方向中央部に集中している電流が両側壁50b,50cに分散されることによって、上記第1方向中央部への電流集中が緩和される。その結果、ゲート拡散領域44/カソード拡散領域45の接合破壊が防止されて、突入電流サージ耐圧を上げることができるのである。
Thus, the current concentrated in the first direction central portion of the
ここで、上記ゲート拡散領域44/カソード拡散領域45の接合破壊は、破壊の初動においては、接合が相対的に最も浅いカソード拡散領域45が破壊され、その後破壊はゲート拡散領域44に波及する。ゲート拡散領域44/カソード拡散領域45の何れの箇所まで接合破壊が進むかは突入電流量に依存し、カソード拡散領域45のみの破壊で接合破壊が留まる場合もある。
Here, in the breakdown of the junction between the
図6は、突入電流のサージ耐量と双方向フォトサイリスタチップのチップ面積との関係を示す。本実施の形態におけるカソード拡散領域45のパターンを用いることによって、チップ面積が1mm2〜8mm2において、サージ耐量を上げることができる。尚、サージ耐量は、チップ面積に比例して上がることはない。その理由は、電流集中箇所に偏りがあるためである。
FIG. 6 shows the relationship between the surge resistance of inrush current and the chip area of the bidirectional photothyristor chip. By using the pattern of the
以上のごとく、本実施の形態においては、双方向フォトサイリスタチップは、平面的には、図1に示すように、中心線E‐E’とこの中心線に直交する線分D‐D’との交点に対して180度の回転対称に、つまり上記交点に対して点対称のパターンを有しており、断面的には、図2に示すように、中心線E‐E’と直交する垂直方向の線分F‐F’に対して左右対称に構成されている。そして、中心線E‐E’および線分F‐F’に対して左側にCH1の第1フォトサイリスタ42aを形成し、右側にCH2の第2フォトサイリスタ42bを形成している。
As described above, in the present embodiment, the bidirectional photothyristor chip has a center line EE ′ and a line segment DD ′ orthogonal to the center line as shown in FIG. 2 has a rotational symmetry of 180 degrees with respect to the intersection point, that is, a point-symmetric pattern with respect to the intersection point, and is perpendicular to the center line EE ′ as shown in FIG. It is configured symmetrically with respect to the direction line segment FF ′. The
そして、上記第1フォトサイリスタ42aおよび第2フォトサイリスタ42bは、夫々、P型のアノード拡散領域43と、アノード拡散領域43に対向するP型のゲート拡散領域44と、ゲート拡散領域44内にアノード拡散領域43に対向して形成されたN型のカソード拡散領域45を有している。また、上記第2方向において、チップ最外周のダイシング面とゲート拡散領域44との間の距離Xを、400μm以内に設定している。
The
したがって、例えば、オン時に上記CH1側で発生した少数キャリア49を、CH2側に移動する前にCH1側のダイシング面に回収することができる。その結果、チップ面積の増大させること無くSSRのメインサイリスタを省略でき、安価な双方向フォトサイリスタチップを得ることができる。
Therefore, for example, the
さらに、上記カソード拡散領域45のパターンは、アノード拡散領域43に対向する側辺45aの上記第1方向中央部に、矩形状の切り欠き部50を形成している。そのため、アノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間に突入電流が流れた場合に、アノード拡散領域43からゲート拡散領域44/カソード拡散領域45に供給される電流のうち上記第1方向中央部に集中している電流を、切り欠き部50の両側壁50b,50cに分散させることができ、ゲート拡散領域44/カソード拡散領域45の上記第1方向中央部への電流集中を緩和することができる。
Further, the pattern of the
したがって、上記ゲート拡散領域44/カソード拡散領域45の接合破壊を防止して突入電流サージ耐圧を上げることができ、高電流化を図ることができるのである。
Therefore, the breakdown of the junction between the
尚、本実施の形態においては、上記カソード拡散領域45の側辺45aの上記第1方向中央部に、矩形状の切り欠き部50を形成している。しかしながら、上記切り欠き部の形状は矩形に限定されるものではなく、半円形や楕円形等であっても良い。要は、ゲート拡散領域44における上記Pゲート接合面から側辺45aまでの上記第2方向への距離が、上記第1方向中央部において最大になるような形状であれば良いのである。
In the present embodiment, a
・第2実施の形態
本実施の形態の双方向フォトサイリスタチップにおける基本のパターンレイアウトは、上記第1実施の形態において図1に示すパターンレイアウトと同じである。また、基本の縦断面図は、上記第1実施の形態において図2に示すD‐D'矢視断面概略図と同じである。
Second Embodiment The basic pattern layout in the bidirectional photothyristor chip of the present embodiment is the same as the pattern layout shown in FIG. 1 in the first embodiment. Further, the basic longitudinal sectional view is the same as the sectional view taken along the line DD ′ shown in FIG. 2 in the first embodiment.
したがって、本実施の形態の双方向フォトサイリスタチップにおいても、チップ面積の増大を抑制し、且つ1チップで光点孤して負荷を制御する機能を有してSSRのメインサイリスタを省略できる、安価な双方向フォトサイリスタチップを得ることができるのである。 Therefore, the bidirectional photothyristor chip according to the present embodiment also has a function of controlling the load by suppressing the increase of the chip area and controlling the load with a single chip, so that the SSR main thyristor can be omitted. A simple bidirectional photothyristor chip can be obtained.
尚、上述のことは、以下の総ての実施の形態においても同様である。 In addition, the above-mentioned thing is the same also in all the following embodiments.
本実施の形態においては、上記第1実施の形態の場合と同様に、上記カソード拡散領域45におけるアノード拡散領域43に対向する側辺の形状を変更することによって、上記チップの上記第1方向中央部への電流集中を緩和するものである。
In the present embodiment, as in the case of the first embodiment, by changing the shape of the side of the
図7は、図1に示すパターンレイアウトにおける上記第1フォトサイリスタ42a側のアノード拡散領域43とゲート拡散領域44とカソード拡散領域45とのパターン概略図を示す。図7において、アノード拡散領域43およびゲート拡散領域44のパターンは、図1に示すパターンレイアウトの場合と同様に矩形を成している。これに対し、カソード拡散領域45のパターンは、上記第1方向中央で51aと51bとに二分割されている。そして、第1カソード拡散領域51aと第2カソード拡散領域51bとにおける互いに対向する上記分割面である端面52a,52bに、上記Pゲート接合面からの距離が近い程両端面52a,52bの間隔が広がるような傾斜を設けている。つまり、上記Pゲート接合面からの距離に反比例して両端面52a,52b間の距離が小さくなっている。
FIG. 7 is a schematic pattern diagram of the
こうすることによって、上記カソード拡散領域45におけるゲート拡散領域44との接合面であるカソード接合面の長さを効率よく増大させることができる。そして、アノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間に突入電流が流れた場合に、アノード拡散領域43からゲート拡散領域44/カソード拡散領域45に供給される電流のうち上記第1方向中央部に集中している電流の一部が、第1カソード拡散領域51aの端面52aと第2カソード拡散領域51bの端面52bとにおける上記Pゲート接合面からの距離が近いPゲート接合面側の領域に向かって流れる。
By doing so, the length of the cathode junction surface which is the junction surface with the
こうして、上記ゲート拡散領域44/カソード拡散領域45の上記第1方向中央部に集中している電流が、上記両端面52a,52bにおけるPゲート接合面側の領域に広がって分散されることによって、上記第1方向中央部への電流集中が緩和される。その結果、ゲート拡散領域44/カソード拡散領域45の接合破壊が防止されて、突入電流サージ耐圧を上げることができるのである。
Thus, the current concentrated in the first direction central portion of the
以上のごとく、本実施の形態においては、双方向フォトサイリスタチップは、上記第1実施の形態の場合と同様に、チップ面積の増大させること無くSSRのメインサイリスタを省略でき、安価な双方向フォトサイリスタチップを得ることができる。 As described above, in the present embodiment, the bidirectional photothyristor chip can omit the SSR main thyristor without increasing the chip area as in the case of the first embodiment, and the inexpensive bidirectional photothyristor chip can be omitted. A thyristor chip can be obtained.
さらに、上記カソード拡散領域45のパターンは、上記第1方向中央で51aと51bとに二分割し、互いに対向する第1カソード拡散領域51aの端面52aと第2カソード拡散領域51bの端面52bとに、上記Pゲート接合面からの距離に反比例して両端面52a,52b間の距離が小さくなるような傾斜を設けている。
Further, the pattern of the
したがって、上記アノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間に突入電流が流れた場合に、ゲート拡散領域44/カソード拡散領域45の上記第1方向中央部に集中している電流を上記両端面52a,52bにおけるPゲート接合面側の領域に広がって分散させることができ、上記第1方向中央部への電流集中を緩和することができる。
Therefore, when an inrush current flows between the
その結果、上記ゲート拡散領域44/カソード拡散領域45の接合破壊を防止して突入電流サージ耐圧を上げることができ、高電流化を図ることができるのである。
As a result, the breakdown of the junction between the
・第3実施の形態
本実施の形態においては、上記第1実施の形態の場合と同様に、上記カソード拡散領域45におけるアノード拡散領域43に対向する側辺の形状を変更することによって、上記チップの上記第1方向中央部への電流集中を緩和するものである。
Third Embodiment In the present embodiment, as in the case of the first embodiment, the tip of the
図8において、上記第1フォトサイリスタ42a側のアノード拡散領域43およびゲート拡散領域44のパターンは、図1に示すパターンレイアウトの場合と同様に矩形を成している。これに対して、カソード拡散領域45のパターンは、アノード拡散領域43に対向する側辺45aが、上記第1方向中央における上記Pゲート接合面からの距離が上記第1方向両端部より長くなるように、上記中央部が窪んだ円弧状の形状になっている。
In FIG. 8, the pattern of the
こうすることによって、上記アノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間に突入電流が流れた場合に、アノード拡散領域43からゲート拡散領域44/カソード拡散領域45に供給される電流のうち上記第1方向中央部に集中している電流の一部が、カソード拡散領域45における上記Pゲート接合面からの距離が短い上記両端部に向かって流れることになる。
Thus, when an inrush current flows between the
こうして、上記ゲート拡散領域44/カソード拡散領域45の上記第1方向中央部に集中している電流が、カソード拡散領域45の上記両端部側に広がって分散されることによって、上記第1方向中央部への電流集中が緩和される。その結果、ゲート拡散領域44/カソード拡散領域45の接合破壊が防止されて、突入電流サージ耐圧を上げることができる。その結果、高電流化を図ることができるのである。
Thus, the current concentrated in the central portion in the first direction of the
すなわち、本実施の形態によれば、チップ面積の増大を抑制し、安価で且つ高電流化を図ることが可能な双方向フォトサイリスタチップを得ることができるのである。 That is, according to the present embodiment, it is possible to obtain a bidirectional photothyristor chip that suppresses an increase in chip area, is inexpensive, and can achieve a high current.
・第4実施の形態
本実施の形態においては、上記ゲート拡散領域44におけるアノード拡散領域43に対向する側辺44bの形状を変更することによって、上記チップの上記第1方向中央部への電流集中を緩和するものである。
Fourth Embodiment In the present embodiment, the current concentration at the central portion in the first direction of the chip is changed by changing the shape of the
図9において、上記第1フォトサイリスタ42a側のアノード拡散領域43およびカソード拡散領域45のパターンは、図1に示すパターンレイアウトの場合と同様に矩形を成している。これに対して、ゲート拡散領域44のパターンは、アノード拡散領域43に対向する側辺44bが、上記第1方向中央における上記カソード接合面からの距離が上記第1方向両端部より長くなるように、上記中央部が突出した円弧状の形状になっている。
In FIG. 9, the pattern of the
こうすることによって、上記アノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間に突入電流が流れた場合に、アノード拡散領域43からゲート拡散領域44/カソード拡散領域45に供給される電流は、アノード拡散領域43からの距離がより近い上記第1方向中央部に集中する。そして、上記第1方向中央部に集中している電流の一部が、カソード拡散領域45における上記Pゲート接合面からの距離が短い上記両端部側に向かって流れることになる。
Thus, when an inrush current flows between the
こうして、上記ゲート拡散領域44/カソード拡散領域45の上記第1方向中央部に集中している電流が、カソード拡散領域45の上記両端部側に広がって分散されることによって、上記第1方向中央部への電流集中が緩和される。その結果、ゲート拡散領域44/カソード拡散領域45の接合破壊が防止されて、突入電流サージ耐圧を上げることができる。その結果、高電流化を図ることができるのである。
Thus, the current concentrated in the central portion in the first direction of the
すなわち、本実施の形態によれば、チップ面積の増大を抑制し、安価で且つ高電流化を図ることが可能な双方向フォトサイリスタチップを得ることができるのである。 That is, according to the present embodiment, it is possible to obtain a bidirectional photothyristor chip that suppresses an increase in chip area, is inexpensive, and can achieve a high current.
・第5実施の形態
本実施の形態においては、上記ゲート拡散領域44およびカソード拡散領域45におけるアノード拡散領域43に対向する側辺44b,45aの形状を変更することによって、上記チップの上記第1方向中央部への電流集中を緩和するものである。
Fifth Embodiment In the present embodiment, the first side of the chip is changed by changing the shape of the
図10において、上記第1フォトサイリスタ42a側のアノード拡散領域43のパターンは、図1に示すパターンレイアウトの場合と同様に矩形を成している。これに対して、ゲート拡散領域44およびカソード拡散領域45のパターンは、アノード拡散領域43に対向する側辺44bおよび側辺45aが、上記第1方向中央におけるアノード拡散領域43からの距離が上記第1方向両端部より長くなるように、上記中央部が窪んだ円弧状の形状になっている。但し、カソード拡散領域45の側辺45aにおける上記Pゲート接合面からの距離は、上記第1方向全域に亘って略等しくなっている。
In FIG. 10, the pattern of the
こうすることによって、上記ゲート拡散領域44とカソード拡散領域45とにおけるアノード拡散領域43からの距離が、上記第1方向中央部の「長」から両端部の「短」に向かって滑らかに変化しているので、アノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間に突入電流が流れた場合に、アノード拡散領域43からゲート拡散領域44/カソード拡散領域45に供給される電流が上記第1方向に略均一になり、上記第1方向中央部への電流集中が緩和される。
By doing so, the distance from the
したがって、上記ゲート拡散領域44/カソード拡散領域45の接合破壊が防止されて突入電流サージ耐圧を上げることができ、高電流化を図ることができるのである。
Therefore, the breakdown of the
すなわち、本実施の形態によれば、チップ面積の増大を抑制し、安価で且つ高電流化を図ることが可能な双方向フォトサイリスタチップを得ることができるのである。 That is, according to the present embodiment, it is possible to obtain a bidirectional photothyristor chip that suppresses an increase in chip area, is inexpensive, and can achieve a high current.
・第6実施の形態
本実施の形態においては、上記アノード拡散領域43におけるゲート拡散領域44に対向する側辺43bの形状を変更することによって、上記チップの上記第1方向中央部への電流集中を緩和するものである。
Sixth Embodiment In the present embodiment, the current concentration in the central portion in the first direction of the chip is changed by changing the shape of the
図11において、上記第1フォトサイリスタ42a側のゲート拡散領域44およびカソード拡散領域45のパターンは、図1に示すパターンレイアウトの場合と同様に矩形を成している。これに対して、アノード拡散領域43のパターンは、ゲート拡散領域44に対向する側辺43bが、上記第1方向中央におけるゲート拡散領域44からの距離が上記第1方向両端部よりも長くなるように、上記中央部が窪んだ円弧状の形状になっている。
In FIG. 11, the pattern of the
こうすることによって、上記アノード拡散領域43におけるゲート拡散領域44からの距離が、上記第1方向中央部の「長」から両端部の「短」に向かって滑らかに変化しているので、アノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間に突入電流が流れた場合に、アノード拡散領域43からゲート拡散領域44/カソード拡散領域45に供給される電流が上記第1方向に略均一になり、上記第1方向中央部への電流集中が緩和される。
As a result, the distance from the
したがって、上記ゲート拡散領域44/カソード拡散領域45の接合破壊を防止して突入電流サージ耐圧を上げることができ、高電流化を図ることができるのである。
Therefore, the breakdown of the junction between the
すなわち、本実施の形態によれば、チップ面積の増大を抑制し、安価で且つ高電流化を図ることが可能な双方向フォトサイリスタチップを得ることができるのである。 That is, according to the present embodiment, it is possible to obtain a bidirectional photothyristor chip that suppresses an increase in chip area, is inexpensive, and can achieve a high current.
・第7実施の形態
本実施の形態においては、上記アノード拡散領域43におけるゲート拡散領域44に対向する側辺43bと、ゲート拡散領域44およびカソード拡散領域45におけるアノード拡散領域43に対向する側辺44b,45aとの形状を変更することによって、上記チップの上記第1方向中央部への電流集中を緩和するものである。
Seventh Embodiment In the present embodiment, the
図12において、上記第1フォトサイリスタ42a側のアノード拡散領域43のパターンは、ゲート拡散領域44に対向する側辺43bが上記中央部が窪んだ円弧状の形状になっている。同様に、ゲート拡散領域44およびカソード拡散領域45のパターンは、アノード拡散領域43に対向する側辺44bおよび側辺45aが上記中央部が窪んだ円弧状の形状になっている。但し、カソード拡散領域45の側辺45aにおける上記Pゲート接合面からの距離は、上記第1方向全域に亘って略等しくなっている。
In FIG. 12, the pattern of the
こうすることによって、上記アノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間の距離が、上記第1方向中央部の「長」から両端部の「短」に向かって滑らかに、且つ上記第5実施の形態および上記第6実施の形態よりも大きく変化しているので、アノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間に突入電流が流れた場合に、アノード拡散領域43からゲート拡散領域44/カソード拡散領域45に供給される電流が上記第1方向により均一になり、上記第1方向中央部への電流集中が緩和される。
By doing so, the distance between the
したがって、上記ゲート拡散領域44/カソード拡散領域45の接合破壊を防止して突入電流サージ耐圧を上げることができ、高電流化を図ることができるのである。
Therefore, the breakdown of the junction between the
尚、本実施の形態は、上記第6実施の形態におけるアノード拡散領域43のパターン構成を、上記第5実施の形態におけるゲート拡散領域44およびカソード拡散領域45のパターンに適用した場合に相当している。しかしながら、この発明は、上記第5実施の形態に限定されるものではなく、上記第1実施の形態〜上記第4実施の形態の何れの実施の形態に適用しても一向に構わない。
The present embodiment corresponds to the case where the pattern configuration of the
・第8実施の形態
本実施の形態においては、上記アノード拡散領域43上のAl電極43aとカソード拡散領域45上のAl電極44aに対するAuワイヤ48a,48a’を接続する位置によって、上記チップの上記第1方向中央部への電流集中を緩和するものである。
Eighth Embodiment In the present embodiment, the tip of the chip is changed according to the position where the
図13は、図1に示すパターンレイアウトにおける第1フォトサイリスタ42a側のアノード拡散領域43とゲート拡散領域44とカソード拡散領域45とのパターン概略図を示す。ここで、本実施の形態におけるアノード拡散領域43とゲート拡散領域44とカソード拡散領域45とのパターンは、上記第1実施の形態において図5に示すパターンと同一のパターンを有している。したがって、カソード拡散領域45の上記第1方向中央部に集中する電流を切り欠き部50の両側壁50b,50cに分散させることができ、カソード拡散領域45の上記第1方向中央部への電流集中を緩和することができる。
FIG. 13 shows a schematic pattern diagram of the
さらに、本実施の形態においては、上記N型シリコン基板41のチップにおける上記第1方向中央を通り、且つ上記線分D‐D’(図1参照)に平行な線分をチップセンターラインCLとし、チップセンターラインCLからカソード拡散領域45の両端面45b,45cまでの距離のうちの最短距離をLとした場合に、チップセンターラインCLからの距離がL/2であってチップセンターラインCLと平行な線分G‐G’および線分H‐H’を考える。そして、アノード拡散領域43における線分G‐G’と線分H‐H’との交差位置に、アノード拡散領域43上のAl電極43a(図1参照)をリードフレームT1(図1参照)にワイヤボンディングするAuワイヤ48a用の金属ボール53a,53bを形成する。同様に、カソード拡散領域45における線分G‐G’と線分H‐H’との交差位置に、カソード拡散領域45上のAl電極44a(図1参照)をリードフレームT2(図1参照)にワイヤボンディングするAuワイヤ48a’用の金属ボール54a,54bを形成するのである。
Furthermore, in the present embodiment, a line segment passing through the center in the first direction and parallel to the line segment DD ′ (see FIG. 1) in the chip of the N-
つまり、本実施の形態においては、上記アノード拡散領域43のリードフレームT1への接続と、カソード拡散領域45のリードフレームT2への接続とを、チップセンターラインCLの両側におけるチップセンターラインCLからL/2の距離の2箇所で行うのである。
That is, in the present embodiment, the connection of the
したがって、本実施の形態によれば、上記リードフレームT1から上記アノード拡散領域43への電流の供給位置、および、カソード拡散領域45からリードフレームT2への電流の流出位置を、チップセンターラインCLの両側におけるチップセンターラインCLからL/2の等距離の2箇所に分散させることができる。
Therefore, according to the present embodiment, the current supply position from the lead frame T1 to the
すなわち、本実施の形態においては、上記カソード拡散領域45における側辺45aの上記第1方向中央部に矩形状の切り欠き部50を形成して、カソード拡散領域45の上記第1方向中央部に集中する電流を切り欠き部50の両側壁50b,50cに分散させることに加えて、上記アノード拡散領域43への電流の供給位置およびカソード拡散領域45からの電流の流出位置を、上記第1方向中央部からL/2の距離の2箇所に分散させるようにしている。そのために、アノード拡散領域43とゲート拡散領域44/カソード拡散領域45との間に突入電流が流れた場合に、アノード拡散領域43からゲート拡散領域44/カソード拡散領域45に供給される電流が上記第1方向中央部に集中することをさらに防止して、上記第1方向中央部への電流集中を更に緩和することができるのである。
That is, in the present embodiment, a
尚、本実施の形態においては、ボールボンディングを例に挙げて説明したが、ウェッジボンディングの場合でも同様である。 In the present embodiment, ball bonding has been described as an example, but the same applies to wedge bonding.
また、本実施の形態においては、上記アノード拡散領域43のリードフレームT1への接続とカソード拡散領域45のリードフレームT2への接続とを、チップセンターラインCLの両側におけるチップセンターラインCLからL/2の距離の2箇所で行う構成を、上記第1実施の形態に適用した場合を例に説明した。しかしながら、この発明はこれに限定されるものではなく、第2実施の形態〜第7実施の形態の何れの実施の形態に適用しても一向に構わない。
In the present embodiment, the
・第9実施の形態
本実施の形態は、上記第1実施の形態から上記第8実施の形態までの何れかにおける双方向フォトサイリスタチップを用いた光点孤カプラ、および、その光点孤カプラを用いたSSRに関する。
Ninth Embodiment This embodiment is a light spot coupler using a bidirectional photothyristor chip according to any one of the first embodiment to the eighth embodiment, and the light spot coupler. It relates to SSR using.
図14は、本実施の形態におけるSSRの回路構成を示す。本実施の形態におけるSSRは、図15に示すような構成を有する従来のSSRにおいて、例えば、部品点数を削減するために、メインサイリスタ4を省略したものである。そこで、図14においては、図15に示すSSRと同じ部材には、図15と同じ番号を付している。
FIG. 14 shows a circuit configuration of the SSR in the present embodiment. The SSR in the present embodiment is obtained by omitting the
本実施の形態における光トリガ用の双方向フォトサイリスタ2としては、高電流化を図ることができるラテラル構造のPNPN素子を有する、上記第1実施の形態から上記第8実施の形態までの何れかの実施の形態における双方向フォトサイリスタチップを用いている。したがって、この双方向フォトサイリスタ2と発光素子1とで成る光点弧カプラ3では、発光素子1からの光信号に応じてダイレクトに負荷を制御するために、ラテラル構造のPNPN素子を有する双方向フォトサイリスタチップ2を用いた場合であっても、電流効率を上げることができる。
As the
さらに、本実施の形態におけるSSR8は、上記発光素子1からの光信号に応じてダイレクトに負荷を制御することを可能にする、電流効率の高い光点弧カプラ3と、スナバ回路7とを用いている。したがって、負荷を制御するためのメインサイリスタを省略することが可能になり、部品点数の少ない安価で高性能なSSR8を実現できるのである。
Further, the
尚、上記各実施の形態においては、図1および図2に示すように、CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとは、共に、アノード拡散領域43がゲート拡散領域44よりも中心線E‐E’側に配置されている。
In each of the above-described embodiments, as shown in FIGS. 1 and 2, both the
しかしながら、この発明は、必ずしも上記アノード拡散領域43がゲート拡散領域44よりも中心線E‐E’側に配置されている必要はない。CH1の第1フォトサイリスタ42aとCH2の第2フォトサイリスタ42bとは、共に、ゲート拡散領域44がアノード拡散領域43よりも中心線E‐E’側に配置されていても差し支えない。
However, according to the present invention, the
この場合も図1および図2に示す双方向フォトサイリスタチップの場合と同様に、チップ最外周のダイシング面とゲート拡散領域44との間の距離Xを400μm以内に設定することによって、例えば、オン時に上記CH1側で発生した少数キャリアが、CH2側に移動する前に、CH1側のダイシング面に回収されることになる。したがって、上記ショットキーバリアダイオードや上記チャネル分離領域が無くても、転流特性を大幅に向上させることができるのである。
In this case as well, as in the case of the bidirectional photothyristor chip shown in FIGS. 1 and 2, by setting the distance X between the dicing surface on the outermost periphery of the chip and the
また、上記各実施の形態においては、上記第1フォトサイリスタ42a側のアノード拡散領域43とゲート拡散領域44とカソード拡散領域45とのパターンについて説明しているが、第2フォトサイリスタ42b側も第1フォトサイリスタ42a側と同様である。
In each of the above-described embodiments, the pattern of the
以上のごとく、この発明の双方向フォトサイリスタチップは、
1つの半導体チップの表面に、互いに離間して形成されている第1フォトサイリスタ部42aおよび第2フォトサイリスタ部42bを備え、
上記各フォトサイリスタ部42a,42bは、一方向に延在すると共にN型またはP型のうち一方の導電型を持つアノード拡散領域43と、N型またはP型のうち他方の導電型を持つ基板41と、上記アノード拡散領域43に対向する上記一方の導電型を持つゲート拡散領域44と、このゲート拡散領域44内に上記アノード拡散領域43に対向して形成されると共に上記他方の導電型を持つカソード拡散領域45とを含むPNPN部を有しており、
上記アノード拡散領域43と上記ゲート拡散領域44とにおける互いに対向する二つの側辺43b,44bと、上記カソード拡散領域45における上記アノード拡散領域43と対向する側辺45aとのうち、少なくとも何れか一つの側辺の平面形状が、上記アノード拡散領域43から上記ゲート拡散領域44および上記カソード拡散領域45に向かって供給される電流が、上記アノード拡散領域43の延在方向である上記一方向の中央部へ集中するのを緩和する形状になっている
ことを特徴としている。
As described above, the bidirectional photothyristor chip of the present invention is
Provided on the surface of one semiconductor chip is a
Each of the
At least one of two
上記構成によれば、上記アノード拡散領域43から上記ゲート拡散領域44および上記カソード拡散領域45に向かって供給される電流が、上記一方向の中央部に集中することを緩和することができる。すなわち、上記アノード拡散領域43と上記ゲート拡散領域44/上記カソード拡散領域45との間に突入電流であるサージ電流が流れた場合に、電流が上記一方向の中央部に集中するのを緩和することができる。
According to the above configuration, the current supplied from the
したがって、この発明によれば、上記ゲート拡散領域44/上記カソード拡散領域45の接合破壊を防止して突入電流サージ耐圧を上げることができ、ラテラル構造のPNPN素子を有する双方向フォトサイリスタチップの高電流化を図って電流効率を高めることができるのである。
Therefore, according to the present invention, the breakdown of the
また、一実施の形態の双方向フォトサイリスタチップでは、
上記カソード拡散領域45における上記アノード拡散領域43と対向する第1の側辺45aの平面形状は、上記ゲート拡散領域44における上記アノード拡散領域43と対向する第2の側辺44bから上記第1の側辺45aまでの上記一方向と直交する他方向への距離が、上記一方向の中央部において最大になるような形状になっている。
In the bidirectional photothyristor chip of one embodiment,
The planar shape of the
この実施の形態によれば、上記ゲート拡散領域44の上記第2の側辺44bから上記カソード拡散領域45の上記第1の側辺45aまでの距離が、上記一方向の中央部において最大になっている。したがって、上記アノード拡散領域43と上記ゲート拡散領域44/上記カソード拡散領域45との間に突入電流が流れた場合に、上記アノード拡散領域43から上記ゲート拡散領域44/上記カソード拡散領域45に供給される電流のうち上記一方向の中央部に集中する電流の一部が、上記第2の側辺44bから上記第1の側辺45aまでの距離が上記一方向の中央部よりも近い両側部に分散されて、上記一方向の中央部への電流集中が緩和される。
According to this embodiment, the distance from the
その結果、上記ゲート拡散領域44/上記カソード拡散領域45の接合破壊が防止されて、突入電流サージ耐圧を上げることができる。
As a result, the junction breakdown of the
また、一実施の形態の双方向フォトサイリスタチップでは、
上記カソード拡散領域45は上記一方向の中央部で二分割されており、互いに対向する分割面52a,52bには、当該分割面52a,52bの間隔が上記ゲート拡散領域44の上記第2の側辺44bからの上記他方向への距離に応じて小さくなるように傾斜が設けられている。
In the bidirectional photothyristor chip of one embodiment,
The
この実施の形態によれば、上記一方向の中央部で二分割された上記カソード拡散領域45における互いに対向する二つの分割面52a,52bには、上記ゲート拡散領域44の上記第2の側辺44b側に向かって開くような傾斜が設けられている。したがって、上記アノード拡散領域43と上記ゲート拡散領域44/上記カソード拡散領域45との間に突入電流が流れた場合に、上記ゲート拡散領域44/上記カソード拡散領域45の上記一方向の中央部に集中している電流を上記両分割面52a,52bにおける上記ゲート拡散領域44の上記第2の側辺44b側の領域に広がるように分散させて、上記電流集中を緩和することができる。
According to this embodiment, the two divided
また、一実施の形態の双方向フォトサイリスタチップでは、
上記カソード拡散領域45における上記第1の側辺45aの平面形状は、上記一方向の中央部における上記ゲート拡散領域44の上記第2の側辺44bからの上記他方向への距離が上記一方向両端部よりも長くなるように、上記中央部が窪んだ円弧状の形状になっている。
In the bidirectional photothyristor chip of one embodiment,
The planar shape of the
この実施の形態によれば、上記カソード拡散領域45の上記第1の側辺45aにおける上記ゲート拡散領域44の上記第2の側辺44bからの距離が、上記一方向の中央部で最大になっている。したがって、上記アノード拡散領域43と上記ゲート拡散領域44/上記カソード拡散領域45との間に突入電流が流れた場合に、上記アノード拡散領域43から上記ゲート拡散領域44/上記カソード拡散領域45に供給される電流のうち上記一方向の中央部に集中している電流の一部を、上記カソード拡散領域45における上記ゲート拡散領域44の上記第2の側辺44bからの距離が短い上記両端部に向かって広がるように分散させて、上記電流集中を緩和することができる。
According to this embodiment, the distance from the
また、一実施の形態の双方向フォトサイリスタチップでは、
上記ゲート拡散領域44における上記第2の側辺44bの平面形状は、上記一方向の中央部における上記アノード拡散領域43からの上記他方向への距離が上記一方向両端部よりも長くなるように、上記中央部が窪んだ円弧状の形状になっており、
上記カソード拡散領域45における上記中央部が窪んだ円弧状の上記第1の側辺45aと、上記ゲート拡散領域44における上記中央部が窪んだ円弧状の上記第2の側辺44bとの上記他方向への距離は、上記一方向全域に亘って等しくなっている。
In the bidirectional photothyristor chip of one embodiment,
The planar shape of the
The other of the arc-shaped
この実施の形態によれば、上記ゲート拡散領域44における上記第2の側辺44bの平面形状は上記一方向の中央部が窪んだ円弧状の形状になっており、上記カソード拡散領域45における上記中央部が窪んだ円弧状の上記第1の側辺45aと上記第2の側辺44bとの距離は、上記一方向全域に亘って等しくなっている。したがって、上記アノード拡散領域43と上記ゲート拡散領域44/上記カソード拡散領域45との間に突入電流が流れた場合に、上記アノード拡散領域43から上記ゲート拡散領域44/上記カソード拡散領域45に供給される電流が上記一方向に略均一になり、上記一方向の中央部への電流集中が緩和される。
According to this embodiment, the planar shape of the
また、一実施の形態の双方向フォトサイリスタチップでは、
上記ゲート拡散領域44における上記アノード拡散領域43と対向している第3の側辺44bの平面形状は、上記カソード拡散領域45における上記アノード拡散領域43と対向している第4の側辺からの上記一方向と直交する他方向への距離が、上記一方向の中央部において両端部よりも長くなるように、上記中央部が突出した円弧状の形状になっている。
In the bidirectional photothyristor chip of one embodiment,
The planar shape of the
この実施の形態によれば、上記ゲート拡散領域44の上記アノード拡散領域43と対向している上記第3の側辺44bにおける上記アノード拡散領域43からの距離が、上記一方向の中央部で最小になっている。したがって、上記アノード拡散領域43と上記ゲート拡散領域44/上記カソード拡散領域45との間に突入電流が流れた場合に、上記アノード拡散領域43から上記ゲート拡散領域44/上記カソード拡散領域45に供給される電流は、上記アノード拡散領域43からの距離がより近い上記一方向の中央部に集中する。そして、上記第1方向中央部に集中している電流の一部が、カソード拡散領域45における上記ゲート拡散領域44からの距離が短い上記両端部側に向かって流れることになる。その結果、上記一方向の中央部への電流集中が緩和される。
According to this embodiment, the distance from the
また、一実施の形態の双方向フォトサイリスタチップでは、
上記アノード拡散領域43における上記ゲート拡散領域44に対向している第5の側辺43bの平面形状は、上記ゲート拡散領域44における上記アノード拡散領域43と対向している第6の側辺からの上記他方向への距離が、上記一方向の中央部において両端部よりも長くなるように、上記中央部が窪んだ円弧状の形状になっている。
In the bidirectional photothyristor chip of one embodiment,
The planar shape of the
この実施の形態によれば、上記アノード拡散領域43の上記第5の側辺43bにおける上記ゲート拡散領域44の上記第6の側辺からの距離が、上記一方向の中央部で最大になっている。したがって、上記アノード拡散領域43と上記ゲート拡散領域44/上記カソード拡散領域45との間に突入電流が流れた場合、上記アノード拡散領域43から上記ゲート拡散領域44/上記カソード拡散領域45に供給される電流が上記一方向に略均一になり、上記一方向の中央部への電流集中が緩和される。
According to this embodiment, the distance from the sixth side of the
また、一実施の形態の双方向フォトサイリスタチップでは、
上記半導体チップにおける上記一方向の中央を通り、且つ上記他方に延在するチップセンターラインLCを設定し、
上記チップセンターラインLCから上記カソード拡散領域45の両端面までの距離のうちの最短距離をLとし、
上記チップセンターラインLCに平行な線分であって、上記チップセンターラインLCから上記一方向に距離L/2だけ離間している第1の線分G‐G’および第2の線分H‐H’を設定し
た場合に、
上記アノード拡散領域43における上記第1の線分G‐G’と上記第2の線分H‐H’との交差位置を、上記アノード拡散領域43に対してワイヤボンディングを行う際にワイヤの先端を接続する接続位置とする一方、
上記カソード拡散領域45における上記第1の線分G‐G’と上記第2の線分H‐H’との交差位置を、上記カソード拡散領域45に対してワイヤボンディングを行う際にワイヤの先端を接続する接続位置とする。
In the bidirectional photothyristor chip of one embodiment,
Set a chip center line LC passing through the center of the one direction in the semiconductor chip and extending to the other,
L is the shortest distance among the distances from the tip center line LC to both end faces of the
A first line segment GG ′ and a second line segment H− that are parallel to the chip center line LC and are separated from the chip center line LC by a distance L / 2 in the one direction. When H 'is set,
The crossing position of the first line segment GG ′ and the second line segment HH ′ in the
The crossing position of the first line segment GG ′ and the second line segment HH ′ in the
この実施の形態によれば、上記アノード拡散領域43に対してワイヤボンディングを行う際におけるワイヤの接続位置を、上記一方向の中央から距離L/2だけ離間している位置とする。一方、上記カソード拡散領域45に対してワイヤボンディングを行う際におけるワイヤの接続位置を、上記一方向の中央から距離L/2だけ離間している位置としている。したがって、上記アノード拡散領域43に対する上記ワイヤを介した電流の供給位置および上記カソード拡散領域45に対する上記ワイヤを介した電流の流出位置を、上記一方向の中央から等距離の2箇所に分散させることができる。
According to this embodiment, the wire connection position when wire bonding is performed on the
すなわち、本実施の形態においては、上記アノード拡散領域43と上記ゲート拡散領域44/上記カソード拡散領域45との間に突入電流が流れた場合に、上記アノード拡散領域43から上記ゲート拡散領域44/上記カソード拡散領域45に供給される電流が上記一方向の中央部に集中することを防止して、上記一方向の中央部への電流集中を更に緩和することができる。
That is, in the present embodiment, when an inrush current flows between the
また、この発明の光点孤カプラは、
上記この発明の双方向フォトサイリスタチップとLEDとで構成されていることを特徴としている。
The light spot coupler of the present invention is
It is characterized by comprising the bidirectional photothyristor chip of the present invention and an LED.
上記構成によれば、高電流化を図ることができるラテラル構造のPNPN素子を有する双方向フォトサイリスタチップを用いている。したがって、本光点弧カプラによれば、上記LEDからの光信号に応じてダイレクトに負荷を制御するために、ラテラル構造のPNPN素子を有する双方向フォトサイリスタチップを用いた場合であっても、電流効率を上げることが可能になる。 According to the above configuration, a bidirectional photothyristor chip having a lateral PNPN element capable of increasing the current is used. Therefore, according to the present light ignition coupler, even when a bidirectional photothyristor chip having a lateral PNPN element is used in order to directly control the load according to the optical signal from the LED, It becomes possible to increase current efficiency.
また、この発明のSSRは、
上記この発明の光点孤カプラとスナバ回路とで構成されていることを特徴としている。
The SSR of the present invention is
The present invention is characterized in that it comprises the light spot coupler of the present invention and a snubber circuit.
上記構成によれば、LEDからの光信号に応じてダイレクトに負荷を効率よく制御することを可能にする光点弧カプラを用いている。したがって、負荷を制御するためのメインサイリスタを省略することが可能になり、部品点数の少ない安価で高性能なSSRを実現できる。 According to the above configuration, the light ignition coupler that enables the load to be efficiently controlled directly according to the optical signal from the LED is used. Therefore, the main thyristor for controlling the load can be omitted, and an inexpensive and high-performance SSR with a small number of parts can be realized.
1…発光素子(LED)、
2…双方向フォトサイリスタ、
3…光点弧カプラ、
7…スナバ回路、
41…N型シリコン基板
42a…第1フォトサイリスタ
42b…第2フォトサイリスタ
43…P型アノード拡散領域
43a,44a,47a…Al電極
43b…アノード拡散領域の側辺
44…P型ゲート拡散領域
44b…ゲート拡散領域の側辺
45…N型カソード拡散領域
45a…カソード拡散領域の側辺
46…P型ゲート抵抗領域
47…高濃度N型拡散領域
48a,48b,48a’,48b’…Auワイヤ
T1,T2…リードフレーム
49…少数キャリア
50…切り欠き部
50a…切り欠き部の中央壁
50b,50c…切り欠き部の両側壁
51a…第1カソード拡散領域
51b…第2カソード拡散領域
52a,52b…端面
53a,53b,54a,54b…Auワイヤ用の金属ボール
1 ... Light emitting element (LED),
2. Bidirectional photothyristor,
3 ... Light-on-light coupler,
7 ... snubber circuit,
41 ... N-
Claims (5)
上記各フォトサイリスタ部は、一方向に延在すると共にN型またはP型のうち一方の導電型を持つアノード拡散領域と、N型またはP型のうち他方の導電型を持つ基板と、上記アノード拡散領域に対向する上記一方の導電型を持つゲート拡散領域と、このゲート拡散領域内に上記アノード拡散領域に対向して形成されると共に上記他方の導電型を持つカソード拡散領域とを含むPNPN部を有しており、
上記アノード拡散領域と上記ゲート拡散領域とにおける互いに対向する二つの側辺と、上記カソード拡散領域における上記アノード拡散領域と対向する側辺とのうち、少なくとも何れか一つの側辺の平面形状が、上記アノード拡散領域から上記ゲート拡散領域および上記カソード拡散領域に向かって供給される電流が、上記アノード拡散領域の延在方向である上記一方向の中央部へ集中するのを緩和する形状になっている
ことを特徴とする双方向フォトサイリスタチップ。 A first photothyristor portion and a second photothyristor portion formed on the surface of one semiconductor chip so as to be separated from each other;
Each of the photothyristor sections includes an anode diffusion region extending in one direction and having one conductivity type of N type or P type, a substrate having the other conductivity type of N type or P type, and the anode A PNPN portion including a gate diffusion region having the one conductivity type facing the diffusion region, and a cathode diffusion region formed in the gate diffusion region facing the anode diffusion region and having the other conductivity type Have
The planar shape of at least one of the two sides opposite to each other in the anode diffusion region and the gate diffusion region and the side opposite to the anode diffusion region in the cathode diffusion region is: The current supplied from the anode diffusion region toward the gate diffusion region and the cathode diffusion region has a shape that relaxes concentration in the central portion of the one direction that is the extending direction of the anode diffusion region. A bidirectional photothyristor chip characterized by
上記カソード拡散領域における上記アノード拡散領域と対向する第1の側辺の平面形状は、上記ゲート拡散領域における上記アノード拡散領域と対向する第2の側辺から上記第1の側辺までの上記一方向と直交する他方向への距離が、上記一方向の中央部において最大になるような形状になっている
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 1,
The planar shape of the first side opposite to the anode diffusion region in the cathode diffusion region is the one from the second side opposite to the anode diffusion region to the first side in the gate diffusion region. A bidirectional photothyristor chip characterized in that the distance to another direction orthogonal to the direction is maximized at the central portion in the one direction.
上記カソード拡散領域は上記一方向の中央部で二分割されており、互いに対向する分割面には、当該分割面の間隔が上記ゲート拡散領域の上記第2の側辺からの上記他方向への距離に応じて小さくなるように傾斜が設けられている
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 2,
The cathode diffusion region is divided into two at the central portion in the one direction, and the division surfaces facing each other have an interval between the division surfaces in the other direction from the second side of the gate diffusion region. 2. A bidirectional photothyristor chip characterized in that an inclination is provided so as to become smaller according to the distance.
上記カソード拡散領域における上記第1の側辺の平面形状は、上記一方向の中央部における上記ゲート拡散領域の上記第2の側辺からの上記他方向への距離が上記一方向両端部よりも長くなるように、上記中央部が窪んだ円弧状の形状になっている
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 2,
The planar shape of the first side in the cathode diffusion region is such that the distance from the second side of the gate diffusion region in the central portion in the one direction to the other direction is more than the both ends in the one direction. A bidirectional photothyristor chip, characterized in that the center portion has an arcuate shape that is recessed so as to be long.
スナバ回路と
で構成されていることを特徴とするソリッドステートリレー。 A light spot coupler comprising a bidirectional photothyristor chip according to any one of claims 1 to 4 and a light emitting diode;
Solid state relay, which is composed of a snubber circuit.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014059712A JP5870140B2 (en) | 2014-03-24 | 2014-03-24 | Bidirectional photothyristor chip, solid state relay |
CN201510130205.6A CN104952889B (en) | 2014-03-24 | 2015-03-24 | Bidirectional light controlled thyristor chip, light-triggered coupler and solid-state relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014059712A JP5870140B2 (en) | 2014-03-24 | 2014-03-24 | Bidirectional photothyristor chip, solid state relay |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015185642A true JP2015185642A (en) | 2015-10-22 |
JP5870140B2 JP5870140B2 (en) | 2016-02-24 |
Family
ID=54167433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014059712A Expired - Fee Related JP5870140B2 (en) | 2014-03-24 | 2014-03-24 | Bidirectional photothyristor chip, solid state relay |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5870140B2 (en) |
CN (1) | CN104952889B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108615785B (en) * | 2018-05-03 | 2019-09-27 | 电子科技大学 | A kind of photo thyristor with deep N+ hole current barrier layer |
CN110233175A (en) * | 2019-07-10 | 2019-09-13 | 兰州大学 | A kind of photo thyristor and its Triggering Control System |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58101459A (en) * | 1981-12-11 | 1983-06-16 | Hitachi Ltd | Semiconductor device |
JPH01145859A (en) * | 1987-12-01 | 1989-06-07 | Sharp Corp | Lateral type photothyristor |
JPH03155673A (en) * | 1989-08-16 | 1991-07-03 | Matsushita Electron Corp | Lateral type thyristor |
JP2005228956A (en) * | 2004-02-13 | 2005-08-25 | Canon Inc | Solid state imaging device and imaging system |
US20110101463A1 (en) * | 2009-11-04 | 2011-05-05 | Rudolf Buchberger | Semiconductor Device and Method for Manufacturing a Semiconductor Device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4065825B2 (en) * | 2002-12-10 | 2008-03-26 | シャープ株式会社 | Bidirectional photothyristor chip, light ignition coupler, and solid state relay |
JP4065772B2 (en) * | 2002-12-18 | 2008-03-26 | シャープ株式会社 | Bidirectional photothyristor chip |
-
2014
- 2014-03-24 JP JP2014059712A patent/JP5870140B2/en not_active Expired - Fee Related
-
2015
- 2015-03-24 CN CN201510130205.6A patent/CN104952889B/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58101459A (en) * | 1981-12-11 | 1983-06-16 | Hitachi Ltd | Semiconductor device |
JPH01145859A (en) * | 1987-12-01 | 1989-06-07 | Sharp Corp | Lateral type photothyristor |
JPH03155673A (en) * | 1989-08-16 | 1991-07-03 | Matsushita Electron Corp | Lateral type thyristor |
JP2005228956A (en) * | 2004-02-13 | 2005-08-25 | Canon Inc | Solid state imaging device and imaging system |
US20110101463A1 (en) * | 2009-11-04 | 2011-05-05 | Rudolf Buchberger | Semiconductor Device and Method for Manufacturing a Semiconductor Device |
Also Published As
Publication number | Publication date |
---|---|
JP5870140B2 (en) | 2016-02-24 |
CN104952889B (en) | 2017-10-10 |
CN104952889A (en) | 2015-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9601485B2 (en) | Reverse-conducting IGBT with buffer layer and separation layer for reducing snapback | |
US9478647B2 (en) | Semiconductor device | |
JP4723816B2 (en) | Semiconductor device | |
JP5045733B2 (en) | Semiconductor device | |
JP6022774B2 (en) | Semiconductor device | |
US20160111529A1 (en) | Semiconductor device | |
US20160247808A1 (en) | Semiconductor device | |
JP5637175B2 (en) | Semiconductor device | |
JP2006073987A (en) | Semiconductor element | |
US20200035817A1 (en) | Semiconductor device | |
JPWO2017033315A1 (en) | Semiconductor element | |
CN107258018B (en) | Bidirectional power semiconductor device | |
US10672761B2 (en) | Semiconductor device | |
CN105378932A (en) | Semiconductor device | |
JP5870140B2 (en) | Bidirectional photothyristor chip, solid state relay | |
JP2012109599A (en) | Semiconductor device | |
JPWO2019176810A1 (en) | Semiconductor device | |
JP2012028719A (en) | Insulated-gate semiconductor device | |
JP6089000B2 (en) | Bidirectional photothyristor chip and solid state relay | |
JP4756084B2 (en) | Semiconductor device | |
JP6224291B1 (en) | Semiconductor device | |
US11923443B2 (en) | Semiconductor device | |
JP6286981B2 (en) | Semiconductor device | |
JP7072719B2 (en) | Semiconductor device | |
JP6561496B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5870140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |