JP2015185597A - Printed circuit board and printed circuit board manufacturing method - Google Patents
Printed circuit board and printed circuit board manufacturing method Download PDFInfo
- Publication number
- JP2015185597A JP2015185597A JP2014058819A JP2014058819A JP2015185597A JP 2015185597 A JP2015185597 A JP 2015185597A JP 2014058819 A JP2014058819 A JP 2014058819A JP 2014058819 A JP2014058819 A JP 2014058819A JP 2015185597 A JP2015185597 A JP 2015185597A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- transmission
- conductor
- horizontal direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、プリント基板およびプリント基板の製造方法に関する。 The present invention relates to a printed circuit board and a method for manufacturing the printed circuit board.
近年、絶縁層と導電層とが繰り返し積層される多層構造のプリント基板が提案されている。プリント基板には、ビアが形成されている。ビアは、異なる導電層間を接続する。ビアは、1つの絶縁層の表裏面、あるいは2つ以上の絶縁層のうち最外層となる2つの絶縁層の一方の表面から他方の裏面までを貫通して形成された穴であり、穴の内壁面に形成されたメッキ膜、あるいは穴に充填された導体と、1つの絶縁層の表裏面、あるいは2つ以上の最外層となる2つの絶縁層の一方の表面および他方の裏面に積層されている導電層に形成されるパターン配線とを接続する(特許文献1参照)。 In recent years, printed circuit boards having a multilayer structure in which an insulating layer and a conductive layer are repeatedly stacked have been proposed. Vias are formed in the printed circuit board. Vias connect different conductive layers. A via is a hole formed so as to penetrate from the front surface to the back surface of one insulating layer or from one surface to the other back surface of two insulating layers that are the outermost layers of two or more insulating layers. The plating film formed on the inner wall surface or the conductor filled in the hole is laminated on the front and back surfaces of one insulating layer, or on one surface and the other back surface of two insulating layers that are two or more outermost layers. The pattern wiring formed in the conductive layer is connected (see Patent Document 1).
ところで、多層構造のプリント基板においては、実装される集積回路など、電力により駆動する駆動部品の消費電流が増加傾向にあるため、出力が大きい電力供給部品が実装されることとなる。出力が大きい電力供給部品を実装すると、ノイズ対策として、電源部品から駆動部品まで電力を供給するためのパターン配線、例えば電源用配線、GND用配線のインピーダンスを小さくすることが求められている。インピーダンスは、電源用配線、GND用配線の断面積を増加することで小さくすることができる。このため、1つの導電層に形成される電源用配線、GND用配線を厚く(例えば、35μmから70μm)すること、1つの導電層における電源用配線、GND用配線の面積の増加すること、電源用配線、GND用配線が形成されている導電層を多層化することも考えられる。しかしながら、電源用配線、GND用配線を厚くするために、1つの導電層の厚さを厚くすると、他の導電層の厚さとの差から、プリント基板に反りが発生する可能性がある。また、電源用配線、GND用配線のみならず、信号用配線も厚くなるため、信号用配線のインピーダンスコントロールが困難となる可能性がある。また、電源用配線、GND用配線の面積の増加や多層化は、プリント基板の大型化や、コスト増加の可能性がある。 By the way, in a printed circuit board having a multilayer structure, current consumption of driving components driven by electric power, such as an integrated circuit to be mounted, tends to increase, so that a power supply component having a large output is mounted. When a power supply component having a large output is mounted, as a noise countermeasure, it is required to reduce the impedance of a pattern wiring for supplying power from the power supply component to the drive component, for example, a power supply wiring and a GND wiring. The impedance can be reduced by increasing the cross-sectional areas of the power supply wiring and the GND wiring. Therefore, the power supply wiring and the GND wiring formed in one conductive layer are made thick (for example, 35 μm to 70 μm), the area of the power supply wiring and the GND wiring in one conductive layer is increased, It is also conceivable to increase the number of conductive layers in which the wiring for wiring and the wiring for GND are formed. However, if the thickness of one conductive layer is increased in order to increase the thickness of the power supply wiring and the GND wiring, the printed circuit board may be warped due to a difference from the thickness of the other conductive layer. Further, since not only the power supply wiring and the GND wiring but also the signal wiring becomes thick, it may be difficult to control the impedance of the signal wiring. Further, the increase in the area and the number of layers of the power supply wiring and the GND wiring may increase the size of the printed circuit board and increase the cost.
また、多層構造のプリント基板においては、駆動部品や電力供給部品が発熱する。従来では、プリント基板に対するヒートシンクの取り付け、ファンなどによる空冷、冷媒などによる水冷など種々の対策がとられている。一方で、プリント基板単体での放熱性の向上が求められている。 In addition, in a multilayered printed circuit board, drive components and power supply components generate heat. Conventionally, various countermeasures have been taken, such as attaching a heat sink to a printed circuit board, air cooling with a fan, water cooling with a refrigerant, and the like. On the other hand, improvement in heat dissipation by a single printed circuit board is required.
本発明は、上記に鑑みてなされたものであって、少なくともインピーダンスの低下あるいは放熱性の向上のいずれか一方を図ることができるプリント基板およびプリント基板の製造方法を提案することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to propose a printed circuit board and a printed circuit board manufacturing method capable of at least either reducing impedance or improving heat dissipation.
上述した課題を解決し、目的を達成するために、本実施形態では、複数の絶縁層が積層される多層構造のプリント基板であって、前記プリント基板に実装される伝達元部品から伝達対象までを接続する伝達路を備え、前記伝達路は、同一層の前記絶縁層において隣り合う穴同士が重なり合うように穴あけ加工を行って、水平方向において前記穴同士が連通することで形成される水平方向連通領域の少なくとも一部を2層以上重なり合わせて形成され、少なくとも熱あるいは電気のいずれか一方を伝達する伝達体が前記水平方向連通領域に充填されている。 In order to solve the above-described problems and achieve the object, the present embodiment is a printed circuit board having a multilayer structure in which a plurality of insulating layers are stacked, from a transmission source component mounted on the printed circuit board to a transmission target. The transmission path is formed by drilling so that adjacent holes overlap each other in the insulating layer of the same layer, and the horizontal direction formed by communicating the holes in the horizontal direction. At least a part of the communication region is formed by overlapping two or more layers, and a transmission body that transmits at least one of heat and electricity is filled in the horizontal communication region.
本発明に係るプリント基板およびプリント基板の製造方法は、少なくともインピーダンスの低下あるいは放熱性の向上のいずれか一方を図ることができるという効果を奏する。 The printed circuit board and the printed circuit board manufacturing method according to the present invention have an effect that at least one of a reduction in impedance and an improvement in heat dissipation can be achieved.
以下、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により本発明が限定されるものではない。また、下記の実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。 Hereinafter, the present invention will be described in detail with reference to the drawings. In addition, this invention is not limited by the following embodiment. In addition, constituent elements in the following embodiments include those that can be easily assumed by those skilled in the art or those that are substantially the same.
〔実施形態1〕
図1は、実施形態1に係るプリント基板の表面図である。図2は、実施形態1に係るプリント基板の断面図である。なお、図2は、図1のA1−A1の断面である。
Embodiment 1
FIG. 1 is a surface view of the printed circuit board according to the first embodiment. FIG. 2 is a cross-sectional view of the printed circuit board according to the first embodiment. 2 is a cross section taken along line A1-A1 of FIG.
実施形態に係るプリント基板1Aは、図1および図2に示すように、多数の電子部品(DDC(DC/DCコンバータ)10、IC(集積回路)20、コンデンサ30)などを表面1aあるいは裏面1bに固定することで実装し、電子部品間に電気配線を施すことによって電子回路を構成するものである。プリント基板1Aは、多層構造であり、層間にも電気配線が施されている。プリント基板1Aは、絶縁性を有する樹脂から構成される複数の絶縁層2が板状、またはシート状に形成され、この絶縁層2が積層されることにより、多層構造を構成する。
As shown in FIGS. 1 and 2, the
各絶縁層2には、表面、あるいは裏面の少なくとも一方に導電性を有する金属材料(例えば、銅、スズ、鉛、金などの少なくとも1以上を含む材料)で構成される導電層3が形成されている。プリント基板1Aは、導電層3に電気配線が施されている。導電層3は、電子部品間で電力、信号などの伝達が可能な配線パターンとして形成されている。つまり、各絶縁層2の表面、あるいは裏面の少なくとも一方に形成される導電層3は、プリント基板1Aの表裏面1a,1bのみならず、積層される複数の絶縁層2の層間にも所望の配線パターンで形成されている。なお、本実施形態に係るプリント基板1Aは、一例として、11層の絶縁層が積層され、各絶縁層2の表裏面のすべてに導電層3(12層)が形成されている。プリント基板1Aの多層構造は、これに限定されるものではなく、絶縁層2の積層数や、各絶縁層2の表裏面に対する導電層3の形成の有無の数は任意に設定される。
Each
プリント基板1Aは、伝達路4Aが形成されている。伝達路4Aは、電力供給部品から駆動部品まで少なくとも電気を伝達するために形成されたものである。本実施形態における伝達路4Aは、一例として、DDC10からIC20およびコンデンサ30までを接続して、DDC10からの電力をIC20およびコンデンサ30に供給するものである。つまり、伝達路4Aは、電力供給配線として用いられるものである。なお、プリント基板1Aは、電力供給配線として用いられる伝達路4Aとは異なる図示しない伝達路に、電力供給配線と対になるGND配線として用いる。
The printed
ここで、DDC10は、電子部品のうち電力供給部品であり、直流電圧を調整して、調整された直流電圧の電流をIC20およびコンデンサ30に供給するものである。つまり、DDC10は、IC20およびコンデンサ30に電力を供給する電力供給部品であり、少なくとも電気を発生(出力)する伝達元部品である。また、IC20は、電子部品のうち駆動部品であり、DDC10により調整された直流電圧の電流が供給されて駆動するものである。つまり、IC20は、電力により駆動する駆動部品であり、DDC10から少なくとも電気が伝達される伝達対象である。
Here, the
伝達路4Aは、複数の絶縁層2に形成された水平方向連通領域41に導体42が充填されて形成されている。本実施形態における伝達路4Aは、各絶縁層2のそれぞれに形成された水平方向連通領域41(41a〜41kが含まれる)を少なくとも2層以上重ね合わせて形成され、かつ各水平方向連通領域41にそれぞれに導体42(42a〜42kが含まれる)が充填されている。これにより、伝達路4Aは、DDC10からIC20およびコンデンサ30まで、すなわち伝達元部品から伝達対象まで連通して形成された空間に充填された導体42により接続する。
The transmission path 4 </ b> A is formed by filling a
各水平方向連通領域41は、同一層の絶縁層2において隣り合う穴5同士を重なり合わせて形成する。隣り合う穴5同士を重なり合わせて形成すると、隣り合う穴5の間に絶縁層2が介在せず、穴5同士が連通する。従って、各水平方向連通領域41は、水平方向において穴5同士が連通することで形成される。各水平方向連通領域41は、この重なり合う穴5を同一層の絶縁層2に複数配列して形成されている。ここで、穴5同士の重なり度合いは、任意である。例えば、水平方向連通領域41の外周を平坦とする場合は、重なり度合いを大きくし、水平方向連通領域41を形成するのに形成される穴5を増加する。また、穴5は、穴あけ加工により形成される。穴あけ加工としては、各絶縁層2の水平方向連通領域41に対応する位置にレーザにより穴を開けるレーザ加工、ドリルにより穴を開ける切削加工がある。なお、穴あけ加工は、各絶縁層2に対して行われてもよく、積層された複数の絶縁層2に対して行われてもよい。積層された複数の絶縁層2に対して穴あけ加工を行う場合は、すべての絶縁層2を貫通してもよいし、貫通させずに途中層までとしてもよい。さらに、穴あけ加工により形成される穴5の径は、任意に設定される。例えば、穴5は、プリント配線の1配線の幅と同じ、または幅よりも大きくあるいは小さく形成される。
Each
導体42は、伝達体であり、導電性を有する金属材料(例えば、銅、スズ、鉛、金などの少なくとも1以上を含む材料)で構成されている。導体42は、各水平方向連通領域41に充填されており、DDC10とIC20およびコンデンサ30との間に介在しており、少なくとも電気をDDC10からIC20およびコンデンサ30まで伝達する。
The
次に、本実施形態に係るプリント基板1Aの製造方法について説明する。図3、図6、図9、図11、図13、図15は、プリント基板製造時におけるプリント基板の表面図である。図4、図7、図10、図12、図14、図16は、プリント基板製造時におけるプリント基板の断面図である。図5は、プリント基板の製造時における伝達路作成の説明図である。図8は、プリント基板製造時におけるプリント基板の裏面図である。なお、図4、図7、図10、図12、図14、図16は、それぞれ図3、図6、図9、図11、図13、図15のA2−A2〜A7−A7の断面である。
Next, a method for manufacturing the printed
プリント基板1Aの製造においては、図3および図4に示すように、プリント基板1Aの完成時に絶縁層2となる基材2aが用いられる。基材2aの表裏面には、導電層3a,3bとなる図示しない導体箔が形成されている。まず、エッチング処理により、導電層3a,3bとなる導体箔から図示しない所望の配線パターンを形成する。次に、基材2aに穴あけ加工により水平方向連通領域41aを形成する。ここでは、図5に示すように、基材2aのうち、水平方向連通領域41aを形成する位置に、まず穴5aを形成する。次に、穴5aと重なり合うように穴5bを形成して、穴5aと穴5bを連通する。次に、穴5aおよび穴5bを結んだ延長線上に、穴5bと重なり合うように穴5cを形成して、穴5aから穴5cを連通する。これにより、一方向に隣り合う穴5a〜5c同士が連通し、一方向に延在した水平方向連通領域41aが形成される。次に、水平方向連通領域41aにペースト状の導体42aを充填し、硬化させる。ここで、水平方向連通領域41aに充填された導体42aは、基材2aの表裏面に形成された配線パターンと接続されていない。
In manufacturing the printed
次に、図6、図7および図8に示すように、基材2aの表裏面に、完成時に絶縁層2となる基材2b,2cをそれぞれ積層する。基材2bの表面および基材2cの裏面には、それぞれ導電層3c,3dとなる図示しない導体箔が形成されている。まず、基材2bに水平方向連通領域41aと積層方向において重なり合う水平方向連通領域41b1と、水平方向連通領域41b2とを形成する。水平方向連通領域41b1は水平方向連通領域41aと同一形状であり、水平方向連通領域41b2は一方向および他方向に連続して重なり合う穴を形成することで帯状に形成されている。また、基材2cに水平方向連通領域41aと積層方向において重なり合う水平方向連通領域41cを形成する。水平方向連通領域41cは水平方向連通領域41aと同一形状である。次に、基材2b,2cを基材2aに積層する。基材同士の積層は、基材間に絶縁性を有する接着剤を塗布して行う、あるいは基材間に絶縁性を有する樹脂を介在させ、その後積層された基材を加熱・加圧することで行うなどがある。次に、エッチング処理により、導電層3c,3dとなる導体箔から図示しない所望の配線パターンを形成する。次に、水平方向連通領域41b1,41b2にそれぞれペースト状の導体42b1,42b2を充填し、硬化させる(図10参照)。また、水平方向連通領域41cにペースト状の導体42cを充填し、硬化させる(図10参照)。これにより、導体42aは、導体42b1および導体42cと接続される。ここで、導電層3のエッチング処理の工程と、水平方向連通領域41に対する導体42の充填・硬化の工程は、前後してもよい。また、導体42b1は、基材2bの表裏面に形成された配線パターンと接続されておらず、導体42cは、基材2cの表裏面に形成された配線パターンと接続されていない。このため、導体42aは、導体42b1や導体42cを介して、基材2bや基材2cの表裏面に形成された配線パターンと接続されていない。即ち、各基材2の導体42は、他の基材2の導体42を介して、他の基材2の表裏面に形成された配線パターンと接続されておらず、これにより伝達路4Aは、各導電層3の配線パターンと接続されていない。
Next, as shown in FIGS. 6, 7, and 8,
次に、図9および図10に示すように、基材2bの表面および基材2cの裏面に、完成時に絶縁層2となる基材2d,2eをそれぞれ積層する。基材2dの表面および基材2eの裏面には、それぞれ導電層3e,3fとなる図示しない導体箔が形成されている。まず、基材2dに水平方向連通領域41b1と積層方向において重なり合う水平方向連通領域41d1と、水平方向連通領域41b2と積層方向において重なり合う水平方向連通領域41d2とを形成する。水平方向連通領域41d1は水平方向連通領域41b1と同一形状であり、水平方向連通領域41d2は水平方向連通領域41b2と同一形状である。また、基材2eに水平方向連通領域41cと積層方向において重なり合う水平方向連通領域41eを形成する。水平方向連通領域41eは水平方向連通領域41cと同一形状である。次に、基材2d,2eを基材2b,2cにそれぞれ積層する。次に、エッチング処理により、導電層3e,3fとなる導体箔から図示しない所望の配線パターンを形成する。次に、水平方向連通領域41d1,41d2にそれぞれペースト状の導体42d1,42d2を充填し、硬化させる(図12参照)。また、水平方向連通領域41eにペースト状の導体42eを充填し、硬化させる(図12参照)。これにより、導体42d1は導体42b1と、導体42d2は導体42b2と、導体42eは導体42cと接続される。
Next, as shown in FIGS. 9 and 10,
次に、図11および図12に示すように、基材2dの表面および基材2eの裏面に、完成時に絶縁層2となる基材2f,2gをそれぞれ積層する。基材2fの表面および基材2gの裏面には、それぞれ導電層3g,3hとなる図示しない導体箔が形成されている。まず、基材2fに水平方向連通領域41d1および水平方向連通領域41d2と積層方向において重なり合う水平方向連通領域41f1と、水平方向連通領域41d2と積層方向において重なり合う水平方向連通領域41f2とを形成する。水平方向連通領域41f1,41f2は帯状に形成されている。また、基材2gに水平方向連通領域41eと積層方向において重なり合う水平方向連通領域41gを形成する。水平方向連通領域41gは水平方向連通領域41eと同一形状である。次に、基材2f,2gを基材2d,2eにそれぞれ積層する。次に、エッチング処理により、導電層3g,3hとなる導体箔から図示しない所望の配線パターンを形成する。次に、水平方向連通領域41f1,41f2にそれぞれペースト状の導体42f1,42f2を充填し、硬化させる(図14参照)。また、水平方向連通領域41gにペースト状の導体42gを充填し、硬化させる(図14参照)。これにより、導体42f1は導体42d1,42d2と、導体42f2は導体42d2と、導体42gは導体42eと接続される。
Next, as shown in FIG. 11 and FIG. 12,
次に、図13および図14に示すように、基材2fの表面および基材2gの裏面に、完成時に絶縁層2となる基材2h,2iをそれぞれ積層する。基材2hの表面および基材2iの裏面には、それぞれ導電層3i,3jとなる図示しない導体箔が形成されている。まず、基材2hに水平方向連通領域41f1と積層方向において重なり合う水平方向連通領域41h1と、水平方向連通領域41f2と積層方向において重なり合う水平方向連通領域41h2とを形成する。水平方向連通領域41h1,41h2は、水平方向連通領域41f1,41f2とそれぞれ同一形状である。また、基材2iに水平方向連通領域41gと積層方向において重なり合う水平方向連通領域41iを形成する。水平方向連通領域41iは水平方向連通領域41gと同一形状である。次に、基材2h,2iを基材2f,2gにそれぞれ積層する。次に、エッチング処理により、導電層3i,3jとなる導体箔から図示しない所望の配線パターンを形成する。次に、水平方向連通領域41h1,41h2にそれぞれペースト状の導体42h1,42h2を充填し、硬化させる(図16参照)。また、水平方向連通領域41iにペースト状の導体42iを充填し、硬化させる(図16参照)。このとき、導体42h1は導体42f1と、導体42h2は導体42f2と、導体42iは導体42gと接続される。
Next, as shown in FIGS. 13 and 14,
次に、図15および図16に示すように、基材2hの表面および基材2iの裏面に、完成時に絶縁層2となる基材2j,2kをそれぞれ積層する。基材2jの表面および基材2kの裏面には、それぞれ導電層3k,3lとなる図示しない導体箔が形成されている。まず、基材2jに水平方向連通領域41h1と積層方向において重なり合う水平方向連通領域41j1と、水平方向連通領域41h2と積層方向において重なり合う水平方向連通領域41j2とを形成する。水平方向連通領域41j1,41j2は、水平方向連通領域41h1,41h2とそれぞれ同一形状である。また、基材2kに水平方向連通領域41iと積層方向において重なり合う水平方向連通領域41kを形成する。水平方向連通領域41kは水平方向連通領域41iと同一形状である。次に、基材2j,2kを基材2h,2iにそれぞれ積層する。次に、エッチング処理により、導電層3k,3lとなる導体箔から図示しない所望の配線パターンを形成する。次に、水平方向連通領域41j1にIC20の電源供給用端子を挿入した状態で、ペースト状の導体42j1を充填し、水平方向連通領域41j2にDDC10の図示しない電源供給用端子を挿入した状態で、ペースト状の導体42j2を充填し、それぞれ硬化させる(図2参照)。また、水平方向連通領域41iに、コンデンサ30の図示しない電源供給用端子を挿入した状態で、ペースト状の導体42kを充填し、硬化させる(図2参照)。これにより、導体42にDDC10、IC20、コンデンサ30がそれぞれ接続される。
Next, as shown in FIGS. 15 and 16,
以上のように、本実施形態に係るプリント基板1Aは、水平方向において穴5同士が連通することで形成された水平方向連通領域41を2層以上重なり合わせて、各水平方向連通領域41に導体42が充填された伝達路4Aにより、DDC10からIC20およびコンデンサ30まで、すなわち伝達元部品から伝達対象までを接続する。従って、DDC10からIC20およびコンデンサ30までを少なくとも絶縁層2の厚さを有する導体42で接続することができるので、プリント配線やビアで接続した場合と比較して、導体42の断面積を大きくすることができる。これにより、伝達元部品から伝達対象までのすべてのインピーダンスを小さくすることができる。特に、電力供給部品から駆動部品までの電源用配線やGND用配線として伝達路4Aを用いることで、インピーダンスを小さくでき、ノイズの低下を図ることができる。
As described above, the printed
また、導体42の断面積を絶縁層2の積層方向に大きくするので、導体42の断面積を確保するために伝達路4Aの水平方向における面積を増加することが抑制される。従って、プリント基板1Aの表裏面1a,1bとなる絶縁層2に形成される水平方向連通領域41の面積増加を抑制することができるので、伝達路4Aがプリント基板1Aの表裏面1a,1bにおける電力供給部品や駆動部品などの電子部品の配置に影響を与えることを抑制することができる。また、導体42の断面積を絶縁層2の積層方向に大きくするので、電力供給部品から駆動部品までの電源用配線やGND用配線の断面積をプリント配線により大きくする場合のように、導電層3の多層化をすることなく、電源用配線やGND用配線の断面積を大きくすることができる。これらにより、プリント基板1Aの大型化や、コスト増加を抑制することができる。
In addition, since the cross-sectional area of the
また、導体42は、絶縁層2と比較して熱伝導性を有するので、電力供給部品や駆動部品が発生(出力)する熱が伝達される。従って、導体42に伝達された熱は、プリント基板1Aの表裏面1a,1bに露出する水平方向連通領域41に充填されている導体42から、プリント基板1Aの表裏面1a,1bと接触する気体である空気に、放出される。導体42は、プリント配線と比較して断面積が大きいので、プリント配線と比較して電力供給部品や駆動部品から多くの熱が伝達されることになり、多くの熱が空気に放出されることとなる。これにより、プリント基板1Aの放熱性を向上することができる。
Moreover, since the
なお、本実施形態における電力供給部品、駆動部品のプリント基板1Aの配置位置や数、および伝達路4Aの形状は任意に設定することができる。図17は、実施形態1に係るプリント基板の変形例1を示す図である。図18は、実施形態1に係るプリント基板の変形例2を示す図である。図19は、実施形態1に係るプリント基板の変形例3を示す図である。図20は、実施形態1に係るプリント基板の変形例4を示す図である。図21は、実施形態1に係るプリント基板の変形例5を示す図である。図22は、実施形態1に係るプリント基板の変形例6を示す図である。
In addition, the arrangement position and the number of the printed
図17に示すように、プリント基板1Bの伝達路4Bは、プリント基板1Bの内部に配置される絶縁層2に大部分が形成されていてもよい。この場合、プリント基板1Bの表裏面1a,1bにおける水平方向連通領域41の面積を低減することができる。従って、電子部品の配置に影響を与えることをさらに抑制することができる。
As shown in FIG. 17, most of the
また、図18に示すように、プリント基板1Cの伝達路4Cは、プリント基板1Cの内部に配置される絶縁層2において、互いに離間した水平方向連通領域41を形成し、DDC10からIC20およびコンデンサ30までを並列に接続してもよい。従って、プリント基板1C全体の積層方向における導体42の断面積を増加することができる。
As shown in FIG. 18, the
また、図19に示すように、プリント基板1Dの伝達路4Dは、プリント基板1Dの裏面1bに実装されているDDC10から表面1aに実装されているIC20および裏面1bに実装されているコンデンサ30まで接続してもよい。
Further, as shown in FIG. 19, the
また、図20に示すように、プリント基板1Eの伝達路4Eは、DDC10から表面1aに複数実装されているIC20および裏面1bに実装されているコンデンサ30まで接続してもよい。
Further, as shown in FIG. 20, the
また、図21に示すように、プリント基板1FのDDC10からIC20およびコンデンサ30までを2つの伝達路4F1,4F2を用いて接続してもよい。この場合は、DDC10からIC20までの伝達路4F1を導体42の断面積が大きくなる水平方向連通領域41で形成し、IC20からコンデンサ30までの伝達路4F2を導体42の断面積が小さくなる水平方向連通領域43で形成する。つまり、大きな電流を流すことが要求されるDDC10からIC20までを接続する伝達路4F1は、大きな電流を流すことができるように導体42より、断面積が大きくなる。一方、大きな電流を流すことが要求されないIC20からコンデンサ30までを接続する伝達路4F2は、導体42の断面積が伝達路4F1よりも小さくなる。なお、水平方向連通領域43は、水平方向連通領域41を形成する穴よりも小さい径の穴で形成されることが好ましい。
Further, as shown in FIG. 21, the
また、図22に示すように、プリント基板1GのDDC10からIC20およびコンデンサ30までを2つの伝達路4G1,4G2を用いて接続してもよい。この場合は、DDC10を伝達路4G1に接続し、IC20およびコンデンサ30を伝達路4G2で接続し、導電層3に取り付けられたパターン配線とは異なる導電性を有するパッド44で、伝達路4G1,4G2を接続してもよい。
Further, as shown in FIG. 22, the
なお、上記実施形態1における伝達路4は、信号用配線として用いられてもよい。この場合は、伝送損失を低減することができる。 The transmission path 4 in the first embodiment may be used as a signal wiring. In this case, transmission loss can be reduced.
〔実施形態2〕
次に、実施形態2に係るプリント基板について説明する。図23は、実施形態2に係るプリント基板の断面図である。実施形態2に係るプリント基板1Hが、実施形態1に係るプリント基板1Aと異なる点は、伝達路4Hが伝達するものが電気ではなく熱である点である。実施形態2に係るプリント基板1Hは実施形態1に係るプリント基板1Aと基本的構成は同一であるので、同一符号の構成要素についてはその説明を省略あるいは簡略化する。
[Embodiment 2]
Next, a printed circuit board according to the second embodiment will be described. FIG. 23 is a cross-sectional view of a printed circuit board according to the second embodiment. The printed
実施形態に係るプリント基板1Hは、図23に示すように、発熱部品40からプリント基板1Hの表面1aまでを伝達路4Hで接続する。伝達路4Hは、発熱部品40からプリント基板1Hが接触する気体である空気まで熱を伝達するために形成されたものである。本実施形態における伝達路4Hは、一例として、発熱部品40から伝達路4Hの端部4Ha,4Hbが形成されたプリント基板1Hの表面1aまでを接続して、発熱部品40からの熱を端部4Ha,4Hbが接触する伝達対象である空気まで伝達するものである。つまり、伝達路4Hは、放熱経路として用いられるものである。
As shown in FIG. 23, the printed
ここで、発熱部品40は、発熱する電子部品であり、上記DDC10、IC20、コンデンサ30などの電力供給部品や駆動部品が含まれる。つまり、発熱部品40は、熱を発生(出力)する伝達元部品である。
Here, the
伝達路4Hは、複数の絶縁層2に形成された水平方向連通領域41に放熱体45が充填されて形成されている。本実施形態における伝達路4Hは、各絶縁層2のそれぞれに形成された水平方向連通領域41を少なくとも2層以上重ね合わせて形成され、かつ各水平方向連通領域41にそれぞれに放熱対45が充填されている。これにより、伝達路4Hは、発熱部品40から空気まで、すなわち伝達元部品から伝達対象まで連通して形成された空間に充填された放熱体45により接続する。
The transmission path 4 </ b> H is formed by filling the
放熱体45は、伝達体であり、熱伝導性を有する材料(少なくとも絶縁層2よりも熱伝導性を有する材料であり、例えば、銀、銅、金、アルミニウム、真鍮、ニッケル、鉄、白金、ステンレス鋼などの少なくとも1以上を含む)で構成されている。放熱体45は、各水平方向連通領域41に充填されており、発熱部品40と空気との間に介在しており、熱を発熱部品40から空気まで伝達する。ここで、放熱体45は、熱伝導性を有すればよいので、導電性を有していなくてもよい。
The
発熱部品40が発熱すると、発熱部品40が発生する熱が伝達路4Hの放熱体45に伝達され、放熱体45が空気と接触する端部4Ha,4Hbから空気に放出される。伝達路4Hは、上記伝達路4A〜4Gやプリント配線とは異なり、電気を伝達するのではなく、熱を伝達するためのものである。また、プリント配線と比較して断面積が大きいので、プリント配線と比較して発熱部品40から多くの熱が伝達されることになり、多くの熱が空気に放出されることとなる。これらにより、プリント基板1Aの放熱性を向上することができる。
When the
なお、本実施形態における電力供給部品、発熱部品40の配置位置や数、および伝達路4Hの形状は任意に設定することができる。図24は、実施形態2に係るプリント基板の変形例を示す図である。図24に示すように、プリント基板1Iの伝達路4Iは、発熱部品40から端部4Iaにより表面1aと接触する空気、および端部4Ibにより裏面1bと接触する空気まで接続してもよい。
In addition, the arrangement position and the number of the power supply components and the
また、上記実施形態1,2および変形例では、伝達路4A〜4Iが、プリント基板1A〜1Iの表裏面1a,1bに実装された電子部品と接続されているが、これに限定されるものではなく、プリント基板1A〜1Iの内部に実装された電子部品と接続されていてもよい。
Moreover, in the said
1A〜1I プリント基板
1a 表面
1b 裏面
2,2a〜2k 絶縁層
3,3a〜3l 導電層
4A〜4I 伝達路
41,41a〜41k,43 水平方向連通領域
42,42a〜42k 導体
44 パッド
45 放熱体
5,5a〜5c 穴
10 DDC
20 IC
30 コンデンサ
40 発熱部品
1A to 1I Printed
20 IC
30
Claims (4)
前記プリント基板に実装される伝達元部品から伝達対象までを接続する伝達路を備え、
前記伝達路は、
同一層の前記絶縁層において隣り合う穴同士が重なり合うように穴あけ加工を行って、水平方向において前記穴同士が連通することで形成される水平方向連通領域の少なくとも一部を2層以上重なり合わせて形成され、
少なくとも熱あるいは電気のいずれか一方を伝達する伝達体が前記水平方向連通領域に充填されている
プリント基板。 A printed circuit board having a multilayer structure in which a plurality of insulating layers are laminated,
A transmission path for connecting a transmission source component mounted on the printed circuit board to a transmission target;
The transmission path is
Drilling is performed so that adjacent holes overlap each other in the insulating layer of the same layer, and at least a part of the horizontal communication region formed by the holes communicating in the horizontal direction is overlapped by two or more layers. Formed,
A printed circuit board in which a transmission body for transmitting at least one of heat and electricity is filled in the horizontal communication region.
前記伝達対象は、電子部品のうち電力が供給されることで駆動する駆動部品であり、
前記伝達元部品は、電子部品のうち前記駆動部品に電力を供給する電力供給部品であり、
前記伝達体は、少なくとも導電性を有する導体である、
プリント基板。 The printed circuit board according to claim 1,
The transmission target is a driving component that is driven by power supplied from among electronic components,
The transmission source component is a power supply component that supplies power to the drive component among electronic components,
The transmission body is a conductor having at least conductivity,
Printed board.
前記伝達元部品は、電子部品のうち発熱する発熱部品であり、
前記伝達対象は、前記プリント基板が接触する気体であり、
前記伝達体は、少なくとも熱伝導性を有する熱伝導体である、
プリント基板。 The printed circuit board according to claim 1,
The transmission source component is a heat generating component that generates heat among electronic components,
The transmission object is a gas that contacts the printed circuit board,
The transmission body is a thermal conductor having at least thermal conductivity.
Printed board.
前記プリント基板に実装される伝達元部品から伝達対象までを接続する伝達路を形成する工程を含み、
前記伝達路を形成する工程は、
同一層の前記絶縁層において隣り合う穴同士が重なり合うように穴あけ加工を行って、水平方向において前記穴同士が連通し、少なくとも一部が2層以上で重なり合う水平方向連通領域を形成する工程と、
前記水平方向連通領域に少なくとも熱あるいは電気のいずれか一方を伝達する伝達体を充填する工程と、
を含む、
プリント基板の製造方法。 A method for producing a printed circuit board having a multilayer structure in which a plurality of insulating layers are laminated,
Forming a transmission path that connects a transmission source component mounted on the printed circuit board to a transmission target;
The step of forming the transmission path includes
Performing a drilling process so that adjacent holes overlap each other in the insulating layer of the same layer, forming the horizontal communication region in which the holes communicate with each other in the horizontal direction, and at least a portion overlaps with two or more layers;
Filling the horizontal communication region with at least one of heat and electricity,
including,
A method for manufacturing a printed circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014058819A JP2015185597A (en) | 2014-03-20 | 2014-03-20 | Printed circuit board and printed circuit board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014058819A JP2015185597A (en) | 2014-03-20 | 2014-03-20 | Printed circuit board and printed circuit board manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015185597A true JP2015185597A (en) | 2015-10-22 |
Family
ID=54351845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014058819A Pending JP2015185597A (en) | 2014-03-20 | 2014-03-20 | Printed circuit board and printed circuit board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015185597A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113424663A (en) * | 2019-02-12 | 2021-09-21 | Lg伊诺特有限公司 | Circuit board |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0254265U (en) * | 1988-10-13 | 1990-04-19 | ||
JPH0563373A (en) * | 1991-09-03 | 1993-03-12 | Soshin Denki Kk | Structure of power hybrid ic |
JPH11330708A (en) * | 1998-05-11 | 1999-11-30 | Nec Corp | Multi-layer wiring substrate |
JP2004327482A (en) * | 2003-04-21 | 2004-11-18 | Fujikura Ltd | Multilayered wiring board, substrate therefor and its manufacturing method |
JP2008109161A (en) * | 2008-01-11 | 2008-05-08 | Fujitsu Ltd | Board unit |
-
2014
- 2014-03-20 JP JP2014058819A patent/JP2015185597A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0254265U (en) * | 1988-10-13 | 1990-04-19 | ||
JPH0563373A (en) * | 1991-09-03 | 1993-03-12 | Soshin Denki Kk | Structure of power hybrid ic |
JPH11330708A (en) * | 1998-05-11 | 1999-11-30 | Nec Corp | Multi-layer wiring substrate |
JP2004327482A (en) * | 2003-04-21 | 2004-11-18 | Fujikura Ltd | Multilayered wiring board, substrate therefor and its manufacturing method |
JP2008109161A (en) * | 2008-01-11 | 2008-05-08 | Fujitsu Ltd | Board unit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113424663A (en) * | 2019-02-12 | 2021-09-21 | Lg伊诺特有限公司 | Circuit board |
CN113424663B (en) * | 2019-02-12 | 2024-01-16 | Lg伊诺特有限公司 | circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9554462B2 (en) | Printed wiring board | |
US9466777B2 (en) | Systems and methods for combined thermal and electrical energy transfer | |
JP2010272836A (en) | Heat dissipating substrate and method of manufacturing the same | |
JP2011082250A (en) | Wiring board and method for manufacturing the same | |
JP2006165299A (en) | Method of manufacturing printed circuit board | |
JP6047688B1 (en) | Substrate manufacturing method | |
CN103796416A (en) | Circuit board combining flexible board with hard board and method for manufacturing same | |
TWI733655B (en) | Printed circuit boards having profiled conductive layer and methods of manufacturing same | |
JP2007036050A (en) | Process for producing multilayer circuit board | |
JP2007128929A (en) | Metal core substrate, method of manufacturing same, and electrical connection box | |
CN103327738A (en) | Softness-hardness combined circuit board and manufacturing method thereof | |
JP5118238B2 (en) | Printed circuit board with improved corrosion resistance and yield | |
TW201630496A (en) | Printed circuit board with heat radiation structure and method manufacturing same | |
TWI439194B (en) | Multilayer wiring board | |
JP2013016741A (en) | Circuit board and manufacturing method therefor | |
CN103635005A (en) | Rigid-flex circuit substrate, rigid-flex circuit board and manufacturing methods | |
JP2011091142A (en) | Flex rigid substrate | |
JP2015185597A (en) | Printed circuit board and printed circuit board manufacturing method | |
JP2013187541A (en) | Manufacturing method of rigid flexible circuit board | |
CN108353508A (en) | The manufacturing method of substrate and substrate | |
CN104684281B (en) | The preparation method and circuit board systems of circuit board systems | |
CN103635007A (en) | Rigid-flexible circuit substrate, rigid-flexible circuit board and manufacturing method thereof | |
JP4482613B2 (en) | Manufacturing method of multilayer wiring board | |
CN105307387A (en) | Large size high multilayer rigid-flexible impedance board and manufacturing method thereof | |
JP2009289789A (en) | Printed wiring board with built-in component and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180327 |